CN108140556A - 基片背侧纹理化 - Google Patents
基片背侧纹理化 Download PDFInfo
- Publication number
- CN108140556A CN108140556A CN201580083223.1A CN201580083223A CN108140556A CN 108140556 A CN108140556 A CN 108140556A CN 201580083223 A CN201580083223 A CN 201580083223A CN 108140556 A CN108140556 A CN 108140556A
- Authority
- CN
- China
- Prior art keywords
- back side
- substrate
- method described
- semiconductor chip
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims description 84
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 30
- 238000001259 photo etching Methods 0.000 claims abstract description 16
- 230000008569 process Effects 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims description 16
- 238000012545 processing Methods 0.000 claims description 15
- 230000008859 change Effects 0.000 claims description 6
- 238000001459 lithography Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 4
- 238000012986 modification Methods 0.000 claims description 3
- 230000004048 modification Effects 0.000 claims description 3
- 239000003153 chemical reaction reagent Substances 0.000 claims description 2
- 238000013532 laser treatment Methods 0.000 claims description 2
- 238000002679 ablation Methods 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 20
- 238000004140 cleaning Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000002245 particle Substances 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 4
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 4
- 230000003993 interaction Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 239000003344 environmental pollutant Substances 0.000 description 3
- 231100000719 pollutant Toxicity 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000011282 treatment Methods 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 235000012771 pancakes Nutrition 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- -1 HDMS Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000002223 garnet Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000011440 grout Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000010954 inorganic particle Substances 0.000 description 1
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70691—Handling of masks or workpieces
- G03F7/70783—Handling stress or warp of chucks, masks or workpieces, e.g. to compensate for imaging errors or considerations related to warpage of masks or workpieces due to their own weight
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- High Energy & Nuclear Physics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
Abstract
所描述的实施方式涉及用于减少光刻畸变的方法和设备。半导体基片的背侧可以被纹理化。然后，可以在具有经纹理化的背侧的半导体基片上执行光刻工艺。
Description
本申请为2014年8月6日提交的美国非临时专利申请第14/453,352号的部分继续申请，其全部内容通过引用并入本文。
为了在集成电路(IC)的制造期间曝光半导体基片，可以将基片夹持在成像光刻器或摄像机上。在夹持过程中，晶片可以被认为是能够“起皱”的“薄饼”，导致投影到晶片上的图像显著畸变。这在集成电路制造中使多个光刻层对准时影响整体性能。
本文描述的实施方式涉及用于减少光刻畸变的方法和设备。半导体基片的背侧可以被纹理化。然后，可以在具有经纹理化的背侧的半导体基片上执行光刻工艺。
现在将结合附图提供几个实施方式的详细描述，在附图中：
图1是卡盘销和半导体基片的简图；
图2是根据实施方式的工艺的示意图；
图3是根据实施方式的设备的示意图；
图4是示出半导体基片材料和相对应的蚀刻剂的图表；
图5是根据实施方式的设备的示意图；
图6是根据实施方式的工艺的示意图；以及
图7是与半导体基片的背侧相关的粗糙度的示意图。
通常在IC制造中，半导体基片的背侧可能在处理期间被污染。污染物可能包括残留的膜以及有机颗粒和无机颗粒。这种污染可能源于制造过程中的许多步骤如热材料生长例如生长SiN或SiO2膜、光致抗蚀剂处理、快速热退火和/或化学气相沉积(CVD)。此外，基片背侧表面也可能由于晶片处理如通过机械手臂在从一个工具到另一个工具的晶片转移期间而被划伤。
晶片背侧的状况可能在夹持在成像光刻器或摄像机期间导致的最终晶片畸变特征中起重要作用。图1示出了接触区，如卡盘销(pin)100和接纳半导体基片104的晶片台102。颗粒106附接至半导体基片104的背侧。基片104的背侧表面与卡盘销100之间的相互作用确定基片104将如何滑过销100。当基片104的背侧不均匀时，诸如当存在颗粒106或存在表面不平坦时，基片104在每个销100处不同地滑动，导致不均匀的基片畸变。不均匀的基片畸变是不希望的，因为这种畸变可能导致较差的叠对性能。
为了改善畸变均匀性并且可能改善叠对性能，半导体基片104的与卡盘销100接触的背侧表面可以被纹理化以产生由于卡盘上的晶片滑动的较均匀的晶片畸变。半导体基片104的背侧被纹理化以产生较小的摩擦系数，这改善了在光刻器夹持期间跨半导体基片104的背侧的滑动均匀性。
图2示出了根据实施方式的用于改善畸变均匀性的过程。在202处对成批次的基片200进行纹理化，然后在204处经历光致抗蚀剂处理。光致抗蚀剂处理204可以包括光致抗蚀剂涂覆和烘烤每个基片200的正表面。纹理化202和光致抗蚀剂处理204可以在晶片轨道系统206中执行。
在光致抗蚀剂处理204之后，每个半导体基片200可以在光刻器中曝光208，其中每个基片200可以被夹持在卡盘销100上。然后，每个半导体基片200经历进一步的光致抗蚀剂处理210以显影光致抗蚀剂。接下来，在212处，执行叠对测量诸如使用Archer工具。然后，在214处可以执行随后的处理诸如蚀刻。
在纹理化202之前，可以确定在曝光208处使用的光刻工具的接触区例如卡盘销100。可以确定批次200中的一个或更多个基片的背侧的纹理。如下面更详细说明的，该确定可以至少部分地基于：半导体基片的一个或更多个部分处的背侧特征的频率；半导体基片的一个或更多个部分处的背侧特征的幅度；和/或一个或更多个接触区的尺寸。该确定可以采用显微镜工具，该显微镜工具包括具有处理器和计算机可读非暂态介质诸如存储器的计算机。存储器可以存储用于使处理器控制显微镜工具以确定背侧表面纹理化的程序指令。
基片背侧的纹理化202可以化学地、机械地或者利用等离子体工艺或激光器来完成。可选地，作为初步处理，可以清洁基片的背侧以去除污染物例如颗粒或残留膜。与其中背侧未被纹理化的基片相比，纹理化202修改基片的表面以获得更小且均匀的摩擦系数。更小且更均匀的摩擦系数可以在夹持期间产生更均匀的晶片畸变特征，从而改善随后的光刻水平堆叠期间的叠对性能。
图3示出根据实施方式的改善畸变均匀性的设备。批次300中的半导体基片被提供至蚀刻器302，蚀刻器302对基片的背侧进行纹理化。如上所述，可以首先将基片提供至清洁站以清洁基片背侧或可以在蚀刻器302中进行清洁。在蚀刻器302之后，可以将基片300提供至光致抗蚀剂涂覆器/烘箱304。在涂覆器/烘箱304中，将光致抗蚀剂材料施加到基片的正侧并在其上烘烤。蚀刻器302和涂覆器/烘箱304可以是晶片轨道系统306的部分。
然后，可以在光刻器308中曝光具有光致抗蚀剂层的基片，其中每个基片300可以被夹持在卡盘销100上。然后，将基片传递至光致抗蚀剂显影器310。在光致抗蚀剂已经显影之后，可以将基片传递至叠对测量工具312例如Archer工具，以进行测量。随后，将每个基片传递用于随后的处理314。
如上所述，纹理化202可以化学地完成。因此，蚀刻器302可以是化学蚀刻器。采用的化学蚀刻剂取决于要去除的材料。纹理化202可以包括用蚀刻剂处理以去除以下物质：不需要的残余膜例如氮化硅、氧化物等；蚀刻剂，用于以对基片背侧纹理化的方式去除硅；或两者的组合。图4中列出了可用于蚀刻硅基片的蚀刻剂和/或基片背侧上的材料。图4提供了待蚀刻材料和相对应的蚀刻剂的示例，但是可能的基片材料和相对应的蚀刻剂的列表并不限于图4中标识的那些。本领域的普通技术人员知道可以使用的其他基片材料和蚀刻剂。例如，其他基片材料可以包括GaAs、蓝宝石、钆镓石榴石(GGG)和铌酸锂。可以使用两种或更多种化学物质的组合来控制基片的蚀刻速率，进而确定所得到的表面的几何形状，例如表面是否有凹痕或光滑。
除了蚀刻之外，改变基片背侧的摩擦系数的另一种方式是在原子水平上化学地改变材料特性或性质。可以使用蒸汽处理如HMDS(六甲基二硅氮烷)用法或本领域技术人员熟知的与基片背侧表面反应的其他蒸汽处理。例如，图4中列出的蚀刻剂以更稀的形式，也可以化学地改变基片背侧。通过化学地改变表面，可以实现不同的表面能和摩擦性能，从而改变基片与光刻器台102上的卡盘销100的相互作用。
纹理化202可以替选地包括等离子体或干蚀刻器302。与化学蚀刻一样，目的是去除不需要的残留膜；以将晶片表面纹理化的方式蚀刻硅；或两者的组合。
替选地，纹理化202可以通过抛光来完成。图5示出了使用抛光器来改善畸变均匀性的设备。批次500中的半导体基片被提供至抛光器502，抛光器502对基片的背侧进行纹理化。如上所述，可以首先将基片提供至清洁站以清洁基片背侧。在抛光器502之后，可以将基片提供至光致抗蚀剂涂覆器/烘箱504。在涂覆器/烘箱504中，将光致抗蚀剂材料施加至基片的顶侧并在其上烘烤。抛光器502和涂覆器/烘箱504可以是晶片轨道系统506的部分。
然后，可以在光刻器508中曝光具有光致抗蚀剂层的基片，其中每个基片500可以被夹持在卡盘销100上。然后，将基片传递至光致抗蚀剂显影器510。在光致抗蚀剂已经显影之后，可以将基片传递至叠对测量工具512例如Archer工具，以进行测量。随后，将每个基片传递用于随后的处理514。
抛光器502可以包括旋转抛光刷，该旋转抛光刷擦洗/划伤基片背侧以去除污染物并产生期望的纹理。旋转抛光刷的头部可以包括与嵌入有金刚石颗粒的基片接触的表面。本领域的普通技术人员将会理解，可以采用任何适当的硬质材料来接触基片背侧。作为金刚石颗粒的替选物，也可以使用碳化硅。
抛光刷可以在干燥状态下接触晶片。替选地，可以在抛光过程中添加浆料材料。浆料可以包括研磨剂。替选地，在抛光工艺中可以使用化学试剂诸如HDMS、TMAH或图4中列出的任何蚀刻剂。
替选地，纹理化202可以通过激光处理来完成。图6示出了使用抛光器来改善畸变均匀性的设备。批次600中的半导体基片被提供至激光器部件602，该激光器部件602对基片的背侧进行纹理化。如上所述，可以首先将基片提供至清洁站以清洁基片背侧。在激光器部件602之后，可以将基片提供至光致抗蚀剂涂覆器/烘箱604。在涂覆器/烘箱604中，将光致抗蚀剂材料施加至基片的顶侧并在其上烘烤。激光器部件602和涂覆器/烘箱604可以是晶片轨道系统606的部分。
然后，可以在光刻器608中曝光具有光致抗蚀剂层的基片，其中每个基片600可以被夹持在卡盘销100上。然后，将基片传递至光致抗蚀剂显影器610。在光致抗蚀剂已经显影之后，可以将基片传递至叠对测量工具612例如Archer工具，以进行测量。随后，将每个基片传递用于随后的处理614。
激光器部件602可以生成脉冲的或连续的激光束，其可以施加到基片的背侧以在本申请中所述范围内改变表面粗糙度。激光束可以用于蒸发或熔化背侧的部分以获得更均匀的表面，其可以防止在光刻工艺中的夹持过程期间的“起皱”或“成薄饼”。激光束可以不限于特定的取向或椭圆率。
在一个实施方式中，激光束波长、注量、剂量、交叠或其任何组合可以被优化以调节背侧基片表面。本领域普通技术人员可以调节这些变量以实现本文所述的表面粗糙度条件。也可以调节这些变量以使在背侧调节期间基片的正面加热最小化。波长可以是从激光束部件602发射的辐射的特征，其指示所发射的辐射的重复电磁特征的类似特征之间的距离。注量可以是激光束的每个脉冲的能量。激光束的剂量可以通过注量和激光束驻留在基片上的特定位置之上或之内的时间量来确定。不同激光束脉冲之间的距离可以被称为交叠，其可以包括可以以微米(μm)测量的距离(例如<10μm)。
在一个实施方式中，如图8的描述中所描述的，可以优化上述变量，如果在背侧表面与每个卡盘销100之间存在5至20个接触(touch)点则可以实现最小化表面粗糙度。在一个特定实施方式中，激光束波长可以在300nm和1400nm之间，并且可以被优化以在表面处获得高吸收率并且折射透射超过基片背侧上的目标深度的光。在另一特定实施方式中，激光束也可以是脉冲激光束，其可以将约150J/cm2的剂量递送至基片上的一个或更多个位置。
图7示出了替代图2的工艺用于改善畸变均匀性。元素700至714可以类似于图2中的元素200至214并且因此不再重复说明。一旦在712处进行了叠对测量，则可以采用这些测量来创建校正叠对特征的叠对模型716。采用叠对模型716来修改708处的曝光以补偿叠对特征。该反馈过程可以重复例如每10到12批次的基片。
图8表示在基片背侧上的纹理化的示意图。纹理化提供了可控程度的粗糙度。粗糙度可以被描述为基片中的一系列谷和脊。粗糙度可以通过表示从谷到峰的垂直距离的幅度A和指示峰到峰距离的周期λ来表征。粗糙度还可以通过基片背侧的区域上的幅度和/或周期的均匀性来表征。原子力显微镜(AFM)可用于测量或量化这些度量。显微镜工具可以由包括处理器和计算机可读非暂态介质诸如存储器的计算机来控制。存储器可以存储用于使处理器控制显微镜工具以基于上文讨论的更多或更多参数和/或光刻工具的接触区的尺寸来确定背侧表面纹理的程序指令。
最佳纹理化特征由半导体基片104和光刻器102上的卡盘销100的相互作用决定。在夹持期间当施加真空时在基片104背侧与卡盘销100之间的相互作用主要由在两个表面之间存在的摩擦系数确定。一般来说，随着基片104的背侧从最佳范围变得更多平滑和更少平滑两者，摩擦系数变得更高。较高的摩擦系数导致较大的畸变水平。此外，跨晶片的摩擦系数的均匀性可能影响基片滑动的均匀性，这也影响畸变。较大的不均匀性可能导致基片畸变，跨基片的变化较大，这导致叠加性能劣化。
一般来说，半导体的背侧被纹理化以影响卡盘销100与基片104之间的有效接触表面区域。一般来说，对于纹理化的周期λ可以存在最佳范围。如果纹理化的周期λ太小，则基片104背侧可能在太多位置处接触卡盘销100以使摩擦系数最小化。如果周期λ变得太大，则基片104与卡盘销100之间的接触点的数目可能变得很少，使得基片104卡在卡盘销100上，从而增加了摩擦系数。特别是在考虑卡盘销100本身的表面粗糙度时，晶片背侧上的纹理的幅度A也可以在确定摩擦系数中起作用。因此，实施方式还可以涉及纹理幅度A的表征以使摩擦系数最小化。
在一个实施方式中，背侧纹理可以具有跨基片背侧的至少一部分上50nm内的幅度A。
通常，卡盘销100可以具有150微米量级的直径。如果纹理化的周期λ小于每个接触销100的宽度，则摩擦系数可以被最小化。如果在背侧表面与每个卡盘销100之间存在5至20个接触点，则摩擦系数可以被最小化。纹理的周期λ可以是每个卡盘销100的宽度的1/5至1/10。背侧特征可以以不超过每毫米70个接触点的频率接触每个卡盘销。替选地，背侧特征可以以每微米5至10个接触点的频率接触每个卡盘销。
在一个实施方式中，背侧特征的幅度A可以在彼此的10nm分布内。
在其他实施方式中，上面列出的幅度、周期和/或均匀性要求可以被组合在一起、单独使用或者在省略一个或更多个要求的情况下集体使用。虽然以上已经详细描述了若干实施方式，但是本领域技术人员将容易地认识到，在实质上不脱离本发明的新颖教导的情况下，可以在所描述的实施方式中进行许多修改。因此，所有这样的修改旨在被包括在由所附权利要求限定的本发明的范围内。
Claims (15)
1.一种用于确定在光刻工具上处理的半导体基片的背侧纹理化的方法，包括：
确定所述光刻工具上的针对所述半导体基片的一个或更多个接触区；
至少部分地基于以下来确定所述半导体基片的背侧表面纹理化：
所述半导体基片的一个或更多个部分处的所述半导体基片的背侧特征的频率，
所述半导体基片的一个或更多个部分处的所述背侧特征的幅度，或者
所述一个或更多个接触区的尺寸；以及
处理所述半导体基片以获得减小所述基片与所述一个或更多个接触区之间的摩擦系数的目标背侧表面纹理化。
2.根据权利要求1所述的方法，其中，经处理的背侧以不超过每毫米70个接触点的频率接触所述一个或更多个接触区中的每一个。
3.根据权利要求2所述的方法，其中，所述背侧特征的幅度彼此变化不超过10nm。
4.根据权利要求1所述的方法，其中，所述处理包括用激光束烧蚀所述背侧特征。
5.根据权利要求4所述的方法，其中，所述激光束包括在300nm和1400nm之间的波长。
6.根据权利要求5所述的方法，其中，所述激光束包括约150J/cm2的剂量。
7.根据权利要求6所述的方法，其中，所述处理包括不超过10μm的激光束交叠。
8.根据权利要求6所述的方法，其中，所述处理包括利用至少一种化学试剂结合抛光或激光处理来去除所述背侧的一个或更多个膜和/或材料。
9.一种减少光刻畸变的方法，包括：
对半导体基片的背侧进行纹理化；以及
利用在一个或更多个接触区处支承所述基片的光刻工具在具有经纹理化的背侧的半导体基片上执行光刻工艺，所述纹理化减小所述背侧与所述一个或更多个接触区之间的摩擦系数。
10.根据权利要求9所述的方法，其中，所述背侧的纹理化至少部分地基于所述一个或更多个接触区的尺寸。
11.根据权利要求9所述的方法，其中，所述纹理化包括将脉冲激光从所述半导体基片的背侧施加至一个或更多个膜。
12.根据权利要求11所述的方法，其中，所述脉冲激光包括在300nm和1400nm之间的波长。
13.根据权利要求9所述的方法，其中，经纹理化的背侧以每微米5至10个接触点的频率接触所述一个或更多个接触区中的每一个。
14.根据权利要求9所述的方法，其中，经纹理化的背侧的特征在垂直于所述半导体基片的表面的方向上的距离变化不大于10nm。
15.根据权利要求9所述的方法，还包括：
在所述基片的前表面上产生图像；
测量所述图像中的相对于参考的变化；以及
根据所述变化在随后的基片的前表面上产生与所述图像不同的修改图像。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/833,044 US9711419B2 (en) | 2014-08-06 | 2015-08-22 | Substrate backside texturing |
| PCT/US2015/046438 WO2017034533A1 (en) | 2015-08-22 | 2015-08-22 | Substrate backside texturing |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108140556A true CN108140556A (zh) | 2018-06-08 |
| CN108140556B CN108140556B (zh) | 2022-07-26 |
Family
ID=55267969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201580083223.1A Active CN108140556B (zh) | 2015-08-22 | 2015-08-22 | 基片背侧纹理化 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9711419B2 (zh) |
| JP (1) | JP6726830B2 (zh) |
| KR (2) | KR20220078733A (zh) |
| CN (1) | CN108140556B (zh) |
| TW (1) | TW201708962A (zh) |
| WO (1) | WO2017034533A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112236842A (zh) * | 2018-06-12 | 2021-01-15 | 东京毅力科创株式会社 | 基板处理方法、改性装置以及基板处理系统 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6442582B2 (ja) * | 2014-03-05 | 2018-12-19 | 東京エレクトロン株式会社 | 基板処理装置、基板処理方法及び記録媒体 |
| US10770327B2 (en) * | 2017-07-28 | 2020-09-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | System and method for correcting non-ideal wafer topography |
| JP7301279B2 (ja) * | 2017-11-29 | 2023-07-03 | 東京エレクトロン株式会社 | 基板の裏面摩擦低減 |
| JP7022589B2 (ja) * | 2018-01-05 | 2022-02-18 | 東京エレクトロン株式会社 | 基板処理装置、基板処理方法及びコンピュータ記憶媒体 |
| WO2020147992A1 (en) | 2019-01-18 | 2020-07-23 | Asml Netherlands B.V. | Method, substrate and system for estimating stress in a substrate |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1167777A (ja) * | 1997-08-19 | 1999-03-09 | Hamamatsu Photonics Kk | 半導体ウェハの製造方法 |
| CN1412822A (zh) * | 2001-10-19 | 2003-04-23 | 富士通株式会社 | 改善结构强度的半导体器件的制造方法 |
| JP2005039155A (ja) * | 2003-07-18 | 2005-02-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法及びそれに用いる半導体基板の製造方法 |
| US20050227379A1 (en) * | 2004-04-01 | 2005-10-13 | Matthew Donofrio | Laser patterning of light emitting devices and patterned light emitting devices |
| US20070047170A1 (en) * | 2005-08-29 | 2007-03-01 | Applied Materials, Inc. | Electrostatic chuck having textured contact surface |
| US20100264423A1 (en) * | 2009-04-16 | 2010-10-21 | Wood Alan G | Thinned Semiconductor Components Having Lasered Features And Methods For Fabricating Semiconductor Components Using Back Side Laser Processing |
| US20110233177A1 (en) * | 2009-09-24 | 2011-09-29 | Pyrophotonics Lasers Inc. | Method and apparatus to scribe a line in a thin film material using a burst of laser pulses with beneficial pulse shape |
| WO2013101846A1 (en) * | 2011-12-26 | 2013-07-04 | Solexel, Inc. | Systems and methods for enhanced light trapping in solar cells |
| US20140175067A1 (en) * | 2012-12-20 | 2014-06-26 | Electro Scientific Industries, Inc. | Methods of forming images by laser micromachining |
| US20150044785A1 (en) * | 2013-08-09 | 2015-02-12 | Tokyo Electron Limited | Substrate backside texturing |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2910507B2 (ja) * | 1993-06-08 | 1999-06-23 | 信越半導体株式会社 | 半導体ウエーハの製造方法 |
| US5891352A (en) | 1993-09-16 | 1999-04-06 | Luxtron Corporation | Optical techniques of measuring endpoint during the processing of material layers in an optically hostile environment |
| US5778481A (en) | 1996-02-15 | 1998-07-14 | International Business Machines Corporation | Silicon wafer cleaning and polishing pads |
| JP4054113B2 (ja) * | 1998-06-25 | 2008-02-27 | 三井化学株式会社 | 半導体ウエハの裏面研削用粘着フィルム及びそれを用いる半導体ウエハの裏面研削方法 |
| TW484039B (en) | 1999-10-12 | 2002-04-21 | Asm Lithography Bv | Lithographic projection apparatus and method |
| US6494765B2 (en) | 2000-09-25 | 2002-12-17 | Center For Tribology, Inc. | Method and apparatus for controlled polishing |
| JP2003045828A (ja) * | 2001-08-01 | 2003-02-14 | Sony Corp | 半導体処理方法および処理装置 |
| US7045019B1 (en) * | 2001-12-21 | 2006-05-16 | Lam Research Corporation | Method for performing site-specific backside particle and contamination removal |
| US20040040576A1 (en) | 2002-08-29 | 2004-03-04 | Yuxia Sun | Wafer cleaning brush |
| JP3870896B2 (ja) * | 2002-12-11 | 2007-01-24 | 株式会社デンソー | 半導体装置の製造方法およびそれにより製造される半導体装置 |
| KR20070013273A (ko) * | 2004-03-15 | 2007-01-30 | 팅기 테크놀러지스 프라이빗 리미티드 | 반도체 장치의 제조 |
| US20060138681A1 (en) * | 2004-12-27 | 2006-06-29 | Asml Netherlands B.V. | Substrate and lithography process using the same |
| JP2006231376A (ja) * | 2005-02-25 | 2006-09-07 | Japan Science & Technology Agency | シリコン基材の微細加工方法 |
| JP2007109967A (ja) | 2005-10-14 | 2007-04-26 | Tokyo Electron Ltd | 半導体処理装置 |
| US7831083B1 (en) * | 2006-07-13 | 2010-11-09 | Kla-Tencor Technologies Corporation | Image quality monitoring for substrate inspection |
| US7534627B2 (en) | 2006-08-07 | 2009-05-19 | Sokudo Co., Ltd. | Methods and systems for controlling critical dimensions in track lithography tools |
| US20080153182A1 (en) | 2006-12-21 | 2008-06-26 | Sokudo Co., Ltd | Method and system to measure and compensate for substrate warpage during thermal processing |
| US20080228308A1 (en) | 2007-03-13 | 2008-09-18 | Tokyo Electron Limited | Critical dimension uniformity optimization |
| JP5634864B2 (ja) | 2007-05-30 | 2014-12-03 | ケーエルエー−テンカー・コーポレーションＫｌａ−Ｔｅｎｃｏｒ Ｃｏｒｐｏｒａｔｉｏｎ | リソグラフィック・プロセスに於ける、プロセス制御方法およびプロセス制御装置 |
| US20090034581A1 (en) | 2007-08-02 | 2009-02-05 | Tokyo Electron Limited | Method for hot plate substrate monitoring and control |
| US7765077B2 (en) | 2007-09-21 | 2010-07-27 | Tokyo Electron Limited | Method and apparatus for creating a Spacer-Optimization (S-O) library |
| CN101459096B (zh) | 2007-12-13 | 2010-12-22 | 中芯国际集成电路制造(上海)有限公司 | 晶片背面平坦化的方法及提高光刻工艺线宽一致性的方法 |
| GB2458475B (en) * | 2008-03-18 | 2011-10-26 | Xsil Technology Ltd | Processing of multilayer semiconductor wafers |
| US8121250B2 (en) * | 2009-02-02 | 2012-02-21 | Arineta Ltd. | Method for calibration of a CT scanner |
| US8801497B2 (en) | 2009-04-30 | 2014-08-12 | Rdc Holdings, Llc | Array of abrasive members with resilient support |
| US8072044B2 (en) * | 2009-09-17 | 2011-12-06 | Fairchild Semiconductor Corporation | Semiconductor die containing lateral edge shapes and textures |
| US8212250B2 (en) * | 2009-12-10 | 2012-07-03 | Leonard Forbes | Backside texturing by cusps to improve IR response of silicon solar cells and photodetectors |
| US9496308B2 (en) | 2011-06-09 | 2016-11-15 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
| US9952375B2 (en) * | 2013-12-19 | 2018-04-24 | Corning Incorporated | Textured surfaces for display applications |
-
2015
- 2015-08-22 KR KR1020227018804A patent/KR20220078733A/ko not_active Application Discontinuation
- 2015-08-22 JP JP2018509897A patent/JP6726830B2/ja active Active
- 2015-08-22 US US14/833,044 patent/US9711419B2/en active Active
- 2015-08-22 CN CN201580083223.1A patent/CN108140556B/zh active Active
- 2015-08-22 KR KR1020187007618A patent/KR102563669B1/ko active IP Right Grant
- 2015-08-22 WO PCT/US2015/046438 patent/WO2017034533A1/en active Application Filing
- 2015-08-24 TW TW104127430A patent/TW201708962A/zh unknown
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1167777A (ja) * | 1997-08-19 | 1999-03-09 | Hamamatsu Photonics Kk | 半導体ウェハの製造方法 |
| CN1412822A (zh) * | 2001-10-19 | 2003-04-23 | 富士通株式会社 | 改善结构强度的半导体器件的制造方法 |
| JP2005039155A (ja) * | 2003-07-18 | 2005-02-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法及びそれに用いる半導体基板の製造方法 |
| US20050227379A1 (en) * | 2004-04-01 | 2005-10-13 | Matthew Donofrio | Laser patterning of light emitting devices and patterned light emitting devices |
| US20070047170A1 (en) * | 2005-08-29 | 2007-03-01 | Applied Materials, Inc. | Electrostatic chuck having textured contact surface |
| US20100264423A1 (en) * | 2009-04-16 | 2010-10-21 | Wood Alan G | Thinned Semiconductor Components Having Lasered Features And Methods For Fabricating Semiconductor Components Using Back Side Laser Processing |
| US20110233177A1 (en) * | 2009-09-24 | 2011-09-29 | Pyrophotonics Lasers Inc. | Method and apparatus to scribe a line in a thin film material using a burst of laser pulses with beneficial pulse shape |
| WO2013101846A1 (en) * | 2011-12-26 | 2013-07-04 | Solexel, Inc. | Systems and methods for enhanced light trapping in solar cells |
| US20140175067A1 (en) * | 2012-12-20 | 2014-06-26 | Electro Scientific Industries, Inc. | Methods of forming images by laser micromachining |
| US20150044785A1 (en) * | 2013-08-09 | 2015-02-12 | Tokyo Electron Limited | Substrate backside texturing |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112236842A (zh) * | 2018-06-12 | 2021-01-15 | 东京毅力科创株式会社 | 基板处理方法、改性装置以及基板处理系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2017034533A1 (en) | 2017-03-02 |
| KR20220078733A (ko) | 2022-06-10 |
| TW201708962A (zh) | 2017-03-01 |
| US20160043007A1 (en) | 2016-02-11 |
| JP2018533039A (ja) | 2018-11-08 |
| US9711419B2 (en) | 2017-07-18 |
| CN108140556B (zh) | 2022-07-26 |
| JP6726830B2 (ja) | 2020-07-22 |
| KR102563669B1 (ko) | 2023-08-03 |
| KR20180042322A (ko) | 2018-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102490708B1 (ko) | 기판 이면 텍스처링 | |
| CN108140556A (zh) | 基片背侧纹理化 | |
| JP2004006692A (ja) | 化学機械的研磨装置およびその制御方法 | |
| TWI718251B (zh) | 裝置晶圓之評估方法 | |
| US8551346B2 (en) | Photomask-forming glass substrate and making method | |
| JP2009522126A (ja) | 基板研磨システムにおいて基板処理回数を調整する方法 | |
| JP6652651B2 (ja) | その場モニタリング構造、及び半導体処理での使用方法 | |
| Savvides | Surface microroughness of ion-beam etched optical surfaces | |
| TW201829117A (zh) | 晶圓之製造方法以及晶圓 | |
| US11081405B2 (en) | Method for measurement of semiconductor device fabrication tool implement | |
| US9318347B2 (en) | Wafer backside particle mitigation | |
| JP2011103354A (ja) | 半導体ウェーハの裏面粗さ評価方法及び評価装置 | |
| JP2004174622A (ja) | 研磨方法及び研磨システム | |
| KR20180134071A (ko) | 가시광선 광원을 이용한 ito 박막의 표면 평탄화 방법 및 장치 | |
| JP2011179998A (ja) | 結晶基板の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |