CN107403738B - 去疵性的评价方法 - Google Patents

去疵性的评价方法 Download PDF

Info

Publication number
CN107403738B
CN107403738B CN201710332524.4A CN201710332524A CN107403738B CN 107403738 B CN107403738 B CN 107403738B CN 201710332524 A CN201710332524 A CN 201710332524A CN 107403738 B CN107403738 B CN 107403738B
Authority
CN
China
Prior art keywords
polishing
semiconductor wafer
unit
defect removal
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710332524.4A
Other languages
English (en)
Other versions
CN107403738A (zh
Inventor
介川直哉
横田亮平
不破德人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN107403738A publication Critical patent/CN107403738A/zh
Application granted granted Critical
Publication of CN107403738B publication Critical patent/CN107403738B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

提供一种去疵性的评价方法，对于可成为实际的产品的器件晶片，能够简便地对去疵性进行评价。一种晶片的去疵性评价方法，包含如下的工序：去疵层形成工序，使用研磨磨轮对半导体晶片的与正面相反的一侧的背面进行研磨并在背面形成研磨痕，并且在作为半导体晶片的内部的研磨痕的下部形成去疵层；拍摄工序，通过拍摄单元(31)对形成有研磨痕的背面的至少单位区域进行拍摄；计数工序，对在所拍摄的单位区域中具有10nm～500nm的宽度的研磨痕的个数进行计数；以及比较工序，对通过计数工序计数得到的研磨痕的个数是否为规定的值以上进行比较。

Description

去疵性的评价方法
技术领域
本发明涉及对晶片的去疵性进行评价的方法。
背景技术
近年来，由于器件的小型化等而将形成器件后的晶片(以下，称为“器件晶片”。)加工得较薄。但是，例如，当对器件晶片进行研磨而使其厚度薄化至100μm以下时，对器件而言存在对有害的Cu等金属元素进行捕捉的去疵效果降低而产生器件的动作不良的担心。为了解决该问题，进行在器件晶片上形成捕获金属元素的去疵层的步骤(例如，参照专利文献1)。在该加工方法中，通过按照规定的条件对器件晶片进行磨削，一边维持器件晶片的抗弯强度一边形成包含规定的磨削应变的去疵层。
并且，作为去疵性的评价方法，存在如下方法：在利用金属元素对器件晶片的背面侧进行了强制污染之后，在正面侧对金属元素的原子量进行测量，在所测量的金属原子的原子量未达到规定的检测界限的情况下，判断为去疵性充分(例如，参照专利文献2)。
专利文献1：日本特开2009-094326号公报
专利文献2：日本特开2012-238732号公报
然而，在实际上利用金属元素将器件晶片污染而对去疵性进行评价的方法中，不仅花费工夫，而且无法从该器件晶片得到合格的器件芯片。并且，该方法使用的是评价用的器件晶片，对于可成为产品的器件晶片，无法对去疵性进行评价。
发明内容
因此，本发明的目的在于提供去疵性的评价方法，对于可成为实际的产品的器件晶片，能够简便地对去疵性进行评价。
根据本发明，提供一种去疵性的评价方法，对在正面上形成有多个器件的半导体晶片的去疵性进行评价，其中，该去疵性的评价方法具有如下的工序：去疵层形成工序，使用研磨磨轮对半导体晶片的与正面相反的一侧的背面进行研磨并在背面形成研磨痕，并且在作为半导体晶片的内部的研磨痕的下部形成去疵层；拍摄工序，通过拍摄单元对形成有研磨痕的背面的至少单位区域进行拍摄；计数工序，对在所拍摄的单位区域中具有10nm～500nm的宽度的研磨痕的个数进行计数；以及比较工序，对通过计数工序计数得到的研磨痕的个数是否为规定的值以上进行比较，在比较工序中，根据计数得到的研磨痕的个数对去疵层的状态进行评价。
优选在上述评价方法中，单位区域的面积为10(μm)2，研磨痕的个数的规定的值为8个/10(μm)2。
本发明的发明者发现在研磨痕的个数与去疵性之间存在相关关系。在本发明中，能够根据通过对半导体晶片的背面进行研磨而形成的规定的宽度的研磨痕的个数是否为规定的值以上来评价去疵性。因此，能够将可成为实际的产品的器件晶片作为评价的对象。并且，由于仅对磨削痕的个数进行计数即可，所以能够简便地进行评价。
附图说明
图1是示出研磨装置的例子的立体图。
图2是示出对半导体晶片进行研磨的状态的主视图。
图3是示出去疵性评价装置的例子的立体图。
图4是示出构成去疵性评价装置的拍摄单元的剖视图。
图5是示出形成于半导体晶片的背面的研磨痕的例子的图像。
图6是示出对半导体晶片进行磨削和研磨的加工装置的例子的立体图。
图7是示出连机加工装置的例子的主视图。
图8是示出连机加工装置的其他例的主视图。
图9的(a)、(b)、(c)和(d)是示出实施例中的半导体晶片的背面的状态的俯视图。
标号说明
1：研磨装置；A：装拆区域；B：加工区域；11：第1晶片盒；12：第2晶片盒；13：搬出搬入单元；130：保持部；131：臂部；14：中心对位单元；15：清洗单元；16：第1搬送单元；17：第2搬送单元；18：卡盘工作台；19：研磨单元；190：研磨磨轮；190a：基台；190b：研磨垫；191：安装座；192：主轴；193：电动机；20：研磨进给单元；200：滚珠丝杠；201：导轨；202：电动机；203：升降部件；204：保持器；3：去疵性评价装置；30：保持工作台；31：拍摄单元；32：进给部；320：滚珠丝杠；321：导轨；322：电动机；323：移动部件；324：托架；325：标尺；33：光学部；330：物镜；331：半透半反镜；332：窄带滤光器；333：拍摄元件；34：照明部；340：发光体；341：调光器；342：红外线吸收滤光器；343：窄带滤光器；344：光纤；35：处理部；36：图像信息；37：磨削痕；4：加工装置；41：第1晶片盒；42：第2晶片盒；43：搬出搬入单元；430：保持部；431：臂部；432：进给部；44：暂放工作台；45：清洗单元；450：旋转工作台；451：喷嘴；46：转动工作台；47：卡盘工作台；48：磨削单元；480：主轴；481：磨削磨轮；481a：磨削磨具；482：电动机；49：研磨单元；490：主轴；491：研磨磨轮；491a：研磨垫；492：电动机；50：磨削进给单元；500：滚珠丝杠；501：导轨；502：电动机；503：升降部件；504：保持器；51：研磨进给单元；510：滚珠丝杠；511：导轨；512：电动机；513：升降部件；514：保持器；52：搬送单元；520：导向杆；521：第1臂；522：第2臂；523：保持部；6：连机加工装置；60：叠片机；61：磨削研磨装置；62：切削装置；接口63；7：连机加工装置；70：叠片机；71：磨削研磨装置；72：切削装置；73：接口；W：半导体晶片；Wa：背面；Wb：正面；T：保护带。
具体实施方式
1第1实施方式
(1)去疵层形成工序
在本工序中，例如使用图1所示的研磨装置1。该研磨装置1是通过研磨单元19对保持在卡盘工作台18上的半导体晶片W的背面Wa进行研磨而形成去疵层的装置。在研磨装置1的前部载置有对研磨前的半导体晶片W进行收纳的第1晶片盒11和对研磨后的半导体晶片W进行收纳的第2晶片盒12，在第1晶片盒11和第2晶片盒12的附近配设有进行将半导体晶片W从第1晶片盒11搬出和将半导体晶片W向第2晶片盒12搬入的搬出搬入单元13。搬出搬入单元13具有对半导体晶片W进行保持的保持部130和使保持部130移动的臂部131。
在构成搬出搬入单元13的保持部130的可动范围内分别配设有对从第1晶片盒11搬出的半导体晶片W的中心位置进行对位的中心对位单元14和对研磨后的半导体晶片W进行清洗的清洗单元15。
在中心对位单元14的附近配设有第1搬送单元16，该第1搬送单元16将借助中心对位单元14将中心位置对位在一定的位置的半导体晶片W搬送到卡盘工作台18上。并且，在清洗单元15的附近配设有第2搬送单元17，该第2搬送单元17将研磨后的半导体晶片W从卡盘工作台18搬送到清洗单元15上。
卡盘工作台18能够旋转，并且能够在装拆区域A和加工区域B之间移动。
研磨单元19具有：研磨磨轮190，其具有铅直方向的旋转轴；安装座191，其对研磨磨轮190进行支承；主轴192，其与安装座191连结；以及电动机193，其使主轴192旋转。研磨磨轮190由基台190a和固定安装在基台190的下表面的研磨垫190b构成。研磨垫190b构成为在由无纺织物或聚氨酯等构成的垫中包含研磨磨粒，该研磨垫190b被用于不使用浆料的研磨(干抛光)，干抛光有时也在CMP加工后进行。并且，例如，也可以在提供碱性或酸性的研磨液而利用包含磨粒的研磨垫进行研磨之后，停止提供研磨液而一边提供水一边使用该研磨垫或不同的研磨垫来进行研磨，从而形成去疵层。另外，在研磨液中可以包含磨粒，也可以不包含磨粒。
研磨单元19被研磨进给单元20支承为能够升降，能够相对于卡盘工作台18接近或远离。研磨进给单元20包含：滚珠丝杠200，其具有铅直方向的轴心；导轨201，其与滚珠丝杠200平行延伸；电动机202，其使滚珠丝杠200转动；升降部件203，其在内部具有与滚珠丝杠200螺合的螺母并且侧部与导轨201滑动连接；以及保持器204，其固定在升降部件203上，对研磨单元19进行保持，当通过电动机202使滚珠丝杠200转动时，升降部件203被导轨201引导而升降，研磨单元19也随之升降。
在该研磨装置1中，在研磨对象的半导体晶片W的正面Wb上粘贴有用于保护多个器件的保护带T，该半导体晶片W被收纳在第1晶片盒11中。然后，通过搬出搬入单元13将粘贴有保护带T的半导体晶片W从第1晶片盒11搬出而搬送到中心对位单元14上。在利用中心对位单元14使半导体晶片W的中心位置对位于一定的位置之后，通过第1搬送单元16而搬送到位于装拆区域A的卡盘工作台18上。保护带T侧被保持在卡盘工作台18上，半导体晶片W的背面Wa朝向上方露出。
接着，卡盘工作台18移动至加工区域B，保持在卡盘工作台18上的半导体晶片W被定位在研磨单元19的下方。然后，一边使研磨磨轮190旋转，一边通过研磨进给单元20使研磨单元19朝向下方研磨进给，从而如图2所示，使旋转的研磨垫190b与半导体晶片W的背面Wa接触而对背面Wa进行研磨。
当以这种方式对背面Wa进行研磨时，在背面Wa形成研磨痕。并且，在研磨痕的下部(比研磨痕更靠正面Wb侧)形成去疵层。去疵层具有对半导体晶片W的内部的金属原子进行捕获的作用。
当背面Wa的研磨结束时，卡盘工作台18移动至图1所示的装拆区域A。然后，通过第2搬送单元17将半导体晶片W搬送到清洗单元15上，在通过清洗单元15将附着于背面Wa的研磨屑去除之后，通过搬出搬入单元13将所清洗的半导体晶片W收纳在第2晶片盒12中。
(2)拍摄工序
在本工序中，例如使用图3所示的去疵性评价装置3。该去疵性评价装置3具有：保持工作台30，其对研磨后的半导体晶片W进行保持；拍摄单元31，其对保持在保持工作台30上的半导体晶片W的背面Wa进行拍摄；以及进给部32，其使拍摄单元31在X轴方向上移动。
保持工作台30具有对半导体晶片W进行保持的保持面且能够旋转。另外，保持工作台30也可以在与X轴方向水平垂直的Y轴方向上移动。
进给部32包含：滚珠丝杠320，其具有X轴方向的轴心；导轨321，其与滚珠丝杠320平行延伸；电动机322，其使滚珠丝杠320转动；移动部件323，其在内部具有与滚珠丝杠320螺合的螺母并且侧部与导轨321滑动连接；以及托架324，其固定在移动部件323上，对拍摄单元31进行保持，当通过电动机322使滚珠丝杠320转动时，移动部件323被导轨321引导而在X轴方向上移动，拍摄单元31也随之在X轴方向上移动。并且，与导轨321平行地配设有标尺325，能够通过标尺325来识别拍摄单元31的X轴方向的位置。
如图4所示，拍摄单元31由光学部33和照明部34构成。在照明部34的内部设置有卤素灯等发光体340，该发光体340经由调光器341而与电源连接。并且，在从发光体340发出的光的行进方向上配设有红外线吸收滤光器342和窄带滤光器343。
关于光学部33，位于最下部的物镜330、位于物镜330的上方的半透半反镜331、位于半透半反镜331的上方的窄带滤光器332和位于窄带滤光器332的上方的拍摄元件333的光轴被配设成一致。并且，在半透半反镜331的侧方配设有将从照明部34发出的照明光导入到半透半反镜331的光纤344。另外，也可以构成为不经由光纤344而使光从照明部34直接入射到半透半反镜331。进而，也可以使从照明部34发出的光不经由光学部33而直接照射到半导体晶片。
拍摄元件333与处理部35连接。处理部35具有CPU、存储器等存储元件等，进行基于拍摄元件333所获取的图像信息的分析，对半导体晶片W的去疵特性进行判定。
如图3所示，在去疵性评价装置3中，研磨后的半导体晶片W以背面Wa露出的状态保持在保持工作台30上。然后，拍摄单元31被进给部32驱动而在X轴方向上进给，图4所示的物镜330移动至半导体晶片W的待拍摄的位置的上方，对背面Wa的规定的位置进行拍摄。通过拍摄而形成的图像、例如图5所示的图像信息36被发送给处理部35。
该拍摄可以在背面Wa的任意的多个部位中进行。例如，一边使拍摄单元31在X轴方向上移动，一边对背面Wa的外周部、外周部与中心部的中间和中心部这3个部位进行拍摄。并且，也可以使拍摄单元31定位在一定的位置，一边使保持工作台30旋转一边分别对背面Wa中周向上不同的位置进行拍摄。
(3)计数工序
在本工序中，处理部35根据在拍摄工序中形成的图像信息36对存在于背面Wa的单位区域中的研磨痕37的个数进行计数。这里，单位区域例如可以是通过1次拍摄而拍摄到的区域，也可以是所获取的图像信息中的具有一定的面积的区域。例如将单位区域设为10(μm)2。
处理部35对单位区域中具有与背面Wa的形成为平坦的部分不同的颜色信息的像素进行检测。然后，当检测出该像素时，对连续出现具有与该像素相同的颜色信息的像素的情况下的该连续出现个数进行计数，在该连续出现个数为规定的个数以上(例如，长度从数μm到数mm)的情况下，判断为该像素是构成研磨痕的像素。并且，即使连续出现个数未达到规定的值，在具有相同的颜色信息的像素断续地存在于同一直线上或同一轨迹上而且该直线上或轨迹上的出现个数的总计为规定的值以上的情况下，也同样判断为存在研磨痕。以这种方式对研磨痕进行检测。
接着处理部35对与研磨痕的长度方向垂直的方向上的具有相同的颜色信息的像素进行计数，从而对研磨痕的宽度方向的长度进行计算。然后，当处理部35判断为所求出的宽度例如在规定的范围内例如10～500nm的范围内时，将示出研磨痕的个数的存储器上的区域加起来。这里，对研磨痕的宽度设置下限值是因为考虑到过细的研磨痕不会产生去疵效果，并且，对研磨痕的宽度设置上限值是因为考虑到过粗的研磨痕会使抗弯强度降低而使器件的品质降低。
当在单位区域中的整个区域内进行以这种方式进行的研磨痕的检测和对所检测的研磨痕的宽度的计算时，求出具有规定的范围的宽度的研磨痕的个数，将该个数存储在处理部35的存储器中。在图5所示的例中，检测出11个具有规定的范围的宽度的研磨痕37。另外，也可以将在所观察的视野区域中连续的研磨痕计数为1个。
另外，当在拍摄工序中拍摄了多个部位的情况下，例如，对各个部位的图像信息中的研磨痕的个数进行计数，求出其平均值而预先存储在处理部35的存储器中。并且，也可以对在各个部位中计数得到的磨削痕的个数是否为规定的阈值以上进行判定，将检测到该阈值以上的磨削痕的部位的磨削痕个数单独地存储。
(4)比较工序
在本工序中，将在处理部35中计数得到的研磨痕的个数与规定的值进行比较。该规定的值被预先输入在处理部35的存储器中。例如，单位区域为10(μm)2的情况下的规定的值为8个/10(μm)2。该规定的值是通过利用与图1和图2所示的研磨磨轮190相同的研磨磨轮进行研磨而在预先知道具有规定去疵性的半导体晶片上形成的磨削痕的个数。
在比较的结果是计数得到的研磨痕的个数为规定的值以上的情况下，判断为去疵性充分。例如在图5的例中，由于研磨痕为11个/10(μm)2，所以判断为具有充分的去疵性。另外，当在计数工序中求出了多个值的平均值的情况下，进行平均值与规定的值的比较，在平均值为规定的值以上的情况下，判断为去疵性充分。
关于实际的器件，仅去疵特性良好是不够的，还需要具有规定的抗弯强度。因此，对在比较工序中判定为去疵性充分的器件进行是否具有规定的抗弯强度(例如为1000MPa)的检查。在对晶片进行切割而按照各个器件分割成芯片之后，例如，通过在日本特开2012-238732号公报中记载的方法来计算各芯片的抗弯强度，仅将例如具有1000MPa以上的抗弯强度的芯片视为合格。
如上述那样，由于能够根据通过对半导体晶片的背面进行研磨而形成的规定的宽度的研磨痕的个数是否为规定的值以上来评价去疵性，所以能够将可成为实际的产品的器件晶片作为评价的对象。并且，由于仅对磨削痕的个数进行计数即可，所以能够简便地进行评价。
另外，除了磨削痕的个数之外，还能够根据形成磨削痕的槽的凹凸(算数平均粗糙度)是否为规定的值以上来判断去疵性。关于该情况下的算数平均粗糙度的规定的值，可以是通过利用与图1和图2所示的研磨磨轮190相同的研磨磨轮进行研磨而从预先知道具有规定的去疵性的半导体晶片的背面计测出的算数平均粗糙度的值。
2第2实施方式
图6所示的加工装置4是具有对半导体晶片的背面进行磨削的功能、对半导体晶片的进行了磨削的背面进行研磨的功能和对研磨后的半导体晶片的去疵性进行评价的功能的装置。
在加工装置4的前部载置有用于收纳研磨前的半导体晶片的第1晶片盒41和用于收纳研磨后的半导体晶片的第2晶片盒42。
在与第1晶片盒41和第2晶片盒42相面对的位置配设有进行将研磨前的半导体晶片从第1晶片盒41搬出和将研磨后的半导体晶片向第2晶片盒42搬入的搬出搬入单元43。搬出搬入单元43具有：保持部430，其对半导体晶片进行保持；臂部431，其将保持部430移动至希望的位置；以及进给部432，其使保持部430和臂部431在X轴方向上移动。
在构成搬出搬入单元43的保持部430的可动区域内配设有暂放工作台44，该暂放工作台44供从第1晶片盒41搬出的半导体晶片载置而使该半导体晶片的中心对位于一定的位置。
在搬出搬入单元43的附近配设有对研磨后的半导体晶片进行清洗的清洗单元45。清洗单元45具有保持着半导体晶片旋转的旋转工作台450和对半导体晶片喷出清洗水的喷嘴451。
在搬出搬入单元43的后部侧配设有转动工作台46，转动工作台46将4个卡盘工作台47支承为能够自转。4个卡盘工作台47通过转动工作台46的旋转而公转，能够在加工区域D与装拆区域C之间移动。
在加工区域D中配设有对半导体晶片的背面进行磨削的磨削单元48和对被磨削单元48磨削的半导体晶片的背面进行研磨的研磨单元49。磨削单元48被磨削进给单元50支承为能够升降，研磨单元49被研磨进给单元51支承为能够升降。
磨削单元48具有：主轴480，其具有铅直方向的旋转轴；磨削磨轮481，其与主轴480连结；以及电动机482，其使主轴480旋转。在磨削磨轮的下部具有磨削磨具481a。
磨削进给单元50包含：滚珠丝杠500，其具有铅直方向的轴心；导轨501，其与滚珠丝杠500平行延伸；电动机502，其使滚珠丝杠500转动；升降部件503，其在内部具有与滚珠丝杠500螺合的螺母并且侧部与导轨501滑动连接；以及保持器504，其固定在升降部件503上，对磨削单元48进行保持，当通过电动机502使滚珠丝杠500转动时，升降部件503被导轨501引导而升降，磨削单元48也随之升降。
研磨单元49具有：主轴490，其具有铅直方向的旋转轴；研磨磨轮491，其与主轴490连结；以及电动机492，其使主轴490旋转。在研磨磨轮491的下部具有研磨垫491a。
研磨进给单元51包含：滚珠丝杠510，其具有铅直方向的轴心；导轨511，其与滚珠丝杠510平行延伸；电动机512，其使滚珠丝杠510转动；升降部件513，其在内部具有与滚珠丝杠510螺合的螺母并且侧部与导轨511滑动连接；以及保持器514，其固定在升降部件513上，对研磨单元49进行保持，当通过电动机512使滚珠丝杠510转动时，升降部件513被导轨511引导而升降，研磨单元49也随之升降。
在加工装置4上配设有搬送单元52，该搬送单元52在位于装拆区域C的卡盘工作台47与暂放工作台44和清洗单元45之间对半导体晶片W进行搬送。搬送单元52具有：导向杆520，其架设在Y轴方向上且两端分别位于装拆区域C和加工区域D；第1臂521，其沿着导向杆520移动；第2臂522，其相对于第1臂521在X轴方向上移动；以及保持部523，其相对于第2臂522升降。
在位于装拆区域C的卡盘工作台47的上方配设有对研磨后的半导体晶片的去疵性进行评价的省略了图示的去疵性评价装置3。去疵性评价装置3的结构如图3和图4所示。
在图6所示的加工装置4中，在加工对象的半导体晶片W的正面Wb上粘贴有用于保护形成于正面Wb的多个器件的保护带T，该半导体晶片W被收纳在第1晶片盒41中。然后，通过搬出搬入单元43将粘贴有保护带T的半导体晶片W从第1晶片盒41搬出而搬送到中心对位单元44上。在利用中心对位单元44使半导体晶片W的中心位置对位于一定的位置之后，通过第1搬送单元52将半导体晶片W搬送到位于装拆区域C的卡盘工作台47上。保护带T侧被保持在卡盘工作台47上，半导体晶片W的背面Wa朝向上方露出。
接着，卡盘工作台47通过转动工作台46的旋转而移动至加工区域D中的磨削单元48的下方。然后，使卡盘工作台47自转，并且一边使磨削磨轮481旋转一边通过磨削进给单元50使磨削单元48朝向下方磨削进给，从而使旋转的磨削磨具481a与半导体晶片W的背面Wa接触而对背面Wa进行磨削。
接着，转动工作台46绕顺时针旋转，使磨削后的半导体晶片W移动至研磨单元49的下方。然后，使卡盘工作台47旋转，并且一边使研磨磨轮491旋转一边通过研磨进给单元51使研磨单元49朝向下方磨削进给，从而使旋转的研磨垫491a与半导体晶片W的背面Wa接触而对背面Wa进行研磨。当以这种方式对背面Wa进行磨削和研磨时，在背面Wa形成研磨痕。并且，在研磨痕的下部即半导体晶片W中的比背面Wa靠正面Wb侧的内部形成去疵层(去疵层形成工序)。
接着，转动工作台46绕顺时针旋转，使研磨后的半导体晶片W移动至装拆区域C的清洗单元45的附近。然后，通过搬送单元52将研磨后的半导体晶片W搬送到清洗单元45上，在这里对研磨后的背面Wa进行清洗。
通过搬送单元52将背面Wa被清洗后的半导体晶片W搬送到卡盘工作台47上。然后，通过转动工作台46的绕顺时针的旋转而将半导体晶片W移动至装拆区域C的去疵性评价装置3的下方。然后，与第1实施方式同样，实施拍摄工序、计数工序和比较工序，对研磨后的半导体晶片W是否具有充分的去疵性进行判断。
另外，也可以在通过该去疵性评价装置判定为半导体晶片W的去疵性不充分的情况下，使转动工作台46绕逆时针进一步旋转而使半导体晶片W再次移动至磨削单元48的下方，再次实施对背面Wa的磨削和研磨，进而通过去疵性评价装置3来检查半导体晶片W的去疵性是否提高。
3第3实施方式
图7所示的连机(in line)加工装置6构成为叠片机60、磨削研磨装置61、去疵性评价装置3和切削装置62经由接口63连接，其中，该叠片机60在图1等所示的半导体晶片W的正面Wb上粘贴用于保护器件的保护带T，该磨削研磨装置61进行对半导体晶片W的背面Wa的磨削和研磨，该去疵性评价装置3对研磨后的半导体晶片W的去疵性进行评价，该切削装置62进行研磨后的半导体晶片W的切削。在接口63上具有在各装置之间对半导体晶片W进行搬送的搬送机构。
在该连机加工装置6中，首先通过叠片机60在半导体晶片W的正面Wb上粘贴保护带。然后，将在正面Wb上粘贴有保护带T的半导体晶片W搬送到磨削研磨装置上，对半导体晶片W的背面Wa进行磨削和研磨。
接着，将背面Wa被进行了磨削和研磨的半导体晶片W搬送到去疵性评价装置3上，对该半导体晶片W的去疵性进行评价。在判定为去疵性不充分的情况下，再次进行对背面Wa的磨削和研磨。在再次进行磨削和研磨的情况下，也可以不改变磨具或研磨垫的转速或按压载荷这些加工条件而按照与上次相同的条件进行加工，但在再次加工后去疵性也没有改善或虽然改善但去疵性也不充分的情况下，也可以改变加工条件以便得到充分的去疵性。另一方面，在判断为去疵性充分的情况下，将该半导体晶片W搬送到切削装置上，纵横地进行切削而分割成各个芯片。
4第4实施方式
图8所示的连机加工装置7构成为叠片机70、磨削研磨装置71和切削装置72经由接口73连接，其中，该叠片机70在半导体晶片W的正面Wb上粘贴用于保护器件的保护带T，该磨削研磨装置71进行半导体晶片W的背面Wa的磨削和研磨，该切削装置72进行对研磨后的半导体晶片W的切削。对研磨后的半导体晶片W的去疵性进行评价的去疵性评价装置3配设在磨削研磨装置71内。在接口73上具有在各装置之间对半导体晶片进行搬送的搬送机构。
在该连机加工装置7中也首先在半导体晶片W的正面Wb上粘贴保护带T。然后，将在正面Wb上粘贴有保护带T的半导体晶片W搬送到磨削研磨装置71上，对半导体晶片W的背面Wa进行磨削和研磨。
接着，将背面Wa被进行了磨削和研磨的半导体晶片W搬送到磨削研磨装置71内的去疵性评价装置3上，对该半导体晶片W的去疵性进行评价。在判断为去疵性不充分的情况下，再次进行对背面Wa的磨削和研磨。另一方面，在判断为去疵性充分的情况下，将该半导体晶片W搬送到切削装置上，纵横地进行切削而分割成各个芯片。
如上述那样，本发明以发现了磨削痕的个数与去疵性之间的相关性为起点，在半导体晶片W的背面Wa的研磨之后对研磨痕的个数进行计数，在研磨痕的个数为规定的个数以上的情况下判断为去疵性充分。因此，能够将可成为实际的产品的器件晶片作为评价的对象。并且，由于仅对磨削痕的个数进行计数即可，所以能够简便地进行评价。
在上述第1和第3实施方式中，具有与研磨装置分开的去疵性评价装置，另外，在上述第2实施方式和第4实施方式中在研磨装置的内部具有去疵性评价装置。因此，本发明包含以下所示的去疵性评价装置和研磨装置。
【1】
一种去疵性评价装置，对半导体晶片的去疵性进行评价，其中，该去疵性评价装置具有：
保持工作台，其对半导体晶片在已被研磨的背面露出的状态下进行保持；
拍摄单元，其对保持在所述保持工作台上的半导体晶片的背面进行拍摄；以及
处理部，其根据由所述拍摄单元形成的图像，对形成在所述背面并且具有规定的宽度的磨削痕的个数进行计数，根据计数得到的研磨痕的个数是否为规定的值以上而对所述半导体晶片的去疵性进行判断。
根据该去疵性评价装置，能够高效地对形成在半导体晶片的背面的磨削痕的个数进行计数。在该去疵性评价装置中，可以是保持工作台能够旋转，拍摄单元能够在水平方向上移动。
【2】
一种研磨装置，对半导体晶片的背面进行研磨，其中，该研磨装置具有：
卡盘工作台，其对半导体晶片进行保持；
研磨单元，其对保持在所述卡盘工作台上的半导体晶片的背面进行研磨；
去疵性评价装置，其对通过所述研磨单元进行了研磨的所述背面进行拍摄，对具有规定的宽度的磨削痕的个数进行计数，根据计数得到的研磨痕的个数是否为规定的值以上而对所述半导体晶片的去疵性进行评价。
根据该研磨装置，能够在1个装置中高效地进行从对半导体晶片的背面的研磨到对去疵性的评价的步骤。
并且，例如如果使用上述图7和图8所示的连机加工装置6、7，则在通过对半导体晶片的背面的研磨对半导体晶片赋予了充分的去疵性之后，对该半导体晶片进行分割，能够生产出具有充分的去疵性的半导体器件。因此，本发明包含以下所示的半导体器件的生产方法。
【3】
一种半导体器件的制造方法，对半导体晶片的背面进行研磨，并对所述背面进行了研磨的半导体晶片进行分割，该半导体器件的制造方法包含如下的工序：
研磨工序，对半导体晶片的背面进行研磨；
评价工序，对所述进行了研磨的背面进行拍摄，对具有规定的宽度的磨削痕的个数进行计数，根据计数得到的研磨痕的个数是否为规定的值以上而对所述半导体晶片的去疵性进行评价；以及
分割工序，将在所述评价工序中判断为去疵性充分的半导体晶片分割成各个半导体器件。
根据该半导体器件的制造方法，由于对判断为去疵性充分的半导体晶片进行分割而得到半导体器件，所以能够防止制造出去疵性不充分的半导体器件于未然，能够提高成品率。
另外，在图7和图8所示的连机加工装置6、7中，使用切削装置来分割半导体晶片，但也可以代替切削装置而使用激光加工装置或等离子蚀刻装置等。
并且，在该半导体器件的制造方法中，不一定需要使用连机加工装置，例如，也可以分别存在研磨装置、去疵性评价装置、切削装置等分割装置。
进而，在本发明中，通过对形成于半导体晶片的背面的磨削痕的个数进行计数，还能够对研磨垫是否可以对半导体晶片赋予希望的去疵特性进行评价。因此，本发明包含以下所示的研磨垫的评价方法。
【4】
一种研磨垫的评价方法，该磨削垫对半导体晶片的背面进行研磨，其中，该研磨垫的评价方法包含如下的工序：
研磨工序，通过使研磨垫与半导体晶片的背面接触并进行按压而对所述背面进行研磨；
判断工序，对所述进行了研磨的背面进行拍摄，对具有规定的宽度的磨削痕的个数进行计数，对计数得到的研磨痕的个数是否为规定的值以上进行判断；以及
评价工序，当在所述判断工序中判断为研磨痕的个数为规定的值以上的情况下，评价为所述研磨垫具有充分的去疵性赋予能力。
在该研磨垫的评价方法中，由于能够根据计数得到的研磨痕的个数是否为规定的值以上来判断研磨垫是否具有希望的去疵性赋予能力，所以能够求出用于对半导体晶片赋予希望的去疵性的研磨垫的条件(研磨磨粒的种类、粒径、个数等)。并且，在去疵性赋予能力因研磨垫的磨损等而降低的情况下，能够对该情况进行检测，能够防止制造出去疵性不充分的半导体器件于未然。
【实施例1】
使用垫中包含的研磨磨粒的量不同的多种研磨垫对半导体晶片(裸晶片)的背面进行研磨，通过原子力显微镜(AFM)对各个半导体晶片的该背面进行拍摄。所描绘出的各个图像是图9的(a)～(d)。图9的(a)～(d)的各图像的大小为15mm×15mm。图9的(a)～(d)中的伤痕创生材料是研磨垫，伤痕创生材料0、伤痕创生材料2、伤痕创生材料6、伤痕创生材料10中的各数值示出了所含有的研磨磨粒的量的比例。这里，关于所使用的研磨垫，以包含0.5重量％的平均粒径为1μm的绿色碳化硅或氧化铝等微小磨粒和金刚石或cBN的微小的超磨粒为基准，伤痕创生材料2是具有其两2倍的磨粒的研磨垫，伤痕创生材料6是具有其6倍的磨粒的研磨垫，伤痕创生材料10是具有其10倍的磨粒的研磨垫。
在图9的(a)中示出的是使用伤痕创生材料0、即垫中不包含研磨磨粒的研磨垫来进行了研磨的情况下的半导体晶片的背面的状态，没有检测出研磨痕。
在图9的(b)中示出的是使用伤痕创生材料2、即包含有伤痕创生材料10的20％的量的研磨磨粒的研磨垫来进行了研磨的情况下的半导体晶片的背面的状态，确认了个数充分的研磨痕。
在图9的(c)中示出的是使用伤痕创生材料6、即包含有伤痕创生材料10的60％的量的研磨磨粒的研磨垫来进行了研磨的情况下的半导体晶片的背面的状态，确认了个数充分的研磨痕。
在图9的(d)中示出的是使用伤痕创生材料10来进行研磨了的情况下的半导体晶片的背面的状态，确认了个数充分的研磨痕。
并且，根据图9的(b)～(d)的结果，也确认了在使用研磨磨粒的含量较多的研磨垫的情况下研磨痕的个数变多。
关于图9的(a)～(d)所示的半导体晶片，在研磨面上涂布硫酸铜液，通过TXRF(全反射X射线荧光分析装置)在与研磨面相反的一侧的面上对铜的原子量进行测量。当在该测量中在半导体晶片的正面上检测出铜原子的情况下，能够判断为铜原子扩散到半导体晶片的内部，去疵效果不存在或不充分。另一方面，当在半导体晶片的正面上没有检测出铜原子的情况下，能够判断为铜原子被背面侧捕捉而具有充分的去疵效果。另外，将用于判断是否检测出铜原子的阈值(检测界限)设为0.5×E10【atoms/cm2】。
当通过上述方法来进行铜原子的测量时，图9的(a)所示的半导体晶片的铜的原子量为检测界限以上的值。因此，确认了在使用了不包含研磨磨粒的研磨垫的情况下，在半导体晶片中不具有去疵效果，或是即便有也不充分。
另一方面，图9的(b)～(d)所示的半导体晶片的铜的原子量为检测界限以下的值。因此，确认了利用伤痕创生材料2、6、10所进行的研磨具有充分的去疵效果。并且，还确认了研磨痕的个数越多铜原子的检测量越少。因此，确认了在研磨痕的个数与去疵特性之间存在相关关系。并且，因此，确认了研磨垫中的研磨磨粒的含量越多，去疵效果也越高。

Claims (2)

1.一种去疵性的评价方法，对在正面上形成有多个器件的半导体晶片的去疵性进行评价，其中，该去疵性的评价方法具有如下的工序：
去疵层形成工序，使用研磨磨轮对所述半导体晶片的与所述正面相反的一侧的背面进行研磨并在所述背面形成研磨痕，并且在作为所述半导体晶片的内部的所述研磨痕的下部形成去疵层；
拍摄工序，通过拍摄单元对形成有所述研磨痕的所述背面的至少单位区域进行拍摄；
计数工序，对所拍摄的所述单位区域中具有10nm～500nm的宽度的研磨痕的个数进行计数；以及
比较工序，对通过所述计数工序计数得到的所述研磨痕的个数是否为规定的值以上进行比较，
在所述比较工序中，根据所述计数得到的所述研磨痕的个数对去疵层的状态进行评价。
2.根据权利要求1所述的去疵性的评价方法，其中，
所述单位区域的面积为10(μm)2，所述规定的值为8个/10(μm)2。
CN201710332524.4A 2016-05-19 2017-05-12 去疵性的评价方法 Active CN107403738B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-100288 2016-05-19
JP2016100288A JP6637379B2 (ja) 2016-05-19 2016-05-19 ウエーハの評価方法

Publications (2)

Publication Number Publication Date
CN107403738A CN107403738A (zh) 2017-11-28
CN107403738B true CN107403738B (zh) 2022-10-11

Family

ID=60330387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710332524.4A Active CN107403738B (zh) 2016-05-19 2017-05-12 去疵性的评价方法

Country Status (7)

Country Link
US (1) US10068811B2 (zh)
JP (1) JP6637379B2 (zh)
KR (1) KR102252842B1 (zh)
CN (1) CN107403738B (zh)
MY (1) MY185738A (zh)
SG (1) SG10201703362TA (zh)
TW (1) TWI721153B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021015850A (ja) 2019-07-10 2021-02-12 株式会社ディスコ ウェーハ検査装置
JP2021041472A (ja) * 2019-09-09 2021-03-18 株式会社ディスコ 加工装置
KR20210047999A (ko) * 2019-10-22 2021-05-03 삼성디스플레이 주식회사 연마 헤드 유닛, 이를 포함하는 기판 처리 장치, 그리고 이를 이용하는 기판 처리 방법

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1412822A (zh) * 2001-10-19 2003-04-23 富士通株式会社 改善结构强度的半导体器件的制造方法
US7108591B1 (en) * 2004-03-31 2006-09-19 Lam Research Corporation Compliant wafer chuck
JP2007242902A (ja) * 2006-03-09 2007-09-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2009094326A (ja) * 2007-10-10 2009-04-30 Disco Abrasive Syst Ltd ウェーハの研削方法
JP2009130321A (ja) * 2007-11-28 2009-06-11 Memc Japan Ltd 半導体ウエハの研磨方法
JP2009141176A (ja) * 2007-12-07 2009-06-25 Disco Abrasive Syst Ltd ウェーハの研削方法
JP2010030007A (ja) * 2008-07-30 2010-02-12 Disco Abrasive Syst Ltd 研削装置及びスクラッチ検出装置
CN102305748A (zh) * 2011-08-02 2012-01-04 西安交通大学 一种磨损原位测量的摩擦磨损试验机
JP2012238732A (ja) * 2011-05-12 2012-12-06 Disco Abrasive Syst Ltd デバイスの加工方法
JP2013157454A (ja) * 2012-01-30 2013-08-15 Hamamatsu Photonics Kk レーザ加工方法、半導体デバイスの製造方法及びレーザ加工装置
WO2015002199A1 (ja) * 2013-07-02 2015-01-08 富士紡ホールディングス株式会社 研磨パッド及びその製造方法
KR20150143151A (ko) * 2014-06-13 2015-12-23 삼성전자주식회사 웨이퍼의 연마 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4943636B2 (ja) * 2004-03-25 2012-05-30 エルピーダメモリ株式会社 半導体装置及びその製造方法
JP2006303223A (ja) * 2005-04-21 2006-11-02 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5793341B2 (ja) * 2011-05-12 2015-10-14 株式会社ディスコ ウェーハの加工方法
JP6410490B2 (ja) * 2014-06-27 2018-10-24 株式会社ディスコ デバイスウェーハの評価方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1412822A (zh) * 2001-10-19 2003-04-23 富士通株式会社 改善结构强度的半导体器件的制造方法
US7108591B1 (en) * 2004-03-31 2006-09-19 Lam Research Corporation Compliant wafer chuck
JP2007242902A (ja) * 2006-03-09 2007-09-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2009094326A (ja) * 2007-10-10 2009-04-30 Disco Abrasive Syst Ltd ウェーハの研削方法
JP2009130321A (ja) * 2007-11-28 2009-06-11 Memc Japan Ltd 半導体ウエハの研磨方法
JP2009141176A (ja) * 2007-12-07 2009-06-25 Disco Abrasive Syst Ltd ウェーハの研削方法
JP2010030007A (ja) * 2008-07-30 2010-02-12 Disco Abrasive Syst Ltd 研削装置及びスクラッチ検出装置
JP2012238732A (ja) * 2011-05-12 2012-12-06 Disco Abrasive Syst Ltd デバイスの加工方法
CN102305748A (zh) * 2011-08-02 2012-01-04 西安交通大学 一种磨损原位测量的摩擦磨损试验机
JP2013157454A (ja) * 2012-01-30 2013-08-15 Hamamatsu Photonics Kk レーザ加工方法、半導体デバイスの製造方法及びレーザ加工装置
WO2015002199A1 (ja) * 2013-07-02 2015-01-08 富士紡ホールディングス株式会社 研磨パッド及びその製造方法
KR20150143151A (ko) * 2014-06-13 2015-12-23 삼성전자주식회사 웨이퍼의 연마 방법

Also Published As

Publication number Publication date
US20170338158A1 (en) 2017-11-23
JP2017208466A (ja) 2017-11-24
TW201805999A (zh) 2018-02-16
US10068811B2 (en) 2018-09-04
SG10201703362TA (en) 2017-12-28
TWI721153B (zh) 2021-03-11
JP6637379B2 (ja) 2020-01-29
KR102252842B1 (ko) 2021-05-14
CN107403738A (zh) 2017-11-28
KR20170131244A (ko) 2017-11-29
MY185738A (en) 2021-06-02

Similar Documents

Publication Publication Date Title
JP5073962B2 (ja) ウエーハの加工方法
KR20080103982A (ko) 웨이퍼 가공방법
JP2007214457A (ja) ウェーハ加工装置及び方法
CN107403738B (zh) 去疵性的评价方法
US10532445B2 (en) Processing apparatus and processing method for workpiece
TWI719250B (zh) 晶圓的加工方法
JP2008155292A (ja) 基板の加工方法および加工装置
KR20180119481A (ko) SiC 웨이퍼의 생성 방법
JP2002343756A (ja) ウェーハ平面加工装置
KR20080098633A (ko) 웨이퍼 가공방법
JP2018058160A (ja) 研削砥石のドレッシング方法
JP5059449B2 (ja) ウェーハの加工方法
JP7002295B2 (ja) 板状ワークの加工方法及び加工装置
KR20180027381A (ko) 가공 장치
KR20160001627A (ko) 가공 장치
JP2009061511A (ja) ウエーハの研削方法及び研削装置
KR20190138747A (ko) 웨이퍼의 가공 방법 및 연삭 장치
US11673229B2 (en) Processing apparatus
TWI727089B (zh) 晶圓的加工方法及研磨裝置
JP5907797B2 (ja) ウエーハの加工方法
JP2011031359A (ja) 研磨工具、研磨装置および研磨加工方法
JP2023083014A (ja) ウェーハの製造方法および研削装置
JP6989392B2 (ja) 板状物の加工方法
JP2009095903A (ja) 研削装置及びスクラッチ検出装置
JP4850666B2 (ja) ウエーハの加工装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant