KR102252842B1 - 게터링성의 평가 방법 - Google Patents

게터링성의 평가 방법 Download PDF

Info

Publication number
KR102252842B1
KR102252842B1 KR1020170060955A KR20170060955A KR102252842B1 KR 102252842 B1 KR102252842 B1 KR 102252842B1 KR 1020170060955 A KR1020170060955 A KR 1020170060955A KR 20170060955 A KR20170060955 A KR 20170060955A KR 102252842 B1 KR102252842 B1 KR 102252842B1
Authority
KR
South Korea
Prior art keywords
polishing
semiconductor wafer
gettering
marks
back surface
Prior art date
Application number
KR1020170060955A
Other languages
English (en)
Other versions
KR20170131244A (ko
Inventor
나오야 스케가와
료헤이 요코타
나루토 후와
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20170131244A publication Critical patent/KR20170131244A/ko
Application granted granted Critical
Publication of KR102252842B1 publication Critical patent/KR102252842B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface

Abstract

(과제) 실제 제품이 될 수 있는 디바이스 웨이퍼에 대하여, 게터링성을 간이하게 평가할 수 있도록 한다.
(해결 수단) 웨이퍼의 게터링성 평가 방법으로서, 연마 휠을 사용하여 반도체 웨이퍼 표면의 뒷쪽의 이면을 연마하여 이면에 연마흔을 형성함과 함께 반도체 웨이퍼의 내부이면서 연마흔의 하부에 게터링층을 형성하는 게터링층 형성 공정과, 연마흔이 형성된 이면의 적어도 단위 영역을 촬상 수단 (31) 에 의해 촬상하는 촬상 공정과, 촬상된 단위 영역에 있어서 10 ∼ 500 ㎚ 의 폭을 갖는 연마흔의 수를 계수하는 계수 공정과, 계수 공정에 의해 계수된 연마흔의 수가 소정 값 이상인지 여부를 비교하는 비교 공정을 포함한다.

Description

게터링성의 평가 방법{EVALUATION METHOD OF GETTERING PROPERTY}
본 발명은, 웨이퍼의 게터링성을 평가하는 방법에 관한 것이다.
최근에는 디바이스의 소형화 등을 위해, 디바이스 형성 후의 웨이퍼 (이하, 「디바이스 웨이퍼」라고 한다.) 를 얇게 가공하고 있다. 그러나, 예를 들어, 디바이스 웨이퍼를 연마하여 그 두께를 100 ㎛ 이하로 얇게 하면, 디바이스에 있어서 유해한 Cu 등의 금속 원소를 포착하는 게터링 효과가 저하되어, 디바이스의 동작 불량이 발생할 우려가 있다. 이 문제를 해결하기 위해, 금속 원소를 포획하는 게터링층을 디바이스 웨이퍼에 형성하는 것이 실시되고 있다 (예를 들어, 특허문헌 1 참조). 이 가공 방법에서는, 디바이스 웨이퍼를 소정의 조건에서 연삭함으로써, 디바이스 웨이퍼의 항절 강도를 유지하면서 소정의 연삭 변형을 포함하는 게터링층을 형성하고 있다.
또, 게터링성의 평가 방법으로는, 디바이스 웨이퍼의 이면측을 강제적으로 금속 원소로 오염시킨 후, 표면측에서 금속 원소의 원자량을 측정하고, 측정한 금속 원자의 원자량이 소정의 검출 한계에 못 미친 경우에는 게터링성이 충분하다고 판단하는 방법이 있다 (예를 들어, 특허문헌 2 참조).
일본 공개특허공보 2009-094326호 일본 공개특허공보 2012-238732호
그러나, 디바이스 웨이퍼를 실제로 금속 원소로 오염시켜 게터링성을 평가하는 방법에서는, 손이 많이 감과 함께, 그 디바이스 웨이퍼로부터 우량품의 디바이스 칩을 얻을 수 없게 된다. 또, 이 방법은, 평가용 디바이스 웨이퍼를 사용하는 것으로, 제품이 될 수 있는 디바이스 웨이퍼에 대해서는 게터링성을 평가할 수 없다.
따라서, 본 발명의 목적은, 실제 제품이 될 수 있는 디바이스 웨이퍼에 대하여 게터링성을 간이하게 평가할 수 있도록 하는 평가 방법을 제공하는 것이다.
본 발명에 의하면, 표면에 복수의 디바이스가 형성된 반도체 웨이퍼의 게터링성을 평가하는 평가 방법으로서, 연마 휠을 사용하여 반도체 웨이퍼 표면의 반대측인 이면을 연마하여 이면에 연마흔을 형성함과 함께, 반도체 웨이퍼의 내부이면서 연마흔의 하부에 게터링층을 형성하는 게터링층 형성 공정과, 연마흔이 형성된 이면의 적어도 단위 영역을 촬상 수단에 의해 촬상하는 촬상 공정과, 촬상된 단위 영역에 있어서 10 ∼ 500 ㎚ 의 폭을 갖는 연마흔의 수를 계수하는 계수 공정과, 계수 공정에 의해 계수된 연마흔의 수가 소정 값 이상인지 여부를 비교하는 비교 공정을 구비하고, 비교 공정에서는, 계수된 연마흔의 수에 기초하여 게터링층의 상태를 평가하는 게터링성의 평가 방법이 제공된다.
바람직하게는, 상기 평가 방법에 있어서, 단위 영역의 면적은 10 (㎛)2 이고, 연마흔의 수의 소정 값은 8 개/10 (㎛)2 이다.
본 발명의 발명자는, 연마흔의 수와 게터링성 사이에 상관 관계가 있는 것을 알아냈다. 본 발명에서는, 반도체 웨이퍼의 이면을 연마함으로써 형성된 소정 폭의 연마흔의 수가 소정 값 이상인지 여부에 의해 게터링성을 평가할 수 있다. 따라서, 실제 제품이 될 수 있는 디바이스 웨이퍼를 평가의 대상으로 할 수 있다. 또, 연마흔의 수를 계수하기만 하면 되기 때문에, 간이하게 평가할 수 있다.
도 1 은 연마 장치의 예를 나타내는 사시도이다.
도 2 는 반도체 웨이퍼를 연마하는 상태를 나타내는 정면도이다.
도 3 은 게터링성 평가 장치의 예를 나타내는 사시도이다.
도 4 는 게터링성 평가 장치를 구성하는 촬상 수단을 나타내는 단면도이다.
도 5 는 반도체 웨이퍼의 이면에 형성된 연마흔의 예를 나타내는 화상이다.
도 6 은 반도체 웨이퍼를 연삭 및 연마하는 가공 장치의 예를 나타내는 사시도이다.
도 7 은 인라인 가공 장치의 예를 나타내는 정면도이다.
도 8 은 인라인 가공 장치의 다른 예를 나타내는 정면도이다.
도 9 는 실시예에 있어서의 반도체 웨이퍼의 이면의 상태를 나타내는 평면도이다.
1 제 1 실시형태
(1) 게터링층 형성 공정
본 공정에서는, 예를 들어 도 1 에 나타내는 연마 장치 (1) 를 사용한다. 이 연마 장치 (1) 는, 척 테이블 (18) 에 유지된 반도체 웨이퍼 (W) 의 이면 (Wa) 을 연마 수단 (19) 에 의해 연마하여 게터링층을 형성하는 장치이다. 연마 장치 (1) 의 앞부분에는, 연마 전의 반도체 웨이퍼 (W) 를 수용하는 제 1 웨이퍼 카세트 (11) 와 연마 후의 반도체 웨이퍼 (W) 를 수용하는 제 2 웨이퍼 카세트 (12) 가 재치 (載置) 되어 있고, 제 1 웨이퍼 카세트 (11) 및 제 2 웨이퍼 카세트 (12) 의 근방에는, 제 1 웨이퍼 카세트 (11) 로부터의 반도체 웨이퍼 (W) 의 반출 및 제 2 웨이퍼 카세트 (12) 로의 반도체 웨이퍼 (W) 의 반입을 실시하는 반출입 수단 (13) 이 배치 형성되어 있다. 반출입 수단 (13) 은, 반도체 웨이퍼 (W) 를 유지하는 유지부 (130) 와, 유지부 (130) 를 이동시키는 아암부 (131) 를 구비하고 있다.
반출입 수단 (13) 을 구성하는 유지부 (130) 의 가동 범위에는, 제 1 웨이퍼 카세트 (11) 로부터 반출한 반도체 웨이퍼 (W) 의 중심 위치를 맞추는 중심 맞춤 수단 (14) 과, 연마 후의 반도체 웨이퍼 (W) 를 세정하는 세정 수단 (15) 이 각각 배치 형성되어 있다.
중심 맞춤 수단 (14) 의 근방에는, 중심 맞춤 수단 (14) 에 의해 중심 위치가 일정한 위치로 맞추어진 반도체 웨이퍼 (W) 를 척 테이블 (18) 로 반송하는 제 1 반송 수단 (16) 이 배치 형성되어 있다. 또, 세정 수단 (15) 의 근방에는, 연마 후의 반도체 웨이퍼 (W) 를 척 테이블 (18) 에서부터 세정 수단 (15) 으로 반송하는 제 2 반송 수단 (17) 이 배치 형성되어 있다.
척 테이블 (18) 은, 회전 가능함과 함께, 착탈역 (着脫域) (A) 과 가공역 (B) 사이를 이동 가능하게 되어 있다.
연마 수단 (19) 은, 연직 방향의 회전축을 갖는 연마 휠 (190) 과, 연마 휠 (190) 을 지지하는 마운트 (191) 와, 마운트 (191) 에 연결된 스핀들 (192) 과, 스핀들 (192) 을 회전시키는 모터 (193) 를 구비하고 있다. 연마 휠 (190) 은 기대 (190a) 와, 기대 (190a) 의 하면에 고착된 연마 패드 (190b) 로 구성되어 있다. 연마 패드 (190b) 는, 부직포나 우레탄 등으로 이루어지는 패드에 연마 지립을 포함시켜 구성되어 있으며, 슬러리를 사용하지 않는 연마 (드라이 폴리시) 에 사용되는데, 드라이 폴리시는, CMP 가공 후에 실시되는 경우도 있다. 또, 예를 들어, 알칼리성 또는 산성의 연마액을 공급하여 지립을 포함하는 연마 패드로 연마한 후, 연마액을 멈추고 당해 연마 패드 또는 상이한 연마 패드를 사용하여 물을 공급하면서 연마함으로써 게터링층을 형성해도 된다. 또한, 연마액에는, 지립을 포함해도 되고, 포함하지 않아도 된다.
연마 수단 (19) 은, 연마 이송 수단 (20) 에 의해 승강 가능하게 지지되고, 척 테이블 (18) 에 대해 접근 또는 이간 가능하게 되어 있다. 연마 이송 수단 (20) 은, 연직 방향의 축심을 갖는 볼 나사 (200) 와, 볼 나사 (200) 와 평행하게 연장되는 가이드 레일 (201) 과, 볼 나사 (200) 를 회동 (回動) 시키는 모터 (202) 와, 볼 나사 (200) 에 나사 결합하는 너트를 내부에 가짐과 함께 측부가 가이드 레일 (201) 에 슬라이딩 접촉하는 승강 부재 (203) 와, 승강 부재 (203) 에 고정되고 연마 수단 (19) 을 유지하는 홀더 (204) 로 구성되고, 모터 (202) 가 볼 나사 (200) 를 회동시키면, 승강 부재 (203) 가 가이드 레일 (201) 로 안내되어 승강하고, 이에 수반하여 연마 수단 (19) 도 승강한다.
이 연마 장치 (1) 에서는, 연마 대상인 반도체 웨이퍼 (W) 는, 표면 (Wb) 에 복수의 디바이스를 보호하기 위한 보호 테이프 (T) 가 첩착 (貼着) 되어, 제 1 웨이퍼 카세트 (11) 에 수용된다. 그리고, 반출입 수단 (13) 에 의해, 보호 테이프 (T) 가 첩착된 반도체 웨이퍼 (W) 가 제 1 웨이퍼 카세트 (11) 로부터 반출되어, 중심 맞춤 수단 (14) 으로 반송된다. 중심 맞춤 수단 (14) 에서는, 반도체 웨이퍼 (W) 의 중심 위치가 일정한 위치로 맞춰지고, 그 후, 제 1 반송 수단 (16) 에 의해 착탈역 (A) 에 위치하는 척 테이블 (18) 로 반송된다. 척 테이블 (18) 에서는, 보호 테이프 (T) 측이 유지되고, 반도체 웨이퍼 (W) 의 이면 (Wa) 이 상방을 향하여 노출된다.
다음으로, 척 테이블 (18) 은, 가공역 (B) 으로 이동하여, 척 테이블 (18) 에 유지된 반도체 웨이퍼 (W) 가 연마 수단 (19) 의 하방에 위치하게 된다. 그리고, 연마 휠 (190) 이 회전하면서, 연마 이송 수단 (20) 이 연마 수단 (19) 을 하방으로 연마 이송함으로써, 도 2 에 나타내는 바와 같이, 회전하는 연마 패드 (190b) 가 반도체 웨이퍼 (W) 의 이면 (Wa) 에 접촉하여 이면 (Wa) 이 연마된다.
이렇게 하여 이면 (Wa) 이 연마되면, 이면 (Wa) 에는 연마흔이 형성된다. 또, 연마흔의 하부 (연마흔보다 표면 (Wb) 측) 에는, 게터링층이 형성된다. 게터링층은, 반도체 웨이퍼 (W) 의 내부의 금속 원자를 포획하는 역할을 갖는다.
이면 (Wa) 의 연마가 종료되면, 척 테이블 (18) 이 도 1 에 나타낸 착탈역 (A) 으로 이동한다. 그리고, 제 2 반송 수단 (17) 에 의해 반도체 웨이퍼 (W) 가 세정 수단 (15) 으로 반송되고, 세정 수단 (15) 에 의해 이면 (Wa) 에 부착되어 있는 연마 찌꺼기가 제거된 후, 세정된 반도체 웨이퍼 (W) 가 반출입 수단 (13) 에 의해 제 2 웨이퍼 카세트 (12) 에 수용된다.
(2) 촬상 공정
본 공정에서는, 예를 들어 도 3 에 나타내는 게터링성 평가 장치 (3) 가 사용된다. 이 게터링성 평가 장치 (3) 는, 연마 후의 반도체 웨이퍼 (W) 를 유지하는 유지 테이블 (30) 과, 유지 테이블 (30) 에 유지된 반도체 웨이퍼 (W) 의 이면 (Wa) 을 촬상하는 촬상 수단 (31) 과, 촬상 수단 (31) 을 X 축 방향으로 이동시키는 이송부 (32) 를 구비하고 있다.
유지 테이블 (30) 은, 반도체 웨이퍼 (W) 를 유지하는 유지면을 가지며, 회전 가능하다. 또한, 유지 테이블 (30) 은, X 축 방향과 수평으로 직교하는 Y 축 방향으로 이동 가능하게 해도 된다.
이송부 (32) 는, X 축 방향의 축심을 갖는 볼 나사 (320) 와, 볼 나사 (320) 와 평행하게 연장되는 가이드 레일 (321) 과, 볼 나사 (320) 를 회동시키는 모터 (322) 와, 볼 나사 (320) 에 나사 결합하는 너트를 내부에 가짐과 함께 측부가 가이드 레일 (321) 에 슬라이딩 접촉하는 이동 부재 (323) 와, 이동 부재 (323) 에 고정되고 촬상 수단 (31) 을 유지하는 브래킷 (324) 으로 구성되고, 모터 (322) 가 볼 나사 (320) 를 회동시키면, 이동 부재 (323) 가 가이드 레일 (321) 로 안내되어 X 축 방향으로 이동하고, 이에 수반하여 촬상 수단 (31) 도 X 축 방향으로 이동한다. 또, 가이드 레일 (321) 과 평행하게 스케일 (325) 이 배치 형성되어 있어, 촬상 수단 (31) 의 X 축 방향의 위치를 스케일 (325) 에 의해 인식할 수 있다.
촬상 수단 (31) 은, 도 4 에 나타내는 바와 같이, 광학부 (33) 와 조명부 (34) 로 구성되어 있다. 조명부 (34) 는, 내부에 할로겐 램프 등의 발광체 (340) 가 형성되고, 이 발광체 (340) 는, 조광기 (341) 를 개재하여 전원에 접속되어 있다. 또, 발광체 (340) 로부터 발광되는 광의 진행 방향에는, 열선 흡수 필터 (342) 및 협대역 필터 (343) 가 배치 형성되어 있다.
광학부 (33) 는, 가장 하부에 위치하는 대물 렌즈 (330) 와, 대물 렌즈 (330) 의 상방에 위치하는 하프 미러 (331) 와, 하프 미러 (331) 의 상방에 위치하는 협대역 필터 (332) 와, 협대역 필터 (332) 의 상방에 위치하는 촬상 소자 (333) 가 광축이 일치하도록 배치 형성되어 있다. 또, 하프 미러 (331) 의 측방에는, 조명부 (34) 로부터 발해진 조명광을 하프 미러 (331) 로 유도하는 파이버 (344) 가 배치 형성되어 있다. 또한, 파이버 (344) 를 개재시키지 않고 조명부 (34) 로부터 하프 미러 (331) 로 직접 광을 입사시키는 구성으로 해도 된다. 게다가, 조명부 (34) 로부터 발광되는 광을, 광학부 (33) 를 개재하지 않고, 반도체 웨이퍼에 직접 조사하도록 해도 된다.
촬상 소자 (333) 에는, 처리부 (35) 가 접속되어 있다. 처리부 (35) 는, CPU, 메모리 등의 기억 소자 등을 구비하고, 촬상 소자 (333) 가 취득한 화상 정보에 기초하는 해석을 실시하여, 반도체 웨이퍼 (W) 의 게터링 특정을 판정한다.
도 3 에 나타내는 바와 같이, 게터링성 평가 장치 (3) 에 있어서는, 유지 테이블 (30) 에 있어서, 연마 후의 반도체 웨이퍼 (W) 가, 이면 (Wa) 이 노출된 상태로 유지된다. 그리고, 이송부 (32) 에 의해 구동되어 촬상 수단 (31) 이 X 축 방향으로 이송되어, 반도체 웨이퍼 (W) 의 촬상해야 할 위치의 상방으로 도 4 에 나타낸 대물 렌즈 (330) 가 이동하여, 이면 (Wa) 의 소정의 위치가 촬상된다. 촬상에 의해 형성된 화상, 예를 들어 도 5 에 나타내는 화상 정보 (36) 는, 처리부 (35) 로 보내진다.
이러한 촬상은, 이면 (Wa) 의 임의의 복수 지점에서 실시해도 된다. 예를 들어, 촬상 수단 (31) 을 X 축 방향으로 이동시키면서, 이면 (Wa) 의 외주부, 외주부와 중심부의 중간 및 중심부의 3 개 지점을 촬상한다. 또, 촬상 수단 (31) 을 일정한 위치로 위치시키고, 유지 테이블 (30) 을 회전시키면서, 이면 (Wa) 중 둘레 방향으로 상이한 위치를 각각 촬상하도록 해도 된다.
(3) 계수 공정
본 공정에서는, 처리부 (35) 가, 촬상 공정에 있어서 형성된 화상 정보 (36) 에 기초하여, 이면 (Wa) 의 단위 영역 중에 존재하는 연마흔 (37) 의 수를 계수한다. 여기에서, 단위 영역은, 예를 들어 한 번의 촬상에 의해 촬상한 영역으로 해도 되고, 취득한 화상 정보 중의 일정한 면적을 갖는 영역으로 해도 된다. 단위 영역은, 예를 들어 10 (㎛)2 로 한다.
처리부 (35) 는, 단위 영역 중에 있어서, 이면 (Wa) 의 평평하게 형성된 부분과는 상이한 색 정보를 갖는 화소를 검출한다. 그리고, 그 화소가 검출되면, 그 화소와 동일한 색 정보를 갖는 화소가 연속해서 출현하는 경우에 있어서의 그 연속 출현수를 카운트하고, 그 연속 출현수가 소정 수 이상 (예를 들어, 길이 수 ㎛ 내지 수 ㎜) 있는 경우에는, 그 화소는, 연마흔을 구성하는 화소라고 판단한다. 또, 연속 출현수가 소정 값 미만이라고 하더라도, 동일한 색 정보를 갖는 화소가 동일 직선 상 또는 동일 궤적 상에 단속적으로 존재하고, 그 직선 상 또는 궤적 상에 있어서의 출현수의 합계가 소정 값 이상이 되는 경우에는, 마찬가지로 연마흔이 존재한다고 판단한다. 이와 같이 하여 연마흔이 검출된다.
다음으로, 처리부 (35) 는, 연마흔의 길이 방향에 직교하는 방향의 동일한 색 정보를 갖는 화소를 카운트함으로써, 연마흔의 폭 방향의 길이를 산출한다. 그리고, 처리부 (35) 는, 구한 폭이, 예를 들어 소정의 범위 내, 예를 들어 10 ∼ 500 ㎚ 의 범위 내라고 판단하면, 연마흔의 수를 나타내는 메모리 상의 영역을 카운트 업한다. 여기에서, 연마흔의 폭에 하한값을 형성한 것은, 지나치게 가는 연마흔은 게터링 효과를 일으키지 않는다고 생각되기 때문이고, 또 연마흔의 폭에 상한값을 형성한 것은, 지나치게 굵은 연마흔은 항절 강도를 저하시켜, 디바이스의 품질을 저하시킨다고 생각되기 때문이다.
이와 같이 하여 실시하는 연마흔의 검출 및 검출한 연마흔의 폭의 산출을, 단위 영역 중의 전체 영역에서 실시하면, 소정 범위의 폭을 갖는 연마흔의 수가 구해지고, 그 수가 처리부 (35) 의 메모리에 기억된다. 도 5 에 나타낸 예에서는, 소정 범위의 폭을 갖는 연마흔 (37) 이 11 개 검출되어 있다. 또한, 관찰하는 시야 영역에 있어서, 연속되어 있는 것을 1 개로 카운트해도 된다.
또한, 촬상 공정에 있어서 복수 지점을 촬상한 경우에는, 예를 들어, 각각의 지점의 화상 정보 중의 연마흔의 수를 계수하고, 그 평균값을 구하여 처리부 (35) 의 메모리에 기억해 둔다. 또, 각각의 지점에 있어서 계수한 연마흔의 수가 소정의 임계값 이상인지 여부를 판정하고, 당해 임계값 이상의 연마흔이 검출된 지점의 연마흔의 수를 개별적으로 기억해 두어도 된다.
(4) 비교 공정
본 공정에서는, 처리부 (35) 에서 계수한 연마흔의 수와 소정 값 이상을 비교한다. 이 소정 값은, 미리 처리부 (35) 의 메모리에 입력되어 있다. 예를 들어, 단위 영역을 10 (㎛)2 로 한 경우의 소정 값은, 8 개/10 (㎛)2 로 한다. 이러한 소정 값은, 도 1 및 도 2 에 나타낸 연마 휠 (190) 과 동일한 연마 휠에 의해 연마되어, 소정의 게터링성을 가지는 것을 미리 알고 있는 반도체 웨이퍼에 형성되어 있는 연마흔의 수이다.
비교의 결과, 계수한 연마흔의 수가 소정 값 이상인 경우에는, 게터링성이 충분하다고 판단한다. 예를 들어, 도 5 의 예에서는, 연마흔이 11 개/10 (㎛)2 있기 때문에, 충분한 게터링성이 있다고 판단한다. 또한, 계수 공정에 있어서 복수의 값의 평균값을 구한 경우에는, 평균값과 소정 값의 비교를 실시하여, 평균값이 소정 값 이상인 경우에 게터링성이 충분하다고 판단한다.
실제 디바이스는, 게터링 특성이 양호한 것만으로는 충분하지 않고, 소정의 항절 강도를 갖는 것도 필요해진다. 그래서, 비교 공정에 있어서 게터링성이 충분하다고 판정된 디바이스에 대하여, 소정의 항절 강도 (예를 들어, 1000 ㎫) 를 갖는지 여부의 검사를 실시한다. 웨이퍼를 다이싱하여 개개의 디바이스마다의 칩으로 분할한 후, 예를 들어, 일본 공개특허공보 2012-238732호에 기재된 방법에 의해 각 칩의 항절 강도를 산출하여, 예를 들어 1000 ㎫ 이상의 항절 강도를 갖는 칩만을 합격으로 한다.
이상과 같이, 반도체 웨이퍼의 이면을 연마함으로써 형성된 소정 폭의 연마흔의 수가 소정 값 이상인지 여부에 의해 게터링성을 평가할 수 있기 때문에, 실제 제품이 될 수 있는 디바이스 웨이퍼를 평가의 대상으로 할 수 있다. 또, 연마흔의 수를 계수하기만 하면 되기 때문에, 간이하게 평가할 수 있다.
또한, 연마흔의 수가 아니라, 연마흔을 형성하는 홈의 요철 (산술 평균 조도) 이 소정 값 이상인지 여부에 의해서도 게터링성을 판단할 수 있다. 이 경우에 있어서의 산술 평균 조도의 소정 값은, 도 1 및 도 2 에 나타낸 연마 휠 (190) 과 동일한 연마 휠에 의해 연마되어, 소정의 게터링성을 가지는 것을 미리 알고 있는 반도체 웨이퍼의 이면으로부터 계측된 산술 평균 조도의 값으로 하면 된다.
2 제 2 실시형태
도 6 에 나타내는 가공 장치 (4) 는, 반도체 웨이퍼의 이면을 연삭하는 기능과, 반도체 웨이퍼의 연삭된 이면을 연마하는 기능과, 연마 후의 반도체 웨이퍼의 게터링성을 평가하는 기능을 갖는 장치이다.
가공 장치 (4) 의 앞부분에는, 연마 전의 반도체 웨이퍼가 수용되는 제 1 웨이퍼 카세트 (41) 와, 연마 후의 반도체 웨이퍼가 수용되는 제 2 웨이퍼 카세트 (42) 가 재치되어 있다.
제 1 웨이퍼 카세트 (41) 및 제 2 웨이퍼 카세트 (42) 에 대면하는 위치에는, 제 1 웨이퍼 카세트 (41) 로부터의 연마 전의 반도체 웨이퍼의 반출 및 제 2 웨이퍼 카세트 (42) 로의 연마 후의 반도체 웨이퍼의 반입을 실시하는 반출입 수단 (43) 이 배치 형성되어 있다. 반출입 수단 (43) 은, 반도체 웨이퍼를 유지하는 유지부 (430) 와, 유지부 (430) 를 원하는 위치로 이동시키는 아암부 (431) 와, 유지부 (430) 및 아암부 (431) 를 X 축 방향으로 이동시키는 이송부 (432) 를 구비하고 있다.
반출입 수단 (43) 을 구성하는 유지부 (430) 의 가동역에는, 제 1 웨이퍼 카세트 (41) 로부터 반출된 반도체 웨이퍼가 재치되고, 그 중심을 일정한 위치로 맞추는 임시 설치 테이블 (44) 이 배치 형성되어 있다.
반출입 수단 (43) 의 근방에는, 연마 후의 반도체 웨이퍼를 세정하는 세정 수단 (45) 이 배치 형성되어 있다. 세정 수단 (45) 은, 반도체 웨이퍼를 유지하며 회전하는 스피너 테이블 (450) 과, 반도체 웨이퍼에 대해 세정수를 분출하는 노즐 (451) 을 구비하고 있다.
반출입 수단 (43) 의 뒷부분측에는 턴 테이블 (46) 이 배치 형성되어 있으며, 턴 테이블 (46) 은, 4 개의 척 테이블 (47) 을 자전 가능하게 지지하고 있다. 4 개의 척 테이블 (47) 은, 턴 테이블 (46) 의 회전에 의해 공전하고, 가공역 (D) 과 착탈역 (C) 사이를 이동 가능하게 되어 있다.
가공역 (D) 에는, 반도체 웨이퍼의 이면을 연삭하는 연삭 수단 (48) 과, 연삭 수단 (48) 에 의해 연삭된 반도체 웨이퍼의 이면을 연마하는 연마 수단 (49) 이 배치 형성되어 있다. 연삭 수단 (48) 은, 연삭 이송 수단 (50) 에 의해 승강 가능하게 지지되고, 연마 수단 (49) 은, 연마 이송 수단 (51) 에 의해 승강 가능하게 지지되어 있다.
연삭 수단 (48) 은, 연직 방향의 회전축을 갖는 스핀들 (480) 과, 스핀들 (480) 에 연결된 연삭 휠 (481) 과, 스핀들 (480) 을 회전시키는 모터 (482) 를 구비하고 있다. 연삭 휠의 하부에는, 연삭 지석 (481a) 을 구비하고 있다.
연삭 이송 수단 (50) 은, 연직 방향의 축심을 갖는 볼 나사 (500) 와, 볼 나사 (500) 와 평행하게 연장되는 가이드 레일 (501) 과, 볼 나사 (500) 를 회동시키는 모터 (502) 와, 볼 나사 (500) 에 나사 결합하는 너트를 내부에 가짐과 함께 측부가 가이드 레일 (501) 에 슬라이딩 접촉하는 승강 부재 (503) 와, 승강 부재 (503) 에 고정되고 연삭 수단 (48) 을 유지하는 홀더 (504) 로 구성되고, 모터 (502) 가 볼 나사 (500) 를 회동시키면, 승강 부재 (503) 가 가이드 레일 (501) 로 안내되어 승강하고, 이에 수반하여 연삭 수단 (48) 도 승강한다.
연마 수단 (49) 은, 연직 방향의 회전축을 갖는 스핀들 (490) 과, 스핀들 (490) 에 연결된 연마 휠 (491) 과, 스핀들 (490) 을 회전시키는 모터 (492) 를 구비하고 있다. 연마 휠 (491) 의 하부에는, 연마 패드 (491a) 를 구비하고 있다.
연마 이송 수단 (51) 은, 연직 방향의 축심을 갖는 볼 나사 (510) 와, 볼 나사 (510) 와 평행하게 연장되는 가이드 레일 (511) 과, 볼 나사 (510) 를 회동시키는 모터 (512) 와, 볼 나사 (510) 에 나사 결합하는 너트를 내부에 가짐과 함께 측부가 가이드 레일 (511) 에 슬라이딩 접촉하는 승강 부재 (513) 와, 승강 부재 (513) 에 고정되고 연마 수단 (49) 을 유지하는 홀더 (514) 로 구성되고, 모터 (512) 가 볼 나사 (510) 를 회동시키면, 승강 부재 (513) 가 가이드 레일 (511) 로 안내되어 승강하고, 이에 수반하여 연마 수단 (49) 도 승강한다.
가공 장치 (4) 에는, 착탈역 (C) 에 위치하는 척 테이블 (47) 과 임시 설치 테이블 (44) 및 세정 수단 (45) 의 사이에서 반도체 웨이퍼 (W) 를 반송하는 반송 수단 (52) 이 배치 형성되어 있다. 반송 수단 (52) 은, Y 축 방향으로 가설 (架設) 되고 양단이 착탈역 (C) 과 가공역 (D) 에 각각 위치하는 가이드 바 (520) 와, 가이드 바 (520) 를 따라 이동하는 제 1 아암 (521) 과, 제 1 아암 (521) 에 대해 X 축 방향으로 이동하는 제 2 아암 (522) 과, 제 2 아암 (522) 에 대해 승강하는 유지부 (523) 를 구비하고 있다.
착탈역 (C) 에 위치하는 척 테이블 (47) 의 상방에는, 연마 후의 반도체 웨이퍼의 게터링성을 평가하는 도시를 생략한 게터링성 평가 장치 (3) 가 배치 형성되어 있다. 게터링성 평가 장치 (3) 의 구성은, 도 3 및 도 4 에 나타낸 바와 같다.
도 6 에 나타내는 가공 장치 (4) 에서는, 가공 대상인 반도체 웨이퍼 (W) 의 표면 (Wb) 에, 표면 (Wb) 에 형성된 복수의 디바이스를 보호하기 위한 보호 테이프 (T) 가 첩착되어, 제 1 웨이퍼 카세트 (41) 에 수용된다. 그리고, 반출입 수단 (43) 에 의해, 보호 테이프 (T) 가 첩착된 반도체 웨이퍼 (W) 가 제 1 웨이퍼 카세트 (41) 로부터 반출되어, 중심 맞춤 수단 (14) 으로 반송된다. 중심 맞춤 수단 (14) 에서는, 반도체 웨이퍼 (W) 의 중심 위치가 일정한 위치로 맞추어지고, 그 후, 제 1 반송 수단 (52) 에 의해 착탈역 (C) 에 위치하는 척 테이블 (47) 로 반도체 웨이퍼 (W) 가 반송된다. 척 테이블 (47) 에서는, 보호 테이프 (T) 측이 유지되고, 반도체 웨이퍼 (W) 의 이면 (Wa) 이 상방을 향하여 노출된다.
다음으로, 척 테이블 (47) 은, 턴 테이블 (46) 의 회전에 의해 가공역 (D) 에 있어서의 연삭 수단 (48) 의 하방으로 이동한다. 그리고, 척 테이블 (47) 이 자전함과 함께, 연삭 휠 (481) 이 회전하면서 연삭 이송 수단 (50) 이 연삭 수단 (48) 을 하방으로 연삭 이송함으로써, 회전하는 연삭 지석 (481a) 이 반도체 웨이퍼 (W) 의 이면 (Wa) 에 접촉하여 이면 (Wa) 이 연삭된다.
다음으로, 턴 테이블 (46) 이 시계 방향으로 회전하여, 연삭된 반도체 웨이퍼 (W) 가 연마 수단 (49) 의 하방으로 이동한다. 그리고, 척 테이블 (47) 이 회전함과 함께, 연마 휠 (491) 이 회전하면서 연마 이송 수단 (51) 이 연마 수단 (49) 을 하방으로 연삭 이송함으로써, 회전하는 연마 패드 (491a) 가 반도체 웨이퍼 (W) 의 이면 (Wa) 에 접촉하여 이면 (Wa) 이 연마된다. 이렇게 하여 이면 (Wa) 이 연삭 및 연마되면, 이면 (Wa) 에는 연마흔이 형성된다. 또, 연마흔의 하부, 즉 반도체 웨이퍼 (W) 에 있어서의 이면 (Wa) 보다 표면 (Wb) 측의 내부에는, 게터링층이 형성된다 (게터링층 형성 공정).
다음으로, 턴 테이블 (46) 이 시계 방향으로 회전하여, 연마 후의 반도체 웨이퍼 (W) 는, 착탈역 (C) 의 세정 수단 (45) 의 근방으로 이동한다. 그리고, 반송 수단 (52) 에 의해 연마 후의 반도체 웨이퍼 (W) 가 세정 수단 (45) 으로 반송되고, 여기에서 연마된 이면 (Wa) 이 세정된다.
이면 (Wa) 이 세정된 반도체 웨이퍼 (W) 는, 반송 수단 (52) 에 의해 척 테이블 (47) 로 반송된다. 그리고, 턴 테이블 (46) 의 시계 방향의 회전에 의해, 착탈역 (C) 의 게터링성 평가 장치 (3) 의 하방으로 이동한다. 그리고, 제 1 실시형태와 마찬가지로, 촬상 공정, 계수 공정 및 비교 공정을 실시하여, 연마 후의 반도체 웨이퍼 (W) 가 충분한 게터링성을 가지는지 여부를 판단한다.
또한, 이 게터링성 평가 장치에 의해 반도체 웨이퍼 (W) 의 게터링성이 불충분하다고 판정된 경우에는, 턴 테이블 (46) 을 추가로 반시계 방향으로 회전시켜 반도체 웨이퍼 (W) 를 연삭 수단 (48) 의 하방으로 다시 이동시켜, 이면 (Wa) 의 연삭 및 연마를 다시 실시하고, 또한 게터링성 평가 장치 (3) 에 의해 반도체 웨이퍼 (W) 의 게터링성이 높아졌는지 여부를 검사해도 된다.
3 제 3 실시형태
도 7 에 나타내는 인라인 가공 장치 (6) 는, 도 1 등에 나타낸 반도체 웨이퍼 (W) 의 표면 (Wb) 에 디바이스 보호를 위한 보호 테이프 (T) 를 첩착시키는 라미네이터 (60) 와, 반도체 웨이퍼 (W) 의 이면 (Wa) 의 연삭 및 연마를 실시하는 연삭 연마 장치 (61) 와, 연마 후의 반도체 웨이퍼 (W) 의 게터링성을 평가하는 게터링성 평가 장치 (3) 와, 연마 후의 반도체 웨이퍼 (W) 의 절삭을 실시하는 절삭 장치 (62) 가, 인터페이스 (63) 를 개재하여 접속되어 구성된다. 인터페이스 (63) 에는, 각 장치 사이에서 반도체 웨이퍼 (W) 를 반송하는 반송 기구를 구비하고 있다.
이 인라인 가공 장치 (6) 에서는, 우선, 라미네이터 (60) 에 있어서, 반도체 웨이퍼 (W) 의 표면 (Wb) 에 보호 테이프를 첩착시킨다. 그리고, 표면 (Wb) 에 보호 테이프 (T) 가 첩착된 반도체 웨이퍼 (W) 가 연삭 연마 장치로 반송되어, 반도체 웨이퍼 (W) 의 이면 (Wa) 이 연삭 및 연마된다.
다음으로, 이면 (Wa) 이 연삭 및 연마된 반도체 웨이퍼 (W) 가 게터링성 평가 장치 (3) 로 반송되어, 그 반도체 웨이퍼 (W) 의 게터링성이 평가된다. 게터링성이 불충분하다고 판정된 경우에는, 다시 이면 (Wa) 의 연삭 및 연마를 실시한다. 연삭 및 연마를 다시 실시하는 경우에는, 지석이나 연마 패드의 회전수나 가압 하중과 같은 가공 조건을 바꾸지 않고 전회와 동일한 조건에서 가공을 실시해도 되지만, 재가공 후에 있어서도 게터링성이 개선되지 않거나, 또는 개선되더라도 게터링성이 불충분한 경우에는, 충분한 게터링성을 얻을 수 있도록 가공 조건을 바꾸어도 된다. 한편, 게터링성이 충분하다고 판단된 경우에는, 그 반도체 웨이퍼 (W) 를 절삭 장치로 반송하여, 종횡으로 절삭하여 개개의 칩으로 분할한다.
4 제 4 실시형태
도 8 에 나타내는 인라인 가공 장치 (7) 는, 반도체 웨이퍼 (W) 의 표면 (Wb) 에 디바이스 보호를 위한 보호 테이프 (T) 를 첩착시키는 라미네이터 (70) 와, 반도체 웨이퍼 (W) 의 이면 (Wa) 의 연삭 및 연마를 실시하는 연삭 연마 장치 (71) 와, 연마 후의 반도체 웨이퍼 (W) 의 절삭을 실시하는 절삭 장치 (72) 가, 인터페이스 (73) 를 개재하여 접속되어 구성된다. 연마 후의 반도체 웨이퍼 (W) 의 게터링성을 평가하는 게터링성 평가 장치 (3) 는, 연삭 연마 장치 (71) 내에 배치 형성되어 있다. 인터페이스 (73) 에는, 각 장치 사이에서 반도체 웨이퍼를 반송하는 반송 기구를 구비하고 있다.
이 인라인 가공 장치 (7) 에 있어서도, 우선, 반도체 웨이퍼 (W) 의 표면 (Wb) 에 보호 테이프 (T) 를 첩착시킨다. 그리고, 표면 (Wb) 에 보호 테이프 (T) 가 첩착된 반도체 웨이퍼 (W) 가 연삭 연마 장치 (71) 로 반송되어, 반도체 웨이퍼 (W) 의 이면 (Wa) 이 연삭 및 연마된다.
다음으로, 이면 (Wa) 이 연삭 및 연마된 반도체 웨이퍼 (W) 가, 연삭 연마 장치 (71) 내의 게터링성 평가 장치 (3) 로 반송되어, 그 반도체 웨이퍼 (W) 의 게터링성이 평가된다. 게터링성이 불충분하다고 판정된 경우에는, 다시 이면 (Wa) 의 연삭 및 연마를 실시한다. 한편, 게터링성이 충분하다고 판단된 경우에는, 그 반도체 웨이퍼 (W) 를 절삭 장치로 반송하여, 종횡으로 절삭하여 개개의 칩으로 분할한다.
이상과 같이, 본 발명은, 연마흔의 수와 게터링성의 상관을 알아낸 것을 기점으로 하여, 반도체 웨이퍼 (W) 의 이면 (Wa) 의 연마 후에 연마흔의 수를 계수하여, 연마흔의 수가 소정 수 이상인 경우에 게터링성이 충분하다고 판단한다. 따라서, 실제 제품이 될 수 있는 디바이스 웨이퍼를 평가의 대상으로 할 수 있다. 또, 연마흔의 수를 계수하기만 하면 되기 때문에, 간이하게 평가할 수 있다.
상기 제 1 및 제 3 실시형태에서는, 연마 장치와는 별도로 게터링성 평가 장치를 구비하고, 또 상기 제 2 실시형태 및 제 4 실시형태에서는, 연마 장치의 내부에 게터링성 평가 장치를 구비하고 있다. 따라서, 본 발명은, 이하에 나타내는 게터링성 평가 장치 및 연마 장치를 포함한다.
[1]
반도체 웨이퍼의 게터링성을 평가하는 게터링성 평가 장치로서,
연마된 이면이 노출된 상태로 반도체 웨이퍼를 유지하는 유지 테이블과,
상기 유지 테이블에 유지된 반도체 웨이퍼의 이면을 촬상하는 촬상 수단과,
상기 촬상 수단에 의해 형성된 화상에 기초하여, 상기 이면에 형성되어 소정의 폭을 갖는 연마흔의 수를 계수하고, 계수된 연마흔의 수가 소정 값 이상인지 여부에 기초하여, 상기 반도체 웨이퍼의 게터링성을 판단하는 처리부
를 구비한 게터링성 평가 장치.
이러한 게터링성 평가 장치에 의하면, 반도체 웨이퍼의 이면에 형성된 연마흔의 수를 효율적으로 계수할 수 있다. 이 게터링성 평가 장치에서는, 유지 테이블이 회전 가능해도 되고, 촬상 수단이 수평 방향으로 이동 가능해도 된다.
[2]
반도체 웨이퍼의 이면을 연마하는 연마 장치로서,
반도체 웨이퍼를 유지하는 척 테이블과,
상기 척 테이블에 유지된 반도체 웨이퍼의 이면을 연마하는 연마 수단과,
상기 연마 수단에 의해 연마된 상기 이면을 촬상하고, 소정의 폭을 갖는 연마흔의 수를 계수하고, 계수된 연마흔의 수가 소정 값 이상인지 여부에 기초하여, 상기 반도체 웨이퍼의 게터링성을 평가하는 게터링성 평가 장치
를 구비한 연마 장치.
이러한 연마 장치에 의하면, 반도체 웨이퍼의 이면의 연마에서부터 게터링성의 평가까지를 1 개의 장치로 효율적으로 실시할 수 있다.
또, 예를 들어 상기 도 7 및 도 8 에 나타낸 인라인 가공 장치 (6, 7) 를 사용하면, 반도체 웨이퍼의 이면의 연마에 의해 반도체 웨이퍼에 충분한 게터링성을 부여한 후, 그 반도체 웨이퍼를 분할하여, 충분한 게터링성을 가지는 반도체 디바이스를 생산할 수 있다. 따라서, 본 발명은, 이하에 나타내는 반도체 디바이스의 생산 방법을 포함한다.
[3]
반도체 웨이퍼의 이면을 연마하고, 상기 이면이 연마된 반도체 웨이퍼를 분할하여 반도체 디바이스로 하는 제조 방법으로서,
반도체 웨이퍼의 이면을 연마하는 연마 공정과,
상기 연마된 이면을 촬상하고, 소정의 폭을 갖는 연마흔의 수를 계수하고, 계수된 연마흔의 수가 소정 값 이상인지 여부에 기초하여, 상기 반도체 웨이퍼의 게터링성을 평가하는 평가 공정과,
상기 평가 공정에 있어서 게터링성이 충분하다고 판단된 반도체 웨이퍼를 개개의 반도체 디바이스로 분할하는 분할 공정으로 구성되는 반도체 디바이스의 제조 방법.
이러한 반도체 디바이스의 제조 방법에 의하면, 게터링성이 충분하다고 판단된 반도체 웨이퍼를 분할하여 반도체 디바이스로 하기 때문에, 게터링성이 불충분한 반도체 디바이스가 제조되는 것을 미연에 방지할 수 있어, 수율을 향상시킬 수 있다.
또한, 도 7 및 도 8 에 나타낸 인라인 가공 장치 (6, 7) 에서는, 절삭 장치를 사용하여 반도체 웨이퍼를 분할하는 것으로 하였지만, 절삭 장치 대신에, 레이저 가공 장치나 플라즈마 에칭 장치 등을 사용할 수도 있다.
또, 이 반도체 디바이스의 제조 방법에서는, 반드시 인라인 가공 장치를 사용할 필요는 없으며, 예를 들어, 연마 장치와 게터링성 평가 장치와 절삭 장치 등의 분할 장치가 별도로 존재하고 있어도 된다.
또한, 본 발명에서는, 반도체 웨이퍼의 이면에 형성된 연마흔의 수를 계수함으로써, 연마 휠이, 반도체 웨이퍼에 원하는 게터링 특성을 부여할 수 있는지 여부를 평가할 수도 있다. 따라서, 본 발명은, 이하에 나타내는 연마 휠의 평가 방법을 포함한다.
[4]
반도체 웨이퍼의 이면을 연마하는 연마 패드의 평가 방법으로서,
반도체 웨이퍼의 이면에 연마 패드를 접촉시켜 가압함으로써 상기 이면을 연마하는 연마 공정과,
상기 연마된 이면을 촬상하고, 소정의 폭을 갖는 연마흔의 수를 계수하고, 계수된 연마흔의 수가 소정 값 이상인지 여부를 판단하는 판단 공정과,
상기 판단 공정에 있어서 연마흔의 수가 소정 값 이상이라고 판단한 경우에, 상기 연마 패드에 충분한 게터링성 부여 능력이 있다고 평가하는 평가 공정
으로 구성되는 연마 패드의 평가 방법.
이러한 연마 패드의 평가 방법에서는, 계수된 연마흔의 수가 소정 값 이상인지 여부에 의해 연마 패드에 원하는 게터링성 부여 능력이 있는지 여부를 판단할 수 있기 때문에, 반도체 웨이퍼에 원하는 게터링성을 부여하기 위한 연마 패드의 조건 (연마 지립의 종류, 입경, 수 등) 을 구할 수 있다. 또, 연마 패드의 마모 등에 의해 게터링성 부여 능력이 저하되어 있는 경우에는, 그것을 검출할 수 있어, 게터링성이 불충분한 반도체 디바이스가 제조되는 것을 미리 방지할 수 있다.
[실시예 1]
패드 중에 포함되는 연마 지립의 양이 상이한 복수 종류의 연마 패드를 사용하여 반도체 웨이퍼 (베어 웨이퍼) 의 이면을 연마하고, 각각의 반도체 웨이퍼의 당해 이면을 원자간력 현미경 (AFM) 에 의해 촬영하였다. 각각의 화상을 트레이스한 것이 도 9(a) ∼ (d) 이다. 도 9(a) ∼ (d) 의 각 화상의 크기는, 15 ㎜ × 15 ㎜ 이다. 도 9(a) ∼ (d) 에 있어서의 흠집 창생 (創生) 재료는 연마 패드이고, 흠집 창생 재료 0, 흠집 창생 재료 2, 흠집 창생 재료 6, 흠집 창생 재료 10 에 있어서의 각 수치는, 함유하는 연마 지립의 양의 비율을 나타내고 있다. 여기에서, 사용한 연마 패드는, 평균 입경이 1 ㎛ 인 그린 카보런덤이나 알루미나 등의 미소 지립 및 다이아몬드나 cBN 의 미소한 초지립을 0.5 중량％ 포함하는 것을 기준으로 하여, 흠집 창생 재료 2 는 이것의 2 배, 흠집 창생 재료 6 은 이것의 6 배, 흠집 창생 재료 10 은 이것의 10 배의 지립을 갖는 연마 패드이다.
도 9(a) 에 나타나 있는 것은, 흠집 창생 재료 0, 즉 패드에 연마 지립이 포함되지 않는 연마 패드를 사용하여 연마한 경우의 반도체 웨이퍼의 이면의 상태로, 연마흔은 검출되지 않았다.
도 9(b) 에 나타나 있는 것은, 흠집 창생 재료 2, 즉 흠집 창생 재료 10 의 20 ％ 의 양의 연마 지립이 포함된 연마 패드를 사용하여 연마한 경우의 반도체 웨이퍼의 이면의 상태로, 충분한 수의 연마흔이 확인되었다.
도 9(c) 에 나타나 있는 것은, 흠집 창생 재료 6, 즉 흠집 창생 재료 10 의 60 ％ 의 양의 연마 지립이 포함된 연마 패드를 사용하여 연마한 경우의 반도체 웨이퍼의 이면의 상태로, 충분한 수의 연마흔이 확인되었다.
도 9(d) 에 나타나 있는 것은, 흠집 창생 재료 10 을 사용하여 연마한 경우의 반도체 웨이퍼의 이면의 상태로, 충분한 수의 연마흔이 확인되었다.
또, 도 9(b) ∼ (d) 의 결과로부터는, 연마 지립의 함유량이 많은 연마 패드를 사용한 경우 쪽이 연마흔의 수가 많아지는 것도 확인되었다.
도 9(a) ∼ (d) 에 나타낸 반도체 웨이퍼에 대하여, 연마면에 황산구리액을 도포하고, 연마면의 반대측의 면에 있어서 구리의 원자량을 TXRF (전반사 형광 X 선 분석 장치) 에 의해 측정하였다. 이러한 측정에 있어서는, 반도체 웨이퍼의 표면에 있어서 구리 원자가 검출된 경우에는, 구리 원자가 반도체 웨이퍼의 내부로 확산되어 있어, 게터링 효과가 없거나 또는 불충분하다고 판단할 수 있다. 한편, 반도체 웨이퍼의 표면에 있어서 구리 원자가 검출되지 않은 경우에는, 구리 원자가 이면측에 포착되어 있어, 충분한 게터링 효과가 있다고 판단할 수 있다. 또한, 구리 원자가 검출되었는지 여부의 판단을 위한 임계값 (검출 한계) 은, 0.5 × E10 [atoms/㎠] 으로 하였다.
상기 방법에 의한 구리 원자의 측정을 한 결과, 도 9(a) 에 나타낸 반도체 웨이퍼에 대해서는, 구리의 원자량이 검출 한계 이상의 값이 되었다. 따라서, 연마 지립을 포함하지 않는 연마 패드를 사용한 경우에는, 반도체 웨이퍼에 게터링 효과가 없거나 또는 있었다고 하더라도 불충분한 것이 확인되었다.
한편, 도 9(b) ∼ (d) 에 나타낸 반도체 웨이퍼에 대해서는, 구리의 원자량이 검출 한계 이하의 값이 되었다. 따라서, 흠집 창생 재료 2, 6, 10 에 의한 연마에서는, 충분한 게터링 효과가 있는 것이 확인되었다. 그리고, 연마흔의 수가 많을수록 구리 원자의 검출량이 적은 것도 확인되었다. 따라서, 연마흔의 수와 게터링 특성 사이에 상관 관계가 있는 것이 확인되었다. 또한, 따라서, 연마 패드에 있어서의 연마 지립의 함유량이 많을수록 게터링 효과도 높은 것이 확인되었다.
1 : 연마 장치
A : 착탈역 B : 가공역
11 : 제 1 웨이퍼 카세트 12 : 제 2 웨이퍼 카세트
13 : 반출입 수단 130 : 유지부 131 : 아암부
14 : 중심 맞춤 수단 15 : 세정 수단 16 : 제 1 반송 수단 17 : 제 2 반송 수단
18 : 척 테이블
19 : 연마 수단
190 : 연마 휠 190a : 기대 190b : 연마 패드
191 : 마운트 192 : 스핀들 193 : 모터
20 : 연마 이송 수단 200 : 볼 나사 201 : 가이드 레일 202 : 모터
203 : 승강 부재 204 : 홀더
3 : 게터링성 평가 장치
30 : 유지 테이블 31 : 촬상 수단
32 : 이송부 320 : 볼 나사 321 : 가이드 레일 322 : 모터
323 : 이동 부재 324 : 브래킷 325 : 스케일
33 : 광학부 330 : 대물 렌즈 331 : 하프 미러 332 : 협대역 필터
333 : 촬상 소자
34 : 조명부 340 : 발광체 341 : 조광기 342 : 열선 흡수 필터
343 : 협대역 필터 344 : 파이버
35 : 처리부 36 : 화상 정보 37 : 연마흔
4 : 가공 장치
41 : 제 1 웨이퍼 카세트 42 : 제 2 웨이퍼 카세트
43 : 반출입 수단 430 : 유지부 431 : 아암부 432 : 이송부
44 : 임시 설치 테이블
45 : 세정 수단 450 : 스피너 테이블 451 : 노즐
46 : 턴 테이블 47 : 척 테이블
48 : 연삭 수단
480 : 스핀들 481 : 연삭 휠 481a : 연삭 지석
482 : 모터
49 : 연마 수단
490 : 스핀들 491 : 연마 휠 491a : 연마 패드
492 : 모터
50 : 연삭 이송 수단
500 : 볼 나사 501 : 가이드 레일 502 : 모터
503 : 승강 부재 504 : 홀더
51 : 연마 이송 수단
510 : 볼 나사 511 : 가이드 레일 512 : 모터
513 : 승강 부재 514 : 홀더
52 : 반송 수단 520 : 가이드 바 521 : 제 1 아암
522 : 제 2 아암 523 : 유지부
6 : 인라인 클러스터 장치 60 : 라미네이터 61 : 연삭 연마 장치
62 : 절삭 장치 63 : 인터페이스
7 : 인라인 클러스터 장치 70 : 라미네이터 71 : 연삭 연마 장치
72 : 절삭 장치 73 : 인터페이스
W : 반도체 웨이퍼 Wa : 이면 Wb : 표면 T : 보호 테이프

Claims (2)

  1. 표면에 복수의 디바이스가 형성된 반도체 웨이퍼의 게터링성을 평가하는 평가 방법으로서,
    연마 휠을 사용하여 상기 반도체 웨이퍼의 상기 표면의 반대측인 이면을 연마하여 상기 이면에 연마흔을 형성함과 함께, 상기 반도체 웨이퍼의 내부이면서 상기 연마흔의 하부에 게터링층을 형성하는 게터링층 형성 공정과,
    상기 연마흔이 형성된 상기 이면에 대하여, 적어도 하나의 단위 영역을 촬상 수단에 의해 촬상하는 촬상 공정과,
    촬상된 상기 단위 영역에 있어서 10 ∼ 500 ㎚ 의 폭을 갖는 연마흔의 수를 계수하는 계수 공정과,
    상기 계수 공정에 의해 계수된 상기 연마흔의 수가 소정 값 이상인지 여부를 비교하는 비교 공정을 구비하고,
    상기 비교 공정에서는, 상기 계수된 상기 연마흔의 수에 기초하여 게터링층의 상태를 평가하는 게터링성의 평가 방법.
  2. 제 1 항에 있어서,
    상기 단위 영역의 면적은 10 (㎛)2 이고, 상기 소정 값은 8 개/10 (㎛)2 인 게터링성의 평가 방법.
KR1020170060955A 2016-05-19 2017-05-17 게터링성의 평가 방법 KR102252842B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-100288 2016-05-19
JP2016100288A JP6637379B2 (ja) 2016-05-19 2016-05-19 ウエーハの評価方法

Publications (2)

Publication Number Publication Date
KR20170131244A KR20170131244A (ko) 2017-11-29
KR102252842B1 true KR102252842B1 (ko) 2021-05-14

Family

ID=60330387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170060955A KR102252842B1 (ko) 2016-05-19 2017-05-17 게터링성의 평가 방법

Country Status (7)

Country Link
US (1) US10068811B2 (ko)
JP (1) JP6637379B2 (ko)
KR (1) KR102252842B1 (ko)
CN (1) CN107403738B (ko)
MY (1) MY185738A (ko)
SG (1) SG10201703362TA (ko)
TW (1) TWI721153B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021015850A (ja) 2019-07-10 2021-02-12 株式会社ディスコ ウェーハ検査装置
JP2021041472A (ja) * 2019-09-09 2021-03-18 株式会社ディスコ 加工装置
KR20210047999A (ko) * 2019-10-22 2021-05-03 삼성디스플레이 주식회사 연마 헤드 유닛, 이를 포함하는 기판 처리 장치, 그리고 이를 이용하는 기판 처리 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120289060A1 (en) 2011-05-12 2012-11-15 Disco Corporation Wafer processing method

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3789802B2 (ja) * 2001-10-19 2006-06-28 富士通株式会社 半導体装置の製造方法
JP4943636B2 (ja) * 2004-03-25 2012-05-30 エルピーダメモリ株式会社 半導体装置及びその製造方法
US7108591B1 (en) * 2004-03-31 2006-09-19 Lam Research Corporation Compliant wafer chuck
JP2006303223A (ja) * 2005-04-21 2006-11-02 Disco Abrasive Syst Ltd ウエーハの加工方法
JP4871617B2 (ja) * 2006-03-09 2012-02-08 株式会社ディスコ ウエーハの加工方法
JP2009094326A (ja) * 2007-10-10 2009-04-30 Disco Abrasive Syst Ltd ウェーハの研削方法
JP5323342B2 (ja) * 2007-11-28 2013-10-23 エム・イー・エム・シー株式会社 半導体ウエハの研磨方法
JP5226287B2 (ja) * 2007-12-07 2013-07-03 株式会社ディスコ ウェーハの研削方法
JP2010030007A (ja) * 2008-07-30 2010-02-12 Disco Abrasive Syst Ltd 研削装置及びスクラッチ検出装置
JP5933189B2 (ja) * 2011-05-12 2016-06-08 株式会社ディスコ デバイスの加工方法
CN102305748A (zh) * 2011-08-02 2012-01-04 西安交通大学 一种磨损原位测量的摩擦磨损试验机
JP6076601B2 (ja) * 2012-01-30 2017-02-08 浜松ホトニクス株式会社 レーザ加工方法、半導体デバイスの製造方法及びレーザ加工装置
US10213895B2 (en) * 2013-07-02 2019-02-26 Fujibo Holdings, Inc. Polishing pad and method for manufacturing same
KR20150143151A (ko) * 2014-06-13 2015-12-23 삼성전자주식회사 웨이퍼의 연마 방법
JP6410490B2 (ja) * 2014-06-27 2018-10-24 株式会社ディスコ デバイスウェーハの評価方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120289060A1 (en) 2011-05-12 2012-11-15 Disco Corporation Wafer processing method

Also Published As

Publication number Publication date
US20170338158A1 (en) 2017-11-23
CN107403738A (zh) 2017-11-28
TWI721153B (zh) 2021-03-11
JP6637379B2 (ja) 2020-01-29
US10068811B2 (en) 2018-09-04
CN107403738B (zh) 2022-10-11
TW201805999A (zh) 2018-02-16
SG10201703362TA (en) 2017-12-28
JP2017208466A (ja) 2017-11-24
MY185738A (en) 2021-06-02
KR20170131244A (ko) 2017-11-29

Similar Documents

Publication Publication Date Title
KR102252842B1 (ko) 게터링성의 평가 방법
KR20080103982A (ko) 웨이퍼 가공방법
US10532445B2 (en) Processing apparatus and processing method for workpiece
KR20020089180A (ko) 웨이퍼 평면가공장치
TW200933724A (en) Method of grinding wafer
CN107791115B (zh) 加工装置
TWI649158B (zh) Processing device
KR102255728B1 (ko) 웨이퍼의 가공 방법
JP2018058160A (ja) 研削砥石のドレッシング方法
KR20200029527A (ko) 연삭 장치, 연삭 방법 및 컴퓨터 기억 매체
CN104282533A (zh) 研磨方法及研磨装置
KR20120040104A (ko) 웨이퍼 반송 기구
TW200913040A (en) Polishing method for wafer and polishing equipment
JP2017092135A (ja) デバイスの製造方法
US6432823B1 (en) Off-concentric polishing system design
JP5037974B2 (ja) 研磨加工ステージにおける半導体基板の監視機器および監視方法
US11673229B2 (en) Processing apparatus
KR100940831B1 (ko) 연마 방법과 연마 기구
JP2008018502A (ja) 基板研磨装置、基板研磨方法、及び基板処理装置
JP5700988B2 (ja) ウエーハの研削方法
JP4850666B2 (ja) ウエーハの加工装置
JP5975839B2 (ja) 研削装置
JP6960788B2 (ja) ウエーハの加工方法
JPS61166133A (ja) ウエハおよびその製造方法
KR20180035671A (ko) 디바이스 웨이퍼의 가공 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant