KR20030032801A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20030032801A
KR20030032801A KR1020020016671A KR20020016671A KR20030032801A KR 20030032801 A KR20030032801 A KR 20030032801A KR 1020020016671 A KR1020020016671 A KR 1020020016671A KR 20020016671 A KR20020016671 A KR 20020016671A KR 20030032801 A KR20030032801 A KR 20030032801A
Authority
KR
South Korea
Prior art keywords
dicing
polishing
semiconductor element
wafer
manufacturing
Prior art date
Application number
KR1020020016671A
Other languages
English (en)
Other versions
KR100736347B1 (ko
Inventor
신조요시아키
시모베푸유조
데시로기가즈오
요시모토가즈히로
요시다에이지
하야사카노보루
와타나베미츠히사
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20030032801A publication Critical patent/KR20030032801A/ko
Application granted granted Critical
Publication of KR100736347B1 publication Critical patent/KR100736347B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1ns or less
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00—Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Abstract

본 발명은 백 그라인드 공정에 있어서 배면에 대해 백 그라인드 처리가 실시되는 반도체 장치의 제조 방법에 관한 것으로, 제조 비용을 상승시키지 않고, 박형화된 반도체 소자의 기계적 강도를 향상시키는 것을 과제로 한다. 웨이퍼 (1)의 배면을 백 그라인드하는 백 그라인드 공정과, 그 백 그라인드 공정이 종료된 후에 웨이퍼 (1)을 소정의 다이싱 라인을 따라 다이싱하여 개개의 반도체 소자 (10)으로 개편화하는 다이싱 공정을 갖는 반도체 장치의 제조 방법에 있어서, 백 그라인드 공정과 다이싱 공정과의 사이에, 다이싱 공정에서 다이싱 라인의 연장 방향과 다른 방향(45도 방향)으로 연마흔적 (20A)를 형성하는 연마흔적 형성 공정(도 5c)를 제공한다.

Description

반도체 장치의 제조 방법 { METHOD OF MAKING SEMICONDUCTOR DEVICE THAT HAS IMPROVED STRUCTURAL STRENGTH }
본 발명은 반도체 장치의 제조 방법에 관한 것이며, 특히 백 그라인드 공정에 있어서 배면에 대해 백 그라인드 처리가 실시되는 반도체 장치의 제조 방법에 관한 것이다.
최근, 휴대 전화로 대표되는 것과 같이, 휴대 단말기의 소형화 및 박형화(薄形化)는 급속한 기세로 진행되고 있다. 이에 수반하여, 이들 전자 기기에 탑재되는 반도체 장치에서도 박형화가 요구되고 있다.
이 때문에, 웨이퍼에 회로가 형성된 후에 웨이퍼의 배면을 백 그라인드하고, 이에 의해 반도체 소자(반도체 장치)의 박형화를 도모하는 것이 행해지고 있다. 반도체 소자를 박형화한 경우에는, 반도체 소자의 기계적 강도는 저하된다.
그래서, 박형화된 반도체 소자를 제조할 때, 각 공정에 있어서 반도체 소자에 결함이나 칩 크랙(chip crack)이 발생하지 않도록 할 필요가 있다.
도 1은 종래의 반도체 장치의 제조 방법의 일례를 나타내는 공정도이다. 이 도면에서는, 웨이퍼 (1)에 대해 회로 형성 등을 행하는 웨이퍼 프로세스의 종료 후, 웨이퍼 (1)에 대해 실시되는 백 그라인드 공정(도 1a, b), 다이싱 공정(도 1c, d) 및 다이 부착(anchoring) 공정(도 1e)을 나타내고 있다.
웨이퍼 프로세스가 종료한 웨이퍼 (1)은, 도 1a에 나타내는 것처럼, 표면 보호 테이프 (2)로 접착된다. 이 때, 웨이퍼 (1)의 회로 형성면이 표면 보호 테이프 (2)와 대치되도록 접착된다. 이에 의해, 웨이퍼 (1)에 형성되어 있는 회로 형성면은 표면 보호 테이프 (2)에 의해 보호된다.
계속하여, 표면 보호 테이프 (2)가 접착된 웨이퍼 (1)은, 백 그라인드 장치의 웨이퍼 척 테이블(wafer chuck table) (3)에 장착된다. 백 그라인드 장치는, 회전하는 연마용 지석 헤드 (4)를 갖고 있다. 그리고, 도 1b에 나타내는 것처럼, 웨이퍼 (1)의 배면은 연마용 지석(砥石) 헤드 (4)로 러빙(rubbing)되며, 이에 의해웨이퍼 (1)의 배면은 백 그라인드된다(백 그라인드 공정).
백 그라인드 공정에 있어서, 웨이퍼 (1)이 소정의 두께까지 백 그라인드되면, 도 1c에 나타나는 것처럼, 표면 보호 테이프 (2)가 웨이퍼 (1)로부터 벗겨지는 것과 동시에, 웨이퍼 (1)의 배면이 다이싱용 테이프 (6)에 고정된다. 이 다이싱용 테이프 (6)은 틀 형상의 프레임 (5)에 설치되어 있고, 그 표면에는 웨이퍼 (1)을 접착하기 위한 접착제(예를 들면, 자외선 경화형 접착제)가 도포되어 있다.
웨이퍼 (1)을 다이싱용 테이프 (6)에 접착하면, 프레임 (5)와 함께 웨이퍼 (1)은 다이싱 장치로 반송되어, 다이싱 처리가 실시된다(다이싱 공정). 이 다이싱 처리는, 웨이퍼 (1)에 미리 설정되어 있는 다이싱 라인(dicing line)을 다이싱 톱 (7)에 의해 다이싱한다. 이에 의해, 웨이퍼 (1)은 복수의 반도체 소자 (10)으로 개편화(個片化)된다. 그렇지만, 개편화되어도 각 반도체 소자 (10)은 다이싱용 테이프 (6)으로 접착된 상태를 유지하기 때문에, 다이싱용 테이프 (6)으로부터 탈락하는 일은 없다.
다이싱 공정이 종료되면, 개편화된 복수의 반도체 소자 (10)은 프레임 (5)와 함께 다이 마운트 장치로 반송된다. 다이 마운트 장치에서는, 먼저 자외선의 조사가 행해져, 반도체 소자 (10)을 접착하고 있는 접착제(자외선 경화형)의 접착력을 저하시킨다. 계속하여, 푸싱 핀 (11)에 의해 반도체 소자 (10)을 밀어 올리는 것에 의해, 반도체 소자 (10)을 다이싱용 테이프 (6)으로부터 떨어지게 한다.
이 다이싱용 테이프 (6)으로부터 이탈된 반도체 소자 (10)은, 콜릿 (8)에 의해 흡인되어 실장 기판 (9)까지 반송된다. 그리고, 반도체 소자 (10)은 실장 기판(9) 상에 다이 부착이되어, 이에 의해 실장 기판 (9)에 실장된다.
상기한 것처럼, 웨이퍼 (1)을 얇게 하는 방법으로서는, 일반적으로 백 그라인드라고 불리는 기계식 배면 연마가 이용된다(도 1b 참조). 이 백 그라인드 공정에 있어서, 웨이퍼 (1)의 배면에 연마용 지석 헤드 (4)를 맞닿게 하여 연마를 행하면, 그 완성면(웨이퍼 (1)의 배면)에는 백 그라인드 연마흔적(이하, BG 연마흔적이라고 함)라고 불리는 세밀한 상처가 발생한다.
도 2는, 이 BG 연마흔적 (12)를 개략적으로 나타내고 있다. 동 도면에 나타내는 것처럼, BG 연마흔적 (12)는 웨이퍼 (1) 상에 풍차 형상으로 형성된다. 이 BG 연마흔적 (12)는, 웨이퍼 (1)을 개편화하여 개개의 반도체 소자 (10)으로 한 경우에도, 그 배면에 남는다.
여기서, 개편화된 반도체 소자 (10)에 형성되는 BG 연마흔적 (12)의 형상에 주목한다. 또한 동 도면에 나타내는 웨이퍼 (1)에 대한 다이싱 라인은, 도면 중 화살표 X 방향과, 도면 중 화살표 Y 방향으로 한다.
도 2에서 화살표 A로 나타내는 것처럼 잘려진 반도체 소자 (10Y)는, 도면 중 화살표 Y 방향(다이싱 라인의 방향)과 대략적으로 평행한 BG 연마흔적 (12)가 형성되어 있다. 또한, 도 2에서 화살표 B로 나타내는 것처럼 잘려진 반도체 소자 (10X)는, 도면 중 화살표 X 방향(다이싱 라인의 방향)과 대략적으로 평행한 BG 연마흔적 (12)가 형성되어 있다. 이와 같이, 다이싱 라인의 연장 방향(도면 중 화살표 X, Y 방향)과 대략적으로 평행한 BG 연마흔적 (12)를 갖는 반도체 소자 (10X,10Y)는, 웨이퍼 (1) 상에 풍차 형상으로 BG 연마흔적 (12)가 형성되는 경우에는 반드시 발생한다.
도 3에 나타내는 것처럼, 이와 같은 BG 연마흔적 (12)를 갖는 반도체 소자 (10X, 10Y)를, 푸싱 핀 (11)을 사용하여 다이싱용 테이프 (6)으로부터 이탈시킬 때, 반도체 소자 (10X, 10Y)에는 동 도면에 화살표 F1으로 나타내는 힘이 작용한다. 이 힘은 도 4에 나타내는 것처럼 반도체 소자 (10X, 10Y)를 구부리는 힘(도 4에 화살표 F2로 나타내는 힘)이 된다.
이 때문에, 다이싱 라인의 연장 방향(화살표 X, Y 방향)과 대략적으로 평행한, 다시 말하면 반도체 소자 (10)의 외주변과 대략적으로 평행한 BG 연마흔적 (12)를 갖는 반도체 소자 (10X, 10Y)는, 이 이외의 방향의 BG 연마흔적 (12)를 갖는 반도체 소자 (10)에 비해서 기계적 강도가 약하게 되어, 이 BG 연마흔적 (12)로부터 칩 크랙이나 갈라짐이 발생하게 되는 문제점이 있었다.
또한, BG 연마흔적 (12)의 하층부에는, 파쇄층 및 마이크로 크랙이라고 불리는 결정 결함이 발생할 우려가 있다. 이러한 BG 연마흔적 (12), 파쇄층 및 마이크로 크랙은 상기한 것처럼 칩 크랙이나 갈라짐의 원인이 된다.
게다가, BG 연마흔적 (12)는 다이싱시의 치핑(chipping)(웨이퍼 엣지에 형성되는 이지러짐)의 발생을 촉진하고, 이 치핑을 기점으로 한 칩 크랙이나 갈라짐도 발생한다는 문제점도 있다.
예를 들면 100 ㎛ 두께로 백 그라인드 처리된 웨이퍼 (l)을 8 × 8 mm의 반도체 소자 (10)으로 개편화해, 그대로인 상태로 3점 구부리기 시험(three-pointbending test)으로 항절 강도(抗折强度)를 측정한 경우, 평균 2.8N, 최대값 3.4N 및 최소값 2N의 값을 나타낸다. 이에 대해, 다이 부착 공정에서 반도체 소자 (10)을 다이싱용 테이프 (6)으로부터 푸싱 핀 (11) (13개)로 픽업 할 때, 반도체 소자 (10)에 요구되는 허용 항절 강도(반도체 소자 (10)이 갈라지지 않는 항절 강도 한계)는, 계산 및 실측에 기초해 1.8N인 것을 알게 되었다.
이 값은 상기의 항절 강도의 최소값(2N)에 매우 근접하고 있어, 마진 (margin)이 거의 취해져 있지 않다. 따라서, 다이싱용 테이프 (6)의 점착 강도의 변동에 의해, 조금이라도 점착 강도가 높은 영역이 존재하면, 확실히 반도체 소자 (10)에서 갈라짐이 발생한다.
따라서, 반도체 소자 (10)의 기계적 강도의 결함 부위를 삭제하는 것에 의해, 반도체 소자 (10)의 항절 강도의 최소값을 상승시키는 것이 생각되고 있다. 이 예로서는, 약액 등을 사용한 화학적 에칭 방식이 생각되고 있지만, 이 방식에서는 설비가 고가이며, 게다가 대량의 약액을 사용하기 때문에 제조 비용이 많이 증가하게 되어 현실적이지 않다.
본 발명은 상기의 점을 감안한 것으로, 반도체 장치의 제조 비용을 상승시키지 않고, 박형화된 반도체 소자의 기계적 강도를 향상시킬 수 있는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
도 1은 종래의 일례인 반도체 장치의 제조 방법의 공정도이다.
도 2는 종래의 백 그라인드(back grinding) 공정에서 형성되는 BG연마흔적(硏磨痕跡)을 설명하기 위한 도면이다.
도 3은 종래의 문제점을 설명하기 위한 도면이다.
도 4는 종래의 문제점을 설명하기 위한 도면이다.
도 5는 본 발명의 제 1 실시예인 반도체 장치의 제조 방법의 공정도이다.
도 6은 연마흔적 형성 롤러(roller)를 확대하여 나타내는 사시도이다.
도 7은 연마흔적 형성 롤러를 확대하여 나타내는 평면도이다.
도 8은 연마흔적 형성 롤러에 의해 형성되는 연마흔적을 설명하기 위한 도면이다.
도 9는 제 1 실시예의 효과를 설명하기 위한 도면이다.
도 10은 본 발명의 제 2 실시예인 반도체 장치의 제조 방법의 공정도이다.
도 11은 연마 장치를 확대하여 나타내는 사시도이다.
도 12는 엔드 밀(end-mill) (18)에 의한 연마 방향을 설명하기 위한 도면이다.
도 13은 연마 장치에 의해 형성되는 연마흔적을 설명하기 위한 도면이다.
도 14는 제 2 실시예의 효과를 설명하기 위한 도면이다.
도 15는 본 발명의 제 3 실시예인 반도체 장치의 제조 방법의 공정도이다.
도 16은 제 3 실시예에서의 레이저 조사(照射) 전의 웨이퍼와 레이저 조사 후의 웨이퍼를 나타내는 도면이다.
도 17은 레이저광의 주사(走査)를 설명하기 위한 도면이다.
도 18은 제 3 실시예의 효과를 설명하기 위한 도면이다.
도 19는 레이저 조사 장치의 레이저 주사 기구의 일례(30A)를 나타내는 도면이다.
도 20은 레이저 조사 장치의 레이저 주사 기구의 일례(30B)를 나타내는 도면이다.
도 21은 레이저 조사 장치의 레이저 주사 기구의 일례(30C)를 나타내는 도면이다.
도 22는 본 발명의 제 4 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면이다.
도 23은 제 4 실시예서의 레이저 조사 전의 웨이퍼와 레이저 조사 후의 웨이퍼를 나타내는 도면이다.
도 24는 본 발명의 제 5 실시예인 반도체 장치의 제조 방법의 공정도이다.
도 25는 본 발명의 제 6 실시예인 반도체 장치의 제조 방법에 의해 개편화(個片化)된 반도체 소자를 나타내는 도면이다.
도 26은 본 발명의 제 7 실시예인 반도체 장치의 제조 방법에서의 레이저 조사 공정을 나타내는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
1 : 웨이퍼
2 : 표면 보호 테이프
4 : 연마용 지석(砥石) 헤드(grinding head)
6 : 다이싱용 테이프(dicing tape)
7 : 다이싱 톱(dicing saw)
8 : 콜릿(collet)
9 : 기판
10, 10X, 10Y, 10A, 10B, 10C : 반도체 소자
11 : 푸싱 핀(pushing pin)
12 : BG 연마흔적(back grinding mark)
13 : 테이블
14 : 연마흔적 형성 롤러
17 : 연마 장치
18 : 엔드 밀
20A, 20B : 연마흔적
30A∼30D : 레이저 조사 장치
31 : 레이저 광
31a : 레이저 스팟(laser spot)
31b : 직경이 큰 레이저 광
32 : 파쇄층(破碎層, cracked layer)
33 : 레이저 발생 장치
34 : X 방향용 갈바노 미러(X-direction galvano mirror)
35 : Y 방향용 갈바노 미러(Y-derection galvano mirror)
36 : 집광렌즈
38 : XY 테이블
39 : Y 방향용 테이블
40 : 다이싱 라인(dicing line)
41 : 치핑(chipping)
42 : 면따기부
45 : 레이저 조사부
46 : 레이저 미조사부
상기의 과제를 해결하기 위해 본 발명에서는, 다음에 서술하는 각 수단을 강구한 것을 특징으로 한다.
청구항 1에 기재된 발명은, 반도체 기판의 배면을 백 그라인드하는 백 그라인드 공정과, 그 백 그라인드 공정이 종료한 후에, 상기 반도체 기판을 소정의 다이싱 라인을 따라 다이싱하여 개개의 반도체 소자로 개편화하는 다이싱 공정을 갖는 반도체 장치의 제조 방법에 있어서, 상기 백 그라인드 공정과 상기 다이싱 공정과의 사이에, 상기 다이싱 공정에서 상기 다이싱 라인의 연장 방향과 다른 방향으로 연마흔적을 형성하는 연마흔적 형성 공정을 마련한 것을 특징으로 한다.
상기 발명에 의하면, 백 그라인드 공정에 있어서 다이싱 라인의 연장 방향과 평행한 방향으로 연마흔적이 발생했다고 해도, 그 후에 실시되는 연마흔적 형성 공정에 있어서 반도체 기판에는 다이싱 라인의 연장 방향과 다른 방향으로 연마흔적이 형성되기 때문에, 반도체 소자의 강도를 높일 수 있다.
또한, 청구항 2에 기재된 발명은, 청구항 1에 기재된 반도체 장치의 제조방법에 있어서, 연마흔적 형성 공정에서는, 회전축이 상기 다이싱 라인의 연장 방향과 다른 방향으로 되도록 설치되고 원통 표면이 연마면으로 된 원통 지석을 사용하여, 상기 연마흔적을 형성하는 것을 특징으로 한다.
상기 발명에 의하면, 원통 표면이 연마면으로 된 원통 지석을 사용한 것에 의해, 원통 지석을 반도체 기판 상에서 회전시키는 것에 의해 연마흔적을 형성할 수 있다. 또한, 원통 지석의 회전축을 다이싱 라인의 연장 방향과 다른 방향이 되도록 설치하는 것 만으로, 반도체 기판에 다이싱 라인의 연장 방향과 다른 방향으로 연마흔적을 형성할 수 있다. 따라서, 다이싱 라인의 연장 방향과 다른 방향에 대해, 연마흔적을 용이하게 형성할 수 있다.
또한, 청구항 3에 기재된 발명은, 청구항 2에 기재된 반도체 장치의 제조 방법에 있어서, 상기 연마흔적의 형성 방향이 상기 다이싱 라인에 대해 약 45도의 각도를 갖는 것을 특징으로 한다.
상기 발명에서와 같이, 연마흔적의 형성 방향은 다이싱 라인에 대해 약 45도가 되도록 설정하는 것이 바람직하다.
또한, 청구항 4에 기재된 발명은, 청구항 1에 기재된 반도체 장치의 제조 방법에 있어서, 연마흔적 형성 공정에서는, 복수의 엔드 밀을 갖는 연마 기기를 사용하여 상기 연마흔적을 형성하는 것을 특징으로 한다.
상기 발명에 의하면, 복수의 엔드 밀을 갖는 연마 기기를 사용하는 것에 의해, 반도체 기판 상에는 불규칙한 연마흔적이 형성된다. 따라서, 어느 쪽 방향으로부터 응력(應力)이 인가되어도 소정의 강도를 유지하기 때문에, 제조되는 반도체 소자의 신뢰성을 향상시킬 수 있다.
또한, 청구항 5에 기재된 발명은, 반도체 기판의 배면을 백 그라인드하는 백 그라인드 공정과, 그 백 그라인드 공정이 종료된 후에, 상기 반도체 기판을 소정의 다이싱 라인에 따라 다이싱하여 개개의 반도체 소자로 개편화하는 다이싱 공정을 갖는 반도체 장치의 제조 방법에 있어서, 상기 백 그라인드 공정의 종료 후에, 상기 반도체 기판의 배면에 레이저 광을 조사하여, 상기 백 그라인드 공정에서 발생한 연마흔적을 제거하는 레이저 조사 공정을 마련한 것을 특징으로 한다.
상기 발명에 의하면, 백 그라인드 공정의 종료 후에 실시되는 레이저 조사 공정에 있어서, 백 그라인드 공정에서 반도체 기판의 배면에 발생한 연마흔적은 레이저 광의 조사에 의해 제거되기 때문에, 반도체 소자의 기계적 강도를 향상시킬 수 있다.
또한, 청구항 6에 기재된 발명은, 청구항 5에 기재된 반도체 장치의 제조 방법에 있어서, 상기 레이저 조사 공정에서, 상기 연마흔적과 함께 파쇄층을 제거하는 것을 특징으로 한다.
상기 발명에 의하면, 레이저 조사 공정에서 연마흔적과 함께 파쇄층도 제거하기 때문에, 반도체 소자의 기계적 강도를 보다 향상시킬수 있다.
또한, 청구항 7에 기재된 발명은, 청구항 5 또는 청구항 6에 기재된 반도체 장치의 제조 방법에 있어서, 상기 레이저 조사 공정을 상기 다이싱 공정의 종료 후에 실시하는 것을 특징으로 한다.
상기 발명에 의하면, 레이저 조사 공정을 다이싱 공정의 종료 후에 실시하는 것에 의해, 다이싱 공정에서 발생한 이지러짐이나 결함을 레이저 조사에 의해 제거할 수 있다.
또한, 청구항 8에 기재된 발명은, 청구항 7에 기재된 반도체 장치의 제조 방법에 있어서, 상기 레이저 조사 공정에서, 개편화된 상기 반도체 소자의 외주부에 형성된 치핑을 제거하는 것을 특징으로 한다.
상기 발명에 의하면, 레이저 조사 공정에서 반도체 소자의 외주부에 형성된 치핑이 제거되기 때문에, 소자 외주로부터의 치핑의 발생을 방지할 수 있고, 따라서 반도체 소자의 강도를 높일 수 있다.
또한, 청구항 9에 기재된 발명은, 청구항 5 또는 청구항 6에 기재된 반도체장치의 제조 방법에 있어서, 상기 다이싱 공정의 종료 후에, 개편화된 상기 반도체 소자를 실장 기판에 실장하는 반도체 소자 실장 공정을 갖고, 또한 상기 레이저 조사 공정을, 개편화된 상기 반도체 소자를 다이싱 위치로부터 실장 기판에 반송하는 도중에 실시하는 것을 특징으로 한다.
상기 발명에 의하면, 개편화된 반도체 소자를 다이싱 위치로부터 실장 기판에 반송하는 도중에 반도체 기판의 배면에 레이저 조사가 행해지기 때문에, 상기한 연마흔적의 제거와 함께 다이싱시에 발생한 진애(塵埃)도 레이저 광에 의해 제거되고, 따라서 반도체 소자의 실장 기판에의 실장을 확실하게 행할 수 있다.
또한, 청구항 10에 기재된 발명은, 청구항 5 내지 9의 어느 것인가에 기재된 반도체 장치의 제조 방법에 있어서, 상기 레이저 조사 공정에 있어서, 상기 반도체 소자의 외주에만 레이저 광을 조사하여 상기 백 그라인드 공정에서 발생한 연마흔적 및 다이싱 공정에서 발생한 치핑을 제거할 수 있는 것을 특징으로 한다.
상기 발명에 의하면, 반도체 소자의 외주에만 레이저 광을 조사하여 연마흔적 및 치핑을 제거하는 구성으로 한 것에 의해, 연마흔적 및 치핑에 기인하는 칩 크랙의 발생을 방지할 수 있는 동시에, 레이저 조사 시간의 단축을 도모할 수 있다.
즉, 연마흔적 및 치핑이 발생하고 있는 경우, 이에 기인하여 칩 크랙이나 갈라짐이 발생하는 것은 반도체 소자의 외주이다. 따라서, 반도체 소자의 외주에 연마흔적이 존재하지 않는다면, 모든 연마흔적 등을 제거한 경우에 비해 효과가 떨어지기는 하지만, 칩 크랙이나 갈라짐의 발생을 억제할 수 있다. 또한, 레이저 광의조사 위치가 반도체 소자의 외주에 한정되기 때문에, 레이저 조사 시간의 단축을 도모할 수 있다.
다음으로, 본 발명의 실시예에 대해 도면과 함께 설명한다.
도 1은 본 발명의 제 1 실시예인 반도체 장치의 제조 방법을 나타내는 공정도이다. 또한 본 발명의 특징은 백 그라인드 공정, 다이싱 공정 및 다이 부착 공정 등에 특징이 있고, 다른 제조 공정은 주지의 방법을 사용하고 있다. 때문에, 도면에는 백 그라인드 공정, 다이싱 공정 및 다이 부착 공정을 나타내어 성명하고, 다른 주지의 제조 공정에 대한 설명은 생략하는 것으로 한다.
또한, 이하 설명하는 각 실시예의 설명 및 이에 사용하는 도면에 있어서, 이미 설명한 도 1 내지 도 4에 나타낸 구성과 동일한 구성에 대해서는 동일 부호를 붙여 설명하는 것으로 한다.
도 5a에 나타내는 것처럼, 웨이퍼 프로세스가 종료한 웨이퍼 (1)은 표면 보호 테이프 (2)에 접착된다. 이 때, 웨이퍼 (1)의 회로 형성면이 표면 보호 테이프 (2)에 접착되고, 따라서 웨이퍼 (1)의 회로 형성면은 표면 보호 테이프 (2)에 의해 보호된다.
계속하여, 표면 보호 테이프 (2)가 접착된 웨이퍼 (1)은, 백 그라인드 장치의 웨치퍼 척 테이블 (3)에 장착되고, 도 5b에 나타내는 것처럼, 웨이퍼 (1)의 배면은 회전하는 연마용 지석 헤드 (4)(입도(粒度) #2000의 지석)에 의해 백 그라인드된다(백 그라인드 공정). 이 백 그라인드 공정은 종래와 다른 점은 없다.
상기한 것처럼, 이 백 그라인드 공정이 종료한 시점에, 이 완성면(웨이퍼(1)의 배면)에는 BG 연마흔적 (12)가 발생되어 있다. 이때 발생하는 BG 연마흔적 (12)는, 도 2를 사용하여 설명한 것과 동일하고, 웨이퍼 (1) 상에 풍차 형상으로 형성된다.
본 실시예에서는, 상기한 백 그라인드 공정이 종료된 후, 연마흔적 형성 공정을 실시하는 것을 특징으로 한다.
연마흔적 형성 공정에서는, 다이싱 공정에서 형성된 BG 연마흔적 (12)를 제거하고, 다이싱 라인의 연장 방향(도면 중, 화살표 X, Y로 표시하는 방향)과 다른 방향으로 연마흔적 (20A)를 형성한다. 본 실시예에서는, 연마흔적 형성 롤러 (14)를 사용하여 연마흔적 (20A)를 형성하는 구성으로 하고 있다.
연마흔적 형성 롤러 (14)는 원통 형상을 갖고 있고, 도 6 및 도 7에서 확대해서 나타내는 것처럼, 모터 (15)에 의해 회전하는 구성으로 되어 있다. 이 연마흔적 형성 롤러 (14)는, 예를 들면 직경이 200mm의 원통 형상을 갖고 있고, 상기 모터 (15)에 의해 5000rpm으로 회전하는 구성으로 되어 있다. 또한, 연마흔적 형성 롤러 (14)의 표면은 지석(다이아몬드 지석)으로 되어 있고, 그 입도는 #4000, 연마량은 1㎛ 미만으로 되어 있다.
더욱이, 연마흔적 형성 롤러 (14)의 회전축 (21)은 고정되어 있고, 웨이퍼 (1)이 장착되는 테이블 (13)이 도면 중 화살표 X 방향, Y 방향으로 이동하는 구성으로 되어 있다. 그래서, 연마흔적 형성 롤러 (14)의 하부를 테이블 (13)이 통과할 때, 테이블 (13)에 장착된 웨이퍼 (1)이 연마흔적 형성 롤러 (14)와 접촉하는 것에 의해, 웨이퍼 (1)에 대한 연마가 행해진다.
본 실시예에서는, 연마흔적 형성 롤러 (14)에 의해 웨이퍼 (1) 상에 형성되는 연마흔적 (20A)의 형성 방향이, 다이싱 라인(도면 중, 화살표 X, Y 방향)에 대해서 약 45도의 각도를 갖도록 구성되어 있다. 도 8은 연마흔적 형성 롤러 (14)에 의해 웨이퍼 (1) 상에 형성된 연마흔적 (20A)를 나타내고 있다. 동 도면에 나타내는 것처럼, 연마흔적 (20A)는 다이싱 라인(화살표 X, Y 방향)에 대해서 약 45도의 각도를 갖고 형성되어 있다.
더욱이, 이 각도는 테이블 (13)의 진행 방향을 제어하는 것에 의해 용이하게 설정될 수 있고, 또한 이 각도를 45도 이외의 각도로 변경하는 것도 용이하게 행해질 수 있다.
상기한 연마흔적 형성 공정이 종료하면, 도 5d에 나타내는 것처럼, 표면 보호 테이프 (2)가 웨이퍼 (1)로부터 벗겨지는 것과 동시에, 웨이퍼 (1)의 배면이 다이싱용 테이프 (6)에 고정된다. 이 다이싱용 테이프 (6)은, 틀 형상의 프레임 (5)에 설치되어 있고, 그 표면에는 웨이퍼 (1)을 접착하기 위한 접착제(예를 들면, 자외선 경화형 접착제)가 도포되어 있다.
웨이퍼 (1)을 다이싱용 테이프 (6)에 접착하면, 프레임 (5)와 함께 웨이퍼 (1)은 다이싱 장치에 반송되고, 다이싱 처리가 실시된다(다이싱 공정). 이 다이싱 처리는, 웨이퍼 (1)에 미리 설정되어 있는 다이싱 라인을 다이싱 톱 (7)에 의해 다이싱한다.
이에 의해, 웨이퍼 (1)은 복수의 반도체 소자 (10A)로 개편화된다. 그러나, 개편화되어도 각 반도체 소자 (10A)는 다이싱용 테이프 (6)에 접착된 상태를 유지하기 때문에, 다이싱용 테이프 (6)으로부터 탈락하는 일은 없다. 또한, 상기한 것처럼 다이싱 라인의 연장 방향은 각 도면의 화살표 X, Y로 나타내는 방향이기 때문에, 개편화된 반도체 소자 (10A)의 외주의 각 변도 화살표 X, Y로 나타내는 방향을 따른 상태로 되어 있다.
다이싱 공정이 종료하면, 개편화된 복수의 반도체 소자 (10A)는, 프레임 (5)와 함께 다이 마운트 장치에 반송된다. 다이 마운트 장치에서는, 먼저 자외선의 조사가 행해지고, 반도체 소자 (10A)를 접착하고 있는 접착제(자외선 경화형)의 접착력을 저하시킨다.
계속하여, 푸싱 핀 (11)에 의해 반도체 소자 (10A)를 밀어 올리는 것에 의해, 반도체 소자 (10A)를 다이싱용 테이프 (6)으로부터 이간시킨다. 이 때, 도 3을 사용하여 설명한 것처럼, 밀어 올릴 때에는 반도체 소자 (10A)에 힘 F1이 작용한다. 따라서, 이 힘 F1은 도 9에 나타내는 것처럼 반도체 소자 (10A)를 구부리게 하는 힘 F2로서 작용한다.
그러나 본 실시예에서는, 연마흔적 (20A)의 형성 방향이 스크라이브 라인 (scribe line)(이것은 화살표 X, Y 방향, 반도체 소자 (10A)의 외주변의 연장 방향과 같음)과 다른 방향으로, 상세하게는 스크라이브 라인에 대해 45도의 각도를 가지고 있기 때문에, 상기한 BG 연마흔적 (12)가 스크라이브 라인과 평행하게 형성된 반도체 소자 (10X, 10Y)(도 4 참조)에 비해 구부리는 응력에 강하게 되고, 칩 크랙이나 갈라짐의 발생을 방지할 수 있다.
예를 들면, 반도체 소자의 두께 400㎛에서 스크라이브 라인(반도체 소자의위주변)에 대해 0도의 각도를 가지는 것은 약 11N, 45도의 각도를 가지는 것의 강도는 약 30N이 된다. 반도체 소자의 두께 100㎛에서는 0도의 각도를 가지는 것은 약 0.8N, 45도의 각도를 가지는 것의 강도는 약 1.7N이 된다.
상기와 같이 해서 다이싱용 테이프 (6)으로부터 이탈한 반도체 소자 (10)은, 도 5f에 나타내는 것처럼, 콜릿 (8)에 의해 흡인되어 실장 기판 (9)까지 반송된다. 그리고, 반도체 소자 (10)은 실장 기판 (9) 상에 다이 부착되고, 이에 의해 실장 기판 (9)에 실장된다.
상기와 같은 본 실시예에서는, 연마흔적 형성 롤러 (14)를 웨이퍼 (1) 상에서 회전시키는 것에 의해, BG 연마흔적 (12)를 제거하는 동시에 연마흔적 (20A)를 형성할 수 있다. 또한, 연마흔적 형성 롤러 (14)의 회전축 (21)을 다이싱 라인의 연장 방향과 다른 방향이 되도록 설치하는 것 만으로, 웨이퍼 (1)에 다이싱 라인의 연장 방향과 다른 방향으로 연마흔적 (20A)를 형성할 수 있다. 따라서, 다이싱 라인의 연장 방향과 다른 방향에 대해, 연마흔적 (20A)를 용이하게 형성할 수 있다.
또한, 백 그라인드 공정에 있어서 다이싱 라인의 연장 방향과 평행한 방향으로 BG 연마흔적 (12)가 발생했다고 해도, 그 후에 실시되는 연마흔적 형성 공정에서 웨이퍼 (1)에는 다이싱 라인의 연장 방향과 다른 방향으로 연마흔적 (20A)가 형성되기 때문에, 상기한 것과 같이 반도체 소자 (10A)의 강도를 높일 수 있다.
다음으로, 본 발명의 제 2 실시예인 반도체 장치의 제조 방법에 대해 설명한다.
본 실시예에 관한 반도체 장치의 제조 방법은, 도 5 내지 도 9를 사용하여설명한 제 1 실시예에 관한 제조 방법에 대해, 연마흔적 형성 공정이 다를 뿐 다른 공정은 동일하다. 이 때문에, 본 실시예의 설명에 있어서는, 연마흔적 형성 공정에 대해서만 설명하고, 다른 공정의 설명에 대해서는 생략하는 것으로 한다.
본 실시예에 있어서도, 연마흔적 형성 공정에 있어서 다이싱 공정에서 형성된 BG 연마흔적 (12)를 제거하고, 다이싱 라인의 연장 방향(도면 중, 화살표 X, Y로 나타내는 방향)과 다른 방향으로 연마흔적 (20B)를 형성한다. 본 실시예에서는, 연마 장치 (17)을 사용하여 연마흔적 (20B)를 형성하는 구성으로 하고 있다.
연마 장치 (17)은, 모터 (19)에 의해 회전 구동되는 복수(본 실시예에서는 6개)의 엔드 밀 (18)을 갖고 있다. 이 엔드 밀 (18)의 직경은 5mm이고, 모터 (19)에 직접 연결되어 있다. 이 엔드 밀 (18)이 회전한 상태에서 웨이퍼 (1) 상을 주행하는 것에 의해, 백 그라인드 공정에서 발생한 BG 연마흔적 (12)가 제거되는 동시에, 새로운 연마흔적 (20B)가 형성되고 있다.
이 때, 웨이퍼 (1)은 진공에 의해 테이블 (13) 상에 고정되고, 연마기가 웨이퍼 상을 움직이며 연마한다. 또한, 본 실시예에서는, 테이블 (13)에 고정된 웨이퍼 (1)에 대해 이동하는 구성으로 되어 있다. 구체적으로는, 도 12에 나타내는 것처럼, 연마 장치 (17)은 도면 중 화살표 X 방향으로 이동하여 엔드 밀 (18)에 의해 웨이퍼 (1)의 연마 처리를 행한다.
따라서, 웨이퍼 (1) 상을 통과하면 도면 중 화살표 Y 방향으로 3mm 이동하고, 계속하여 X 방향으로 이동하여 웨이퍼 (1)의 연마를 행한다. 이하, 이 수순을 반복하는 것에 의해, 웨이퍼 (1)의 배면 전면에 걸쳐 엔드 밀 (18)에 의한 연삭(硏削) 처리를 행한다. 도 13은, 이와 같이 하여 형성된 연마흔적 (20B)를 나타내고 있다. 동 도면에서 나타내는 것처럼, 본 실시예에서는 복수의 엔드 밀 (18)이 회전하면서 웨이퍼 (1) 상을 이동하여 연마 처리를 행하기 때문에, 웨이퍼 (1)에는 방향성이 없는 연마흔적 (20B)가 형성된다.
따라서, 이 연마흔적 (20B)가 형성된 웨이퍼 (1)을 다이싱 공정에서 개편화하여 반도체 소자 (10B)을 형성한 경우에도, 도 14에 나타내는 것처럼 연마흔적 (20B)는 반도체 소자 (10B)에 남아 있기 때문에, 상기한 BG 연마흔적 (12)가 스크라이브 라인과 평행하게 형성된 반도체 소자 (10X, 10Y)(도 4 참조)에 비해 구부리는 응력에 강하게 되고, 칩 크랙이나 갈라짐의 발생을 방지할 수 있다. 또한, 본 실시예에 의하면 연마흔적 (20B)는 불규칙한 형상으로 규칙성이 없기 때문에, 어느 쪽 방향으로부터 응력 F2가 인가되어도 소정의 강도를 유지하기 때문에, 제조되는 반도체 소자 (10B)의 신뢰성을 향상시킬 수 있다.
다음으로, 본 발명의 제 3 실시예인 반도체 장치의 제조 방법에 대해 설명한다.
본 실시예에 관한 반도체 장치의 제조 방법은, 도 5 내지 도 9를 사용하여 설명한 제 1 실시예에 관한 제조 방법에 대해, 연마흔적 형성 공정을 대신하여 레이저 조사 공정을 실시하는 것을 특징으로 한다. 그러나, 레이저 조사 공정 이외의 다른 공정은 동일하기 때문에, 본 실시예의 설명에 있어서는 레이저 조사 공정에 대한 것만을 설명하고, 다른 공정의 설명에 대해서는 생략하기로 한다.
본 실시예에서는, 백 그라인드 공정이 종료된 후에 레이저 조사 공정을 실시한다. 이 레이저 조사 공정에서는, 레이저 조사 장치 (30A)를 사용하여, BG 연마흔적 (12)가 형성된 웨이퍼 (1)에 대해 레이저 광 (31)의 조사를 행한다. 레이저 조사 장치 (30A)는 레이저 광 (31)을 주사시키는 기구(주사 기구)를 갖고 있고, 이것에 의해 레이저 광 (31)은 웨이퍼 (1)의 배면 전면에 조사 가능한 구성으로 되어 있다.
도 19는 주사 기구를 포함하는 레이저 조사 장치 (30A)의 구체적인 구성을 나타내고 있다. 레이저 발생 장치 (33)은 레이저 광 (31)을 생성하는 장치이다. 본 실시예에서는, 레이저 발생 장치 (33)이 생성하는 레이저 파장은 200nm∼700nm를 사용하고 있다.
반도체 재료(예를 들면, 웨이퍼 (1))의 레이저 침투 깊이의 파장 의존성은 크고, 파장이 길수록, 레이저의 침투 깊이가 깊게 되는 특성을 갖는다. 이에 의해 웨이퍼 (1)의 두께에 따라서는, 배면에로의 레이저 조사가 표면에 형성되어 있는 회로층에 영향을 주는 것도 충분히 생각되어 진다. 이것으로부터, 웨이퍼 두께에 따라 사용하는 파장을 적당히 선택할 필요가 있다. 예를 들면, 웨이퍼 (1)의 두께가 50㎛ 미만의 경우는 파장 200nm∼450nm의 레이저 광 (31)을 사용하고, 웨이퍼 (1)의 두께가 50㎛ 이상의 경우에는 파장 200nm∼700nm의 레이저 광 (31)을 사용할 수 있다.
한편, 레이저 발생 장치 (33)이 생성하는 레이저 광 (31)을 레이저 펄스 폭으로부터 고찰하면, 본 실시예에서 사용할 수 있는 레이저 펄스 폭은 100fs∼200㎲이다.
조사된 레이저 광 (31)은 웨이퍼 (1) 내부(실리콘 내부)에서 흡수되어 열로 변환되지만, 이 때의 열확산 거리는(k:열확산율[?/s], t:펄스 폭[s])로 나타난다. 즉, 펄스 폭이 길수록, 열이 실리콘 내를 전도하고 용융하는 시간이 충분히 있기 때문에, 결과적으로 열적 가공이 일어나기 쉽다.
한편 펄스 폭이 충분히 짧은 경우는, 열확산이 거의 없고, 조사 에너지는 격자계(lattice system)로 옮겨지고, 분자 결합이 파괴되고 비열적 가공(ablation)이 일어난다. 100ps∼200㎲의 펄스 폭에서는, 열적 가공의 거동을 취하게 되므로, 비교적 열 영향을 받기 어려운 반도체 소자에 사용된다. 이 경우, 조사 영역 외에도 열을 전도하기 때문에, 레이저 광 (31)를 주사하여 배면 처리하는 경우에 주사 핏치(pitch)를 비교적 크게 잡을 수 있어, 단시간에 처리할 수 있다. 또한, 100fs~100ps의 펄스 폭으로 한 경우에는, 비열적 가공의 거동으로 되어, 가열을 할 수 있는 한 피하고 싶은 반도체 소자에의 배면 처리에 사용한다.
계속하여, 레이저 조사 장치 (30A)의 주사 기구에 대해서 설명한다.
본 실시예에서는, 도 17에 나타내는 것처럼, 레이저 스팟 (31a)의 스팟 직경 d를 1O∼1OO㎛로 하고, 웨이퍼 (1) 또는 반도체 소자 (1O)의 배면을 주사시킨다. 본 실시예에서는, 이 레이저 스팟 (31a) (레이저 광 (31))를 주사시키는 것에, X 방향용 갈바노 미러 (34)와 Y 방향용 갈바노 미러 (35)의 두개의 갈바노 미러를 사용하고 있다. 각 갈바노 미러 (34, 35)에서 반사된 레이저 광 (31)은 집광 렌즈 (36)을 개재시켜 웨이퍼 (1)에 조사된다.
상기의 X 방향용 갈바노 미러 (34)는 레이저 발생 장치 (33)으로부터 출사(出射)된 레이저 광 (31)의 진행 방향을 X 방향으로 변화시킨다. 또한, Y 방향용 갈바노 미러 (35)는 레이저 발생 장치 (33)으로부터 출사된 레이저 광 (31)의 진행 방향을 Y 방향으로 변화시킨다. 각 갈바노 미러 (34, 35)는 독립해 회전하는 구성으로 되어 있고, 따라서 각 갈바노 미러 (34, 35)의 회전이 조합되는 것에 의해, 레이저 광 (31)은 웨이퍼 (1) 상을 X 방향 및 Y 방향으로 주사한다.
이 구성에 의하면, 광학적으로 레이저 광 (31)의 조사 위치를 주사 시키기 때문에, 고속 주사가 가능하다. 그러나, 조사 범위가 좁기 때문에, 비교적 작은 직경의 웨이퍼 (1)에 대해 적용된다.
또한, 도 17에 나타내는 것처럼, 레이저 광 (31)의 주사 핏치는 레이저 스팟 (31a)의 직경의 30∼80%로 하고, 반드시 레이저 스팟 (31a)의 일부가 서로 겹치도록 한다. 또한, 레이저 광 (31)의 펄스 폭이 100ps∼200㎲인 경우에서는, 인접하는 레이저 스팟 (31a)가 겹쳐 있는 영역이 스팟 (3la)의 직경의 50∼80%이더라도, 열적 가공 때문에 비교적 평탄도가 높은 마무리를 할 수 있다. 한편, 10Ofs∼10Ops의 짧은 펄스의 경우는, 비열적 가공으로 조사 영역 내만으로 가공이 한정되기 때문에, 30∼60%의 짧은 핏치로 주사하는 것이 바람직하다.
주사 기구는, 상기한 갈바노 미러 (34, 35)를 사용하는 구성에 한정되는 것은 아니다. 예를 들면, 도 20에 나타내는 레이저 조사 장치 (30B)는, 주사 기구로서 XY 테이블 (38)을 사용한 것이다. 이 구성에서는, 레이저 발생 장치 (33)을 고정하고, 이 레이저 발생 장치 (33)으로부터 발사된 레이저 광 (31)을, XY 테이블 (38) 상의 웨이퍼 (1)에 미러 (37)을 개재시켜 조사한다. XY 테이블 (38)은 웨이퍼 (1)을 X 방향 및 Y 방향으로 이동할 수 있기 때문에, 상대적으로 레이저 광 (31)을 웨이퍼 (1) 상에 주사시킬 수 있다. 이 구성은, 비교적 광범위한 조사가 가능하기 때문에, 대면적을 갖는 웨이퍼 (1)에 적용해 효과가 크다.
또한, 도 21에 나타내는 레이저 조사 장치 (30C)는, 도 19에 나타낸 레이저 조사 장치 (30A)와 도 20에 나타낸 레이저 조사 장치 (30B)를 조합시킨 구성이다. 즉, 레이저 발생 장치 (33)으로부터 발사한 레이저 광 (31)을 X 방향으로 변화시키는데 X 방향용 갈바노 미러 (34)를 사용하고, 또한 상대적으로 레이저 광 (31)을 웨이퍼 (1) 상에서 Y 방향으로 주사시키는데에는 Y 방향용 테이블 (39)를 사용한 것이다. 이 구성에 의하면, 광범위를 비교적 고속으로 주사시킬 수 있다.
다음으로, 도 16을 참조하여, 레이저 조사 공정의 실시 전과 실시 후의 웨이퍼 (1)의 배면 상태에 대해 설명한다. 도 16a는, 레이저 조사 공정을 실시하기 전의 웨이퍼 (1)의 배면을 확대해서 나타내는 도면이고, 도 16b는 레이저 조사 공정을 실시한 후의 웨이퍼 (1)의 배면을 확대해서 나타낸 도면이다.
상기한 것처럼 백 그라인드 공정의 종료 후에는, 도 16a에 나타내는 것처럼, 웨이퍼 (1)의 배면에는 BG 연마흔적 (12)가 형성되어 있고, 더욱이 이보다 깊은 위치에는 파쇄층 (32)가 형성되어 있다. 또한, BG 연마흔적 (12) 및 파쇄층(32) 외에도, 치핑이 발생하고 있는 경우도 있다. 이 BG 연마흔적 (12), 파쇄층 (32) 및 치핑은 구부리는 힘 등의 외력이 인가된 때에는 칩 크랙이나 갈라짐의 윈인이 된다.
그러나, 레이저 조사 공정에 있어서 레이저 광 (31)을 조사하는 것에 의해,도 16b에 나타내는 것처럼, BG 연마흔적 (12), 파쇄층 (32) 및 치핑은 제거된다. 따라서, 레이저 조사 공정 종료 후에 있어서의 웨이퍼 (1)의 배면은, BG 연마흔적 (12), 파쇄층 (32) 및 치핑이 존재하지 않는 대략적으로 평활한 면으로 된다. 이 때문에, 반도체 소자 (10)의 기계적 강도를 향상시킬 수 있고, 푸싱 핀 (11)에 의해 밀어 올릴 때 등의 외력 인가시에 있어서도 칩 크랙이나 갈라짐이 발생하는 것을 확실하게 방지할 수 있다.
본 실시예에 의한, 반도체 소자 (10)의 항절 강도 실측치의 변화를 도 18에 나타낸다. 반도체 소자 (10)은 8 ×8mm, 두께 100㎛의 BG 연마흔적 (12)가 형성된 상태이다. 레이저 발생 장치 (33)은 파장 532nm에서 펄스 폭 200㎛의 것을 사용했다. 반도체 소자 (10)의 배면 처리 방법은, 상기한 레이저 조사 장치 (30A)를 사용하고, 레이저 스팟 (31a)의 스팟 직경 100㎛의 갈바노 주사 방법(핏치 50㎛)를 사용했다.
상기한 것처럼, BG 연마흔적 (12)를 제거하지 않는 종래의 반도체 소자 (10X, 10Y)의 경우 칩 픽업(chip pickup)시의 허용 항절 강도가 1.8N인 것에 대해, 실측 항절 강도는 평균 2.8N, 최소값 2N으로 매우 마진이 없는 상태에 있다. 그러나, 본 실시예에 의해 레이저 광 (31)을 웨이퍼 (1)의 배면에 조사한 것이면, 그 실측 항절 강도는 평균 5N, 최대값 5.6N, 최소값 4.3N이라고 하는 결과가 얻어졌다.
이에 의해, 다이 부착 공정에 있어서 푸싱 핀 (11)을 사용하여 반도체 소자 (10)을 다이싱용 테이프 (6)으로부터 픽업하는 것에 충분한 기계적 강도 마진을 확보할 수 있는 것이 확인되었다. 또한, 레이저 광 (31)을 조사하지 않는 반도체 소자 (10)(웨이퍼 (1))에서는, 100㎛ 두께 이하에서는 확실히 픽업 불가능으로 되었었지만, 레이저 광 (31)의 조사를 행하면 80㎛ 두께이어도 픽업이 가능하게 되었다.
다음으로, 본 발명의 제 4 실시예인 반도체 장치의 제조 방법에 대해 설명한다.
본 실시예에 관한 반도체 장치의 제조 방법의 설명에 있어서, 도 15 내지 도 18을 사용하여 설명한 제 3 실시예에 관한 제조 방법과 동일 구성 및 동일 공정에 대해서는, 그 설명을 생략하는 것으로 한다.
본 실시예에서는, 다이싱 공정의 종료 후에 레이저 조사 공정을 실시하는 것을 특징으로 한다. 즉, 도 22에 나타내는 것처럼, 웨이퍼 (1)을 다이싱 라인 (40)을 따라 풀 컷 다이싱(full cut dicing) 한 후, 웨이퍼 단위로 레이저 광 (31)을 웨이퍼 (1)의 배면에 조사한다.
도 23a는, 레이저 조사 공정을 실시하기 전의 웨이퍼 (1)의 배면을 확대하여 나타내는 도면이고, 도 23b는 레이저 조사 공정을 실시한 후의 웨이퍼 (1)의 배면을 확대하여 나타내는 도면이다.
상기한 것처럼 본실시예에서는, 백 그라인드 공정 및 다이싱 공정이 종료된 후에 레이저 조사 공정을 실시하기 때문에, 레이저 조사 공정을 실시하기 전의 웨이퍼 (1)에는, 도 23a에 나타내는 것처럼 BG 연마흔적 (12), 파쇄층 (32)가 형성되는 동시에, 다이싱 위치에는 치핑 (41)이 형성되어 있다. 이 BG 연마흔적 (12),파쇄층 (32) 및 치핑 (41)은, 반도체 소자 (10)에 구부리는 힘 등의 외력이 인가된 때에 칩 크랙이나 갈라짐의 원인이 된다.
그러나, 레이저 조사 공정에 있어서 레이저 광 (31)을 조사하는 것에 의해, 도 23b에 나타내는 것처럼, BG 연마흔적 (12) 및 파쇄층 (32)는 제거된다. 더욱이, 원래 강도가 약한 치핑 (41)에 있어서는, 치핑 (41)이 제거된 후, 반도체 소자 (10)의 외주부가 가공되어 면따기부(rounded portion) (42) (단면으로 보는 경우에 만곡 형상을 갖는다)가 형성된다.
따라서, 레이저 조사 공정 종료 후에 있어서 반도체 소자 (10)의 배면은, BG 연마흔적 (12)나 파쇄층 (32)가 존재하지 않는 대략적으로 평활한 면으로 된다. 더욱이, 외주부분에는 면따기부 (42)가 형성된 구성으로 된다. 이 때문에, 반도체 소자 (10)의 기계적 강도를 향상시킬 수 있고, 푸싱 핀 (11)에 의해 밀어 올릴 때 등의 외력 인가시에 있어서도 칩 크랙이나 갈라짐이 발생하는 것을 확실히 방지할 수 있다.
다음으로, 본 발명의 제 5 실시예인 반도체 장치의 제조 방법에 대해 설명한다.
본 실시예에 의한 반도체 장치의 제조 방법의 설명에 있어서, 도 15 내지 도 18을 사용하여 설명한 제 3 실시예에 관한 제조 방법과 동일 구성 및 동일 공정에 대해서는, 그 설명을 생략하는 것으로 한다.
본 실시예에서는, 레이저 조사 공정을, 개편화된 반도체 소자 (10)을 다이싱위치로부터 실장 기판 (9)에 반송하는 도중에 있어서 실시하는 것을 특징으로 하고있다. 즉 본 실시예에서는, 다이 부착 공정의 도중에 조사 공정을 끼어 넣는 구성으로 되어 있다.
상기한 것처럼, 다이 부착 공정에서는 다이싱 공정에 의해 개편화된 반도체 소자 (10)이 푸싱 핀 (11)에 의해 밀어 올려지는 것에 의해 다이싱용 테이프 (6)으로부터 이간되고, 도 24a에 나타내는 것처럼 콜릿 (8)에 픽업된다. 상기한 각 실시예에서는, 콜릿 (8)은 도 24c와 같이 바로 반도체 소자 (10)을 실장 기판 (9)에 반송하는 구성으로 되어 있었으나, 본 실시예에서는 반도체 소자 (10)을 실장 기판 (9)에 반송하는 도중 위치에 레이저 조사 장치 (30A)를 설치하고 있다. 따라서, 이 실장 기판 (9)에의 반송 도중에 있어서, 도 24b에 나타내는 것처럼 반도체 소자 (10)의 배면에 레이저 광 (31)의 조사가 행해진다.
이처럼, 본 실시예에 있어서는, 제 4 실시예에서는 다이싱 공정이 행해진 웨이퍼 (1)에 대해 웨이퍼 단위로 레이저 광 (31)의 조사가 행해졌으나, 본 실시예에서는 다이싱 공정의 종료 후에 개편화된 반도체 소자 단위로 레이저 광 (31)의 조사가 행해지는 구성으로 되어 있다.
본 실시예도, 상기한 제 4 실시예와 같이 다이싱 공정의 종료 후에 레이저 광 (31)의 조사를 행하기 때문에, BG 연마흔적 (12), 파쇄층 (32)와 함께 치핑 (41)이 제거되고, 더욱이 반도체 소자 (10)의 외주부분에 면따기부 (42)가 형성된다. 따라서, 레이저 조사 공정 종료 후에 있어서의 반도체 소자 (10)의 배면은, BG 연마흔적 (12)나 파쇄층 (32)가 존재하지 않는 대략적으로 평활한 면으로 되는 동시에 외주부분에는 면따기부 (42)가 형성된다.
이 때문에, 반도체 소자 (10)의 기계적 강도를 향상 시킬 수 있고, 푸싱 핀 (11)에 의해 밀어 올리는 때 등의 외력 인가시에 있어서도 칩 크랙이나 갈라짐이 발생하는 것을 확실히 방지할 수 있다. 더욱이, 다이싱시에 발생하여, 반도체 소자 (10)의 배면에 부착된 진애도 레이저 광 (31)에 의해 제거되기 때문에, 반도체 소자 (10)의 실장 기판 (9)에로의 실장을 확실히 행할 수 있다.
다음으로, 본 발명의 제 6 실시예인 반도체 장치의 제조 방법에 대해 설명한다.
본 실시예에 관한 반도체 장치의 제조 방법의 설명에 있어서, 도 15 내지 도 18을 사용하여 설명한 제 3 실시예에 관한 제조 방법과 동일 구성 및 동일 공정에 대해서는, 그 설명을 생략하는 것으로 한다.
BG 연마흔적 (12), 파쇄층 (32)를 제거하기 위한 레이저 조사 범위는, 전면 조사 및 일부 조사로 나눌 수 있다. 전면 조사에서는 웨이퍼 (1) 혹은 반도체 소자 (10)의 배면 상의 모든 결함을 전부 제거할 수 있으나, 주사형의 조사 방법의 경우, 처리 시간이 길어지게 된다.
본 실시예에서는, 도 25에 나타내는 것처럼, 반도체 소자 (10C)의 외주에만 레이저 광(31)을 조사하여 연마흔적을 제거하는 구성으로 된 것을 특징으로 한다. 구체적으로는, 반도체 소자 (10C)에 레이저 광 (31)을 조사한 레이저 조사부 (45)와, 레이저 광 (31)을 조사하지 않는 레이저 미조사부 (46)을 형성했다. 따라서, 레이저 미조사부 (46)에는 여전히 BG 연마흔적 (12) 등이 존재하고 있다.
본 실시예와 같이, 반도체 소자 (10C)의 외주부분에만 레이저 조사부 (45)를형성한 구성에서도, 연마흔적 (12) 등에 기인하는 칩 크랙의 발생을 방지할 수 있다. 즉, 연마흔적 (12)가 발생하여 있는 경우, 이에 기인하여 칩 크랙이나 갈라짐이 발생하는 것은 반도체 소자 (10C)의 외주이다. 따라서, 반도체 소자 (10C)의 외주에 연마흔적 (12)가 존재하지 않는다면, 모든 연마흔적 (12)를 제거한 경우에 비해 효과가 떨어지겠지만, 칩 크랙이나 갈라짐의 발생을 억제할 수 있다.
또한, 반도체 소자 (10C)의 외주부분에만 레이저 조사부 (45)를 형성하는 경우, 반도체 소자 (10C)의 전체에 레이저 광 (31)의 조사를 행하는 경우에 비해 조사 면적이 작아지게 되기 때문에, 레이저 조사 시간의 단축을 도모할 수 있다.
다음으로, 본 발명의 제 7실시예인 반도체 장치의 제조 방법에 대해 설명한다.
본 실시예에 관한 반도체 장치의 제조 방법의 설명에 있어서, 도 15 내지 도 18을 사용하여 설명한 제 3 실시예에 관한 제조 방법과 동일 구성 및 도일 공정에 대해서는, 그 설명을 생략하는 것으로 한다.
본 실시예는, 웨이퍼 (1) 혹은 반도체 소자 (10)에 대해 한 층 큰 직경을 가지는 레이저 광 (31B)를 조사할 수 있는 레이저 조사 장치 (30D)를 사용한 것을 특징으로 한다. 이 구성에서는, 레이저 광을 주사할 필요가 없기 때문에, 처리 시간의 단축을 도모할 수 있다. 또한, 일괄적으로 웨이퍼 (1) 혹은 반도체 소자 (10)의 배면 전면이 처리되기 때문에, 균일한 완성면을 얻는 것이 가능하다.
상술한 것과 같은 본 발명에 의하면, 다음에 서술하는 여러 가지의 효과를실현할 수 있다.
청구항 1 및 청구항 3에 기재된 발명에 의하면, 백 그라인드 공정에 있어서 다이싱 라인의 연장 방향과 평행한 방향에 연마흔적이 발생하게 되어도, 그 후에 실시되는 연마흔적 형성 공정에 있어서 반도체 기판에는 다이싱 라인의 연장 방향과 다른 방향으로 연마흔적이 형성되기 때문에, 반도체 소자의 강도를 높일 수 있다.
또한, 청구항 2에 기재된 발명에 의하면, 다이싱 라인의 연장 방향과 다른 방향에 대해, 연마흔적을 용이하게 형성할 수 있다.
또한, 청구항 4에 기재된 발명에 의하면, 반도체 기판 상에는 불규칙한 연마흔적이 형성되기 때문에, 어느 쪽의 방향으로부터 응력이 인가되어도 소정의 강도를 유지하고, 따라서 제조되는 반도체 소자의 신뢰성을 향상시킬 수 있다.
또한, 청구항 5에 기재된 발명에 의하면, 백 그라인드 공정에서 반도체 기판의 배면에 발생한 연마흔적은 레이저 광의 조사에 의해 제거되기 때문에, 반도체 소자의 기계적 강도를 향상시킬 수 있다.
또한, 청구항 6에 기재된 발명에 의하면, 레이저 조사 공정에서 연마흔적과 함께 파쇄층도 제거하기 때문에, 반도체 소자의 기계적 강도를 보다 향상시킬 수 있다.
또한, 청구항 7에 기재된 발명에 의하면, 레이저 조사 공정을 다이싱 공정의 종료 후에 실시하는 것에 의해, 다이싱 공정에서 발생한 이지러짐이나 결함을 레이저 조사에 의해 제거할 수 있다.
또한, 청구항 8에 기재된 발명에 의하면, 레이저 조사 공정에서 반도체 소자의 외주부에 형성된 치핑이 제거되기 때문에, 소자 외주로부터의 칩 크랙의 발생을 방지할 수 있고, 따라서 반도체 소자의 강도를 높일 수 있다.
또한, 청구항 9에 기재된 발명에 의하면, 개편화된 반도체 소자를 다이싱 위치로부터 실장 기판에 반송하는 도중에 있어서 반도체 기판의 배면에 레이저 조사가 행해지기 때문에, 상기한 연마흔적의 제거와 함께 다이싱시에 발생한 진애도 레이저 광에 의해 제거되고, 따라서 반도체 소자의 실장 기판에로의 실장을 확실히 행할 수 있다.
또한, 청구항 10에 기재된 발명에 의하면, 연마흔적 및 치핑에 기인하는 칩 크랙의 발생을 방지할 수 있는 동시에, 레이저 조사 시간의 단축을 도모할 수 있다.

Claims (10)

  1. 반도체 기판의 배면을 백 그라인드하는 백 그라인드 공정과,
    그 백 그라인드 공정이 종료된 후에, 상기 반도체 기판을 소정의 다이싱 라인을 따라 다이싱하여 개개의 반도체 소자로 개편화하는 다이싱 공정을 갖는 반도체 장치의 제조 방법에 있어서,
    상기 백 그라인드 공정과 상기 다이싱 공정과의 사이에,
    상기 다이싱 공정에서 상기 다이싱 라인의 연장 방향과 다른 방향으로 연마흔적을 형성하는 연마흔적 형성 공정을 마련한 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    연마흔적 형성 공정에서는,
    회전축이 상기 다이싱 라인의 연장 방향과 다른 방향으로 되도록 설치되는 동시에 원통 표면이 연마면으로 된 원통 지석(砥石)을 사용하여, 상기 연마흔적을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 2 항에 있어서,
    상기 연마흔적의 형성 방향이, 상기 다이싱 라인에 대해 약 45도의 각도를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 1 항에 있어서,
    연마흔적 형성 공정에서는,
    복수의 엔드 밀을 갖는 연마 기기를 사용하여 상기 연마흔적을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 반도체 기판의 배면을 백 그라인드하는 백 그라인드 공정과,
    그 백 그라인드 공정이 종료한 후에, 상기 반도체 기판을 소정의 다이싱 라인을 따라 다이싱하여 개개의 반도체 소자로 개편화하는 다이싱 공정을 갖는 반도체 장치의 제조 방법에 있어서,
    상기 백 그라인드 공정의 종료 후에, 상기 반도체 기판의 배면에 레이저 광을 조사하여, 상기 백 그라인드 공정에서 발생한 연마흔적을 제거하는 레이저 조사 공정을 마련한 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 5 항에 있어서,
    상기 레이저 조사 공정에서, 상기 연마흔적과 함께 파쇄층을 제거하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 레이저 조사 공정을 상기 다이싱 공정의 종료 후에 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 7 항에 있어서,
    상기 레이저 조사 공정에서, 개편화된 상기 반도체 소자의 외주부에 형성된 치핑(chipping)을 제거하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 5 항 또는 제 6 항에 있어서,
    상기 다이싱 공정의 종료 후에, 개편화된 상기 반도체 소자를 실장 기판에 실장하는 반도체 소자 실장 공정을 갖고,
    또한, 상기 레이저 조사 공정을, 개편화된 상기 반도체 소자를 다이싱 위치로부터 실장 기판에 반송하는 도중에 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 5 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 레이저 조사 공정에서, 상기 반도체 소자의 외주에만 레이저 광을 조사하여 상기 백 그라인드 공정에서 발생한 연마흔적 및 다이싱 공정에서 발생한 치핑을 제거하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020020016671A 2001-10-19 2002-03-27 반도체 장치의 제조 방법 KR100736347B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00322812 2001-10-19
JP2001322812A JP3789802B2 (ja) 2001-10-19 2001-10-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20030032801A true KR20030032801A (ko) 2003-04-26
KR100736347B1 KR100736347B1 (ko) 2007-07-06

Family

ID=19139792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020016671A KR100736347B1 (ko) 2001-10-19 2002-03-27 반도체 장치의 제조 방법

Country Status (7)

Country Link
US (1) US6951800B2 (ko)
EP (1) EP1304735B1 (ko)
JP (1) JP3789802B2 (ko)
KR (1) KR100736347B1 (ko)
CN (1) CN1218368C (ko)
DE (1) DE60223328T2 (ko)
TW (1) TW552636B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6896762B2 (en) * 2002-12-18 2005-05-24 Industrial Technology Research Institute Separation method for object and glue membrane
JP4494728B2 (ja) * 2003-05-26 2010-06-30 株式会社ディスコ 非金属基板の分割方法
CN100428418C (zh) * 2004-02-09 2008-10-22 株式会社迪斯科 晶片的分割方法
EP1587138B1 (de) * 2004-04-13 2007-05-30 Oerlikon Assembly Equipment AG, Steinhausen Einrichtung für die Montage von Halbleiterchips und Verfahren zum Ablösen eines Halbleiterchips von einer Folie
JP2006150500A (ja) * 2004-11-29 2006-06-15 Elpida Memory Inc レジンボンド砥石およびそれを用いた半導体チップの製造方法
KR100698098B1 (ko) * 2005-09-13 2007-03-23 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
JP2012156168A (ja) * 2011-01-21 2012-08-16 Disco Abrasive Syst Ltd 分割方法
CN104733293A (zh) * 2013-12-23 2015-06-24 上海华虹宏力半导体制造有限公司 硅片背面工艺方法
CN105575980A (zh) * 2014-10-14 2016-05-11 中芯国际集成电路制造(上海)有限公司 背照式图像传感器的制作方法及背照式图像传感器
CN107635453B (zh) * 2015-06-22 2019-07-26 奥林巴斯株式会社 内窥镜用摄像装置
CN108140556B (zh) * 2015-08-22 2022-07-26 东京毅力科创株式会社 基片背侧纹理化
JP6637379B2 (ja) * 2016-05-19 2020-01-29 株式会社ディスコ ウエーハの評価方法
CN106290002B (zh) * 2016-08-03 2019-03-12 中国矿业大学 基于三点弯曲试验的岩石ⅰ型裂纹扩展全过程检测方法
KR101976441B1 (ko) * 2018-11-27 2019-08-28 주식회사 21세기 펨토초 레이저를 이용한 초정밀 블레이드 엣지 가공방법
JP7255424B2 (ja) 2019-08-27 2023-04-11 株式会社デンソー 半導体装置と半導体装置の製造方法
JP2021178338A (ja) * 2020-05-12 2021-11-18 株式会社ディスコ レーザー加工方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4390392A (en) * 1980-09-16 1983-06-28 Texas Instruments Incorporated Method for removal of minute physical damage to silicon wafers by employing laser annealing
JPH0780379B2 (ja) 1986-05-26 1995-08-30 株式会社日立マイコンシステム Ｉｃカ−ド
JPH01138723A (ja) 1987-11-25 1989-05-31 Nec Corp 半導体基板の裏面歪付け方法
JPH0442972A (ja) 1990-06-06 1992-02-13 Mitsubishi Electric Corp 半導体圧力センサウエハの裏面処理方法
JPH0572359U (ja) 1992-03-06 1993-10-05 住友金属鉱山株式会社 半導体基板研磨装置
JPH068005B2 (ja) 1992-11-12 1994-02-02 豊田工機株式会社 脆性工作物の加工方法
JPH0778793A (ja) 1993-06-21 1995-03-20 Toshiba Corp 半導体ウェーハの研削加工方法
JPH08115893A (ja) 1994-10-18 1996-05-07 Toshiba Corp 半導体素子の製造方法
DE19505906A1 (de) * 1995-02-21 1996-08-22 Siemens Ag Verfahren zum Damage-Ätzen der Rückseite einer Halbleiterscheibe bei geschützter Scheibenvorderseite
JPH0938852A (ja) 1995-07-31 1997-02-10 Sony Corp ウエハの裏面研削方法
US6046504A (en) * 1997-02-17 2000-04-04 Nippon Steel Corporation Resin-encapsulated LOC semiconductor device having a thin inner lead
JPH1167700A (ja) 1997-08-22 1999-03-09 Hamamatsu Photonics Kk 半導体ウェハの製造方法
JP2000114129A (ja) * 1998-10-09 2000-04-21 Toshiba Corp 半導体装置及びその製造方法
JP2000124176A (ja) 1998-10-10 2000-04-28 Sharp Takaya Denshi Kogyo Kk レーザを利用した半導体チップ抗折強度の向上法
JP3816253B2 (ja) * 1999-01-19 2006-08-30 富士通株式会社 半導体装置の製造方法
JP3560888B2 (ja) * 1999-02-09 2004-09-02 シャープ株式会社 半導体装置の製造方法
JP2001110755A (ja) 1999-10-04 2001-04-20 Tokyo Seimitsu Co Ltd 半導体チップ製造方法
JP3368876B2 (ja) 1999-11-05 2003-01-20 株式会社東京精密 半導体チップ製造方法
JP2001176830A (ja) 1999-12-20 2001-06-29 Sony Corp 半導体装置の裏面研削方法
US6528393B2 (en) * 2000-06-13 2003-03-04 Advanced Semiconductor Engineering, Inc. Method of making a semiconductor package by dicing a wafer from the backside surface thereof

Also Published As

Publication number Publication date
JP2003133260A (ja) 2003-05-09
CN1412822A (zh) 2003-04-23
EP1304735B1 (en) 2007-11-07
DE60223328T2 (de) 2008-02-14
KR100736347B1 (ko) 2007-07-06
EP1304735A2 (en) 2003-04-23
US20030077880A1 (en) 2003-04-24
EP1304735A3 (en) 2003-06-25
CN1218368C (zh) 2005-09-07
JP3789802B2 (ja) 2006-06-28
DE60223328D1 (de) 2007-12-20
US6951800B2 (en) 2005-10-04
TW552636B (en) 2003-09-11

Similar Documents

Publication Publication Date Title
KR100736347B1 (ko) 반도체 장치의 제조 방법
CN100466184C (zh) 晶片加工方法
KR100565392B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
US7696012B2 (en) Wafer dividing method
US7611970B2 (en) Wafer processing method
JP4599631B2 (ja) 板状部材の分割方法及び分割装置
KR102272434B1 (ko) 웨이퍼의 가공 방법
KR102450902B1 (ko) SiC 웨이퍼의 생성 방법
JP2017041481A (ja) ウエーハの加工方法
CN114055645A (zh) Si基板制造方法
KR20150140215A (ko) 웨이퍼 가공 방법
JP2016119370A (ja) ウエーハの加工方法
JP5549403B2 (ja) 半導体装置の製造方法
JP6783620B2 (ja) ウエーハの加工方法
TWI831925B (zh) 晶圓之加工方法
JP2011114018A (ja) 光デバイスの製造方法
JP6270520B2 (ja) ウェーハの加工方法
JP6799467B2 (ja) ウエーハの加工方法
JP2013035038A (ja) 半導体チップ及びその製造方法
JP5808935B2 (ja) 半導体装置及びその製造方法
JP2004282037A (ja) 半導体装置の製造方法及び半導体装置の製造装置
TW202416363A (zh) 晶圓之加工方法
KR20220108719A (ko) 칩의 제조 방법
CN115706003A (zh) 晶片的生成方法
KR20220076308A (ko) 웨이퍼의 가공 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 12