DE60223328T2 - Verfahren zur Herstellung einer Halbleiteranordnung - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung Download PDF

Info

Publication number
DE60223328T2
DE60223328T2 DE60223328T DE60223328T DE60223328T2 DE 60223328 T2 DE60223328 T2 DE 60223328T2 DE 60223328 T DE60223328 T DE 60223328T DE 60223328 T DE60223328 T DE 60223328T DE 60223328 T2 DE60223328 T2 DE 60223328T2
Authority
DE
Germany
Prior art keywords
grinding
wafer
semiconductor devices
marks
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60223328T
Other languages
English (en)
Other versions
DE60223328D1 (de
Inventor
Yoshiaki Kawasaki-shi Shinjo
Yuzo Kawasaki-shi Shimobeppu
Kazuo Kawasaki-shi Teshirogi
Kazuhiro Kawasaki-shi Yoshimoto
Eiji Kawasaki-shi Yoshida
Noboru Kawasaki-shi Hayasaka
Mitsuhisa Kawasaki-shi Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of DE60223328D1 publication Critical patent/DE60223328D1/de
Publication of DE60223328T2 publication Critical patent/DE60223328T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1ns or less
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/40Removing material taking account of the properties of the material involved
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/40Semiconductor devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00Materials to be soldered, welded or cut
    • B23K2103/50Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Description

  • Hintergrund der Erfindung
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft im Allgemeinen Verfahren zum Herstellen von Halbleiterbauelementen, und betrifft insbesondere ein Verfahren zum Herstellen von Halbleiterbauelementen, welches im Rückenschliffarbeitsgang einen Rückenschliff auf die rückseitigen Oberflächen aufbringt.
  • 2. Beschreibung des Standes der Technik
  • In den letzten Jahren haben tragbare Endgeräte, wie z.B. tragbare Telefone, eine schnelle Formveränderung durchgemacht in Richtung auf zunehmend kompakte und flache Endgeräte. Zu diesem Zweck wird von Halbleiterbauelementen, die in solchen elektronischen Geräten verwendet werden, erwartet, dass sie flacher denn je sind.
  • Um eine flachere Form für Halbleiterbauelemente bereitzustellen, wird die rückseitige Oberfläche von Wafern abgeschliffen, nachdem der Schaltungskomplex auf den Wafern ausgebildet wurde. Wenn die Halbleiterbauelemente durch solch einen Prozess eine flachere Form erhalten, wird sich die strukturelle Festigkeit verschlechtern.
  • Dementsprechend besteht ein Bedarf daran, ein Splittern oder Brechen von Halbleiterbauelementen während des Herstellungsprozesses zu verhindern, wenn die Bauelemente eine flache Form erhalten.
  • 1A bis einschließlich 1E sind Zeichnungen, welche ein Beispiel von Prozessschritten zeigen, die ein Verfahren aus dem Stand der Technik zum Herstellen eines Halbleiterbauelements betreffen. 1A und 1B zeigen Rückenschliffschritte, welche nach einem Waferprozess durchgeführt werden, in dem Schaltungen auf einem Wafer 1 ausgebildet werden. 1C und 1D zeigen Trennschritte und 1E illustriert einen Montageschritt.
  • Wie in 1A gezeigt besitzt der Wafer 1, für den der Waferprozess abgeschlossen ist, ein Oberflächenschutzband 2, das daran festgeklebt ist. Die Oberfläche des Wafers 1, auf welcher die Schaltungen ausgebildet sind, liegt dem Oberflächenschutzband 2 gegenüber. Durch diese Vorkehrung werden die Schaltungen, die auf dem Wafer 1 ausgebildet sind, durch das Oberflächenschutzband 2 geschützt.
  • Der Wafer 1, auf welchem das Oberflächenschutzband 2 befestigt ist, wird auf einem Waferspanntisch 3 einer Rückenschliffvorrichtung montiert. Die Rückenschliffvorrichtung besitzt einen Schleifkopf 4, der sich dreht. Wie in 1B gezeigt wird die rückseitige Oberfläche des Wafers 1 am Schleifkopf 4 gerieben, wodurch ein Rückenschliff der rückseitigen Oberfläche des Wafers 1 erreicht wird (das heißt, Rückenschliffschritt).
  • Wenn der Wafer 1 durch den Rückenschliffschritt abgeschliffen wird, um eine vorbestimmte Dicke zu besitzen, wie in 1C gezeigt, wird das Oberflächenschutzband 2 vom Wafer 1 abgenommen, und die rückseitige Oberfläche des Wafers 1 wird an einem Trennband 6 befestigt. Das Trennband 6 ist innerhalb eines Rahmens 5 vorgesehen, und besitzt eine Oberfläche davon, auf welche ein Klebemittel (z.B. ein Klebemittel, welches bei einer Bestrahlung mit ultraviolettem Licht aushärtet) aufgebracht wird, so dass der Wafer 1 daran festklebt.
  • Der Wafer 1, der an dem Trennband 6 befestigt ist, wird zu einer Trennvorrichtung gebracht, wo ein Trennen durchgeführt wird (das heißt, ein Trennschritt). Das Trennen wird durchgeführt, indem der Wafer 1 durch Trennlinien geschnitten wird, welche im Voraus an dem Wafer 1 vorgesehen werden, durch Verwendung einer Trennsäge 7. Demzufolge wird der Wafer 1 in Stücke von Halbleiterbauelementen 10 geteilt. Da die Halbleiterbauelemente 10 an dem Trennband 6 befestigt sind, nachdem sie einzelne Stücke werden, werden sie nicht verstreut und gehen nicht verloren, indem sie vom Trennband 6 abfallen.
  • Nach dem Trennschritt werden die Halbleiterbauelemente 10 in der Form von einzelnen Stücken zusammen mit dem Rahmen 5 zu einer Montagevorrichtung gebracht. In der Montagevorrichtung scheint zuerst ultraviolettes Licht, um die Festigkeit des Klebemittels zu reduzieren, welches die Halbleiterbauelemente 10 festklebt. Danach werden die Halbleiterbauelemente 10 durch Schiebestifte 11 hochgeschoben, so dass die Halbleiterbauelemente 10 von dem Trennband 6 getrennt werden.
  • Die Halbleiterbauelemente 10, die von dem Trennband 6 abgenommen wurden, werden angesaugt und durch eine Spannpatrone 8 erfasst, und dann zu einer Platte 9 gebracht. Die Halbleiterbauelemente 10 werden auf die Platte 9 montiert, wodurch der Implementierungsprozess abgeschlossen wird.
  • Wie oben beschrieben wird ein Flachmachen des Wafers 1 im Allgemeinen durch mechanisches Schleifen der rückseitigen Oberfläche der Bauelemente durchgeführt (13). In diesem Rückenschliffschritt wird der Schleifkopf 4 an der rückseitigen Oberfläche des Wafers 1 gerieben. Dies führt zu winzigen Ritzen, die an der fertig bearbeiteten, rückseitigen Oberfläche des Wafers 1 hinterlassen werden, welche als Rückenschliffmarkierungen bezeichnet werden.
  • 2 ist eine illustrative Zeichnung, welche Rückenschliffmarkierungen zeigt. Wie in 2 gezeigt, werden Rückenschliffmarkierungen 12 in der Spiralform auf dem Wafer 1 ausgebildet. Die Rückenschliffmarkierungen 12 verbleiben, selbst nachdem der Wafer 1 in Stücke der Halbleiterbauelemente 10 geteilt wurde.
  • Nun wird der Form der Rückenschliffmarkierungen 12 Beachtung geschenkt, welche an den Stücken der Halbleiterbauelemente 10 ausgebildet sind. Von Trennlinien am Wafer 1, der in 2 gezeigt ist, wird angenommen, dass sie sich sowohl in X-Richtung als auch in Y-Richtung erstrecken.
  • Wie in 2 durch einen Pfeil A angezeigt, erstrecken sich die Rückenschliffmarkierungen 12 eines Halbleiterbauelements 10Y, das aus dem Wafer 1 ausgeschnitten wird, im Allgemeinen in Y-Richtung. Die Rückenschliffmarkierungen 12 eines Halbleiterbauelements 10X, das aus dem Wafer 1 ausgeschnitten wird, erstrecken sich, wie durch einen Pfeil B in 2 indiziert, im Allgemeinen in X-Richtung. Auf diese Weise, wenn die Rückenschliffmarkierungen 12 an dem Wafer 1 in der Spiralform erzeugt werden, wird es immer die Halbleiterbauelemente 10X und 10Y geben, welche Rückenschliffmarkierungen 12 besitzen, die sich im Allgemeinen in die Richtung von Trennlinien erstrecken (das heißt, die X-Richtung und die Y-Richtung).
  • 3 ist eine illustrative Zeichnung, welche die Art und Weise zeigt, auf welche die Halbleiterbauelemente durch Schiebestifte hochgeschoben werden.
  • Wie in 3 gezeigt, werden die Halbleiterbauelemente 10X und 10V, welche die Rückenschliffmarkierungen 12 darauf besitzen, von dem Trennband 6 abgenommen, indem die Schiebestifte 11 verwendet werden. Wenn dies geschieht, wird eine Kraft F1 auf die Halbleiterbauelemente 10X und 10Y aufgebracht. Diese Kraft F1 dient dazu, um die Halbleiterbauelemente 10X und 10Y wie in 4 gezeigt abzuknicken (das heißt, Kräfte F2 werden wie in 4 gezeigt aufgebracht).
  • Die Halbleiterbauelemente 10X und 10Y besitzen die Rückenschliffmarkierungen 12, die sich im Allgemeinen in die Richtung der Trennlinien erstrecken, das heißt, in die Richtung parallel zu den Kanten der Halbleiterbauelemente 10. Verglichen mit anderen Stücken der Halbleiterbauelemente 10, sind die Halbleiterbauelemente 10X und 10Y somit schwächer hinsichtlich ihrer strukturellen Festigkeit, wo durch sie möglicherweise ein Splittern oder Brechen erleiden, was seine Ursache in den Rückenschliffmarkierungen 12 hat.
  • Es besteht auch ein Risiko, dass ein Kristalldefekt, wie z.B. gebrochene Schichten oder Mikrorisse, unter den Rückenschliffmarkierungen 12 existiert. Die Rückenschliffmarkierungen 12, die gebrochenen Schichten und die Mikrorisse können einen Chipsprung oder -Bruch verursachen.
  • Die Rückenschliffmarkierungen 12 können auch zu einem Splittern führen, das an den Waferkanten zu dem Zeitpunkt des Trennens des Wafers verursacht wird. Solch ein Splittern kann ein weiteres Splittern oder Brechen verursachen.
  • Wenn der Wafer 1, der eine Dicke von 100 Mikrometern besitzt, nach einem Rückenschliff in 8mm auf 8mm Stücke von Halbleiterbauelementen 10 geteilt wird, und die Festigkeit von Stücken durch einen Dreipunktbiegetest gemessen wird, indiziert der Test beispielsweise einen Mittelwert von 2,8 N mit einem Maximum von 3,4 N und einem Minimum von 2 N. Wenn die Halbleiterbauelemente 10 durch die Schiebestifte 11 (13 Stifte) von dem Trennband 6 abgenommen werden, beträgt die tolerierbare Festigkeit (die von den Halbleiterbauelementen 10 gefordert wird, dass sie nicht brechen) bekanntermaßen 1,8 N, basierend auf der Berechnung und dem Experiment.
  • Diese tolerierbare Festigkeit ist sehr nahe am Minimum (2 N) der Festigkeit von Stücken, die in dem Test erhalten wird, wobei nur ein geringer Spielraum verbleibt. Wenn das Trennband 6 einen Bereich besitzt, in dem eine Klebefestigkeit aufgrund einer Veränderung der Wirkung eines Klebemittels hoch ist, ist es wahrscheinlich, dass die Halbleiterbauelemente 10 einen Bruch erleiden werden.
  • Es ist daher wünschenswert eine Gegenmaßnahme in Bezug auf einige der Halbleiterbauelemente 10 zu ergreifen, deren strukturelle Festigkeit schwach ist, wodurch die Mindestfe stigkeit der Halbleiterbauelemente 10 erhöht wird. Ein Beispiel solch einer Gegenmaßnahme umfasst ein chemisches Ätzen durch die Verwendung einer chemischen Substanz. Solch ein Verfahren erfordert eine ziemlich kostspielige Anlage und die Verwendung einer großen Menge einer chemischen Substanz, was zu einer signifikanten Kostenerhöhung führt.
  • Dementsprechend besteht ein Bedarf an einem Verfahren zum Herstellen von Halbleiterbauelementen, das die strukturelle Festigkeit flach gemachter Halbleiterbauelemente verbessern kann, ohne Herstellungskosten zu erhöhen.
  • Bezug genommen wird auf das Dokument JP 2000299354(A) aus dem Stand der Technik.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist eine allgemeine Aufgabe der vorliegenden Erfindung ein Verfahren zum Fertigen eines Halbleiterbauelements bereitzustellen, das im Wesentlichen ein oder mehrere der Probleme vermeidet, die durch die Einschränkungen und Nachteile des Standes der Technik verursacht werden.
  • Merkmale und Vorteile der vorliegenden Erfindung werden in der Beschreibung dargelegt werden, die folgt, und werden teilweise aus der Beschreibung und den beigefügten Zeichnungen deutlich werden oder können durch Ausführen der Erfindung gemäß der in der Beschreibung bereitgestellten Lehre in Erfahrung gebracht werden. Aufgaben so wie andere Merkmale und Vorteile der vorliegenden Erfindung werden durch ein Verfahren zum Fertigen eines Halbleiterbauelements realisiert und erreicht werden, auf das in der Beschreibung in solch vollständigen, klaren, präzisen und exakten Begriffen besonders hingewiesen wird, um es einem Fachmann zu ermöglichen, die Erfindung auszuführen.
  • Gemäß der vorliegenden Erfindung wird ein Verfahren zum Fertigen eines Halbleiterbauelements bereitgestellt, das umfasst: einen Rückenschliffschritt zum Schleifen einer rückseitigen Oberfläche eines Halbleitersubstrats, einen Trennschritt zum Trennen des Halbleitersubstrats entlang vorbestimmter Trennlinien, um nach dem Rückenschliffschritt Stücke von Halbleiterbauelementen zu erzeugen, und einen Schleifmarkierungserzeugungsschritt zum Erzeugen von Schleifmarkierungen, welche sich in ein Richtung erstrecken, die sich von Richtungen der vorbestimmten Trennlinien unterscheidet, zwischen dem Rückenschliffschritt und dem Trennschritt, wobei die Schleifmarkierungen durch Schleifen der rückseitigen Oberfläche des Halbleitersubstrats durch eine Schleifvorrichtung erzeugt werden, die eine Mehrzahl von Schaftfräsern (engl. end mills) umfasst.
  • Gemäß dem oben beschriebenen Verfahren wird die Schleifvorrichtung, die eine Mehrzahl von Schaftfräsern besitzt, so eingesetzt, dass Schleifmarkierungen als unregelmäßige Muster erzeugt werden. Die Halbleitervorrichtung hat somit eine ausreichende Festigkeit, ungeachtet der Richtung, in der eine Belastung aufgebracht wird, wodurch eine Zuverlässigkeit verbessert wird.
  • Andere Aufgaben und weitere Merkmale der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung ersichtlich sein, wenn sie in Verbindung mit den beigefügten Zeichnungen gelesen wird.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1A bis einschließlich 1E sind Zeichnungen, welche ein Beispiel von Prozessschritten zeigen, die ein Verfahren aus dem Stand der Technik zum Herstellen eines Halbleiterbauelements betreffen;
  • 2 ist eine illustrative Zeichnung, welche Rückenschliffmarkierungen zeigt;
  • 3 ist eine illustrative Zeichnung, welche die Art und Weise zeigt, mit welcher ein Halbleiterbauelement durch Schiebestifte hochgeschoben wird;
  • 4 ist eine illustrative Zeichnung, welche Kräfte zeigt, die auf ein Halbleiterbauelement aufgebracht werden;
  • 5A bis einschließlich 5F sind illustrative Zeichnungen, welche ein Verfahren zum Herstellen von Halbleiterbauelementen gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigen;
  • 6 ist eine vergrößerte Ansicht einer Schleifmarkierungserzeugungsrolle;
  • 7 ist eine vergrößerte Draufsicht auf die Schleifmarkierungserzeugungsrolle;
  • 8 ist eine illustrative Zeichnung, die Schleifmarkierungen zeigt, die auf einem Wafer durch die Schleifmarkierungserzeugungsrolle ausgebildet werden;
  • 9 ist eine illustrative Zeichnung, welche Kräfte zeigt, die auf ein Halbleiterbauelement aufgebracht werden;
  • 10A bis einschließlich 10F sind illustrative Zeichnungen, welche ein Verfahren zum Herstellen von Halbleiterbauelementen gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigen;
  • 11 ist eine illustrative Zeichnung, welche eine vergrößerte Ansicht einer Schleifvorrichtung zeigt;
  • 12 ist eine illustrative Zeichnung zum Erklären der Schleifrichtung;
  • 13 ist eine illustrative Zeichnung, welche Schleifmarkierungen zeigt; und
  • 14 ist eine illustrative Zeichnung, welche Kräfte zeigt, die auf ein Halbleiterbauelement aufgebracht werden.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • Nachfolgend werden Ausführungsbeispiele der vorliegenden Erfindung mit Bezugnahme auf die beigefügten Zeichnungen beschrieben werden.
  • 5A bis einschließlich 5F sind illustrative Zeichnungen, welche ein Verfahren zum Herstellen von Halbleiterbauelementen gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigen. Einige der Merkmale der vorliegenden Erfindung liegen in erster Linie im Rückenschliffschritt, Trennschritt und Montageschritt. Andere Schritte sind die gleichen wie jene eines herkömmlichen Herstellungsverfahrens. In den Figuren werden daher der Rückenschliffschritt, Trennschritt und Montageschritt illustriert, und eine Beschreibung der anderen Schritte wird ausgelassen werden.
  • Des Weiteren werden in der Beschreibung von Ausführungsbeispielen, die folgt, und den Zeichnungen, die damit im Zusammenhang stehen, die gleichen Elemente wie jene der 1A1E bis einschließlich 4 durch die gleichen Bezugszeichen gekennzeichnet.
  • Wie in 5A gezeigt besitzt der Wafer 1, für welchen der Waferprozess abgeschlossen ist, ein Oberflächenschutzband 2, welches daran angeklebt ist. Die Oberfläche des Wafers 1, auf welcher die Schaltungen ausgebildet sind, ist durch das Oberflächenschutzband 2 abgedeckt. Durch diese Vorkehrung werden die Schaltungen, die auf dem Wafer 1 ausgebildet sind, durch das Oberflächenschutzband 2 geschützt.
  • Der Wafer 1, an welchem das Oberflächenschutzband 2 befestigt ist, wird auf den Waferspanntisch 3 einer Rückenschliffmaschine montiert. Wie in 5B gezeigt, wird die rückseitige Oberfläche des Wafers 1 durch den Schleifkopf 4 abgeschliffen (z.B. ein Schleifstein, der eine Korngrößenklassifikation von #2000 besitzt) (das heißt, Rückenschliffschritt). Dieser Rückenschliffschritt ist der gleiche wie jener aus dem Stand der Technik.
  • Wie vorher beschrieben wurde, besitzt die fertig bearbeitete rückseitige Oberfläche des Wafers 1 die Rücken schliffmarkierungen 12 nach dem Rückenschliffschritt. Die Rückenschliffmarkierungen 12 besitzen die gleiche Form, die in Verbindung mit 2 beschrieben wurde, das heißt, eine Spiralform auf dem Wafer 1.
  • In diesem Ausführungsbeispiel wird ein Schleifmarkierungserzeugungsschritt nach dem Rückenschliffschritt durchgeführt.
  • In dem Schleifmarkierungserzeugungsschritt werden die Rückenschliffmarkierungen 12, welche durch den Rückenschliffschritt erzeugt werden, entfernt, und Schleifmarkierungen 20A werden neu erzeugt, die sich in eine Richtung erstrecken, die sich von den Richtungen von Trennlinien unterscheiden (die X-Richtung und die Y-Richtung). In diesem Ausführungsbeispiel wird eine Schleifmarkierungserzeugungsrolle 14 verwendet, um die Schleifmarkierungen 20A zu erzeugen.
  • Die Schleifmarkierungserzeugungsrolle 14 besitzt eine zylindrische Form. 6 und 7 zeigen vergrößerte Ansichten der Schleifmarkierungserzeugungsrolle 14. Wie in 6 und 7 gezeigt, wird die Schleifmarkierungserzeugungsrolle 14 durch einen Motor 15 gedreht. Der Zylinder der Schleifmarkierungserzeugungsrolle 14 kann beispielsweise einen Durchmesser von 200 mm besitzen und wird durch den Motor 15 bei der Drehzahl von 5000 Umdrehungen pro Minute gedreht. Die Oberfläche der Schleifmarkierungserzeugungsrolle 14 wird mit einem Schleifstein (Diamantschleifstein) abgedeckt, welcher eine Korngrößenklassifikation von #4000 und eine Schleiftiefe von 1 Mikrometer besitzt.
  • Eine Rotationsachse 21 der Schleifmarkierungserzeugungsrolle 14 ist fixiert, während sich ein Tisch 13, auf welchem der Wafer 1 montiert ist, in der X-Richtung und der Y-Richtung bewegt, wie in 5 und in 7 gezeigt. Wenn der Tisch 13 unter der Schleifmarkierungserzeugungsrolle 14 passiert, kommt der Wafer 1, der auf dem Tisch 13 montiert ist, mit der Schleifmarkierungserzeugungsrolle 14 in Kontakt, wodurch er einem Schleifen unterzogen wird.
  • In diesem Ausführungsbeispiel wird eine Vorkehrung getroffen, so dass sich die Schleifmarkierungen 20A, die auf dem Wafer 1 durch die Schleifmarkierungserzeugungsrolle 14 ausgebildet werden, im Wesentlichen mit 45 Grad relativ zu den Trennlinien erstrecken (die X-Richtung und die Y-Richtung). 8 ist eine illustrative Zeichnung, welche die Schleifmarkierungen 20A zeigt, die auf dem Wafer 1 durch die Schleifmarkierungserzeugungsrolle 14 ausgebildet werden. Wie in 8 gezeigt erstrecken sich die Schleifmarkierungen 20A im Wesentlichen mit 45 Grad relativ zu den Trennlinien (die X-Richtungen und die Y-Richtungen).
  • Dieser Winkel wird leicht durch ein Verändern der Bewegungsrichtung des Tisches 13 gesteuert. Es ist auch leicht ausführbar, den Winkel zu verändern, so dass er sich von 45 Grad unterscheidet.
  • Nach dem Schleifmarkierungserzeugungsschritt, wie in 5D gezeigt, wird das Oberflächenschutzband 2 von dem Wafer 1 abgenommen, und die rückseitige Oberfläche des Wafers 1 wird an dem Trennband 6 befestigt. Das Trennband 6 ist innerhalb des Rahmens 5 vorgesehen und eine Oberfläche davon, auf welche ein Klebemittel (z.B. ein Klebemittel, das bei einer Bestrahlung mit ultraviolettem Licht aushärtet) aufgebracht wird, so dass der Wafer 1 daran festklebt.
  • Der Wafer 1, der an dem Trennband 6 befestigt ist, wird zu einer Trennvorrichtung gebracht, wo ein Trennen durchgeführt wird (das heißt, ein Trennschritt). Das Trennen wird durchgeführt, indem der Wafer 1 durch die Trennlinien geschnitten wird, die im Voraus auf dem Wafer 1 vorgesehen werden, durch Verwendung der Trennsäge 7.
  • Demzufolge wird der Wafer 1 in Stücke von Halbleiterbauelementen 10A geteilt. Da die Halbleiterbauelemente 10A an dem Trennband 6 befestigt sind, nachdem sie einzelne Stücke werden, werden sie nicht verstreut und gehen nicht verloren, indem sie vom Trennband 6 abfallen. Da sich die Trennlinien in X-Richtung und in Y-Richtung erstrecken, besitzen die Halbleiterbauelemente 10A Seitenkanten, die sich in X-Richtung und in Y-Richtung erstrecken.
  • Nach dem Trennschritt werden die Halbleiterbauelemente 10A in der Form einzelner Stücke zusammen mit dem Rahmen 5 zu einer Montagevorrichtung gebracht. In der Montagevorrichtung scheint zuerst ultraviolettes Licht, um die Festigkeit des Klebemittels (das bei einer ultravioletten Bestrahlung aushärtet) zu reduzieren, welches die Halbleiterbauelemente 10A festklebt.
  • Danach werden die Halbleiterbauelemente 10A durch die Schiebestifte 11 hochgeschoben, so dass die Halbleiterbauelemente 10A von dem Trennband 6 getrennt werden. Wie in Verbindung mit 3 beschrieben wurde, wird die Kraft F1 auf die Halbleiterbauelemente 10A zum Zeitpunkt des Hochschiebens aufgebracht. Diese Kraft F1 dient als Kräfte F2, um die Halbleiterbauelemente 10 abzuknicken, wie in 9 gezeigt.
  • In diesem Ausführungsbeispiel werden die Schleifmarkierungen 20A jedoch in der Richtung ausgebildet, die sich von der Richtung von Ritzlinien unterscheidet (welche sich in X-Richtung und Y-Richtung erstrecken, das heißt, in die Richtung, in welche sich die Seitenkanten der Halbleiterbauelemente 10A erstrecken). Im Detail erstrecken sich die Schleifmarkierungen 20A mit 45 Grad relativ zu den Ritzlinien. Die Halbleiterbauelemente 10A sind daher robuster gegen die Belastung als die Halbleiterbauelemente 10X und 10V (siehe 4), deren Rückenschliffmarkierungen 12 sich in die Richtungen von Ritzlinien erstrecken.
  • Wenn die Dicke eines Halbleiterbauelements 400 Mikrometer beträgt, besitzt das Halbleiterbauelement die Festigkeit von 11 N, wenn sich die Schleifmarkierungen in der Richtung von Ritzlinien erstrecken (das heißt, der Richtung von Seitenkanten), und besitzt die Festigkeit von 30 N, wenn sich die Schleifmarkierungen mit 45 Grad erstrecken. Wenn die Dicke des Halbleiterbauelements 100 Mikrometer beträt, besitzt das Halbleiterbauelement die Festigkeit von 0,8 N mit der 0-Grad Einstellung, und besitzt die Festigkeit von 1,7 N mit der 45-Grad Einstellung.
  • Die Halbleiterbauelemente 10A, die von dem Trennband 6 abgenommen werden, werden angesaugt und durch die Spannpatrone 8 erfasst, wie in 5F gezeigt, und dann zur Platte 9 gebracht. Die Halbleiterbauelemente 10A werden auf die Platte 9 montiert, wodurch der Implementierungsprozess abgeschlossen ist.
  • In dem oben beschriebenen Ausführungsbeispiel dreht sich die Schleifmarkierungserzeugungsrolle 14 an dem Wafer 1, wodurch die Rückenschliffmarkierungen 12 entfernt und die Schleifmarkierungen 20A erzeugt werden. Durch die Vorkehrung, dass die Drehachse 21 der Schleifmarkierungserzeugungsrolle 14 in einer anderen Richtung als die Trennlinien eingestellt ist, werden die Schleifmarkierungen 20A ausgebildet werden, dass sie sich in einer anderen Richtung als die Trennlinien erstrecken. Auf diese Art und Weise können die Schleifmarkierungen 20A, die sich in eine Richtung erstrecken, die sich von jener der Trennlinien unterscheidet, leicht ausgebildet werden.
  • Selbst wenn der Rückenschliffschritt dazu führt, dass sich die Rückenschliffmarkierungen 12 in die Richtungen der Trennlinien erstrecken, erzeugt der anschließende Schleifmarkierungserzeugungsschritt die Schleifmarkierungen 20A, die sich in einer anderen Richtung erstrecken als die Trennlinien, wodurch ermöglicht wird, die strukturelle Festigkeit der Halbleiterbauelemente 10A zu verbessern.
  • Nachfolgend wird ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung beschrieben werden.
  • 10A bis einschließlich 10F sind illustrative Zeichnungen, welche ein Verfahren zum Herstellen von Halbleiterbauelementen gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigen.
  • Das Verfahren zum Herstellen eines Halbleiterbauelements gemäß diesem Ausführungsbeispiel unterscheidet sich von dem des ersten Ausführungsbeispiels nur im Schleifmarkierungserzeugungsschritt, und weitere Schritte sind identisch zwischen diesen beiden Ausführungsbeispielen. In der Beschreibung, die folgt, wird daher nur der Schleifmarkierungserzeugungsschritt beschrieben werden, und eine Beschreibung weiterer Schritte wird ausgelassen werden.
  • In diesem Ausführungsbeispiel entfernt auch der Schleifmarkierungserzeugungsschritt die Rückenschliffmarkierungen 12, welche durch den Rückenschliffschritt geformt werden, und erzeugt Schleifmarkierungen 20B in einer Richtung, die sich von den Richtungen der Trennlinien (die X-Richtung und die Y-Richtung) unterscheidet. In diesem Ausführungsbeispiel erzeugt eine Schleifvorrichtung 17 die Schleifmarkierungen 20B.
  • 11 ist eine illustrative Zeichnung, welche eine vergrößerte Ansicht der Schleifvorrichtung 17 zeigt.
  • Die Schleifvorrichtung 17 besitzt eine Mehrzahl von Schaftfräsern 18 (6 Fräsen in diesem Beispiel), welche durch Motoren 19 gedreht werden. Die Schaftfräser 18 besitzen jeweils einen Durchmesser von 5 mm und sind direkt mit den jeweiligen Motoren 19 verbunden. Die Schaftfräser 18 passieren über den Wafer 1, während sie sich drehen, wodurch sie die Rückenschliffmarkierungen 12 entfernen, welche durch den Rückenschliffschritt geformt werden, und erzeugen die Schleifmarkierungen 20B neu.
  • Der Wafer 1 wird durch den Vakuummechanismus sicher auf dem Tisch 13 montiert, und die Schleifvorrichtung 17 bewegt sicht an dem Wafer, um ihn zu schleifen. In diesem Beispiel ist es die Schleifvorrichtung 17, die sich bewegt, während der Wafer 1 auf dem Tisch 13 fixiert ist. Im Detail, wie in 12 zum Erklären der Schleifrichtung gezeigt, bewegt sich die Schleifvorrichtung 17 in der X-Richtung, während die Schaftfräser 18 den Wafer 1 schleifen.
  • Nachdem sie den Wafer 1 passiert hat, bewegt sich die Schleifvorrichtung 17 3 mm in die Y-Richtung, und bewegt sich dann in die X-Richtung, um das Schleifen des Wafers 1 fortzusetzen. Dies wird danach wiederholt, wodurch die Schaftfräser 18 über die gesamte rückseitige Oberfläche des Wafers 1 schleifen. 13 ist eine illustrative Zeichnung, welche die Schleifmarkierungen 20B zeigt, welche auf diese Art und Weise erzeugt werden. Da sich die Schaftfräser 18 an dem Wafer 1 bewegen, während sie sich drehen, um zu schleifen, wird der Wafer 1 die Schleifmarkierungen 20B besitzen, die keine bestimmte Richtung besitzen, wie in 13 gezeigt.
  • Wenn der Wafer 1, auf dem die Schleifmarkierungen 20B ausgebildet sind, in Stücke geteilt wird, um die Halbleiterbauelemente 10B in dem Trennschritt zu erzeugen, werden die Schleifmarkierungen 20B ein Muster auf jeder der Halbleitervorrichtungen 10B besitzen, wie in 14 gezeigt. Die Halbleiterbauelemente 10B sind daher robuster gegen die Belastung als die Halbleiterbauelemente 10X und 10V (siehe 4), bei denen sich die Rückenschliffmarkierungen 12 in die Richtungen der Ritzlinien erstrecken, wodurch ein Splittern und Brechen verhindert wird. In diesem Ausführungsbeispiel besitzen die Schleifmarkierungen 20B unregelmäßige Muster, ohne irgendeine bestimmte Richtungsabhängigkeit, und haben daher eine ausreichende Festigkeit, unge achtet der Richtung, in welcher die Kraft F2 aufgebracht wird. Dies verbessert die Zuverlässigkeit der hergestellten Halbleiterbauelemente 10B.
  • Des Weiteren ist die vorliegende Erfindung nicht auf diese Ausführungsbeispiele beschränkt, sondern es können verschiedene Variationen und Modifikationen gemacht werden, ohne vom Schutzbereich der vorliegenden Erfindung abzuweichen.
  • Die vorliegende Anmeldung basiert auf der japanischen Prioritätsanmeldung mit der Nummer 2001-322812 , die am 19. Oktober 2001 im japanischen Patentamt eingereicht wurde.

Claims (1)

  1. Ein Verfahren zum Fertigen eines Halbleiterbauelements, umfassend: einen Rückenschliffschritt zum Schleifen einer rückseitigen Oberfläche eines Halbleitersubstrats; einen Trennschritt zum Trennen des Halbleitersubstrats entlang vorbestimmter Trennlinien, um nach dem Rückenschliffschritt Stücke von Halbleiterbauelementen zu erzeugen; und einen Schleifmarkierungserzeugungsschritt zum Erzeugen von Schleifmarkierungen, welche sich in einer Richtung erstrecken, die sich von Richtungen der vorbestimmten Trennlinien unterscheidet, zwischen dem Rückenschliffschritt und dem Trennschritt, wobei die Schleifmarkierungen durch Schleifen der rückseitigen Oberfläche des Halbleitersubstrats durch eine Schleifvorrichtung erzeugt werden, die eine Mehrzahl von Schaftfräsern umfasst.
DE60223328T 2001-10-19 2002-03-20 Verfahren zur Herstellung einer Halbleiteranordnung Expired - Lifetime DE60223328T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001322812A JP3789802B2 (ja) 2001-10-19 2001-10-19 半導体装置の製造方法
JP2001322812 2001-10-19

Publications (2)

Publication Number Publication Date
DE60223328D1 DE60223328D1 (de) 2007-12-20
DE60223328T2 true DE60223328T2 (de) 2008-02-14

Family

ID=19139792

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60223328T Expired - Lifetime DE60223328T2 (de) 2001-10-19 2002-03-20 Verfahren zur Herstellung einer Halbleiteranordnung

Country Status (7)

Country Link
US (1) US6951800B2 (de)
EP (1) EP1304735B1 (de)
JP (1) JP3789802B2 (de)
KR (1) KR100736347B1 (de)
CN (1) CN1218368C (de)
DE (1) DE60223328T2 (de)
TW (1) TW552636B (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6896762B2 (en) * 2002-12-18 2005-05-24 Industrial Technology Research Institute Separation method for object and glue membrane
JP4494728B2 (ja) * 2003-05-26 2010-06-30 株式会社ディスコ 非金属基板の分割方法
CN100428418C (zh) * 2004-02-09 2008-10-22 株式会社迪斯科 晶片的分割方法
EP1587138B1 (de) * 2004-04-13 2007-05-30 Oerlikon Assembly Equipment AG, Steinhausen Einrichtung für die Montage von Halbleiterchips und Verfahren zum Ablösen eines Halbleiterchips von einer Folie
JP2006150500A (ja) * 2004-11-29 2006-06-15 Elpida Memory Inc レジンボンド砥石およびそれを用いた半導体チップの製造方法
KR100698098B1 (ko) * 2005-09-13 2007-03-23 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
JP2012156168A (ja) * 2011-01-21 2012-08-16 Disco Abrasive Syst Ltd 分割方法
CN104733293A (zh) * 2013-12-23 2015-06-24 上海华虹宏力半导体制造有限公司 硅片背面工艺方法
CN105575980A (zh) * 2014-10-14 2016-05-11 中芯国际集成电路制造(上海)有限公司 背照式图像传感器的制作方法及背照式图像传感器
WO2016207940A1 (ja) * 2015-06-22 2016-12-29 オリンパス株式会社 内視鏡用撮像装置
KR102563669B1 (ko) * 2015-08-22 2023-08-03 도쿄엘렉트론가부시키가이샤 기판 배면 텍스처링
JP6637379B2 (ja) * 2016-05-19 2020-01-29 株式会社ディスコ ウエーハの評価方法
CN106290002B (zh) * 2016-08-03 2019-03-12 中国矿业大学 基于三点弯曲试验的岩石ⅰ型裂纹扩展全过程检测方法
KR101976441B1 (ko) * 2018-11-27 2019-08-28 주식회사 21세기 펨토초 레이저를 이용한 초정밀 블레이드 엣지 가공방법
JP7255424B2 (ja) 2019-08-27 2023-04-11 株式会社デンソー 半導体装置と半導体装置の製造方法
JP2021178338A (ja) * 2020-05-12 2021-11-18 株式会社ディスコ レーザー加工方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4390392A (en) 1980-09-16 1983-06-28 Texas Instruments Incorporated Method for removal of minute physical damage to silicon wafers by employing laser annealing
JPH0780379B2 (ja) 1986-05-26 1995-08-30 株式会社日立マイコンシステム Icカ−ド
JPH01138723A (ja) 1987-11-25 1989-05-31 Nec Corp 半導体基板の裏面歪付け方法
JPH0442972A (ja) 1990-06-06 1992-02-13 Mitsubishi Electric Corp 半導体圧力センサウエハの裏面処理方法
JPH0572359U (ja) 1992-03-06 1993-10-05 住友金属鉱山株式会社 半導体基板研磨装置
JPH068005B2 (ja) 1992-11-12 1994-02-02 豊田工機株式会社 脆性工作物の加工方法
JPH0778793A (ja) 1993-06-21 1995-03-20 Toshiba Corp 半導体ウェーハの研削加工方法
JPH08115893A (ja) 1994-10-18 1996-05-07 Toshiba Corp 半導体素子の製造方法
DE19505906A1 (de) 1995-02-21 1996-08-22 Siemens Ag Verfahren zum Damage-Ätzen der Rückseite einer Halbleiterscheibe bei geschützter Scheibenvorderseite
JPH0938852A (ja) 1995-07-31 1997-02-10 Sony Corp ウエハの裏面研削方法
US6046504A (en) * 1997-02-17 2000-04-04 Nippon Steel Corporation Resin-encapsulated LOC semiconductor device having a thin inner lead
JPH1167700A (ja) 1997-08-22 1999-03-09 Hamamatsu Photonics Kk 半導体ウェハの製造方法
JP2000114129A (ja) * 1998-10-09 2000-04-21 Toshiba Corp 半導体装置及びその製造方法
JP2000124176A (ja) 1998-10-10 2000-04-28 Sharp Takaya Denshi Kogyo Kk レーザを利用した半導体チップ抗折強度の向上法
JP3816253B2 (ja) * 1999-01-19 2006-08-30 富士通株式会社 半導体装置の製造方法
JP3560888B2 (ja) 1999-02-09 2004-09-02 シャープ株式会社 半導体装置の製造方法
JP2001110755A (ja) 1999-10-04 2001-04-20 Tokyo Seimitsu Co Ltd 半導体チップ製造方法
JP3368876B2 (ja) 1999-11-05 2003-01-20 株式会社東京精密 半導体チップ製造方法
JP2001176830A (ja) 1999-12-20 2001-06-29 Sony Corp 半導体装置の裏面研削方法
US6528393B2 (en) * 2000-06-13 2003-03-04 Advanced Semiconductor Engineering, Inc. Method of making a semiconductor package by dicing a wafer from the backside surface thereof

Also Published As

Publication number Publication date
KR100736347B1 (ko) 2007-07-06
EP1304735A3 (de) 2003-06-25
JP2003133260A (ja) 2003-05-09
KR20030032801A (ko) 2003-04-26
EP1304735B1 (de) 2007-11-07
US6951800B2 (en) 2005-10-04
EP1304735A2 (de) 2003-04-23
CN1412822A (zh) 2003-04-23
JP3789802B2 (ja) 2006-06-28
TW552636B (en) 2003-09-11
US20030077880A1 (en) 2003-04-24
CN1218368C (zh) 2005-09-07
DE60223328D1 (de) 2007-12-20

Similar Documents

Publication Publication Date Title
DE60223328T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE102016213248B4 (de) Verfahren zum dünnen Ausgestalten eines Wafers
DE102018201298B4 (de) SiC-Waferherstellungsverfahren
DE10202881B4 (de) Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
DE102006025671B4 (de) Verfahren zur Herstellung von dünnen integrierten Halbleitereinrichtungen
DE102009030454B4 (de) Waferbehandlungsverfahren
DE102004029094B4 (de) Verfahren zum Herstellen eines Halbleiterchips
DE10312662B4 (de) Halbleitereinrichtungsherstellungsanordnung und Halbleitereinrichtungsherstellungsverfahren zum Bilden von Halbleiterchips durch Teilen von Halbleiterwafern
EP1192657B1 (de) Verfahren zum vereinzeln eines wafers
DE102012220161B4 (de) Bearbeitungsverfahren für einen Wafer mit einem abgeschrägten Abschnitt entlang des äusseren Umfangs davon
DE102005014740B4 (de) Bandexpansionsvorrichtung
DE102004029091B4 (de) Unterteilungsvorrichtung für plattenartiges Werkstück
DE69734414T2 (de) Verfahren zum Zerschneiden eines Einkristallbarren aus Halbleitermaterial
DE102017220758A1 (de) Sic-wafer herstellungsverfahren
DE102017209187A1 (de) Wafer-Herstellungsverfahren
DE10043212B4 (de) Schneidverfahren
DE102016213249A1 (de) Verfahren zum dünnen Ausgestalten eines Wafers
DE102017105503B4 (de) Waferbearbeitungsverfahren
DE10116791A1 (de) "Verfahren zur Herstellung einer großen Anzahl von Halbleiterchip s aus einem Halbleiterwafer"
DE10044463B4 (de) Plättchenschneidverfahren
DE102009004567A1 (de) Wafertrennverfahren
DE102017219343B4 (de) Verfahren zum bearbeiten eines wafers
DE102010007769A1 (de) Waferbearbeitungsverfahren
DE102018205895A1 (de) Herstellungsverfahren einer Halbleiterpackung
DE102011078726A1 (de) Bearbeitungsverfahren für einen Wafer

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: FUJITSU MICROELECTRONICS LTD., TOKYO, JP

8327 Change in the person/name/address of the patent owner

Owner name: FUJITSU SEMICONDUCTOR LTD., YOKOHAMA, KANAGAWA, JP

8328 Change in the person/name/address of the agent

Representative=s name: SEEGER SEEGER LINDNER PARTNERSCHAFT PATENTANWAELTE