CN1366351A - 薄膜晶体管及其制造方法和包括该晶体管的半导体器件 - Google Patents

薄膜晶体管及其制造方法和包括该晶体管的半导体器件 Download PDF

Info

Publication number
CN1366351A
CN1366351A CN01144051A CN01144051A CN1366351A CN 1366351 A CN1366351 A CN 1366351A CN 01144051 A CN01144051 A CN 01144051A CN 01144051 A CN01144051 A CN 01144051A CN 1366351 A CN1366351 A CN 1366351A
Authority
CN
China
Prior art keywords
layer
doped
film transistor
metal
grid type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01144051A
Other languages
English (en)
Other versions
CN1183604C (zh
Inventor
保罗·S·安德里
弗兰克·R·利布希
辻村隆俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1366351A publication Critical patent/CN1366351A/zh
Application granted granted Critical
Publication of CN1183604C publication Critical patent/CN1183604C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种半导体器件、一种薄膜晶体管和形成薄膜晶体管的方法。根据本发明的半导体器件包括顶部栅极型薄膜晶体管,所述的顶部栅极型薄膜晶体管形成在衬底上,所述的顶部栅极型薄膜晶体管包括:沉积在所述衬底上的绝缘层;由金属掺杂剂化合物形成的源电极和漏电极,所述金属掺杂剂化合物沉积在所述绝缘层上;沉积在所述绝缘层、以及所述源电极和所述漏电极上的多晶硅层;通过所述掺杂剂自所述金属掺杂剂化合物的迁移,在所述金属掺杂剂化合物和所述多晶硅层之间形成的欧姆接触层;沉积在所述多晶硅层上的栅极绝缘层;以及形成在所述栅极绝缘层上的栅电极,其中,所述多晶硅层通过金属诱导的横向结晶而晶化。

Description

薄膜晶体管及其制造方法和包括该 晶体管的半导体器件
                         技术领域
本发明涉及一种半导体器件、一种薄膜晶体管(TFT)和制造TFT的方法，具体涉及一种包括顶部栅极型TFT的半导体器件、一种顶部栅极型TFT，以及一种通过非晶硅的金属诱导结晶化而形成顶部栅极型TFT的方法。
                         背景技术
薄膜晶体管(TFT)已经用在多种半导体器件中，如有源矩阵型液晶显示器、有机电致发光显示器和图象传感器，因为TFT可以提供一种低功耗的薄、轻器件。在TFT中，利用多晶硅(以下描述为多晶-Si)的TFT因为其能够提供低生产成本的大面积、高分辨率器件而受到青睐。
通常，通过固相结晶或激光结晶在一个例如玻璃、金属、金属氧化物、单晶硅的衬底上形成多晶硅。典型的固相结晶包括沉积非晶硅(a-Si)层，并在几小时或数十小时内把该层从约400摄氏度加热到550摄氏度，从而使a-Si层结晶的步骤。而典型的激光结晶包括辐照a-Si层以在辐照点使a-Si熔化，并在冷却到环境温度时使Si重结晶的步骤。
图1显示了应用到顶部栅极型TFT上的固相结晶的工艺。在常规的工艺中，如图1(a)所示，把a-Si层102沉积到衬底101上，再通过适当的沉积技术把Ni层103沉积到其上。然后使衬底101以及沉积层经受400摄氏度到550摄氏度的退火，从而使a-Si层结晶为通过如图1(b)所示的Ni层103的晶体结构诱发的多晶硅层104。在图1(b)所示的情形中，晶界104a、104b随机地形成在多晶硅层104中。接下来，常规工艺开始进行图1(c)所示的除气过程，并且使Ni层103经受HF处理和退火处理以通过除气过程去除Ni层103。
之后，如图1(d)所示，在多晶硅层104上沉积栅极绝缘层105，并在该多晶硅层104上形成栅电极106。接下来，通过适当技术实施N+掺杂，例如31P+的反应离子掺杂，以提供源电极和漏电极。
具有通过常规的金属诱导结晶法形成的多晶硅层的常规TFT表现出足够的性能，但是，它仍有缺陷，例如因多晶硅层中随机产生的晶界而导致的导通电流和截止电流的不均匀。另外，因为需要Ni沉积之后的Ni去除过程和掺杂过程以形成器件，从而制造过程变得相当复杂。
日本专利公告(公布)平成第7-45519号公开了一种半导体器件及其制造工艺，其中，多晶硅通过a-Si的晶化作用而产生，利用Ni、Fe、Co、Ru、Rh、Pd、Os、Ir、Pt、Sc、Ti、V、Cr、Mn、Cu、Zn、Au、Ag或其硅化物沉积的岛，该晶化作用通过在比a-Si的结晶温度低或比所给玻璃衬底的玻璃化转变温度低的温度下退火而进行。这些岛用作结晶的籽晶，并且在受控方式下形成最终晶界。公开的半导体器件显示出足够的性能，但是，晶界仍具有随机性，使得导通和截止电流的不均匀性可能发生。制造工艺仍需要Ni层的去除步骤，还需要掺杂步骤。
日本专利公告(公布)平成第9-213966号公开了一种制造半导体器件的工艺，其中，利用激光辐照使a-Si层晶化，并且还公开了一种具有大晶体尺寸的多晶硅的TFT器件。尽管所得到的TFT器件在TFT截止时具有足够低的漏电流。借助激光辐照的结晶作用可以改善晶界的不均匀性，并且可以提供如上所述的多晶硅层中的大晶体尺寸，但是，此工艺需要激光系统，使得构建产业化规模的工厂所需的资本投入变得非常巨大，因而导致器件成本的提高。另外，虽然激光辐照在多晶硅中提供了大晶体尺寸，但是，仍然需要更大的晶体以改进器件的特性。
因此，到目前为止需要提供一种半导体器件，其中TFT的导通和截止电流得以改进，并且该器件通过更简单的工艺制造。
到目前为止，还需要提供顶部栅极型TFT，它具有改进的导通和截止电流特性，并且通过更简单的工艺制造。
到目前为止，还需要提供一种形成TFT的方法，该TFT具有改进的导通和截止电流特性，并且通过更简单的工艺制造。
                         发明内容
因此，本发明的目的是提供一种半导体器件，其中，TFT的导通和截止电流得以改进，并且通过更简单的工艺制造。
本发明的另一个目的是提供一种顶部栅极型TFT，它具有改进的导通和截止电流特性，并且通过更简单的工艺制造。
本发明的再一个目的在于提供一种形成TFT的方法，该TFT具有改进的导通和截止电流特性，并且通过更简单的工艺制造。
本发明部分基于这种发现，即当在由金属掺杂剂化合物形成的层上进行a-Si的晶化作用时，金属掺杂剂化合物极好地用作顶部栅极型TFT的电极。
根据本发明，制备了一种包括顶部栅极型薄膜晶体管(TFT)的半导体器件。根据本发明，半导体器件包括一个顶部栅极型薄膜晶体管(TFT)，所述顶部栅极型TFT形成在一个衬底上，并且包括：
沉积在所述衬底上的绝缘层；
由金属掺杂剂化合物形成的源电极和漏电极，所述的金属掺杂剂化合物沉积在所述绝缘层上；
沉积在所述绝缘层、以及所述源电极和所述漏电极上的多晶硅层；
通过所述掺杂剂自所述金属掺杂剂化合物的迁移而在所述金属掺杂剂化合物和所述多晶硅层之间形成的欧姆接触层；
沉积在所述多晶硅层上的栅极绝缘层；以及
形成在所述栅极绝缘层上的栅电极，其中，所述多晶硅层通过金属诱导横向结晶而晶化。
根据本发明，所述金属掺杂剂化合物可以包括选自包括Ni、Fe、Co、Pt、Mo、Ti、B和P的组的元素。
根据本发明，金属掺杂剂化合物可以是NiP或NiB。
根据本发明，所述金属掺杂剂化合物可以是NiP，且P的浓度可以从0.5at％(原子百分比)到10at％变化。
根据本发明，所述金属掺杂剂化合物可以是NiB，且B的浓度可以从0.25at％至2.0at％变化。
根据本发明，可以在所述衬底上形成一个光遮挡层，并且可以排列多个TFT，以在所述半导体器件中形成一个有源矩阵，使得所述半导体器件用作有源矩阵液晶显示器。
根据本发明，可以排列多个TFT，以在所述半导体器件中形成一个有源矩阵，使得半导体器件用作有源矩阵电致发光显示器或图象传感器。
根据本发明，制备一种顶部栅极型薄膜晶体管(TFT)。所述顶部栅极型TFT形成在衬底上并且包括：
沉积在所述衬底上的绝缘层；
由金属掺杂剂化合物形成的源电极和漏电极，所述金属掺杂剂化合物Ni沉积在所述绝缘层上；
沉积在所述绝缘层、以及所述源电极和所述漏电极上的多晶硅(多晶-Si)；
通过所述掺杂剂自所述金属掺杂剂化合物的迁移而形成在所述金属掺杂剂化合物和所述多晶硅层之间的欧姆接触层；
沉积在所述多晶硅层上的栅极绝缘层；以及
形成在所述栅极绝缘层上的栅电极，其中，所述多晶硅层通过金属诱导的横向结晶而晶化。
根据本发明，所述金属掺杂剂可以包括选自包含Ni、Fe、Co、Pt、Mo、Ti、B和P的组的元素。
根据本发明，所述金属掺杂剂化合物可以是NiP或NiB。
根据本发明，所述金属掺杂剂化合物可以是NiP，且P的浓度可以从0.5at％到10at％变化。
根据本发明，所述金属掺杂剂化合物可以是NiB，且B的浓度可以从0.25at％到2.0 at％变化。
根据本发明，可以在所述衬底上形成光遮挡层，并且可以排列多个所述的TFT，以形成有源矩阵，使得所述顶部栅极型TFT包括在有源矩阵液晶显示器内。
根据本发明，可以排列多个所述的TFT以形成一个有源矩阵，使得所述顶部栅极型TFT包括在有源矩阵电致发光显示器或图象传感器中。
根据本发明，提供一种形成顶部栅极型TFT的方法。该方法包括步骤：
提供支撑TFT结构的衬底；
在所述衬底上沉积绝缘层；
在所述绝缘层上沉积金属掺杂剂化合物；
在所述金属掺杂剂化合物上构图，以形成源电极和漏电极；
在所述绝缘层和所述金属掺杂剂化合物上沉积a-Si层；
在所述a-Si层上沉积一个栅绝缘层；
在所述栅绝缘层上沉积栅极材料；
构图所述各层以在所述衬底上形成顶部栅极型TFT结构；以及
退火所述a-Si层，以获得具有自对齐晶界的多晶硅(多晶-Si)层，并在所述金属掺杂剂化合物和所述多晶硅层之间形成欧姆接触层。
根据本发明，所述a-Si层的晶化从所述a-Si层的外部横向位置开始，并进行到所述a-Si层的内部，使得在所述多晶硅层的大致中间部分以自对齐的方式形成晶界。
根据本发明，所述金属掺杂剂化合物可包括选自包含Ni、Fe、Co、Pt、Mo、Ti、B和P的组的元素。
根据本发明，所述金属掺杂剂化合物可以是NiP或NiB。
根据本发明，该方法还包括在所述衬底上沉积光遮挡层的步骤。
根据本发明，提供一种形成顶部栅极型TFT的方法，该方法包括步骤：
提供支撑TFT结构的衬底；
在所述衬底上沉积绝缘层；
在所述绝缘层上沉积金属掺杂剂化合物；
对于第一构图过程，构图所述金属掺杂剂化合物，以形成源电极和漏电极；
在所述绝缘层和所述金属掺杂剂化合物上沉积a-Si层；
退火所述a-Si层，以获得具有自对齐晶界的多晶硅(多晶-Si)层，并在所述金属掺杂剂化合物和多晶硅层之间形成欧姆接触层；
在所述多晶硅层上形成栅绝缘层；
在所述栅绝缘层上沉积栅极材料；以及
构图所述各层，以在所述衬底上形成所述顶部栅极型TFT结构。
以下，通过结合附图中描述的非限定性实施例的详细描述，本发明将得以理解。
                         附图说明
现在，将参考附图仅以举例的方法对本发明的优选实施例进行描述，其中：
图1显示顶部栅极型TFT的常规结构和制造方法；
图2显示根据本发明的TFT；
图3显示根据本发明的TFT结构的放大层结构；
图4显示根据本发明TFT结构的另一实施例；
图5显示通过每个工艺步骤而在衬底上形成的结构，这些步骤用以形成根据本发明的用于液晶显示器的TFT结构；
图6显示通过每个工艺步骤而在衬底上形成的结构，这些步骤用以形成根据本发明的用于液晶显示器的TFT结构；
图7显示蚀刻NiP或NiB层之前和之后的本发明的TFT结构；以及
图8显示一个包括有源矩阵型TFT布局的半导体器件的平面视图，其中，TFT根据本发明形成。
                         具体实施方式
图2显示一种根据本发明的适用于液晶显示器的顶部栅极型TFT的示意性截面图。图2所示的顶部栅极型TFT包括衬底1、光遮挡层2和绝缘层3。衬底1可以选自碱玻璃，如钠-钙玻璃，硼-硅酸盐玻璃、铝-硼-硅酸盐玻璃以及基本上不包含碱性元素的无碱玻璃和石英玻璃。光遮挡层2通过诸如溅射法或真空蒸镀等适当的沉积法沉积在衬底1上，从而阻挡光通过衬底1。当根据本发明的半导体器件用作电致发光器件或CCD(电荷耦合器)时，因为衬底1的透明性不是必须的，所以根据具体的用途，衬底1可以选自任何适当的衬底，该适当的衬底选自玻璃、金属、金属氧化物、陶瓷、单晶硅等。
光遮挡层2可以选自例如GeSi：H、GeOx、GeNx的锗化合物，例如NbOx的钕化合物，例如MoCr的铬(Cr)和钼(Mo)或它们的合金。光阻挡层2的厚度优选在200nm至300nm变化。在衬底1和光遮挡层2上还沉积SiOx的绝缘层3，以防止电流经遮挡层2泄漏，还改善液晶显示器的性能。绝缘层3可以选自绝缘材料，例如除SiOx以外的SiNx或SiOxNy，只要获得可接受的性能。
在绝缘层3上形成源电极4和漏电极5。在图2所示的实施例中，源电极和漏电极4、5由具有约200nm厚度的NiP合金制成。我们发现，归因于NiP导致的金属诱导结晶，NiP合金可适当地诱发a-Si向具有足够晶体尺寸的多晶硅的结晶，并且通过同时的源自NiP的P掺杂在NiP和多晶硅之间提供欧姆接触。在本发明中，由包括Ni、Fe、Co、Pt、Mo、Ti、P和B的组制备的其它合金可以用于提供金属诱导的结晶，以及与多晶硅的充分欧姆接触。在图2所示的TFT结构中，多晶硅层6形成在源电极和漏电极4、5上。多晶硅层6由等离子体CVD(化学气相沉积)工艺沉积的a-Si的金属诱导结晶经退火而形成。
在本发明中，包含在作为Si的主掺杂剂的金属中的P或B的浓度，对于P的浓度可以从0.25至10at％变化，对于B的浓度更优选地从0.5到2.0at％变化，从而使掺杂的多晶硅层6的体电阻率为10-2cm量级，使得实现电极4、5和多晶硅层6之间的欧姆接触。
图3显示源电极4和漏电极5的周围的放大截面图。为了使解释简化，不描述图2所示的上层。如图3所示，当多晶硅层通过退火处理制备时，通过P原子从源电极4和漏电极5的迁移还形成接触层7，使得电极4、5与多晶硅层6之间的欧姆接触得以实现，并且防止了在被设计成液晶板时的缺陷。本发明人发现，这种欧姆接触在退火时通过淀析在NiP晶界处的P原子的迁移而获得。在图3所示的实施例中，在电极4、5与多晶硅层6之间可以存在除晶界8之外的晶界，因此P在接触表面有效而均匀地淀析。然后，邻近NiP的a-Si层通过淀析的P原子充分掺杂，同时在用于金属诱导结晶的退火处理之下转变为多晶硅。如上所述，本发明排除了常规制造方法中包含的掺杂步骤，使得TFT结构的制造工艺被显著简化，从而降低了包含本发明的TFT结构的半导体器件的成本。
图3还显示了大致在晶化的多晶硅层6的中部形成的晶界8。多晶硅层6可以从a-Si层的横向侧6a、6b开始结晶，并且结晶以相等的速率到达所述实施例中的多晶硅层6的中部，从而在多晶硅层的中部形成自对准晶界8(金属诱导横向结晶)。结晶还从源电极4和漏电极5的表面向上发生，然后由于适当定义的多晶硅结构以及电极4、5和多晶硅层6之间的均匀层边界而降低了截止电流和导通电流的不均匀性。在本发明中，结晶还可能在a-Si层中的任何横向位置开始，但是，晶界可能大致在多晶硅层6的中部形成，只要a-Si层中的温度分布均匀地分布。
再参照图2，栅极绝缘层9和栅电极10形成在多晶硅层6上以提供顶部栅极型TFT器件结构。栅极绝缘层9可以由比绝缘层3更易于蚀刻的材料形成。在图2所示的实施例中，通过现有技术中公知的适当方法，如采用用SiH4+NH3的等离子体CVD，绝缘层3由SiOx形成，而栅极绝缘层9由SiNx形成。
栅电极10可以由选自包括Al、Ta、Cr、Mo、MoTa、ITO及其形成的任意合金的组的任意公知的金属或合金形成。栅极材料的沉积可以通过任何适当的方法进行，如化学气相沉积、诸如溅射或真空蒸镀的物理气相沉积。
图4显示根据本发明的TFT结构的另一实施例。图4中所示的TFT结构可以包含在例如电致发光显示器件中。如图4所示，因为假设图4所示的电致发光显示器件利用非透明衬底1构成，所以TFT结构具有与图3所示的TFT结构相同的结构，除不沉积光遮挡层2以外。当与一个适当的衬底结合时，相同的TFT结构也用于构造图象传感器，如电荷耦合器件(CCD)。
图5显示了通过形成TFT结构的每个工艺步骤在衬底1上形成的结构。在图5所示的实施例中，假设TFT用于液晶显示器件。如图5(a)所示，通过任意适当的沉积技术，如化学气相沉积、溅射或蒸镀，第一光遮挡层2沉积在衬底1上，随后通过诸如光刻的构图步骤而被构图成所需的形状。
接下来，工艺开始绝缘层3的沉积步骤，如图5(b)所示。沉积绝缘层3以覆盖衬底1和光遮挡层2。在所述的实施例中，通过利用等离子体CVD在衬底1上沉积SiOx而形成绝缘层。
接下来，根据本发明的工艺开始NiP或NiB层11的沉积步骤，如图5(c)所示。这种NiP或NiB层可以通过任何适当的沉积法如CVD、溅射、蒸镀或电镀而沉积。在本发明中，有用的沉积方法包括溅射和电镀。当溅射法用于沉积NiP层11时，因为纯P靶不易得到或不实用，所以使用一种适当的复合靶，该靶已在Ni中包含了所需浓度的P。
当把溅射法用于沉积NiB层时，因为B靶易于得到，所以既可以用复合靶，也可以用两个分离的靶。如果采用分离的靶，则可以在基于Ni的合金中调节掺杂剂B的浓度，从而优化TFT器件的性能。溅射法可以从任何公知的方法中选择，并且本领域的任何技术人员可以容易地选择溅射条件。例如，根据靶的面积，一般的条件是，功率在200W至3kW范围内的RF(射频)或DC(直流)放电，10与200毫乇(mtorr)之间的Ar。
在本发明的另一个实施例中，可以通过化学镀有利地获得NiP或NiB层11。NiP的电镀溶液可以通过混合一水合次磷酸钠(还原剂)、柠檬酸钠(复合剂)和硫酸镍制备。此混合物可以包含一种表面活性剂和用于稳定化学镀池中的混合物的其它添加剂。当用化学镀沉积NiP或NiB层11时，化学镀溶液的pH值一般可以为4到5(弱酸性)或8到10(碱性)。
碱性溶液可以通过加入氢氧化铵和硼酸制备。用于镀NiB层的池采用DMAB(二甲烷硼烷)作为还原剂，它可以从L.L.C的Shipley公司商业获得。沉积的NiP或NiB中的P或B的量可以作为化学镀池的pH值的函数而变化。本发明人发现，在化学镀中，NiP中的P量可以从5到10at％变化，而NiB中的B量可以远小于NiP中的P量，且一般可以在0.25到1at％变化。
图5(d)显示蚀刻NiP或NiB层11之后本发明的TFT结构。沉积NiP或NiB层11之后，工艺使用适当的公知光致抗蚀剂开始构图过程，以形成源电极和漏电极4、5，如图5(d)所示。在构图过程中，即图5(d)所示的光刻过程中，可以使用任何正性工作的光致抗蚀剂或负性工作的光致抗蚀剂，只要获得图5(d)所示的所需微图案。
随后，通过包括H3PO4、HNO3和CH3COOH(PAN)的蚀刻剂刻蚀NiP或NiB。随着掺杂剂浓度变得越来越高，NiP层变得更易于蚀刻。为了蚀刻具有非常低掺杂剂浓度的NiB层，通过PAN蚀刻的蚀刻速率非常低，因此用更强的HNO3蚀刻NiB层。本发明也可以用其它的蚀刻剂，只要NiP或NiB层可以被充分地蚀刻。
通过利用等离子体CVD沉积具有约200nm厚度的a-Si层12，进一步覆盖构图后的源电极4和漏电极5。在所述的方法中，随后在a-Si层12上沉积包含SiNx的栅极绝缘层9和包含例如铝的栅电极材料13，以形成TFT结构。图6(a)显示执行以上沉积后的结构。
接下来，在栅电极材料13上涂覆光致抗蚀剂层，并通过穿过光掩模(未示出)的UV(紫外)光曝光光致抗蚀剂层，之后进行显影，光致抗蚀剂图案14形成在栅电极材料13上，如图6(b)所示。
在下一步骤中，蚀刻栅电极材料13、栅极绝缘层9和a-Si层12以形成根据本发明的TFT结构，如图7所示。栅电极材料13的蚀刻可以通过使用作为刻蚀剂的水溶液的各向同性刻蚀进行，该溶液选自包括H3PO4、HNO3和CH3COOH以及它们的任意混合物的组。本发明可以采用干法刻蚀工艺，其中，HCl或BCl3用作蚀刻剂。优选的是，过度刻蚀(over-etch)栅电极材料13以获得栅电极10周围的一个偏移长度，如图7(b)所示。通过将CF4和O2用作蚀刻剂的诸如反应离子蚀刻(RIE)的非各向同性蚀刻，蚀刻过程进一步开始对栅极绝缘层9和a-Si层12的蚀刻。
然后，由此获得的TFT结构经受退火处理，用以通过在400摄氏度到550摄氏度的温度下从几小时到几十小时的金属诱导过程，把a-Si层12晶化成多晶硅层6。在退火过程中，P在晶界周围淀析，并且淀析的P有效地迁移到Si中，形成接触层7。上述退火可以应用到刚在a-Si层12沉积之后的早期步骤中。
图8显示一种包括有源矩阵型TFT分布的半导体器件的平面视图，其中TFT根据本发明形成。根据本发明的半导体器件构建在TFT阵列衬底15上，并且在衬底15上沉积了多个像素电极16。根据具体应用，像素电极16可以由任何适当的材料形成。例如，当半导体器件用作有源矩阵型液晶显示器时，像素电极16可以由透明的导电材料如ITO、IZO、ATO或SnO2形成。源电极4连结到象素电极16上，漏电极5连结到信号线17a上。栅电极10形成在源电极和漏电极4、5上，并连结到栅极线18上。在图8所示的实施例中，设置有电容控制线19。
当把半导体器件用作有源矩阵型电致发光显示器件时，可以使用相同的导电材料，但是，可以采用任何具有足够电导率的导体材料，而不考虑透明度。当半导体器件用作如CCD的传感器时，像素电极16可以用光载流子产生材料如a-Si、单晶硅或多晶硅Si代替。在用到CCD中时，整个结构可以构建在单晶硅衬底上。
包含在半导体器件中的TFT显示出优秀的电子学性能，具有源于通过金属诱导的横向晶化形成的多晶硅层以及接触层的均匀形成的改善的开关性能。另外，根据本发明的TFT可以通过不包括掺杂步骤的简化工艺和简化的PEP工艺构造，因此根据本发明，半导体器件的制造成本显著降低。
虽然本发明已经参照其优选实施例得以具体地显示和描述，但本领域的技术人员将理解到，在不脱离本发明的实质和范围的情况下，可以作出形式上和细节上的前述和其它改变。

Claims (20)

1.一种包括顶部栅极型薄膜晶体管的半导体器件，所述的顶部栅极型薄膜晶体管形成在衬底上，所述的顶部栅极型薄膜晶体管包括：
沉积在所述衬底上的绝缘层；
由金属掺杂剂化合物形成的源电极和漏电极，所述金属掺杂剂化合物沉积在所述绝缘层上；
沉积在所述绝缘层，以及所述源电极和所述漏电极上的多晶硅层；
通过所述掺杂剂自所述金属掺杂剂化合物的迁移，在所述金属掺杂剂化合物和所述多晶硅层之间形成的欧姆接触层；
沉积在所述多晶硅层上的栅极绝缘层；以及
形成在所述栅极绝缘层上的栅电极，其中，所述多晶硅层通过金属诱导的横向结晶而晶化。
2.如权利要求1所述的半导体器件，其特征在于，所述金属掺杂剂化合物包括选自包含Ni、Fe、Co、Pt、Mo、Ti、B和P的组的元素。
3.如权利要求1所述的半导体器件，其特征在于，所述金属掺杂剂化合物包括NiP或NiB。
4.如权利要求1所述的半导体器件，其特征在于，所述金属掺杂剂化合物是NiP，且P的浓度在0.5at％到10at％的范围内变化。
5.如权利要求1所述的半导体器件，其特征在于，所述金属掺杂剂化合物是NiB，且B的浓度在0.25at％到2.0at％的范围内变化。
6.如权利要求1所述的半导体器件，其特征在于，在所述衬底上形成光遮挡层，并且排列多个所述的薄膜晶体管而在所述半导体器件中形成有源矩阵，使得所述半导体器件用作有源矩阵液晶显示器。
7.如权利要求1所述的半导体器件，其特征在于，排列多个所述的薄膜晶体管，从而在所述半导体器件中形成有源矩阵，使得所述半导体器件用作有源矩阵电致发光显示器或图象传感器。
8.一种顶部栅极型薄膜晶体管，所述顶部栅极型薄膜晶体管形成在衬底上，所述顶部栅极型薄膜晶体管包括：
沉积在所述衬底上的绝缘层；
由金属掺杂剂化合物形成的源电极和漏电极，所述金属掺杂剂化合物沉积在所述绝缘层上；
沉积在所述绝缘层，以及所述源电极和所述漏电极上的多晶硅层；
通过所述掺杂剂自所述金属掺杂剂化合物的迁移，在所述金属掺杂剂化合物和所述多晶硅层之间形成的欧姆接触层；
沉积在所述多晶硅层上的栅极绝缘层；以及
形成在所述栅极绝缘层上的栅电极，其中，所述多晶硅层通过金属诱导的横向结晶而晶化。
9.如权利要求8所述的顶部栅极型薄膜晶体管，其特征在于，所述金属掺杂剂包括选自包含Ni、Fe、Co、Pt、Mo、Ti、B和P的组的元素。
10.如权利要求8所述的顶部栅极型薄膜晶体管，其特征在于，所述金属掺杂剂化合物是NiP或NiB。
11.如权利要求8所述的顶部栅极型薄膜晶体管，其特征在于，所述金属掺杂剂化合物是NiP，且P的浓度在0.5at％到10at％的范围内变化。
12.如权利要求8所述的顶部栅极型薄膜晶体管，其特征在于，所述金属掺杂剂化合物是NiB，且B的浓度在0.25at％到2.0at％的范围内变化。
13.如权利要求8所述的顶部栅极型薄膜晶体管，其特征在于，在所述衬底上形成光遮挡层，并且排列多个所述的薄膜晶体管以形成有源矩阵，使得所述的顶部栅极型薄膜晶体管包括在有源矩阵液晶显示器内。
14.如权利要求8所述的顶部栅极型薄膜晶体管，其特征在于，排列多个所述的薄膜晶体管，从而形成一个有源矩阵，使得所述的顶部栅极型薄膜晶体管包括在有源矩阵电致发光显示器或图象传感器内。
15.一种形成顶部栅极型薄膜晶体管的方法，包括步骤：
提供支撑薄膜晶体管结构的衬底；
在所述衬底上沉积绝缘层；
在所述绝缘层上沉积金属掺杂剂化合物；
构图所述的金属掺杂剂化合物，以形成源电极和漏电极；
在所述绝缘层和所述金属掺杂剂化合物上沉积非晶硅层；
在所述非晶硅层上沉积栅绝缘层；
在所述栅绝缘层上沉积栅极材料；
构图所述的各层，以在所述衬底上形成顶部栅极型薄膜晶体管结构；以及
退火所述非晶硅层，以获得具有自对准晶界的多晶硅层，并在所述金属掺杂剂化合物和所述多晶硅层之间形成欧姆接触层。
16.如权利要求15所述的形成顶部栅极型薄膜晶体管的方法，其特征在于，所述非晶硅的晶化从所述非晶硅层的外部横向位置开始，并进行到所述非晶硅层的内部，使得大致在所述多晶硅层的中部以自对准的方式形成晶界。
17.如权利要求15所述的形成顶部栅极型薄膜晶体管的方法，其特征在于，所述金属掺杂剂化合物包括选自包含Ni、Fe、Co、Pt、Mo、Ti、B和P的组的元素。
18.如权利要求15所述的形成顶部栅极型薄膜晶体管的方法，其特征在于，所述金属掺杂剂化合物是NiP或NiB。
19.如权利要求15所述的形成顶部栅极型薄膜晶体管的方法，其特征在于，还包括在所述衬底上沉积光遮挡层的步骤。
20.一种形成顶部栅极型薄膜晶体管的方法，包括步骤：
提供支撑薄膜晶体管结构的衬底；
在所述衬底上沉积绝缘层；
在所述绝缘层上沉积金属掺杂剂化合物；
构图所述的金属掺杂剂化合物，以形成源电极和漏电极；
在所述绝缘层和所述金属掺杂剂化合物上沉积非晶硅层；
退火所述非晶硅层，以获得具有自对准晶界的多晶硅层，并在所述金属掺杂剂化合物和所述多晶硅层之间形成欧姆接触层；
在所述多晶硅层上形成栅绝缘层；
在所述栅绝缘层上沉积栅极材料；以及
构图所述的各层，以在所述衬底上形成所述的顶部栅极型薄膜晶体管结构。
CNB011440511A 2001-01-18 2001-12-28 薄膜晶体管及其制造方法和包括该晶体管的半导体器件 Expired - Lifetime CN1183604C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/765,134 2001-01-18
US09/765,134 US6566687B2 (en) 2001-01-18 2001-01-18 Metal induced self-aligned crystallization of Si layer for TFT

Publications (2)

Publication Number Publication Date
CN1366351A true CN1366351A (zh) 2002-08-28
CN1183604C CN1183604C (zh) 2005-01-05

Family

ID=25072732

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011440511A Expired - Lifetime CN1183604C (zh) 2001-01-18 2001-12-28 薄膜晶体管及其制造方法和包括该晶体管的半导体器件

Country Status (5)

Country Link
US (1) US6566687B2 (zh)
JP (1) JP4663202B2 (zh)
KR (1) KR100462508B1 (zh)
CN (1) CN1183604C (zh)
TW (1) TW522572B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004063805A1 (en) * 2002-12-03 2004-07-29 Quanta Display Inc. Pixel structure and thin film transistor array
CN100397661C (zh) * 2005-07-12 2008-06-25 南开大学 金属诱导单一方向横向晶化薄膜晶体管器件及其制备方法
CN106129112A (zh) * 2016-07-04 2016-11-16 华为技术有限公司 一种基于二维半导体的电子器件及其制造方法
CN107785461A (zh) * 2016-08-25 2018-03-09 西安电子科技大学 一种激光辅助再晶化Ge/Si虚衬底上直接带隙Ge及其制备方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100496287B1 (ko) * 2002-08-03 2005-06-20 삼성에스디아이 주식회사 실리콘 박막의 결정화 방법, 이를 이용한 박막 트랜지스터및 상기 박막 트랜지스터를 구비한 평판 디스플레이 소자
GB0316395D0 (en) 2003-07-12 2003-08-13 Hewlett Packard Development Co A transistor device with metallic electrodes and a method for use in forming such a device
GB2404082A (en) * 2003-07-12 2005-01-19 Hewlett Packard Development Co Semiconductor device with metallic electrodes and method of forming a device
US7018468B2 (en) * 2003-11-13 2006-03-28 Sharp Laboratories Of America, Inc. Process for long crystal lateral growth in silicon films by UV and IR pulse sequencing
US20060210837A1 (en) * 2004-04-16 2006-09-21 Fuji Electric Device Method of plating on a glass base plate, a method of manufacturing a disk substrate for a perpendicular magnetic recording medium, a disk substrate for a perpendicular magnetic recording medium, and a perpendicular magnetic recording medium
JP4479528B2 (ja) * 2004-07-27 2010-06-09 富士電機デバイステクノロジー株式会社 ガラス基体へのめっき方法、そのめっき方法を用いる磁気記録媒体用ディスク基板の製造方法及び垂直磁気記録媒体の製造方法
JP4479571B2 (ja) * 2005-04-08 2010-06-09 富士電機デバイステクノロジー株式会社 磁気記録媒体の製造方法
KR101293566B1 (ko) * 2007-01-11 2013-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101108178B1 (ko) * 2010-07-27 2012-01-31 삼성모바일디스플레이주식회사 박막 트랜지스터 센서 및 박막 트랜지스터 제조 방법
US9082169B2 (en) * 2010-12-01 2015-07-14 Brainlab Ag Longitudinal monitoring of pathology
KR102281848B1 (ko) 2015-01-26 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터 제조 방법과 박막 트랜지스터
US10679847B2 (en) 2018-03-01 2020-06-09 International Business Machines Corporation Self-aligned spacerless thin film transistor
CN109212854B (zh) * 2018-08-29 2021-06-01 武汉华星光电技术有限公司 一种ltps阵列基板的制造方法
JP7516736B2 (ja) 2019-10-18 2024-07-17 富士電機株式会社 半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02163971A (ja) * 1988-12-16 1990-06-25 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JP2852853B2 (ja) 1993-07-27 1999-02-03 株式会社半導体エネルギー研究所 半導体装置の製造方法
US5604360A (en) 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
JPH06275835A (ja) * 1993-03-18 1994-09-30 Kawasaki Steel Corp 薄膜トランジスタ
JP3105396B2 (ja) * 1994-05-20 2000-10-30 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
FR2732781B1 (fr) * 1995-04-07 1997-06-20 Thomson Lcd Procede de fabrication de matrice active tft pour ecran de systeme de projection
JP2776411B2 (ja) * 1995-10-23 1998-07-16 日本電気株式会社 順スタガ型薄膜トランジスタ及びその製造方法
JPH09213966A (ja) 1996-01-31 1997-08-15 Sharp Corp 半導体装置の製造方法
JP2757850B2 (ja) * 1996-04-18 1998-05-25 日本電気株式会社 薄膜トランジスタおよびその製造方法
GB9617885D0 (en) * 1996-08-28 1996-10-09 Philips Electronics Nv Electronic device manufacture
KR100225097B1 (ko) * 1996-10-29 1999-10-15 구자홍 액정표시장치 및 그 제조방법
JP4401448B2 (ja) 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100537882B1 (ko) * 1997-08-25 2006-03-14 삼성전자주식회사 액정표시장치및그제조방법
GB9726511D0 (en) * 1997-12-13 1998-02-11 Philips Electronics Nv Thin film transistors and electronic devices comprising such
KR100482460B1 (ko) * 1998-10-28 2005-09-02 비오이 하이디스 테크놀로지 주식회사 액정 표시 장치의 폴리실리콘-박막 트랜지스터 형성방법
US6579749B2 (en) * 1998-11-17 2003-06-17 Nec Corporation Fabrication method and fabrication apparatus for thin film transistor
KR100317641B1 (ko) * 1999-05-21 2001-12-22 구본준, 론 위라하디락사 박막 트랜지스터 및 그 제조방법
US6245602B1 (en) * 1999-11-18 2001-06-12 Xerox Corporation Top gate self-aligned polysilicon TFT and a method for its production
US6136702A (en) * 1999-11-29 2000-10-24 Lucent Technologies Inc. Thin film transistors
JP2002050764A (ja) * 2000-08-02 2002-02-15 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、アレイ基板、液晶表示装置、有機ｅｌ表示装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004063805A1 (en) * 2002-12-03 2004-07-29 Quanta Display Inc. Pixel structure and thin film transistor array
CN100397661C (zh) * 2005-07-12 2008-06-25 南开大学 金属诱导单一方向横向晶化薄膜晶体管器件及其制备方法
CN106129112A (zh) * 2016-07-04 2016-11-16 华为技术有限公司 一种基于二维半导体的电子器件及其制造方法
US11088032B2 (en) 2016-07-04 2021-08-10 Huawei Technologies Co., Ltd. Electronic device based on two-dimensional semiconductor and method for manufacturing electronic device
CN107785461A (zh) * 2016-08-25 2018-03-09 西安电子科技大学 一种激光辅助再晶化Ge/Si虚衬底上直接带隙Ge及其制备方法
CN107785461B (zh) * 2016-08-25 2019-06-07 西安电子科技大学 一种激光辅助再晶化Ge/Si虚衬底上直接带隙Ge及其制备方法

Also Published As

Publication number Publication date
US20020093017A1 (en) 2002-07-18
KR100462508B1 (ko) 2004-12-17
JP4663202B2 (ja) 2011-04-06
US6566687B2 (en) 2003-05-20
TW522572B (en) 2003-03-01
JP2002280391A (ja) 2002-09-27
KR20020061510A (ko) 2002-07-24
CN1183604C (zh) 2005-01-05

Similar Documents

Publication Publication Date Title
CN1183604C (zh) 薄膜晶体管及其制造方法和包括该晶体管的半导体器件
KR101109623B1 (ko) 박막트랜지스터와 그 제조방법.
CN1288715C (zh) 硅薄膜结晶方法、用该方法的薄膜晶体管及其平板显示器
KR20060107107A (ko) 박막트랜지스터와 그 제조방법
CN1309034C (zh) 底栅控制型多晶硅薄膜晶体管的制造方法
KR100882402B1 (ko) 액정표시장치의 기판 및 그 제조방법
CN1884618A (zh) 蚀刻剂及用其制造互连线和薄膜晶体管基板的方法
CN102969250B (zh) Ltps薄膜及薄膜晶体管的制备方法,阵列基板及显示装置
JP2004304140A (ja) 薄膜トランジスタとその製造方法
CN1680992A (zh) 具有驱动电路的液晶显示器件及其制造方法
CN1913146A (zh) 薄膜导体及其制造方法
CN1353448A (zh) 一种用于结晶硅层的方法
WO2004070848A1 (en) Transistor for active matrix display and a method for producing said transistor
CN1734334A (zh) 液晶显示器件及其制造方法
CN1577434A (zh) 薄膜半导体器件和薄膜半导体器件的制造方法
CN1637474A (zh) 液晶显示器件及其制造方法
TWI290006B (en) A method for fabricating LTPS-OLED
CN1379914A (zh) 薄膜晶体管、其制造方法以及使用它的液晶装置
CN1126154C (zh) 有源矩阵型显示装置
CN101043006A (zh) 薄膜电晶体的制造方法
CN101136429B (zh) 半导体薄膜、薄膜晶体管、其制造方法以及半导体薄膜的制造装置
CN109727875A (zh) 一种薄膜晶体管的制作方法和显示面板
TW200535770A (en) Structure of low temperature poly-silicon and method of fabricating the same
KR100731732B1 (ko) 박막트랜지스터 및 그 제조 방법과 이를 이용한 평판 표시장치
CN108231693B (zh) 阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: YOUDA PHOTOELECTRIC CO., LTD.

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINE CORP.

Effective date: 20060707

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20060707

Address after: Taiwan, China Hsinchu science and Technology Park, Hsinchu City Road, No. two

Patentee after: AU Optronics Corporation

Address before: American New York

Patentee before: International Business Machines Corp.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20050105