CN1319239A - 制造陶瓷电子元件的方法 - Google Patents

制造陶瓷电子元件的方法 Download PDF

Info

Publication number
CN1319239A
CN1319239A CN00801533A CN00801533A CN1319239A CN 1319239 A CN1319239 A CN 1319239A CN 00801533 A CN00801533 A CN 00801533A CN 00801533 A CN00801533 A CN 00801533A CN 1319239 A CN1319239 A CN 1319239A
Authority
CN
China
Prior art keywords
conductive layer
technology
potsherd
ceramic electronic
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00801533A
Other languages
English (en)
Other versions
CN1206677C (zh
Inventor
仓光秀纪
长井淳夫
坂口佳也
三浦克之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1319239A publication Critical patent/CN1319239A/zh
Application granted granted Critical
Publication of CN1206677C publication Critical patent/CN1206677C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • H01G4/308Stacked capacitors made by transfer techniques
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0156Temporary polymeric carrier or foil, e.g. for processing or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H05K3/4667Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49163Manufacturing circuit on or in base with sintering of base

Abstract

制造陶瓷电子元件的方法包括:第一工艺,提供至少包含陶瓷成分和聚乙烯的陶瓷片以及提供在一基底膜上形成的导电层;第二工艺,把导电层堆叠在陶瓷片上并加压,然后剥离基底膜;第三工艺,把陶瓷片置于导电层上;第四工艺,把导电层堆叠在陶瓷片上并加压,然后剥离基底膜;第五工艺,通过重复第三和第四工艺来形成层叠体;以及第六工艺,烧结层叠体。可避免多层陶瓷电子元件中的电极层之间的短路。增加成品率。本方法在生产层叠大量层且层厚非常薄的多层陶瓷电容器时尤其有效。

Description

制造陶瓷电子元件的方法
技术领域
本发明涉及制造诸如多层陶瓷电容器等陶瓷电子元件的方法。
背景技术
多层陶瓷电容器是陶瓷电子元件中的一个系列,在图8的局部切除的透视图中示出该电容器。多层陶瓷电容器包括多个介质层1、多个导电层2以及至少两个外部电极3。每个导电层2交替地连到两个外部电极3中的相应电极。
以下描述制造多层陶瓷电容器的常规方法。
通过印刷工艺在陶瓷片或介质层1上印上某一特定图案的金属糊,此金属糊以后变为导电层2。把其上印有金属糊的多个陶瓷片堆叠在一起,从而导电层2相互面对其间插入一陶瓷片,以形成多层主体。
然后,烧结多层主体,然后在覆盖暴露的导电层2的烧结体的两端提供外部电极3。
近来,介质层的厚度变得越来越薄,以增加多层陶瓷电容器的电容。在H5-190043号日本专利公开中揭示了较薄的介质层的一个例子,它揭示了由聚乙烯形成的陶瓷片和陶瓷元件。
然而,与普遍使用的以陶瓷成分和载体(vehicle)(诸如树脂、增塑剂和有机溶剂)制造的陶瓷片相比,该陶瓷片具有明显高的多孔性。结果,如果在多层陶瓷电容器的常规制造过程中使用这些片,这些片允许印在其上的金属成分渗透入陶瓷片中。
常规制造方法的问题是由于陶瓷片内部渗透的金属成分而引起导电层2之间的短路。
这一问题并非多层陶瓷电容器所独有,其它类型的多层陶瓷元件也存在此问题。本发明针对以上问题,且旨在提供一种消除短路引起的缺陷的陶瓷电子元件制造方法。
发明内容
本发明的制造陶瓷电子元件的方法包括以下处理步骤;
第一工艺,提供至少包含陶瓷成分和聚乙烯的陶瓷片以及提供包含金属成分及其载体且在一基底膜上形成的导电层;
第二工艺,把所述基底膜上形成的所述导电层堆叠在所述陶瓷片上从而导电层与陶瓷片形成接触,从基底膜自上而下对它们进行加压,然后剥离基底膜;
第三工艺,把所述陶瓷片置于导电层上;
第四工艺,把在所述基底膜上形成的所述导电层堆到陶瓷片上,从基底膜自上而下对它们进行加压,然后剥离基底膜;
第五工艺,通过重复所述第三和所述第四工艺来形成层叠体;以及
第六工艺,烧结层叠体。
由于不把金属糊直接印在陶瓷片上,而是将它首先印在基底膜上而形成导电层,然后再把该导电层移至陶瓷片上,所以防止了印刷期间金属糊渗透入陶瓷片中。即,抑制了导电层侵入陶瓷片。
由本发明的制造方法,可避免多层陶瓷电子元件中由电极层之间的短路所引起的缺陷。可增加成品率。本发明的制造方法明显地有效于制造多层芯片电容器,其中陶瓷片的厚度非常薄且堆起来的层的数目也很大。
附图概述
图1(a)是本发明示例实施例中的陶瓷片的剖面图;
图1(b)是本发明示例实施例中的导电层的剖面图;
图2是示出本发明示例实施例中的堆叠工艺的剖面图;
图3是示出本发明示例实施例中的堆叠工艺的剖面图;
图4是示出本发明示例实施例中的堆叠工艺的剖面图;
图5是示出本发明示例实施例中的堆叠工艺的剖面图;
图6是示出本发明示例实施例中的临时层叠体的剖面图;
图7是示出本发明示例实施例中的制造工艺的剖面图;以及
图8是常规多层陶瓷电容器的局部切除的透视图。
本发明的较佳实施方式
以下参考附图以多层陶瓷电容器作为一个例子来描述本发明的示例实施例。
第一实施例
图1-图6示出用来描述依据本发明的第一示例实施例的多层陶瓷电容器的堆叠工艺的剖面图。在各图中,标号10、11、12、13和14分别代表陶瓷片、导电层、基底膜、金属压板和临时层叠体。
首先,如图1(a)所示,提供重均分子量(以下叫做Mw)不止400,000的聚乙烯制成的多个陶瓷片10和包含钛酸钡作为主要成分的介质粉末,其多孔性为50%且有10μm厚。
如图1(b)所示,在聚对苯二甲酸乙二酯(PET)等膜制成的基底膜12的表面上印上分开制备的具有某一特定图案的金属糊,接着干燥。这样,提供了多个2.5μm厚的导电层11。
以上金属糊可由铂、金、钯、镍或铜或类似的金属制成。在本实施例,使用镍。对于金属糊的树脂,使用诸如乙基纤维素等纤维素衍生物树脂、丙烯酸树脂、丁缩醛树脂或这些材料的混合物。对于金属糊的增塑剂,使用诸如邻苯二甲酸苄丁酯等邻苯二甲酸酯增塑剂等。对于溶剂,使用醇、酯酮(esterketon)型、脂肪族或芳香族溶剂。
从不随后续工艺期间所加的压强或热量而变形或分解的材料中选出基底膜12的材料。考虑到市场上的成本和可获得性,PET或PEN(聚萘二甲酸乙二酯)是合适的。在本实施例中,使用PET。
导电层11中所包含的大多数溶剂在糊印刷后的干燥工艺中蒸发,其表面变得坚硬。因而,导电层11变为基本上是金属成分和增塑剂和树脂构成的有机成分(粘合剂)。
在导电层11与陶瓷片10形成接触时,相对于100份的金属成分,导电层11中所包含的粘合剂较好为5-15重量份(以下叫做份),更好为8-12份。原因在于:如果粘合剂小于5份,导电层11与陶瓷片10之间的粘接变弱,另一方面,如果粘合剂超过15份,金属糊变得太粘,从而不能以某一想要的图案把导电层11精确地置于陶瓷片上。此外,太多的粘合剂使得除去粘合剂需要过多的时间和氧气。
接着,如图2所示,把多个陶瓷片10放置堆叠在下压板13上,以通过上压板13压在一起而提供虚拟(dummy)层。把基底膜12上的导电层11置于虚拟层上,从而导电层11与陶瓷片10形成直接接触。然后,把它们压在一起,基底膜12位于上和下压板13之间。通过加压把导电层11和陶瓷片10粘在一起。在加压期间,较佳的是,在不低于包含在导电层11中的粘合剂的软化温度的温度下,与此同时,在不低于聚乙烯的软化点和粘合剂的分解温度之一的温度下对它们进行加热。
在把导电糊直接印在陶瓷片10上的常规方法中,导电层11与陶瓷片10之间的粘接强度足够高。然而,在本发明中,在基底膜12的表面上一次性形成导电层11,然后通过加压把它贴到陶瓷片上,从而需要有效地利用有限数量的粘合剂。在上述温度范围内通过热压把它们压在一起可增强陶瓷片10与导电层11之间的粘接。
在加热温度太高时,增塑剂渗出,使导电层11变硬变脆,从而陶瓷片10与导电层11之间的粘接强度下降。这在堆叠或烧结期间给层叠体引入了结构故障。如果树脂被分解,则陶瓷片10与导电层11之间的粘接变得不充分。此外,如果加热温度高于聚乙烯的软化点,则聚乙烯收缩且变得难于使层叠体精确地具有某一特定形状。如上所述,较佳的是把加压期间的加热温度控制在上述温度范围内。
如图3所示,下一个工艺是把基底膜12与导电层11分离。为了进行分离操作,有效的是在基底膜12上形成导电层11前在其表面上提供释放层(未示出)。释放层的材料可以是从丙烯酸树脂、三聚氰胺树脂、环氧树脂和硅酮树脂构成的组中的至少一个选出的。丙烯酸树脂和三聚氰胺树脂的混合物提供了想要的释放特性。除了极好的释放特性以外,硅酮树脂制成的释放层的优点还在于,它具有优良的抵抗溶剂、湿气等的耐受力。
接着,如图4和图5所示,把陶瓷片10层叠在导电层11上,以便压在一起。然后,如图2所示,再把一导电层11层叠在其上,以在相同的条件下压在一起。
把陶瓷片10和导电层11交替层叠到某一想要的层数,从而导电层11相互面对,且一陶瓷片10夹在其间。因而,获得如图6所示的临时层叠体14。
对整个临时层叠体14加压然后加热,然后切割成某一特定形状,接着除去粘合剂并烧结。
包含在陶瓷片10中的聚乙烯成分在陶瓷片10开始收缩时140℃的温度左右熔化。然而,应用压强以及随后在该压强下的加热进一步增强了陶瓷片10之间以及陶瓷片10与导电层11之间的粘接强度,同时也抑制了陶瓷片10沿表面方向的收缩。
在除去粘合剂时,较佳的是首先除去包含在多层体内的增塑剂,然后升高温度来除去树脂。如果从一开始就升高温度旨在除去增塑剂并同时除去树脂,则增塑剂和树脂可能相互反应而产生新的化合物,即使在粘合剂除去工艺完成后,该化合物也将留在多层体内。在层叠体14烧结且该化合物燃烧而消失时,可能会产生分层等结构故障。这导致由短路引起的较高缺陷率。
在粘合剂除去和烧结工艺中,需要调节气氛和其它工艺条件,从而使随后将成为导电层2的镍不过度氧化。
烧结工艺提供了如图8所示的烧结体,其中烧结主要由钛酸钡形成的介质层1以及主要由镍形成的导电层2。在露出导电层2的烧结体的两个端面处设有铜等材料制成的外部电极3。通过公知的方法对外部电极3进行镀敷,以完成一个完整的元件。
第二实施例
与第一实施例的不同之处在于,在第二实施例中,在每次堆叠陶瓷片10时不在第三工艺处进行加压。即,简单地把陶瓷片10层叠在导电层11上。在层叠后对导电层11进行加压时的后续步骤的同时,在上和下陶瓷片10之间以及在陶瓷片10与导电层11之间进行粘接。
其余制造过程与第一实施例保持相同。
与第一实施例相比,此实施例2中形成临时层叠体14的加压数目减半。加压操作的一个周期需花费1-30秒,这意味着具有大量层的元件的加压操作要使用大的时间量。堆叠工艺的成本是使产品成本较高的一个因素。堆叠成本在整个完成的元件的成本中占有高的比例;这在导电层2由碱金属形成时尤其明显。因而,加压工艺的数目减半具有减少大量成本的效果。
依据本实施例制造的层叠体以较低的成本来提供具有与第一实施例中基本上相同性能的完成元件有贡献。
第三实施例
以下参考附图来描述本发明的第三实施例。
第一和第三实施例相比,其不同之处在于,在本实施例中,预先把陶瓷片10和导电层11压在一起,以形成陶瓷片10与导电层11集成的片。然后,通过堆叠集成的片来进行制造操作。
首先,如图7所示把设置在基底膜12上的陶瓷片10和导电层11(以与第一和第二实施例中相同的方式制造)一起置于两个滚筒15a、15b之间,以通过加压把它们集成在一起。在集成后,剥离基底膜12,并把滚压过的片切割成某一特定的形状。如此提供了陶瓷片10与导电层11集成的片。
以与第一实施例相同的方式,在保护层上堆叠陶瓷片10与导电层11集成的片并进行加压。重复集成的片的堆叠操作,直到获得用于制造临时层叠体14的某一想要的层数。在堆叠结果导电层11向上暴露的情况下,重要的是采取适当的预防措施,从而使导电层11不粘到上压板13。实际的方法是在导电层11与压板13之间提供一防粘片。在堆叠后陶瓷片10位于上表面时不需要这样的方法。
其后采取与第一实施例中所述相同的工艺来完成整个元件。
利用滚筒15a、15b可快速地制造陶瓷片10与导电层11集成的片。即,与第一实施例相比,在本实施例中,层堆叠时的加压操作数减半,且减少了制造片所需的成本。结果,可减少完成的元件的成本。
在本实施例中,把陶瓷片10和导电层11压在一起,剥离基底膜12,然后把如此集成的片切割成某一特定形状的小片来进行堆叠。然而,取而代之,可在对层叠的层进行加压后去除基底膜12。
即,在本实施例中,陶瓷片10与导电层11集成的片的强度足以承受转移力,或它不需要由载体膜提供的任何加固。尽管在陶瓷片10极薄的情况下,基底膜12可保持原状,直到在堆叠该片时。这样做,将使片的转移变得更容易。
表1比较了在依据第一实施例到第三实施例与常规方法制造的各组多层陶瓷电容器中所发生的短路问题的比率,每个电容器具有150个有效层(图8中,被导电层2所夹的介质层1的数目)表1
   常规 第一实施例 第二实施例 第三实施例
短路比率    52%     3%     5%     4%
表1告诉我们,与通过常规制造方法制造的组相比,依据第一实施例到第三实施例制造的多层陶瓷电容器的组,其短路问题的比率极低。对短路电容器的剖面分析表明在导电层2之间发生短路。
因而,本发明的制造方法极大地减少了导电层之间的短路问题。因此,可明显地提高多层陶瓷电容器的成品率,继而能生产低成本的产品。
除了在以上示例实施例中已描述的以外,本发明提供了如下的附加特征:
(1)在描述本发明的实施例时,把多层陶瓷电容器用作一个例子。然而,本发明的制造方法还可应用于生产诸如多层变阻器、多层热敏电阻、多层电感器、多层压电变换器、多层陶瓷衬底等层叠陶瓷片和导电层而成为产品的陶瓷电子元件。
(2)对于减少短路缺陷,以贵金属还是以碱金属来形成导电层没有差别。然而,就减少完成的元件的成本而言,在以碱金属来形成导电层时,本发明的制造方法的效用变得很明显。
(3)本发明的效用对多孔性较高的陶瓷片变得很明显。该效用对多孔性高于30%的陶瓷片尤其显著。
(4)为了有效地产生临时层叠体14,可预先分别提供滚筒形式的陶瓷片10和携带在其上连续形成的导电层11的基底膜12。
在此情况下,如果仅基底膜12的一个表面上设有释放层且在释放层上形成导电层11,然后把它卷起来,则导电层11在没有释放层的背面与基底膜12形成接触。在未卷起时,导电层11可能保持部分粘在基底膜12的背面上,从而将遭受变形或断裂。这使得难于制成精确地在陶瓷片10上形成的具有某一指定形状的导电层11。
较佳的是,在基底膜12的两个表面上都设置释放层,以防止上述问题。这样做,可抑制完成的多层陶瓷电容器中的静态电容的分散。此分散是由于导电层11粘到基底膜12的背面并停留在器上而不转移到陶瓷片10上引起的。
与设置在基底膜12背面上的其它释放层相比,为了防止导电层11转移至基底膜12的背面,较佳的是,以设在基底膜12正面上的释放层来增大释放层与导电层11的剥离强度。
(5)在加压堆叠的陶瓷片10期间加热来制造临时层叠体14进一步加强了陶瓷片10与导电层11之间的粘接。较佳的是,加热温度不低于包含在导电层11中的粘合剂的软化点也不高于聚乙烯的软化点与粘合剂的分解温度之一的较低温度。
(6)虽然在以上实施例中,已把Mw不止400,000的聚乙烯用于陶瓷片10中的树脂,但树脂不限于聚乙烯。可把常规的烯烃聚合物材料用于树脂。其它适用于树脂的材料包括聚丙烯和烷烃聚合物材料。
Mw不止400,000的聚乙烯在陶瓷片中容易均匀分散。因此,它在堆叠时均匀地收缩,这意味着保持想要的层叠体形状。
工业应用性
在本发明的制造方法中,不把金属糊直接印在多孔的陶瓷片上,而是首先把它印在基底膜上,以形成导电层,以后把该导电层转移到陶瓷片上。因而,防止了导电层在本发明的工艺中渗透入陶瓷片。因此,可明显地降低因短路而在陶瓷电子元件中引起的缺陷率,以提高生产率。在把本发明的制造方法应用于把大量层堆叠起来且陶瓷片的层厚非常薄时,多层芯片电容器的效用对于提高成品率而言是明显的。

Claims (20)

1.一种用于制造陶瓷电子元件的方法,其特征在于,包括以下工艺步骤:
第一工艺,提供至少包含陶瓷成分和聚乙烯的陶瓷片以及提供包含金属成分及载体的导电层,所述导电层在一基底模上形成;
第二工艺,把所述基底膜上形成的所述导电层堆叠在所述陶瓷片上从而导电层与陶瓷片形成接触,从基底膜自上而下对它们进行加压,然后剥离基底膜;
第三工艺,把所述陶瓷片置于导电层上;
第四工艺,把在所述基底膜上形成的所述导电层堆叠到陶瓷片上,从基底膜自上而下对它们进行加压,然后剥离基底膜;
第五工艺,通过重复所述第三和所述第四工艺来形成层叠体;以及
第六工艺,烧结所述层叠体。
2.如权利要求1所述的制造陶瓷电子元件的方法,其特征在于在第四工艺前,自上而下对置于第三工艺步骤的陶瓷片进行加压。
3.如权利要求1所述的制造陶瓷电子元件的方法,其特征在于还包括在第二工艺时把所述导电层堆叠到所述陶瓷片前干燥所述导电层的工艺。
4.如权利要求1所述的制造陶瓷电子元件的方法,其特征在于在第一工艺处,相对于所述导电层中100重量份的金属成分,包含在所述载体中的粘合剂为5-15重量份。
5.如权利要求1所述的制造陶瓷电子元件的方法,其特征在于在所述基底膜上形成第一工艺处的所述导电层,其间插入释放层。
6.如权利要求5所述的制造陶瓷电子元件的方法,其特征在于所述释放层是使用从丙烯酸树脂、三聚氰胺树脂、环氧树脂和硅酮树脂构成的组选出的至少一个来形成的。
7.如权利要求1所述的制造陶瓷电子元件的方法,其特征在于在所述基底膜的两个表面上形成释放层,在一个所述释放层上形成所述导电层,所述一个释放层在第一工艺处的剥离强度大于另一所述释放层。
8.如权利要求1所述的制造陶瓷电子元件的方法,其特征在于在所述第二工艺和所述第四工艺的所述加压期间加热。
9.如权利要求8所述的制造陶瓷电子元件的方法,其特征在于所述加热温度不低于包含在所述导电层中的粘合剂的软化点也不高于所述聚乙烯的软化点与所述粘合剂的分解温度之一的较低温度。
10.一种制造陶瓷电子元件的方法,包括以下工艺步骤:
第一工艺,提供至少包含陶瓷成分和聚乙烯的陶瓷片以及提供包含金属成分及载体的导电层,所述导电层在一基底模上形成;
第二工艺,通过把所述陶瓷片和置于所述基底膜上的所述导电层压在一起来提供与导电层相结合的集成的陶瓷片;
第三工艺,通过将进一步把与导电层相结合的所述集成的陶瓷片堆叠到集成的陶瓷片上并进行加压的工艺重复任何想要的次数来形成层叠体;以及
第四步骤,烧结所述层叠体。
11.如权利要求10所述的制造陶瓷电子元件的方法,其特征在于在所述第二工艺后且在所述第三工艺步骤前剥离所述基底膜。
12.如权利要求10所述的制造陶瓷电子元件的方法,其特征在于在所述第三工艺处的所述加压后剥离所述基底膜。
13.如权利要求10所述的制造陶瓷电子元件的方法,其特征在于在所述第二工艺前干燥所述导电层。
14.如权利要求10所述的制造陶瓷电子元件的方法,其特征在于在第二工艺处把导电层压到所述陶瓷片前,相对于所述导电层中100重量份的金属成分,包含在所述载体中的粘合剂为5-15重量份。
15.如权利要求10所述的制造陶瓷电子元件的方法,其特征在于在所述基底膜上形成第一工艺处的所述导电层,其间插入释放层。
16.如权利要求15所述的制造陶瓷电子元件的方法,其特征在于所述释放层是使用从丙烯酸树脂、三聚氰胺树脂、环氧树脂和硅酮树脂构成的组选出的至少一个来形成的。
17.如权利要求10所述的制造陶瓷电子元件的方法,其特征在于在所述基底膜的两个表面上形成释放层,在一个所述释放层上形成所述导电层,所述一个释放层在第一工艺处的剥离强度大于另一所述释放层。
18.如权利要求10所述的制造陶瓷电子元件的方法,其特征在于在所述第三工艺的所述加压期间加热。
19.如权利要求18所述的制造陶瓷电子元件的方法,其特征在于所述加热温度不低于包含在所述导电层中的粘合剂的软化点也不高于所述聚乙烯的软化点与所述粘合剂的分解温度之一的较低温度。
20.如权利要求10所述的制造陶瓷电子元件的方法,其特征在于在所述第二工艺处的所述加压期间加热。
CNB008015333A 1999-07-28 2000-07-21 制造陶瓷电子元件的方法 Expired - Lifetime CN1206677C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP21329799A JP3527667B2 (ja) 1999-07-28 1999-07-28 セラミック電子部品の製造方法
JP213297/1999 1999-07-28

Publications (2)

Publication Number Publication Date
CN1319239A true CN1319239A (zh) 2001-10-24
CN1206677C CN1206677C (zh) 2005-06-15

Family

ID=16636801

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008015333A Expired - Lifetime CN1206677C (zh) 1999-07-28 2000-07-21 制造陶瓷电子元件的方法

Country Status (9)

Country Link
US (1) US6602370B1 (zh)
EP (1) EP1118089B1 (zh)
JP (1) JP3527667B2 (zh)
KR (1) KR20010075388A (zh)
CN (1) CN1206677C (zh)
DE (1) DE60031943T2 (zh)
MY (1) MY125229A (zh)
TW (1) TW469457B (zh)
WO (1) WO2001008177A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105074912A (zh) * 2013-03-25 2015-11-18 松下知识产权经营株式会社 绝热片及其制造方法
CN108054274A (zh) * 2017-11-29 2018-05-18 歌尔股份有限公司 功能陶瓷元件及在功能陶瓷层上形成电极的方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW470981B (en) * 1999-09-22 2002-01-01 Matsushita Electric Ind Co Ltd Method for manufacturing ceramic electronic component
KR100731868B1 (ko) * 2002-12-27 2007-06-25 티디케이가부시기가이샤 내부 전극을 갖는 전자 부품의 제조 방법
WO2004095479A1 (ja) * 2003-04-18 2004-11-04 Tdk Corporation 積層電子部品用の積層体ユニットの製造方法
WO2004095478A1 (ja) * 2003-04-18 2004-11-04 Tdk Corporation 積層電子部品用の積層体ユニットの製造方法
US7653973B2 (en) * 2004-06-28 2010-02-02 Tdk Corporation Production method of multilayer electronic device
US9490055B2 (en) * 2011-10-31 2016-11-08 Murata Manufacturing Co., Ltd. Ceramic electronic component and manufacturing method thereof
CN117202485B (zh) * 2023-09-20 2024-04-02 赛维精密科技(广东)有限公司 一种fpcb线路板、组合模切生产工艺及生产设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0754780B2 (ja) * 1987-08-10 1995-06-07 株式会社村田製作所 積層セラミックコンデンサの製造方法
JPH0756851B2 (ja) 1988-02-16 1995-06-14 株式会社村田製作所 積層セラミック電子部品の製造方法
JPH04196007A (ja) 1990-11-27 1992-07-15 Taiyo Yuden Co Ltd 導電性ペーストと積層電子部品の製造方法
NL9101108A (nl) 1991-06-26 1993-01-18 Dsm Nv Samengestelde groene keramische laag.
US5412865A (en) * 1991-08-30 1995-05-09 Murata Manufacturing Co., Ltd. Method of manufacturing multilayer electronic component
JPH06333774A (ja) * 1993-05-24 1994-12-02 Matsushita Electric Ind Co Ltd 積層磁器コンデンサの電極形成方法およびその方法を用いた積層磁器コンデンサの製造方法
JP3042464B2 (ja) * 1997-10-06 2000-05-15 松下電器産業株式会社 セラミック電子部品の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105074912A (zh) * 2013-03-25 2015-11-18 松下知识产权经营株式会社 绝热片及其制造方法
CN105074912B (zh) * 2013-03-25 2018-03-16 松下知识产权经营株式会社 绝热片及其制造方法
CN108054274A (zh) * 2017-11-29 2018-05-18 歌尔股份有限公司 功能陶瓷元件及在功能陶瓷层上形成电极的方法
CN108054274B (zh) * 2017-11-29 2021-10-08 歌尔微电子股份有限公司 功能陶瓷元件及在功能陶瓷层上形成电极的方法

Also Published As

Publication number Publication date
JP2001044071A (ja) 2001-02-16
EP1118089B1 (en) 2006-11-22
EP1118089A1 (en) 2001-07-25
TW469457B (en) 2001-12-21
CN1206677C (zh) 2005-06-15
MY125229A (en) 2006-07-31
DE60031943T2 (de) 2007-06-06
KR20010075388A (ko) 2001-08-09
US6602370B1 (en) 2003-08-05
JP3527667B2 (ja) 2004-05-17
DE60031943D1 (de) 2007-01-04
WO2001008177A1 (en) 2001-02-01

Similar Documents

Publication Publication Date Title
US5935358A (en) Method of producing a laminate ceramic capacitor
CN1206677C (zh) 制造陶瓷电子元件的方法
CN1314059C (zh) 多层陶瓷电子元器件的制造方法
CN1146974C (zh) 制造多层陶瓷基片的方法
CN1381160A (zh) 陶瓷基板的制造方法
CN1484841A (zh) 陶瓷电子元件的制造方法和制造设备
JP2011204849A (ja) 積層セラミック電子部品の製造方法
CN1465217A (zh) 制造陶瓷多层线路板的方法
CN1909126A (zh) 叠层电容器的制造方法以及叠层电容器
JP2000269074A (ja) 積層セラミックコンデンサとその製造方法
KR100694922B1 (ko) 세라믹 전자 부품 및 세라믹 전자 부품의 제조 방법
CN1109814A (zh) 压机成型陶瓷生坯片层压板的方法
JP4702972B2 (ja) 積層型電子部品およびその製法
JPH06283375A (ja) 積層電子部品の製造方法
JP3521774B2 (ja) 積層セラミックコンデンサの製造方法
JP3196713B2 (ja) セラミック電子部品の製造方法
JP4614043B2 (ja) セラミック電子部品の製造方法
JP4713133B2 (ja) 積層セラミック電子部品の製造方法
JPH0661090A (ja) 積層セラミックコンデンサの製造方法
JP3538348B2 (ja) セラミック電子部品の製造方法
JP4539148B2 (ja) 積層セラミック電子部品の製造方法
JP3527668B2 (ja) セラミック電子部品の製造方法
JP2005079284A (ja) セラミック電子部品の製造方法
JP2696888B2 (ja) 積層セラミック電子部品の製造方法
JP2002313673A (ja) セラミック電子部品の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MURATA MANUFACTURING CO., LTD

Free format text: FORMER OWNER: PANASONIC ELECTRIC EQUIPMENT INDUSTRIAL CO.,LTD.

Effective date: 20100415

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: KADOMA CITY, OSAKA PREFECTURE JAPAN TO: KYOTO PREFECTURE,JAPAN

TR01 Transfer of patent right

Effective date of registration: 20100415

Address after: Kyoto Japan

Patentee after: Murata Manufacturing Co., Ltd.

Address before: Japan's Osaka kamato City

Patentee before: Matsushita Electric Industrial Co., Ltd.

CX01 Expiry of patent term

Granted publication date: 20050615

CX01 Expiry of patent term