CN1381160A - 陶瓷基板的制造方法 - Google Patents

陶瓷基板的制造方法 Download PDF

Info

Publication number
CN1381160A
CN1381160A CN01801570A CN01801570A CN1381160A CN 1381160 A CN1381160 A CN 1381160A CN 01801570 A CN01801570 A CN 01801570A CN 01801570 A CN01801570 A CN 01801570A CN 1381160 A CN1381160 A CN 1381160A
Authority
CN
China
Prior art keywords
conductive pattern
intaglio plate
via conductors
manufacture method
sintering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01801570A
Other languages
English (en)
Other versions
CN1182764C (zh
Inventor
桥本晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1381160A publication Critical patent/CN1381160A/zh
Application granted granted Critical
Publication of CN1182764C publication Critical patent/CN1182764C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0534—Offset printing, i.e. transfer of a pattern from a carrier onto the substrate by using an intermediate member
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1275—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by other printing techniques, e.g. letterpress printing, intaglio printing, lithographic printing, offset printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供以厚膜凹版(11)复制法得来的高密度图案作为内层导体的陶瓷电路基板的制造方法。将粘合剂(14)被覆在耐热性基板(13)上,在耐热性基板上临时复制导体图案(12)。在耐热性基板的导体图案侧叠层未烧结生片(15)并加以加热压缩,从而在未烧结陶瓷生片再次复制导体图案,使其切入该生片。由此在生片上形成导体图案。对该生片和图案进行脱粘处理、烧结后可以制造出以厚膜凹版复制法得来的高密度图案作为内层导体的陶瓷电路基板。

Description

陶瓷基板的制造方法
技术领域
本发明涉及陶瓷基板的制造方法。
背景技术
近年来，陶瓷多层电路基板是低温烧制基板(LTC)的主流，被使用在个人计算机及便携电话等小型部件中。这些陶瓷多层电路基板一般由未烧结陶瓷生片(以下简称GS)用GS叠层方法制造出。
导体布线部的形成方法中，内层导体一般用丝网印刷法，外装导体布线部分则已公知采用丝网印刷法、薄膜光刻法、厚膜光刻法。
如便携电话等中体现的那样，要求电子部件非常轻、薄且短小。印刷电路基板研制成内建电感器元件、电容器元件、电阻元件等，能构成滤波器等的LCR复合电路基板。LCR等的元件和内部布线主要由丝网印刷法形成，因此需要丝网印刷法的细化技术。但是，现行的丝网印刷法有在布线间距(线宽+线间距)的批量生产极限是100μm。
用图9来说明以往技术的生片多层电路基板的制造方法。步骤9a在未烧结陶瓷生片91上用打孔装置和冲孔模、YAG激光装置等打穿孔92的加工。步骤9b在生片的贯通孔92里加入导电糊，由金属版丝网印刷等形成通孔导体93。步骤9c在生片91上用丝网印刷法将导电糊形成导体图案94。步骤9d将生片91多片叠层，由热压工序压成整体。步骤9e对叠层体脱粘(脱粘合剂处理)、实施烧结。生片91形成烧结陶瓷基板95，通孔导体93、导体图案94分别形成烧结通孔导体96、烧制后导体图案97。导体膜的厚度烧结后为7～8μm的程度。
以往方法因为内部导体图案由丝网印刷形成，如前所述，布线间隙的极限是100μm的程度。
为了陶瓷电路基板的高密度化，作为形成具有精细性(布线间距40μm程度)和高宽比膜(烧结厚度10μm程度)的导体图案的方法，已知厚膜凹版复制法。厚膜凹版复制法适用于陶瓷电路基板制造方法的有2种方法。
一是，GS上由厚膜凹版复制法形成导体图案后，用GS叠层法制造陶瓷多层电路基板。二是把用厚膜凹版复制法复制了导体图案的烧结陶瓷基板和GS交互叠层，交互使用烧结陶瓷基板和未烧结GS，制造出陶瓷多层电路基板。
但是用厚膜凹版复制法直接在GS上复制导体图案的工序需要由以热可塑性树脂为主要成分的粘合层被覆在GS上，但有机溶剂中粘合层溶解，粘合层无法被覆。另外，在烧结陶瓷基板上叠层未烧结的GS时，双方的粘合性不充分会导致热压时或脱粘、烧结时层间剥离。
发明内容
提供利用厚膜凹版复制法的以高精细导体图案为内装导体的陶瓷电路基板的制造方法。
该制造方法为包括
(a)  在凹版里填充导体糊并且用厚膜凹版复制法形成导体图案的工序
(b)  在耐热型基板表面形成粘合层的工序
(c)  将凹版加热压缩到粘合层上的工序
(d)  凹版剥离工序
(e)  叠层未烧结生片，使其覆盖导体图案后，加热压缩为成型体工序。
成型体受脱粘处理、烧制后，选择陶瓷基板。
附图简单说明
图1是在本发明实施形态1的陶瓷基板制造工序的基板剖面图。
图2是在本发明实施形态2的陶瓷基板制造工序的基板剖面图。
图3是在本发明实施形态3的陶瓷基板制造工序的基板剖面图。
图4是在本发明实施形态4的陶瓷基板制造工序的基板剖面图。
图5是在本发明实施形态5的陶瓷基板制造工序的基板剖面图。
图6是在本发明实施形态6的陶瓷基板制造工序的基板剖面图。
图7是在本发明实施形态7的陶瓷基板制造工序的基板剖面图。
图8是在本发明实施形态8的陶瓷基板制造工序的基板剖面图。
图9是以往陶瓷基板制造工序的基板剖面图。
发明实施最佳形态
(实施形态1)
图1表示实施形态1陶瓷电路基板的制造方法。在未烧结陶瓷生片(以下称GS)上用厚膜凹版复制法形成导体图案。
步骤1a在由受激复合物激光器(excimer lasev)进行槽加工而成的聚酰亚胺制凹版11上用陶瓷板填充导体糊12。由于干燥后导体糊体积收缩，为使填充在凹版11的槽部的导体糊的干燥下凹度在5μm以内，要反复填充并烘干导体糊。进而，步骤1a在150℃以上的耐热性基板13上被覆厚度为1～10μm程度的、以热可塑性树脂为主要成分的粘合层14。步骤1b热压填充了导体糊12的凹版11到耐热性基板13上。步骤1c中，在凹版复制了导体糊12后，从耐热性基板13上剥离凹版11。步骤1d在耐热性基板13上被凹版复制的导体糊12侧用热压叠层未烧结陶瓷GS15。步骤1e从GS15上剥离耐热性基板13。此时，导体图案12切入未烧结陶瓷GS，从而得到再次复制后，加以固定。步骤1f中，使具有被凹版复制的导体图案12的GS15脱粘、烧结。GS15成为烧结陶瓷基板17，导体糊12成为导体烧结膜16。
由如上的厚膜凹版复制法，在未烧结陶瓷生片上容易形成导体图案。
(实施形态2)
图2表示实施形态2的陶瓷多层电路基板的制造方法。图2中用到在实施形态1中由厚膜凹版复制法形成导体图案的陶瓷生片(以下称GS)。
步骤2a中，在有由厚膜凹版复制法形成导体图案的GS21的导体糊22侧附着粘合剂23。步骤2b将由热压工序叠层需要数量的上述GS21并压成整体。步骤2c将被叠层的基板脱粘、烧结。由于烧结收缩，GS21成为烧结陶瓷基板25，导体糊22同样成为导体烧制膜24。粘合剂23在烧结时消失，烧结陶瓷基板25互相强力接合。
如所述实施形态2，用由厚膜凹版复制法形成导体图案的未烧结陶瓷生片容易形成陶瓷多层电路基板。
(实施形态3)
图3表示实施形态3是陶瓷电路基板的制造方法。在有通孔导体的未烧结陶瓷生片(以下称GS)由厚膜凹版复制法形成导体图案。
步骤3a在GS31上用打孔装置等做贯通孔32。步骤3b中，由凹版34形成的导体膜35被复制到附着粘合层37的耐热性基板36上。步骤3b又在GS31的贯通孔32形成通孔导体部33。步骤3c用热压工序将有由厚膜凹版复制法形成的导体膜35的耐热性基板36与有通孔导体部33的GS31粘合。步骤3d是将耐热性基板36从GS31上剥离。所以，在GS31上由厚膜凹版复制法得到的导体膜35以切入状态粘合，而且附着耐热性基板36侧的粘合层37。步骤3e是将GS31脱粘、烧结。由于烧结收缩，GS31成为烧结陶瓷基板39，导体膜35同样成为导体烧结膜38。
(实施形态4)
图4表示实施形态4的陶瓷基板的制造方法。在由厚膜凹版复制法形成导体图案的烧结陶瓷基板上叠层未烧结陶瓷生片(以下称GS)。
步骤4a在聚酰亚胺制凹版41上由受激复合物激光器形成的槽里用陶瓷板等填充导体糊42。由于干燥后导体糊体积收缩，为使填充到凹版41槽部的导体糊干燥凹下度在5μm以内，要反复填充并烘干导体糊。而且步骤4a中，在烧结陶瓷基板43上被覆以热可塑性树脂为主要成分的粘合层44的厚度为1～10μm程度。步骤4b将填充了糊42的凹版41热压到烧结陶瓷基板43上。步骤4c，凹版复制了导体糊42后，从烧结陶瓷基板43上剥离凹版41。步骤4d，在烧结陶瓷基板43上的导体糊42侧用热压叠层GS45。此时，利用粘合层44提高未烧结陶瓷GS45和烧结陶瓷基板43之间的粘合性，因而热压时层间不可有剥落。步骤4e把叠层的基板脱粘、烧结。附着在烧结陶瓷基板43上的粘合层44由烧结工序而消失。由于烧结收缩，GS45成为生片的烧结基板47，导体糊42成为导体烧结膜46。由此工序制造的陶瓷电路基板，GS45在平面方向几乎没有烧结收缩，所以，厚度方向的烧结收缩大。
(实施形态5)
图5表示实施形态5的陶瓷基板的制造方法。由厚膜凹版复制法形成导体图案的烧结陶瓷基板与未烧结陶瓷生片(以下称GS)交互叠层。
步骤5a，填充到凹版51槽里的导体糊52被复制到由粘合层54附着的烧结陶瓷基板53上。步骤5b，由厚膜凹版复制法形成导体糊52的两个烧结陶瓷基板53之间配置未烧结陶瓷GS55。步骤5c，将被叠层的基板由热压一体化。这里GS55吸收烧结陶瓷基板53上形成的导体糊52的厚度(凸部)，使其切入。步骤5d，被一体化的基板脱粘、烧结。附着在烧结陶瓷基板53粘合层54由烧结工序而消失。由于烧结收缩，GS55成为生片的烧结基板57，导体糊52成为导体烧结膜56。
如此，利用烧结陶瓷基板53与未烧结陶瓷生片57之间的粘合层由热压将它们烧制成一体。基板53与GS57互相由热压一体化。即，可以利用结合剂使烧结陶瓷基板53和GS57结合，从而能制造烧结陶瓷基板53和GS57组合成的陶瓷多层电路基板。
(实施形态6)
图6表示实施形态6的陶瓷基板的制造方法。由厚膜凹版复制法形成导体图案的烧结陶瓷基板与有通孔导体的未烧结陶瓷生片(以下称GS)叠层、一体化。
步骤6a，在GS61上用打孔装置等设置贯通孔62。步骤6b，在凹版64上形成的导体膜65复制到附着有粘合层67的烧结陶瓷基板66上。步骤6b还在GS61的贯通孔62上形成了通孔导体部63。步骤6c，在有由厚膜凹版复制法形成导体膜65的烧结陶瓷基板66上，用热压结合有通孔导体部63的未烧结陶瓷GS61。GS61中以切入的状态结合厚膜凹版复制法形成的导体膜65。步骤6d将此基板脱粘、烧结。附着在烧结陶瓷基板66粘合层67因烧结工序而消失。由于烧结收缩，未烧结陶瓷GS61成为烧结陶瓷基板69，导体膜65同样烧结导体膜68。
这样就可以容易地制造出在烧结陶瓷基板上将有通孔导体的未烧结陶瓷生片叠层一体化而形成的陶瓷电路基板。
(实施形态7)
图7表示实施形态7的陶瓷基板的制造方法。在贯通孔里形成通孔导体的烧结陶瓷基板上，由厚膜凹版复制法形成导体图案。在该基板上将未烧结陶瓷生片(以下称GS)叠层、一体化。
步骤7a，在用受激复合物激光器槽加工的聚亚酰胺制凹版71上用陶瓷板等填充导体糊72。干燥后导体糊体积收缩。因此，为使填充到凹版71的槽部的的导体糊的干燥凹下度在5μm以内，要反复填充并烘干导体糊。步骤7a，在陶瓷基板73上设置贯通孔、形成通孔导体75。此后，基板73上附着厚度为1～10μm程度的以热可塑性树脂为主要成分的粘合层74。步骤7b中，填充了导体糊72的凹版71热压到烧结陶瓷基板73上。步骤7c，导体糊72被凹版复制后从基板73剥离凹版71。步骤7d，基板73上的被凹版复制后的导体糊72侧用热压叠层GS76。此时，利用粘合层74使GS76和基板73紧密结合，因而热压时的层间不剥落。步骤7e将此基板脱粘、烧结。附着在烧结陶瓷基板73上的粘合层74因烧结工序而消失。GS76烧结收缩成烧结基板78，导体糊72同样烧制成导体烧结膜77。由这个方法制造的陶瓷电路基板，GS76在平面方向几乎没有烧结收缩。所以，厚度方向的烧结收缩相对GS叠层方向较大。
如此根据实施形态7，容易制造出在有通孔导体的烧结陶瓷基板上叠层有通孔导体的未烧结陶瓷生片且成为整体的陶瓷电路基板。
(实施形态8)
图8表示实施形态8的陶瓷电路基板的制造方法。在由厚膜凹版复制法形成导体图案的烧结陶瓷基板上将未烧结陶瓷生片(以下称GS)叠层、一体化。
步骤8a示出这个制造方法制造中用的3种陶瓷基板，即实施形态7中到步骤7d工序制造出的第1陶瓷基板、实施形态2中到步骤2b工序制造出的第2陶瓷基板、实施形态6中到步骤6c工序制造出的第3陶瓷基板。第1陶瓷基板，在有形成通孔导体85和厚膜凹版导体的导体糊82的烧结陶瓷基板81上叠层GS83并一体化。第2陶瓷基板在GS83上用厚膜凹版复制法形成导体图案8。第3陶瓷基板，在有厚膜凹版复制法形成导体糊82的烧结陶瓷基板81上将有通孔导体86的GS83叠层一体化。步骤8b，将3块基板叠层并由热压一体化。特别是烧结陶瓷基板81和GS83利用粘合层84容易一体化。步骤8c将一体化的基板脱粘、烧结。
附着在烧结陶瓷基板81上的粘合层84因烧结工序而消失。GS83烧结收缩成烧结基板88，导体糊82同样烧制成导体烧结膜87。在GS83上形成的通孔导体86和GS83一起烧结收缩成通孔导体89。
实施形态8中，如步骤8a所示，预先将一体化后的烧结陶瓷基板81和GS83进一步与其他基板一体化。但是，也可以烧结陶瓷基板81和GS83不首先一体化时，而如图8步骤8b那样一次一体化。而且，实施形态1～实施形态7组合，可以容易地制造出多种陶瓷多层电路基板。
接着，说明本发明的具体实施例。
(实施例1)
根据图1说明实施例1。在厚膜凹版复制中，凹版采用聚酰亚胺等的耐热性膜。
这个膜通过受激复合物激光器加工作为导体图案的槽，从而形成凹版膜。对这个凸版膜进行剥离，使其在凹版复制时容易剥离。对膜槽用有刚性的刮板往导体图案的槽里填充导体糊。导体糊采用可烧至850℃～900℃的银系糊。被填充了糊的凹版膜在干燥机以100℃～150℃程度烘干5～10分钟。填充到槽里的导体糊由于干燥后糊中的溶剂蒸发而体积减小。为了使对于凹版膜未加工的一面导体糊的干燥表面的下凹度在5μm以下，要反复填充并烘干导体糊。
然后，在150℃左右的干燥温度下不变形的酚醛树脂板、金属板、陶瓷基板等耐热性基板表面以浸渍法、丝网印刷法、旋转法被覆厚度在1～10μm以内的以热可塑性树脂为主要成分的粘合层。此粘合层的软化温度在作为未烧结陶瓷生片的有机粘合剂的树脂材料的软化温度以下。对附着了粘合层耐热性基板，用填充了导体糊的凹版膜，以厚膜凹版复制法在耐热性基板上以热压方法临时复制导体膜。此时，热压的温度在粘合层材料的软化温度以上、150℃以下。而且热压压强为约30～80kg/cm2，热压时间为约3～10分钟的，可由被复制的导体图案的状态来调整。
然后，利用在形成导体图案的耐热性基板上热压未烧结陶瓷生片(以下简称GS)，在GS一侧复制导体膜。这样的厚膜凹版复制法可以在GS上形成非常精细的导体图案。此时的热压温度需要在粘合层材料的软化温度以上、GS不会热变形的临界温度(约100℃)以下。
热压压强约50～150kg/cm2，热压时间约3～10分钟的程度，可由被复制的导体图案的状态来调整。通过把这个GS脱粘烧结可以制造出有高密度的导体图案的陶瓷电路基板。例如日本电气玻璃公司制造的MLS-1000，GS被处理成在脱粘温度400～500℃、烧结温度在900℃时，极少残留碳的GS。
(实施例2)
根据图2来说明实施例2。在实施例1中进行厚膜凹版复制法的再复制得来的2块以上的未烧结陶瓷生片，由热压来叠层、一体化。此时的热压温度需要在粘合层软化温度以上、GS不热变形的临界温度(约100℃)以下。热压压强为约50～100kg/cm2，热压时间为约3～10分钟，但可按叠层状态来调整，使叠层部不剥离。
其次，把这个GS脱粘烧结，可以制造出有高密度导体图案的陶瓷多层电路基板。
(实施例3)
根据图3来说明实施例3。用打孔装置等在实施例1中进行厚膜凹版复制法的再复制前的未烧结陶瓷生片(以下简称GS)上设置贯穿孔。在贯穿孔上用金属板由丝网印刷法填充导体糊，用不使GS变形的温度(60～100℃)烘干。然后，如实施例1，将临时填充了导体糊的耐热性基板和形成通孔导体的GS热压，将导体糊复制到形成通孔导体的GS侧。然后，剥离耐热性基板，由可制造有凹版膜形成的有导体图案和通孔导体的GS。由此方法可以制造出具有层间通孔连接的高密度导体图案的陶瓷电路基板。
(实施例4)
根据图5来说明实施例4。厚膜凹版复制法中，在凹版上采用聚酰亚胺等耐热性膜。由受激准分子激光器加工作为导体图案的槽，从而形成凹版膜。对这个凹版进行剥离处理，使其在凹版复制时容易剥离。对膜槽用有刚性的陶瓷刮板填充导体糊到导体图案的槽中。导体糊采用可以850～900℃烧结的银系糊。填充了导体糊的凹版膜在干燥机中以100℃～150℃的温度干燥5～10分钟。填充到槽里的导体糊因干燥后糊中的溶剂蒸发而体积减少。对于凹版膜未槽加工的一面，为了使填充到槽里的导体糊干燥表面的下凹度在5μm以下，要反复填充并烘干导体糊。在烧结陶瓷基板的表面用浸渍法、丝网印刷法、旋转法附着厚度为1～10μm以内的、以热可塑性树脂为主要成分的粘合层。这个粘合层的软化温度在作为未烧结陶瓷生片的有机粘合剂的树脂材料的软化温度以下。对附着了粘合层的陶瓷基板，用填充了导体糊的凹版膜，以热压将导体膜复制到烧结陶瓷基板上。此时，热压温度需要在粘合层软化温度以上。又，但可按所制复的导体图案调整。热压压强为约50～100kg/cm2，热压时间为约3～10分钟的程度，但可按所复制。
另外，在烧结陶瓷基板的两面形成粘合层时，复制导体图案，使填充了导体的凹版膜夹入基板的两面从而烧结陶瓷基板的两面形成导体图案。然后在形成了导体图案的烧结陶瓷基板上，用热压叠层未烧结陶瓷生片(以下简称GS)并压减整体。此时，热压温度需要在粘合层材料的软化温度以上、GS不变形的临界温度(约100℃)以下。又，热压压强为约50～150kg/cm2，热压时间为约3～10分钟，但可按所被复制的导体图案调整。
然后，将叠层且一体化的基板脱粘、烧结，可制造出有高密度导体图案的陶瓷电路基板。例如日本电气玻璃公司制造的MLS-1000，GS被处理成在脱粘温度400～500℃、烧结温度900℃下，极少残留碳的GS。
这样，由形成导体图案的烧结陶瓷基板和GS叠层、热压一体化、脱粘烧结，可以制造出具有高密度导体图案的陶瓷电路基板。
(实施例5)
在实施例4中的形成导体图案的2块烧结陶瓷基板中夹进GS加以叠层，由热压将其一体化后，进行脱粘、烧结，可以制造出有高密度导体图案的陶瓷电路基板。
(实施例6)
作为实施例5中的GS，采用由打孔装置设置贯通孔并用丝网印刷等填充通孔导体的GS，从而可以制造出有层间导体连接部的高密度导体图案的烧结陶瓷基板。
(实施例7)
用实施例5中的烧结体陶瓷基板，采用在预设贯通孔及该部分中形成通孔导体的基板，可以制造出烧结基板两面有连接的、有高密度导体图案的陶瓷电路基板。
(实施例8)
至少将实施例1～实施例3中用厚膜凹版印刷法形成导体图案的GS代替实施例4～实施例7中GS使用，可以制造出有高密度导体图案的陶瓷电路基板。产业上的利用可能性
根据以上的发明，可以由厚膜凹版复制法容易地制造出有高密度导体图案的陶瓷多层电路基板。

Claims (19)

1.一种陶瓷基板的制造方法，其特征在于，包括
在凹版上填充导体糊形成导体图案的工序，
在耐热性基板表面形成粘合层的工序，
将所述凹版加热压缩到所述粘合层上的工序，
剥离所述凹板的工序，以及
叠层未烧结生片，使其覆盖所述导体图案后，加热压缩为第1成型体的工序。
2.如权利要求1所述的制造方法，其特征在于，还包括
将所述第1成型体脱粘处理、烧结的工序。
3.如权利要求1或2所述的制造方法，其特征在于，还包括
在所述未烧结生片上设置贯通孔并且形成通孔导体的工序，以及
将所述通孔导体连接所述导体图案的工序。
4.如权利要求1所述的制造方法，其特征在于，还包括
反复进行所述形成所述导体图案的工序、形成所述粘合层的所述工序、加热压缩所述凹版的所述工序、剥离所述凹版的所述工序、形成所述第1的成型体的工序以形成多个成型体的工序，以及
多层叠层所述多个成型体以形成第2成型体的工序。
5.如权利要求4所述的制造方法，其特征在于，还包括
将所述第2的成型体脱粘处理、烧结工序。
6.如权利要求4或5所述的制造方法，其特征在于，还包括
在所述未烧结生片上设置贯通孔，并且形成通孔导体的工序，以及
连接所述导体图案和通孔导体的工序。
7.一种陶瓷基板的制造方法，其特征在于，包括
在凹版上填充导体糊形成导体图案的工序，
在烧结陶瓷基板表面形成粘合层的工序，
将所述凹版加热压缩到所述粘合层上的工序，以及
叠层未烧结生片，使其覆盖所述导体图案后，加热压缩为第1成型体的工序。
8.如权利要求7所述的制造方法，其特征在于，还包括
将所述第1成型体脱粘处理、烧结的工序。
9.如权利要求7或8所述的制造方法，其特征在于，还包括
在所述未烧结生片上设置贯通孔，并且形成通孔导体的工序，以及
连接所述导体图案和所述通孔导体的工序。
10.如权利要求7至9中任一项所述的制造方法，其特征在于，还包括
在所述烧结陶瓷基板上设置贯通孔，并且形成通孔导体的工序，以及
连接所述导体图案和所述通孔导体的工序。
11.如权利要求7所述的制造方法，其特征在于，还包括
反复进行形成所述导体图案的所述工序、形成所述粘合层的所述工序、加热压缩所述凹版的所述工序、剥离所述凹版的所述工序、形成所述第1的成型体的工序以形成多个成型体的工序，以及
以未烧结陶瓷生片为中介，多层叠层所述多个成型体以形成第2成型体的工序。
12.如权利要求11所述的制造方法，其特征在于，还包括
将所述第2成型体脱粘处理、烧结的工序。
13.如权利要求11或12所述的制造方法，其特征在于，还包括在所述未烧结生片上设置贯通孔，并且形成通孔导体的工序，以及
连接所述导体图案和所述通孔导体的工序。
14.如权利要求11至13中任一项所述的制造方法，其特征在于，还包括
在所述烧结陶瓷基板上设置贯通孔，并且形成通孔导体的工序，以及
连接所述导体图案和所述通孔导体的工序。
15.一种陶瓷基板的制造方法，其特征在于，包括
在第1凹版上填充导体糊形成第1导体图案的工序，
在第1耐热性基板表面形成第1粘合层的工序，
将所述第1凹版加热压缩到所述第1粘合层上的工序，
剥离所述第1凹版的工序，
叠层未烧结生片，使其覆盖所述第1导体图案后，加热压缩为第1成型体的工序，
在第2凹版上填充导体糊以形成第2导体图案的工序，
在第2耐热性基板表面形成第2粘合层的工序，
将所述第2凹版加热压缩到所述第2的粘合层上的工序，
剥离为第2凹版的工序，以及
叠层所述第1的成型体，使其覆盖所述第2的导体图案后，加热压缩为第2成型体的工序。
16.如权利要求15所述的制造方法，其特征在于，还包括
将所述第2成型体脱粘处理、烧结的工序。
17.如权利要求15或16所述的制造方法，其特征在于，
所述第1凹版和所述第2凹版相同。
18.如权利要求15至17中任一项所述的制造方法，其特征在于，还包括
在所述未烧结生片上设置贯通孔，并且形成第1通孔导体的工序，以及
连接所述第1通孔导体与所述第1和第2导体图案中至少一个的工序。
19.如权利要求15至18中任一项所述的制造方法，其特征在于，还包括
在所述烧结陶瓷基板上设置贯通孔，并且形成第2通孔导体的工序，以及
连接所述第2通孔导体与所述第1和第2导体图案中至少一个的工序。
CNB018015700A 2000-06-07 2001-06-07 陶瓷基板的制造方法 Expired - Fee Related CN1182764C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP170117/00 2000-06-07
JP2000170117A JP4576670B2 (ja) 2000-06-07 2000-06-07 セラミック基板の製造方法
JP170117/2000 2000-06-07

Publications (2)

Publication Number Publication Date
CN1381160A true CN1381160A (zh) 2002-11-20
CN1182764C CN1182764C (zh) 2004-12-29

Family

ID=18672881

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018015700A Expired - Fee Related CN1182764C (zh) 2000-06-07 2001-06-07 陶瓷基板的制造方法

Country Status (5)

Country Link
US (1) US6808578B2 (zh)
EP (1) EP1289355B1 (zh)
JP (1) JP4576670B2 (zh)
CN (1) CN1182764C (zh)
WO (1) WO2001095681A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101175378B (zh) * 2006-10-30 2010-09-08 三星电机株式会社 制造电路板的方法
CN101990369A (zh) * 2010-08-03 2011-03-23 广东达进电子科技有限公司 一种陶瓷基挠性电路板的制造方法
CN101170874B (zh) * 2006-10-25 2011-04-06 三星电机株式会社 用于形成转录电路的方法和用于制造电路板的方法
CN103077779A (zh) * 2013-01-11 2013-05-01 深圳顺络电子股份有限公司 一种厚电极器件的制作方法
CN104246973A (zh) * 2012-04-20 2014-12-24 Lg化学株式会社 用于形成导电图形的基材以及使用所述基材形成的导电图形
CN104557100A (zh) * 2013-10-25 2015-04-29 深圳光启创新技术有限公司 用于将流延片贴压到陶瓷基板上的方法及制得组件
CN113395793A (zh) * 2020-03-11 2021-09-14 日本碍子株式会社 陶瓷加热器

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4622626B2 (ja) * 2005-03-30 2011-02-02 凸版印刷株式会社 導電性パターンの形成方法
JP4730232B2 (ja) * 2006-07-05 2011-07-20 株式会社日立製作所 基板への導電パターン形成装置および導電パターン形成方法
KR100763837B1 (ko) * 2006-07-18 2007-10-05 삼성전기주식회사 인쇄회로기판 제조방법
US20110089412A1 (en) * 2008-06-16 2011-04-21 Shigeo Fujimori Patterning method, production method of device using the patterning method, and device
WO2014126393A1 (ko) * 2013-02-15 2014-08-21 주식회사 아모텍 세라믹 소자 제조방법 및 세라믹 소자
KR102142388B1 (ko) 2014-02-06 2020-08-10 삼성디스플레이 주식회사 Led 광원 패키지
US11018028B2 (en) 2018-11-07 2021-05-25 Epistar Corporation Method of applying conductive adhesive and manufacturing device using the same
EP3906759A4 (en) * 2018-12-31 2022-10-12 3M Innovative Properties Company FLEXIBLE CIRCUITS ON FLEXIBLE SUBSTRATES

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50127174A (zh) * 1974-03-28 1975-10-06
JPS60160691A (ja) * 1984-01-31 1985-08-22 富士通株式会社 厚膜パタ−ン形成方法
JPS62172796A (ja) * 1986-01-24 1987-07-29 松下電器産業株式会社 導電回路を有するグリ−ンシ−トの製造方法
US4994302A (en) * 1989-06-27 1991-02-19 Digital Equipment Corporation Method of manufacturing thick-film devices
JP2502390B2 (ja) * 1989-11-08 1996-05-29 積水化学工業株式会社 異方導電性セラミックス複合体の製造方法
US5254191A (en) * 1990-10-04 1993-10-19 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of ceramic bodies
JPH04304697A (ja) * 1991-04-02 1992-10-28 Matsushita Electric Ind Co Ltd セラミック多層配線基板の製造方法
JP2681327B2 (ja) * 1992-07-28 1997-11-26 株式会社住友金属エレクトロデバイス バンプ付き回路基板の製造方法
US5609704A (en) * 1993-09-21 1997-03-11 Matsushita Electric Industrial Co., Ltd. Method for fabricating an electronic part by intaglio printing
JP3239726B2 (ja) * 1995-12-04 2001-12-17 松下電器産業株式会社 積層セラミック電子部品の製造方法及びその製造装置
JP3642110B2 (ja) * 1996-06-11 2005-04-27 松下電器産業株式会社 電子部品の製造方法
JP3173410B2 (ja) * 1997-03-14 2001-06-04 松下電器産業株式会社 パッケージ基板およびその製造方法
JP2943767B2 (ja) * 1997-06-12 1999-08-30 日本電気株式会社 多層配線基板の製造方法
JP3173439B2 (ja) * 1997-10-14 2001-06-04 松下電器産業株式会社 セラミック多層基板及びその製造方法
WO2000035260A1 (fr) * 1998-12-07 2000-06-15 Matsushita Electric Industrial Co., Ltd. Procede de fabrication d'un substrat ceramique

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101170874B (zh) * 2006-10-25 2011-04-06 三星电机株式会社 用于形成转录电路的方法和用于制造电路板的方法
US8418355B2 (en) 2006-10-25 2013-04-16 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing circuit board
CN101175378B (zh) * 2006-10-30 2010-09-08 三星电机株式会社 制造电路板的方法
CN101990369A (zh) * 2010-08-03 2011-03-23 广东达进电子科技有限公司 一种陶瓷基挠性电路板的制造方法
CN101990369B (zh) * 2010-08-03 2012-08-29 广东达进电子科技有限公司 一种陶瓷基挠性电路板的制造方法
CN104246973A (zh) * 2012-04-20 2014-12-24 Lg化学株式会社 用于形成导电图形的基材以及使用所述基材形成的导电图形
CN103077779A (zh) * 2013-01-11 2013-05-01 深圳顺络电子股份有限公司 一种厚电极器件的制作方法
CN104557100A (zh) * 2013-10-25 2015-04-29 深圳光启创新技术有限公司 用于将流延片贴压到陶瓷基板上的方法及制得组件
CN104557100B (zh) * 2013-10-25 2017-06-23 深圳光启创新技术有限公司 用于将流延片贴压到陶瓷基板上的方法及制得组件
CN113395793A (zh) * 2020-03-11 2021-09-14 日本碍子株式会社 陶瓷加热器

Also Published As

Publication number Publication date
EP1289355A4 (en) 2006-11-29
WO2001095681A1 (fr) 2001-12-13
EP1289355B1 (en) 2011-11-02
EP1289355A1 (en) 2003-03-05
JP2001352152A (ja) 2001-12-21
JP4576670B2 (ja) 2010-11-10
US6808578B2 (en) 2004-10-26
CN1182764C (zh) 2004-12-29
US20020170660A1 (en) 2002-11-21

Similar Documents

Publication Publication Date Title
CN1182764C (zh) 陶瓷基板的制造方法
CN1361656A (zh) 印刷线路板和制造印刷线路板的方法
CN1146974C (zh) 制造多层陶瓷基片的方法
CN1229209C (zh) 陶瓷多层基板的制造方法和未烧成的复合叠层体
CN1198495C (zh) 多层陶瓷基板的制造方法
CN1235451C (zh) 印刷电路板制造方法
CN1235456C (zh) 制造陶瓷多层线路板的方法
JP3741007B2 (ja) 積層型セラミック電子部品の製造方法
JP2004106540A (ja) 複合体およびその製造方法、並びにセラミック基板の製造方法
JPH0786743A (ja) 多層セラミック基板の製造方法
JPH03250612A (ja) 積層セラミック部品の製造方法
WO2008020534A1 (fr) Procédé de fabrication de corps en céramique moulés
JPS6145876B2 (zh)
JP2009246052A (ja) 積層電子部品及びその製造方法
JPH10112417A (ja) 積層セラミック電子部品及びその製造方法
CN1729566A (zh) 电子部件的制造方法及电子部件
CN1322367A (zh) 陶瓷电子零件的制造方法
JP7183726B2 (ja) 多層基板の製造方法及び多層基板
JP4420137B2 (ja) セラミック成形体の製造方法
JP2005005408A (ja) 積層セラミック複合部品の製造方法
JP4539148B2 (ja) 積層セラミック電子部品の製造方法
KR100900687B1 (ko) 그린시트, 그린시트 제조방법, 및 적층 유전체 부품제조방법
JPH0521958A (ja) 多層配線基板の積層体及びその製造方法
JPH05191047A (ja) 多層セラミック回路基板の製造方法
JP3186355B2 (ja) セラミック多層基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041229

Termination date: 20140607

EXPY Termination of patent right or utility model