CN1302453C - 偏置电位产生装置 - Google Patents

偏置电位产生装置 Download PDF

Info

Publication number
CN1302453C
CN1302453C CNB031595898A CN03159589A CN1302453C CN 1302453 C CN1302453 C CN 1302453C CN B031595898 A CNB031595898 A CN B031595898A CN 03159589 A CN03159589 A CN 03159589A CN 1302453 C CN1302453 C CN 1302453C
Authority
CN
China
Prior art keywords
potential
mos transistor
bias potential
circuit
channel mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031595898A
Other languages
English (en)
Other versions
CN1497297A (zh
Inventor
西和义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1497297A publication Critical patent/CN1497297A/zh
Application granted granted Critical
Publication of CN1302453C publication Critical patent/CN1302453C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Control Of Electrical Variables (AREA)
  • Electronic Switches (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Dram (AREA)

Abstract

公开了一种通过对为每一个偏置电位设置的待机电位进行切换，产生多个偏置电位的偏置电位产生装置。由电位恢复电路使产生的电位从待机电位恢复到偏置电位。驱动控制电路控制电位恢复电路的驱动操作。其中，为每一个偏置电位设置电位恢复电路。此外，由驱动时间设置电路任意地设置电位恢复电路的驱动时间。

Description

偏置电位产生装置
技术领域
本发明涉及一种用于为驱动电路产生偏置电位以便驱动液晶板等的偏置电位产生装置，更具体地说，涉及一种在省电(power save)模式关闭并且能够快速地从省电模式快速地恢复到操作模式的偏置电位产生装置。
背景技术
近年来，对于在便携式电子设备中构造液晶板的需求已经逐步增加，因此，非常需要降低液晶显示板的功率消耗。在用于驱动液晶板的液晶驱动装置中，可以通过省电操作，有效地降低功率消耗，在省电模式中，停止输出电路，并且在不显示图像的消隐周期期间，将稳定电流降低到零。此外，为了促使功率消耗的降低，需要经常地执行省电操作。
在对液晶驱动装置执行省电操作时，需要从省电模式快速地恢复到操作模式。然而，在传统的液晶驱动装置中，偏置电位还不能够以充分高的速率恢复。根据作为形成液晶驱动装置的电路装置之一的偏置电位产生装置，可以特别明显地认识到该问题。
发明内容
因此，本发明的主要目的是提供一种能够快速地恢复偏置电位的偏置电位产生装置。
根据本发明的一个方面，提出了一种偏置电位产生装置，用于在省电模式下产生待机电位并且在操作模式下产生偏置电位，并且用于将待机电位或偏置电位选择性地输出到输出节点，所述偏置电位产生装置包括：偏置电位输出电路，与输出节点相连并向输出节点输出偏置电位；待机电位输出电路，与输出节点相连并向输出节点输出待机电位；驱动时间设置电路，用于存储预定设置值；驱动控制电路，与驱动时间设置电路相连，用于控制基于所述预定设置值的时间段；以及电位恢复电路，与输出节点和驱动控制电路相连，用于在预定时间段内向输出节点输出具有与待机电位不同的电平的电位。
依据本发明的另一方面，提出了一种偏置电位产生装置，产生作为偏置电位的多个电位，并且在偏置电位和待机电位(standby potential)之间对产生的每一个电位进行切换。
依据本发明的另一方面，提出了一种偏置电位产生装置，包括：电位恢复电路，用于将产生的电位从待机电位恢复到偏置电位；以及驱动控制电路，用于控制电位恢复电路的驱动操作，其中，为每一个偏置电位设置电位恢复电路。结果，可以确保为每一个偏置电位执行电位恢复操作，从而可以缩短恢复时间。
驱动控制电路用于依据脉冲波形信号，控制电位恢复电路的驱动操作，优选的是，该驱动控制电路包括：振荡电路，用于产生时钟信号以便产生脉冲波形信号。按照这种方式，可以取消用于将时钟信号从外部信号源输入到偏置电位产生装置的终端(terminal)。
优选的是，依据本发明的偏置电位产生装置还包括：驱动时间设置电路，用于任意地设置电位恢复电路的驱动时间。然后，可以适当地调整用于快速地恢复偏置电位产生电路所需要的电位恢复电路的驱动时间，其中所述的电位恢复电路的驱动时间可能会随着温度或者电源电压(source voltage)而改变。因此，即使在电源电压或者温度经历变化的情况下，也可以快速地将所有的偏置电位恢复到适当的电平(just level)。
下面将描述用于调整驱动时间的特定配置。具体地说，驱动控制电路用于依据脉冲波形信号，控制电位恢复电路的驱动操作，并且所述的驱动时间设置电路包括：用于输出脉冲波形信号的脉冲波形的宽度的设置值的寄存器。
优选的是，偏置电位产生电路还包括：电流设置电路，用于任意地设置在恢复偏置电位时的用于电位恢复电路的恢复电流。通过这样做，可以最佳地调整用于快速地恢复偏置电位产生装置所需要的恢复电流。因此，即使在电源电压或者温度经历变化的情况下，也可以快速地将所有的偏置电位恢复到适当的电平。
下面将描述用于调整驱动电流的特定配置。具体地说，电位恢复电路包括用于产生恢复电流的相互并联的多个MOS晶体管，并且电流设置电路向每一个MOS晶体管分别提供导通控制信号。
电位恢复电路包括相互串联的多个MOS晶体管，其中使晶体管栅极电位和漏极电位相互短路，以便产生阈值电压。优选的是，通过改变MOS晶体管的数量，可以任意地设置用于将产生的电位从待机电位恢复到偏置电位的电位恢复电路的恢复电压。通过这样做，可以按照需要设置恢复电压。按照这种方式，即使在电源电压或者温度发生改变的情况下，也可以将所有的偏置电位快速地恢复到适当的电平。
优选的是，偏置电位产生装置还包括参考电位产生电路，用于产生等于偏置电位的参考电位，在参考电位产生电路中，在产生的电位到达参考电位前的一段时间内，驱动电位恢复电路，并且当产生的电位到达参考电位时，停止驱动电位恢复电路。通过这样做，即使在源电位或者温度发生改变的情况下，也可以快速地恢复所有的偏置电位。
电位恢复电路可以配置：恢复电位产生电路，用于产生具有与偏置电位相同的电位的恢复电位，其中，当将产生的电位从待机电位恢复到偏置电位时，使产生的电位与恢复电位短路。通过这样做，即使在电源电压或者温度发生改变的情况下，也可以将所有的偏置电位快速地恢复到适当的电平，而与在从关状态恢复到开状态时的电位恢复电路的驱动时间无关。
如以上所述，依据本发明，可以快速地将偏置电位恢复到适当的电平。
同时，可以取消用于从外部信号源向偏置电位提供时钟信号的终端。
此外，考虑到可以将恢复电流和恢复电压设置为任意值，即使在诸如电源电压的条件发生改变时，也可以依据电位恢复电路的容量(capacity)的改变，快速地并且最佳地恢复偏置电位。
附图说明
通过理解以下所描述的并且在所附权利要求中所阐明的特定实例，本发明的其他目的将变得显而易见。同时，本领域的技术人员通过实施本发明，将会认识到在本说明书中未描述的本发明的许多优点。
图1是示出依据本发明的第一优选实施例的偏置电位产生装置的配置的电路图。
图2是示出依据本发明的第一优选实施例的偏置电位产生装置的操作的时序图。
图3是示出依据本发明的第二优选实施例的偏置电位产生装置的配置的电路图。
图4是示出依据本发明的第二优选实施例的偏置电位产生装置的操作的时序图。
图5是示出依据本发明的第三优选实施例的偏置电位产生装置的配置的电路图。
图6是示出依据本发明的第四优选实施例的偏置电位产生装置的配置的电路图。
图7是示出依据本发明的第五优选实施例的偏置电位产生装置的配置的电路图。
图8是示出依据本发明的第六优选实施例的偏置电位产生装置的配置的电路图。
图9是示出采用本发明的偏置电位产生装置的基本配置的电路图。
具体实施方式
下面将参考附图，描述本发明的优选实施例。
首先，参考图9，将说明包括依据本发明的偏置电位产生装置的基本配置的液晶驱动装置。图9是示出包括与偏置电位产生装置组合在一起的具有n个输出的驱动输出电路的液晶驱动装置的电路图。
在液晶驱动装置内配置偏置电位产生装置30包括：P沟道MOS晶体管2、5和7、N沟道MOS晶体管4、6、9和10、电阻器3、反相器8、以及控制电路31。偏置电位产生装置30输出：构成在每一个液晶驱动放大器31(1)到31(n)中的恒流源的P沟道MOS晶体管的栅极电位的偏置电位VIASP、以及构成在每一个液晶驱动放大器31(1)到31(n)中的恒流源的N沟道MOS晶体管的栅极电位的偏置电位VIASN。数字32(1)到32(n)及33(1)到33(n)表示布线电容(wiring capacitance)。
下面将说明在具有以上提到的偏置的偏置电位产生装置中从省电模式中进行恢复所执行的操作。
首先，在对液晶的驱动操作期间，省电信号PS未启动(低电平)，因而P沟道MOS晶体管7和N沟道MOS晶体管9是截止的，而N沟道MOS晶体管4是导通的。同时，控制电路31将快速恢复信号RT转变为未启动状态(低电平)，其中所述的快速恢复信号RT被施加到N沟道MOS晶体管10的栅极电位。依据时钟输入CLK和初始的快速恢复信号RTO，在脉冲波中形成快速恢复信号RT。由快速恢复信号RT使N沟道MOS晶体管10截止(未激活)。
在这种情况下，P沟道MOS晶体管2、电阻器3、以及N沟道MOS晶体管4协同工作以便产生偏置电位VIASP。按照相似地方式，P沟道MOS晶体管5和N沟道MOS晶体管6协同工作，以便产生偏置电位VIASN。将偏置电位VIASP和VIASN提供给液晶驱动放大器31(1)到31(n)。
当从操作模式转换为省电模式时，省电信号PS变为启动(active)状态(高电平)。然后，P沟道MOS晶体管7和N沟道MOS晶体管9导通，而N沟道MOS晶体管4截止。结果，VIASP的偏置电位变为高电平，P沟道MOS晶体管5截止，并且偏置电位VIASN变为低电平。在偏置电位产生装置30中的稳定电流降低为零，因此，偏置电位产生装置30进入省电模式。
另一方面，在从省电模式转换为操作模式时，省电信号PS变为未启动(inactive)状态(低电平)。然后，P沟道MOS晶体管7和N沟道MOS晶体管9截止，而N沟道MOS晶体管4导通。结果，P沟道MOS晶体管2、电阻器3、以及N沟道MOS晶体管4导致了使偏置电位VIASP返回到预定的偏置电位电平的趋势。然而，为了使偏置电位VIASP返回到预定的偏置电位，需要对放大器31(1)到31(n)的输入电容和布线电容32(1)到32(n)进行放电。该放电操作需要花费相当长的时间。因此，如果不存取一些措施，则偏置电位VIASP的恢复需要相当长的时间。
考虑到这一问题，控制电路31将快速恢复信号RT转变为启动(高电平)状态，并且将由此产生的信号提供给N沟道MOS晶体管10的栅极电位。因此，使N沟道MOS晶体管10在预定长度的时间内导通。结果，偏置电位VIASP被拉到地电位，并且快速地返回到预定的偏置电位。
成功的恢复到偏置电位VIASP导致偏置电位VIASN通过P沟道MOS晶体管5和N沟道MOS晶体管6恢复到预定的偏置电位电平，从而完成恢复操作。
然而，由于以下所描述的原因，用于恢复偏置电位产生装置30的偏置电位的前述操作的速度不够高。
在偏置电位产生装置30中，通过N沟道MOS晶体管10的操作快速地恢复偏置电位VIASP，而使用由于P沟道MOS晶体管5和N沟道MOS晶体管6产生的极小的电流(minuscule current)来恢复偏置电位VIASN。结果，需要相当长的时间对放大器31(1)到31(n)的输入电容和布线电容33(1)到33(n)进行充电，从而成为对偏置电位VIASN进行快速恢复的障碍。
同时，偏置电位产生装置30需要依据温度和电源电压的改变，对快速恢复信号RT进行最佳地调整。否则，偏置电位VIASP将会被过量地或者不充分地拉向地电位，或者电流消耗将会增加，或者恢复时间将会发生延迟。另一方面，偏置电位产生装置30的快速恢复所需要的快速恢复信号RT的信号形式(signal form)(诸如脉冲宽度)具有随温度和电源电压改变的特性。因此，为了快速地恢复偏置电位VIASP，需要通过针对特定的条件，对在最佳信号形式中的快速恢复信号RT进行设置来设计该装置。然而，在偏置电位产生装置30中，不能够将快速恢复信号RT调整为用于快速恢复的最佳信号形式。
通过以下描述的本发明的每一个实施例，可以消除偏置电位产生装置30中的这些不利情况。
(第一优选实施例)
图1示出包括有依据本发明的第一优选实施例的内置的偏置电位产生装置的液晶驱动装置。依据该实施例，将参考其中包括有与具有n个液晶驱动输出的启动输出电路组合在一起的偏置电位产生装置的液晶驱动装置，对本发明进行说明。
在图1中，参考符号1表示偏置电位产生装置。该偏置电位产生装置1包括：P沟道MOS晶体管2、5、7和12、N沟道MOS晶体管4、6、9和10、电阻器3、反相器8和13、控制电路11、振荡电路14、以及寄存器15A。偏置电位产生装置1输出偏置电位VIASP和VIASN。偏置电位VIASP构成在用于驱动液晶的每一个放大器31(1)到31(n)中的恒流源的P沟道MOS晶体管的栅极电位。偏置电位VIASN构成恒流源的N沟道MOS晶体管的栅极电位。数字32(1)到32(n)和数字33(1)到33(n)表示布线电容。
控制电路11依据从振荡电路14输出的时钟输入CLK，输出在脉冲波形中的快速恢复信号RT。控制电路11依据从寄存器中输出的设置值，对快速恢复信号RT的脉冲宽度进行调整。
下面将说明从省电模式中恢复具有如上所阐明的配置的偏置电位产生装置的操作。
首先，在驱动液晶的操作期间，省电信号PS处于未启动(低电平)状态。因此，P沟道MOS晶体管7和N沟道MOS晶体管9处于截止状态，而N沟道晶体管4处于导通状态。同时，由于构成控制电路11的输出信号的快速恢复信号RT处于未启动状态(低电平)，因此，N沟道MOS晶体管10处于截止状态。按照相似的方式，由于快速恢复信号NTR处于启动状态(高电平)，因此，P沟道MOS晶体管12处于截止状态。快速恢复信号NRT由反相器13作为对快速恢复信号RT进行取反的结果产生。
在该过程中，通过P沟道MOS晶体管2、电阻器3、以及N沟道MOS晶体管4的协同操作，产生偏置电位VIASP。按照相似的方式，通过P沟道MOS晶体管5和N沟道MOS晶体管6的协同操作，产生偏置电位VIASN。将这些偏置电位VIASP和VIASN提供给液晶驱动放大器31(1)到31(n)。
然后，在从操作模式转换到省电模式时，省电信号PS变为启动状态(高电平)。然后，P沟道MOS晶体管7和N沟道MOS晶体管9导通，而N沟道MOS晶体管4截止。结果，偏置电位VIASP变为高电平(待机电位)，P沟道MOS晶体管5截止，从而使偏置电位VIASN变为低电平状态(待机电位)。按照这种方式，偏置电位VIASP和VIASN转换为待机电位，因此，在偏置电位产生装置1中的稳定电流变为零，从而将偏置电位产生装置1设置到省电模式中。
然后，在下一次从省电模式转换到操作模式时，省电信号PS变为未启动状态(低电平)。然后，P沟道MOS晶体管7和N沟道MOS晶体管9截止，而N沟道MOS晶体管4导通。结果，P沟道MOS晶体管2、电阻器3和N沟道MOS晶体管4的协同操作导致使偏置电位VIASP返回到预定偏置电位的趋势。
然而，使偏置电位VIASP返回到预定偏置电位电平需要对放大器31(1)到31(n)的输入电容和布线电容32(1)到32(n)进行放电。该过程需要一定长度的时间。因此，如果不采用一些对策，则偏置电位VIASP的恢复将会需要一定长度的时间。
考虑到这一点，控制电路11依据从振荡电路14提供的时钟输入CLK、以及从外部信号源提供给该装置的原始的快速恢复信号RTO，将在脉冲波形中的快速恢复信号RT设置为启动状态(高电平)。控制电路11依据如图2所示的寄存器15A的设置值，对快速恢复信号RT的脉冲宽度(启动周期)进行设置。在图2所示的情况下，假定寄存器15A的设置值为1。将快速恢复信号RT的脉冲宽度(启动周期)设置为时钟输入CLK中的一个脉冲的宽度。另一方面，在设置值为2的情况下，将快速恢复信号RT的脉冲宽度(启动周期)设置为等于时钟输入CLK中的两个脉冲的值。在设置值为3的情况下，将快速恢复信号RT的脉冲宽度(启动周期)设置为等于时钟输入CLK的三个脉冲的宽度的值。
结果，可以改变寄存器15A中的设置值，并且任意地设置快速恢复信号RT的脉冲宽度(启动周期)。
将这样变为启动状态(高电平)的快速恢复信号RT施加为N沟道MOS晶体管10的栅极电位，从而在预定的时间内使晶体管10变为导通。因此，偏置电位VIASP被拉到地电位，从而使偏置电位VIASP快速地恢复到预定偏置电位电平。
作为由反相器13对快速恢复信号RT进行取反的结果，快速恢复信号NRT变为未启动状态(低电平)。将已经变为未启动状态的快速恢复信号NRT施加为P沟道MOS晶体管12的栅极电位，从而使该P沟道MOS晶体管12在预定长度的时间内保持导通。结果，使偏置电位VIASN拉到电源电位，从而使偏置电位VIASN快速地恢复到预定的电位。
依据本实施例，通过对N沟道MOS晶体管10进行操作，使偏置电位VIASP恢复到预定的电位电平，以及通过对P沟道MOS晶体管12进行操作，使偏置电位VIASN恢复到预定的电位电平。按照这样的方式，在偏置电位产生装置1中设置对应于每一个偏置电位的用于恢复的MOS晶体管10和12缩短了恢复时间。
在偏置电位产生装置1中，可以依据寄存器15A的设置值，对快速恢复信号RT和NRT中的每一个脉冲宽度进行改变。因此，通过依据诸如电源电压的条件的变化对寄存器15A的设置值进行改变，可以选择最佳的脉冲宽度。结果，如果温度或者电源电压发生变化时，可以依据该变化，对快速恢复偏置电位产生装置1所需要的MOS晶体管10和12的驱动时间进行设置。结果，即使在温度或者电源电压发生改变的情况下，也可以使偏置电位VIASP和VIASN快速地恢复到适当的电平。
依据该实施例，P沟道MOS晶体管12和N沟道MOS晶体管10组成了电位恢复电路。振荡电路14、控制电路11、以及反相器13构成驱动控制电路。同时，寄存器15A构成驱动时间设置电路。
可以用包括相互并联的N沟道MOS晶体管和P沟道MOS晶体管的CMOS传输门(transfer gate)，等效地替换依据本实施例的N沟道MOS晶体管10和P沟道MOS晶体管12。
(第二优选实施例)
图3是示出包括依据本发明的第二优选实施例的偏置电位产生装置的液晶驱动装置的电路图。依据本实施例，将参考包括与具有n个液晶驱动输出的驱动输出电路组合在一起的偏置电位产生装置的液晶驱动装置，对本发明进行说明。
在图3中，数字17表示偏置电位产生装置。偏置电位产生装置17包括：P沟道MOS晶体管2、5、7及12(1)到12(k)、N沟道MOS晶体管4、6、9及10(1)到10(k)、电阻器3、反相器8及13(1)到13(k)、控制电路16、振荡电路14、以及寄存器15B。偏置电位产生装置17输出构成在每一个液晶驱动放大器31(1)到31(n)中的恒流源的P沟道MOS晶体管的栅极电位的偏置电位VIASP、以及构成在每一个液晶驱动放大器31(1)到31(n)中的恒流源的N沟道MOS晶体管的栅极电位的偏置电位VIASN。数字32(1)到32(n)和33(1)到33(n)表示布线电容。
控制电路16依据从振荡电路14输出的时钟输入CLK，输出在脉冲波形中的快速恢复信号RT。控制电路16依据从寄存器15B中输出的设置值，调整在快速恢复信号RT(1)到RT(k)中要被变为启动状态的所述的快速恢复信号的数量。
下面将说明从省电模式对具有以上所提到的配置的偏置电位产生装置17进行恢复的操作。
在对液晶进行驱动的操作期间，省电信号PS处于未启动状态(低电平)。因此，P沟道MOS晶体管7和N沟道MOS晶体管9截止，而N沟道MOS晶体管4导通。同时，由于构成控制电路16的输出信号的快速恢复信号RT(1)到RT(k)处于未启动状态(低电平)，因此，N沟道MOS晶体管10(1)到10(k)处于截止状态。按照相似的方式，由于快速恢复信号NRT(1)到NRT(k)处于启动状态(高电平)，因此，P沟道MOS晶体管12(1)到12(k)截止。由反相器13(1)到13(k)分别产生作为对快速恢复信号RT(1)到RT(k)进行取反的结果的快速恢复信号NRT(1)到NRT(k)。
同时，P沟道MOS晶体管2、电阻器3、以及N沟道MOS晶体管4协同操作以便产生偏置电位VIASP。按照相同的方式，P沟道MOS晶体管5和N沟道MOS晶体管6协同操作以便产生偏置电位VIASN。将偏置电位VIASP和VIASN提供给液晶驱动放大器31(1)到31(n)。
然后，随着从操作模式转换到省电模式的时刻的到来，省电信号SP变为启动状态(高电平)。然后，P沟道MOS晶体管7和N沟道MOS晶体管9导通，而N沟道MOS晶体管4截止。结果，偏置电位VIASP变为高电平(待机电位)，因此，P沟道MOS晶体管5截止，并且偏置电位VIASN变为低电平(待机电位)。按照这种方式，偏置电位VIASP和VIASN转换为待机电位，从而使偏置电位产生装置17变为省电模式，在该装置的电路中的稳定电流也降低为零。
然后，在从省电模式转换操作模式的时刻，省电信号PS变为未启动状态(低电平)。然后，P沟道MOS晶体管7和N沟道MOS晶体管9截止，而N沟道MOS晶体管4导通。结果，P沟道MOS晶体管2、电阻器3、以及N沟道MOS晶体管4协同操作，从而导致了使偏置电位VIASP返回到预定的偏置电位电平的趋势。然而，当将偏置电位VIASP返回到预定的偏置电位电平时，需要对放大器31(1)到31(n)的输入电容和布线电容32(1)到32(n)进行放电，这需要花费相当长的时间。因此，如果不采取一些措施，则偏置电位VIASP的恢复会花费一定长度的时间。
考虑到这一点，控制电路16依据由振荡电路14提供的时钟输入CLK、以及从外部信号源提供给该装置的原始的快速恢复信号RTO，将在脉冲波形中的快速恢复信号RT(1)到RT(k)变为启动状态(高电平)。如图4所示，控制电路16依据寄存器15B的设置值，对快速恢复信号RT(1)到RT(k)中要被变为启动状态的快速恢复信号的数量进行设置。在图4所示的情况下，假定寄存器15B的设置值为1。控制电路16只将快速恢复信号RT(1)变为启动状态(高电平)，而将其余的快速恢复信号RT(2)到RT(k)变为未启动状态(低电平)。按照相似的方式，在寄存器15B的设置值为2的情况下，控制电路16只将快速恢复信号RT(1)和RT(2)变为启动状态(高电平)，而将其余的快速恢复信号RT(3)到RT(k)变为未启动状态(低电平)。此外，在寄存器15B的设置值为3的情况下，控制电路16只将快速恢复信号RT(1)到RT(3)变为启动状态(高电平)，而将其余的快速恢复信号RT(4)到RT(k)变为未启动状态(低电平)。
通过按照这种方式改变寄存器15B的设置值，可以任意地对快速恢复信号RT(1)到RT(k)中要被变为启动状态的快速恢复信号的数量进行设置。
将快速恢复信号RT(1)到RT(k)中已经变为启动状态的快速恢复信号分别施加为N沟道MOS晶体管10(1)到10(k)中对应的N沟道MOS晶体管的栅极电位，从而有选择地仅仅使晶体管10(1)到10(k)中的特定的晶体管在预定的时间长度内保持导通。结果，将偏置电位VIASP拉到地电位，从而使该偏置电位VIASP快速地恢复到预定的值。
通过反相器13(1)到13(k)对快速恢复信号RT(1)到RT(k)进行取反，使快速恢复信号NRT(1)到NRT(k)分别变为未启动状态(低电平)。然后，将变为未启动状态的快速恢复信号NRT(1)到NRT(k)施加为P沟道MOS晶体管12(1)到12(k)的栅极电位，从而使晶体管12(1)到12(k)在一定长度的时间内导通。结果，将偏置电位VIASN拉到电源一侧，从而使偏置电位VIASN快速地恢复到预定的电平。
依据本实施例，通过对N沟道MOS晶体管10(1)到10(k)进行操作，可以将偏置电位VIASP恢复为预定的偏置电位电平，以及，通过对P沟道MOS晶体管12(1)到12(k)进行操作，可以使偏置电位VIASN恢复为预定的偏置电位电平。通过设置对应于各个偏置电位的用于恢复的MOS晶体管10(1)到10(k)及12(1)到12(k)，可以缩短用于恢复所需要的时间。
在偏置电位产生装置17中，可以依据寄存器15B的设置值，改变在快速恢复信号RT(1)到RT(k)及NRT(1)到NRT(k)中要被变为启动状态的快速恢复信号的数量。因此，通过依据诸如电源电压的条件的变化来改变寄存器15B的设置值，可以选择在快速恢复信号RT(1)到RT(k)及NRT(1)到NRT(k)中要被变为启动状态的快速恢复信号的最佳数量。
通过调整要被变为启动状态的快速恢复信号RT(1)到RT(k)及NRT(1)到NRT(k)的数量，可以调整在P沟道MOS晶体管12(1)到12(k)及N沟道MOS晶体管10(1)到10(k)中要被变为导通的晶体管的数量。此外，通过调整在P沟道MOS晶体管12(1)到12(k)及N沟道MOS晶体管10(1)到10(k)中要被变为启动状态的晶体管的数量，可以调整偏置电位产生装置17的驱动电流。
结果，可以依据特定的变化，对用于快速地恢复偏置电位产生装置17所需要的MOS晶体管10和12的输出电流进行设置，其中所述的偏置电位产生装置17可能会发生温度或者电源电压的变化。结果，即使在电源电压或者温度发生变化的情况下，也可以将偏置电位VIASP和VIASN快速地恢复到适当的电平。
依据本实施例，电位恢复电路包括：P沟道MOS晶体管10(1)到10(k)及N沟道MOS晶体管12(1)到12(k)；驱动控制电路包括振荡电路14、控制电路16、以及反相器13(1)到13(k)；以及电流设置电路包括寄存器15B。
可以由包括相互并联的N沟道MOS晶体管和P沟道MOS晶体管的CMOS传输门(transfer gate)，等效地替换依据本实施例的N沟道MOS晶体管10(1)到10(k)和P沟道MOS晶体管12(1)到12(k)。
(第三优选实施例)
图5是示出包括依据本发明的第三优选实施例的内置的偏置电位产生装置的液晶驱动装置的电路图。依据本实施例，将参考相互组合的具有n个液晶驱动输出的驱动输出单元和偏置电位产生装置的液晶驱动装置，对本发明进行说明。
在图5中，数字18表示偏置电位产生装置。偏置电位产生装置18包括：P沟道MOS晶体管2、5、7、12及20(1)到20(p)、N沟道MOS晶体管4、6、9、10及19(1)到19(m)、电阻器3、反相器8和13、控制电路11、振荡电路14、以及寄存器15A。偏置电位产生装置18输出构成在用于驱动液晶的放大器31(1)到31(n)中的恒流源的P沟道MOS晶体管的栅极电位的偏置电位VIASP、以及构成在用于驱动液晶的放大器31(1)到31(n)中的恒流源的N沟道MOS晶体管的栅极电位的偏置电位VIASN。数字32(1)到32(n)及33(1)到33(n)表示布线电容。
N沟道MOS晶体管19(1)到19(m)具有相互短路的栅极和漏极。因此，在N沟道MOS晶体管19(1)到19(m)中，产生位于漏极电位和源极电位之间的阈值电压VTN。N沟道MOS晶体管19(1)到19(m)相互串联，并且按照保持使地电位加上阈值电压VTN和m的乘积不大于偏置电位VIASP的预定值的关系的方式，确定晶体管19(1)到19(m)的数量m。
按照相似的方式，P沟道MOS晶体管20(1)到20(p)具有相互短路的栅极电位和漏极电位。因此，在P沟道MOS晶体管20(1)到20(p)中，产生位于源极电位和漏极电位之间的P沟道MOS晶体管的阈值电压VTP。P沟道MOS晶体管20(1)到20(p)相互串联，并且按照保持使源极电位减去阈值电压VTP的绝对值与p的乘积不小于偏置电位VIASN的预定值的关系的方式，确定数量p。
下面说明具有前述的配置的偏置电位产生装置18从省电模式中恢复的操作。
首先，在对液晶进行驱动的操作期间，省电信号PS处于未启动状态(低电平)，因此，P沟道MOS晶体管7和N沟道MOS晶体管9处于截止状态，而N沟道MOS晶体管4处于导通状态。另一方面，由于从控制电路11中输出的快速恢复信号RT处于未启动状态(低电平)，则N沟道MOS晶体管10处于截止状态。按照相似的方式，由于快速恢复信号NRT处于启动状态(高电平)，因此，P沟道MOS晶体管12处于截止状态。通过反相器13对快速恢复信号RT进行取反，产生快速恢复信号NRT。
在该过程中，P沟道MOS晶体管2、电阻器3、以及N沟道MOS晶体管4协同操作，以便产生偏置电位VIASP。按照相似的方式，P沟道MOS晶体管5和N沟道MOS晶体管6协同操作，以便产生偏置电位VIASN。将偏置电位VIASP和VIASN提供给液晶驱动放大器31(1)到31(n)。
然后，随着从操作模式转换到省电模式的时刻的到来，省电信号PS变为启动状态(高电平)。然后，P沟道MOS晶体管7和N沟道MOS晶体管9导通，而N沟道MOS晶体管4截止。结果，偏置电位VIASP变为高电平(待机电平)，因此，P沟道MOS晶体管5截止，从而使偏置电位VIASN变为低电平(待机电平)。作为将偏置电位VIASP和VIASN转换为待机电平的结果，在偏置电位产生装置18中的稳定电流降低为零，因此，偏置电位产生装置18进入省电模式。
随着从省电模式转换为操作模式的时刻的到来，省电信号PS变为未启动状态(低电平)。P沟道MOS晶体管7和N沟道MOS晶体管9变为截止，而N沟道MOS晶体管4导通。结果，P沟道MOS晶体管2、电阻器3、以及N沟道MOS晶体管4协同工作，以便导致使偏置电位VIASP返回到预定的偏置电位电平的趋势。然而，当偏置电位VIASP返回到预定的偏置电位电平时，需要对放大器31(1)到31(n)的输入电容及布线电容32(1)到32(n)进行放电，因而会花费相当长的时间。因此，如果不采取一些措施，则偏置电位VIASP的恢复将会需要相当长的时间。
考虑到这一点，控制电路11依据由振荡电路14提供的时钟输入CLK、以及从外部信号源提供给该装置的原始的快速恢复信号RT0，使在脉冲波形中的快速恢复信号RT变为启动状态(高电平)。控制电路11依据寄存器15A的设置值，对快速恢复信号RT的脉冲宽度进行设置。因此，通过改变寄存器15A的设置值，可以对快速恢复信号RT进行任意地设置。
将已经变为启动状态的快速恢复信号RT施加为N沟道MOS晶体管10的栅极电位，并且在一定周期的时间内将晶体管10保持在导通状态。结果，将偏置电位VIASP拉到地电位，因而使偏置电位VIASP恢复到预定的偏置电位电平。
另一方面，通过反相器13对快速恢复信号RT进行取反使快速恢复信号NRT变为未启动状态(低电平)。将已经变为未启动状态(低电平)的快速恢复信号NRT施加为P沟道MOS晶体管12的栅极电位，并且在预定长度的时间内将晶体管12保持在导通状态。结果，将偏置电位VIASN拉到电源电位，因此，使偏置电位VIASN快速地恢复到预定的偏置电位电平。
依据本实施例，通过对N沟道MOS晶体管10进行操作，可以将偏置电位VIASP恢复到预定的电位电平，而通过对P沟道MOS晶体管12进行操作，可以将偏置电位VIASN恢复到预定的偏置电位电平。按照这种方式，设置对应于各个偏置电位的用于恢复的MOS晶体管10和12，可以缩短进行恢复所需要的时间。
该偏置电位产生装置18可以依据寄存器15A的设置值，快速改变恢复信号RT和NRT的脉冲宽度。因此，通过依据诸如电源电压的条件的变化来改变寄存器15A中的设置值，可以选择最佳的脉冲宽度。结果，如果温度或者电源电压发生变化，则可以将快速地恢复偏置电位产生装置18所需要的MOS晶体管10和12的驱动时间设置为与所述的改变对应的适当值。因此，即使在温度或者电源电压发生变化的情况下，也可以将偏置电位VIASP和VIASN快速地恢复为适当的电平。
此外，N沟道MOS晶体管19(1)到19(m)相互串联，以及P沟道MOS晶体管20(1)到20(p)也相互串联。按照保持使地电位加上阈值电压VTN和m的乘积不大于偏置电位VIASP的预定值的关系的方式，确定晶体管的数量m，以及按照保持使源极电位减去阈值电压VTP的绝对值与p的乘积不小于偏置电位VIASN的预定电位电平的关系的方式，确定晶体管的数量p。因此，通过任意地设置晶体管的数量m和p，可以对用于将偏置电位(产生的电位)从待机电位恢复到预定电位电平的恢复电压进行任意设置。因此，即使在电源电压或者温度发生改变的情况下，也可以将所有的偏置电位快速地恢复到适当的电位。
依据本实施例，N沟道MOS晶体管10及19(1)到19(m)、以及P沟道MOS晶体管12及20(1)到20(p)构成电位恢复电路。振荡电路14、控制电路11、以及反相器13构成驱动控制电路。同时，寄存器15A构成驱动时间设置电路。
可以由包括相互并联的N沟道MOS晶体管和P沟道MOS晶体管的CMOS传输门(transfer gate)，等效地替换依据本实施例的N沟道MOS晶体管10和P沟道MOS晶体管12。
(第四优选实施例)
图6是示出包括依据本发明的第四优选实施例的偏置电位产生装置的液晶驱动装置的电路图。依据本实施例，将参考相互组合的具有n个液晶驱动输出的驱动输出单元和偏置电位产生装置的液晶驱动装置，对本发明进行描述。
在图6中，数字22表示偏置电位产生装置。所述的偏置电位产生装置22包括：P沟道MOS晶体管2、5、7和12、N沟道MOS晶体管4、6、9、和10、电阻器3、反相器8和13、比较器23、以及参考电位产生电路24。偏置电位产生装置22输出构成在液晶驱动放大器31(1)到31(n)中的恒流源的P沟道MOS晶体管的栅极电位的偏置电位VIASP、以及构成在液晶驱动放大器31(1)到31(n)中的恒流源的N沟道MOS晶体管的栅极电位。数字32(1)到32(n)及33(1)到33(n)表示布线电容。
参考电位产生电路24包括：P沟道MOS晶体管25和26、N沟道MOS晶体管28、以及电阻器27。参考电位产生电路24产生不小于在稳定的操作状态的偏置电位VIASP的参考电位VBP。
比较器23将正极输入电位与负极输入电位进行比较。在正极输入电位高于负极输入电位的情况下，比较器23使N沟道MOS晶体管10导通，在正极输入电位等于或者低于负极输入电位的情况下，使N沟道MOS晶体管10截止。
下面将解释从省电模式中对具有前述的配置的偏置电位产生装置22进行恢复的操作。
首先，在液晶驱动操作期间，省电信号PS处于未启动状态(低电平)。因此，P沟道MOS晶体管7和25及N沟道MOS晶体管9处于截止状态，而N沟道MOS晶体管4和28处于导通状态。同时，由于从比较器23输出的快速恢复信号RT处于未启动状态(低电平)，因此，N沟道MOS晶体管10处于截止状态。按照相似的方式，由于对通过比较器23的快速恢复信号进行取反产生的快速恢复信号NRT处于启动状态(高电平)，因此，P沟道MOS晶体管12处于截止状态。
在该过程中，P沟道MOS晶体管2、电阻器3、以及N沟道MOS晶体管4协同工作，以便产生偏置电位VIASP。按照相似的方式，p沟道MOS晶体管5和N沟道MOS晶体管6协同工作，以便产生偏置电位VIASN。将偏置电位VIASP和VIASN提供给用于驱动液晶的放大器31(1)到31(n)。
然后，随着从操作模式转换到省电模式的时刻的到来，省电信号PS变为启动(高电平)。然后，P沟道MOS晶体管7和25及N沟道MOS晶体管9变为导通，而N沟道MOS晶体管4和28变为截止。结果，偏置电位VIASP和参考电位VBP变为高电平，P沟道MOS晶体管5变为截止，并且偏置电位VIASN变为低电平(待机电位)。处于高电平的偏置电位VIASP及处于低电平的VIASN为待机电位。按照这种方式，使偏置电位VIASP和VIASN转换为待机电位电平，因此，在偏置电位产生装置22中的稳定电流变为零，从而使偏置电位产生电路22进入省电模式。
然后，在从省电模式向操作模式转换时，省电信号PS变为未启动状态(低电平)。然后，P沟道MOS晶体管7和25及N沟道MOS晶体管9变为截止，而N沟道MOS晶体管4和28变为导通。结果，P沟道MOS晶体管26、电阻器27、以及N沟道MOS晶体管28协同操作，从而使参考电位VBP恢复到预定的偏置电位电平。
同时，P沟道MOS晶体管2、电阻器3、N沟道MOS晶体管4协同工作，从而导致了使偏置电位VIASP返回到预定的偏置电位电平的趋势。然而，当偏置电位VIASP返回到预定的偏置电位电平时，需要通过花费相当长的时间的过程，对放大器31(1)到31(n)的输入电容及布线电容32(1)到32(n)进行放电。因此，如果不采取有效的措施，则需要相当长的时间以便将电位VIASP成功地恢复到预定的偏置电位电平。
考虑到这一点，比较器23检测到偏置电位VIASP大于参考电位VBP，并且将快速恢复信号RT变为启动状态(高电平)。将由此变为启动状态的快速恢复信号RT施加为N沟道MOS晶体管10的栅极电位，从而使晶体管10变为导通。结果，偏置电位VIASP被拉到地电位，从而快速地恢复到预定的电位电平。
同时，通过反相器13对启动(高电平)的快速恢复信号RT进行取反，从而产生未启动的(低电平)的快速恢复信号NRT。将由此产生的未启动的快速恢复信号NRT施加为P沟道MOS晶体管12的栅极电位，从而使该晶体管在预定长度的时间内保持导通。结果，将偏置电位VIASN拉到电源电位，从而使偏置电位VIASN快速地恢复到预定的偏置电位电平。
比较器23检测到已经快速地恢复到预定偏置电位电平的偏置电位VIASP不大于参考电位VBP。则，将快速恢复信号RT变为未启动状态(低电平)。将由此变为未启动状态的快速恢复信号RT施加为N沟道MOS晶体管10的栅极电位，从而使该晶体管10截止。
另一方面，由反相器13对已经由比较器23变为未启动状态(低电平)的快速恢复信号RT进行取反，从而使快速恢复信号NRT变为启动状态(高电平)。将由此变为启动状态的快速恢复信号NRT施加为N沟道MOS晶体管12的栅极电位，从而使晶体管10截止。结果，完成了一段快速恢复操作。
依据本实施例，P沟道MOS晶体管12和N沟道MOS晶体管10构成电位恢复电路；参考电位产生电路24产生参考电位；以及，比较器23构成驱动控制电路。
依据本实施例，在产生参考电位之后，将产生的偏置电位VIASP与参考电位进行比较，以便控制包括P沟道MOS晶体管12和N沟道MOS晶体管10的电位恢复电路的驱动时间。因此，即使在电源电压改变或者温度发生变化的情况下，也可以快速地将所有的偏置电位恢复为适当的电平。
可以用包括相互并联的N沟道MOS晶体管和P沟道MOS晶体管的CMOS传输门(transfer gate)，等效地替换依据本实施例的N沟道MOS晶体管10和P沟道MOS晶体管12。
(第五实施例)
图7是示出包括依据本发明的第五优选实施例的偏置电位产生装置的液晶驱动装置的电路图。依据该实施例，将参考作为实例、包括与偏置电位产生装置组合在一起的具有n液晶驱动输出的驱动输出单元的液晶驱动装置，对本发明进行说明。
在图7中，数字29表示偏置电位产生装置。偏置电位产生装置29包括：P沟道MOS晶体管2、5、7和12、N沟道MOS晶体管4、6、9和10、电阻器3、反相器8、比较器23和40、以及参考电位产生电路24和41。偏置电位产生装置29输出构成在液晶驱动放大器31(1)和31(n)中的恒流源的P沟道MOS晶体管的栅极电位的偏置电位VIASP、以及在液晶驱动放大器31(1)和31(n)中的恒流源的N沟道MOS晶体管的栅极电位的偏置电位VIASN。数字32(1)到32(n)及33(1)到33(n)表示布线电容。
参考电位产生电路24包括P沟道MOS晶体管25和26、N沟道MOS晶体管28和电阻器27。参考电位产生电路24产生不小于处于稳定操作模式中的偏置电位VIASP的参考电位VBP。
参考电位产生电路41包括P沟道MOS晶体管42及N沟道MOS晶体管43和44。参考电位产生电路41产生不高于处于稳定操作模式中的偏置电位VIASN的参考电位VBN。
比较器23将正极输入电位与负极输入电位进行比较。在正极输入电位高于负极输入电位的情况下，比较器23使N沟道MOS晶体管10导通，以及在正极输入电位等于或者低于负极输入电位的情况下，使N沟道MOS晶体管10的截止。
比较器40将正极输入电位与负极输入电位进行比较。在正极输入电位低于负极输入电位的情况下，使P沟道MOS晶体管12导通，在正极输入电位等于或者高于负极输入电位的情况下，使P沟道MOS晶体管12截止。
下面将说明从省电模式中对具有前述配置的偏置电位产生装置29进行恢复的操作。
首先，在液晶驱动操作期间，省电信号PS处于未启动状态(低电平)。因此，P沟道MOS晶体管7和25及N沟道MOS晶体管9和44处于截止状态，而N沟道MOS晶体管4和28处于导通状态。同时，由于从比较器23中输出的快速恢复信号RT处于未启动状态(低电平)，N沟道MOS晶体管10处于截止状态。按照相似的方式，由于比较器40输出的快速恢复信号NRT处于未启动状态(低电平)，因此P沟道MOS晶体管12处于截止状态。
在该过程中，P沟道MOS晶体管2、电阻器3、以及N沟道MOS晶体管4协同工作，以便产生偏置电位VIASP。按照相似的方式，P沟道MOS晶体管5和N沟道MOS晶体管6协同工作，以便产生偏置电位VIASN。将偏置电位VIASP和VIASN提供给用于驱动液晶的放大器31(1)到31(n)。
然后，随着从操作模式转换到省电模式的时刻的到达，省电信号PS变为启动状态(高电平)。然后，P沟道MOS晶体管7和25及N沟道MOS晶体管9和44变为导通，而N沟道MOS晶体管4和28变为截止。结果，偏置电位VIASP和参考电位VBP变为高电平，P沟道MOS晶体管5和42截止，并且偏置电位VIASN和参考电位VBN变为低电平。处于高电平的偏置电位VIASP及处于低电平的偏置电位VIASN是待机电位。按照这种方式，偏置电位VIASP和VIASN转换到待机电位，因此，在偏置电位产生装置29中的稳定电流变为零，从而使偏置电位产生装置29进入省电模式。
然后，随着从省电模式转换到操作模式的时刻的到达，省电信号PS变为未启动状态(低电平)。然后，P沟道MOS晶体管7和25及N沟道MOS晶体管9和44变为截止时，而N沟道MOS晶体管4和28导通。结果，P沟道MOS晶体管26、电阻器27、以及N沟道MOS晶体管28协同操作，以便将参考电位VBP恢复为预定偏置电位电平，而P沟道MOS晶体管42和N沟道MOS晶体管43协同操作，以便将参考电位VBN恢复到预定的偏置电位电平。
同时，P沟道MOS晶体管2、电阻器3、以及N沟道MOS晶体管4协同操作，以便导致使偏置电位VIASP返回到预定的偏置电位的趋势。然而，需要通过花费相当长的时间的过程，对放大器31(1)到31(n)的输入电容及布线电容32(1)到32(n)进行放电。因此，如果不采取有效的措施，则需要相当长的时间以便使偏置电位VIASP恢复为预定的偏置电位电平。
考虑到这一点，比较器23检测到偏置电位VIASP高于参考电位VBP，并且使参考恢复信号RT变为启动状态(高电平)。将由此返回到启动状态的快速恢复信号RT施加为N沟道MOS晶体管10的栅极电位，从而使晶体管10导通。结果，将偏置电位VIASP快速地拉为地电平，从而使偏置电位VIASP快速地恢复为预定的电位电平。
同时，检测器23检测到已经被快速地恢复到预定偏置电位电平的偏置电位VIASP不高于参考电位VBP。然后，由比较器23使快速恢复信号RT变为未启动状态(低电平)。将由此变为未启动状态的快速恢复信号RT施加为N沟道MOS晶体管10的栅极电位，从而使该晶体管10截止。
同时，比较器40检测到偏置电位VIASN低于参考电位VBP，并且使快速恢复信号NRT变为未启动状态(低电平)。将变为未启动状态的快速恢复信号NRT施加为N沟道MOS晶体管12的栅极电位，从而使晶体管12导通。结果，将偏置电位VIASN快速地拉到电源一侧，从而使偏置电位VIASN快速地恢复为预定的偏置电位电平。
比较器40检测到已经快速地恢复到预定的偏置电位电平的偏置电位VIASN不低于参考电位VBP。然后，由比较器40使快速恢复信号NRT变为启动状态(高电平)。将由此变为启动状态的快速恢复信号NRT施加为N沟道MOS晶体管12的栅极电位，从而使该晶体管12截止。
依据本实施例，P沟道MOS晶体管12和N沟道MOS晶体管10构成电位恢复电路；参考电位产生电路24和41分别输出参考电位，以及比较器23和40构成驱动控制电路。
依据本实施例，在产生参考电位之后，将产生的偏置电位VIASP与参考电位进行比较，以便控制包括P沟道MOS晶体管12和N沟道MOS晶体管10的电位恢复电路的驱动时间。如果温度改变或者电源电压改变时，产生的参考电位不会随着温度的变化或者电源电压的变化而改变。因此，不管电源电压或者温度如何改变，都可以使所有的偏置电位快速地恢复到适当的电平。此外，为偏置电位VIASN和VIASP中的每一个设置参考电位产生电路24和41及比较器23和40，并且将每一个偏置电位与参考电位进行比较。因此，可以按照较高的准确度和较高的速度，对偏置电位进行恢复。
可以用包括相互并联的N沟道MOS晶体管和P沟道MOS晶体管的CMOS传输门(transfer gate)，等效地替换依据本实施例的N沟道MOS晶体管10和P沟道MOS晶体管12。
(第六优选实施例)
图8是示出具有依据本发明的第六优选实施例的内置的偏置电位产生装置的液晶驱动装置的电路图。依据本实施例，将参考作为实例的、包括与偏置电位产生装置组合在一起的具有n个液晶驱动输出的驱动输出单元的液晶驱动装置，对本发明进行说明。
在图8中，数字46表示偏置电位产生装置。所述的偏置电位产生装置46包括：P沟道MOS晶体管2、5和7、N沟道MOS晶体管4、6和9、电阻器3、反相器8和58、控制电路11、振荡电路14、寄存器15A、开关52和57、以及恢复电位产生电路47和53。偏置电位产生装置46输出构成在液晶驱动放大器31(1)到31(n)中的恒流源的P沟道MOS晶体管的栅极电位的偏置电位VIASP、以及构成在液晶驱动放大器31(1)到31(n)中的恒流源的N沟道MOS晶体管的栅极电位的偏置电位VIASN。数字32(1)到32(n)及33(1)到33(n)表示布线电容。
恢复电位产生电路47包括：P沟道MOS晶体管48和49、N沟道MOS晶体管51、以及电阻器50。恢复电位产生电路47产生等于处于稳定操作模式下的偏置电位VIASP的参考电位VP。
恢复电位产生电路53包括：P沟道MOS晶体管54、N沟道MOS晶体管56和55、以及开关59和60。恢复电位产生电路53产生等于处于稳定操作模式的偏置电位VIASN的参考电位VN。
下面将说明从省电模式中对具有前述配置的偏置电位产生装置46进行恢复的操作。
首先，在液晶驱动操作期间，省电信号PS处于未启动的状态(低电平)。因此，P沟道MOS晶体管7和N沟道MOS晶体管4处于截止状态，而N沟道MOS晶体管4处于导通状态。同时，由于从控制电路11中输出的快速恢复信号RT处于未启动状态(低电平)，因此开关52和57处于断开状态。
在该过程中，P沟道MOS晶体管2、电阻器3、以及N沟道MOS晶体管4协同操作，以便产生偏置电位VIASP。按照相似的方式，P沟道MOS晶体管5和N沟道MOS晶体管6协同操作，以便产生偏置电位VIASN。将偏置电位VIASP和VIASN提供给放大器31(1)到31(n)，以便驱动液晶。
在恢复电位产生电路47中，快速恢复信号RT处于未启动状态(低电平)，因此，N沟道MOS晶体管51处于截止状态，而P沟道MOS晶体管48处于导通状态。结果，恢复电位产生电路47输出作为恢复电位VP的源电位。
在恢复电位产生电路53中，快速恢复信号RT处于未启动状态(低电平)，因此，开关59变为断开。同时，考虑到快速恢复信号NRT由于反相器58的取反操作而变为启动状态(高电平)，因此，开关60变为闭合。因此，N沟道沟道MOS晶体管56变为导通，而P沟道MOS晶体管54变为截止。结果，恢复电位产生电路53输出作为恢复电位VN的地电位。
然后，随着从操作模式向省电模式转换的时刻的到来，省电信号PS变为启动状态(高电平)。然后，P沟道MOS晶体管7和N沟道MOS晶体管9变为导通，而N沟道MOS晶体管4变为截止。结果，偏置电位VIASP变为高电平，P沟道MOS晶体管5变为截止，而偏置电位VIASN电位变为低电位。按照这种方式，偏置电位VIASP和VIASN转换为待机电位电平，因此，在偏置电位产生装置46中的稳定电流变为零，从而使偏置电位产生装置46进入省电模式。
然后，在从省电模式向操作模式转换的时刻，省电信号PS变为未启动(低电平)状态。然后，P沟道MOS晶体管7和N沟道MOS晶体管9变为截止，而N沟道MOS晶体管4变为导通。结果，P沟道MOS晶体管2、电阻器3、以及N沟道MOS晶体管4协同工作，从而导致使偏置电位VIASP返回到预定的偏置电位电平的趋势。然而，当偏置电位VIASP返回到预定偏置电位电平时，需要通过花费相当长的时间的过程，对放大器31(1)到31(n)及布线电容32(1)到32(n)进行放电。因此，如果不采取一些适当的措施，则在将偏置电位VIASP恢复到预定的偏置电位电平之前需要花费相当长的时间。
考虑到这一点，控制电路11依据由振荡电路14提供的时钟输入CLK、以及原始的快速恢复信号RTO，使在脉冲波形中的快速恢复信号RT变为启动状态(高电平)。控制电路11依据寄存器15A的设置值，对快速恢复信号RT的脉冲宽度(启动周期)进行设置。因此，通过改变寄存器15A的设置值，可以对快速恢复信号RT的脉冲宽度(启动周期)进行任意地设置。
将已经变为启动状态的快速恢复信号RT施加为P沟道MOS晶体管48和N沟道MOS晶体管51的栅极电位。因此，晶体管48变为截止，而晶体管51变为导通。此外，将启动快速恢复信号RT提供给开关59、52和57，并且使开关59、52、和57闭合。
此外，将通过反相器58的取反过程变为未启动状态(低电平)快速恢复信号NRT施加为N沟道MOS晶体管56的栅极电位，并且施加到开关60，从而使晶体管56截止，并且使开关60断开。结果，恢复电位产生电路47和53产生恢复电位VP和VN。
在该过程中，快速恢复信号RT使开关52和57在预定长度的的时间内接通。因此，将偏置电位VIASP拉到恢复电位VP，从而使偏置电位VIASP快速地恢复到偏置电位电平。按照相似的方式，将快速拉到恢复电位VN的偏置电位VIASN快速地恢复为预定的偏置电位电平。
在本实施例中，从广义上说，恢复电位产生电路47和53构成恢复电位产生电路。开关52和57构成电位恢复电路。寄存器15A构成驱动时间设置电路。振荡电路14、控制电路11、以及反相器58构成驱动控制电路。
依据本实施例，通过对恢复电位产生电路47和开关52进行操作，使偏置电位VIASP恢复到预定的偏置电位电平，而通过对恢复电位产生电路53和开关57进行操作，使偏置电位VIASN恢复到预定的偏置电位电平。按照这种方式，设置对应于每一个偏置电位的恢复结构缩短了恢复所需的时间。
偏置电位产生装置46可以依据寄存器15A中的设置值，改变快速恢复信号RT的脉冲宽度。因此，通过依据诸如电源电压的条件的变化而改变寄存器15A的设置值，可以选择最佳的脉冲宽度。结果，如果温度或者电源电压发生变化时，可以依据该变化，对快速地恢复到偏置电位VIASP和VIASN所需要的开关52和57的闭合时间进行设置。因此，即使在电源电压或者温度发生发生变化的情况下，也可以将偏置电位VIASP和VIASN快速地恢复到适当的电平。
在该实施例中，通常将每一个开关52、57、59和60配置为包括相互并联的N沟道MOS晶体管和P沟道MOS晶体管的CMOS传输门。然而，具有相似功能的可选择的结构可以产生相似的效果。
以上已经对本发明的最优选的实施例进行了描述。在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以对这些优选实施例的电路元件的组合和布置进行各种修改。

Claims (8)

1.一种偏置电位产生装置，用于在省电模式下产生待机电位并且在操作模式下产生偏置电位，并且用于将待机电位或偏置电位选择性地输出到输出节点，所述偏置电位产生装置包括：
偏置电位输出电路，与输出节点相连并向输出节点输出偏置电位；
待机电位输出电路，与输出节点相连并向输出节点输出待机电位；
驱动时间设置电路，用于存储预定设置值；
驱动控制电路，与驱动时间设置电路相连，用于控制基于所述预定设置值的时间段；以及
电位恢复电路，与输出节点和驱动控制电路相连，用于在预定时间段内向输出节点输出具有与待机电位不同的电平的电位。
2.根据权利要求1所述的偏置电位产生装置，其特征在于：
驱动控制电路依据脉冲波形信号，控制电位恢复电路，所述的驱动控制电路包括：振荡电路，用于产生时钟信号以便产生脉冲波形信号。
3.根据权利要求2所述的偏置电位产生装置，其特征在于：
驱动时间设置电路是用于输出等于脉冲波形信号的脉冲宽度的设置值的寄存器。
4.根据权利要求1所述的偏置电位产生装置，其特征在于：
还包括电流设置电路，与电位恢复电路相连，用于设置在恢复偏置电位时用于电位恢复电路中的恢复电流。
5.根据权利要求4所述的偏置电位产生装置，其特征在于：
电位恢复电路由相互并联的多个MOS晶体管构成，以便产生恢复电流；以及
电流设置电路分别向多个MOS晶体管中的每一个提供导通控制信号。
6.根据权利要求1所述的偏置电位产生装置，其特征在于：
偏置恢复电路包括相互串联的多个MOS晶体管，以便通过使栅极电位和漏极电位短路来产生阈值电压；以及
可以通过改变MOS晶体管的数量，设置用于恢复偏置电位的电位恢复电路的恢复电压。
7.根据权利要求1所述的偏置电位产生装置，其特征在于：
还包括参考电位产生电路，与驱动控制电路相连，用于产生具有等于偏置电位的电位的参考电位；
其中，在产生的电位未达到参考电位期间，驱动控制电路驱动电位恢复电路，在产生的电位达到参考电位的时刻，停止驱动电位恢复电路。
8.根据权利要求1所述的偏置电位产生装置，其特征在于：
还包括恢复电位产生电路，用于产生等于偏置电位的恢复电位；
其中，在恢复电位时，电位恢复电路使产生的电位与恢复电位短路。
CNB031595898A 2002-10-04 2003-09-29 偏置电位产生装置 Expired - Fee Related CN1302453C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002292325 2002-10-04
JP2002292325A JP3681063B2 (ja) 2002-10-04 2002-10-04 バイアス電位発生回路

Publications (2)

Publication Number Publication Date
CN1497297A CN1497297A (zh) 2004-05-19
CN1302453C true CN1302453C (zh) 2007-02-28

Family

ID=32025463

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031595898A Expired - Fee Related CN1302453C (zh) 2002-10-04 2003-09-29 偏置电位产生装置

Country Status (6)

Country Link
US (1) US6930543B2 (zh)
EP (1) EP1408481A3 (zh)
JP (1) JP3681063B2 (zh)
KR (1) KR20040031643A (zh)
CN (1) CN1302453C (zh)
TW (1) TW200405996A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998904B2 (en) * 2004-03-17 2006-02-14 Texas Instruments Incorporated Circuit and method for turn-on of an internal voltage rail
JP2007140005A (ja) * 2005-11-17 2007-06-07 Matsushita Electric Ind Co Ltd バイアス電圧発生回路
JP5137321B2 (ja) 2006-04-20 2013-02-06 ルネサスエレクトロニクス株式会社 表示装置、ｌｃｄドライバ及び駆動方法
JP6587002B2 (ja) * 2018-01-26 2019-10-09 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4872002A (en) * 1988-02-01 1989-10-03 General Electric Company Integrated matrix display circuitry
CN1170186A (zh) * 1996-05-15 1998-01-14 摩托罗拉公司 液晶显示驱动系统和其方法
JP2001175227A (ja) * 1999-12-17 2001-06-29 Nec Corp 液晶駆動回路
KR20010073270A (ko) * 2000-01-13 2001-08-01 윤종용 스위치 모드 전원 공급장치
CN1311503A (zh) * 2000-03-02 2001-09-05 夏普株式会社 液晶显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0752584B2 (ja) 1987-12-28 1995-06-05 株式会社東芝 Ｍｏｓ型充放電回路
KR0164814B1 (ko) * 1995-01-23 1999-02-01 김광호 반도체 메모리장치의 전압 구동회로
TW365007B (en) * 1996-12-27 1999-07-21 Matsushita Electric Ind Co Ltd Driving method of semiconductor integrated circuit and the semiconductor integrated circuit
KR100269643B1 (ko) * 1997-11-27 2000-10-16 김영환 전력소비 억제회로
JPH11231954A (ja) * 1998-02-16 1999-08-27 Mitsubishi Electric Corp 内部電源電圧発生回路
JP3147079B2 (ja) 1998-04-14 2001-03-19 日本電気株式会社 半導体回路
JPH11340812A (ja) * 1998-05-22 1999-12-10 Mitsubishi Electric Corp 半導体装置
JP4071378B2 (ja) * 1998-11-17 2008-04-02 株式会社ルネサステクノロジ 半導体回路装置
JP2000200110A (ja) * 1999-01-05 2000-07-18 Mitsubishi Electric Corp 電圧降下回路
JP2002064150A (ja) * 2000-06-05 2002-02-28 Mitsubishi Electric Corp 半導体装置
KR100542398B1 (ko) * 2001-12-04 2006-01-10 주식회사 하이닉스반도체 전압 공급 회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4872002A (en) * 1988-02-01 1989-10-03 General Electric Company Integrated matrix display circuitry
CN1170186A (zh) * 1996-05-15 1998-01-14 摩托罗拉公司 液晶显示驱动系统和其方法
JP2001175227A (ja) * 1999-12-17 2001-06-29 Nec Corp 液晶駆動回路
KR20010073270A (ko) * 2000-01-13 2001-08-01 윤종용 스위치 모드 전원 공급장치
CN1311503A (zh) * 2000-03-02 2001-09-05 夏普株式会社 液晶显示装置

Also Published As

Publication number Publication date
JP2004127077A (ja) 2004-04-22
EP1408481A3 (en) 2008-12-03
CN1497297A (zh) 2004-05-19
EP1408481A2 (en) 2004-04-14
KR20040031643A (ko) 2004-04-13
TW200405996A (en) 2004-04-16
JP3681063B2 (ja) 2005-08-10
US20040104762A1 (en) 2004-06-03
US6930543B2 (en) 2005-08-16

Similar Documents

Publication Publication Date Title
CN1267880C (zh) 显示驱动电路，显示面板，显示装置和显示驱动方法
CN1172373C (zh) 半导体集成电路装置
CN101048717A (zh) 电源装置及便携设备
CN1114267C (zh) 由时钟信号控制的电平转换电路
CN1271785C (zh) 电平移位电路和半导体集成电路
CN1269003C (zh) 用来节省显示系统中电能的装置和方法
CN1677824A (zh) 开关电源控制用半导体装置
CN1797922A (zh) 开关电源及控制该开关设备的方法
CN1518226A (zh) 具有占空比校正电路的模拟延迟锁相环
CN1670808A (zh) 显示设备驱动电路及显示电路
CN1510824A (zh) 直流－交流变换装置及其控制器ic
CN1992494A (zh) 直流－直流变换器和直流－直流变换器控制电路
CN1809862A (zh) 液晶显示装置
CN1677825A (zh) 开关电源控制用半导体器件
CN1365181A (zh) Dc－dc变换器
CN1658053A (zh) 光敏器件以及包含光敏器件的显示装置
CN1766979A (zh) 驱动显示板以减少灰度级电压产生器功耗的设备和方法
CN1677845A (zh) 放大电路及显示装置
CN1581006A (zh) 电源电路和半导体集成电路设备
CN1967647A (zh) 偏置电压发生电路
CN1645728A (zh) 升压电路、电源电路及液晶驱动装置
CN1577476A (zh) 显示驱动器、显示装置及驱动方法
CN1573902A (zh) 显示控制电路
CN1237718C (zh) 振荡器电路及其控制方法和配备有该电路的器件和存储器件
CN1592060A (zh) 直流电源供给装置及其驱动方法及半导体集成电路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070228

Termination date: 20120929