KR20040031643A

KR20040031643A - 바이어스 전위 발생 장치 및 액정 구동 장치

Info

Publication number: KR20040031643A
Application number: KR1020030069011A
Authority: KR
Inventors: 니시가즈요시
Original assignee: 마쓰시타 덴키 산교 가부시끼 가이샤
Priority date: 2002-10-04
Filing date: 2003-10-04
Publication date: 2004-04-13
Also published as: JP2004127077A; EP1408481A3; CN1497297A; EP1408481A2; TW200405996A; JP3681063B2; CN1302453C; US20040104762A1; US6930543B2

Abstract

본 발명은 복수의 바이어스 전위를 각 바이어스 전위마다 설정된 대기 전위와의 사이에 전환하여 발생시키는 바이어스 전위 발생 장치를 개시한다. 전위 복귀 회로가 발생 전위를 대기 전위로부터 바이어스 전위로 복귀시킨다. 전위 복귀 회로의 구동 동작 제어를 구동 제어 회로가 하고, 전위 복귀 회로를 각 바이어스 전위마다 설치한다. 또한, 전위 복귀 회로의 구동 시간을 구동 시간 설정 회로가 임의로 설정한다.

Description

바이어스 전위 발생 장치 및 액정 구동 장치 {BIAS POTENTIAL GENERATING APPARATUS}

본 발명은, 액정 패널 등을 구동하는 구동 회로의 바이어스 전위를 발생하는 바이어스 전위 발생 장치로써, 파워 세이브 모드 시에 오프시켜, 파워 세이브 모드로부터 동작 모드로 복귀시킬 때에 고속으로 복귀시키는 바이어스 전위 발생 장치에 관한 것이다.

최근, 휴대용 전자 기기에서 액정 패널의 제조 요구가 증가하고, 그 때문에 액정 패널의 소비 전력의 저감이 강하게 요망되고 있다. 액정 패널을 구동하는 액정 구동 장치에서, 소비 전력의 저감은, 액정 구동 회로에서 이미지를 표시하지 않는 기간인 블랭킹 기간에 출력 회로를 멈춰, 정상 전류를 제로로 줄이는 파워 세이브 동작을 함으로써 행하는 것이 효과적이다. 또한, 소비 전력의 저감을 꾀하기 위해서는, 파워 세이브 동작을 빈번히 수행하는 것이 좋다.

액정 구동 장치의 파워 세이브 동작 시에는 파워 세이브 모드에서 동작 모드로 복귀할 때에 복귀가 신속하게 이루어져야 할 필요가 있다. 그러나, 종래의 액정 구동 장치에서는 아직, 바이어스 전위가 충분히 고속으로 복귀될 수 없다. 이 문제는 액정 구동 장치를 형성하는 회로 기기의 하나인 바이어스 전위 발생 장치에 의해서 신중하게 고려된다.

따라서, 본 발명의 일차적인 목적은, 바이어스 전위를 고속으로 복귀시킬 수 있는 바이어스 전위 발생 장치를 제공하는 데 있다.

본 발명의 한 형태에 따르면, 바이어스 전위로서 복수의 전위를 발생하고, 발생된 각 전위를 바이어스 전위와 대기 전위 사이에서 전환시키는 바이어스 전위 발생 장치를 제공한다.

본 발명의 다른 형태에 따르면, 바이어스 전위 발생 장치로써, 발생 전위를 대기 전위로부터 바이어스 전위로 복귀시키는 전위 복귀 회로와, 전위 복귀 회로의 구동 동작을 제어하는 구동 제어 회로를 구비하고, 상기 전위 복귀 회로를 각 바이어스 전위마다 설치하는 것인 바이어스 전위 발생 장치를 제공한다. 그 결과, 바이어스 전위마다 전위 복귀 동작을 엄밀하게 실시할 수 있기 때문에, 복귀 시간을 단축할 수 있다.

상기 구동 제어 회로는 펄스 파형 신호에 기초하여 상기 전위 복귀 회로의 구동 동작을 제어하고자 하는 것이며, 또한, 상기 구동 제어 회로는 상기 펄스 파형 신호 발생용 클록 신호를 발생시키는 발진 회로를 갖는 것이 바람직하다. 그렇게 하면, 클록 신호를 외부에서 바이어스 전위 발생 장치로 입력시키는 단자를 생략할 수 있다.

또, 본 발명에 따른 바이어스 전위 발생 장치는 상기 전위 복귀 회로의 구동 시간을 임의로 설정하는 구동 시간 설정 회로를 더 구비하는 것이 바람직하다. 그렇게 하면, 바이어스 전위 발생 장치를 고속 복귀시키기 위해서 필요한 전위 복귀 회로의 구동 시간은, 온도 변화나 전원 전압 변화에 따라서 변동할 수 있다고 해도, 그 변동에 따라서 적절히 조정될 수 있다. 그 때문에, 전원 전압 변화나 온도 변화가 발생한 경우에 있어서도, 모든 바이어스 전위를 알맞은 레벨로 고속으로 복귀시킬 수 있다.

구동 시간의 조정을 위한 구체적인 구성에 관하여 설명한다. 구체적으로, 상기 구동 제어 회로는 펄스 파형 신호에 기초하여 상기 전위 복귀 회로의 구동 동작을 제어하는 데 사용된다. 그리고, 상기 구동 시간 설정 회로는 상기 펄스 파형 신호의 펄스 파형폭의 설정치를 출력하는 레지스터를 포함한다.

상기 바이어스 전위 발생 장치는 상기 바이어스 전위의 복귀 동작 시에 상기 전위 복귀 회로에서 이용하는 복귀 전류를 임의로 설정하는 전류 설정 회로를 더 구비하는 것이 바람직하다. 그렇게 하면, 바이어스 전위 발생 장치를 고속 복귀시키기 위해서 필요한 복귀 전류를 최적하게 조정하는 것이 가능해진다. 따라서, 전원 전압 변화나 온도 변화가 발생한 경우에 있어서도, 모든 바이어스 전위를 알맞은 레벨로 고속으로 복귀시킬 수 있다.

구동 전류의 조정을 위한 구체적인 구성에 관해서 설명한다. 구체적으로, 상기 전위 복귀 회로는 상호 병렬로 접속되어 상기 복귀 전류를 발생시키는 복수의 M0S 트랜지스터를 포함한다. 그리고, 상기 전류 설정 회로는 상기 MOS 트랜지스터 각각에 대하여 도통 제어 신호를 개별로 공급한다.

상기 전위 복귀 회로는 게이트 전위와 드레인 전위가 상호 단락됨으로써 임계치 전압을 발생시키는 복수의 MOS 트랜지스터를 구비함과 동시에 이들 MOS 트랜지스터가 직렬로 복수 접속된 것이다. 상기 M0S 트랜지스터의 설치수를 변동시킴으로써 상기 발생 전위를 상기 대기 전압으로부터 상기 바이어스 전위로 복귀시킬 때에 이용하는 상기 전위 복귀 회로의 복귀 전압을 임의로 설정 가능하게 하는 것이 바람직하다. 그렇게 하면, 복귀 전압을 원하는 대로 설정하는 것이 가능해진다. 이와 같이 하여, 전원 전압 변화나 온도 변화가 발생한 경우에 있어서도, 모든 바이어스 전위를 알맞은 레벨로 고속으로 복귀시킬 수 있다.

상기 바이어스 전위 발생 장치는 상기 바이어스 전위와 동등 전위를 갖는 기준 전위를 바람직하게 발생시키는 기준 전위 발생 회로를 더 구비하고, 상기 전위 복귀 회로는 상기 발생 전위가 상기 기준 전위에 도달하기 이전의 기간에 구동되고, 상기 전위 복귀 회로는 상기 발생 전위가 상기 기준 전위에 도달한 시점에서 구동을 정지한다. 그렇게 하면, 전원 전압 변화나 온도 변화가 발생한 경우에 있어서도, 모든 바이어스 전위를 알맞은 레벨로 고속으로 복귀시킬 수 있다.

상기 전위 복귀 회로는 상기 바이어스 전위와 동일한 전위를 갖는 복귀 전위를 발생시키는 복귀 전위 발생 회로를 구비하고, 상기 전위 복귀 회로는 상기 발생 전위를 상기 대기 전위로부터 상기 바이어스 전위로 복귀시킬 때에 상기 발생 전위를 복귀 전위에 단락시키는 것으로 구성할 수 있다. 그렇게 하면, 전원 전압 변화나 온도 변화가 발생한 경우에 있어서도, 오프 상태로부터 온 상태로의 복귀 시에 전위 복귀 회로의 구동 시간에 관계 없이, 모든 바이어스 전위를 알맞은 레벨로 고속으로 복귀시킬 수 있다.

전술한 바와 같이, 본 발명에 따르면, 바이어스 전위를 알맞은 레벨로 고속으로 복귀시킬 수 있다.

또한, 클록 신호를 외부에서 바이어스 전위 발생 회로로 입력시키는 단자를 생략할 수 있다.

나아가서, 복귀 전류와 복귀 전압을 임의의 값으로 설정 가능하다는 사실을 고려하면, 전원 전압과 같은 조건의 변화가 발생한 경우에 있어서도, 전위 복귀 회로의 용량을 변동시킴으로써 바이어스 전위를 최적하고 고속으로 복귀시킬 수 있다.

도 1은 본 발명의 양호한 제1 실시예에 따른 바이어스 전위 발생 장치의 구성을 도시하는 회로도이다.

도 2는 본 발명의 양호한 제1 실시예에 따른 바이어스 전위 발생 장치의 동작을 도시하는 타이밍 차트도이다.

도 3은 본 발명의 양호한 제2 실시예에 따른 바이어스 전위 발생 장치의 구성을 도시하는 회로도이다.

도 4는 본 발명의 양호한 제2 실시예에 따른 바이어스 전위 발생 장치의 동작을 도시하는 타이밍 차트도이다.

도 5는 본 발명의 양호한 제3 실시예에 따른 바이어스 전위 발생 장치의 구성을 도시하는 회로도이다.

도 6은 본 발명의 양호한 제4 실시예에 따른 바이어스 전위 발생 장치의 구성을 도시하는 회로도이다.

도 7은 본 발명의 양호한 제5 실시예에 따른 바이어스 전위 발생 장치의 구성을 도시하는 회로도이다.

도 8은 본 발명의 양호한 제6 실시예에 따른 바이어스 전위 발생 장치의 구성을 도시하는 회로도이다.

도 9는 본 발명을 구현하는 바이어스 전위 발생 장치의 기본 구성을 도시하는 회로도이다.

<도면에 주요 부분에 대한 부호의 설명>

1, 17, 18, 22, 29, 46: 바이어스 전위 발생 장치

2, 5, 7, 12, 25, 26, 42: P 채널형 MOS 트랜지스터

12(1)∼12(k): P 채널형 MOS 트랜지스터

20(1)∼20(p): P 채널형 MOS 트랜지스터

48, 49, 54: P 채널형 MOS 트랜지스터

3, 27, 50: 저항

4, 6, 9, 10, 28, 43, 44: N 채널형 MOS 트랜지스터

10(1)∼10(k): N 채널형 MOS 트랜지스터

19(1)∼19(m): N 채널형 MOS 트랜지스터

51, 55, 56: N 채널형 MOS 트랜지스터

8, 13, 13(1)∼13(k), 58: 인버터

11, 16: 제어 회로

14: 발진 회로

15A, 15B: 레지스터

23, 40: 비교기

24, 41: 기준 전위 발생 회로

31(1)∼31(n): 증폭기

32(1)∼32(n), 33(1)∼33(n): 배선 용량

47, 53: 복귀 전위 발생 회로

RT0: 고속 복귀 원신호

RT, NRT: 고속 복귀 신호

RT(1)∼RT(k), NRT(1)∼NRT(k): 고속 복귀 신호

CLK: 클록 입력

PS: 파워 세이브 신호

VBP, VBN: 기준 전위

VP, VN: 복귀 전위

본 발명의 다른 목적은, 후술하고 특허 청구 범위에서 정한 구체적인 예를 이해함으로써 명확해질 것이다. 또한, 이 상세한 설명에서 개시하지 않은 본 발명의 많은 이점은 당업자에게 본 발명의 구현을 통해서 인식될 것이다.

이하에, 첨부 도면을 참조하여 본 발명의 양호한 실시예를 설명한다.

우선, 본 발명에 따른 바이어스 전위 발생 장치의 기본 구성을 포함하는 액정 구동 장치에 관해서 도 9를 참조하여 설명한다. 도 9는 바이어스 전위 발생 장치와 결합된 n 출력의 구동 출력 회로를 구비하는 액정 구동 장치를 도시하는 회로도이다.

액정 구동 장치에 내장된 바이어스 전위 발생 장치(30)는 P 채널형 MOS 트랜지스터(2, 5, 7)와 N 채널형 MOS 트랜지스터(4, 6, 9, l0)와 저항(3)과 인버터(8)와 제어 회로(31)를 포함한다. 바이어스 전위 발생 장치(30)는 액정 구동용 증폭기[31(1)∼31(n)] 각각 내에서 정전류원의 P 채널형 MOS 트랜지스터용 게이트 전위인 바이어스 전위 VIASP와 정전류원의 N 채널형 MOS 트랜지스터용 게이트 전위인 바이어스 전위 VIASN을 출력한다. 도면 부호 32(1)∼32(n), 33(1)∼33(n)은 배선 용량을 나타낸다.

다음에, 이상과 같이 구성된 바이어스 전위 발생 장치에서, 파워 세이브 모드부터의 복귀 동작에 관해서 설명한다.

우선, 액정의 구동 동작 시에는, 파워 세이브 신호 PS가 비액티브 상태(low)이며, 따라서 P 채널형 MOS 트랜지스터(7)와 N 채널형 MOS 트랜지스터(9)가 오프 상태에 있고, N 채널형 MOS 트랜지스터(4)는 온 상태에 있다. 또한, 제어 회로(31)는 고속 복귀 신호 RT를 비액티브 상태(low)로 하고, 이 신호를 N 채널형 MOS 트랜지스터(10)의 게이트 전위에 공급한다. 고속 복귀 신호 RT는 클록 입력 CLK과 고속 복귀 원신호 RT0에 기초하여 펄스 파형 모양으로 성형된다. N 채널형 MOS 트랜지스터(10)는 고속 복귀 신호 RT에 의해 오프(비액티브 상태)로 된다.

이러한 상태가 되면, P 채널형 MOS 트랜지스터(2)와 저항(3)과 N 채널형 MOS 트랜지스터(4)에 의해서 바이어스 전위 VIASP가 발생한다. 마찬가지로, P 채널형 MOS 트랜지스터(5)와 N 채널형 MOS 트랜지스터(6)에 의해서 바이어스 전위 VIASN이 발생한다. 이들 바이어스 전위 VIASP, VIASN은 액정 구동용 증폭기[31(1)∼31(n)]에 공급된다.

동작 모드로부터 파워 세이브 모드로의 이행 시점에서, 파워 세이브 신호 PS가 액티브 상태(high)가 된다. 이어서, P 채널형 MOS 트랜지스터(7)와 N 채널형 MOS 트랜지스터(9)가 온하고, N 채널형 MOS 트랜지스터(4)가 오프한다. 이에 따라, 바이어스 전위 VIASP는 "high"로 되고, P 채널형 MOS 트랜지스터(5)가 오프하며, 바이어스 전위 VIASN은 "low"로 된다. 그렇게 하면, 바이어스 전위 발생 장치(30) 내의 정상 전류는 0으로 감소되어, 바이어스 전위 발생 장치(30)는 파워 세이브 모드로 된다.

한편, 파워 세이브 모드에서 동작 모드로의 이행 시점에서, 파워 세이브 신호 PS가 비액티브 상태(low)로 된다. 따라서, P 채널형 M0S 트랜지스터(7)와 N 채널형 MOS 트랜지스터(9)가 오프하고, N 채널형 MOS 트랜지스터(4)가 온한다. 이에 따라, P 채널형 MOS 트랜지스터(2)와 저항(3)과 N 채널형 MOS 트랜지스터(4)에 의해서 바이어스 전위 VIASP가 소정의 바이어스 전위 레벨로 되돌아가려는 경향이 생긴다. 그러나, 바이어스 전위 VIASP에 의해서 소정의 바이어스 전위로 되돌아가는 경우, 증폭기[31(1)∼31(n)]의 입력 용량과 배선 용량[32(1)∼32(n)]을 방전할 필요가 있다. 따라서, 어떤 조처를 취하지 않으면, 바이어스 전위 VIASP가 복귀하는데 상당한 시간이 필요하다.

이 관점에서, 제어 회로(31)는 고속 복귀 신호 RT를 액티브(high) 상태로 하고, 그 결과로 얻은 신호를 N 채널형 MOS 트랜지스터(10)의 게이트 전위에 공급한다. 따라서, N 채널형 MOS 트랜지스터(10)는 일정 시간 동안 온 상태로 유지된다. 그 결과, 바이어스 전위 VIASP는 그라운드 전위측으로 인장되게 되고, 바이어스 전위 VIASP는 소정의 바이어스 전위에 고속으로 되돌아간다.

이 때, 바이어스 전위 VIASP가 성공적으로 복귀함으로써, P 채널형 MOS 트랜지스터(5)와 N 채널형 MOS 트랜지스터(6)에 의해서 바이어스 전위 VIASN이 소정의 바이어스 전위 레벨로 복귀하여, 복귀 동작이 완료된다.

그러나, 바이어스 전위 발생 장치에 관한 전술의 바이어스 전위 복귀 동작의 속도는 후술하는 이유 때문에 아직 충분히 고속이라고는 말할 수 없다.

바이어스 전위 발생 장치(30)에서는, N 채널형 MOS 트랜지스터(10)의 동작에 의해 바이어스 전위 VIISP를 고속 복귀시키지만, P 채널형 MOS 트랜지스터(5)와 N 채널형 MOS 트랜지스터(6)에 의한 미소 전류로 바이어스 전위 VIASN을 복귀시킨다. 그 결과, 증폭기[31(1)∼31(n)]의 입력 용량과 배선 용량[33(1)∼33(n)]을 충전하는 데 상당한 시간이 필요하여, 바이어스 전위 VIASN의 고속 복귀를 방해하는 요인이 되고 있다.

또한, 바이어스 전위 발생 장치(30)에서는, 온도 변화와 전원 전압의 변화에 따라서 고속 복귀 신호 RT를 최적하게 조정할 필요가 있다. 그렇게 하지 않으면, 바이어스 전위 VIASP를 그라운드 전위측으로 너무 인장되거나 불충분하게 인장되게되고, 또는 소비 전류의 증가나 복귀 시간의 지연을 일으키게 된다. 한편, 바이어스 전위 발생 장치(30)를 고속 복귀시키기 위해서 필요해지는 고속 복귀 신호 RT의 신호 형태(예컨대, 펄스폭)는 온도 변화와 전원 전압의 변화에 따라서 변동하는 특징이 있다. 따라서, 바이어스 전위 VIASP를 고속 복귀시키기 위해서는, 바이어스 전위 발생 장치를, 고속 복귀 신호 RT의 신호 형태를 어떤 조건에서의 최적한 신호 형태로 설정하여 설계할 필요가 있다. 그러나, 바이어스 전위 발생 장치(30)에서는, 고속 복귀 신호 RT의 신호 형태를 고속으로 복귀하는 데 최적의 신호 형태로 조정할 수는 없었다.

바이어스 전위 발생 장치(30)의 이러한 불편함은 후술하는 본 발명의 각 실시예에 의해서 제거된다.

(양호한 제1 실시예)

도 1에 본 발명의 양호한 제1 실시예에 따른 내장형 바이어스 전위 발생 장치를 구비하는 액정 구동 장치를 도시한다. 이 실시예에 따르면, 액정 구동 출력수가 n 개인 구동 출력 회로와 결합한 바이어스 전위 발생 장치를 구비하는 액정 구동 장치를 참고하여 본 발명을 설명한다.

도 1에 있어서, 도면 부호 1은 바이어스 전위 발생 장치이다. 바이어스 전위 발생 장치(1)는 P 채널형 MOS 트랜지스터(2, 5, 7, 12)와 N 채널형 MOS 트랜지스터(4, 6, 9, 10)와 저항(3)과 인버터(8, 13)와 제어 회로(11)와 발진 회로(14)와 레지스터(15A)를 구비한다. 바이어스 전위 발생 장치(1)는 바이어스 전위 VIASP와 바이어스 전위 VIASN을 출력한다. 바이어스 전위 VIASP는 액정 구동용의 각 증폭기[31(1)∼31(n)] 내의 정전류원의 P 채널형 MOS 트랜지스터용 게이트 전위이다. 바이어스 전위 VIASN은 정전류원의 N 채널형 MOS 트랜지스터용 게이트 전위이다. 도면 부호 32(1)∼32(n), 33(1)∼33(n)은 배선 용량을 나타낸다.

제어 회로(11)는 발진 회로(14)가 출력하는 클록 입력 CLK에 기초하여 펄스 파형 모양의 고속 복귀 신호 RT를 출력한다. 제어 회로(11)는 고속 복귀 신호 RT의 펄스폭을 레지스터(15A)가 출력하는 설정치에 기초하여 조정한다.

다음에, 이상과 같이 구성된 바이어스 전위 발생 장치(1)의 파워 세이브 모드부터의 복귀 동작을 설명한다.

우선, 액정을 구동하는 동작 기간에, 파워 세이브 신호 PS가 비액티브 상태(low)이기 때문에, P 채널형 MOS 트랜지스터(7)와 N 채널형 MOS 트랜지스터(9)가 오프 상태에 있고, N 채널형 MOS 트랜지스터(4)는 온 상태에 있다. 또한, N 채널형 MOS 트랜지스터(10)는 제어 회로(11)의 출력 신호인 고속 복귀 신호 RT가 비액티브 상태(low)이기 때문에 오프 상태에 있다. 마찬가지로, P 채널형 MOS 트랜지스터(12)는 고속 복귀 신호 NRT가 액티브 상태(high)이기 때문에 오프 상태에 있다. 고속 복귀 신호 NRT는 고속 복귀 신호 RT가 인버터(13)에 의해 반전된 결과로서 발생된다.

이 프로세스에서, P 채널형 MOS 트랜지스터(2)와 저항(3)과 N 채널형 MOS 트랜지스터(4)의 협동에 의해서 바이어스 전위 VIASP가 발생한다. 마찬가지로, P 채널형 MOS 트랜지스터(5)와 N 채널형 MOS 트랜지스터(6)의 협동에 의해서 바이어스 전위 VIASN이 발생한다. 이들 바이어스 전위 VIASP, VIASN은 액정 구동용증폭기[31(1)∼31(n)]에 공급된다.

다음에, 동작 모드에서 파워 세이브 모드로의 이행 시점에, 파워 세이브 신호 PS가 액티브 상태(high)로 된다. 따라서, P 채널형 MOS 트랜지스터(7)와 N 채널형 MOS 트랜지스터(9)가 온하고, N 채널형 MOS 트랜지스터(4)가 오프한다. 이에 따라, 바이어스 전위 VIASP는 "high"(대기 전위)로 되고, P 채널형 MOS 트랜지스터가 오프하여, 바이어스 전위 VIASN은 "low" 상태(대기 전위)로 된다. 이와 같이 하여, 이들 바이어스 전위 VIASP, VIASN이 대기 전위로 이행하기 때문에, 바이어스 전위 발생 장치(1) 내의 정상 전류는 0이 되어, 바이어스 전위 발생 장치(1)가 파워 세이브 모드로 설정된다.

다음에, 파워 세이브 모드에서 동작 모드로의 이행 시점에서, 파워 세이브 신호 PS가 비액티브 상태(low)로 된다. 따라서, P 채널형 M0S 트랜지스터(7)와 N 채널형 MOS 트랜지스터(9)가 오프하고, N 채널형 MOS 트랜지스터(4)가 온한다. 이에 따라, P 채널형 MOS 트랜지스터(2)와 저항(3)과 N 채널형 MOS 트랜지스터(4)의 협동에 의해서 바이어스 전위 VIASP가 소정의 바이어스 전위로 되돌아가려는 경향이 생긴다.

그러나, 바이어스 전위 VIASP가 소정의 바이어스 전위 레벨로 복귀하는 데에는 증폭기[31(1)∼31(n)]의 입력 용량과 배선 용량[32(1)∼32(n)]의 방전을 필요로 한다. 이 프로세스는 시간이 걸린다. 따라서, 상응하는 어떤 조처를 취하지 않으면, 바이어스 전위 VIASP의 복귀에도 시간이 걸린다.

이 점을 고려하여, 제어 회로(11)는 발진 회로(14)로부터 공급되는 클록 입력 CLK과 고속 복귀 원신호 RT0에 기초하여 펄스 파형의 고속 복귀 신호 RT를 액티브(high) 상태로 설정한다. 제어 회로(11)는 도 2에 도시한 바와 같이 고속 복귀 신호 RT의 펄스폭(액티브 기간)을 레지스터(15A)의 설정치에 따라서 설정한다. 도 2에 도시하는 예에서는 레지스터(15A)의 설정치가 1이라고 가정한다. 고속 복귀 신호 RT의 펄스폭(액티브 기간)을 클록 입력 CLK의 1펄스폭으로 설정한다. 한편, 상기 설정치가 2인 경우에는 고속 복귀 신호 RT의 펄스폭(액티브 기간)을 클록 입력 CLK의 2펄스폭과 동등한 값으로 설정한다. 상기 설정치가 3인 경우에는 고속 복귀 신호 RT의 펄스폭(액티브 기간)을 클록 입력 CLK의 3펄스폭과 동등한 값으로 설정한다.

이에 따라, 레지스터(15A)의 설정치를 변동시키고, 고속 복귀 신호 RT의 펄스폭(액티브 기간)을 임의로 설정한다.

이와 같이 하여 액티브 상태(high)가 된 고속 복귀 신호 RT는 N 채널형 MOS 트랜지스터(10)의 게이트 전위에 공급되어, 트랜지스터(10)를 일정 시간 동안 온시킨다. 그 결과, 바이어스 전위 VIASP는 그라운드 전위측으로 인장되게 되고, 이에 따라, 바이어스 전위 VIASP는 소정의 바이어스 전위에 고속으로 복귀한다.

고속 복귀 신호 RT가 인버터(13)에 의해서 반전 처리된 결과로서, 고속 복귀 신호 NRT는 비액티브 상태(low)로 된다. 이와 같이 하여 비액티브 상태로 된 고속 복귀 신호 NRT는 P 채널형 MOS 트랜지스터(12)의 게이트 전위에 공급되어, 트랜지스터(12)를 일정 시간 동안 온으로 유지시킨다. 그 결과, 바이어스 전위 VIASN은 전원 측으로 인장되게 되고, 이에 따라, 바이어스 전위 VIASN은 소정의 전위에 고속으로 복귀한다.

이 실시예에 따르면, 바이어스 전위 VIASP는 N 채널형 MOS 트랜지스터(10)의 동작에 의해서 소정의 전위 레벨에 복귀하고, 바이어스 전위 VIASN은 P 채널형 MOS 트랜지스터(12)의 동작에 의해서 소정의 전위 레벨에 복귀한다. 이와 같이 하여, 바이어스 전위 각각에 대응하여 복귀용 MOS 트랜지스터(10, 12)를 설치하고 있기 때문에, 복귀 시간이 단축된다.

바이어스 전위 발생 장치(1)에서, 각 고속 복귀 신호 RT, NRT의 펄스폭을 레지스터(15A)의 설정치에 따라서 가변시킬 수 있다. 따라서, 전원 전압과 같은 조건 변화에 따라서 레지스터(15A)의 설정치를 변동시킴으로써 최적의 펄스폭을 선택할 수 있다. 그 결과, 바이어스 전위 발생 장치(1)를 고속 복귀시키기 위해서 필요한 MOS 트랜지스터(10, 12)의 구동 시간은, 온도 변화나 전원 전압 변화에 따라서 변동할 수 있다고 해도, 그 변동에 따라서 설정될 수 있다. 이에 따라, 온도 변화나 전원 전압 변화가 발생한 경우에 있어서도, 바이어스 전위 VIASP, VIASN을 알맞은 레벨로 고속으로 복귀시킬 수 있다.

이 실시예에 따르면, P 채널형 MOS 트랜지스터(12)와 N 채널형 MOS 트랜지스터(1O)에 의해서 전위 복귀 회로가 구성된다. 발진 회로(14)와 제어 회로(11)와 인버터(13)에 의해서 구동 제어 회로가 구성된다. 레지스터(15A)에 의해 구동 시간 설정 회로가 구성된다.

이 실시예에 따른 N 채널형 MOS 트랜지스터(10)와 P 채널형 MOS 트랜지스터(12)는 N 채널형 MOS 트랜지스터와 P 채널형 M0S 트랜지스터를 상호 병렬로 접속한 CM0S형 트랜스퍼 게이트로 대체 가능하고, 동일한 효과를 얻을 수 있다.

(양호한 제2 실시예)

도 3은 본 발명의 양호한 제2 실시예에 따른 바이어스 전위 발생 장치를 포함하는 액정 구동 장치를 도시하는 회로도이다. 이 실시예에 따르면, 액정 구동 출력수가 n 개인 구동 출력 회로와 결합한 바이어스 전위 발생 장치를 구비하는 액정 구동 장치를 참고하여 본 발명을 설명한다.

도 3에 있어서, 도면 부호 17은 바이어스 전위 발생 장치이다. 바이어스 전위 발생 장치(17)는 P 채널형 MOS 트랜지스터[2, 5, 7, 12(1)∼12(k)]와 N 채널형 MOS 트랜지스터[4, 6, 9, 10(1)∼10(k)]와 저항(3)과 인버터[8, 13(1)∼13(k)]와 제어 회로(16)와 발진 회로(14)와 레지스터(15B)를 구비한다. 바이어스 전위 발생 장치(17)는 각 액정 구동용 증폭기[31(1)∼31(n)] 내에서 정전류원의 P 채널형 MOS 트랜지스터용 게이트 전위인 바이어스 전위 VIASP와 정전류원의 N 채널형 MOS 트랜지스터용 게이트 전위인 바이어스 전위 VIASN을 출력한다. 도면 부호 32(1)∼32(n), 33(1)∼33(n)는 배선 용량을 나타낸다.

제어 회로(16)는 발진 회로(14)가 출력하는 클록 입력 CLK에 기초하여 펄스 파형 모양의 고속 복귀 신호 RT를 출력한다. 제어 회로(11)는 고속 복귀 신호 RT(1)∼RT(k) 중에서 액티브 상태로 할 고속 복귀 신호의 수를, 레지스터(15B)가 출력하는 설정치에 기초하여 조정한다.

다음에, 이상과 같이 구성된 바이어스 전위 발생 장치(17)의 파워 세이브 모드부터의 복귀 동작을 설명한다.

액정을 구동하는 동작 기간에는 파워 세이브 신호 PS가 비액티브 상태(low)이다. 따라서, P 채널형 MOS 트랜지스터(7)와 N 채널형 MOS 트랜지스터(9)가 오프하고, N 채널형 MOS 트랜지스터(4)는 온한다. 또한, N 채널형 MOS 트랜지스터[10(1)∼10(k)]는 제어 회로(16)의 출력 신호를 구성하는 고속 복귀 신호 RT(1)∼RT(k)가 비액티브 상태(low)이기 때문에 오프 상태에 있다. 마찬가지로, P 채널형 MOS 트랜지스터[12(1)∼12(k)]는 고속 복귀 신호 NRT(1)∼NRT(k)가 액티브 상태(high)이기 때문에 오프한다. 고속 복귀 신호 NRT(1)∼NRT(k)는 고속 복귀 신호 RT(1)∼RT(k)가 인버터[13(1)∼13(k)]에 의해 반전된 결과로서 발생된다.

이 때, P 채널형 MOS 트랜지스터(2)와 저항(3)과 N 채널형 MOS 트랜지스터(4)의 협동에 의해서 바이어스 전위 VIASP가 발생한다. 마찬가지로, P 채널형 MOS 트랜지스터(5)와 N 채널형 MOS 트랜지스터(6)의 협동에 의해서 바이어스 전위 VIASN이 발생한다. 이들 바이어스 전위 VIASP, VIASN은 액정 구동용 증폭기[31(1)∼31(n)]에 공급된다.

다음에, 이행 시점이 동작 모드에서 파워 세이브 모드로 도달하면, 파워 세이브 신호 PS가 액티브 상태(high)로 된다. 따라서, P 채널형 MOS 트랜지스터(7)와 N 채널형 MOS 트랜지스터(9)가 온하고, N 채널형 MOS 트랜지스터(4)가 오프한다. 이에 따라, 바이어스 전위 VIASP는 "high"(대기 전위)로 되고, P 채널형 MOS 트랜지스터(5)가 오프하며, 바이어스 전위 VIASN은 "low"(대기 전위)로 된다. 이와 같이 하여, 이들 바이어스 전위 VIASP, VIASN은 대기 전압으로 이행하기 때문에, 바이어스 전위 발생 장치(17) 내의 정상 전류는 0으로 감소되어, 파워 세이브 모드로 된다.

다음에, 파워 세이브 모드에서 동작 모드로의 이행 시점에서, 파워 세이브 신호 PS가 비액티브 상태(low)로 된다. 따라서, P 채널형 M0S 트랜지스터(7)와 N 채널형 MOS 트랜지스터(9)가 오프하고, N 채널형 MOS 트랜지스터(4)가 온한다. 이에 따라, P 채널형 MOS 트랜지스터(2)와 저항(3)과 N 채널형 MOS 트랜지스터(4)의 협동에 의해서, 바이어스 전위 VIASP가 소정의 바이어스 전위 레벨로 되돌아가려는 경향이 생긴다. 그러나, 바이어스 전위 VIASP가 소정의 바이어스 전위 레벨에 복귀하는 경우에는, 증폭기[31(1)∼31(n)]의 입력 용량과 배선 용량[32(1)∼32(n)]을 방전할 필요가 있고, 이것은 상당한 시간이 걸린다. 따라서, 어떤 조처를 취하지 않으면, 바이어스 전위 VIASP가 복귀하는데 시간이 걸린다.

이것을 고려하여, 제어 회로(16)는 발진 회로(14)로부터 공급되는 클록 입력 CLK과 고속 복귀 원신호 RT0에 기초하여 펄스 파형의 고속 복귀 신호 RT(1)∼RT(k)를 액티브(high) 상태로 한다. 제어 회로(16)는, 도 4에 도시한 바와 같이, 고속 복귀 신호 RT(1)∼RT(k) 중에서 액티브 상태로 할 고속 복귀 신호의 수를 레지스터(15B)의 설정치에 따라서 설정한다. 도 4에 도시하는 예에서는, 레지스터(15B)의 설정치가 1이라고 가정한다. 제어 회로(16)는 고속 복귀 신호 RT(1)만 액티브(high) 상태로 하고, 나머지 고속 복귀 신호 RT(2)∼RT(k)는 비액티브(low) 상태로 한다. 마찬가지로, 레지스터(15B)의 설정치가 2인 경우에는, 제어 회로(16)는 고속 복귀 신호 RT(1) 및 RT(2)만 액티브(high) 상태로 하고, 나머지고속 복귀 신호 RT(3)∼RT(k)는 비액티브(low) 상태로 한다. 또한, 레지스터(15B)의 설정치가 3인 경우에는, 제어 회로(16)는 고속 복귀 신호 RT(1)∼(3)만 액티브(high) 상태로 하고, 나머지 고속 복귀 신호 RT(4)∼RT(k)는 비액티브(low) 상태로 한다.

이와 같이 하여 레지스터(15B)의 설정치를 변동시킴으로써, 고속 복귀 신호 RT(1)∼RT(k) 중에서 액티브 상태로 할 고속 복귀 신호의 수를 임의로 설정할 수 있다.

고속 복귀 신호 RT(1)∼RT(k) 중에서 액티브 상태가 된 고속 복귀 신호는 N 채널형 M0S 트랜지스터[10(1)∼10(k)] 중 대응하는 N 채널형 M0S 트랜지스터의 게이트 전위에 공급되어, 그 특정의 N 채널형 M0S 트랜지스터만을 선택적으로 일정 시간 동안 온으로 유지시킨다. 그 결과, 바이어스 전위 VIASP는 그라운드 전위측으로 인장되게 되고, 이에 따라, 바이어스 전위 VIASP는 소정의 값에 고속으로 복귀한다.

고속 복귀 신호 RT(1)∼RT(k)가 인버터[(13)(1)∼13(k)]를 통해서 반전 처리됨으로써 고속 복귀 신호 NRT(1)∼NRT(k)는 비액티브(low) 상태로 된다. 이와 같이 하여 비액티브 상태로 된 고속 복귀 신호 NRT(1)∼NRT(k)는 P 채널형 MOS 트랜지스터[12(1)∼12(k)]의 게이트 전위에 공급되어, 트랜지스터[12(1)∼12(k)]를 일정 시간 동안 온시킨다. 그 결과, 바이어스 전위 VIASN은 전원 측으로 인장되게 되고, 이에 따라, 바이어스 전위 VIASN은 소정의 레벨에 고속으로 복귀한다.

이 실시예에 따르면, 바이어스 전위 VIASP는 N 채널형 MOS 트랜지스터[10(1)∼10(k)]의 동작에 의해서 소정의 바이어스 전위 레벨에 복귀하고, 따라서 바이어스 전위 VIASN은 P 채널형 MOS 트랜지스터[12(1)∼12(k)]의 동작에 의해서 소정의 바이어스 전위 레벨에 복귀한다. 이와 같이 하여, 바이어스 전위 각각에 대응하여 복귀용 MOS 트랜지스터[10(1)∼10(k), 12(1)∼12(k)]를 설치하고 있기 때문에, 복귀에 요하는 시간이 단축된다.

바이어스 전위 발생 장치(17)에서, 고속 복귀 신호 RT(1)∼RT(k)와 NRT(1)∼NRT(k) 중에서 몇 개를 액티브 상태로 할 지를 레지스터(15B)의 설정치에 따라서 가변시킬 수 있다. 따라서, 전원 전압과 같은 조건 변화에 따라서 레지스터(15B)의 설정치를 변동시킴으로써 액티브 상태로 하는 고속 복귀 신호 RT(1)∼RT(k)와 NRT(1)∼NRT(k)의 최적한 수를 선택할 수 있다.

액티브 상태로 하는 고속 복귀 신호 RT(1)∼RT(k)와 NRT(1)∼NRT(k)의 수의 조정에 의해, P 채널형 MOS 트랜지스터[12(1)∼12(k)]와 N 채널형 MOS 트랜지스터[10(1)∼10(k)] 중에서 온으로 할 트랜지스터의 수를 조정할 수 있다. 또한, P 채널형 MOS 트랜지스터[12(1)∼12(k)]와 N 채널형 MOS 트랜지스터[10(1)∼10(k)] 중에서 액티브 상태로 할 트랜지스터의 수를 조정함으로써, 바이어스 전위 발생 장치(17)의 구동 전류를 조정할 수 있다.

그 결과, 바이어스 전위 발생 장치(17)를 고속 복귀시키기 위해서 필요한 MOS 트랜지스터(10, 12)의 출력 전류가, 온도 변화나 전원 전압의 변화에 따라서 변동할 수 있다고 해도, 그 특정한 변동에 따라서 설정될 수 있다. 이에 따라, 전원 전압 변화나 온도 변화가 발생한 경우에 있어서도, 이들 바이어스 전위 VIASP,VIASN을 알맞은 레벨로 고속으로 복귀시킬 수 있다.

이 실시예에 따르면, 전위 복귀 회로는 P 채널형 MOS 트랜지스터[10(1)∼10(k)]와 N 채널형 MOS 트랜지스터[12(1)∼12(k)]를 포함하고, 구동 제어 회로는 발진 회로(14)와 제어 회로(16)와 인버터[13(1)∼l3(k)]를 포함하며, 전류 설정 회로는 레지스터(15B)를 포함한다.

이 실시예에 따른 N 채널형 MOS 트랜지스터[10(1)∼10(k)]와 P 채널형 MOS 트랜지스터[12(1)∼l2(k)]는 N 채널형 MOS 트랜지스터와 P 채널형 MOS 트랜지스터를 상호 병렬로 접속한 CN4OS 형 트랜스퍼 게이트로 대체 가능하고, 동일한 효과를 얻을 수 있다.

(양호한 제3 실시예)

도 5는 본 발명의 양호한 제3 실시예에 따른 내장형 바이어스 전위 발생 장치를 구비하는 액정 구동 장치를 도시하는 회로도이다. 이 실시예에 따르면, 액정 구동 출력수가 n 개인 구동 출력 회로와 상호 결합한 바이어스 전위 발생 장치를 구비하는 액정 구동 장치를 참고하여 본 발명을 설명한다.

도 5에 있어서, 도면 부호 18은 바이어스 전위 발생 장치이다. 바이어스 전위 발생 장치(18)는 P 채널형 MOS 트랜지스터[2, 5, 7, 12, 20(1)∼20(p)]와 N 채널형 MOS 트랜지스터[4, 6, 9, 10, 19(1)∼19(m)]와 저항(3)과 인버터(8, 13)와 제어 회로(11)와 발진 회로(14)와 레지스터(15A)를 포함한다. 바이어스 전위 발생 장치(18)는 각 액정 구동용 증폭기[31(1)∼31(n)] 내에서 정전류원의 P 채널형 MOS 트랜지스터용 게이트 전위인 바이어스 전위 VIASP와 정전류원의 N 채널형 MOS 트랜지스터용 게이트 전위인 바이어스 전위 VIASN을 출력한다. 도면 부호 32(1)∼32(n), 33(1)∼33(n)은 배선 용량을 나타낸다.

N 채널형 MOS 트랜지스터[19(1)∼19(m)]는 각각 게이트 전위와 드레인 전위가 단락된다. 따라서, N 채널형 MOS 트랜지스터[19(1)∼19(m)]에서, 드레인 전위와 소스 전위 사이에는 임계치 전압 VTN이 발생된다. 각 N 채널형 MOS 트랜지스터[19(1)∼19(m)]는 상호 직렬로 접속되어 있고, 「그라운드 전위 + 임계치 전압 VTN ×m ≤바이어스 전위 VIASP의 소정치」의 관계가 되도록 트랜지스터[19(1)∼19(m)]의 갯수 m이 정해진다.

마찬가지로, P 채널형 MOS 트랜지스터[20(1)∼20(p)]는 각각 게이트 전위와 드레인 전위가 단락된다. 따라서, P 채널형 M0S 트랜지스터[20(1)∼20(p)]에서, 소스 전위와 드레인 전위 사이에는 P 채널형 MOS 트랜지스터의 임계치 전압 VTP가 발생된다. 각 P 채널형 MOS 트랜지스터[20(1)∼20(p)]는 상호 직렬로 접속되어 있고, 「전원 전위 - 임계치 전압 VTP의 절대치 ｜VTP｜ ×p ≥ 바이어스 전위 VIASN의 소정치」의 관계가 되도록 갯수 p가 정해진다.

다음에, 이상과 같이 구성된 바이어스 전위 발생 장치(18)의 파워 세이브 모드부터의 복귀 동작을 설명한다.

우선, 액정을 구동하는 동작 기간에는 파워 세이브 신호 PS가 비액티브 상태(low)이기 때문에, P 채널형 MOS 트랜지스터(7)와 N 채널형 MOS 트랜지스터(9)가 오프하고, N 채널형 MOS 트랜지스터(4)는 온한다. 한편, N 채널형 MOS 트랜지스터(10)는 제어 회로(11)의 출력 신호인 고속 복귀 신호 RT가 비액티브 상태(low)이기 때문에 오프한다. 마찬가지로, P 채널형 MOS 트랜지스터(12)는 고속 복귀 신호 NRT가 액티브 상태(high)이기 때문에 오프한다. 고속 복귀 신호 NRT는 고속 복귀 신호 RT가 인버터(13)에 의해 반전됨으로써 발생된다.

이 프로세스에서, P 채널형 MOS 트랜지스터(2)와 저항(3)과 N 채널형 MOS 트랜지스터(4)의 협동에 의해서 바이어스 전위 VIASP가 발생한다. 마찬가지로, P 채널형 MOS 트랜지스터(5)와 N 채널형 MOS 트랜지스터(6)의 협동에 의해서 바이어스 전위 VIASN이 발생한다. 이들 바이어스 전위 VIASP, VIASN은 액정 구동용 증폭기[31(1)∼31(n)]에 공급된다.

다음에, 이행 시점이 동작 모드에서 파워 세이브 모드로 도달하면, 파워 세이브 신호 PS가 액티브(high) 상태로 된다. 따라서, P 채널형 MOS 트랜지스터(7)와 N 채널형 MOS 트랜지스터(9)가 온하고, N 채널형 MOS 트랜지스터(4)가 오프한다. 이에 따라, 바이어스 전위 VIASP는 "high"(대기 전위)로 되고, P 채널형 MOS 트랜지스터(5)가 오프하여, 바이어스 전위 VIASN은 "low"(대기) 레벨로 된다. 바이어스 전위 VIASP, VIASN이 대기 레벨로 이행한 결과로서, 바이어스 전위 발생 장치(18) 내의 정상 전류는 0으로 감소되어, 바이어스 전위 발생 장치(18)가 파워 세이브 모드로 된다.

이행 시점이 파워 세이브 모드에서 동작 모드로 도달하면, 파워 세이브 신호 PS가 비액티브(low) 상태로 된다. P 채널형 MOS 트랜지스터(7)와 N 채널형 MOS 트랜지스터(9)가 오프하고, N 채널형 MOS 트랜지스터(4)가 온한다. 이에 따라, P 채널형 MOS 트랜지스터(2)와 저항(3)과 N 채널형 MOS 트랜지스터(4)의 협동에 의해서바이어스 전위 VIASP가 소정의 바이어스 전위 레벨로 되돌아가려는 경향이 생긴다. 그러나, 바이어스 전위 VIASP가 소정의 바이어스 전위 레벨에 복귀하는 경우에는, 증폭기[31(l)∼31(n)]의 입력 용량과 배선 용량[32(1)∼32(n)]을 방전할 필요가 있어 상당한 시간이 소비된다. 따라서, 어떤 조처를 취하지 않으면, 바이어스 전위 VIASP가 전위 복귀하는 데에는 많은 시간이 걸린다.

이것을 고려하여, 제어 회로(11)는 발진 회로(14)로부터 공급되는 클록 입력 CLK과 바이어스 전위 발생 장치의 외부로부터 공급되는 고속 복귀 원신호 RT0에 기초하여 펄스 파형의 고속 복귀 신호 RT를 액티브(high) 상태로 한다. 제어 회로(11)는 고속 복귀 신호 RT의 펄스폭을 레지스터(15A)의 설정치에 따라서 설정한다. 따라서, 레지스터(15A)의 설정치를 변동시킴으로써 고속 복귀 신호 RT의 펄스폭을 임의로 설정할 수 있다.

액티브 상태가 된 고속 복귀 신호 RT는 N 채널형 MOS 트랜지스터(10)의 게이트 전위에 공급되어, 트랜지스터(10)를 일정 시간 동안 온 상태로 유지시킨다. 그 결과, 바이어스 전위 VIASP는 그라운드 전위측으로 인장되게 되고, 이에 따라, 바이어스 전위 VIASP는 소정의 바이어스 전위 레벨에 고속으로 복귀한다.

한편, 고속 복귀 신호 RT가 인버터(13)에 의해서 반전 처리됨으로써, 고속 복귀 신호 NRT는 비액티브(low) 상태로 된다. 비액티브 상태(low)로 된 고속 복귀 신호 NRT는 P 채널형 MOS 트랜지스터(12)의 게이트 전위에 공급되어, 트랜지스터(12)를 일정 시간 동안 온 상태로 유지시킨다. 그 때문에, 바이어스 전위 VIASN은 전원 측으로 인장되게 되고, 이에 따라, 바이어스 전위 VIASN은 소정의바이어스 전위 레벨에 고속으로 복귀한다.

이 실시예에 따르면, 바이어스 전위 VIASP는 N 채널형 MOS 트랜지스터(10)의 동작에 의해서 소정의 전위 레벨에 복귀하고, 바이어스 전위 VIASN은 P 채널형 MOS 트랜지스터(12)의 동작에 의해서 소정의 바이어스 전위 레벨에 복귀한다. 이와 같이 하여, 바이어스 전위 각각에 대응하여 복귀용 MOS 트랜지스터(10, 12)를 설치하고 있기 때문에, 복귀에 요하는 시간이 단축된다.

바이어스 전위 발생 장치(18)는 고속 복귀 신호 RTlNRT의 펄스폭을 레지스터(15A)의 설정치에 따라서 가변시킬 수 있다. 따라서, 전원 전압과 같은 조건 변화에 따라서 레지스터(15A)의 설정치를 변동시킴으로써 최적의 펄스폭을 선택할 수 있다. 그 결과, 바이어스 전위 발생 장치(18)를 고속 복귀시키기 위해서 필요한 MOS 트랜지스터(10, 12)의 구동 시간은, 온도 변화나 전원 전압의 변화에 따라서 변동할 수 있다고 해도, 그 변동에 따라서 적절한 값으로 설정될 수 있다. 따라서, 온도 변화나 전원 전압의 변화가 발생한 경우에 있어서도, 이들 바이어스 전위 VIASP, VIASN을 알맞은 레벨로 고속으로 복귀시킬 수 있다.

또한, 각 N 채널형 MOS 트랜지스터[19(1)∼19(m)]는 상호 직렬로 접속되어 있고, 각 P 채널형 MOS 트랜지스터[20(1)∼20(p)]도 상호 직렬로 접속되어 있다. 「그라운드 전위 + 임계치 전압 VTN ×m ≤바이어스 전위 VIASP의 소정의 전위 레벨」의 관계와 「전원 전위 - 임계치 전압 VTP의 절대치 ｜VTP｜ ×p ≥바이어스 전위 VIASN의 소정의 전위」의 관계가 되도록 트랜지스터의 설치 갯수 m, p가 정해진다. 따라서, 트랜지스터의 갯수 m, p를 임의로 설정함으로써, 바이어스 전위(발생 전위)를 대기 전압으로부터 소정의 바이어스 전위 레벨에 복귀시킬 때에 이용하는 복귀 전압을 임의로 설정할 수 있다. 따라서, 전원 전압 변화나 온도 변화가 발생한 경우에 있어서도, 모든 바이어스 전위를 알맞은 레벨로 고속으로 복귀시킬 수 있다.

이 실시예에 따르면, N 채널형 MOS 트랜지스터[10, 19(1)∼19(m)]와 P 채널형 MOS 트랜지스터[12, 20(1)∼20(p)]에 의하여 전위 복귀 회로가 구성된다. 발진 회로(14)와 제어 회로(11)와 인버터(13)에 의해서 구동 제어 회로가 구성된다. 또한, 레지스터(15A)에 의해 구동 시간 설정 회로가 구성된다.

이 실시예에 따른 N 채널형 MOS 트랜지스터(10)와 P 채널형 MOS 트랜지스터(12)는 N 채널형 MOS 트랜지스터와 P 채널형 MOS 트랜지스터를 상호 병렬로 접속한 CM0S형 트랜스퍼 게이트로 대체 가능하고, 동일한 효과를 얻을 수 있다.

(양호한 제4 실시예)

도 6은 본 발명의 양호한 제4 실시예에 따른 바이어스 전위 발생 장치를 포함하는 액정 구동 장치를 도시하는 회로도이다. 이 실시예에 따르면, 액정 구동 출력수가 n 개인 구동 출력 회로와 상호 결합한 바이어스 전위 발생 장치를 구비하는 액정 구동 장치를 참고하여 본 발명을 설명한다.

도 6에 있어서, 도면 부호 22는 바이어스 전위 발생 장치이다. 바이어스 전위 발생 장치(22)는 P 채널형 MOS 트랜지스터(2, 5, 7, 12)와 N 채널형 MOS 트랜지스터(4, 6, 9, 10)와 저항(3)과 인버터(8, 13)와 비교기(23)와 기준 전위 발생 회로(24)를 포함한다. 바이어스 전위 발생 장치(22)는 각 액정 구동용 증폭기[31(1)∼31(n)] 내에서 정전류원의 P 채널형 MOS 트랜지스터용 게이트 전위인 바이어스 전위 VIASP와 정전류원의 N 채널형 MOS 트랜지스터용 게이트 전위인 바이어스 전위 VIASN을 출력한다. 도면 부호 32(1)∼32(n), 33(1)∼33(n)은 배선 용량을 나타낸다.

기준 전위 발생 회로(24)는 P 채널형 MOS 트랜지스터(25, 26)와 N 채널형 MOS 트랜지스터(28)와 저항(27)을 포함한다. 기준 전위 발생 회로(24)는 정상 동작 상태에서 바이어스 전위 VIASP보다 작지 않은 기준 전위 VBP(VIASP ≤VBP)를 발생한다.

비교기(23)는 정(+)극 입력 전위와 부(-)극 입력 전위를 비교한다. 비교기(23)는 「정극 입력 전위 > 부극 입력 전위」인 경우에 N 채널형 MOS 트랜지스터(10)를 온하고, 「정극 입력 전위 ≤부극 입력 전위」인 경우에 N 채널형 MOS 트랜지스터(10)를 오프한다.

다음에, 이상과 같이 구성된 바이어스 전위 발생 장치(22)의 파워 세이브 모드부터의 복귀 동작을 설명한다.

우선, 액정 구동 동작 기간에는 파워 세이브 신호 PS가 비액티브 상태(low)이다. 따라서, P 채널형 MOS 트랜지스터(7, 25)와 N 채널형 MOS 트랜지스터(9)가 오프하고, N 채널형 MOS 트랜지스터(4, 28)는 온한다. 또한, N 채널형 MOS 트랜지스터(10)는 비교기(23)의 출력 신호인 고속 복귀 신호 RT가 비액티브 상태(low)이기 때문에 오프 상태에 있다. 마찬가지로, P 채널형 MOS 트랜지스터(12)는비교기(23)가 고속 복귀 신호 RT를 반전함으로써 발생되는 고속 복귀 신호 NRT가 액티브(high) 상태이기 때문에 오프 상태에 있다.

다음에, 이행 시점이 동작 모드에서 파워 세이브 모드로 도달하면, 파워 세이브 신호 PS가 액티브 상태(high)로 된다. 이어서, P 채널형 MOS 트랜지스터(7, 25)와 N 채널형 MOS 트랜지스터(9)가 온하고, N 채널형 MOS 트랜지스터(4, 28)가 오프한다. 이에 따라, 바이어스 전위 VIASP와 기준 전위 VBP는 "high"로 되고, P 채널형 MOS 트랜지스터(5)가 오프하여, 바이어스 전위 VIASN은 "low"(대기 전위)로 된다. "high" 레벨의 바이어스 전위 VIASP와 "low" 레벨의 바이어스 전위 VIASN은 대기 전위이다. 이와 같이 하여, 바이어스 전위 VIASP, VIASN은 대기 전압으로 이행하기 때문에, 바이어스 전위 발생 장치(22) 내의 정상 전류는 0이 되어, 바이어스 전위 발생 장치(22)가 파워 세이브 모드로 된다.

계속해서, 파워 세이브 모드에서 동작 모드로의 이행 시점에서, 파워 세이브 신호 PS가 비액티브(low) 상태로 된다. 이어서, P 채널형 MOS 트랜지스터(7, 25)와 N 채널형 MOS 트랜지스터(9)가 오프하고, N 채널형 MOS 트랜지스터(4, 28)가 온한다. 이에 따라, P 채널형 MOS 트랜지스터(26)와 저항(27)과 N 채널형 MOS 트랜지스터(28)의 협동에 의해서 기준 전위 VBP는 소정의 바이어스 전위 레벨로 복귀한다.

이 때, 동시에, P 채널형 MOS 트랜지스터(2)와 저항(3)과 N 채널형 MOS 트랜지스터(4)의 협동에 의해서, 바이어스 전위 VIASP가 소정의 바이어스 전위 레벨로 되돌아가려는 경향이 생긴다. 그러나, 바이어스 전위 VIASP가 소정의 바이어스 전위 레벨에 되돌아가는 경우에는, 증폭기[31(1)∼31(n)]의 입력 용량과 배선 용량[32(1)∼32(n)]은 상당한 시간이 걸리는 프로세스를 통해서 방전되어야 한다. 따라서, 효과적인 조처를 취하지 않으면, 바이어스 전위 VIASP가 소정의 바이어스 전위 레벨에 성공적으로 복귀하는 데에는 상당한 시간이 걸린다.

이점을 고려하여, 비교기(23)는 바이어스 전위 VIASP가 기준 전위 VBP보다 크다(VIASP > VBP)는 것을 검출하여 고속 복귀 신호 RT를 액티브(high) 상태로 한다. 이와 같이 하여 액티브 상태로 된 고속 복귀 신호 RT는 N 채널형 MOS 트랜지스터(10)의 게이트 전위에 공급되어 트랜지스터(10)를 온시킨다. 그 결과, 바이어스 전위 VIASP는 그라운드 전위측으로 인장되게 되고, 이에 따라, 바이어스 전위 VIASP는 소정의 전위 레벨에 고속으로 복귀한다.

이 때, 동시에, 인버터(13)가 액티브(high) 상태의 고속 복귀 신호 RT를 반전 처리함으로써, 비액티브(low) 상태의 고속 복귀 신호 NRT가 발생된다. 이와 같이 하여 발생된 비액티브 상태의 고속 복귀 신호 NRT는 P 채널형 MOS 트랜지스터(12)의 게이트 전위에 공급되어, 트랜지스터(12)를 일정 시간 동안 온으로 유지시킨다. 그 결과, 바이어스 전위 VIASN은 전원 측으로 인장되게 되고, 이에 따라, 바이어스 전위 VIASN은 소정의 바이어스 전위 레벨에 고속으로 복귀한다.

바이어스 전위 VIASP가 기준 전위 VBP보다 크지 않은 소정의 전위 레벨((VIASP ≤VBP)에 고속으로 복귀하였음을 비교기(23)가 검출한다. 이어서, 고속 복귀 신호 RT는 비액티브(low) 상태로 된다. 이와 같이 하여 비액티브 상태로 된 고속 복귀 신호 RT는 N 채널형 MOS 트랜지스터(10)의 게이트 전위에 공급되어 트랜지스터(10)를 오프시킨다.

한편, 인버터(13)는 비교기(23)에 의해서 비액티브(low) 상태로 된 고속 복귀 신호 RT를 반전 처리함으로써, 고속 복귀 신호 NRT가 액티브(high) 상태로 한다. 이와 같이 하여 액티브 상태로 된 고속 복귀 신호 NRT는 N 채널형 MOS 트랜지스터(12)의 게이트 전위에 공급되어 트랜지스터(10)를 오프시킨다. 이에 따라, 고속 복귀 동작의 하나의 세션이 완료된다.

이 실시예에 따르면, P 채널형 MOS 트랜지스터(12)와 N 채널형 MOS 트랜지스터(10)는 전위 복귀 회로를 형성되고, 기준 전위 발생 회로(24)는 기준 전위를 발생하며, 비교기(23)는 구동 제어 회로를 형성한다.

이 실시예에 따르면, 기준 전위를 발생한 뒤에, 발생된 바이어스 전위 VIASP와 기준 전위를 비교하여, P 채널형 MOS 트랜지스터(12)와 N 채널형 MOS 트랜지스터(10)를 포함하는 전위 복귀 회로의 구동 시간을 제어한다. 따라서, 전원 전압 변화나 온도 변화가 발생한 경우에 있어서도, 모든 바이어스 전위를 알맞은 레벨로 고속으로 복귀시킬 수 있다.

이 실시예에 따른 N 채널형 MOS 트랜지스터(10)와 P 채널형 MOS 트랜지스터(12)는 N 채널형 MOS 트랜지스터와 P 채널형 MOS 트랜지스터를 상호 병렬로 접속한 CMOS형 트랜스퍼 게이트로 대체 가능하고, 동일한 효과를 얻을 수 있다.

(양호한 제5 실시예)

도 7은 본 발명의 양호한 제5 실시예에 따른 바이어스 전위 발생 장치를 포함하는 액정 구동 장치를 도시하는 회로도이다. 이 실시예에 따르면, 액정 구동 출력수가 n 개인 구동 출력 유닛과 상호 결합한 바이어스 전위 발생 장치를 구비하는 액정 구동 장치를 참고하여 일 예로서 본 발명을 설명한다.

도 7에 있어서, 도면 부호 29는 바이어스 전위 발생 장치이다. 바이어스 전위 발생 장치(29)는 P 채널형 MOS 트랜지스터(2, 5, 7, 12)와 N 채널형 MOS 트랜지스터(4, 6, 9, 10)와 저항(3)과 인버터(8)와 비교기(23, 40)와 기준 전위 발생 회로(24, 41)를 포함한다. 바이어스 전위 발생 장치(29)는 액정 구동용 증폭기[31(1)∼31(n)] 내에서 정전류원의 P 채널형 MOS 트랜지스터용 게이트 전위인 바이어스 전위 VIASP와 정전류원의 N 채널형 MOS 트랜지스터용 게이트 전위인 바이어스 전위 VIASN을 출력한다. 도면 부호 32(1)∼32(n), 33(1)∼33(n)는 배선 용량을 나타낸다.

기준 전위 발생 회로(24)는 P 채널형 MOS 트랜지스터(25, 26)와 N 채널형 MOS 트랜지스터(28)와 저항(27)을 포함한다. 기준 전위 발생 회로(24)는 정상 동작 모드에서 바이어스 전위 VIASP보다 작지 않은 기준 전위 VBP(VIASP ≤VBP)를 발생한다.

기준 전위 발생 회로(41)는 P 채널형 MOS 트랜지스터(42)와 N 채널형 MOS 트랜지스터(43, 44)를 포함한다. 기준 전위 발생 회로(41)는 정상 동작 모드에서 바이어스 전위 VIASN보다 높지 않은 기준 전위 VBN(VIASN ≥VBN)을 발생한다.

비교기(23)는 정극 입력 전위와 부극 입력 전위를 비교한다. 정극 입력 전위가 부극 입력 전위보다 높은(정극 입력 전위 > 부극 입력 전위) 경우에 N 채널형 MOS 트랜지스터(10)를 온하고, 정극 입력 전위가 부극 입력 전위보다 낮거나 같은(정극 입력 전위 ≤부극 입력 전위) 경우에 N 채널형 MOS 트랜지스터(10)를 오프한다.

비교기(40)는 정극 입력 전위와 부극 입력 전위를 비교한다. 정극 입력 전위가 부극 입력 전위보다 낮은(정극 입력 전위 < 부극 입력 전위) 경우에 P 채널형 MOS 트랜지스터(12)를 온하고, 정극 입력 전위가 부극 입력 전위보다 높거나 같은(정극 입력 전위 ≥부극 입력 전위) 경우에 P 채널형 MOS 트랜지스터(12)를 오프한다.

다음에, 이상과 같이 구성된 바이어스 전위 발생 장치(29)의 파워 세이브 모드부터의 복귀 동작을 설명한다.

우선, 액정 구동 동작 기간에는 파워 세이브 신호 PS가 비액티브 상태(low)이다. 따라서, P 채널형 MOS 트랜지스터(7, 25)와 N 채널형 MOS 트랜지스터(9,44)가 오프하고, N 채널형 MOS 트랜지스터(4, 28)는 온한다. 또한, N 채널형 MOS 트랜지스터(10)는 비교기(23)의 출력 신호인 고속 복귀 신호 RT가 비액티브 상태(low)이기 때문에 오프 상태에 있다. 마찬가지로, P 채널형 MOS 트랜지스터(12)는 비교기(40)의 출력 신호인 고속 복귀 신호 NRT가 비액티브(low) 상태이기 때문에 오프상태에 있다.

다음에, 이행 시점이 동작 모드에서 파워 세이브 모드로 도달하면, 파워 세이브 신호 PS가 액티브 상태(high)로 된다. 이어서, P 채널형 MOS 트랜지스터(7, 25)와 N 채널형 MOS 트랜지스터(9, 44)가 온하고, N 채널형 MOS 트랜지스터(4, 28)가 오프한다. 이에 따라, 바이어스 전위 VIASP와 기준 전위 VBP는 "high"로 되고, P 채널형 MOS 트랜지스터(5, 42)가 오프하며, 바이어스 전위 VIASN과 기준 전위 VBN은 "low"로 된다. "high" 레벨의 바이어스 전위 VIASP와 "low" 레벨의 바이어스 전위 VIASN은 대기 전위이다. 이와 같이 하여, 이들 바이어스 전위 VIASP, VIASN은 대기 전압으로 이행하기 때문에, 바이어스 전위 발생 장치(29) 내의 정상 전류는 0이 되어 바이어스 전위 발생 장치(29)가 파워 세이브 모드로 된다.

계속해서, 이행 시점이 파워 세이브 모드에서 동작 모드로 도달하면, 파워 세이브 신호 PS가 비액티브(low) 상태로 된다. 이어서, P 채널형 MOS 트랜지스터(7, 25)와 N 채널형 MOS 트랜지스터(9, 44)가 오프하고, N 채널형 MOS 트랜지스터(4, 28)가 온한다. 이에 따라, P 채널형 MOS 트랜지스터(26)와 저항(27)과 N 채널형 MOS 트랜지스터(28)의 협동에 의해서 기준 전위 VBP는 소정의 바이어스 전위 레벨로 복귀하고, P 채널형 MOS 트랜지스터(42)와 N 채널형 MOS 트랜지스터(43)의 협동에 의해서 기준 전위 VBN은 소정의 바이어스 전위 레벨로 복귀한다.

이 때, 동시에, P 채널형 MOS 트랜지스터(2)와 저항(3)과 N 채널형 MOS 트랜지스터(4)의 협동에 의해서 바이어스 전위 VIASP가 소정의 바이어스 전위로 되돌아가려는 경향이 생긴다. 그러나, 증폭기[31(1)∼31(n)]의 입력 용량과 배선 용량[32(1)∼32(n)]은 상당한 시간을 소비하는 프로세스를 통해서 을 방전할 필요가 있다. 따라서, 효과적인 조처를 취하지 않으면, 바이어스 전위 VIASP가 소정의 바이어스 전위 레벨에 복귀하는 데에는 상당한 시간이 걸린다.

이점을 고려하여, 비교기(23)는 바이어스 전위 VIASP가 기준 전위 VBP보다 높지 않다(VIASP > VBP)는 것을 검출하여 고속 복귀 신호 RT를 액티브(high) 상태로 한다. 이와 같이 하여 액티브 상태로 된 고속 복귀 신호 RT는 N 채널형 MOS 트랜지스터(10)의 게이트 전위에 공급되어 트랜지스터(10)를 온시킨다. 그 결과, 바이어스 전위 VIASP는 그라운드 측으로 고속으로 인장되게 되고, 이에 따라, 바이어스 전위 VIASP는 소정의 전위 레벨에 고속으로 복귀한다.

또한, 비교기(23)는 기준 전위 VBP보다 높지 않은 소정의 전위(VIASP ≤VBP)에 고속으로 복귀하였다는 것을 검출한다. 이어서, 비교기(23)는 고속 복귀 신호 RT를 비액티브(low) 상태로 한다. 이와 같이 하여 비액티브 상태로 된 고속 복귀 신호 RT는 N 채널형 MOS 트랜지스터(10)의 게이트 전위에 공급되어 트랜지스터(10)를 오프시킨다.

이 때, 동시에, 비교기(40)는 바이어스 전위 VIASN이 기준 전위 VBP보다 낮지 않다(VIASN < VBN)는 것을 검출하여 고속 복귀 신호 NRT를 비액티브(low) 상태로 한다. 비액티브 상태로 된 고속 복귀 신호 NRT는 P 채널형 MOS 트랜지스터(12)의 게이트 전위에 공급되어 트랜지스터(12)를 온시킨다. 그 결과, 바이어스 전위 VIASN은 전원 측으로 고속으로 인장되게 되고, 이에 따라, 바이어스 전위 VIASN은 소정의 바이어스 전위 레벨에 고속으로 복귀한다.

비교기(40)는 바이어스 전위 VIASN이 기준 전위 VBP보다 낮지 않은(VIASN ≥VBN) 소정의 바이어스 전위 레벨에 고속으로 복귀하였다는 것을 검출하다. 이어서, 비교기(40)는 고속 복귀 신호 NRT를 액티브(high) 상태로 한다. 이와 같이 하여 액티브 상태로 된 고속 복귀 신호 NRT는 P 채널형 MOS 트랜지스터(12)의 게이트 전위에 공급되어 트랜지스터(12)를 오프시킨다.

이 실시예에 따르면, P 채널형 MOS 트랜지스터(12)와 N 채널형 MOS 트랜지스터(10)는 전위 복귀 회로를 형성되고, 기준 전위 발생 회로(24, 41) 각각은 기준 전위를 발생하며, 비교기(23, 40)는 구동 제어 회로를 형성한다.

이 실시예에 따르면, 기준 전위를 발생한 뒤에, 발생된 바이어스 전위 VIASP와 기준 전위를 비교하여, P 채널형 MOS 트랜지스터(12)와 N 채널형 MOS 트랜지스터(10)를 포함하는 전위 복귀 회로의 구동 시간을 제어한다. 발생된 기준 전위는 어떠한 경우에도 온도 변화나 전원 전압 변화에 의해서 변동하지 않는다. 따라서, 전원 전압 변화나 온도 변화에 상관 없이, 모든 바이어스 전위를 알맞은 레벨로 고속으로 복귀시킬 수 있다. 더구나, 각 바이어스 전위 VIASN, VIASP마다 기준 전위 발생 회로(24, 41)와 비교기(23, 40)를 배치하여, 각 바이어스 전위를 기준 전위와비교 처리한다. 따라서, 바이어스 전위의 복귀를 정밀도 높고 고속으로 실시할 수 있다.

(양호한 제6 실시예)

도 8은 본 발명의 양호한 제6 실시예에 따른 바이어스 전위 발생 장치를 내장한 액정 구동 장치를 도시하는 회로도이다. 이 실시예에 따르면, 액정 구동 출력수가 n 개인 구동 출력 유닛과 상호 결합한 바이어스 전위 발생 장치를 구비하는 액정 구동 장치를 참고하여 일 예로서 본 발명을 설명한다.

도 8에 있어서, 도면 부호 46은 바이어스 전위 발생 장치이다. 바이어스 전위 발생 장치(46)는 P 채널형 MOS 트랜지스터(2, 5, 7)와 N 채널형 MOS 트랜지스터(4, 6, 9)와 저항(3)과 인버터(8, 58)와 제어 회로(11)와 발진 회로(14)와 레지스터(15A)와 스위치(52, 57)와 복귀 전위 발생 회로(47, 53)를 포함한다. 바이어스 전위 발생 장치(46)는 액정 구동용 증폭기[31(1)∼31(n)] 내에서 정전류원의 P 채널형 MOS 트랜지스터용 게이트 전위인 바이어스 전위 VIASP와 정전류원의 N 채널형 MOS 트랜지스터용 게이트 전위인 바이어스 전위 VIASN을 출력한다. 도면 부호 32(1)∼32(n), 33(1)∼33(n)는 배선 용량을 나타낸다.

복귀 전위 발생 회로(47)는 P 채널형 MOS 트랜지스터(48, 49)와 N 채널형MOS 트랜지스터(51)와 저항(50)을 포함한다. 복귀 전위 발생 회로(47)는 정상 동작 모드에서 바이어스 전위 VIASP와 동등한 기준 전위 VP(VIASP = VP)를 발생한다.

복귀 전위 발생 회로(53)는 P 채널형 MOS 트랜지스터(54)와 N 채널형 MOS 트랜지스터(56, 55)와 스위치(59, 60)를 포함한다. 복귀 전위 발생 회로(53)는 정상 동작 모드에서 바이어스 전위 VIASN과 동등한 기준 전위 VN(VIASN = VN)을 발생한다.

다음에, 이상과 같이 구성된 바이어스 전위 발생 장치(46)의 파워 세이브 모드부터의 복귀 동작을 설명한다.

우선, 액정 구동 동작 기간에는 파워 세이브 신호 PS가 비액티브 상태(low)이다. 따라서, P 채널형 MOS 트랜지스터(7)와 N 채널형 MOS 트랜지스터(9)가 오프하고, N 채널형 MOS 트랜지스터(4)는 온한다. 또한, 스위치(52, 57)는 제어 회로(11)의 출력 신호인 고속 복귀 신호 RT가 비액티브 상태(low)이기 때문에 오프한다.

이 프로세스에서, P 채널형 MOS 트랜지스터(2)와 저항(3)과 N 채널형 MOS 트랜지스터(4)의 협동에 의해서 바이어스 전위 VIASP가 발생된다. 마찬가지로, P 채널형 MOS 트랜지스터(5)와 N 채널형 MOS 트랜지스터(6)의 협동에 의해서 바이어스 전위 VIASN이 발생된다. 이들 바이어스 전위 VIASP, VIASN은 액정 구동용 증폭기[31(1)∼31(n)]에 공급된다.

복귀 전위 발생 회로(47)에 있어서는 고속 복귀 신호 RT가 비액티브 상태(low)이기 때문에, N 채널형 MOS 트랜지스터(51)가 오프하고, P 채널형 MOS 트랜지스터(4)8가 온한다. 이에 따라, 복귀 전위 발생 회로(47)는 복귀 전위 VP로서 전원 전위를 출력한다.

복귀 전위 발생 회로(53)에 있어서는 고속 복귀 신호 RT가 비액티브 상태(low)이기 때문에, 스위치(59)가 오프한다. 또한, 인버터(58)에 의한 반전 동작에 의해 고속 복귀 신호 NRT는 액티브 상태(high)가 된다는 사실을 고려하여, 스위치(60)가 온한다. 따라서, N 채널형 MOS 트랜지스터(56)가 온하고, P 채널형 MOS 트랜지스터(54)가 오프한다. 그 결과, 복귀 전위 발생 회로(53)는 복귀 전위 VN으로서 그라운드 전위를 출력한다.

다음에, 이행 시점이 동작 모드에서 파워 세이브 모드로 도달하면, 파워 세이브 신호 PS가 액티브 상태(high)로 된다. 이어서, P 채널형 MOS 트랜지스터(7)와 N 채널형 MOS 트랜지스터(9)가 온하고, N 채널형 MOS 트랜지스터(4)가 오프한다. 이에 따라, 바이어스 전위 VIASP는 "high"로 되고, P 채널형 MOS 트랜지스터(5)가 오프하며, 바이어스 전위 VIASN은 "low"로 된다. 이와 같이 하여, 바이어스 전위 VIASP, VIASN은 대기 전압 레벨로 이행하기 때문에, 바이어스 전위 발생 장치(46) 내의 정상 전류는 0이 되어, 바이어스 전위 발생 장치(46)가 파워 세이브 모드로 된다.

계속해서, 파워 세이브 모드에서 동작 모드로의 이행 시점에서, 파워 세이브 신호 PS가 비액티브(low) 상태로 된다. 이어서, P 채널형 MOS 트랜지스터(7)와 N 채널형 MOS 트랜지스터(9)가 오프하고, N 채널형 MOS 트랜지스터(4)가 온한다. 이에 따라, P 채널형 MOS 트랜지스터(2)와 저항(3)과 N 채널형 MOS 트랜지스터(4)의협동에 의해서 바이어스 전위 VIASP가 소정의 바이어스 전위 레벨로 되돌아가려는 경향이 생긴다. 그러나, 바이어스 전위 VIASP가 소정의 바이어스 전위 레벨에 되돌아가는 경우에는, 증폭기[31(1)∼31(n)]의 입력 용량과 배선 용량[32(1)∼32(n)]은 상당한 시간을 소비하는 프로세스를 통해서 방전될 필요가 있다. 따라서, 일부 적절한 수단을 취하지 않으면, 바이어스 전위 VIASP가 소정의 바이어스 전위 레벨에 복귀하기 이전에 상당한 시간이 걸린다.

이것을 고려하여, 제어 회로(11)는 발진 회로(14)로부터 공급되는 클록 입력 CLK과 고속 복귀 원신호 RT0에 기초하여 펄스 파형의 고속 복귀 신호 RT를 액티브(high) 상태로 한다. 제어 회로(11)는 고속 복귀 신호 RT의 펄스폭(액티브 기간)을 레지스터(15A)의 설정치에 따라서 설정한다. 따라서, 레지스터(15A)의 설정치를 변동시킴으로써 고속 복귀 신호 RT의 펄스폭(액티브 기간)을 임의로 설정할 수 있다.

액티브 상태가 된 고속 복귀 신호 RT는 P 채널형 MOS 트랜지스터(48)와 N 채널형 MOS 트랜지스터(51)의 게이트 전위에 공급된다. 따라서, 트랜지스터(48)는 오프되고, 트랜지스터(51)는 온된다. 또한, 액티브된 고속 복귀 신호 RT가 스위치(59, 52, 57)에 공급되어 스위치(59, 52, 57)를 온으로 한다.

또한, 인버터(58)에 의해 반전 처리함으로써 비액티브(low) 상태가 된 고속 복귀 신호 NRT는 N 채널형 MOS 트랜지스터(56)의 게이트 전위와 스위치(60)에 공급되어, 트랜지스터(56)와 스위치(60)를 오프로 한다. 이에 따라, 복귀 전위 발생 회로(47, 53)는 복귀 전위 VP1VN을 발생한다.

이 프로세스에서, 스위치(52, 57)는 고속 복귀 신호 RT에 의해 일정 기간 온으로 된다. 따라서, 바이어스 전위 VIASP는 복귀 전위 VP로 인장되므로, 바이어스 전위 VIASP는 소정의 바이어스 전위 레벨에 고속으로 복귀된다. 마찬가지로, 바이어스 전위 VIASN은 복귀 전위 VN으로 인장하게 되어, 소정의 바이어스 전위 레벨에 고속으로 복귀된다.

이 실시예에서는, 복귀 전위 발생 회로(47, 53)가 광의의 복귀 전위 발생 회로를 형성한다. 스위치(52, 57)는 전위 복귀 회로를 형성한다. 레지스터(15A)는 구동 시간 설정 회로를 형성한다. 발진 회로(14)와 제어 회로(11)와 인버터(58)는 구동 제어 회로를 형성한다.

이 실시예에 따르면, 바이어스 전위 VIASP는 복귀 전위 발생 회로(47)와 스위치(52)의 동작에 의해서 소정의 바이어스 전위 레벨에 복귀하고, 바이어스 전위 VIASN은 복귀 전위 발생 회로(53)와 스위치(57)의 동작에 의해서 소정의 전위로 복귀한다. 이와 같이 하여, 바이어스 전위 각각에 대응하여 복귀용 구성을 설치하고 있기 때문에, 복귀에 요하는 시간이 단축된다.

바이어스 전위 발생 장치(46)는 고속 복귀 신호 RT의 펄스폭을 레지스터(15A)의 설정치에 따라서 가변시킬 수 있다. 따라서, 전원 전압과 같은 조건 변화에 따라서 레지스터(15A)의 설정치를 변동시킴으로써 최적의 펄스폭을 선택할 수 있다. 그 결과, 바이어스 전위 VIASP, VIASN을 고속 복귀시키기 위해서 필요한 스위치(52, 57)의 온 시간은, 온도나 전원 전압의 변화에 따라서 변동할 수 있다고 해도, 그 변동에 따라서 설정될 수 있다. 따라서, 전원 전압 변화나 온도 변화가 발생한 경우에 있어서도, 바이어스 전위 VIASP, VIASN을 알맞은 레벨로 고속으로 복귀시킬 수 있다.

이 실시예에서, 각 스위치(52, 57, 59, 60)는 N 채널형 MOS 트랜지스터와 P 채널형 MOS 트랜지스터를 상호 병렬로 접속한 CM0S형 트랜스퍼 게이트로 구성되는 것이 일반적이다. 그러나, 같은 기능을 갖는 다른 구성이어도 동일한 효과를 발생할 수 있다.

이제까지, 본 발명의 가장 양호한 실시예를 설명하였다. 이들 양호한 실시예의 회로 구성 요소들의 조합 및 배치는 특허 청구 범위에서 개시한 본 발명의 정신 및 범주를 벗어나지 않고서도 다양하게 변형될 수 있다.

Claims

복수의 전위를 바이어스 전위로서 발생하고 상기 복수의 전위 각각을 바이어스 전위와 대기 전위 사이에서 전환하여 발생하는 바이어스 전위 발생 장치로써,

상기 발생된 전위를 상기 대기 전위에서 상기 바이어스 전위로 복귀시키는 전위 복귀 회로와,

상기 전위 복귀 회로의 구동 동작을 제어하는 구동 제어 회로를 구비하고,

상기 전위 복귀 회로를 상기 발생된 전위마다 설치하는 것인 바이어스 전위 발생 장치.
제1항에 있어서,

상기 구동 제어 회로는 펄스 파형 신호에 기초하여 상기 전위 복귀 회로의 구동 동작을 제어하고, 상기 구동 제어 회로는 상기 발생된 펄스 파형 신호 발생용의 클록 신호를 발생시키는 발진 회로를 포함하는 것인 바이어스 전위 발생 장치.
제1항에 있어서,

상기 전위 복귀 회로의 구동 시간을 임의로 설정하는 구동 시간 설정 회로를 더 구비하는 것인 바이어스 전위 발생 장치.
제3항에 있어서,

상기 구동 제어 회로는 펄스 파형 신호에 기초하여 상기 전위 복귀 회로의 구동 동작을 제어하고,

상기 구동 시간 설정 회로는 상기 펄스 파형 신호의 펄스폭과 동등한 설정치를 출력하는 레지스터인 것인 바이어스 전위 발생 장치.
제1항에 있어서,

상기 바이어스 전위의 복귀 시에 상기 전위 복귀 회로에서 이용하는 복귀 전류를 임의로 설정하는 전류 설정 회로를 더 구비하는 것인 바이어스 전위 발생 장치.
제5항에 있어서,

상기 전위 복귀 회로는 상호 병렬로 접속되어 상기 복귀 전류를 발생시키는 복수의 MOS 트랜지스터로 구성되고,

상기 전류 설정 회로는 상기 복수의 MOS 트랜지스터 각각에 대하여 도통 제어 신호를 개별로 공급하는 것인 바이어스 전위 발생 장치.
제1항에 있어서,

상기 전위 복귀 회로는 게이트 전위와 드레인 전위를 단락시킴으로써 임계치 전압을 발생시키는 MOS 트랜지스터를 복수 포함함과 동시에 이들 복수의 M0S 트랜지스터가 직렬로 접속된 것이며,

상기 바이어스 전위를 복귀시키는 데 이용하는 상기 전위 복귀 회로의 복귀 전압은 상기 M0S 트랜지스터의 갯수를 변동시킴으로써 임의로 설정 가능한 것인 바이어스 전위 발생 장치.
제1항에 있어서,

상기 바이어스 전위와 동등한 전위를 갖는 기준 전위를 발생시키는 기준 전위 발생 회로를 더 구비하고,

상기 구동 제어 회로는 상기 발생된 전위가 상기 기준 전위에 도달하지 않은 기간에는 상기 전위 복귀 회로를 구동시키고, 상기 발생된 전위가 상기 기준 전위에 도달한 때에는 상기 전위 복귀 회로의 구동을 정지시키는 것인 바이어스 전위 발생 장치.
제1항에 있어서,

상기 바이어스 전위와 동등한 복귀 전위를 발생시키는 복귀 전위 발생 회로를 더 구비하고,

상기 전위 복귀 회로는 상기 전위의 복귀 시에 상기 발생된 전위를 상기 복귀 전위에 단락시키는 것인 바이어스 전위 발생 장치.
바이어스 전위와 대기 전위 사이에서 전환하여 전위를 발생시키는 바이어스 전위 발생 장치로써,

상기 발생된 전위를 상기 대기 전위로부터 상기 바이어스 전위로 복귀시키는 전위 복귀 회로와,

상기 전위 복귀 회로의 구동 동작을 제어하는 구동 제어 회로와,

상기 전위 복귀 회로의 구동 시간을 임의로 설정하는 구동 시간 설정 회로를 갖는 것인 바이어스 전위 발생 장치.
제10항에 있어서,

상기 구동 제어 회로는 펄스 파형 신호에 기초하여 상기 전위 복귀 회로의 구동 동작을 제어하고,

상기 구동 시간 설정 회로는 상기 펄스 파형 신호의 펄스폭의 설정치를 출력하는 레지스터로 구성되는 것인 바이어스 전위 발생 장치.
바이어스 전위와 대기 전위 사이에서 전환하여 전위를 발생시키는 바이어스 전위 발생 장치로써,

상기 발생된 전위를 상기 대기 전위로부터 상기 바이어스 전위로 복귀시키는 전위 복귀 회로와,

상기 전위 복귀 회로의 구동 동작을 제어하는 구동 제어 회로와,

상기 전위의 복귀 시에 상기 전위 복귀 회로에서 이용하는 복귀 전류를 임의로 설정하는 전류 설정 회로를 갖는 것인 바이어스 전위 발생 장치.
제12항에 있어서,

상기 전위 복귀 회로는 상호 병렬로 접속되어 상기 복귀 전류를 발생시키는 복수의 M0S 트랜지스터로 구성되고,

상기 전류 설정 회로는 상기 M0S 트랜지스터 각각에 대하여 도통 제어 신호를 개별로 공급하는 것인 바이어스 전위 발생 장치.
바이어스 전위와 대기 전위 사이에서 전환하여 전위를 발생시키는 바이어스 전위 발생 장치로써,

상기 발생된 전위를 상기 대기 전위로부터 상기 바이어스 전위로 복귀시키는 전위 복귀 회로와,

상기 전위 복귀 회로의 구동 동작을 제어하는 구동 제어 회로를 구비하고,

상기 전위 복귀 회로는 게이트 전위와 드레인 전위를 단락시킴으로써 임계치 전압을 발생시키는 M0S 트랜지스터를 복수 포함함과 동시에 이들 복수의 M0S 트랜지스터가 상호 직렬로 접속된 것이고,

상기 전위 복귀 회로의 상기 M0S 트랜지스터의 갯수를 변동시킴으로써 상기 바이어스 전위를 복귀시키는 데 이용하는 복귀 전압을 임의로 설정 가능하게 하는 것인 바이어스 전위 발생 장치.
바이어스 전위와 대기 전위 사이에서 전환하여 전위를 발생시키는 바이어스 전위 발생 장치로써,

상기 발생된 전위를 상기 대기 전위로부터 상기 바이어스 전위로 복귀시키는 전위 복귀 회로와,

상기 전위 복귀 회로의 구동 동작을 제어하는 구동 제어 회로와,

상기 바이어스 전위와 동등한 기준 전위를 발생시키는 기준 전위 발생 회로를 구비하고,

상기 구동 제어 회로는, 상기 발생된 전위가 상기 기준 전위에 도달하지 않은 기간에는 상기 전위 복귀 회로를 구동시키고, 상기 발생된 전위가 상기 기준 전위에 도달한 때에는 상기 전위 복귀 회로의 구동을 정지하는 것인 바이어스 전위 발생 장치.
바이어스 전위와 대기 전위 사이에서 전환하여 전위를 발생시키는 바이어스 전위 발생 장치로써,

상기 발생된 전위를 상기 대기 전위로부터 상기 바이어스 전위로 복귀시키는 전위 복귀 회로와,

상기 바이어스 전위와 동등한 복귀 전위를 발생시키는 복귀 전위 발생 회로를 구비하고,

상기 전위 복귀 회로는 상기 바이어스 전위의 복귀 시에 상기 발생된 전위와 상기 복귀 전위를 단락시키는 것인 바이어스 전위 발생 장치.
복수의 전위를 바이어스 전위로서 발생하고 상기 복수의 전위 각각을 바이어스 전위와 대기 전위 사이에서 전환하여 발생하는 바이어스 전위 발생 장치와,

상기 발생된 전위를 상기 대기 전위에서 상기 바이어스 전위로 복귀시키는 전위 복귀 회로와,

상기 전위 복귀 회로의 구동 동작을 제어하는 구동 제어 회로를 구비하고,

상기 전위 복귀 회로를 상기 발생된 전위마다 설치하는 것인 액정 구동 장치.
바이어스 전위와 대기 전위 사이에서 전환하여 전위를 발생시키는 바이어스 전위 발생 장치와,

상기 발생된 전위를 상기 대기 전위로부터 상기 바이어스 전위로 복귀시키는 전위 복귀 회로와,

상기 전위 복귀 회로의 구동 동작을 제어하는 구동 제어 회로와,

상기 전위 복귀 회로의 구동 시간을 임의로 설정하는 구동 시간 설정 회로를 갖는 것인 액정 구동 장치.
바이어스 전위와 대기 전위 사이에서 전환하여 전위를 발생시키는 바이어스 전위 발생 장치와,

상기 발생된 전위를 상기 대기 전위로부터 상기 바이어스 전위로 복귀시키는 전위 복귀 회로와,

상기 전위 복귀 회로의 구동 동작을 제어하는 구동 제어 회로와,

상기 전위의 복귀 시에 상기 전위 복귀 회로에서 이용하는 복귀 전류를 임의로 설정하는 전류 설정 회로를 구비하는 액정 구동 장치.
바이어스 전위와 대기 전위 사이에서 전환하여 전위를 발생시키는 바이어스 전위 발생 장치와,

상기 발생된 전위를 상기 대기 전위로부터 상기 바이어스 전위로 복귀시키는 전위 복귀 회로와,

상기 전위 복귀 회로의 구동 동작을 제어하는 구동 제어 회로를 구비하고,

상기 전위 복귀 회로는 게이트 전위와 드레인 전위를 단락시킴으로써 임계치 전압을 발생시키는 M0S 트랜지스터를 복수 포함함과 동시에 이들 복수의 M0S 트랜지스터가 상호 직렬로 접속된 것이고,

상기 M0S 트랜지스터의 갯수를 변동시킴으로써 상기 바이어스 전위를 복귀시키는 데 이용하는 상기 전위 복귀 회로의 복귀 전압을 임의로 설정 가능하게 하는 것인 액정 구동 장치.
바이어스 전위와 대기 전위 사이에서 전환하여 전위를 발생시키는 바이어스 전위 발생 장치와,

상기 발생된 전위를 상기 대기 전위로부터 상기 바이어스 전위로 복귀시키는 전위 복귀 회로와,

상기 전위 복귀 회로의 구동 동작을 제어하는 구동 제어 회로와,

상기 바이어스 전위와 동등한 기준 전위를 발생시키는 기준 전위 발생 회로를 구비하고,

상기 구동 제어 회로는 상기 발생된 전위가 상기 기준 전위에 도달하지 않은 기간에는 상기 전위 복귀 회로를 구동시키고, 상기 발생된 전위가 상기 기준 전위에 도달한 때에는 상기 전위 복귀 회로의 구동을 정지시키는 것인 액정 구동 장치.
바이어스 전위와 대기 전위 사이에서 전환하여 전위를 발생시키는 바이어스 전위 발생 장치와,

상기 발생된 전위를 상기 대기 전위로부터 상기 바이어스 전위로 복귀시키는 전위 복귀 회로와,

상기 바이어스 전위와 동등한 복귀 전위를 발생시키는 기준 전위 발생 회로를 구비하고,

상기 전위 복귀 회로는 상기 바이어스 전위의 복귀 시에 상기 발생된 전위를 상기 복귀 전위에 단락시키는 것인 액정 구동 장치.