CN1267850C - 存储卡及其制造方法 - Google Patents

存储卡及其制造方法 Download PDF

Info

Publication number
CN1267850C
CN1267850C CNB02805413XA CN02805413A CN1267850C CN 1267850 C CN1267850 C CN 1267850C CN B02805413X A CNB02805413X A CN B02805413XA CN 02805413 A CN02805413 A CN 02805413A CN 1267850 C CN1267850 C CN 1267850C
Authority
CN
China
Prior art keywords
mentioned
interarea
semiconductor element
substrate
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB02805413XA
Other languages
English (en)
Other versions
CN1493059A (zh
Inventor
三浦知巳
嵯峨徹
佐藤信衛
伊藤毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Hitachi Ltd
Akita Electronics Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Akita Electronics Systems Co Ltd filed Critical Hitachi Ltd
Publication of CN1493059A publication Critical patent/CN1493059A/zh
Application granted granted Critical
Publication of CN1267850C publication Critical patent/CN1267850C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Credit Cards Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种存储卡，具备在第1个面上具有使多个电极端子露出的布线基板；覆盖成为上述第1面的背面的第2面的整个区域那样设置的由绝缘性树脂构成的密封部分；用上述密封部分覆盖，固定在上述基板的第2面上，通过连接装置把电极电连接到上述布线上的1个至多个半导体元件的电子装置，上述基板成为四方形，由上述基板和上述密封部分构成卡型封装，在上述基板上，固定构成存储器芯片的1个至多个半导体元件和控制上述存储器芯片的控制器芯片，构成存储卡，在上述基板以及密封部分的边缘设置着方向性识别部分。

Description

存储卡及其制造方法
技术领域
本发明涉及电子装置及其制造方法，例如，涉及在卡内安装组装了IC(集成电路)的半导体元件(半导体芯片)的存储卡的制造方法中所适用的有效技术。
背景技术
作为数字照相机或者音频播放机等的存储媒体，使用称为SD(安全数字)存储卡，存储棒(商标)，多媒体卡(商标)等存储卡。在这些存储卡中，多媒体卡是厚度为1.44mm左右的薄形卡，这是该卡的特征。
另外，在申请号2000-22802号的日本申请中，记述了以往技术的多媒体卡的构造。
另外，在特开平8-156470号公报中，记述了具有覆盖IC模块主面的卡基板的IC卡。
称为SD存储卡或者存储棒的存储卡与采用具有包括搭载半导体芯片的布线基板总体的外壳的构造相比较，在多媒体卡中，为了实现非常薄的构造，采用具有覆盖搭载了半导体芯片的布线基板(COB封装)的主面的罩形状的塑料外壳的构造。
这里，简单地说明图43、图44所示的多媒体卡(存储卡)中的COB封装。如图44所示，存储卡1具有在一个面上搭载多个半导体元件5的布线基板(基板)2和覆盖上述半导体元件5等的塑料外壳60。
作为半导体元件5，在基板2上固定存储器芯片5a，或者控制该存储器芯片5a的控制器芯片5b。虽然仅示出了基板2的布线的一部分，但是半导体元件5的电极与布线由导电性的金属线6电连接。基板2的一个面上的上述半导体元件5和金属线6等由根据模塑所形成的由绝缘性树脂构成的密封部分3覆盖。
在外壳60的一个面上设置凹槽70。该凹槽70由能够收容基板2的浅凹槽70a和能够收容上述密封部分3的深凹槽70b构成。而且，成为在凹槽底与基板2之间通过粘接剂71使基板2粘接到外壳60上的构造。另外，图中4a是外部电极端子。
但是，以往的多媒体存储卡中的COB封装如图43、图44所示那样，在其主面上，由于是具有形成封装半导体芯片的封装部分的凸出部分，以及在其周围扩展的浅的基板部分的构造，因此覆盖COB封装的主面的外壳也成为具有上述封装部分进入的深凹槽和在封装部分的周围扩展的基板部分进入的浅凹槽的构造，这成为外壳与COB封装的组装工序中的问题，或者发生所完成的存储卡中的构造上的问题等的主要原因。
发明内容
本发明的目的在于提供廉价的电子装置及其制造方法。
本发明的其它目的在于提供廉价的存储卡及其制造方法。
本发明的上述以及其它的目的和新颖特征将通过本说明书的记述以及附图明确。
为了实现上述目的，本发明提供一种存储卡，该存储卡具有平坦的第1面以及成为上述第1面的背面的平坦的第2面，且具备在任意一方的面上露出而配置的多个外部电极端子，具备：
具有第1主面以及成为该第1主面的背面的第2主面的布线基板，即具有配置在该布线基板的任意一方的面上并构成上述多个外部电极端子的多个电极端子、形成在上述布线基板的上述第1主面上的多条布线、以及电连接该多条布线和上述多个电极端子的导电部件的布线基板；
配置在上述布线基板的上述第1主面上，并与上述多条布线电连接的半导体元件；和
覆盖上述布线基板的上述第1主面和上述半导体元件而形成的由绝缘性树脂构成的密封部分，
上述布线基板的上述第2主面在上述存储卡的第2面上露出而配置，以构成上述存储卡的上述第2平坦的第2面，
上述密封部分在上述存储卡的第1面上露出而配置，以构成上述存储卡的上述第1平坦的第2面。
更好是，上述半导体元件由控制器芯片和存储器芯片构成。
更好是，上述半导体元件具有配置在上述布线基板的上述第1主面上的第1半导体芯片和叠层配置在上述第1半导体芯片的上部的第2半导体芯片。
更好是，粘接上述布线基板与上述密封部分的界面在上述存储卡的侧面露出。
更好是，上述密封部分的上述露出面构成上述存储卡的上述平坦的第1面，上述多个外部电极端子在上述平坦的第2面上露出而配置。
更好是，上述布线基板的上述第1主面具有构成上述存储卡的上述平坦的第1面的一部分的区域和凹槽区域，上述半导体元件固定在上述凹槽区域的底面，上述密封部分覆盖上述半导体元件而配置以填埋上述凹槽，上述多个外部电极端子在上述存储卡的上述平坦的第1面上露出。
更好是，在上述布线基板以及密封部分的边缘设置方向性识别部分。
另外，为了实现上述目的，本发明提供一种电子装置的制作方法，具备：
(a)制备具有第1主面和成为该第1主面的背面的第2主面的由绝缘材料构成的布线母基板，即具有把多个单位基板区划分为矩阵状且在上述多个单位基板区中分别配置在上述第1主面上的多条布线、配置在上述第1和第2主面的任意一方的主面上的多个电极端子和分别连接该多个外部电极端子和上述多条布线的导电部件的布线母基板的工序；
(b)在各个上述单位基板区中，在上述第1主面上配置半导体芯片，使上述半导体芯片与上述多条布线电连接的工序；
(c)覆盖上述布线母基板的上述第1主面而形成由绝缘性树脂构成的层，并在上述多个单位基板区上分别形成密封上述半导体芯片的由上述绝缘性树脂构成的密封体的工序；
(d)在上述单位基板区与相邻的单位基板区之间切断上述布线母基板，形成为由上述布线基板、上述密封部分、上述半导体芯片以及上述多个外部电极端子构成的由上述单位基板区构成的单片部分，据此，在各单片部分中，上述密封部分的露出部分构成该单片部分的第1平坦的主面，上述布线母基板的上述第2主面构成上述单片部分的第2平坦的主面，得到上述多个外部电极端子在上述单片部分的任意一方的上述平坦的主面上露出的单片部分的工序。
更好是，在通过上述工序(d)得到的单片部分中，上述多个外部电极端子在上述单片部分的上述第1平坦的主面上露出，而且，还具有：
(e)制备在第1主面上具有凹槽的外壳的工序；
(f)把上述单片部分嵌入上述外壳的凹槽并固定在该凹槽内部，据此，在由上述外壳和上述单片部分构成的组装体中，得到上述外壳的第1主面和上述单片部分的第1主面构成上述组装体的平坦的第1主面，成为上述外壳的第1主面的背面的第2主面构成上述组装体的平坦的第2主面的组装体的工序。
更好是，上述(d)工序中的切断通过划片进行。
更好是，1在上述(e)工序中制备的上述外壳中形成方向性识别部分。
更好是，上述(f)工序具有在上述外壳的凹槽内供给胶状粘接剂的工序；通过上述胶状粘接剂把上述单片部分配置在上述凹槽内部的工序；硬化上述粘接剂，通过上述粘接剂把上述单片部分粘接在上述凹槽内的工序。
更好是，在上述(b)工序中配置的上述半导体芯片包括存储器芯片和控制器芯片，通过上述制造工序形成的电子装置是存储卡。
另外，为了实现上述目的，本发明提供一种电子装置，具备：
具有第1主面和成为该第1主面的背面的第2主面的基板，即具有在任意一方的上述主面上露出配置的多个外部电极端子、沿着上述外部电极端子的排列方向并且涉及上述基板的全部长度而在上述第1主面设置的槽、以及配置在该槽内并与上述多个外部电极端子电连接的多个布线部件的基板；
配置在该槽内并与上述布线部件连接的至少一个半导体元件；和
覆盖上述半导体元件并阻塞上述槽而埋入的由绝缘性树脂构成的密封部分。
更好是，在上述半导体元件上还重叠固定一级以上的半导体元件，上级的半导体元件错开配置以使成为下级的各半导体元件的电极露出，各电极连接到上述布线上。
另外，为了实现上述目的，本发明提供一种电子装置的制造方法，具备：
制备具有第1主面和成为该第1主面的背面的第2主面的由绝缘材料构成的母基板，即纵横地排列配置形成有多个单位基板区，在上述各单位基板区中多个外部电极端子在上述主面的任意一方露出而排列形成，具有在上述第1主面上沿着上述外部电极端子的排列方向并且涉及上述母基板的整个长度而设置的槽，且具有设置在上述单位基板区各自的槽内的多条布线和与该布线对应的与上述外部电极端子分别电连接的连接部件的母基板的工序；
在上述各单位基板区的槽内固定至少1个半导体元件的工序；
电连接上述半导体元件的电极和对应的上述布线的工序；
在上述槽内覆盖上述多个半导体元件，埋入绝缘性树脂而形成密封部分的工序；和
按照上述每个单位基板区来分离上述母基板以及上述密封部分的工序。
更好是，所述的电子装置的制造方法还具备：
上述单位基板区分别包含多个上述半导体元件，在一个半导体元件上使得下级半导体元件的电极露出那样地错开并重叠固定半导体元件的工序；和
分别电连接上述各半导体元件的电极和对应的上述布线的工序。
更好是，上述密封部分形成在上述槽的第1区，上述槽还具有未被上述密封部分覆盖的第2区，还具有固定在该第2区的槽内并电连接上述布线的至少一个半导体元件。
更好是，固定在上述槽内的上述第2区的半导体元件的具有电极的面与上述槽底相对，通过各向异性导电性粘接剂把电极与槽底的上述布线电连接，而且半导体元件没有从上述槽的两侧的基板表面突出来。
更好是，固定在上述槽的上述第2区的半导体元件的具有电极的面与上述槽底相对，并与槽底的上述布线电连接，在上述槽底与半导体元件之间充填有底层树脂，而且半导体元件没有从上述槽的两侧的基板表面突出来。
更好是，在上述各单位基板区中，上述槽具有形成了上述密封部分的第1区和未被上述密封部分覆盖的第2区，
该方法还包含：
在上述第2区的槽底至少固定1个半导体元件的工序；和
把上述半导体元件的电极与对应的上述布线电连接的工序。
更好是，在上述槽内的上述第2区中，使上述半导体元件的具有电极的面与槽底相对而配置，在上述槽底与半导体元件之间通过各向异性导电性粘接剂连接上述半导体元件的电极与对应的上述布线。
更好是，在上述槽内的上述第2区中，使上述半导体元件的具有电极的面与槽底相对而配置，通过焊锡把上述布线与上述半导体元件的电极接合。
更好是，所述的电子装置还具备：
配置在上述第2主面上并与上述多个外部电极端子电连接的多个布线部件；
配置在上述第2主面上并与上述第2主面的布线部件电连接的至少一个半导体元件；和
覆盖上述第2主面整个区域而设置的由绝缘性树脂构成的密封部分。
更好是，上述密封部分的露出表面以与上述槽的两侧的基板表面大致相同的高度构成平坦的面。
更好是，上述基板成为四方形，上述半导体元件包含至少一个存储器芯片和控制上述存储器芯片的控制器芯片，构成存储卡。
更好是，上述母基板在上述各单位基板区还具有在上述第2主面上与上述多个上述外部连接部件电连接的布线部件；
该方法还具有：
覆盖配置在上述第2主面上的上述半导体元件，在上述基板的第2面整个区域上用绝缘性树脂形成密封部分的工序；和
按照上述每个单位基板区来分离上述母基板和分别形成在上述第1和第2主面上的上述密封部分的工序。
更好是，以与上述槽的两侧的基板表面大致相同的高度来形成上述密封部分的露出表面，在上述密封部分的露出表面和上述基板表面上形成平坦的表面，来形成上述密封部分。
更好是，在上述各单位基板区中，上述半导体元件包含至少一个存储器芯片和控制上述存储器芯片的控制器芯片，把分离上述母基板而得到的上述各单位基板区形成为四方形状，来形成存储卡。
另外，为了实现上述目的，本发明提供一种电子装置，它具备外壳，该外壳具有第1主面、第2主面以及形成在上述第1主面上的收容凹槽，在上述收容凹槽中插嵌粘接所述的电子装置，使上述外部电极端子露出上述外壳的上述第1主面来粘接到上述外壳上。
更好是，上述半导体元件包含至少一个存储器芯片和控制上述存储器芯片的控制器芯片，形成存储卡。
更好是，在上述外壳的边缘设置着方向性识别部分。另外，如果简单地说明在本申请公开的发明中代表性部分的概要则如下。
(1)具有第1面以及成为上述第1面的背面的第2面的存储卡，特征是具备
具有主面以及背面的布线基板；
形成在上述布线基板的主面上的多个外部电极端子；
形成在上述布线基板的主面上的多条布线；
配置在上述布线基板的主面上，经过上述多条布线与上述多个外部电极端子电连接的半导体元件；
形成在上述布线基板的背面上，覆盖上述半导体元件的由绝缘性树脂构成的密封部分，
上述多个外部电极端子以及上述布线基板的背面在上述存储卡的第1面上露出，
上述密封部分在上述存储卡的第2面上露出。
这样的存储卡通过以下的制造方法制造，该制造方法具备
(a)制备在主面上具有单位布线区域，而且在背面上具有多个外部电极端子的布线基板的工序；
(b)在上述单位基板区域中配置半导体芯片，把上述半导体芯片与上述多个外部电极端子电连接的工序；
(c)在上述单位基板区域以及其周围的布线基板的主面，形成密封上述半导体芯片的密封体的工序；
(d)在上述单位基板区域与区域周围之间同时切断上述密封体以及上述布线基板，形成由上述单位基板区域的布线基板，单位基板区域上的密封部分，半导体芯片以及多个外部电极端子构成的单片部分的工序；
(e)制备具有凹槽的外壳的工序；
(f)在上述凹槽的底部，粘接上述密封部分，把上述单片部分固定在上述凹槽的内部的工序。
附图说明
图1是作为本发明一实施形态(实施形态1)的存储卡的模式剖面图。
图2是示出本实施形态1的存储卡的背面的底面图。
图3是本实施形态1的存储卡的立体图。
图4是把本实施形态1的存储卡倒装的状态的立体图。
图5是示出本实施形态1的存储卡的制造各工序的状态的剖面图。
图6是在本实施形态1的存储卡的制造中所使用的母板的底面图。
图7是上述母板的模式正面图。
图8是示出在本实施形态1的存储卡的制造中，搭载在单位布线区域中的半导体元件的状态的模式平面图。
图9是示出在本实施形态1的存储卡的制造中，在母板的一个面上形成模塑体的状态的模式剖面图。
图10是示出本实施形态1的存储卡的制造工序中成模时的树脂供给状态的从下面一侧观看的模式图。
图11是示出本实施形态1的存储卡的制造中其它的基板划片方法的模式图。
图12是作为本发明其它实施形态(实施形态2)的存储卡的模式剖面图。
图13是把作为本发明其它实施形态(实施形态3)的存储卡的倒装状态的立体图。
图14是本实施形态3的存储卡的倒装状态的模式剖面图。
图15是在本实施形态3的存储卡的制造中使用的母板的底面图。
图16是示出本实施形态3的存储卡的制造工序的状态的剖面图。
图17是作为本发明其它实施形态(实施形态4)的存储卡的倒装状态的剖面图。
图18是本实施形态4的存储卡的底面图。
图19是示出本实施形态4的存储卡的制造中的半导体元件的安装状态的立体图。
图20是示出本实施形态4的存储卡的制造中的半导体元件的安装状态的一个例子的部分剖面图。
图21是示出本实施形态4的存储卡的制造中的半导体元件的安装状态的其它例子的部分剖面图。
图22是作为本发明其它实施形态(实施形态5)的存储卡的倒装状态的剖面图。
图23是本实施形态4的存储卡的底面图。
图24是作为本发明其它实施形态(实施形态6)的存储卡的倒装状态的立体图。
图25是本实施形态6的存储卡的倒装状态的剖面图。
图26是示出本实施形态6的存储卡的制造各工序的状态的剖面图。
图27是示出在本实施形态6的存储卡的制造中在外壳中安装了COB封装的状态的立体图。
图28是本发明其它实施形态(实施形态7)的存储卡的倒装状态的立体图。
图29是本实施形态7的存储卡的倒装状态的剖面图。
图30是示出本实施形态7的存储卡的制造各工序的状态的剖面图。
图31是示出在本实施形态7的存储卡的制造中在外壳中安装了COB封装的状态的立体图。
图32是本实施形态7的变形例的存储卡的倒装状态的剖面图。
图33是本实施形态7的变形例的存储卡的底面图。
图34是示出作为本发明其它实施形态(实施形态8)的存储卡的背面的底面图。
图35是本实施形态8的存储卡的倒装状态的剖面图。
图36是作为本发明其它实施形态(实施形态9)的存储卡的倒装状态的剖面图。
图37是本实施形态9的存储卡的底面图。
图38是示出在作为本实施形态9的存储卡的构成部件的COB封装的制造中从芯片键合到金属线键合的各工序的状态的剖面图。
图39是示出作为本实施形态9的存储卡的构成部件的COB封装的制造中的传递模塑的各阶段中的状态的剖面图。
图40是示出作为本实施形态9的存储卡的构成部件的COB封装的制造中的与母板的分割有关的各阶段的状态的剖面图。
图41是在本实施形态9的存储卡的制造中使用的母板的底面图。
图42是示出在本实施形态9的存储卡的制造中在外壳中安装了COB封装的状态的立体图。
图43是基于本申请人的申请的存储卡的平面图。
图44是沿着图43的A-A线的剖面图。
具体实施方式
为了更详细地说明本发明，根据附图进行说明。另外，在用于说明发明的实施形态的所有附图中，具有相同功能的部分标注相同的符号，并且省略其重复的说明。
实施形态1
本实施形态1说明作为电子装置，在基板上搭载构成存储器芯片的1个至多个半导体元件的同时，还搭载控制上述存储器芯片的控制器芯片的存储卡中适用本发明的例子。作为存储器芯片的半导体元件，例如搭载闪速存储器[闪速存储EEPROM(电可擦可编程只读存储器)]，例如，构成32MB或64MB的大容量多媒体卡。
图1至图10是与作为本发明一实施形态(实施形1)的存储卡有关的图。图1至图4是与存储卡的外观及其剖面构造有关的图，图5至图10是与存储卡的制造有关的图。
本实施形态1的存储卡1在外观上如图3以及图4所示，由四方形的基板2和与该基板2的一个面(例如第2面2b)粘合那样形成的密封部分3构成。密封部分3通过传递模塑形成，以均匀的厚度形成在基板2的第2面2b的整个区域中，密封部分3例如由环氧树脂形成。
基板2的尺寸例如是长度32mm，宽度24mm，厚度1.4mm，基板2的厚度为0.6mm。从而，密封部分3的厚度形成为0.8mm。
基板2例如由玻璃环氧树脂布线板构成，表面和背面当然在内部都形成布线4。在成为第2面的背面一侧的第1面2a上设置通过导体4b连接着布线4的电极4a。该外部电极端子4a沿着基板2的一条边并排配置，成为存储卡1的外部连接用电极端子。即，使得在例如把存储卡1插入到数字照相机的槽中的情况下，上述外部电极端子4a接触槽内的电极端子。
该外部电极端子4a经过充填在贯通基板2的通孔内的由布线构成的导体4b，与第2面的布线4电连接。
在基板2的第2面2b上固定着半导体元件5。该半导体元件5通过未图示的粘接剂固定在基板2上。另外，在基板2的第2面2b上形成上述布线时，用该布线材料形成元件搭载焊盘，在该元件搭载焊盘上通过粘接剂也可以形成半导体元件5。
作为半导体元件5，例如，在基板2上固定存储器芯片5a和控制该存储器芯片5a的控制器芯片5b。在半导体元件5的上面设置着电极(未图示)。在该电极和半导体元件5的周围延伸的预定布线4用导电性的金属线6电连接。金属线6例如使用金线。
存储卡1由在基板2的第2面2b上搭载半导体元件5，用密封部分3覆盖第2面2b的构造构成，成为所谓的COB封装构造。
另外，密封部分3通过传递模塑形成，而该传递模塑时如图3所示，沿着成为与设置外部电极端子4a的一端相反一侧的短边设置圆弧剖面的槽7。该槽7成为在把存储卡1插入到插口以后取出存储卡时使用的取出槽。即，在存储卡1的使用以后，使用者钩住指尖沿着该槽7的边缘，能够容易地把存储卡1从插口中拔出。
另外，把插入到插口中的顶端的一端倾斜地切口，形成方向性识别部分8。进而，在密封部分3的平坦表面上粘贴记载存储卡1的功能或者产品内容等的封条9。
下面，参照图5至图10说明实施形态1的存储卡1的制造方法。图5(a)～(e)是示出存储卡的制造各工序的状态的剖面图，图5(f)是立体图，分别示出了制备矩阵形的基板(以下称为母板)的工序(a)，芯片键合工序(b)，成形工序(c)，母板分离工序(d)、(e)，图5(f)用分离的各个卡图示了方向性识别部分8和外部电极端子4a。
首先，如图6以及图7所示，制备母板2f。图6是倒装了母板2f的图，即是母板2f的底面图，图7是母板的模式正面图。
母板2f由玻璃环氧树脂布线板构成的同时，纵轴地形成单位基板区15。用图中所示的虚线框所表示的各部分是单位基板区15，成为基板2的构造。在该母板2f的各单位基板区域15中搭载半导体元件，而且进行预定部分的金属线键合，通过传递模塑，模塑体形成使得覆盖了全部单位基板区15以后，通过沿着虚线划片母板2f和模塑体，分离成每一个单位基板区15，由此制造多个存储卡1。
在本实施形态1中，使用制备了3列5行总计15个单位基板区15的母板2f。各个单位基板区15的构造是已经说明过的基板2的构造。从而，母板2f的厚度是0.8mm，单位基板区15的大小是长度32mm，宽度24mm的长方形。图6中，由于表现第1面2a，因此表现了各个单位基板区15的外部电极端子4a。
另外，在单位基板区域15的一个角设置通过冲孔打出的贯通孔16。该贯通孔16成为直角三角形，其斜面部分形成存储卡1的方向性识别部分8。
母板2f没有特别的限定，是多层构造的玻璃环氧树脂布线板。单位基板区域15由于是上述的基板2，因此正反面当然在内部都形成布线，不过在这里各布线省略了图示。
对于这样的母板2f，如图5(b)以及图8所示，进行芯片键合，固定半导体元件5。作为半导体元件5，固定存储器芯片5a和控制该存储器芯片5a的控制器芯片5b。半导体元件5通过未图示的粘接剂固定在母板2f上。另外，在母板2f的第2面2b上形成布线4时，也可以在布线4形成的工序中同时形成元件搭载焊盘，在该元件搭载焊盘上通过粘接剂形成半导体元件。在被搭载的半导体元件5的表面，虽然没有进行图示但是设置着电极。另外，半导体元件5的厚度是0.28mm左右。
接着，如图8所示，用导电性的金属线6连接各半导体元件5的电极18与作为母板2f表面的布线部分的金属线键合焊盘4c。金属线6例如由直径27μm左右的金线构成。把连接半导体元件5与布线的金属线6的高度控制为较低，使得用在下一个工序中所形成的模塑体可靠地覆盖。连接半导体元件5的电极18与布线的连接装置也可以是其它的结构。
接着，如图5(c)所示，通过传递模塑在母板2f的第2面2b上形成一定厚度的模塑体3a(密封部分3)。模塑体3a例如由环氧树脂形成，形成为厚度(高度)0.6μm。图9是示出在母板的一个面上形成模塑体的状态的模式剖面图，图10是示出成模时的树脂供给状态的从下面一侧观看的模式图。
如图9所示，把在模塑模具20的下模21和上模22之间结束了金属线键合的母板2f合模，在设置于下模21上的罐23内放入树脂片，把由装入到下模21与或者上模22中的未图示的加热器产生的热熔融出的树脂24，通过柱塞25的上升，传送到设置在上模22中的挑选机26内。从挑选机26如图10所示延伸流道27。该流道27通过下模21与上模22合模形成的模腔28经过门29连接。模腔28形成为包括母板2f的全部单位基板区15的大小。
在本实施形态1的模塑模具20中设置2个罐23，从挑选机26分别延伸2个流道27连通单一的模腔28。另外，在模腔28中设置把由注入到模腔28内的树脂24压出的空气导向模腔外的通气孔30。另外，在上模22中设置用于形成存储卡1的槽7的突条31。
从而，如图9所示，在通过模塑模具20的合模保持了母板2f以后，在罐23内分别放入预先加热的树脂片的同时，通过柱塞25上升把溶解了的树脂注入到模腔28内，形成图5(c)所示的模塑体3c(密封部分3)。图5(c)是示出从模塑模具20取出的母板2f的剖面图。
接着，如图5(d)、(e)所示，在未图示的划片装置的载物台35上使用在后面容易去除的粘接剂33进行固定，然后用旋转的划片36(例如厚度200μm)纵横地划片母板2f。图5(d)、(e)示出沿着横方向(存储卡1的宽度方向)切断母板2f的状态。在结束了横方向的切断以后，使载物台35旋转90度以后，进行纵方向(存储卡1的长度方向)的切断。由此，大致形成在基板2的第2面2b上粘贴了密封部分3的构造的存储卡1。划片通过使用图示那样的1片划片36进行的方法，或者使用隔开预定间隔所设置的多片划片36切断预定区域或者全部区域的方法进行。
接着，在成为长方形的基板的一个角，即在母板2f的状态下，沿着方向性识别部分8划片设置了贯通孔16的密封部分的一部分，制造安装了图5(f)所示的方向性识别部分(标记)8的存储卡1。在该存储卡1的基板2的第2面2a上粘贴密封条9，制造能够使用的存储卡1。
模塑体3a(密封部分3)的切断，即，每一个单位基板区15的分离也可以是使用划片刀的划片以外的方法。例如，使立型铣刀(立铣刀)的旋转的剪刀刃沿着图11的箭头37所示那样的作为产品的存储卡的轮廓线移动，切断模塑体3a以及母板2f。
这时，通过由立型铣刀进行的切断，也能够形成存储卡1的方向性识别部分(标记)8。另外，如果依据用立型铣刀的切断，则与由划片刀进行的划片相比较，例如，在存储卡1的单片工序中还能够同时切断在方向性识别部分(标记)8的加工等中没有用直线与邻接的存储卡1的图形连接的部分。
如果依据本实施形态1则具有以下的效果。
(1)由于在母板2f的一个面的各个单位基板区15上搭载了预定的半导体元件5以后，一起进行成模，然后，与模塑体23一起通过纵横地切断母板2f，能够制造电子装置(存储卡)，因此与以往这种产品的制造工序数相比较，工序数减少，能够实现降低电子装置(存储卡)的成本。
(2)在不具有外壳构造的存储卡1中，扩大能够在基板上搭载半导体元件的区域，另外还增大模塑树脂的厚度。从而，能够搭载更大尺寸的半导体元件5的同时，能够容易地叠层半导体元件5。从而，能够实现存储卡1的高性能化、大容量化。
(3)能够把具有布线的基板2作为封装的一个部件，而且设置在露出的基板2的一个面上的电极4a作为电子装置(存储卡)的外部电极端子4a。
实施形态2
图12是作为本发明其它实施形态(实施形态2)的存储卡的模式剖面图。本实施形态2如图12所示，成为把在上述实施形态1中固定基板2的半导体元件5的元件固定区做成一段凹下去的凹槽40的同时，在固定于该凹槽底部的半导体元件5的上面再固定半导体元件5的构造。
下级的半导体元件5的电极也需要与基板2的布线连接，因此，使得露出下级的半导体元件的电极那样错开，重叠固定上级的半导体元件。在芯片键合以后，各个半导体元件5的电极通过金属线6连接到基板2的布线4。连接金属线6的布线4(金属线键合焊盘)与图12的情况不同，有可能配置在固定半导体元件5的凹槽40的底部。
在本实施形态2中，在固定于基板2的半导体元件5的上面进而重叠一级以上的半导体元件5。通过多级地搭载半导体元件5，能够实现存储卡1(电子装置)高性能化。另外，作为半导体元件5，通过多级地搭载增加存储器芯片，能够实现存储器的大容量化。
实施形态3
图13至图16是与作为本发明其它实施形态(实施形态3)的存储卡有关的图。图13是存储卡的倒装状态的立体图，图14是存储卡的倒装状态的模式剖面图。
本实施形态3是在基板的表面和背面，即，在第1面或者第2面上，从端部到端部设置大范围的槽，在该槽底固定半导体元件的同时，把半导体元件的电极与布线用金属线键合，而且用绝缘性树脂堵塞使得填埋槽的结构。槽沿着配置在基板第1面的外部电极端子的排列方向设置。由填埋槽的绝缘性树脂构成的密封部分用传递模塑形成，在其形成中，使得从槽的一端流入另一端。这是为了与实施形态1的情况相同，在纵横地分割1片母板同时制造多个存储卡。也可以不仅在第1面或者第2面上，而且在槽底配置连接金属线的布线，该金属线在半导体元件的电极上连接了一端。另外，在以后的附图中，有时使用省略了金属线键合用的布线等的一部分的附图进行说明。
本实施形态3的存储卡1如图13以及图14所示，与实施形态1的存储卡1不同，在第2面2b上不设置密封部分，在设置了外部电极端子4a的第1面2a一侧设置密封部分3c。密封部分3c由填埋设置在第1面2a上的槽45那样所形成的绝缘性树脂形成。沿着外部电极端子4b的排列方向，而且沿着基板2的整个长度(整个宽度)设置槽45。
密封部分3c通过传递模塑形成的同时，如后述那样，与母板的划片一起切断形成。密封部分3c的上表面规定为模塑模具的平坦面，做成平坦的同时，上述模塑模具的平坦面阻塞槽45，同时，为了与槽45两侧的第1面2a接触，密封部分3c的平坦表面与第1面2a位于大致相同的平面上。另外，密封部分3c出现在槽45一端的侧面由于在切断矩基板时用划片刀同时切断形成，因此基板2的侧面和密封部分3c的侧面也位于相同的平面上。
在密封部分3c内，与实施形态1相同，作为半导体元件5固定存储器芯片5a或者控制器芯片5b，而且经过金属线6把半导体元件5的电极与基板2的布线电连接。
本实施形态3的存储卡1的外形是与实施形态1相同的尺寸，但是由于在基板2的第1面2a上设置槽45，在该槽45的槽底固定半导体元件5，成为用密封部分3c覆盖的构造，因此基板2的厚度与实施形态1的情况相比较增厚，但是由于在基板2的第2面2b上不设置密封部分，因此具有总体厚度能够减薄的特长。基板2的厚度例如减薄到0.8mm。槽45的深度例如成为0.6mm。从而，能够谋求使存储卡1很薄。
本实施形态3的情况也与实施形态2相同，也同样能够适用采用使基板2的元件固定区凹下一段，并且在该凹槽底部固定半导体元件的构造，以及在半导体元件上重叠一级以上搭载半导体元件的多级搭载构造，能够谋求与实施形态1相同的高性能、大容量以及薄型化。另外，该构造在以下的各实施形态中也能够采用。
本实施形态3的存储卡1通过以下的方法制造。图15是在存储卡的制造中使用的母板的底面图，图16是示出存储卡的制造各工序的状态的剖面图。
在本实施形态3的存储卡的制造中，虽然与实施形态1相同使用母板，但是该母板2g如图15以及图16(a)所示，在第1面2a上设置了槽45这一点上不同。母板2g按照3行5列的配置，设置单位基板区15，而上述槽45沿着列方向，即，元件排列成1列的外部电极端子4a的排列方向设置3条，使得横穿过各单位基板区域15。从而，在各单位基板区15中，成为在槽45的两侧存在第1面2a的构造。母板2g的厚度成为0.8mm，槽45的深度成为0.6mm。
在制造存储卡1的情况下，如图16(a)所示，制备具有槽45的母板2g，然后，如图16(b)所示，在各单位基板区域15的槽45的底部用未图示的粘接剂(银胶等)固定半导体元件。作为半导体元件5，固定存储器芯片5a和控制该存储器芯片5a的控制器芯片5b。
接着，如图16(b)所示，用导电性金属线6连接各半导体元件5的未图示电极和母板2f表面的未图示布线(金属线键合焊盘)。
接着，如图16(c)所示，通过传递模塑，用由绝缘性树脂构成的模塑体3a仅阻塞设置在母板2g的第1面2a上的槽45的部分。用该模塑体3a覆盖半导体元件5或者金属线6。在该传递模塑中，与实施形态1相同，用传递模塑进行密封(成模)，而在模塑的另一方面，例如，上模的分离面成为平坦的面，使得该平坦的面阻塞槽45那样接触母板2f的第1面2a。然后，从3条槽45的每一条的一端一侧送入树脂。树脂沿着槽45流动，完全阻塞5个单位基板区15的槽45的部分。其结果，密封部分3c成为均匀的厚度(高度)，同时，其平坦的表面与第1面2a位于大致同一个平面上。
接着，如图16(d)所示，在未图示的划片装置的载物台35上使用粘接剂33固定了母板2g以后，用旋转的划片刀36纵横地切断母板2g。图16(d)示出沿着横方向(存储卡1的宽度方向)切断母板2g的状态。在结束了横方向的切断以后，使载物台35旋转90度，然后如图16(e)所示，进行纵方向(存储卡1的长度方向)的切断。切断可以用一片划片刀顺序地进行，或者以多片划片刀一次或者多次切断进行。
由此，大致形成在基板2的第1面2a的槽45的部分上形成了密封部分3c的存储卡1。
接着，在成为长方形的部分的一个角，即，在母板2g的状态下，沿着方向性识别部分8切断设置了贯通孔16的密封部分，制造图13所示的添加了方向性识别部分(标记)8的存储卡1。在该存储卡1的基板的第2面2b上粘贴密封条，制造能够使用的存储卡1。
在本实施形态3中，在基板2的一部分上设置槽45，在该槽底搭载半导体元件5，用绝缘性树脂填埋槽45，因此能够减少树脂的使用量，能够实现降低存储卡1的成本。
另外，在本实施形态3中，在母板的切断中，外部电极端子4a的排列方向的切断仅成为母板的切断，与作为相互不同材质的基板和树脂的划片相比较，提高切削性能，能够谋求提高品质或者降低切断成本。
实施形态4
图17至图21是与作为本发明其它实施形态(实施形态4)的存储卡有关的图。图17是存储卡的倒装状态的剖面图，图18是存储卡的底面图，图19是示出存储卡制造中的半导体元件的安装状态的立体图，图20是示出半导体元件的安装状态的一个例子的部分剖面图，图22是示出半导体元件的安装状态的其它例子的部分剖面图。
实施形态4是在实施形态3中，如图19所示，把填埋槽45的密封部分3c作为一部分，在露出到没有形成密封部分3c的空间区域50的槽底用面朝下键合固定半导体元件5的结构。例如，如图20所示，使具有半导体元件5的电极51的面与槽底相对，经过焊锡等接合材料53把各电极51电气和机械连接到设置在槽底的键合焊盘52上，或者如图21所示，在槽底与半导体元件5之间经过各向异性导电性粘接剂55，把半导体元件5的电极51电气和机械固定在槽底的键合焊盘52上。
在通过粘接材料53把电极51固定在图20所示的键合焊盘52上的构造中，在槽底与半导体元件5之间充填绝缘性树脂(底层树脂)，形成底层54，配置成使得水分或者异物不会进入到槽底与半导体元件5之间。在使用图21所示的各向异性导电性粘接剂55的情况下，通过使各向异性导电性粘接剂55在半导体元件5的电极51与键合焊盘52之间压缩，各向异性导电性粘接剂55中的导电性粒子相互接触，把电极51与键合焊盘52进行电连接。
图17～图19示出使用各向异性导电性粘接剂55的情况。另外，虽然没有特别限定，但是在本实施形态中，用密封部分3c覆盖的半导体元件5是控制器芯片5b，由面朝下键合搭载的半导体元件5是存储器芯片5a。
另外，在本实施形态中，露出到空间区域50外侧的半导体元件5的表面没有从槽45的边缘的面，即第1面2a突出到外侧。例如，半导体元件5的表面位于与基板2的表面(第1面2a)相同的平面上。这是为了在把存储卡1插入到插口中时，不会被挂住。
本实施形态的存储卡1的制造在使用母板的实施形态3的制造中，在槽45的一部分上形成密封部分3c，由于没有用密封部分3c覆盖剩余部分，因此在槽底的一部分上固定半导体元件5。例如，作为半导体元件5固定控制器芯片5b。然后，用金属线6把该半导体元件5的电极与布线进行电连接，接着，在槽底部分电连接密封部分3使得覆盖上述半导体元件5以及金属线6。
接着，在没有被密封部分3c覆盖的槽底，通过面朝下键合固定半导体元件5。半导体元件5例如固定存储器芯片5a。这种情况下，采取使用图20所示的粘接材料53连接存储器芯片5a的电极51与槽底的键合焊盘52的方法，或者如图21所示，用各向异性导电性粘接剂55电连接存储器芯片51的电极51与槽底的键合焊盘52。在使用粘接材料53的方法中，在固定了半导体元件5以后，在半导体元件5与槽底之间流入绝缘性的底层树脂，然后使该底层树脂硬化，形成底层54。
接着，纵横地划片母板使得在每个单位基板区分离母板，而且，倾斜地切断一个角，形成方向性识别部分8，制造多个图17以及图18所示的存储卡1。
在本实施形态4中，用密封部分3c覆盖槽45的一部分，在没有用密封部分3c覆盖的空间区域50的槽底通过面朝下键合，搭载半导体元件5，因此能够谋求降低高速动作的芯片的电感。
实施形态5
图22以及图23是与作为本发明其它实施形态(实施形态5)的存储卡有关的图。图22是存储卡的倒装状态的剖面图，图23是存储卡的底面图。
本实施形态5的存储卡1如图22所示，是在基板2的正反面，即，第1面2a以及第2面2b分别搭载半导体元件5的同时，用密封部分3c、3覆盖的构造。另外，在第1面2a以及第2面2b中，在半导体元件5的上面固定比该半导体元件5的尺寸小的半导体元件5，每一种都成为用金属线6电连接未图示的各电极与各布线的构造。即，本实施形态5成为把实施形态1和实施形态3一起制作的结构。
在本实施形态5的存储卡1的制造中，如实施形态3的图15所示那样使用具有槽45的母板2g，而由于在槽底2级重叠地搭载半导体元件5，因此槽45的深度加深，母板2g的厚度相应地也增厚。
在这种未图示的母板中，首先在各单位基板区的槽底固定预定数量的半导体元件5。另外，在各单位基板区的母板的第2面2b上也固定预定数量的半导体元件5。在该例中，在母板上固定了半导体元件5以后，在该半导体元件5上重叠固定尺寸小的半导体元件5。该固定时，进行半导体元件5的固定使得下级的半导体元件5的电极露出。
接着，用金属线6电连接各半导体元件5的电极与布线。
然后，使得阻塞槽45那样埋入绝缘性树脂，形成覆盖半导体元件5以及金属线6的模塑体，同时，使得覆盖第2面2b上的半导体元件5以及金属线6那样，在第2面2b的整个区域用绝缘性树脂形成模塑体。这两个模塑体通过使用了模塑模具的传递模塑同时形成。
接着，纵横地切断母板，按照每个单位基板区分离母板，而且倾斜地切断一个角，形成方向性识别部分8，制作多个图23以及图22所示的存储卡1。
如果依据本实施形态5，则由于是在基板2的正反面分别搭载半导体元件的构造，因此能够谋求存储卡1的高性能化以及大容量化。另外，在本实施形态5中，由于是在半导体元件5的上面固定半导体元件的多级搭载的构造，因此能够进一步谋求高性能化以及大容量化。
实施形态6
从本实施形态6至实施形态9的实施形态的存储卡是在实施形态1以及实施形态3至5的存储卡的制造中，把在纵横地分断母板，进行形成方向性识别部分的切断之前的COB封装嵌入并粘接固定在塑料外壳上的结构。设置在构成COB封装的基板的一个面上的外部电极端子以露出的状态收容在外壳内，上述外部电极端子用作为存储卡的外部电极端子。另外，在长方形的塑料外壳的一个角设置倾斜延伸的方向性识别部分。该方向性识别部分当然也可以是其它的形状(构造)。
图24至图27是与作为本发明其它实施形态(实施形态6)的存储卡有关的图。图24是存储卡的倒装状态的立体图，图25是存储卡的倒装状态的剖面图，图26是示出存储卡制造各工序的状态的剖面图，图27是示出在存储卡的制造中，把COB封装安装到外壳上的状态的立体图。
本实施形态6的存储卡1如图27所示，把COB封装61a嵌入到用塑料形成的外壳60的收容凹槽62中，如图25所示，成为用粘接剂63粘接COB封装61a的构造。存储卡1成为在设置于构成COB封装61a的基板2的一个面上的外部电极端子4a露出的状态下，COB封装61被收容到外壳60中的构造，外部电极端子4a成为用作为存储卡1的外部电极端子的构造(参照图24)。
即，本实施形态6的存储卡1成为在塑料外壳中收容了在实施形态1中形成的COB封装品的构造。在实施形态1中，在模塑后纵横地切断母板，然后进行形成方向性识别部分的切断制造存储卡1，而在本实施形态中，在纵横地切断母板，制造四方形的COB封装以后，把该COB封装嵌入粘接到外壳60上制造存储卡1。另外，在外壳60的角上设置倾斜地切断了的方向性识别部分8。
外壳60用树脂(例如，PPE：聚苯醚)形成，成为在一个面上具有嵌入COB封装61a的收容凹槽62的简单构造。从而，制造成本也低廉。
外壳60的外形尺寸例如成为纵(长度)32mm，横(宽度)24mm，厚1.4mm。从而，COB封装61a的外形尺寸由于嵌入到上述外壳60的收容凹槽62中，因此成为纵(长度)28mm，横(宽度)19mm，厚0.8mm。外壳60的凹槽底部的板厚成为0.5mm。构成COB封装61a的基板2的厚度是0.21mm。
接着，参照图26(a)～(d)说明COB封装61a的制造。作为制造工序，由于大部分与实施形态1的情况相同因此简单地进行说明。图26(a)～(d)是示出COB封装的制造工序的状态的剖面图，是示出制备母板(a)，芯片键合以及金属线键合(b)，成模(c)，分离母板(d)的图。
如图26(a)所示，在本实施形态6的存储卡1的制造中，也使用与实施形态1的情况相同的母板2f。但是，本实施形态6的母板中的单位基板区15的尺寸例如是长度28mm，宽度19mm，厚度0.21mm，成为嵌入到外壳60中的构造，因此比实施形态1的情况小。
接着，如图26(b)所示，在母板2f的第2面2b上进行芯片键合，作为半导体元件5，固定存储器芯片5a以及控制器芯片5b。
然后，如图26(b)所示，用导电性的金属线6连接各半导体元件5的电极与母板2f表面的布线(金属线键合焊盘)。
然后，如图26(c)所示，使用通常的传递模塑，在母板2f的第2面2b上形成一定厚度的模塑体3a。
然后，如图26(d)所示，用未图示的划片装置，纵横地切断母板2f，形成包括单位基板区15的COB封装61a。
然后如图27所示，在外部电极端子4a露出的状态下，通过粘接剂把COB封装61a嵌入到外壳60中进行固定，制造图24以及图25所示的存储卡1。
在图43、图44那样以往构造的COB封装中，在形成密封部分3时，由于密封树脂硬化时的体积变化，塑料外壳60与COB封装之间的缝隙部分(间隙)的体积有可能变化。外壳60与COB封装的缝隙部分的这种变化可能成为外壳60与COB封装的粘接不良的原因。另外，如果为了可靠地确保外壳60与COB封装的粘接，加大外壳60与COB封装的缝隙部分，相应地预先较多地设定供给的粘接剂的数量，则可能成为粘接剂溢出的原因。
与此相比较，在本实施形态6的存储卡1中，为了在密封树脂24的硬化反应以后通过划片进行分割，布线基板2的平面方向的尺寸由于不受到由密封树脂24的硬化反应产生的体积变化的影响，因此能够提高尺寸精度。从而，特别是在平面方向中，能够减少外壳60的收容凹槽62与COB封装61a之间的间隙部分。另外，通过这样使COB封装61a的侧面与收容凹槽62的侧面的间隙狭窄，即使在通过低成本的胶形粘接剂粘接COB封装61a与外壳60的情况下，也能够防止粘接剂的溢出。
另外，在图43、图44那样的以往构造的COB封装中，在使用由传递模塑法进行的个别封装形成了密封部分的情况下，由于在密封部分的周围的基板上，在各装置区域的布线基板上配置树脂注入浇口，或者成为树脂注入路径的流道，以及模具模腔的通气孔，因此有时在其部分中残留不需要的树脂毛边。这样的毛边可能成为外壳与COB封装的粘接不良，或者基板的浮起/倾斜的原因。而为了防止由这种树脂毛边引起的不良，如果确保外壳与COB封装的缝隙部分具有余量，预先相应地较多设定所供给的粘接剂的数量，则可能成为粘接剂溢出的原因。
与此相比较，在本实施形态6的存储卡1中，由于浇口29，流道27，通气孔30的部分配置在成为COB封装61a的部分的外侧，通过分割进行分离，因此能够阻塞发生树脂毛边，能够狭窄地设定与外壳60之间的缝隙部分。
另外，在图43、图44那样以往构造的COB封装中，在形成密封部分的工序中，采用了由浇注法进行的个别封装时，将发生由浇注方法引起的密封部分形状的分散性。这样的形状分散性可能成为罩与COB封装之间的接触不良的原因。另外，如果为了可靠地确保罩与COB封装的粘接，预先相应地较多设定所供给的粘接剂的数量，则可能成为粘接剂溢出的原因。
与此相比较，在本实施形态6的存储卡1中，即使采用难以控制模塑体3a周边部分的形状的浇注，通过在把多装置区一起密封以后，用划片把周边部分与COB封装61a进行分割，能够减少形状分散性，能够良好地进行外壳60与COB封装61a的粘接。
另外，在图43、图44那样以往构造的COB封装中，在密封部分周围扩展的薄的基板部分的强度低，在存储卡使用时极有可能发生剥离。为了防止这样的剥离，上述基板部分的粘接是必要的，但是把粘接剂或者粘接带供给到具有凹凸的外壳收容凹槽的周边部分是很困难的，另外，还难以控制胶状粘接剂的浸湿扩展。
与此相比较，在本实施形态6的存储卡1中，由于在构成COB封装61a的基板2的第2面2b的周边部分中也形成密封部分3，因此COB封装61a的中间部分的强度提高，能够防止存储卡1使用时的剥离。
另外，在本实施形态6的存储卡1中，由于在外壳60的收容凹槽62的底部没有大的凹凸，因此具有容易供给粘接剂、粘接带，另外，还容易控制胶状的粘接剂的湿润扩展的效果。
进而，在本实施形态6的存储卡1中，为了降低发生使用时的剥离的可能性，能够采用通过胶状粘接剂/粘接带，主要仅把COB封装61a的中央部分与外壳60粘接，COB封装61a的周边部分或者侧壁部分不与外壳60粘接的构造。特别是，在与外壳60的粘接中采用了胶状粘接剂的情况下，通过不粘接COB封装61a的周边部分或者侧壁部分，能够进一步降低粘接剂溢出的可能性。
实施形态7
图28至图31是与作为本发明其它实施形态(实施形态7)的存储卡有关的图。图28是存储卡的倒装状态的立体图，图29是存储卡的倒装状态的剖面图，图30是示出存储卡的制造各工序的状态的剖面图，图31是示出在存储卡的制造中在外壳上安装了COB封装的状态的立体图。
实施形态7的存储卡1如图31所示，成为在用塑料形成的外壳60的收容凹槽62中嵌入COB封装61b，如图29所示，用粘接剂63粘接了COB封装61b的构造。存储卡1成为在设置于构成COB封装61b的基板2的一个面上的外部电极端子4a露出的状态下，COB封装61b收容在外壳60中的构造，上述外部电极端子4a成为用作为存储卡1的外部电极端子的构造(参照图28)。
即，本实施形态7的存储卡1成为在塑料外壳中收容了在实施形态3中形成的COB封装品的构造。在实施形态3中，在成模以后纵横地切断母板，然后进行形成方向性识别部分的划片制造存储卡1，而在本实施形态中，纵横地切断母板，制造了四方形的COB封装61b以后，把该COB封装61b嵌合并粘接到与实施形态6相同的外壳60上，制造存储卡1。
从而，在本实施形态7中，也具有实施形态3的一部分效果，同时，由于与实施形态6相同，在外壳中收容COB封装61b的密封部分3，因此可以得到牢固而且廉价的存储卡1。
接着，参照图30(a)～(e)简单地说明COB封装61b的制造。图30(a)～(e)是示出COB封装的制造各工序的状态的剖面图，是示出制备母板(a)，芯片键合以及金属线键合(b)，成模(c)，分离母板(d)、(e)的图。
如图30(a)所示，在本实施形态7的存储卡1的制造中也使用具有与实施形态3的情况相同的槽45的母板2g。但是，本实施形态7的母板中的单位基板区15的尺寸例如是长度28mm，宽度19mm，厚度0.8mm，由于成为嵌入到外壳60中的构造，因此比实施形态1的情况小。
接着，如图30(b)所示，在设置于母板2g的第1面2a上的槽45的槽底进行芯片键合，作为半导体元件，固定存储器芯片5a以及控制器芯片5b。
然后，如图30(b)所示，用导电性的金属线6连接各半导体元件5的电极与母板2g表面的未图示的布线。
然后，如图30(c)所示，通过与实施形态3相同的传递模塑，形成模塑体3a，使得阻塞形成在母板2g的第1面2a上的槽45。
然后，如图30(d)所示，在未图示的划片装置的载物台35上通过粘接剂33固定母板2g，用划片36纵横地切断母板2g，形成包括单位基板区15的COB封装61b(参照图30(e))。
然后，如图31所示，在2部电极端子4a露出的状态下，把COB封装61b嵌入到外壳60的收容凹槽62中，通过粘接剂63(参照图29)固定，制造图28以及图29所示的存储卡1。
本实施形态7的存储卡1不仅具有实施形态3的存储卡所具有的一部分效果，而且还由于用外壳60覆盖保护COB封装61b的一个面和周边，因此成为牢固的存储卡1。
图32是本实施形态7的变形例的存储卡的倒装状态的剖面图，图33是相同的存储卡的底面图。该变形例在母板的状态下设置3条槽45，制造存储卡1，而该槽45成为延伸到单位基板区15的一方端部的形状。从而，在图32以及图33的状态下，密封部分3c的端部成为延伸到外壳60的内周沿。
在该变形例中，由于扩展槽45的槽宽度，因此能够搭载更大型的半导体元件，能够实现高性能化以及大容量化。
实施形态8
图34是示出作为本发明其它实施形态(实施形态8)的存储卡的背面的底面图，图35是存储卡的倒装状态的剖面图。
本实施形态8的存储卡1是在外壳60的收容凹槽62中嵌入并粘接了COB封装61c的构造。COB封装61c在实施形态7的COB封装61b中，在槽45中部分地形成密封部分3c，在没有形成密封部分3c的区域中通过面朝下键合搭载半导体芯片5，该密封形态基于实施形态4的构造。
由面朝下键合进行的半导体元件5的搭载形态成为使用实施形态4中的图20的粘接材料53把半导体元件5的电极51与基板2的键合焊盘52进行电连接，另外，使用图21的各向异性导电性粘接剂55把半导体元件5的电极51与基板2的键合焊盘52进行电连接等。图34以及图35示出基于各向异性导电性粘接剂55的情况。
本实施形态8的存储卡1不仅具有实施形态7以及实施形态4所具有的一部分效果，还由于用外壳60覆盖并保护COB封装61c的一个面和周边，因此成为牢固的存储卡1。
实施形态9
图36至图42是与作为本发明其它实施形态(实施形态9)的存储卡及其制造有关的图。
本实施形态9的存储卡1如图42所示，成为在用塑料形成的外壳60的收容凹槽62中嵌入COB封装61d，如图36所示，用粘接剂63粘接了COB封装61d的构造。存储卡1成为在设置于构成COB封装61d的基板2的一个面上的外部电极端子4a露出的状态下，COB封装61d收容到外壳60中的构造，上述外部电极端子4a成为用作为存储卡1的外部电极端子的构造(参照图37)。
即，本实施形态9的存储卡1在塑料外壳中，如实施形态5那样，在基板2的正反面搭载半导体元件5，成为收容了用密封部分3、3c覆盖了每一个COB封装61d的构造。另外，该COB封装61d成为实施形态7的变形例那样密封部分3c的端部延伸到外壳60的内周沿的构造，能够搭载更大型的半导体元件。
本实施形态9是在基板2的正反面搭载半导体元件5的构造，是多级搭载半导体元件5的构造，是能够扩展槽45的宽度，搭载更大型的半导体元件5的构造，由此能够实现存储卡1的高性能化以及大容量化。
另外，是COB封装61d收容固定在外壳60的收容凹槽62中的构造，由于用外壳60保护COB封装61d的一个面以及周边，因此成为更牢固的存储卡1。
接着，参照图38～图40点以及图41简单地说明COB封装61d的制造。图38(a)～(e)是示出COB封装的制造中的从芯片键合到金属线键合的各工序的状态的剖面图。图39(a)～(d)是示出COB封装的制造中的传递模塑的各阶段中的状态的剖面图。图40(a)～(c)是示出与COB封装的制造中的母板分断有关的各阶段的状态的剖面图。
在本实施形态9的存储卡1的制造中，使用图41以及图38(a)所示那样的母板2h，该母板2h与实施形态3的情况相同，成为具有槽45的母板2h。但是，该母板2h的槽45是达到邻接的单位基板区15的端部的宽度，在纵横地切断分离了母板2h的状态下，一方槽的端部成为划片带而消失，如实施形态7的图32所示那样，谋求扩大半导体元件5的可搭载区。
接着，如图38(b)所示，在设置于母板2h的第1面2a的槽45的槽底进行芯片键合。
然后，如图38(c)所示，倒装母板2h，在母板2h的平坦的第2面2b上进行芯片键合。在半导体元件5对于上述母板2h的正反面的固定中，作为存储卡1，固定应该起到预定功能的多个存储器芯片和控制这些存储器芯片的控制器芯片。
然后，如图38(d)所示，倒装母板2h，用导电性的金属线6连接固定在槽底的半导体元件5的电极和母板2h表面的未图示的布线。
然后，如图38(e)所示，倒装母板2h，用导电性的金属线6连接固定在平坦的第2面2b上的半导体元件5的电极和母板2h表面的未图示的布线。
然后，结束了金属线键合的母板2h如图39(a)所示，在传递模塑装置的模塑模具20的下模21与上模22之间合模。图39是沿着槽45的延伸方向的剖面图。
通过下模21与上模22的合模，在母板2h的正反两面侧形成模腔28。另外，在该模腔28中与图9相同连接着流道27。流道27与模腔28的边界部分成为浇口29。另外，在该浇口29相反一侧的模腔28的一端存在未图示的通气孔。
通过未图示的柱塞的注入动作，如图39(b)所示，沿着流道27内流动的树脂24通过浇口29流入到模腔28内。如果模腔28内全部充填了树脂24，则进行树脂24的硬化，如图39(c)所示，树脂24硬化形成模塑体3a。
然后，如图39(d)所示，从模塑模具取出设置了模塑体的3a的母板。
然后，如图40(a)所示，把结束了成模的母板2h用粘接剂33固定在未图示的划片装置的载物台35上，如图40(b)、(c)所示，用划片刀36纵横地切断母板2h，形成包括单位基板区15的COB封装61d(参照图42)。
然后，如图42所示，在外部电极端子4a露出的状态下，把COB封装61d嵌入到外壳60的收容凹槽62中，通过粘接剂63(参照图36)固定，制造图36以及图37所示的存储卡1。
本实施形态9的存储卡1不仅具有实施形态5的存储卡所具有的一部分效果，还由于用外壳60覆盖并且保护COB封装61d的一个面和周边，因此成为牢固的存储卡1。
以上根据实施形态具体地说明了由本发明者完成的发明，但是本发明并不限定于上述实施形态，在不脱离其宗旨的范围内当然能够进行各种变更。
在以上的说明中，主要对于把由本发明者完成的发明适用在作为成为其背景的利用领域中的存储卡制造的情况，但是并不限定于这种情况。
本发明至少能够使用在COB封装构造的电子装置中。
如果简单地说明在本申请中所公开的发明中，能够根据代表性的内容得到的效果则如下。
(1)能够提供廉价的封装构造的电子装置。
(2)能够提供高性能化而且大容量化的廉价的封装构造的电子装置。
(3)能够提供高性能化而且大容量化的廉价的存储卡。
在本说明书中记载的各个发明并不限于解决在本说明书中记述的全部课题的结构，也包括仅解决特定的1个或者多个课题的结构。
如以上所述，作为本发明的电子装置的存储卡，能够在数字照相机或者音频播放机等中用作为高性能、大容量而且廉价的存储媒体。另外，本发明的存储卡的制造方法与以往这种产品的制造工序数相比较，由于能够减少工序数，因此还能够降低存储卡的制造成本。

Claims (32)

1.一种存储卡，该存储卡具有平坦的第1面以及成为上述第1面的背面的平坦的第2面，且具备在任意一方的面上露出而配置的多个外部电极端子，其特征在于，具备：
具有第1主面以及成为该第1主面的背面的第2主面的布线基板，即具有配置在该布线基板的任意一方的面上并构成上述多个外部电极端子的多个电极端子、形成在上述布线基板的上述第1主面上的多条布线、以及电连接该多条布线和上述多个电极端子的导电部件的布线基板；
配置在上述布线基板的上述第1主面上，并与上述多条布线电连接的半导体元件；和
覆盖上述布线基板的上述第1主面和上述半导体元件而形成的由绝缘性树脂构成的密封部分，
上述布线基板的上述第2主面在上述存储卡的第2面上露出而配置，以构成上述存储卡的上述第2平坦的第2面，
上述密封部分在上述存储卡的第1面上露出而配置，以构成上述存储卡的上述第1平坦的第2面。
2.根据权利要求1所述的存储卡，其特征在于，
上述半导体元件由控制器芯片和存储器芯片构成。
3.根据权利要求1或2所述的存储卡，其特征在于，
上述半导体元件具有配置在上述布线基板的上述第1主面上的第1半导体芯片和叠层配置在上述第1半导体芯片的上部的第2半导体芯片。
4.根据权利要求1所述的存储卡，其特征在于，
粘接上述布线基板与上述密封部分的界面在上述存储卡的侧面露出。
5.根据权利要求4所述的存储卡，其特征在于，
上述密封部分的上述露出面构成上述存储卡的上述平坦的第1面，上述多个外部电极端子在上述平坦的第2面上露出而配置。
6.根据权利要求1或2所述的存储卡，其特征在于，
上述布线基板的上述第1主面具有构成上述存储卡的上述平坦的第1面的一部分的区域和凹槽区域，上述半导体元件固定在上述凹槽区域的底面，上述密封部分覆盖上述半导体元件而配置以填埋上述凹槽，上述多个外部电极端子在上述存储卡的上述平坦的第1面上露出。
7.根据权利要求1或4所述的存储卡，其特征在于，
在上述布线基板以及密封部分的边缘设置方向性识别部分。
8.一种电子装置的制作方法，特征在于，具备：
(a)制备具有第1主面和成为该第1主面的背面的第2主面的由绝缘材料构成的布线母基板，即具有把多个单位基板区划分为矩阵状且在上述多个单位基板区中分别配置在上述第1主面上的多条布线、配置在上述第1和第2主面的任意一方的主面上的多个电极端子和分别连接该多个外部电极端子和上述多条布线的导电部件的布线母基板的工序；
(b)在各个上述单位基板区中，在上述第1主面上配置半导体芯片，使上述半导体芯片与上述多条布线电连接的工序；
(c)覆盖上述布线母基板的上述第1主面而形成由绝缘性树脂构成的层，并在上述多个单位基板区上分别形成密封上述半导体芯片的由上述绝缘性树脂构成的密封体的工序；
(d)在上述单位基板区与相邻的单位基板区之间切断上述布线母基板，形成为由上述布线基板、上述密封部分、上述半导体芯片以及上述多个外部电极端子构成的由上述单位基板区构成的单片部分，据此，在各单片部分中，上述密封部分的露出部分构成该单片部分的第1平坦的主面，上述布线母基板的上述第2主面构成上述单片部分的第2平坦的主面，得到上述多个外部电极端子在上述单片部分的任意一方的上述平坦的主面上露出的单片部分的工序。
9.根据权利要求8所述的电子装置的制造方法，其特征在于，
在通过上述工序(d)得到的单片部分中，上述多个外部电极端子在上述单片部分的上述第1平坦的主面上露出，而且，还具有：
(e)制备在第1主面上具有凹槽的外壳的工序；
(f)把上述单片部分嵌入上述外壳的凹槽并固定在该凹槽内部，据此，在由上述外壳和上述单片部分构成的组装体中，得到上述外壳的第1主面和上述单片部分的第1主面构成上述组装体的平坦的第1主面，成为上述外壳的第1主面的背面的第2主面构成上述组装体的平坦的第2主面的组装体的工序。
10.根据权利要求8所述的电子装置的制造方法，其特征在于，
上述(d)工序中的切断通过划片进行。
11.根据权利要求13所述的电子装置的制造方法，特征在于，
在上述(e)工序中制备的上述外壳中形成方向性识别部分。
12.根据权利要求13所述的电子装置的制造方法，特征在于，
上述(f)工序具有在上述外壳的凹槽内供给胶状粘接剂的工序；通过上述胶状粘接剂把上述单片部分配置在上述凹槽内部的工序；硬化上述粘接剂，通过上述粘接剂把上述单片部分粘接在上述凹槽内的工序。
13.根据权利要求8所述的电子装置的制造方法，其特征在于，
在上述(b)工序中配置的上述半导体芯片包括存储器芯片和控制器芯片，通过上述制造工序形成的电子装置是存储卡。
14.一种电子装置，其特征在于，具备：
具有第1主面和成为该第1主面的背面的第2主面的基板，即具有在任意一方的上述主面上露出配置的多个外部电极端子、沿着上述外部电极端子的排列方向并且涉及上述基板的全部长度而在上述第1主面设置的槽、以及配置在该槽内并与上述多个外部电极端子电连接的多个布线部件的基板；
配置在该槽内并与上述布线部件连接的至少一个半导体元件；和
覆盖上述半导体元件并阻塞上述槽而埋入的由绝缘性树脂构成的密封部分。
15.根据权利要求14所述的电子装置，其特征在于，
在上述半导体元件上还重叠固定一级以上的半导体元件，上级的半导体元件错开配置以使成为下级的各半导体元件的电极露出，各电极连接到上述布线上。
16.一种电子装置的制造方法，其特征在于，具备：
制备具有第1主面和成为该第1主面的背面的第2主面的由绝缘材料构成的母基板，即纵横地排列配置形成有多个单位基板区，在上述各单位基板区中多个外部电极端子在上述主面的任意一方露出而排列形成，具有在上述第1主面上沿着上述外部电极端子的排列方向并且涉及上述母基板的整个长度而设置的槽，且具有设置在上述单位基板区各自的槽内的多条布线和与该布线对应的与上述外部电极端子分别电连接的连接部件的母基板的工序；
在上述各单位基板区的槽内固定至少1个半导体元件的工序；
电连接上述半导体元件的电极和对应的上述布线的工序；
在上述槽内覆盖上述多个半导体元件，埋入绝缘性树脂而形成密封部分的工序；和
按照上述每个单位基板区来分离上述母基板以及上述密封部分的工序。
17.根据权利要求16所述的电子装置的制造方法，其特征在于，还具备：
上述单位基板区分别包含多个上述半导体元件，在一个半导体元件上使得下级半导体元件的电极露出那样地错开并重叠固定半导体元件的工序；和
分别电连接上述各半导体元件的电极和对应的上述布线的工序。
18.根据权利要求14所述的电子装置，其特征在于，
上述密封部分形成在上述槽的第1区，上述槽还具有未被上述密封部分覆盖的第2区，还具有固定在该第2区的槽内并电连接上述布线的至少一个半导体元件。
19.根据权利要求18所述的电子装置，其特征在于，
固定在上述槽内的上述第2区的半导体元件的具有电极的面与上述槽底相对，通过各向异性导电性粘接剂把电极与槽底的上述布线电连接，而且半导体元件没有从上述槽的两侧的基板表面突出来。
20.根据权利要求18所述的电子装置，其特征在于，
固定在上述槽的上述第2区的半导体元件的具有电极的面与上述槽底相对，并与槽底的上述布线电连接，在上述槽底与半导体元件之间充填有底层树脂，而且半导体元件没有从上述槽的两侧的基板表面突出来。
21.根据权利要求16所述的电子装置的制造方法，其特征在于，
在上述各单位基板区中，上述槽具有形成了上述密封部分的第1区和未被上述密封部分覆盖的第2区，
该方法还包含：
在上述第2区的槽底至少固定1个半导体元件的工序；和
把上述半导体元件的电极与对应的上述布线电连接的工序。
22.根据权利要求21所述的电子装置的制造方法，其特征在于，
在上述槽内的上述第2区中，使上述半导体元件的具有电极的面与槽底相对而配置，在上述槽底与半导体元件之间通过各向异性导电性粘接剂连接上述半导体元件的电极与对应的上述布线。
23.根据权利要求21所述的电子装置的制造方法，其特征在于，
在上述槽内的上述第2区中，使上述半导体元件的具有电极的面与槽底相对而配置，通过焊锡把上述布线与上述半导体元件的电极接合。
24.根据权利要求14或15所述的电子装置，其特征在于，还具备：
配置在上述第2主面上并与上述多个外部电极端子电连接的多个布线部件；
配置在上述第2主面上并与上述第2主面的布线部件电连接的至少一个半导体元件；和
覆盖上述第2主面整个区域而设置的由绝缘性树脂构成的密封部分。
25.根据权利要求14所述的电子装置，其特征在于，
上述密封部分的露出表面以与上述槽的两侧的基板表面大致相同的高度构成平坦的面。
26.根据权利要求14所述的电子装置，特征在于，
上述基板成为四方形，上述半导体元件包含至少一个存储器芯片和控制上述存储器芯片的控制器芯片，构成存储卡。
27.根据权利要求16或17所述的电子装置的制造方法，其特征在于，
上述母基板在上述各单位基板区还具有在上述第2主面上与上述多个上述外部连接部件电连接的布线部件；
该方法还具有：
覆盖配置在上述第2主面上的上述半导体元件，在上述基板的第2面整个区域上用绝缘性树脂形成密封部分的工序；和
按照上述每个单位基板区来分离上述母基板和分别形成在上述第1和第2主面上的上述密封部分的工序。
28.根据权利要求16所述的电子装置的制造方法，其特征在于，
以与上述槽的两侧的基板表面大致相同的高度来形成上述密封部分的露出表面，在上述密封部分的露出表面和上述基板表面上形成平坦的表面，来形成上述密封部分。
29.根据权利要求16所述的电子装置的制造方法，其特征在于，
在上述各单位基板区中，上述半导体元件包含至少一个存储器芯片和控制上述存储器芯片的控制器芯片，把分离上述母基板而得到的上述各单位基板区形成为四方形状，来形成存储卡。
30.一种电子装置，特征在于，
还具备外壳，该外壳具有第1主面、第2主面以及形成在上述第1主面上的收容凹槽，在上述收容凹槽中插嵌粘接权利要求14、18-20、24和25中任意1项所述的电子装置，使上述外部电极端子露出上述外壳的上述第1主面来粘接到上述外壳上。
31.根据权利要求30所述的电子装置，其特征在于，
上述半导体元件包含至少一个存储器芯片和控制上述存储器芯片的控制器芯片，形成存储卡。
32.根据权利要求30或31所述的电子装置，其特征在于，
在上述外壳的边缘设置着方向性识别部分。
CNB02805413XA 2001-02-28 2002-01-25 存储卡及其制造方法 Expired - Fee Related CN1267850C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001055834 2001-02-28
JP55834/2001 2001-02-28
JP55834/01 2001-02-28

Publications (2)

Publication Number Publication Date
CN1493059A CN1493059A (zh) 2004-04-28
CN1267850C true CN1267850C (zh) 2006-08-02

Family

ID=18915955

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB02805413XA Expired - Fee Related CN1267850C (zh) 2001-02-28 2002-01-25 存储卡及其制造方法

Country Status (5)

Country Link
US (1) US20040090829A1 (zh)
JP (2) JP4227808B2 (zh)
CN (1) CN1267850C (zh)
TW (2) TWI249712B (zh)
WO (1) WO2002069251A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102142095A (zh) * 2010-02-02 2011-08-03 朱铭 可加载平面信息传播与标识功能的移动存储卡及制备方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3768761B2 (ja) * 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
US7367503B2 (en) * 2002-11-13 2008-05-06 Sandisk Corporation Universal non-volatile memory card used with various different standard cards containing a memory controller
EP1437683B1 (en) 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
US7652359B2 (en) * 2002-12-27 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Article having display device
US7094633B2 (en) * 2003-06-23 2006-08-22 Sandisk Corporation Method for efficiently producing removable peripheral cards
US7566001B2 (en) 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
US20050077620A1 (en) * 2003-10-09 2005-04-14 Hsin Chung Hsien Miniaturized small memory card structure
JPWO2005114730A1 (ja) * 2004-05-20 2008-03-27 スパンション エルエルシー 半導体装置の製造方法および半導体装置
CN100390819C (zh) * 2004-08-17 2008-05-28 漳立冰 电泳显示智能卡及其制造方法
JP2006119983A (ja) * 2004-10-22 2006-05-11 Renesas Technology Corp Ｉｃカードおよびその製造方法
US7193305B1 (en) * 2004-11-03 2007-03-20 Amkor Technology, Inc. Memory card ESC substrate insert
JP2006236206A (ja) * 2005-02-28 2006-09-07 Power Digital Card Co Ltd メモリカードの製造方法
US7384817B2 (en) * 2005-05-13 2008-06-10 Sandisk Corporation Method of assembling semiconductor devices with LEDs
JP2007004775A (ja) 2005-05-23 2007-01-11 Toshiba Corp 半導体メモリカード
US7601563B2 (en) * 2005-06-10 2009-10-13 Kingston Technology Corporation Small form factor molded memory card and a method thereof
CN100446241C (zh) * 2005-06-30 2008-12-24 矽品精密工业股份有限公司 可容置大尺寸芯片的半导体装置及其制法
US7608469B2 (en) * 2005-08-25 2009-10-27 Kingston Technology Corporation Method of fabricating a chip
CN100403335C (zh) * 2005-08-30 2008-07-16 资重兴 存储卡的制造方法
US7745944B2 (en) 2005-08-31 2010-06-29 Micron Technology, Inc. Microelectronic devices having intermediate contacts for connection to interposer substrates, and associated methods of packaging microelectronic devices with intermediate contacts
US7485501B2 (en) * 2005-11-02 2009-02-03 Sandisk Corporation Method of manufacturing flash memory cards
US20070117269A1 (en) * 2005-11-19 2007-05-24 Chin-Tong Liu Method for packaging flash memory cards
JP2007241727A (ja) * 2006-03-09 2007-09-20 Toshiba Corp 半導体メモリカード
KR101121422B1 (ko) * 2006-10-20 2012-03-22 쌘디스크 코포레이션 휴대용 메모리 디바이스와 그 제조 방법
US8013332B2 (en) 2006-10-20 2011-09-06 Sandisk Technologies Inc. Portable memory devices
US7928010B2 (en) 2006-10-20 2011-04-19 Sandisk Corporation Method for producing portable memory devices
CN100424721C (zh) * 2006-11-22 2008-10-08 凤凰微电子（中国）有限公司 采用塑封工艺将芯片和元件组合封装成智能卡的方法
JP2008211125A (ja) 2007-02-28 2008-09-11 Spansion Llc 半導体装置およびその製造方法
CN101271535B (zh) * 2007-03-22 2010-07-14 沈育浓 一种具有堆叠式元件结构的存储介质
JP4989323B2 (ja) * 2007-06-12 2012-08-01 株式会社ディスコ メモリカードの製造方法
TW200910537A (en) * 2007-08-24 2009-03-01 qin-dong Liu Improved structure of portable flash drive
US8472199B2 (en) 2008-11-13 2013-06-25 Mosaid Technologies Incorporated System including a plurality of encapsulated semiconductor chips
USD638431S1 (en) 2009-10-20 2011-05-24 Sandisk Corporation MicroSD memory card with a semi-transparent color surface
US8690283B2 (en) 2009-10-20 2014-04-08 Sandisk Il Ltd. Method and system for printing graphical content onto a plurality of memory devices and for providing a visually distinguishable memory device
USD628202S1 (en) 2009-10-20 2010-11-30 Sandisk Corporation MicroSD memory card with different color surfaces
US9148971B2 (en) 2010-10-15 2015-09-29 Lenovo Innovations Limited (Hong Kong) Component built-in module, electronic device including same, and method for manufacturing component built-in module
US9195929B2 (en) * 2013-08-05 2015-11-24 A-Men Technology Corporation Chip card assembling structure and method thereof
USD730906S1 (en) * 2014-07-01 2015-06-02 Google Inc. Mobile device module
USD728577S1 (en) * 2014-07-01 2015-05-05 Google Inc. Mobile device module
JP2016062212A (ja) * 2014-09-17 2016-04-25 株式会社東芝 半導体記憶装置
CN105142383B (zh) * 2015-08-18 2018-05-22 广东利元亨智能装备有限公司 Usb模块自动化组装机及其组装方法
US9799636B2 (en) * 2015-11-12 2017-10-24 Nxp Usa, Inc. Packaged devices with multiple planes of embedded electronic devices
US20230223307A1 (en) 2022-01-10 2023-07-13 Western Digital Technologies, Inc. Semiconductor device including differential height pcb
US11729915B1 (en) * 2022-03-22 2023-08-15 Tactotek Oy Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2920012B1 (de) * 1979-05-17 1980-11-20 Gao Ges Automation Org Ausweiskarte mit IC-Baustein und Verfahren zur Herstellung einer derartigen Ausweiskarte
DE3151408C1 (de) * 1981-12-24 1983-06-01 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit einem IC-Baustein
JPS61188871U (zh) * 1985-05-16 1986-11-25
US4872091A (en) * 1986-07-21 1989-10-03 Ricoh Company, Ltd. Memory cartridge
JPS63120694A (ja) * 1986-11-11 1988-05-25 セイコ−京葉工業株式会社 半導体装置の製造方法
JPH0687486B2 (ja) * 1989-10-25 1994-11-02 三菱電機株式会社 Ｉｃカード用モジュール
US5061845A (en) * 1990-04-30 1991-10-29 Texas Instruments Incorporated Memory card
US5108294A (en) * 1990-07-25 1992-04-28 Amp Incorporated Terminator connector
DE4132720A1 (de) * 1991-10-01 1993-04-08 Gao Ges Automation Org Chipkarte und verfahren zur herstellung derselben
KR100194130B1 (ko) * 1994-03-30 1999-06-15 니시무로 타이죠 반도체 패키지
JP3388921B2 (ja) * 1994-11-29 2003-03-24 株式会社東芝 集積回路カードの製造方法
JP3660382B2 (ja) * 1995-02-03 2005-06-15 株式会社東芝 情報記憶装置およびそれに用いるコネクタ部
FR2738077B1 (fr) * 1995-08-23 1997-09-19 Schlumberger Ind Sa Micro-boitier electronique pour carte a memoire electronique et procede de realisation
JPH08332790A (ja) * 1995-10-09 1996-12-17 Mitsubishi Plastics Ind Ltd カードの製造法
KR0179921B1 (ko) * 1996-05-17 1999-03-20 문정환 적측형 반도체 패키지
CN1088861C (zh) * 1997-10-15 2002-08-07 姚立和 插卡式存储器的转接器
US6281026B1 (en) * 1997-11-14 2001-08-28 Niigata Seimitsu Co., Ltd. Semiconductor device and method for manufacturing the same
JP2000123141A (ja) * 1998-10-12 2000-04-28 Hitachi Maxell Ltd メモリカード
US6444501B1 (en) * 2001-06-12 2002-09-03 Micron Technology, Inc. Two stage transfer molding method to encapsulate MMC module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102142095A (zh) * 2010-02-02 2011-08-03 朱铭 可加载平面信息传播与标识功能的移动存储卡及制备方法

Also Published As

Publication number Publication date
TW200407790A (en) 2004-05-16
WO2002069251A1 (en) 2002-09-06
JP4757292B2 (ja) 2011-08-24
JP2009003969A (ja) 2009-01-08
TWI249712B (en) 2006-02-21
CN1493059A (zh) 2004-04-28
JPWO2002069251A1 (ja) 2004-07-02
JP4227808B2 (ja) 2009-02-18
TWI283831B (en) 2007-07-11
US20040090829A1 (en) 2004-05-13

Similar Documents

Publication Publication Date Title
CN1267850C (zh) 存储卡及其制造方法
CN1187822C (zh) 半导体装置及其制造方法和电子装置
CN1248308C (zh) 一种半导体器件及其制造方法与一种半导体器件安装结构
CN1215537C (zh) 具有树脂封壳的元件
CN1551312A (zh) 半导体芯片的制造方法、半导体装置的制造方法、半导体芯片及半导体装置
CN1210792C (zh) 半导体器件及其制造方法
CN1214464C (zh) 半导体器件及其制造方法
CN1146029C (zh) 电子元件及包含该电子元件的移动体通信装置
CN100342533C (zh) 半导体器件及其制造方法
CN1420555A (zh) 半导体装置及半导体装置的制造方法
CN1581501A (zh) 固态成像器件及其制造方法
CN1581500A (zh) 固态成像装置及其制造方法
CN1527370A (zh) 半导体器件的制造方法
CN1329261A (zh) 平台与光模块及其制造方法和光传输装置
CN1993001A (zh) 半导体器件
CN1967853A (zh) 半导体器件及其制造方法
CN1875481A (zh) 半导体装置及其制造方法
CN1658439A (zh) 连接部件和安装体及其制造方法
CN1545727A (zh) 半导体器件及其制造方法和无线通信装置
CN1838391A (zh) 制造半导体器件的方法
CN1489218A (zh) 固态成像设备及制造所述固态成像设备的方法
CN1111906C (zh) 塑料封装的半导体器件及其制造方法
CN1918783A (zh) 压电振荡器及其制造方法
CN1574329A (zh) 半导体器件
CN1250062C (zh) 模块板制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: AKITA ELECTRONICS SYSTEMS CO., LTD.

Free format text: FORMER OWNER: HITACHI CO., LTD.; AKITA ELECTRONICS SYSTEMS CO., LTD.

Effective date: 20061013

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20061013

Address after: Akita, Japan

Patentee after: Akita Electronic System Co Ltd

Address before: Tokyo, Japan

Co-patentee before: Akita Electronic System Co Ltd

Patentee before: Hitachi Ltd.

ASS Succession or assignment of patent right

Owner name: ELPIDA MEMORY INC.

Free format text: FORMER OWNER: AKITA ELECTRONICS SYSTEMS CO., LTD.

Effective date: 20070216

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070216

Address after: Tokyo, Japan

Patentee after: Nihitatsu Memory Co., Ltd.

Address before: Akita, Japan

Patentee before: Akita Electronic System Co Ltd

ASS Succession or assignment of patent right

Owner name: PS4 LASCO CO., LTD.

Free format text: FORMER OWNER: NIHITATSU MEMORY CO., LTD.

Effective date: 20130826

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130826

Address after: Luxemburg Luxemburg

Patentee after: ELPIDA MEMORY INC.

Address before: Tokyo, Japan

Patentee before: Nihitatsu Memory Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060802

Termination date: 20160125

EXPY Termination of patent right or utility model