CN1252726C - 磁性存储器 - Google Patents

磁性存储器 Download PDF

Info

Publication number
CN1252726C
CN1252726C CNB99124477XA CN99124477A CN1252726C CN 1252726 C CN1252726 C CN 1252726C CN B99124477X A CNB99124477X A CN B99124477XA CN 99124477 A CN99124477 A CN 99124477A CN 1252726 C CN1252726 C CN 1252726C
Authority
CN
China
Prior art keywords
memory cell
read
reference element
signal
sense wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB99124477XA
Other languages
English (en)
Other versions
CN1254929A (zh
Inventor
H·范登伯格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1254929A publication Critical patent/CN1254929A/zh
Application granted granted Critical
Publication of CN1252726C publication Critical patent/CN1252726C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及自由选择存取型磁性存储器，它有一个由很多存储器单元组成的存储器单元区，而存储器单元是矩阵式安排在字线和读出线交叉点上的，并且其逻辑数据内容由磁性状态定义，具有从属于字线的寻址电路，借助此电路在被选定的存储器单元的字线上加上一读取电压，而被选定的存储单元的数据内容应被读取，并且具有一个从属于读出线的计算电路，借助此电路测定或计算与被选定存储器单元数据内容相应的信号，此时计算电路具有一个比较电路，借助此电路将参考元件提供的参考信号与应读取存储器单元的读出信号比较。

Description

磁性存储器
技术领域
本发明涉及到自由选择存取形式的一种磁性存储器(MRAM)，磁性存储器具有由很多存储器单元组成的存储器单元区，存储器单元是矩阵形状地安排在由字线和读出线(Senseleitung)的交叉点上的，并且存储器单元的逻辑数据内容是由一种磁性状态定义的，具有从属于字线的一个寻址电路，借助于此寻址电路在一个或多个被选定的，其数据内容应该被读取的存储器单元的字线上加上一个电压，并且具有从属于读出线的计算电路，借助于此计算电路测定或计算与一个或多个被选定的存储器单元数据内容相对应的信号。
背景技术
在这种矩阵组织的磁性存储器(MRAMs)中，数据信息是以磁化方向形式包括在安排在字线和读出线交叉点上的磁性存储器单元的一个信息载体层上。为了读取一个存储器单元，或者在读出线上或者在字线(随后的始终是字线)上加上一个读取电压，和经过字线或读出线，通过反应存储状态的存储器单元的阻抗而改变的信号，借助于从属的字线放大电路或读出线放大电路进行计算。
在存储器单元阻抗中的相对差别根据信息内容(“1”或“0”)不同很典型地大约为20％，比较来说这是一个很小的数值。阻碍确定阻抗差别的还有，所有其它的存储器单元形成与应读取存储器单元平行路径，并且这样就形成了一个大的寄生阻抗，而寄生阻抗已经在大约每个字线100个单元时成数量级地削弱应读取存储器单元阻抗差别的效能，并且用这种方式不利地影响经过读出线采集的信号(读出信号Sensesignal)，这个信号用下面的一个计算电路进行分析。
在磁性存储器单元上由于制造决定地而出现在一个批号内的，一个晶片上的，和甚至一个单个的磁性存储器的存储器单元区内的存储器单元绝对阻抗的波动。其结果是，绝对的阻抗测量不提供用于确定应读取存储器单元的存储状态的可用的估算。
一种至今已知的确定存储器单元存储内容的进行方式，如下所述：存储器单元通过激活所属的字线和读出线，并且在存储器单元上加上一个读取电压，和计算存储器单元的信号，而被读取。这样得到的测量-信号，例如是电容性地被缓冲存储。随后存储器单元用一个已知的数值(“1”或“0”)新描述，又重新被读取，并且将新的测量-信号与缓冲存储的测量-信号相比较，以便这样就可以求得真正的存储状态。在这里明显的缺点是过程要分成多个步骤。
在一个其它的、以前已经知道的规定中，使用位于存储器单元内的磁参考层。在这里再次可以在永磁的和变化的磁参考层之间作区分。由于在永磁的参考层中将出现与上述绝对阻抗的波动同一个问题，在这里不再进一步分析。为了读取一个存储器单元，在磁参考层的磁性定向方面变化的磁参考层可以用通过字线或读出线的一个电流，在一个定义的方向磁性定向(参考方向)。定向的方向改变，并且因此绝对阻抗改变，在这种情况下计算替代绝对阻抗值。可以设置成与数据内容相等的信息载体层的磁化方向，在这里保持不变，和相对软磁化的参考层被反向磁化。也可以使用一种存储器，在其中参考层是磁性比较硬的层和信息载体层被换向。
所有至今已知的方法和存储器的缺点是，存储器单元的信息的读取是通过依次进行的过程进行的，这意味着需要花费比较大的时间。
发明内容
提给本发明的任务是，提供一个磁性存储器，在其中不会出现由于依次进行的过程或由于方法决定的信息的重新写入而引起的时间损失，并且此存储器使得可以进行与制造条件决定的存储器单元绝对阻抗波动无关的数据处理。
此任务是通过以下技术方案的一个磁性存储器解决的。
根据本发明的随机存取形式的磁性存储器，具有一个存储器单元区，该存储器单元区是由多个存储器单元组成的，该存储器单元是矩阵形状地设置在字线与读出线的交叉点上，并是与读出线相连接的，并且该存储器单元的逻辑数据内容是由一个磁性状态定义的，具有一个同字线相连接的寻址电路，借助于该寻址电路在一个或多个被选定的其数据内容应该被读取的存储器单元的字线上加上一个读取电压，并且具有一个同读出线相连接的计算电路，借助于该计算电路测得与被选定的一个或若干存储器单元的存储内容相对应的信号，并且具有一个参考元件，其特征为，计算电路具有一个同读出线和参考元件相连接的比较电路，以将由参考元件提供的参考信号与待读取的该一个或若干存储器单元的读出信号进行比较。
根据本发明的随机存取形式的具有一个存储器单元区的磁性存储器的读取方法，该存储器单元区是由多个存储器单元组成的，该存储器单元是矩阵形状地设置在字线与读出线的交叉点上，并是与所述交叉点相连接的，并且该存储器单元的逻辑数据内容是由一个磁性状态定义的，具有一个同字线相连接的寻址电路，借助于该寻址电路在一个或多个被选定的其数据内容应该被读取的存储器单元的字线上加上一个读取电压，并且具有一个同读出线相连接的计算电路，借助于该计算电路测得与被选定的一个或若干存储器单元的存储内容相对应的信号，并且具有一个参考元件，其特征为，在一个同读出线和该参考元件相连接的比较电路中，将参考元件提供的参考信号与待读取的该一个或若干存储器单元的读出信号进行比较。
按照本发明考虑了计算电路具有一个比较电路，借助于比较电路将参考元件提供的参考信号与被选定的一个或一些存储器单元的读出信号相比较。
本发明建议，将读取过程从晶片或批号的绝对阻抗波动的影响中这样解脱出来，即考虑了在存储器芯片上构成的一个参考元件。从而有可能读取存储器单元的信息，而绝对阻抗的巨大波动不会产生效果。达到这一点的办法是用存储器单元的读出信号和用参考元件的参考信号在比较电路中形成一个差信号。
适当的是，此时比较电路是由一个差分放大器构成的，一个电阻是从属于差分放大器的，电阻的一端与差分放大器的一个输入端和其另一端与输出端相连的，并且是与差分放大器输入端的电阻串联连接的。
在本发明的一个优异的发展中，字线和读出线可以单个通过接地开关与地连接。从而得出的优点是，明显地减少了由存储器单元整体形成的大量的寄生元件，如果在信号测量时将不需要的字线和读出线接地。
优异的是可以将参考元件如此构成的，将电特性或磁特性与存储器单元的特性相匹配，并且必要时通过同一的特性改变可以调整到存储器单元的特性上的，并且在此安排在存储器单元区以外。优异的是参考元件直接与参考放大器电路相连，参考放大器电路将参考元件的信号处理成为参考信号。
当存储器单元的磁特性或电特性在存储器单元区内波动过大时，在本发明的进一步结构中可以有利的是，将存储器单元区分成为具有近似相同电特性或磁特性的连接在一起的存储器单元的多个不同的单元区，并且一个自己的参考元件或参考信号是从属于这些单元区的，这样应读取存储器单元和参考元件的读出信号的差信号的信号质量保持不变。
为了与应读取存储器单元具有尽可能相同的磁特性或电特性，参考元件可以优异地构成为位于存储器单元区内的一个存储器单元。按此优异的是，将参考元件的读出线与参考放大器电路相连。构成为如此可自由选择的空间可变的参考元件可以适当地这样选择，参考元件位于应读取存储器单元的旁边。
在本发明的一个特别优异的实施例中，参考元件不位于相同的字线上而且也不位于相同的读出线上，而是在被选定的存储器单元相邻的字线和/或读出线上。在这种情况下合适的是将参考元件的字线与比较电路相连。
按照本发明的一个另外的优异的实施例，安排了多个与应被读取的存储器单元相邻的参考元件，不与应读取的存储器单元的字线重叠的参考元件的字线是，共同与比较电路相连的。按此在一个其它的实施形式中可以考虑，在参考元件的读出线上加上与应读取存储器单元的字线不同的电平。
适当地如下建立存储器单元区的存储器单元：将字线安排在一个基片上，在字线上安排了一个第一个磁性材料层，一个磁性隧道势垒层和一个第二个磁性材料层，在这些层上与字线交叉地安排了读出线。层系统的磁导是与由第一个和第二个磁性材料层构成的两个金属电极的费米能级上的能级密度成正比的。电极是磁性的，因此电流经过隧道势垒时分成两个自旋沟道，此时这些沟道的自旋方向是依据不同类型磁层的磁化指向的，此磁层在磁性上比另外的磁层硬。在自旋沟道其中各自之一的隧道电流与在势垒两边的能级密度在这个旋转方向上是成正比的。如果比较软的层的磁化方向针对比较硬的层变化，两个自旋沟道的比较软的层的能量级密度同时改变。其后果是通过势垒总电流也改变。
用同样适当的方法存储器单元也可以由层序列建立的，而层序列是由一种第一类型的磁层，脱耦层，一种第二类型的磁层和又是脱耦层和很多这样的安排构成的，此安排的层序列是安排在相互交叉的读出线和字线之间的。通过磁化方向的，例如第一类型的磁层相对于第二类型的磁层的旋转，层序列堆的电阻变化。在第一和第二类型磁层的一个平行的磁化和一个反平行的定向之间的电阻差可以因此通过一个电阻差代表比特状态。
本发明还包括基于前述技术方案的适当的进一步结构。
附图说明
以下本发明借助于多个在附图中表示的实施例进一步叙述。附图表示：
附图1穿过具有相互交叉读出线和字线的磁性存储器的一个截面简图；
附图2穿过CPP-元件的一个截面简图；
附图3具有计算电路原理接线图的磁性存储器的简化结构；
附图4信号形成的重要元件的接线简图；
附图5具有位于存储器单元区以外的参考元件的计算电路的磁性存储器的接线简图；
附图6具有计算电路的磁性存储器的接线简图，此计算电路具有在存储器单元区之外的参考元件，此存储器单元区具有组合在区中的磁性存储器单元；
附图7具有经过读出线测量参考信号的，位于存储器单元区外面的参考元件的计算电路的磁性存储器的一个接线简图；
附图8具有经过字线测量参考信号的，位于存储器单元区以内的参考元件的计算电路的磁性存储器的一个接线简图；
附图9具有计算电路原理接线图的磁性存储器的结构简图，计算电路经过字线测定参考信号；
附图10在一个参考元件的辅助下，形成信号的重要元件的接线简图；
附图11具有在存储器单元区内的参考元件的计算电路，经过与一个开关连接的字导线用来测定参考信号的磁性存储器的一个接线简图；
附图12具有在存储器单元区内计算电路和多个参考元件的，经过字线用来测定参考信号的磁性存储器的一个接线简图。
具体实施方式
在附图1表示了通过具有存储器单元1的磁性存储器的一个截面图。在一个基片2上安排了读出线4，在其上在此之上，安排了垂直于读出线4布置的字线3。在字线和读出线3和4之间的交叉点上安排了一个层序列，而层序列是磁性材料7的由一个第一层，一个隧道势垒层6和一个第二磁层5，而这些层形成了存储器单元1。两个磁层5和7，一个用作为信息存储和另外的用作为参考层。以下假设磁层7是信息载体层和磁层5是参考层，参考层是由比信息载体层7磁性较软的材料构成的。为了写入或读出存储器单元1，在相应的字线3上加上一个电压和从属的读出线4至少是虚拟接地的。为了读取存储器单元，在这里可以将参考层5的磁化方向有目的地改变，以便得到信息载体层7的磁性状态。
层系统的磁导是与由第一和第二磁性材料层(5和7)构成的两个金属电极的费米能级上的能量级密度成正比的，金属电极之一是与字线(3)和其它的与读出线4相连的。电极是磁性的，从而电流通过隧道势垒层6分成两个自旋沟道，此时这些隧道的自旋方向是按照不同类型(5或7)的磁层的磁化，这个磁层在磁性上比另外的硬。此时在自旋沟道各自之一上的隧道电流是与在此自旋方向上的势垒两边的能量级密度成正比的。如果比较软的层的磁化方向针对比较硬的改变，则两个自旋沟道的比较软的层的能量级密度也同时改变。其后果是通过势垒改变总电流。
附图2表示了通过磁性存储器单元1的另外发展的一个横截面，是以一个层序列堆的形式，层序列堆是由一个第一类型8的磁层，脱耦层9，一个第二类型10的磁层和又一个脱耦层8，和很多这样的安排组成的。形成为磁性存储器单元1的层序列堆是安排在相互交叉的读出线4和垂直于读出线4分布的字线3之间的。
在附图3上表示的一个矩阵形状的磁性存储器的接线简图，表示了安排在字线3(数目M)和读出线4(数目N)交叉点上的存储器单元1。读出线4是各自经过写入电流开关13A与写入电源13，以及经过读取开关12B与读出线放大器电路12相连的。为了读取存储器单元1在字线3上加上一个电压。例如当应该读取存储器单元1A时，而存储器单元1A是直接被存储器单元1B，1C和1D包围着的，则在字线3A上加上一个读取电压V，打开写入电流开关13A，和闭合读取开关12B。自己调整的信号电流Is经过应读取存储器单元1A的读出线4A借助于读出线放大电路12进行计算，而读出线放大电路12的输入端12C是虚拟接地的。电流-电压变换器12A在此用作为将信号电流Is转换为应检测的信号ΔV的变换器，而信号电流由于存储器单元1A在其两种信息状态(“1”和“0”)时的阻抗差ΔR/R承载着一个信息。缺点是，其它的存储器单元1形成了通向应读取的存储器单元1A的平行路径。当输入端12C不是虚拟接地时，而是经过一个阻抗耦合时，则其它的存储器单元1的平行路径总的相加为寄生的总阻抗Zp，总阻抗是按照下列公式计算的：
Z P = ( N + M - 1 ) ( M - 1 ) ( N - 1 ) R ≈ 1 M - 1 R ;
此时N＞＞M
(其中R表示一个单个的存储器单元1的阻抗)。对于应检测的信号ΔV则意味着，信号摆幅相对于单个的绝缘的存储器单元，按照下述公式减少至少数量级为(大约系数为104)，如果假设每个字线只有大约100个单元时。
ΔV = 1 1 + M - 1 M · ΔR R · ΔR / R M · R · I LESE M ≤ ΔR / R M · R · I LESE M
其中ILESE为I读取。
用M时则需要的功率更大，以便使元件1A在读取过程时变换程序，则按照公式增加用M时为了对读取过程重新编程，单元1A所需的功率则按公式：
E LESE = ( MΔV ΔR / R ) 2 · M R · Δt
其中ELESE为E读取。
更强地增加，使得当脉冲持续时间为10ns时，对于100个字线，R＝105Ω，ΔR/R＝20％ΔV＝50mV在存储器单元中每个读取过程损耗大约5nJ，这对使用来说过高了几个数量级。
通过将应读取存储器单元1A的读出线4A虚拟接地，和所有不需要的读出线4经过接地开关接地，则形成寄生阻抗网络和从而形成总阻抗的主要元件的数量明显减少。在这种情况下E读取只还与M成正比，而不是与M的三次方成正比。
在附图4上简化表示了寄生网络的一个接线简图，在经过接地开关14将不需要的读出线4接地的条件下。读出线4A的接地开关14A是打开的。在此得出的并联-和串联电路的寄生网络22和23如下组合在一起：网络22是由字线3A的M-1个存储器单元阻抗的一个并联电路(表示了两个元件)组成的，总网络23出现(N-1)次，此时子网络24各自由M-1个存储器单元阻抗的一个并联电路组成的(表示了两个元件)。通向读出线放大器电路12的输入端12C是虚拟接地的。因此输出信号ΔV主要由电流-电压变换器12A的阻抗Ru和应读取存储器单元1A的阻抗Rs和阻抗的变化ΔRs按照公式
ΔV = R U R S · Δ R S R S · V
决定的。
因为存储器单元绝对阻抗Rs的由磁性存储器的制造过程引起的变动，绝对地确定阻抗对于确定应读取存储器单元1A的存储状态是不可行的。
确定应读取存储器单元1A的存储状态的一个方法，可以是下面的进行方法。通过在字线3A上加上一个读取电压V，测量应读取存储器单元1A的阻抗，将结果缓冲存储，将存储器单元1A重新编程到一个定义的存储状态上，和将重新测量存储器单元1A的阻抗以后得到的结果与以前的结果进行对比，得到了数据状态。但是这种方法的缺点是，信息在读取以后必须重新写入，和读取过程分成为单个的依次应先后处理的步骤。信息重新写入是不必要的，如果存储器单元是由所谓的硬-软系统组成的，在此系统上使用的磁参考层在磁性上软于信息载体层，因为在这种情况下磁参考层在其磁化方向上发生了变化。
在附图5上表示了磁性存储器的接线简图，磁性存储器具有位于存储器单元区11以外的，一个附加的参考元件17和具有一个从属的参考放大器电路18，和具有一个比较电路16，比较电路将参考放大器电路18的信号与读出线放大器电路12的信号进行比较。参考元件17的电特性或磁特性是与存储器单元1的电特性或磁特性相匹配的。这可以通过改变参考元件本身(例如元件的面积)或由一个从属的电阻网络的匹配，或由参考放大器电路18的阻抗18A的匹配来实现。对于读取过程经字线3A给应读取存储器单元1A，加上一个读取电压V。自己调整的信号电流经过读出线4A进行采集和通过读出线放大器电路12进行计算。这样得到的读出信号Vs与参考放大器电路18的参考信号Vr借助于比较电路16进行计算，比较电路提供来自Vs和Vr的信号差，以下被称为测量-信号Vm。这种电路的基本思路是，存储器单元1的特性通过存储器单元的读出信号Vs与对应于存储器单元的电特性或磁特性的一个信号构成差值，在借助比较电路16的计算时消除了，使得只有存储器单元的磁化状态决定阻抗测量的结果。从而在理想情况下，避免了由制造条件决定的存储器单元从批到批的存储器单元的，或者甚至一个晶片的全部存储器之间由制造决定的绝对阻抗波动的干扰性影响。
在附图6上可以看到本发明的一个进一步的实施形式。将阻抗特性相似的存储器单元组合成单元区19，自有的读取电压Vi从属于这些单元区19，或者将读出线放大器电路12的阻抗12A和/或将从属于参考放大器电路18的阻抗18A与这些单元区相匹配，或者在参考元件17上加上不同的电压Vg，使得，测量信号Vm近似地没有存储器单元1的电特性或磁特性的干扰性影响。对此适当地具有从属参考元件17的参考放大器电路18也是可多重存在的。为了定义单元区19和进行参考特性的调整必须对磁性存储器进行测量。在此对于磁性存储器的要克服的离散度设置了界限。
附图7表示了本发明的一个其它的变型，在这里考虑了，参考元件是由放到存储器单元区11内的一个参考元件1R构成的。参考元件1R的信号，在这里此信号合理地是由与应读取存储器单元1A相邻的存储器单元构成的，经过读出线4B输入给参考放大器电路18。参考元件1R是通过应读取存储器单元1A的字线3A加上读取电压V。在比较测量信号Vs和Vr时在此出现问题，即比较电路16的初始信号Vm为零，如果应读取存储器单元1A和参考元件1R具有相同的存储状态时，也就是说，存储器单元1A的一个存储状态不可能单义地从属于电压Vm。
在附图8的本发明的一个优异的实施中，现在不再位于应读取存储器单元1A相同的字线3A上的参考元件1R的信号经过字线3B输入给参考放大器电路18。存储器单元1E在这里代表参考元件1R的当量元件。为了确定存储状态，在参考元件1R位于其上的读出线4B上和在应读取存储器单元1A的字线3A上加上一个读取电压V。
在附图9上表示了具有集成构造的参考元件1R的一个磁性存储器的接线简图。存储器单元1D，1B和1R在此直接与应读取存储器单元1A相邻。所有不参与测量的读出线4和字线3经过闭合的接地开关14接地(14A至14D是断开的)。在字线3A和读出线4B上加上读取电压V。应读取存储器单元1A的信号经过读出线4A传导到由读取开关12B接通的读出线放大器电路12上，此读出线放大器电路12在输出端上准备好读出信号Vs。参考元件1R的信号经过字线3B和参考开关18B传导到参考放大器电路18，和处理成参考信号Vr。比较电路16将两个信号Vr和Vs继续处理成测量信号Vm。
在应读取存储器单元1A的读出线4A上的存储器单元1B朝两端方向通过参考放大器电路18的输入端和读出线放大器电路12的输入端虚拟接地，并且因而不会对参考元件1R的信号有不利的影响。存储器单元1D朝两端方向上用在字线3A上和在读出线4B上的读取电压V相连的和因而对测量信号Vm不会带来不利的影响。
在附图10上简化表示了，在不需要的读出线4和字线3经过接地开关14接地的条件下，寄生阻抗1F出现了(N-2)次(在附图中只表示了两个)和寄生阻抗1G出现了(M-2)次(在附图中只表示了两个)作为并联电路。如已经叙述过的，朝两个方向用读取电压V连接的存储器单元1D不会影响信号。同样朝两端方向上经过参考放大器电路18和读出线放大器电路12的输入端虚拟接地的存储器单元1B也不会影响。从电路上可看出来，参考信号Vr几乎只取决于参考元件1R的阻抗。
没有磁参考层5参与的一个静态测量，在此测量时比较存储器单元和参考元件两个信号，此测量的缺点是，当各信息载体层7的磁化方向相同时，即存储器单元的磁化状态相同时，不可能区分，是否两个单元逻辑上载着的是1还是0。
在动态测量时，将存储器单元和/或参考元件的存储内容在测量信号Vm一个第一测量(开始)以后改写，以便得到一个定义状态，和在一个第二测量时得到测量信号Vm(结束)。然后将存储状态通过以下表格描述。
  存储器单元1A数据内容   参考元件1R数据内容   测量信号Vm(开始)   测量信号Vm(结束)
  0   0   0   +1
  1   0   +1   +1
  0   1   -1   0
  1   1   0   0
如果将信号变化ΔVm包括在信号计算中，则得出只有正符号的信号(Vm(结束)和在下列表格中的ΔVm)，和不需要带有在存储器单元和/或参考元件的转换磁性以前的符号确定的求取信号，这导致了读取速度略有加快。
  存储器单元1A数据内容   参考元件1R数据内容   测量信号Vm(开始)   测量信号Vm(结束)   信号变化ΔVm(ΔVs)
  0   0   0   +1   +1
  1   0   +1   +1   0
  0   1   -1   0   +1
  1   1   0   0   0
缺点是有必要依次相继地求取存储器单元的状态。
例如按照上述方式和方法已确定了存储器单元和参考元件的存储状态以后，为确定存储内容曾需要参考元件的信号Vr，通过信号Vr的存储和在考虑参考元件的已知的存储状态的条件下，可以用比较用的这些信息可以进行任何其它的读取过程。如果在存储芯片的均匀性允许这一点时，甚至一个一次性的确定参考元件的参考信号Vs和参考元件的存储状态，对于所有其它的读取过程可能就足够了，这相当于一个快速和静态的读取。
在存储器单元1A和参考元件1R的信号相同时，也可以借助于磁参考层5进行确定，并不必须在转换磁性以前和以后记录测量信号Vm。
在这样一种动态测量时，通过使读出电流Ir流过参考元件IR的读出线4B使参考元件1R的磁参考层5换向，其磁性明显地软于信息载体层7。此时磁参考层5的磁性方向对准垂直于参考元件1R信息载体层7的磁化方向和垂直于流过读出线4B的读出线电流Ir。从而参考元件1R的阻抗与在参考元件1R中存储的信息无关，也即反映出存储器单元1的电特性和磁特性与存储在参考元件中的信息无关，并且Vm的符号单义地确定应读取存储器单元1A的信息内容。在此假没，信息载体层的磁化方向平行于读出线分布，也可以想象，磁化方向是垂直于读出线分布的，然后当然为了存储器单元的编程，磁参考层的“换向区”必须由字线来建立。
通过这种进行方法，存储器单元在确定了存储状态以后不必重新写入，或进入一个定义的状态，这意味着节省了很多的时间。
在附图11上为了清楚起见，画上了通过参考元件1R读出线4B的传感电流Ir。在被表示的例子中，一次地安排了参考放大器电路18，并且参考元件1R的各自字线3是通过激活开关20与参考放大器电路18相连的。
在附图12上表示了本发明的一个另外的实施结构。在被表示的应用中现在为了平衡在存储器单元区11之内的存储器单元1的阻抗中的很大的侧面陡度，对不同参考元件1H的多个信号取平均值。对与应读取存储器单元1A对称和相邻安置的参考元件1H经过读出线4B和4C，通过读出线电流开关21加上一个读出线电流Ir，从而将参考元件1H的磁参考层5带入中性的磁化方向。在此实例中为四个参考元件1H的信号由字线3B和3C经过激活开关20输入到参考放大器电路18上。参考放大器电路18在此是这样匹配的，使得参考信号Vr位于正确的电平上。

Claims (23)

1.随机存取形式的磁性存储器，具有一个存储器单元区(11)，该存储器单元区(11)是由多个存储器单元(1)组成的，该存储器单元是矩阵形状地设置在字线(3)与读出线(4)的交叉点上，并是与读出线相连接的，并且该存储器单元的逻辑数据内容是由一个磁性状态定义的，具有一个同字线(3)相连接的寻址电路，借助于该寻址电路在一个或多个被选定的其数据内容应该被读取的存储器单元(1)的字线(3)上加上一个读取电压(V)，并且具有一个同读出线(4)相连接的计算电路，借助于该计算电路测得与被选定的一个或若干存储器单元的存储内容相对应的信号，并且具有一个参考元件(17，1R)，
其特征为，
计算电路具有一个同读出线(4)和参考元件相连接的比较电路(16)，以将由参考元件提供的参考信号(Vr)与待读取的该一个或若干存储器单元的读出信号(Vs)进行比较。
2.按照权利要求1所述的磁性存储器，
其特征为，
设有开关(14)，通过所述开关字线(3)和读出线(4)可以单独地与机壳相连接。
3.按照权利要求1或2所述的磁性存储器，
其特征为，
被选定的该一个或若干存储器单元和该参考元件至少在一侧是虚拟接地的。
4.按照权利要求1或2所述的磁性存储器，
其特征为，
比较电路(16)提供来自读出信号(Vs)和参考信号(Vr)的一个差信号。
5.按照权利要求1或2所述的磁性存储器，
其特征为，
该参考元件的电特性或磁特性是与该一个或若干存储器单元(1)的电特性或磁特性相匹配的。
6.按照权利要求1或2所述的磁性存储器，
其特征为，
该参考元件(17)是设置在存储器单元区(11)以外的，并且该参考元件的电特性或磁特性是可以调整变化的。
7.按照权利要求1或2所述的磁性存储器，
其特征为，
该参考元件(17)是与一个参考放大器电路(18)相连的。
8.按照权利要求1或2所述的磁性存储器，
其特征为，
该存储器单元区是划分成为具有近似相同电特性或磁特性的相关连的存储器单元的多个不同的单元区(19)的，并且一个匹配的参考信号或一个自己的参考元件是从属于每个元件区的。
9.按照权利要求1或2所述的磁性存储器，
其特征为，
该参考元件(1R)是由该存储器单元区的一个存储器单元(1)构成的。
10.按照权利要求9所述的磁性存储器，
其特征为，
该参考元件(1R)的信号是经过一读出线(4)与参考放大器电路(18)相连的。
11.按照权利要求9所述的磁性存储器，
其特征为，
该由存储器单元区的一个存储器单元构成的参考元件(1R)位于待读取存储器单元(1A)的相邻字线(3)和/或读出线(4)上。
12.按照权利要求9所述的磁性存储器，
其特征为，
参考元件(1R)的字线(3)是与参考放大器电路(18)相连的。
13.按照权利要求12所述的磁性存储器，
其特征为，
设有多个与待读取存储器单元(1A)相邻布置的参考元件。
14.按照权利要求13所述的磁性存储器，
其特征为，
所述多个参考元件均与所述参考放大器电路(18)相连接。
15.按照权利要求13所述的磁性存储器，
其特征为，
所述参考元件可以加上与附在一个待读取存储器单元上的电平不同的电平。
16.按照权利要求1或2所述的磁性存储器，
其特征为，
比较电路(16)由一个差分放大器(16A)构成，一个电阻(16B)从属于该差分放大器，该电阻的其中一端与该差分放大器(16A)的输入端相连，该电阻的另一端与该差分放大器(16A)的输出端相连，并且该电阻设置在该差分放大器的输入端之前。
17.按照权利要求1或2所述的磁性存储器，
其特征为，
一个用于将参考元件(17，1R)的信号处理成为参考信号(Vr)的参考放大器电路(18)和一个用于将待读取存储器单元(1A)的信号处理成为读出信号(Vs)的读出线放大器电路(12)设置在所述比较电路(16)之前。
18.随机存取形式的具有一个存储器单元区(11)的磁性存储器的读取方法，该存储器单元区是由多个存储器单元(1)组成的，该存储器单元是矩阵形状地设置在字线(3)与读出线(4)的交叉点上，并是与所述交叉点相连接的，并且该存储器单元的逻辑数据内容是由一个磁性状态定义的，具有一个同字线(3)相连接的寻址电路，借助于该寻址电路在一个或多个被选定的其数据内容应该被读取的存储器单元(1)的字线(3)上加上一个读取电压(V)，并且具有一个同读出线(4)相连接的计算电路，借助于该计算电路测得与被选定的一个或若干存储器单元的存储内容相对应的信号，并且具有一个参考元件，
其特征为，
在一个同读出线(4)和该参考元件相连接的比较电路(16)中，将参考元件提供的参考信号(Vr)与待读取的该一个或若干存储器单元的读出信号(Vs)进行比较。
19.按照权利要求18所述的方法，
其特征为，
存储参考元件的参考信号(Vr)，并且在进一步的确定存储器单元的存储内容时，被存储的参考信号为了同待读取的存储器单元的读出信号比较而被比较。
20.按照权利要求18或19所述的方法，
其特征为，
对多个设置在与待读取的一个或若干存储器单元相邻的参考元件的信号进行分析。
21.按照权利要求20所述的方法，
其特征为，
所述多个参考元件的信号共同通过一个参考放大器电路(18)被分析。
22.按照权利要求20所述的方法，
其特征为，
参考元件被加上与附在一个待读取的存储器单元上的电平不同的电平。
23.按照权利要求18或19所述的方法，
其特征为，
当将参考信号(Vr)与读出信号(Vs)进行比较时，使构成为存储器单元的一个参考元件的一个磁参考层的磁化方向指向垂直于一个信息载体层的磁化方向。
CNB99124477XA 1998-11-19 1999-11-19 磁性存储器 Expired - Fee Related CN1252726C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19853447.7 1998-11-19
DE19853447A DE19853447A1 (de) 1998-11-19 1998-11-19 Magnetischer Speicher

Publications (2)

Publication Number Publication Date
CN1254929A CN1254929A (zh) 2000-05-31
CN1252726C true CN1252726C (zh) 2006-04-19

Family

ID=7888379

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB99124477XA Expired - Fee Related CN1252726C (zh) 1998-11-19 1999-11-19 磁性存储器

Country Status (7)

Country Link
US (1) US6359829B1 (zh)
EP (1) EP1003176B1 (zh)
JP (1) JP3801823B2 (zh)
KR (1) KR100349988B1 (zh)
CN (1) CN1252726C (zh)
DE (2) DE19853447A1 (zh)
TW (1) TW498335B (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3589346B2 (ja) 1999-06-17 2004-11-17 松下電器産業株式会社 磁気抵抗効果素子および磁気抵抗効果記憶素子
US6169689B1 (en) * 1999-12-08 2001-01-02 Motorola, Inc. MTJ stacked cell memory sensing method and apparatus
KR100348863B1 (ko) * 1999-12-30 2002-08-17 주식회사 하이닉스반도체 리던던시 평가회로를 구비한 메모리소자 및 리던던시평가방법
US6185143B1 (en) * 2000-02-04 2001-02-06 Hewlett-Packard Company Magnetic random access memory (MRAM) device including differential sense amplifiers
JP3682208B2 (ja) * 2000-06-30 2005-08-10 株式会社東芝 スピンバルブトランジスター
DE10032271C2 (de) 2000-07-03 2002-08-01 Infineon Technologies Ag MRAM-Anordnung
DE10032273C2 (de) 2000-07-03 2002-07-18 Infineon Technologies Ag Verfahren und Anordnung zur Kompensation von parasitären Stromverlusten
DE10043218C2 (de) * 2000-09-01 2003-04-24 Infineon Technologies Ag Schaltungsanordnung und Verfahren zur Alterungsbeschleunigung bei einem MRAM
US6563743B2 (en) * 2000-11-27 2003-05-13 Hitachi, Ltd. Semiconductor device having dummy cells and semiconductor device having dummy cells for redundancy
DE10060432A1 (de) * 2000-12-05 2002-07-25 Infineon Technologies Ag Magnetoresistiver Speicher und Verfahren zu seinem Auslesen
DE10061580A1 (de) * 2000-12-11 2002-06-27 Infineon Technologies Ag Speichereinrichtung und Verfahren zu deren Betrieb
US6351409B1 (en) * 2001-01-04 2002-02-26 Motorola, Inc. MRAM write apparatus and method
US6466498B2 (en) * 2001-01-10 2002-10-15 Hewlett-Packard Company Discontinuity-based memory cell sensing
DE10102431C2 (de) 2001-01-19 2003-03-27 Infineon Technologies Ag Auswahleinrichtung für eine Halbleiterspeichereinrichtung
US6584006B2 (en) * 2001-01-24 2003-06-24 Infineon Technologies North America Corp. MRAM bit line word line architecture
US6567297B2 (en) * 2001-02-01 2003-05-20 Micron Technology, Inc. Method and apparatus for sensing resistance values of memory cells
JP2002269968A (ja) * 2001-03-13 2002-09-20 Canon Inc 強磁性体メモリの情報再生方法
DE10118196C2 (de) 2001-04-11 2003-02-27 Infineon Technologies Ag Verfahren zum Betrieb einer MRAM-Halbleiterspeicheranordnung
JP5355666B2 (ja) * 2001-04-26 2013-11-27 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US6682943B2 (en) * 2001-04-27 2004-01-27 Micron Technology, Inc. Method for forming minimally spaced MRAM structures
JP4731041B2 (ja) * 2001-05-16 2011-07-20 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US6515896B1 (en) * 2001-07-24 2003-02-04 Hewlett-Packard Company Memory device with short read time
DE10149737A1 (de) 2001-10-09 2003-04-24 Infineon Technologies Ag Halbleiterspeicher mit sich kreuzenden Wort- und Bitleitungen, an denen magnetoresistive Speicherzellen angeordnet sind
JP3906067B2 (ja) 2001-11-30 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ
US6512689B1 (en) * 2002-01-18 2003-01-28 Motorola, Inc. MRAM without isolation devices
JP4046513B2 (ja) * 2002-01-30 2008-02-13 株式会社ルネサステクノロジ 半導体集積回路
JP3875568B2 (ja) 2002-02-05 2007-01-31 株式会社東芝 半導体装置及びその製造方法
JP2003242771A (ja) 2002-02-15 2003-08-29 Toshiba Corp 半導体記憶装置
JP3884312B2 (ja) 2002-03-28 2007-02-21 株式会社東芝 磁気記憶装置
US6693824B2 (en) * 2002-06-28 2004-02-17 Motorola, Inc. Circuit and method of writing a toggle memory
US7209378B2 (en) * 2002-08-08 2007-04-24 Micron Technology, Inc. Columnar 1T-N memory cell structure
JP2004086934A (ja) * 2002-08-22 2004-03-18 Renesas Technology Corp 不揮発性記憶装置
JP2004103104A (ja) 2002-09-09 2004-04-02 Renesas Technology Corp 薄膜磁性体記憶装置
DE10255857B3 (de) * 2002-11-29 2004-07-15 Forschungsverbund Berlin E.V. Magnetische Logikeinrichtung
KR100506932B1 (ko) * 2002-12-10 2005-08-09 삼성전자주식회사 기준 셀들을 갖는 자기 램 소자 및 그 구조체
DE10311717B4 (de) * 2003-03-17 2007-09-13 Forschungsverbund Berlin E.V. Magnetische Logikeinrichtung, Logikschaltung, Verfahren zu deren Betrieb und deren Verwendung
US7244997B2 (en) * 2003-07-08 2007-07-17 President And Fellows Of Harvard College Magneto-luminescent transducer
EP1560221B1 (en) * 2004-01-29 2008-09-03 Sharp Kabushiki Kaisha Semiconductor memory device
US7102916B2 (en) * 2004-06-30 2006-09-05 International Business Machines Corporation Method and structure for selecting anisotropy axis angle of MRAM device for reduced power consumption
CN1790543B (zh) * 2004-12-17 2010-05-05 电子科技大学 一种磁性随机存储器参考信号的产生方法
KR100827448B1 (ko) * 2007-02-16 2008-05-07 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
JP5221222B2 (ja) * 2008-06-25 2013-06-26 株式会社東芝 半導体記憶装置
JP2010134994A (ja) * 2008-12-04 2010-06-17 Elpida Memory Inc 半導体装置及びそのカリブレーション方法
US9685954B2 (en) * 2014-03-09 2017-06-20 Technion Research & Development Foundation Ltd. Pure memristive logic gate
US9472257B2 (en) * 2014-05-15 2016-10-18 Qualcomm Incorporated Hybrid magnetoresistive read only memory (MRAM) cache mixing single-ended and differential sensing
US10536281B2 (en) * 2014-07-30 2020-01-14 University Of South Florida Magnetic memory physically unclonable functions
CN105006244B (zh) * 2015-05-13 2017-10-10 湖北中部慧易数据科技有限公司 一种信号放大器、磁存储器的读取电路及其操作方法
CN111383691A (zh) * 2018-12-28 2020-07-07 上海磁宇信息科技有限公司 一种具有写状态检测单元的mram存储器件
KR102632050B1 (ko) 2022-12-27 2024-02-02 주식회사 케이엠티 주차정보 및 편의성 위한 스마트시티형 스마트 카 스토퍼

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3982233A (en) 1974-02-19 1976-09-21 Ampex Corporation Core memory with improved sense-inhibit recovery time
US5012444A (en) * 1990-04-04 1991-04-30 Honeywell Inc. Opposed field magnetoresistive memory sensing
US5173873A (en) * 1990-06-28 1992-12-22 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration High speed magneto-resistive random access memory
US5343422A (en) * 1993-02-23 1994-08-30 International Business Machines Corporation Nonvolatile magnetoresistive storage device using spin valve effect
US5477482A (en) * 1993-10-01 1995-12-19 The United States Of America As Represented By The Secretary Of The Navy Ultra high density, non-volatile ferromagnetic random access memory
US5841611A (en) * 1994-05-02 1998-11-24 Matsushita Electric Industrial Co., Ltd. Magnetoresistance effect device and magnetoresistance effect type head, memory device, and amplifying device using the same
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5699293A (en) * 1996-10-09 1997-12-16 Motorola Method of operating a random access memory device having a plurality of pairs of memory cells as the memory device
TW411471B (en) * 1997-09-17 2000-11-11 Siemens Ag Memory-cell device
US5936882A (en) * 1998-03-31 1999-08-10 Motorola, Inc. Magnetoresistive random access memory device and method of manufacture
US6055179A (en) * 1998-05-19 2000-04-25 Canon Kk Memory device utilizing giant magnetoresistance effect
US6111781A (en) * 1998-08-03 2000-08-29 Motorola, Inc. Magnetic random access memory array divided into a plurality of memory banks
US6055178A (en) * 1998-12-18 2000-04-25 Motorola, Inc. Magnetic random access memory with a reference memory array
US6191972B1 (en) * 1999-04-30 2001-02-20 Nec Corporation Magnetic random access memory circuit

Also Published As

Publication number Publication date
KR100349988B1 (ko) 2002-08-22
TW498335B (en) 2002-08-11
CN1254929A (zh) 2000-05-31
JP3801823B2 (ja) 2006-07-26
DE19853447A1 (de) 2000-05-25
EP1003176A3 (de) 2001-01-03
EP1003176A2 (de) 2000-05-24
KR20000035578A (ko) 2000-06-26
EP1003176B1 (de) 2005-08-10
DE59912387D1 (de) 2005-09-15
US6359829B1 (en) 2002-03-19
JP2000163950A (ja) 2000-06-16

Similar Documents

Publication Publication Date Title
CN1252726C (zh) 磁性存储器
CN1319846A (zh) 包括差分检测放大器的mram设备
JP5340420B2 (ja) 磁気ランダムアクセスメモリ（ｍｒａｍ）のインサイチュ抵抗測定法
US6795340B2 (en) Non-volatile magnetic memory
US8611136B2 (en) Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance
CN1444228A (zh) 用于横跨一存储器阵列执行等电势读出以消除漏电流的方法和系统
US7075813B2 (en) Storage device using resistance varying storage element and reference resistance value decision method for the device
US20020034117A1 (en) Non-volatile semiconductor memory device with magnetic memory cell array
CN1171236C (zh) 铁电随机存取存储器及测试短寿命单元的方法
CN1455414A (zh) 带交叉耦合闩锁读出放大器的电阻交叉点存储单元阵列
CN1412777A (zh) 高密度存储器读出放大器
CN1681040A (zh) 磁随机存取存储器以及从其中读取数据的方法
CN1407557A (zh) 用于使电阻性阵列中信噪比最大化的方法和结构
CN1115694C (zh) 非易失性存储器件及其检测方法
EP0031491B1 (en) Sensing system for a capacitive semiconductor memory
CN1662997A (zh) 存储器中软故障检测的方法和装置
KR101136038B1 (ko) 데이터 저장 디바이스, 메모리 셀 판독 동작 수행 방법 및시스템
EP1414044A2 (en) MRAM and data writing method therefor
Zhang et al. A robust dual reference computing-in-memory implementation and design space exploration within STT-MRAM
US20050007825A1 (en) Memory cell strings in a resistive cross point memory cell array
US6901005B2 (en) Method and system reading magnetic memory
CN1842871A (zh) Mram单元的加速寿命试验
US7102911B2 (en) Method for improving the read signal in a memory having passive memory elements
CN1118072C (zh) 半导体装置
KR20050005803A (ko) 데이터 저장 장치 및 판독 동작 수행 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER NAME: INFENNIAN TECHNOLOGIES AG

CP01 Change in the name or title of a patent holder

Address after: Munich, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20130619

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: Munich, Germany

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151225

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060419

Termination date: 20151119

EXPY Termination of patent right or utility model