CN1240104C - 半导体元件的驱动装置 - Google Patents

半导体元件的驱动装置 Download PDF

Info

Publication number
CN1240104C
CN1240104C CNB991066553A CN99106655A CN1240104C CN 1240104 C CN1240104 C CN 1240104C CN B991066553 A CNB991066553 A CN B991066553A CN 99106655 A CN99106655 A CN 99106655A CN 1240104 C CN1240104 C CN 1240104C
Authority
CN
China
Prior art keywords
voltage
semiconductor element
bipolar semiconductor
current
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB991066553A
Other languages
English (en)
Other versions
CN1236183A (zh
Inventor
大村一郎
斋藤凉夫
大桥弘通
土门知一
杉山公一
西蒙·爱希尔
小仓常雄
A·J·迪阿斯
J·M·J·福莱彻特
S·B·洛斯克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1236183A publication Critical patent/CN1236183A/zh
Application granted granted Critical
Publication of CN1240104C publication Critical patent/CN1240104C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/127—Modifications for increasing the maximum permissible switched current in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

本发明的目的在于提高电流密度的稳定性，阻止电流集中和振荡，以实现可靠性的提高。本发明通过在关断时，在主电流移动至下降时间之前，将控制电极的电压下降至半导体元件的阈值电压Vth以下，提供在主电极间的电压上升前停止电子注入，可以提高电流密度的稳定性，阻止电流集中和振荡等来提高可靠性的半导体元件、及其驱动方法和驱动装置。

Description

半导体元件的驱动装置
技术领域
本发明涉及用于大功率控制的半导体元件、及其驱动方法和驱动装置。
背景技术
目前，作为功率控制用的半导体元件，IGBT(Insulated GateBipolar Transistor：绝缘栅双极晶体管)和IEGT(Injection EnhancedGate Transistor：注入增强栅晶体管)十分引人注目。这些IGBT和IEGT是有MOS结构的双极元件，具有功率MOSFET的高速开关特性和双极晶体管的高耐压和高导通特性。因此，可适用于逆变器等功率转换器件。下面，以IGBT为例进行说明。
图100是表示一般逆变器结构的电路图，上侧的IGBT1和下侧的IGBT2分别有回流二极管D1、D2和栅极电阻RG1、RG2，并与电源电压Vcc串联连接。
此时，如果注意下侧的IGBT2，那么在该IGBT2中，正负15V的门(gate)信号由图中未示出的栅极驱动电路经栅极电阻RG2传送，从而对应于该门信号在IGBT2中流动的集电极电流Ic导通(on)或断路(off)。例如，在IGBT2的栅极G上，如果施加正的门信号，那么使集电极电流Ic流动，于是成为导通状态，而如果施加负的门信号，那么使集电极电流Ic断路，于是成为截止状态。
其中，门信号从负变为正时，叫做IGBT2导通，IGBT2从截止状态转变为导通状态，使集电极电流Ic流动。另一方面，在门信号从正变为负时，叫做关断，IGBT2从导通状态转变为截止状态，使集电极电流Ic断路。
图101是表示IGBT关断波形例的波形图，图102是为说明关断动作的IGBT结构的剖面图。如图102所示，该IGBT在低浓度的n型基层1的一个表面上形成高浓度的p型发射区层2，并在p型发射区层2上形成集电极3。
另一方面，在n型基层1的另一表面上有选择地形成p型基层4，在p型基层表面4上形成高浓度的n型源区层5。此外，在n型源区层5和n型基层1之间的p型基层4上，通过栅极氧化膜6形成栅极7。而且，在n型源区层5和p型基层4上形成发射极8。
在这种IGBT中，如果由栅极驱动电路提供的门信号从+15V变为-15V，那么如图101所示，经RG与栅极驱动电路连接的IGBT2的栅极电压VG首先下降至某个值(时刻t1)，在短暂期间，按该值固定(时刻t2)。再有，本说明书中，将这种VG固定的期间(时刻t1～t2)称为MOSFET模式的密勒(Miller)时间。MOSFET模式的密勒时间期间，集电极电压VCE约上升至15V。
然后，在IGBT内，有高电场的耗尽层从栅极氧化膜6下和p型基层4下向n型基层1中开始发展，集电极电压VCE急剧上升(时刻t2～)。同时，栅极电压VG开始缓慢下降，但是仍以比IGBT的阈值电压Vth高的值推移。
如果集电极电压通过二极管被箝位，那么集电极电流Ic因换流于二极管(图100中的D1)中而被断路，同时栅极电流也开始急剧下降(时刻t3)，于是栅极电压VG下降至阈值电压Vth以下(时刻t3～)。再有，本说明书中，将MOSFET模式的密勒时间后，栅极电压VG从开始下降至降到IGBT的阈值电压Vth的期间(时刻t2～t3)称为IGBT模式的密勒时间。
这种开关方法正广泛用于目前使用的所有IGBT中。这种开关方法除栅极驱动电路的驱动力小的方面外，还具有利用栅极电阻RG可以控制开关等优点。特别是，在低耐压小容量IGBT中被最简单地广泛使用。特别是在以往，为了使IGBT等元件可安全地工作，一般依靠将Rg设定得很大的方法，在目前所有的元件应用中都采用该方法。
但是，通过发明者们的研究，发现这种开关方法在开关时的稳定性上存在很大的问题。图102除了表示IGBT结构，还表示在IGBT模式的密勒时间中元件内部的载流子状况。其中，由于栅极电压VG比阈值电压Vth高，所以一方面导致电子的注入(图中e-)，此外从集电区侧流入空穴(图中h+)。因此，在高电场层(耗尽层)内空穴和电子共存。这种空穴和电子的共存导致不稳定性。再有，图102中的虚线表示在虚线上侧的n型基层1中为高电场，而虚线下侧的n型基层1中残留累积的载流子。
例如，使用n型基层1的施主浓度ND，高电场中的空穴密度p和高电场中的电子密度n，则可用下式(1)表示高电场中的空间电荷密度ρ。
ρ＝q(ND+p-n)        …(1)
这里，在IGBT上施加的电压变为用硅的介电常数εSi除该空间电荷密度ρ的高电场层中的积分值。
另一方面，使用高电场中的电子电流密度Jn、高电场中的空穴电流密度Jp及载流子的饱和速度vs(约107cm/s)，则可按下式(2)表示电流密度J。
J＝Jn+Jp＝q·vs(p+n)        …(2)
其中，应该注意，由于空穴和电子具有相反的电荷极性，所以如式(1)那样，空间电荷密度ρ相互抵消(p-n)，而由于空穴和电子带有相同的单元电荷，所以如式(2)那样，高电场中电流密度J可用空穴密度和电子密度之和(p+n)来表示。
这表示元件内部的电场分布即使在集电极电压VCE等条件下达到一定的值，但电流密度并不一对一地决定，具有很大的自由度。就是说，存在电流密度不固定化的问题。
而且，如果由于集电极电压VCE和集电极电流IC，在栅极发生正反馈，那么电子密度改变，电流密度J的不稳定性增大，因而存在发生电流集中，元件被击穿的问题(参考文献1：I.Omura et al.“Negativegate capacitance and related instability effect”IEEE Electron DeviceLetters Vol.18 No.12，pp.622-624，1997.参考文献2：I.Omura et al.IGBT instability due to negative gate capacitance“Proc of 7thEuropean Conference of Power Electronics and Applications Vol.2pp2.066-069，Sept.1997.)。
下面，说明随着IGBT的大容量化的推进，在一个IGBT的电流容量和耐压被增加的情况下的各种各样的问题。
近年来，由于IGBT的电流容量增加，所以在一个IGBT的封装(元件单体)中并联连接多个IGBT芯片。例如，在1700V、400A的IGBT中，在封装内并联连接4～6个芯片，而在2000V、400A的IGBT中，并列6个左右的芯片。在3.3Kv、1200A的IGBT中，在封装内并联连接20～24个芯片。各芯片的大小一般为7～15毫米见方左右，如果并列这么多个芯片，那么封装的尺寸会变大。
这里，图103是表示两个芯片或元件的IGBT1、2并联连接结构的电路图。各IGBT1、2的各栅极G1、G2通过相应的栅极电阻RG1、RG2被集中为一个，通过适当的且图中未示出的电阻与栅极驱动电路连接。
图104表示这种电路关断时的波形。两个IGBT1、2的栅极电压VG1、VG2之差在IGBT模式的密勒时间中扩大的结果，会使集电极电流Ic1、Ic2在两个IGBT1、2中相差很大，从而变得不均匀。
如果一个IGBT可关断加倍的电流，那么这种IGBT1、2之间的电流不均匀就没有问题，但如果并联连接更多芯片，那么由于在一个IGBT中开关时存在流过导通时的10倍电流的可能性，所以成为元件击穿的原因。
再有，图105模拟地表示IGBT模式的密勒时间中元件内部的载流子和电场的状况。在并联连接下，由于集电极电压VCE为共同的，所以n型基层1中的电场分布在两个IGBT1、2中大致相等。因此，尽管空间电荷密度ρ大致一致，但存在内部电流密度J大不相同的可能性。
就是说，由于来自集电极的反馈，在一方的IGBT1中，电子和空穴双方大量地流动，但在另一面的IGBT2中则很少流动，所以可能导致在两IGBT1、2之间空穴与电子的数量之差相等的状况。
此外，作为电流不均匀的其它例可列举振荡。图106是表示振荡例的波形图。这种现象有如下特征，即即使在封装内部的芯片之间或并联元件之间产生电流不均匀，而仅限于在封装外部的测定不能观察电流不均匀。
因此，至今仍不太清楚上述电流不均匀现象。但是，本发明者们通过模拟查清了上述原因，并再现了该现象。
例如，通过模拟，如图107所示，在将两个IGBT1、2并联连接的结构中，观察关断时的动作。其中，从关断开始的250ns后，如果在一个IGBT2的栅极电压中混入宽度为4ns的0.5V的非常小的尖峰噪声，那么如图108所示，从经过250ns时刻起，两IGBT间的失平衡随时间成倍增加，从而出现电流不均匀和振荡现象。
即使将产生尖峰噪声的点移动至150ns的时刻，同样地，在250ns以后(IGBT模式的密勒时间)，仍会出现电流不均匀和振荡现象。
此外，不仅在并联连接中有电流不均匀，而且如图109至图111所示，在将多个IGBT1～n串联连接的情况下，也会以开关时分担电压VCE1～VCen不均匀的形式出现同样的问题。
在以上说明的半导体元件的驱动方法中，在IGBT单体的情况下，存在电流密度不稳定，电流集中等问题。
此外，在将多个IGBT并联连接的情况下，同样存在电流集中、振荡现象等问题，尤其在元件特性上，存在断路电流显著下降的问题。
而且，在将多个IGBT串联连接的情况下，同样也存在分担电压不均匀的问题。
发明内容
考虑到上述实际情况，本发明的目的在于提供一种可提高电流密度的稳定性，阻止电流集中和振荡等，并可提高可靠性的半导体元件、及其驱动方法和驱动装置。
按照第一方案的发明，提供一种双极半导体元件的驱动装置，该双极半导体元件是带有高压侧主电极、低压侧主电极和控制电极的绝缘栅型双极半导体元件，其特征在于包括：在关断所述双极半导体元件时，在所述主电极间的电压进入过冲区域之前，使所述控制电极的电压下降至所述双极半导体元件的阈值电压Vth以下的电路。
此外，按照第二方案的发明，提供一种双极半导体元件的驱动方法，在与方案1对应的双极半导体元件的驱动方法中，在所述下降工序中，所述主电流移动至下降时间之前，结束所述控制电极的电压波形中出现的密勒时间。
再有，按照第三方案的发明，提供一种双极半导体元件的驱动方法，该双极半导体元件是带有高压侧主电极、低压侧主电极和控制电极的绝缘栅型的双极半导体元件，该方法包括在关断所述双极半导体元件时，在所述主电极间进入过冲区域之前，使所述控制电极的电压下降至所述双极半导体元件的阈值电压Vth以下的工序。
此外，按照第四方案的发明，提供一种双极半导体元件的驱动方法，该双极半导体元件是带有高压侧主电极、低压侧主电极和控制电极的绝缘栅型的双极半导体元件，该方法包括在所述主电极间的电压上升至截止状态下施加电压Vcc的1/10以上之前，使所述控制电极的电压下降至所述双极半导体元件的阈值电压Vth以下的工序。
再有，按照第五方案的发明，提供一种双极半导体元件的驱动方法，该双极半导体元件是带有高压侧主电极、低压侧主电极和控制电极的绝缘栅型的双极半导体元件，该方法包括在关断所述双极半导体元件时，在所述主电极间的电压上升至截止状态下施加电压Vcc的1/10以上之前，结束所述控制电极的电压波形中出现的密勒时间的工序。
此外，按照方案6的发明，提供一种双极半导体元件的驱动装置，该驱动装置用于驱动带有高压侧主电极、低压侧主电极和绝缘栅型的控制电极，并相互并联连接的多个双极半导体元件，该驱动装置包括对于分别包括一个以上所述双极半导体元件的多个元件组，与设置在每个所述元件组中的给所有所述元件组的双极半导体元件的控制电极提供驱动信号的所述元件组有相同数量的栅极驱动电路。
再有，按照方案7的发明，提供一种双极半导体元件的驱动方法，该半导体元件是带有高压侧主电极、低压侧主电极和控制电极的绝缘栅型的双极半导体元件，该方法包括在关断所述双极半导体元件时，控制所述控制电极中流动的电流最大值，以便使其总是超过所述主电极间间流动的主电流的0.04倍的工序。
此外，按照方案8的发明，提供一种双极半导体元件的驱动装置，该驱动装置是带有高压侧主电极、低压侧主电极和控制电极的绝缘栅型的双极半导体元件的驱动装置，该驱动装置包括对所述控制电极提供驱动信号的栅极驱动电路，和设置在所述控制电极和所述栅极驱动电路之间，在导通状态的栅极电压与截止状态的栅极电压电压差为Vgpp，导通状态下所述主电极间流动的主电流为Ic时，有Vgpp/0.04/Ic以下电阻值的栅极电阻。
再有，按照方案9的发明，提供一种双极半导体元件的驱动方法，该双极半导体元件是带有高压侧主电极、低压侧主电极和控制电极，所述主电极间的耐压为Vbk的绝缘栅型的双极半导体元件，该方法包括在关断所述双极半导体元件时，控制所述控制电极中流动的电流最大值，以便使其总是超过所述主电极间流动的主电流的(Vbk/316)-2倍的工序。
此外，按照方案10的发明，提供一种双极半导体元件的驱动装置，该双极半导体元件是带有高压侧主电极、低压侧主电极和控制电极，所述主电极间耐压为Vbk的绝缘栅型的双极半导体元件，该驱动装置包括给所述控制电极提供驱动信号的栅极驱动电路，和设置在所述控制电极和所述栅极驱动电路之间，在导通状态的栅极电压与截止状态的栅极电压电压差为Vgpp，导通状态下所述主电极间流动的主电流为Ic时，有Vgpp/(Vbk/316)-2/Ic以下电阻值的栅极电阻。
再有，按照方案11的发明，提供一种双极半导体元件的驱动方法，该双极半导体元件是带有高压侧主电极、低压侧主电极和控制电极，相互电导为gm，阈值电压为Vth的绝缘栅型的双极半导体元件，该驱动方法包括在使所述双极半导体元件导通，以便所述主电极间流动主电流Ic时，在所述主电极间的电压下降至1/2以前，将所述控制电极的电压上升至(Vth+Ic/gm)以上的工序。
此外，按照方案12的发明，提供一种半导体元件，该半导体元件是由带有高压侧主电极、低压侧主电极和绝缘栅型的控制电极，且相互并联连接的多个双极半导体元件构成的模块型半导体元件，该模块型半导体元件包括相对于分别包括一个以上的所述双极半导体元件的多个元件组，设置在每个所述元件中且与所述元件组的所有双极半导体元件的控制电极连接的所述元件组有相同数的栅极电极部分，设置在每个所述元件组中且与所述元件组的所有双极半导体元件的低压侧主电极连接的所述元件组有相同数量的发射极电极部分，与所有所述高压侧主电极连接的高压侧端子，和与所述发射极电极部分分别连接的低压侧端子。
此外，按照方案12的半导体元件，可以使在一个所述元件组中包括的所述双极半导体元件的个数为10个以下。
再有，按照方案12的半导体元件可以备有设置在每个所述元件组中且与分别连接所述元件组的栅极电极部分和发射极电极部分的所述元件组有相同数的栅极驱动电路。
此外，按照方案13的发明，提供一种半导体元件，该模块型半导体元件包括带有高压侧主电极、低压侧主电极和控制电极的绝缘栅型的双极元件，和在所述双极元件的主电极间反向连接的回流二极管芯片，在所述主电极间流过所述回流二极管芯片的电流路径的最短长度比在所述主电极间流过所述双极元件的电流路径的最短长度短。
而且，作为同样的结构，在备有带有高压侧主电极、低压侧主电极和控制电极的绝缘栅型的双极元件，和在所述双极元件的主电极间反向连接的回流二极管芯片的模块型半导体元件中，可以使所述各双极元件的各个高压侧主电极与一个高压侧端子连接，所述各双极元件的各个低压侧主电极与一个低压侧端子连接，在所述高压侧端子和所述低压侧端子之间，流过所述各回流二极管的电流路径的最短长度比任何一个双极元件的电流路径的长度短。
此外，按照方案14的发明，提供一种驱动装置，该驱动装置用于驱动由带有高压侧主电极、低压侧主电极和控制电极的多个芯片相互并联连接构成的绝缘栅型的双极半导体元件，该驱动装置包括产生用于所述驱动的输入信号的输入信号发生装置，设置得于每个所述各芯片连接在所述控制电极及所述低压侧主电极上，放大从所述输入信号发生装置接受的输入信号，将得到的放大信号输出给对应的控制电极的多个栅极驱动电路，和设置在所述各栅极驱动电路和所述各芯片之间，有不足10Ω电阻值的多个栅极电阻。
而且，按照方案14的驱动装置，可以使所述输入信号发生装置分别设定导通时输入信号的上升时间和关断时的下降时间。
此外，按照方案14的驱动装置，可以备有与所述各栅极电阻并联反向连接的多个二极管。
而且，按照方案14的驱动装置，可以备有检测所述主电极间的电压，在检测结果超过预定值时，在所述控制电极上进一步增加关断栅极电流的关断栅极电流施加装置。
此外，按照方案15的发明，提供一种模块型的半导体元件，该模块型半导体元件备有带有高压侧主电极、低压侧主电极和绝缘栅型的控制电极，并相互并联连接的多个双极元件芯片，作为所述各双极元件芯片，使用所述控制电极的焊盘(pad)位置不同的两种以上的芯片。
而且，按照方案16的发明，提供一种模块型的半导体元件，该模块型半导体元件备有带有高压侧主电极、低压侧主电极和绝缘栅型的控制电极，并相互并联连接的多个双极元件芯片，该模块型半导体元件包括靠近所述控制电极的焊盘且配置在所述各双极元件芯片之间的绝缘基板，在绝缘基板上印刷形成的栅极布线图形部分，和将所述栅极布线图形部分与所述控制电极电连接的栅极布线。
此外，按照方案17的发明，提供一种模块型半导体元件，在按照方案16的模块型半导体元件中，该半导体元件备有与所述栅极布线图形平行地在所述绝缘基板上印刷形成的控制用发射极布线图形部分，和与所述栅极布线大致平行设置的，将所述控制用发射极布线图形部分与所述低压侧主电极的焊盘电连接的控制用发射极布线。
而且，按照方案18的发明，提供一种双极半导体元件的驱动方法，该双极半导体元件是带有高压侧主电极、低压侧主电极和控制电极，具有耐压VB的绝缘栅型的双极半导体元件，该驱动方法包括在所述控制电极和向所述控制电极提供驱动信号的栅极驱动电路之间，相对于所述双极半导体元件的有效面积1cm2，设置具有200Ω以下或(所述耐压VB/107)Ω以下电阻值的栅极电阻，在关断所述双极半导体元件时，所述主电极间的电压上升至所述耐压VB的34％以上之前，将所述控制电极的电压下降至所述双极半导体元件的阈值电压Vth以下的工序。
此外，按照方案19的发明，提供一种双极半导体元件的驱动装置，该双极半导体元件是带有高压侧主电极、低压侧主电极和控制电极、具有耐压VB的绝缘栅型的双极半导体元件，该驱动装置包括向所述控制电极提供驱动信号的栅极驱动电路，和设置在所述控制电极和所述栅极驱动电路之间，相对于所述双极半导体元件的有效面积1cm2，具有200Ω以下或(所述耐压VB/107)Ω以下电阻值的栅极电阻。
再有，按照方案20的发明，提供一种双极半导体元件的驱动装置，该双极半导体元件是带有高压侧主电极、低压侧主电极和控制电极的绝缘栅型双极半导体元件，该驱动装置包括向所述控制电极提供驱动信号的栅极驱动电路，以及设置在所述控制电极和所述栅极驱动电路之间，在导通状态的栅极电压与截止状态的栅极电压的电压差为Vgpp，所述双极半导体元件的元件平均有效面积每1cm2的栅极电荷为Qg时，相对于电压差Vgpp每1V的栅极电荷(Qg/Vgpp)＝0.02[μF/cm2]，具有20Ω以下电阻值的栅极电阻。
再有，本发明中所述的关断指通常工作(额定工作)情况下的关断。
(作用)
因此，按照方案1的发明，通过构成以上那样的装置，在关断双极半导体元件时，在主电流移动至下降时间之前，通过将控制电极的电压下降至双极半导体元件的阈值电压Vth以下，能够在主电极间的电压上升前停止电子注入，提高电流密度的稳定性，从而可以阻止电流集中和振荡，提高可靠性。
此外，按照方案2的发明，在主电流移至下降时间前，由于在控制电极的电压波形中出现的密勒时间结束，所以可以使与方案1相同的作用奏效。
而且，按照方案3的发明，在关断双极半导体元件时，在主电极间的电压进入过冲区域前，由于将控制电极的电压下降至双极半导体元件的阈值电压Vth以下，所以可以使与方案1相同的作用奏效。
此外，按照方案4的发明，在关断双极半导体元件时，在主电极间的电压上升至截止状态施加电压Vcc的1/10以上之前，由于将控制电极的电压下降至双极半导体元件的阈值电压Vth以下，所以可以使与方案1相同的作用奏效。
再有，按照方案5的发明，在关断双极半导体元件时，在主电极间的电压上升至截止状态施加电压Vcc的1/10以上之前，由于使控制电极的电压波形中出现的密勒时间结束，所以可以使与方案1相同的作用奏效。
此外，按照方案6的发明，相对于分别包括一个以上的双极半导体元件的多个元件组，设置在每个元件组的各栅极驱动电路对元件组内所有双极半导体元件的控制电极提供驱动信号，由此可以降低布线的寄生电感，并且可以容易且可靠地使与方案1相同的作用奏效。
再有，按照方案7的发明，在关断双极半导体元件时，由于控制控制电极中流动电流的最大值，使其总是超过主电极间流动的主电流的0.04倍，所以可以容易且可靠地使与方案1相同的作用奏效。
此外，按照方案8的发明，由于将栅极电阻的电阻值规定为Vgpp/0.04/Ic以下的低值，所以可以使关断时的栅极电荷急速地放电，可以容易且可靠地使与方案1相同的作用奏效。
再有，按照方案9的发明，在关断双极半导体元件时，由于控制控制电极中流动电流的最大值，使其总是超过主电极间流动的主电流的(Vbk/316)-2倍，所以可以容易且可靠地使与方案1相同的作用奏效。
此外，按照方案10的发明，由于将栅极电阻的电阻值规定为Vgpp/(Vbk/316)-2/Ic以下的低值，所以可以将关断时的栅极电荷急速地放电，可以容易且可靠地使与方案1相同的作用奏效。
再有，按照方案11的发明，在使双极半导体元件导通，以便主电极间流动主电流时，由于在主电极间的电压下降至1/2以前，将控制电极的电压上升至电流饱和栅极电压(Vth+Ic/gm)以上，所以除可以抑制封装内芯片间的电流波动、振动外，还可以使串联情况下的电压分担一致。
此外，按照方案12的发明，由于在各元件组中设有栅极电极部分和发射极电极部分，可以使各栅极电极部分分别连接栅极驱动电路，同时使各发射极电极部分分别连接栅极驱动电路，所以可以实现容易并可靠地使与方案1相同作用奏效的双极半导体元件。
此外，按照方案12的发明，在使一个元件组中包括的双极半导体元件的个数为10个以下的情况下，由于制造容易，驱动也容易，所以可以容易并可靠地使上述作用奏效。
再有，按照方案12的发明，在设置在每个元件组中的各栅极驱动电路分别与栅极电极部分和发射极电极部分连接的情况下，由于可以降低布线的寄生电感，所以可以容易并可靠地使上述作用奏效。
此外，按照方案13的发明，由于在主电极间通过回流二极管的电流路径的最短长度比主电极间流过双极元件的电流路径的最短长度短，所以可以降低布线的寄生电感，可以容易且可靠地使与方案1相同的作用奏效。
而且，作为同样的结构例，在高压侧端子和低压侧端子之间流过各回流二极管芯片的电流路径的最短长度的最大值比流过任何一个双极元件的电流路径的最短长度短的情况下，可以使与方案13相同的作用奏效。
而且，按照方案14的发明，由于输入信号发生装置产生用于驱动的输入信号，各栅极驱动电路放大从输入信号发生装置接收的输入信号，将得到的放大信号输出给对应的控制电极，所以可以降低因芯片的低压侧主电极的布线中存在的寄生电感造成的控制电极电位变化的影响，可以稳定地控制主电流。此外，通过使栅极电阻有低值，在关断时主电极间的电压上升之前，使控制电极的电压下降至阈值电压以下的所述驱动方法成为可能，所以可以使与方案13相同的作用奏效。
此外，按照方案14的发明，在输入信号发生装置中，在可以分别设定导通时输入信号的上升时间和关断时的下降时间的情况下，除了上述作用，还可以将导通时和关断时的驱动最佳化。
再有，按照方案14的发明，在各二极管与各栅极电阻并联反方向连接的情况下，除了上述作用，还可以在导通时利用栅极电阻抑制电流变化率di/dt，而在关断时利用二极管将栅极电荷急速地放电。
此外，按照方案14的发明，由于关断栅极电流施加装置检测主电极间的电压，在检测结果超过预定值时，控制电极上进一步增加关断栅极电流，除了上述作用，还能够在主电极间的电压上升之前，更可靠地进行栅极驱动的低电感化，可以迅速抑制主电流的振动，消除元件的电流集中，使得元件不容易损坏。
此外，按照方案15的发明，作为各双极元件芯片，由于使用控制电极的焊盘位置不同的两种以上的芯片，所以通过例如将控制电极的焊盘集中在中央那样点对称地配置芯片，使栅极布线的长度达到最小，可以使栅极的电感最小化。
而且，按照方案16的发明，由于在芯片排列的间隙部分通过绝缘基板配置栅极布线图形，构成为将栅极布线图形和控制电极通过栅极布线连接的结构，所以可以降低相对于所有芯片栅极的电阻和电感，可以使多个芯片均匀地工作。
此外，按照方案17的发明，由于在绝缘基板上配置控制用发射极布线图形，构成为与栅极布线平行地将控制用发射极布线图形部分和低压侧主电极的焊盘通过控制布线连接的结构，所以除了方案16的作用，还可以正确地取出所有芯片的低压侧主电位(发射极电位)，将各芯片的发射极电位均匀化，同时栅极布线和控制用发射极布线相互反向地流动电流，可以降低互感。
再有，按照方案18、19的发明，在控制电极和对控制电极提供驱动信号的栅极驱动电路之间，通过相对于双极半导体元件的有效面积1cm2，设置有200Ω以下或(耐压VB/107)Ω以下电阻值的栅极电阻，在导通开始时高压侧主电压(集电极电压)的dv/dt陡峭，而在关断双极半导体元件时，由于在主电极间的电压上升至耐压VB的34％以上之前，使控制电极的电压下降至双极半导体元件的阈值电压Vth以下，阻止闭锁超载，同时在关断中途利用雪崩现象形成碰撞离子化区域，使dv/dt下降，所以可以降低集电极电压的过冲。
再有，按照方案20的发明，由于备有对控制电极提供驱动信号的栅极驱动电路，和设置在控制电极和栅极驱动电路之间，在导通状态的栅极电压和截止状态的栅极电压的电压差为Vgpp，双极半导体元件的平均元件有效面积每1cm2的栅极电荷为Qg时，相对应平均电压差Vgpp每1V的栅极电荷(Qg/Vgpp)＝0.02[μF/cm2]，有20Ω以下电阻值的栅极电阻，所以可以使与方案18、19相同的作用奏效。
附图说明
图1是说明本发明第一实施例的半导体元件的驱动方法的波形图。
图2是表示同一实施例中IGBT内部状况的剖面图。
图3是说明同一实施例中电流不均匀的消失的波形图。
图4是表示同一实施例中并联连接时IGBT内部状况的剖面图。
图5是表示同一实施例中串联连接时IGBT内部状况的剖面图。
图6是表示同一实施例中集电极电流之差对于比率IG(峰值)/Ic的依赖性的图。
图7是同一实施例中用于说明图6的电路图。
图8是表示同一实施例中电压分担之差对于比率IG(峰值)/Ic的依赖性的图。
图9是同一实施例中用于说明图8的电路图。
图10是表示同一实施例中就高耐压元件和低耐压元件比较图6内容的图。
图11是同一实施例中用于说明图10的电路图。
图12是表示同一实施例中电流峰值和集电极电流的比率与元件额定耐压关系的图。
图13是说明本发明第二实施例的半导体元件的驱动方法的波形图。
图14是表示本发明第三实施例的半导体器件的模拟结构的电路图。
图15是表示同一实施例中本发明的驱动方法的关断时的波形图。
图16是表示同一实施例中以往的驱动方法的关断时的波形图。
图17是表示同一实施例中本发明的电阻负载情况的关断时的波形图。
图18是表示同一实施例中以往的电阻负载情况的关断时的波形图。
图19是表示同一实施例中本发明的电感性负载情况的关断时的波形图。
图20是表示同一实施例中以往的电感性负载情况的关断时的波形图。
图21是表示同一实施例中栅极电荷之差与以往比较的图。
图22是表示同一实施例中驱动方法的温度依赖性的波形图。
图23是说明同一实施例中关断损失的波形图。
图24是用于说明本发明第四实施例的以往的电路图。
图25是表示同一实施例中以往的电路图。
图26是表示同一实施例中以往的安装例的剖面图。
图27是表示同一实施例中以往的发射极布线的图。
图28是表示同一实施例中以往的栅极布线的图。
图29是表示同一实施例中寄生电感的容许值与元件耐压的图。
图30是表示同一实施例中寄生电感的容许值与元件耐压的图。
图31是表示同一实施例中寄生电感的容许值与元件耐压的图。
图32是表示采用第四实施例的栅极驱动电路的半导体器件结构的剖面图。
图33是表示同一实施例中图32的立体图。
图34是表示同一实施例中半导体器件的电路图。
图35是表示本发明第五实施例的分割栅极驱动的电路图。
图36是表示同一实施例中栅极电路的电路图。
图37是表示本发明第六实施例的栅极驱动装置结构的模式图。
图38是表示同一实施例中变形结构的模式图。
图39是表示本发明第七实施例的栅极驱动装置结构的电路图。
图40是同一实施例中用于说明效果的表示以往结构的电路图。
图41是表示本发明第八实施例的栅极驱动装置结构的电路图。
图42是表示本发明第九实施例的栅极驱动装置结构的电路图。
图43是同一实施例中用于说明效果的工作波形图。
图44是表示本发明第十实施例的栅极驱动装置结构的电路图。
图45是同一实施例中用于说明应用例的电路图。
图46是同一实施例中用于说明应用例的电路图。
图47是同一实施例中用于说明应用例的电路图。
图48是表示采用本发明第十一实施例的半导体器件的浮栅电路的电路图。
图49是表示本发明第十二实施例门脉冲信号的波形图。
图50是表示本发明第十三实施例的半导体器件的局部结构的电路图。
图51是表示本发明第十四实施例的半导体器件的局部结构的电路图。
图52是模式地表示本发明第十五实施例的模块型半导体元件的芯片排列的平面图。
图53是用于说明同一实施例中IGBT芯片的模式图。
图54是用于说明同一实施例中布线结构的剖面结构的模式图。
图55是表示同一实施例中芯片排列的变形例的平面图。
图56是表示同一实施例中模块结构变形例的平面图。
图57是表示本发明第十六实施例的模块型半导体元件芯片配置的平面图。
图58是同一实施例中用于说明解决课题的表示以往配置的平面图。
图59是表示同一实施例中应用例的平面图。
图60是表示同一实施例中应用例的平面图。
图61是表示同一实施例中应用例的平面图。
图62是表示同一实施例中应用例的平面图。
图63是表示同一实施例中应用例的平面图。
图64是表示同一实施例中应用例的平面图。
图65是表示同一实施例中应用例的平面图。
图66是表示本发明第十七实施例的模块型半导体元件结构的模式图。
图67是表示同一实施例中模块型半导体元件结构的模式图。
图68是表示同一实施例中应用例的模式图。
图69是表示同一实施例中应用例的模式图。
图70是表示同一实施例中应用例的模式图。
图71是表示同一实施例中应用例的模式图。
图72是表示本发明第十八实施例的模块型半导体元件结构的透视图。
图73是表示同一实施例中模块型半导体元件结构的剖面图。
图74是同一实施例中用于说明解决课题的表示以往结构的模式图。
图75是同一实施例中用于说明压接结构的模式图。
图76是表示同一实施例中加压螺钉结构的模式图。
图77是表示同一实施例中变形结构的模式图。
图78是表示本发明第十九实施例的模块型半导体元件及其栅极驱动电路结构的平面图。
图79是沿图78中79-79线箭头看去的剖面图。
图80是表示同一实施例中各芯片的连接结构的模式图。
图81是表示本发明第二十实施例的模块型半导体元件及其栅极驱动电路结构的平面图。
图82是沿图81中82-82线箭头看去的剖面图。
图83是表示同一实施例中各芯片连接结构的模式图。
图84是表示本发明第二十一实施例的模块型半导体元件及其栅极驱动电路结构的平面图。
图85是沿图84中85-85线箭头看去的剖面图。
图86是表示同一实施例中变形结构的平面图。
图87是表示同一实施例中变形结构的平面图。
图88是表示同一实施例中变形结构的平面图。
图89是表示本发明第二十二实施例的模块型半导体元件局部结构的模式图。
图90是表示同一实施例中变形结构的模式图。
图91是表示同一实施例中变形结构的模式图。
图92是表示本发明第二十二实施例中以往的驱动方法的波形图。
图93是表示本发明第二十二实施例的驱动方法的波形图。
图94是用于说明同一实施例中以往的雪崩现象的模式图。
图95是用于说明同一实施例中驱动用的雪崩现象的模式图。
图96是表示同一实施例中各元件耐压的栅极电阻的值的特性图。
图97是表示同一实施例中各栅极电荷的栅极电阻的值的特性图。
图98是表示同一实施例中适用条件的特性图。
图99是表示同一实施例中适用条件的特性图。
图100是表示一般的逆变器结构的电路图。
图101是表示以往的IGBT关断波形例的波形图。
图102是用于说明以往的关断动作的表示IGBT结构的剖面图。
图103是表示以往的两个IGBT并联连接结构的电路图。
图104是表示以往的图103所示电路中关断时的波形图。
图105是表示以往的元件内部状况的剖面图。
图106是表示以往的振荡例的波形图。
图107是表示以往的并联连接的模拟结构的图。
图108是表示以往的图107的模拟结果的波形图。
图109是用于说明以往的电压分担不均匀的图。
图110是用于说明以往的电压分担不均匀的图。
图111是用于说明以往的电压分担不均匀的图。
具体实施方式
(第一实施例)
图1是说明本发明第一实施例的半导体元件的驱动方法的波形图，与图101和图104相同的部分被附以相同的符号，并省略其详细说明，其中，对不同的部分重点进行论述。再有，以下各实施例也同样省略重复的说明。
就是说，从企图阻止电流密度的不稳定造成的电流集中和振动现象的观点看，如图1所示，在关断时，本实施例将相互并联连接的多个IGBT的栅极电压在集电极电压VCE上升开始前下降至阈值电压Vth以下。再有，阈值电压Vth是在IGBT中流过集电极电流所必需的栅极电压，具体地说，该电压是在集电极和发射极之间施加集电极电压VCE的状态下，使栅极电压缓缓上升时，集电极电流开始流动时的栅极电压。
此外，换句话说，本实施例可以象下面的(i)所述那样变形，也可以象下面的(ii)(iii)所述那样变形。
(i)在关断时，使以往看到的IGBT模式的密勒时间为0，或缩短其期间，在集电极电压VCE上升前停止电子注入的驱动方法。
(ii)在关断时，在集电极电流Ic移至下降时间前，将栅极电压下降至阈值电压Vth以下，停止电子注入的驱动方法。如图1所示，下降时间是从主电流减少到90％的时刻至减少到10％的时刻的期间。
(iii)在关断时，在集电极电压VCE进入过冲(overshoot)区域前(关断开始后，VCE首次超过转换电路的DC电压前)，将栅极电压降至阈值电压Vth以下，停止电子注入的驱动方法。过冲区域是元件电压VCE比通常的逆变器电路(参照图100)的所加电压VCC高的期间，在该过冲区域期间，存在击穿多这样的问题。
这里，图2表示集电极电压VCE上升期间的IGBT内部的状况。由于在集电极电压VCE上升前将栅极电压降至阈值电压Vth以下，所以在集电极电压VCE上升期间，在高电场区域仅流动空穴，而电子不流动。因此，高电场中的空间电荷密度ρ仅由空穴密度p决定。由于空穴在高电场中按饱和速度vs移动而产生电流Ic，所以空穴密度p和单元电荷量q与空穴饱和速度vs的积为电流。就是说，通过称为空穴密度p的参数，高电场的分布与电流值一对一地对应。如果用式表示这种情况，那么成为下式(3)
ρ＝q(ND+p)
  ＝q·ND+Jvs                  …(3)
此时，集电极电压VCE变为用介电常数εSi除空间电荷密度ρ沿电场的积分，通过集电极电压VCE，电流均匀化机制起作用，使得在IGBT中流动的电流Ic达到一定的值。
因此，在集电极电压VCE上升期间，流过并联连接的IGBT1、2的电流Ic1、Ic2均匀地流动，然后仍保持均匀性。
此外，在并联连接的IGBT1、2间，即使因温度不同产生特性和累积电荷的不同，如图3所示，因这种不同造成的电流不均匀仅在集电极电压VCE上升前出现，而在将栅极电压VG降至阈值电压Vth以下时消失。如图3和图4所示，其理由是由于在将栅极电压VG降至阈值电压Vth以下时没有电子注入，因而仅由空穴的移动决定电流的稳定化机制起作用。
因此，在可能发生击穿的集电极电压VCE上升的状态下，由于电流被均匀化，所以可以将击穿的发生抑制在最小限度。
再有，在串联连接的情况下，这种稳定化的机制也起作用。如图5所示，在串联连接的情况下，由于各IGBT1、2中流动的电流Ic相同，所以按与并联连接情况相反的理由，内部空间电荷密度ρ变得固定。因此，可以使各IGBT上分担的电压固定。
接着，本发明者们查清了栅极驱动时流动的栅极电流最大值(峰值IG(peak))相对于集电极电流Ic的比率IG(peak)/Ic是提高并联连接的各IGBT间电流均匀性的主要条件。
图6是表示各IGBT间的集电极电流之差，对于比率IG(peak)/Ic依赖性的图。根据图6，开关时的集电极电流之差从该比率为0.008(3.3kV元件的情况下)开始改善(B点)，至0.04以上完全消失(A点)。该曲线由实验和模拟获得。但是，在获得该曲线时，如图7所示，为了在并联连接的各IGBT1、2中有意地造成集电极电流Ic1、Ic2的不均匀，将关断时的门信号的输入定时以20ns～50ns左右分开地提供。尽管如此，如果栅极电流(峰值)相对于集电极电流的比率超过0.04，也完全不会引起集电极电流的不均匀。
此外，即使关于串联连接的各IGBT1、2的电压分担，也可获得同样的效果。就是说，如图8和图9所示，从B点，电压分担的不均匀开始改善，在A点0.04时变得最小。虽然各IGBT1、2间电压分担之差因各IGBT1、2的载流子量等特性的不同而未完全变为0，但与以往相比，已大幅度地消除。
下面，说明对高耐压的IGBT与低耐压的IGBT的比较。如图10和图11所示，因耐压不同存在差异。在低耐压的IGBT中，出现比较陡峭的效果，A点和B点之差小，而在高耐压的IGBT中，B点比A点小很多。就是说，在高耐压的IGBT中，在比较小的电流比率下均匀化的效果就开始出现。
图12归纳这些结果，图12中，横轴表示元件的额定耐压，而纵轴表示栅极电流的峰值与集电极电流的比率。
图10所示的A点与图12中水平的0.04的线相当，而B点与图12中右下侧的斜线(VBK/316)-2相当。本发明效果出现的区域首先是比率0.04以上的部分，而局部效果出现的区域在右下侧斜线之上的部分。此外，在IGBT串并联连接下均匀化效果出现的范围是将以上两个区域相加的区域。
如上所述，按照本实施例，在关断IGBT时，在集电极电压VCE上升前，将栅极电压VG降至阈值电压Vth以下，可以在集电极电压VCE上升前停止电子注入，可以提高电流密度的稳定性，阻止电流集中和振荡，从而可提高可靠性。
此外，在关断IGBT时，由于控制栅极电流的最大值，使其总是超过集电极电流Ic的0.04倍，所以可以容易并可靠地使所述效果奏效。
此外，在导通状态的栅极电压和截止状态的栅极电压的电压差为Vgpp时，可以进行栅极电阻RG有Vgpp/0.04/Ic以下电阻值的变形，这种情况下，可迅速地使关断时的栅极电荷放电。
此外，在关断IGBT时，由于控制栅极电流的最大值，使其总是超过集电极电流Ic的(Vbk/316)-2倍，所以可以容易并可靠地使所述电流集中的阻止等效果奏效。同样，可以进行栅极电阻RG有Vgpp/(Vbk/316)-2/Ic以下的电阻值的变形，这种情况下，也可迅速地使关断时的栅极电荷放电。以上讨论以在额定的范围内使用元件为前提，而在保护模式的工作中，不受此限制。
这些发明在两个以上的多芯片情况下和芯片面积大的情况下特别有效，在芯片个数四个以上、芯片面积(有效面积的绝对值)2.5cm2以上时效果更大。此外，对下面说明的VCE(sat)低的元件特别有效。
(第二实施例)
图13是说明本发明第二实施例的半导体元件的驱动方法的波形图。
就是说，本实施例是第一实施例的变形例，与第一实施例相比，尽管电流的稳定性较差，但仍为有效的驱动方法。
具体地说，如图13所示，在关断时，将相互并联连接的多个IGBT的栅极电压在集电极电压VCE上升的中途降至阈值电压Vth以下。再有，所谓集电极电压VCE上升的中途，是集电极电压VCE处于未完全上升的范围，例如，从防止击穿的观点来看，最好上升至元件耐压的1/2之前，或从降低发热的观点来看，最好上升至元件耐压的1/5之前。具体地说，在集电极电压VCE未达到峰值之内，按可以均匀化集电极电流的定时，结束IGBT模式的密勒时间。
换句话说，该驱动方法是缩短以往出现的IGBT模式的密勒时间，在集电极电压VCE的上升中途停止电子注入的驱动方法。
采用这种驱动方法，由于在集电极电压VCE达到峰值时，集电极电流Ic被均匀化，所以也可以获得与第一实施例相同的效果。
(第三实施例)
图14是表示本发明第三实施例的半导体器件的模拟结构的电路图。
就是说，本实施例是第一实施例的具体例，表示模拟结果。
作为该模拟结构，如图14所示，IEGT1、2相互并联连接，IEGT1通过栅极电阻RG1与栅极电源Vpie连接。同样，IEGT2通过栅极电阻RG2与栅极电源Vpies连接。
其中，栅极电源Vpie比栅极电源Vpies领先20ns，通过RG1将关断的门信号供给IEGT1。
此外，在各IEGT1、2的并联电路上，串联连接寄生电感L1、电感性负载Lbig和主电源，在电感性负载Lbig上并联连接整流用二极管。在模拟中使用的IEGT有沟道型MOS栅极(参考文献3：M.Kitagawa et al.“A 4500V Injection Enhanced Insulated Gatebipolar Transistor(IEGT)in a Mode Similar To a Thyristor.”IEEEIEDM.Tech.Digest，pp679-682，1993.参考文献4：I.Omura et al.Carrier injection enhancement effect of high voltage MOS devices -Device Physics and Design Concept-Proc.Of ISPSD’97.，pp217-220，1997)。
下面，对于由这种结构进行的本发明驱动方法的模拟结果，按关断波形、电阻负载、电感性负载、电荷的差异、温度依赖性和关断损失的顺序，一边与以往例比较一边说明。
首先，说明关断波形。图15是表示本发明驱动方法的关断时的波形图(但是，RG＝3Ω)，图16是表示以往的驱动方法的关断时的波形图(RG＝10Ω)。
在本发明的驱动方法中，如图15所示，在关断时，由于p型基层4内的MOS沟道中的电子电流在集电极电压VCE上升前变为0，所以集电极电流稳定。
另一方面，在以往的驱动方法中，如图16所示，在关断时，电子电流在集电极电压VCE上升中流动，集电极电流振荡。
下面，示出使用1700V的IGBT芯片的实验结果。首先，说明电阻负载的情况。负载电阻为10Ω。
在按照本发明的驱动方法(栅极电阻1Ω)，如图17所示，仅在集电极电压VCE上升开始时的短时间发射极电流IE1、IE2分开了，随即均匀化地流动。其结果，在电流均等地在芯片间分担的状态下，进行了电流断路。没有看见栅极电压VG1、VG2的密勒时间。
另一方面，在以往的驱动方法中(栅极电阻50Ω)，如图18所示，在关断过程中，发射极电流IE1、IE2较大地分开流动。其结果，在电流不均匀的状态下进行了电流断路，因而容易造成击穿。栅极电压VG1、VG2可看到平坦的密勒时间，各自的栅极电压逐渐地分开。
下面，说明电感性负载的情况。负载电感值为1mH。
按照本发明的驱动方法(栅极电阻1Ω)，如图19所示，仅在集电极电压VCE上升开始时的短时间内发射极电流IE1、IE2分开了，随即均匀化地流动。没有看见栅极电压VG1、VG2的密勒时间。
另一方面，以往的驱动方法中(栅极电阻50Ω)，如图20所示，在关断过程中，发射极电流IE1、IE2较大地分开流动。其结果，在电流不均匀的状态下进行了电流断路，因而容易造成击穿。栅极电压VG1、VG2可看到平坦的密勒时间。
下面，说明电荷之差(charge difference)。
两个IGBT间的关断时流动的栅极电荷之差，如图21所示，随栅极电阻RG变小而减少，而栅极电阻RG变大则增大。
在本发明驱动方法中采用的小栅极电阻1Ω的情况下，和在以往的驱动方法中使用的普通栅极电阻20Ω的情况下，两个IGBT间的栅极电荷之差，以往的约大3倍。就是说，从这点也说明了本发明的效果，并还可以期待因发热造成的芯片温度差的改善。
下面，说明温度依赖性。
图22表示关断波形的温度依赖性。一般来说，高温会减慢关断过程。慢的开关速度不仅使电流峰值降低，而且还使电压的过冲量降低，但未发现温度造成的根本性的差异，因而可以确认本发明的效果即使在任何温度下也有效。
下面，说明关断损失。
如图23所示，由于本发明的驱动方法没有以往方法中可看到的VCE的缓慢上升模式(～1.9μs)，所以将该期间产生的关断损失大幅度地减少。由此，与以往相比，可以降低关断损失。
(第四实施例)
上述第一～第三实施例主要是与半导体元件的驱动方法有关的实施例。下面，在以下的第四～第十四实施例中，主要说明适合于本发明的驱动方法的栅极驱动电路。
一般来说，在大电流的IGBT封装内，如上所述，为了大电流化，并联配置多个芯片，将外部栅极端子与封装内的多个栅极连接。发射极也经外部端子与内部的多个芯片连接。
在大电流的IGBT封装内，如图24所示，并联连接多个芯片，各芯片的栅极通过栅极电阻RG与图中未示出的栅极驱动电路连接并被驱动。栅极电阻RG通常采用20Ω/100A左右的值。
此外，一般来说，如图25所示，在外部发射极端子E和封装内的芯片发射极之间，由于存在寄生电感LE1～LEn，所以在进行开关动作时，各芯片间的实际发射极和栅极电位Vg1～Vgn变化，产生电位的波动。
LE1～LEn的影响大致如下。Vg1～Vgn的波动，结果作为栅极电压变化的时间性偏差出现。可以按下式求出该时间性偏差。如果从外部供给的栅极电压为VGG，(i＝1～n)，那么
VGG＝Vgi+LEi·dIEi/dt
另一方面，如果IGBTi的跨导为gmi，那么
IEi＝gmi·(Vgi-Vthi)
但是，IEi表示IGBTi的发射极电流值，Vthi表示IGBTi的栅极阈值。
按上式，得到
Vgi＝VGG-LEi·gmi·dVgi/dt
该一阶微分方程式的时间常数为LEi·gmi，以发射极电感LEi与跨导gmi的积表示栅极电压在各个芯片中的延迟。该理论不仅适用于芯片之间，也适用于并联连接的元件之间及一般的MOSFET、MESFET、AC作下的双极晶体管。
这里图26用剖面表示IGBT的安装例。将IGBT配置在散热片(Heat sink)11上，发射极端子E、集电极端子C通过铜制板或棒来连接部件，并与构成的主电路12连接。而且，栅极电极G和发射极电极E用细电缆13与栅极驱动电路14连接。
图27是表示IGBT封装内的发射极布线状况的图。从发射极端子E至芯片的发射极8，在400A元件中有5cm～7cm的布线，而在1200A元件中有10cm以上的布线，发射极的寄生电感LE在30～50nH左右。对于集电极来说，也是同样的。
图28是表示IGBT封装内的栅极布线的图。处于一侧的芯片的栅极布线用细(0.5mm)金属线，长度约为3.5cm，而处于另一侧的芯片布线长度约为10cm。与栅极布线有关的，作为芯片-芯片间的最大电感LG在150nH以上。
在这样的一般安装中，如本发明的图12所述，即使希望IGBT的栅极电流的峰值Ig(peak)达到集电极电流Ic的0.04倍，但由于寄生电感，栅极电压和电流的上升变慢，所以不能达到0.04倍。
再有，如图29所示，该0.04倍随元件的断路电流变高，如不降低寄生电感LG、LE则难以达到。此外，与0.04倍相比，作为能可靠地实施本发明的值有0.1倍，此外，作为有局部效果的值有0.01倍，图30和图31表示在这些值中寄生电感LG、LE的元件断路电流依赖性。无论哪一个情况，在以往的安装中，由于要求高断路电流的元件，其寄生电感LG、LE过高，所以难以实现本发明的驱动方法。
根据以上问题，下面说明本发明第四实施例的栅极驱动电路。
图32是表示采用本发明第四实施例的栅极驱动电路的半导体器件结构的剖面图，图33是图32的立体图，图34是该半导体器件的电路图。该半导体器件在铜基板21上有DBC(直接键合铜)基板22等的进行了两面铜构图的绝缘基板，在该铜图形表面上锡焊IGBT1～4和IGBT5～8的芯片。芯片的背面为集电极，而表面为发射极，在栅极表面上形成有小的栅极集电极焊盘。在芯片的发射极上，将钼板23锡焊在发射极电极上。发射极上的钼板23通过铜板、铜的编织线等构成的梁式引线24相互连接。
在1000A断路的IGBT情况下，直接在上或以150nH(15cm)左右的距离配置栅极驱动电路25，通过梁式引线26连接IGBT1～4的栅极。
因此，由于通过图32和图33所示的梁式引线结构，缩短布线距离，并能够降低寄生电感LE、LG，所以可以容易并可靠地实现本发明的驱动方法。在这种情况下，特别是在IGBT1～4、IGBT5～8的各自的四个芯片构成的各组内，可有效地降低LE。再有，图中省略了对栅极电路的发射极布线。
此外，在本实施例中，是将栅极电路分成两个，但如下面的实施例所示，相对于分割数m，L的实际值经分割尺寸变小至1/m，其中流过的电流变为1/m。其结果，关断、导通时的寄生电感L的效果可以减小至1/m2。
在以上说明中，有关栅极电流值，以IGBT的芯片的栅极电容CG每芯片平均有效面积1cm2约20～30nF的现状为前提。在将来该值显著减小的情况下，栅极电流值当然也按比例变小，但仍可获得同等的效果，此外，如果栅极电流相同，栅极电容CG变小，所以前面所述的发明效果变大。
(第五实施例)
本实施例是考虑仅靠第四实施例的梁式引线结构中不能降低寄生电感的情况下，或在技术上、成本上不能使用梁式引线的情况下，通过将栅极驱动电路的内部按每个IGBT或分成组的每个IGBT组进行分割，实现布线距离的缩短，和降低寄生电感LG、LE(图34)。
由此，例如在两分割的情况下，可在300nH(30cm)左右的距离上配置栅极驱动电路单元，而在四分割的情况下，可在600nH(60cm)左右的距离上进行配置。再有，从制造和驱动的容易性观点来看，一个IGBT组中包括的IGBT个数最好在10个以下。
图35是有关分割栅极驱动器的电路图。该分割栅极驱动器由与所有IGBT的栅极连接的主栅极电路31和与各个IGBT或分成组的IGBT组独立连接的分割栅极电路321～32n构成。
其中，主栅极电路31在输入侧有信号端子S和接地端子GND，在输出侧有栅极端子G和发射极端子E，栅极端子G与所有的IGBT栅极连接，而发射极端子E与所有的IGBT发射极连接。但是，也可以省略主栅极电路31，由分割栅极电路321～32n进行所有的控制。
分割栅极电路321～32n在输入侧有信号端子S和接地端子GND，各信号端子S通过信号线33相互连接，同样，各接地端子GND通过信号线33的屏蔽罩34相互连接。
此外，分割栅极电路321～32n在输出侧有栅极端子G和发射极端子E，各栅极端子G分别与IGBT的栅极连接，而各发射极端子分别与IGBT的发射极连接。
由于各栅极电路31、321～32n的输出侧(图36)分别绝缘，或AC绝缘，所以在IGBT或每个IGBT组即使发射极电位变动，穿过彼此的电流也不流动，对实际的栅极电压(芯片上实际施加的栅极电压)上不产生影响。
图36是各栅极电路31、321～32n的电路图。输入侧和输出侧通过L被AC绝缘。此外，利用电位移动电路，即使输出侧的发射极电流变动大，来自输入侧的信号仍可靠地被传送。
此外，为了避免主栅极电路31和分割栅极电路321～32n的争用，可以有MOSFET1和MOSFET2同时变为截止状态的不灵敏模式。再有，在通常的栅极电路中，不存在这种不灵敏模式。这种不灵敏模式在希望导通速度变慢，使得在二极管中没有负担的情况下特别有效。
因此，通过设置这样的分割栅极驱动器，可以进一步降低寄生电感LE、LG，可以容易并可靠地实施本发明的驱动方法。
关于提供给图35中的主栅极电路31和分割栅极电路321～32n的信号定时，除图中所示以外，下面那样的定时也有效。图35中，与主栅极电路31相比，分割栅极电路321～32n的一方的关断定时要早一些。这是因为作为本发明的主要因素，出于将栅极电压迅速降至Vth的这样的动作的考虑之故。但是，在栅极电路的能力不能那样高的情况下，在主栅极电路31先前缓慢地下降栅极电压，估计集电极电压VCE的上升定时，用分割栅极电路321～32n陡峭地下降栅极电压的方法是有效的。
此外，即使在导通时也采用本发明的情况下，当然不需要不灵敏模式，图36的电路也可以按此简化。向分割栅极电路321～32n的不灵敏模式移动的定时变得比图35中主栅极电路31快一些，但在这种情况下，导通的定时由主栅极电路31来决定。在由供给分割栅极电路321～32n的信号(SHARD)决定的情况下，期望向不灵敏模式移动的定时比主栅极电路31导通的定时靠后。
在图35中，将分割栅极电路321～32n分别作为单元构成，由同轴电缆供给信号，但即使在整个同一印刷电路基板上进行构筑，也可以获得相同的效果。此时，就不一定需要同轴电缆。
在使用这种印刷电路基板的情况下，与图35相比，失去了配置的自由度，但在成本方面和安装的简单化方面有优势。
此外，在电路上还可将图36所示的输入侧的第一段(Tr1、2)至第二段(Tr1～4)共用化，而以后进行分割，除可以期待完全相同的效果外，结构也变得简单。
在图36的电路中，将输入侧和输出侧由L进行AC绝缘，但代替L，如果使用近年来变得便宜的将初级、次级间绝缘的小形DC-DC转换器、AC-DC转换器和调节器，那么有绝缘变得更完全，误动作概率下降的效果。
为了完全达到图35中的各栅极电路31、321～32n的绝缘，作为其它方法，可考虑光学传输信号。就是说，在图36的输入侧设置受光部分，代替同轴电缆使用光缆。此外，也可以代替光缆使用光电耦合器。此时，各栅极电路的电源至少必须AC绝缘，但在图36的输入、输出侧不必用L进行AC绝缘。
将来，在芯片面积变大的情况下，也可考虑对芯片上的每个区域进行分割栅极驱动。就是说，例如在芯片上分割成四个区域，相对于各个区域，只要配置独立的栅极驱动，或简单地对各区域配置栅极电阻，都有效果。
再有，本实施例也可以应用于在各IGBT芯片的集电极和发射极间附加连接反方向回流二极管芯片的结构。在这种情况下，从降低布线的寄生电感的观点看，集电极和发射极间流过回流二极管芯片的电流路径的最短长度最好比主电极间流过双极元件的电流路径的最短长度短。
作为补充，从降低布线的寄生电感的观点看，最好是集电极端子和发射极端子间流过各回流二极管芯片的电流路径的最短长度的最大值比流过任何一个IGBT的电流路径的最短长度短。
此外，本实施例的IGBT有多个栅极电极，再有，由于备有比集电极端子(或发射极端子)数多的栅极电极端子，所以本发明的分割栅极驱动成为最佳结构，通过进行具体的安装，可以实现最佳结构的IGBT模块。
(第六实施例)
图37是表示本发明第六实施例的栅极驱动装置结构的模式图。从第五实施例所述的完全达到各栅极电路绝缘的观点来看，本实施例是采用光电耦合器的栅极驱动装置的具体例。
该栅极驱动装置包括：产生驱动用的驱动信号的信号源41，将从信号源41接收的驱动信号转换成光信号并进行发射的光发射部分42，将通过来自光发射部分42的光导纤维电缆43接收的光信号转换成电流信号的光电耦合器驱动电路44，用光电耦合器45电绝缘并接收来自光电耦合器驱动电路44的电流信号，根据该接收信号驱动各IGBT1～IGBT4栅极的四个栅极驱动电路461～464，和与各栅极驱动电路461～464连接的共用正侧和负侧直流电源47、48。
其中，光发射部分42有光发射模块驱动电路42a和光发射模块42b，利用光发射模块驱动电路42a，将来自信号源41的驱动信号转换成可变为光发射模块42b驱动信号的电平，利用光发射模块42b，将转换后的驱动信号转换成光信号，送给光导纤维电缆43。
光电耦合器驱动电路44有将正电压主要供给各栅极驱动电路461～464中的各光电耦合器45的初级侧阳极的直流电源44a，将光导纤维电缆43上的光信号转换成电信号的光接收模块44b，和将该电信号供给各光电耦合器45的初级侧阴极的各逆变器44c等。
由于各栅极驱动电路461～464彼此为同一结构，所以这里以栅极驱动电路461为例进行说明。
栅极驱动电路461包括：使正侧和负侧直流电源47、48与后段的各放大部分等交流绝缘的电感L；光电耦合器45的负侧直流电源49；电绝缘从光电耦合器驱动电路44接收的电流信号，同时作为驱动信号将其发送给后段的电压放大部分50的光电耦合器45；电压放大该驱动信号，供给电流放大(射极跟随器)部分51的电压放大部分50；电流放大被电压放大的驱动信号，供给输出部分52的电流放大部分51；和根据被电流放大的驱动信号，驱动MOSFET1、2，将栅极信号输出给IGBT1，同时共用侧的Co点与IGBT1的发射极直接连接的输出部分52。
利用这种结构，可以获得以下效果。
就是说，利用电感L，由于使输出部分52的Co点的电位与正侧直流电源47和负侧直流电源48交流绝缘，所以可以将各栅极驱动电路461～464的各电源47、48共用化。但是，最好将各电源47、48分别设置在各栅极驱动电路461～464中(这种情况下，作为电源，最好使用DC-DC转换器和稳压器等)。此外，代替电感L，即使连接电阻，也可以获得同样的效果。
此外，各栅极驱动电路461～464和光电耦合器驱动电路44通过光电耦合器45电绝缘，由于光发射模块42b和光接收模块44b之间也通过光信号连接，所以在各栅极驱动电路461～464的接地端和IGBT1～4侧的发射极上即使有寄生电感，也能可靠地使输出部分的MOSFET1、2工作，在各IGBT1～4的发射极和栅极之间可以施加栅极电压Vg。
此外，即使信号系统中重叠噪声，但利用光电耦合器45的同相除去能力(CMMR：common mode rejection ration)，可以大幅度地降低噪声造成的栅极驱动电路461～464的误动作。
而且，由于独立于电源系统进行光传送，在开关时电流不通过电源的迂回主电流电源和接地布线流动，所以可以防止雷击和大电流开关造成的误动作。
再有，如图38所示，本实施例也可以变形为并联设置与各栅极驱动电路461～464相同数(这里为四个)的光发射模块42b1～42b4，各光发射模块42b1～42b4将光信号通过各光导纤维电缆431～434供给各栅极驱动电路461～464内的光接收模块44b的构成。按这种变形结构，由于四个光信号分别通过光导纤维电缆431～434独立传送，所以可以实现更稳定的栅极驱动。
此外，图中是各栅极驱动电路461～464的分散接地，各栅极驱动电路461～464可以有各自的电位。
(第七实施例)
图39是表示本发明第七实施例的栅极驱动装置结构的电路图。本实施例是第六实施例的变形例，代替光电耦合器45，备有差动电路53。
此外，电压放大部分50a为单级电路结构，省略了加速电容器和电阻。
按照以上结构，与以往的图40不同，由于在输入级设有差动电路53，所以即使在栅极驱动电路461～464侧的发射极中有寄生电感，也可以可靠地使输出部分52的MOSFET1、2工作，可以在IGBT1～IGBT4的发射极和栅极之间施加栅极电压。
此外，由于在输入级使用差动电路53，所以即使信号系统中重叠噪声，但由于利用差动电路53的同相除去作用除去噪声，所以可以大幅度地降低因噪声造成的栅极驱动电路461～464的误动作。
此外，由于可以在差动电路53的发射极侧控制电流，所以可以减少电流消耗，可以使电源小型化。因此，可以提高设计裕度，可以大幅度地扩大应用范围。再有，由于电流不通过电源和接地布线流动，所以可以防止雷击和大电流开关时的误动作。
(第八实施例)
图41是表示本发明第八实施例的栅极驱动装置结构的电路图。本实施例是第七实施例的变形结构，差动电路53a将内部构成两级结构。此外，与此对应，如图所示，电压放大部分50b附加有电阻和二极管。
利用这种结构，除了第七实施例的效果，还可以获得如下所述的效果。
除去输出部分52的MOSFET1、2，由于使开关动作不进行饱和动作而进行非饱和动作，所以没有因栅极驱动电路461～464的累积时间造成的延迟，可以获得高速稳定的驱动波形。
特别是由于该栅极驱动电路461～464不使用加速电容器，所以即使从一个信号源41使多个栅极驱动电路461～464动作，也不会产生因各栅极驱动电路461～464间的开关元件的累积时间造成的定时偏差。
并且，除电源47、48侧和输出部分52的MOSFET1、2的输入侧的电容器外，由于该栅极驱动电路461～464不使用电容器，所以不会出现IGBT1～IGBT4的开关噪声的影响，可以实现高速且稳定的开关。
而且，由于电路结构在正侧和负侧间对称，所以对于噪声不容易进行误动作。此外，由于利用电感L，使正侧直流电源47和负侧直流电压48及后级的各电路53、50～52交流绝缘，所以可以按少于栅极驱动电路461～464的个数实现信号源41和电源47、48，而且，有将信号源41和电源47、48分别一对一地共有化的优点。
(第九实施例)
图42是表示本发明第九实施例的栅极驱动装置结构的电路图。本实施例是第七实施例的变形结构，由运算放大器实现差动电路53b，将后级的电压放大部分50c和电流放大部分51a内的电路按正侧负侧对称地并联配置构成。此外，在各直流电源47、48和电压放大部分50c之间，以及电压放大部分50c和电流放大部分51a之间，插入有电感L。
利用这种结构，除了第七实施例的效果，还可以获得以下所述的效果。
在电源系统中，由于插入两段电感L，将各直流电源47、48侧和输出部分52a侧交流绝缘，所以可以获得与上述效果相同的效果。
图43是表示在IGBT1～IGBT4的发射极侧插入寄生电感进行开关动作时的动作波形图。如图所示，由于在栅极驱动电路461～464的接地端与IGBT1～IGBT4之间有寄生电感，所以在接地端和栅极之间的电压中，产生达到60V的振动波形，但在IGBT1～IGBT4的发射极和栅极之间可靠地施加着门脉冲。
就是说，按照本实施例，如从波形图的图43所确认的那样，可以减小因IGBT1～IGBT4的发射极寄生电感造成的栅极电位变化的影响，可以流过没有电流集中的稳定的主电流，从而可以阻止IGBT元件的击穿。
(第十实施例)
图44是表示本发明第十实施例的栅极驱动装置结构的电路图。本实施例是第七实施例的变形结构，由使用包括初级两个偏置晶体管Q1、Q2的共计六个晶体管Q1～Q6的电流型差动电路来实现差动电路50d。
此外，将IGBT1～IGBT4与栅极驱动电路461～464间的栅极电阻(图中未示出)规定为IGBT元件的平均元件有效面积每1cm2在15Ω以下的电阻值。
按照这种结构，除了第七实施例的效果，还利用初级的两个偏置晶体管Q1、Q2，可以去除初级的不灵敏区域，可以使相对于阈值电压Vth的精度提高。
此外，由于将栅极电阻规定为平均元件有效面积每1cm2在15Ω以下，所以容易并可靠和均匀地开关所有的IGBT1～IGBT4，可以大幅度地增大断路电流。
下面，以采用图44所示的栅极驱动装置为例，叙述IGBT1～IGBT4的周边结构。再有，以下应用例涉及栅极电阻为平均元件有效面积每1cm2在15Ω以下的情况。
图45是表示带有反向并联二极管Df的IGBT1、IGBT2和其RC缓冲器电路的电路图。在邻近IGBT1、IGBT2的元件模块内，配置RC缓冲器电路的电容器C。该电容器C的值相对于100A～200A的断路电流有10nF～66nF较小的值(以往，相对于100A～200A为100nF～300nF)。
再有，根据要回避伴随小栅极电阻的因大的dv/dt造成击穿的观点，设定电容器C的值，以便获得与以往栅极电阻情况相同程度的dv/dt。通过这种电容器C值的设定，可以减少元件的损失，此外，可以提高逆变器的效率。再有，电阻R在5Ω左右，也可以省略。此外，也可以使用充放电型CRD缓冲器。
此外，如图所示，根据可以提高电流断路能力的观点，也可以兼用箝位缓冲器电路CS。
而且，如图46所示，图45的RC缓冲器电路也可以在电阻R上并联连接二极管D，变形为LCD缓冲器电路。在该LCD缓冲器电路中，也可以串联连接IGBT元件。再有，阳极扼流器AL相对于1000A在1μH以下，最好在0.5μH以下。
此外，图47是表示对NPC(三电平逆变器、中间点箝位电路)应用例的电路图。通过使用虚线d围成的二极管D部分为一个封装，降低电感，可以增大缓冲器电路的效果。在IGBT元件中，通过并联连接适当的与上述同样小值的电容器C(或CR缓冲器电路或CRD缓冲器电路)，可使用小值的栅极电阻Rg，从而可以提高效率，提高电流断路能力。
(第十一实施例)
图48是表示用于本发明第十一实施例的半导体器件的浮置栅极电路的电路图。
该浮置栅极电路相对于与负载LD相互并联连接的n个IGBT1～n的芯片或元件，备有相同数的n个栅极驱动电路601～60n。在各栅极驱动电路601～60n上，连接产生门脉冲信号的共用脉冲发生电路70。
其中，栅极驱动电路601～60n包括：使用放大从脉冲发生电路输入的门脉冲信号的运算放大器611～61n作为差动放大电路的电压放大器621～62n；电流放大由电压放大器621～62n放大的门脉冲信号，并输出给栅极电阻RG1～RGn的电流放大器631～63n。
电流放大器631～63n的输出阻抗按芯片平均有效面积每1cm2在十分低的数Ω至1Ω以下，通过栅极电阻RG1～RGn，IGBT1～n的栅极可以高速地进行导通和关断驱动。再有，栅极电阻RG1～RGn对应于本发明的驱动方法有通常值的1/10左右的电阻值。
由于封装内的芯片发射极和外部发射极端子用布线引线连接，所以在各芯片中存在数nH～几十nH的寄生电感LE1～LEn。
其中，在不使用本实施例的浮置栅极电路驱动IGBT1～n的情况下，栅极驱动电路的共用侧与封装外部的发射极端子连接。由此，关断时因所述寄生电感LE1～LEn的影响，各芯片的发射极和栅极间的实际栅极电位会变化。
但是，在本实施例中，为了减小寄生电感LE1～LEn的影响，用运算放大器611～61n接收来自脉冲发生电路70的门脉冲信号，并使各栅极驱动电路601～60n的共用侧直接连接各IGBT1～n芯片的发射极，该结构使发射极和栅极间的实际栅极电位不改变，在发射极和栅极之间可以施加预定的栅极电压。
此外，由于栅极电阻RG1～RGn为通常的1/10左右的低电阻值，所以可以将栅极输入电容的电荷迅速地放电。
其结果，可以迅速消除因各芯片中流动的主电流振动造成的失衡，可以使主电流稳定并实现均匀化。此外，与用通常值的栅极电阻驱动的情况相比，没有安全工作区域的下降和可控制电流的降低，可以做到使元件不易击穿。并由此可提高设计裕度，可以大幅度地提高使用方便性。
如上所述，按照本实施例，通过将绝缘栅极半导体元件的栅极驱动电路浮置在每个601～60n芯片中，并且以低阻抗进行驱动，就没有因封装内的发射极和栅极间的布线产生的寄生电感LE1～LEn的影响，可以迅速抑制主电流的振动，可以防止元件的击穿。
再有，栅极驱动电路601～60n也可以构成为不按各芯片的驱动，而集中各芯片构成组，驱动各组的芯片组的结构，即使这样仍可同样实施本发明，与以往的驱动方法相比，可以改善电流的失衡。
(第十二实施例)
图49是表示用于本发明第十二实施例的半导体器件的栅极驱动电路输出的门脉冲信号的波形图。
就是说，本实施例是第十一实施例的变形例，脉冲发生电路70构成为有可分别设定门脉冲信号的上升时间和下降时间的功能。
再有，如上述那样由脉冲发生电路50产生的门脉冲信号通过栅极驱动电路601～60n放大，施加给各IGBT的栅极。
其中，栅极电阻RG越小，开关时间就越短，开关损失就低。此外，如果栅极电阻RG变小，那么由于上升时间和下降时间变快，所以开关时的电流变化率变大。因此，在关断时，有时与元件并联连接的傍路二极管(回流二极管)击穿。
在本实施例中，由于使栅极信号在关断时的下降时间迅速，而使导通时的上升时间如图49所示那样缓慢，所以解决了上述问题。这样，由于实施了栅极驱动的低阻抗化，所以在关断时可以容易并可靠地获得与第十一实施例相同的效果。
此外，与数字电路的第五实施例相比，本实施例由于可以设定更细致的门脉冲信号，所以可以进一步实现栅极驱动的最佳化。此外，由于可以低阻抗模拟地施加门信号，所以成为保护功能和损失的最佳化等今后智能化的基本结构。
(第十三实施例)
图50是表示本发明第十三实施例的半导体器件的局部结构的电路图，表示在图48的结构中，在栅极电阻RG上并联连接反方向的二极管D的电路。
由此，在导通时栅极电阻RG串联连接，抑制导通时电流变化率di/dt。另一方面，在关断时，通过二极管D，在低阻抗下更多地流入电流，与第十二实施例同样，可以使栅极输入电容的电荷迅速地放电。
(第十四实施例)
图51是表示本发明第十四实施例的半导体器件的局部结构的电路图，在图48的结构中，附加计测IGBT集电极电压的检测电路71，和自栅极驱动电路60与栅极电阻RG并联地同栅极连接且受检测电路71控制的开关元件72。
由此，检测电路71计测发射极和集电极电压，在计测结果超过预定电压时，对开关元件72输出导通信号。
开关元件72与负电源连接，如果接收来自检测电路71的导通信号，就变为导通状态，使阻抗下降，并使负电源与栅极连接，进一步使关断时的电流流入。再有，作为开关元件72，可使用MOSFET和晶体管等。
按照本实施例，在集电极电压VCE上升前，可进一步可靠地进行栅极驱动的低阻抗化，可以迅速抑制主电流的振动，消除元件的电流集中，可以使元件不易击穿。
而且，还同时检测栅极电压，在发射极和集电极间的电压在预定电压以下的情况下，不需要使开关元件72导通，即使作为通常的栅极驱动，也可以期待同样的效果。
(第十五实施例)
上述第四～第十四实施例主要是有关栅极驱动电路的实施例，下面，在以下的第十五～第二十二实施例中，主要说明本发明的模块型半导体元件。
图52是模式地表示本发明第十五实施例的模块型半导体元件芯片配置的平面图。
如图所示，IGBT芯片80由四个芯片组成一组，在每组中实施栅极布线81和检测发射极布线82，与周围的栅极驱动电路46连接。再有，未被成组化的芯片是反向并联二极管Df的芯片。
其中，如图53所示，IGBT芯片80使用栅极焊盘Gp位置不同的两种以上的芯片。一组IGBT芯片80(四个芯片)，从各芯片的对称性观点和使栅极布线81的电感最小的观点来看，栅极焊盘Gp被配置在中央，发射极焊盘Ep使其长度方向一致地配置在周围。再有，因栅极布线81的限制等，也可以将栅极焊盘Gp配置在外侧。
具体的布线结构如图54中的剖面结构所示，对于被两片钼板831，832夹住的IGBT芯片80，被安装在发射极铜接线柱84上的栅极引线(由弹簧按压的导电引线)85与栅极焊盘Gp接触。栅极引线85与栅极布线81连接。
另一方面，检测发射极布线82从发射极铜接线柱84中的四个芯片80的中央位置通过发射极接点86引出。该检测发射极布线82的引出位置最好与栅极焊盘Gp的位置无关，在四个芯片80的中央或中央附近。
按照以上结构，作为各IGBT芯片80，使用栅极焊盘Gp位置不同的两种以上的芯片，通过例如对称地配置芯片，以便将栅极焊盘Gp集中在中央，可以通过使栅极布线81的长度最小，将栅极电感最小化。
再有，如图55所示，本实施例按照断路电流值可以进行各种变形。此外，模块结构并不限于圆形，如图56所示，也可以是正方形和长方形。在正方形和长方形模块的情况下，与圆形模块结构相比，可以提高芯片排列稠密度。
成组的芯片数在压接型封装中最好为4～12个芯片，而在模块型封装中最好为2～8个芯片。但是，在芯片面积1cm2的情况下，成组的芯片数最好与芯片面积成正比。
(第十六实施例)
图57是表示本发明第十六实施例的模块型半导体元件芯片配置的平面图。
本实施例用于解决以下问题，即如果靠近以往的图58(a)所示的各栅极焊盘Gp，那么发射极焊盘Ep的长度方向在各芯片间有90度不同，不能降低各发射极间电感的问题，和如果使以往的图58(b)所示的各发射极焊盘Ep的长度方向一致，那么各芯片的栅极焊盘Gp相互远离，不能将各栅极间的电感最小化的问题。
就是说，从实现发射极电感和栅极电感双方最小化的观点来看，如图57所示，本实施例使用栅极焊盘Gp和发射极焊盘Ep镜面对称的两种IGBT芯片80，成为适当配置的结构。再有，在图57所示的结构中，配置得使各芯片80的栅极焊盘Gp靠近。
利用该结构，可以实现发射极电感和栅极电感双方的最小化。
再有，本实施例也可以如图59～图65所示进行变形来应用。
图59所示的应用例将两种IGBT芯片80配置在DBC基板83等之上。由于配置两种芯片，所以栅极布线图形部分83g的距离短。再有，由于检测发射极83e与主发射极83E通过键合配置在相反侧，所以可以排除由发射极电感造成的对栅极实际电阻的影响。如图60所示，该应用例也可以在主发射极83E和主集电极83C间装载反向并联二极管Df。
图61所示的应用例通过将各栅极焊盘Gp相互靠近配置，使栅极布线图形部分83a的距离最小化，通过环状地形成发射极布线83e、83E，排除了因检测发射极电位的发射极电感产生的影响。
图62所示的应用例是图60所示例的变形，装载有二极管D。
图63所示的应用例通过将各栅极焊盘Gp相互靠近并且使栅极的键合长度方向与发射极焊盘Ep的长度方向一致的芯片配置，和T字形地配置检测发射极83e，排除了发射极电感对实际电压的影响。
图64所示的应用例使图59所示的例构成为四个芯片，在各芯片80间的主集电极83C上装载二极管D。该应用例也可以环状地形成栅极布线图形部分83g，以便包围住四个芯片，此外，也可以通过省略二极管D，缩短各芯片80的间隔。
图65所示的应用例将四个芯片80配置得使各栅极焊盘Gp位于中心，并且将各栅极焊盘Gp与中央的栅极布线图形部分83a连接，而且，使发射极布线83e、83E为环状，以便包围住四个芯片80，从而可以获得与图61所示效果相同的效果。
(第十七实施例)
图66和图67是表示本发明第十七实施例的模块型半导体元件结构的模式图。
如图66和图67所示，本实施例在装有IGBT芯片80和二极管芯片D的模块本体90上备有栅极驱动电路91、主集电极端子Col和主发射极端子E。
将从四组栅极、检测发射极端子G1～G4、E1～E4下来的布线与双面印刷电路板PCB连接，分别以独立的低阻抗与各DBC基板连接。栅极驱动电路91在内部为四个独立的(浮置，例如图37)驱动电路。为了使栅极布线达到低阻抗，也可以使栅极驱动电路91处于主电路布线板94之上的位置。此外，栅极端子也可以在芯片的集电极侧(图中的下方)突出(通过损失一些散热，降低栅极阻抗)。此外，如果将栅极驱动电路91本身(浮置)做在封装内部，那么更有效果。
与这里所示的通常的配置方向相比，DBC基板的配置方向将二极管芯片D靠近主端子Col、E侧的方式在主电路的电感方面有效果。
在图67中，使检测发射极端子G1～G4、E1～E4在DBC基板的正上方至其附近伸出。图67所示的结构将栅极驱动电路91分离，与图66所示的结构相比，在阻抗方面有效果。被分离的栅极驱动电路91用信号和电源的电缆连接。
无论哪一个，通过这种结构，由于在栅极驱动电路91下配置IGBT芯片80，可以降低栅极电感，所以可以容易并可靠地实施本发明。
再有，本实施例也可以如图68-图71所示进行变形来应用。
图68所示的应用例，在一个模块90内，有一方面将各IGBT芯片80集中配置在栅极驱动电路91的正下方，同时将各反向并联二极管芯片Df集中配置在主集电极端子Col和主发射极端子E的正下方的结构。
由此，除了上述栅极电感降低效果，还由于缩短主端子与二极管的距离，在关断时可以降低反向并联二极管中流过电流产生的电感，所以可以防止二极管的击穿。
图69所示的应用例是图68所示结构的变形，构成为在一个模块90内的各反向并联二极管Df附近，配置RCD缓冲器电路的缓冲二极管芯片。再有，RCD缓冲器电路的其它元件(电阻、电容)被装在另一缓冲器模块92内。此外，该缓冲器模块92除RCD缓冲器电路以外还装有与IGBT元件连接的RC缓冲器电路。此外，也可以缓冲器模块与IGBT元件模块通过彼此相同高度的端子进行电连接，如图70所示，装在散热片93上。
在缓冲器模块92仅为RC缓冲器的情况下，代替缓冲器与IGBT间的布线，也可以使用一个或两个缓冲器电容器C1，使缓冲器模块92中仅有电阻R来降低电感。
按照这种结构，通过将RCD缓冲器电路的缓冲器二极管D集中，可以降低寄生电感，可以提高缓冲器电路的效果。此外，由于IGBT和二极管构成的半导体元件模块90与电阻R和电容器C构成的缓冲器模块92是不同部件，所以可以容易地制造各模块90、92。
图71所示的应用例是图69或图70所示结构的变形，构成为除开关元件的模块90外，与两个开关元件的串联模块90并联地配置二极管芯片D的模块93，除了上述效果，可以实现三电平逆变器。
(第十八实施例)
图72是表示本发明第十八实施例的模块型半导体元件结构的透视图，图73是表示模块型半导体元件结构的剖面图。
本实施例用于解决以下问题，如以往的图74所示，在将锡焊在带有主集电极83C的铜箔图形的DBC基板83上的一种IGBT80x的发射极焊盘Ep，通过键合引线BW与主发射极83E的铜箔图形连接的模块型半导体元件中，(1)引线键合产生的内部电感不易降低的问题，和(2)击穿时集电极和发射极间成为开放，不能多路串联连接的问题。
就是说，如图72和图73所示，本实施例省略了主发射极83E的铜箔图形和对它的键合引线BW，在装载于导电性基极部件100上的DBC基板83上锡焊的IGBT芯片80x中，发射极焊盘Ep相互通过键合引线BWe连接。
具体地说，带有沿上下方向的沟槽101的两个绝缘性导轨102相互对置沟槽101，同时被配置在导电性基底部件100上，以便夹住DBC基板83。
各绝缘性导轨102通过各沟槽101固定将下部前端削尖成90°以下的铜构成的加压电极103，如图75所示，加压电极103与发射极焊盘EP上的键合引线BWe被强制地压接。
在加压电极103上，通过带有大致L字状剖面形状的板状发射极电极104的下部，层叠绝缘体105和金属片106。
另一方面，在各绝缘性导轨102的上部，固定形成有螺纹的金属制的加压螺钉安装板107，以便覆盖金属片106。
加压螺钉安装板107固定保持拧进螺纹的加压螺钉108。如图76所示，加压螺钉108有用弹簧108b向下方按压球108a的机构，通过在外周形成的螺钉，固定在加压螺钉安装板107上。
其中，加压螺钉108通过在右螺旋方向系紧，拧入加压螺钉安装板107的下方，下端的球108a通过绝缘体105和发射极电极104将加压电极103加压至下方。
由此，加压电极103的前端加压键合引线BWe，发射极电极104和发射极焊盘EP电连接。再有，并列压接直径φ500μm的8根铝键合引线BWe，通过10kg/芯片的压接力制成模块，可以稳定地流过250A。
此外，另一方面，与发射极电极104成为平行母线那样，平板状的集电极电极109通过锡焊直立在DBC基板83。
按照以上结构，从发射极电极104和发射极焊盘EP的连接中可以除去键合引线BW的电感，并且由于使发射极电极104与集电极电极109成为平行母线，所以可以减少内部电感，可以进一步降低开关关断时的浪涌电压。
此外，与以往不同，即使芯片80x击穿，但由于尖的加压电极103直接压接键合引线Bwe，所以发射极和集电极之间不会被开放而发生短路。由此，具有这种压接结构的模块由于可以多路串联连接IGBT元件，所以可以大幅度地扩大使用范围。
再有，这种压接结构可将上述栅极驱动电路46等同时组装在一个模块内。压接结构(弹簧结构)可以利用碟形弹簧、板状弹簧或有弹性的某些树脂构成更简单且低成本的结构。此外，图中虽未示出，但栅极电极和半导体芯片的栅极布线的连接也可以使用印刷电路板。
再有，如图77所示，即使变形为代替键合引线Bwe，而使用铝球110，并且代替加压电极103，铜块制成的加压电极111压接铝球110的结构，仍可以同样实施本发明，获得同样的效果。再有，如果必要，也可以变形为通过插入钼板，加压电极111压接铝球110的结构。
(第十九实施例)
图78是表示本发明第十九实施例的模块型半导体元件及其栅极驱动电路结构的平面图，图79是图78的沿79-79线剖切的剖面图，图80是表示各芯片连接结构的模式图。
该模块型半导体元件被这样配置，在集电极电极基板121上，16个IGBT芯片122将自己的集电极焊盘与集电极基板121连接。再有，也可以在IGBT芯片122和集电极基板121之间插入作为热缓冲材料的钼板等。
在各IGBT芯片122间的集电极电极基板121上，固定有由方格形状的塑料或陶瓷构成的绝缘基板123，在该绝缘基板123上印刷形成栅极布线图形部分124。各IGBT芯片122的栅极焊盘GP通过键合引线BWg与该栅极布线图形部分124连接，栅极布线图形部分124通过连接端子125与栅极驱动电路126连接。
各IGBT芯片122的发射极焊盘EP通过连接用金属块127与发射极电极基板128连接。发射极电极基板128和集电极电极基板121由外壳129保持，形成模块型半导体元件。
按照以上结构，由于在芯片排列的间隙部分通过绝缘基板123配置栅极布线图形部分124，构成将栅极布线图形部分124与栅极焊盘GP键合连接的结构，所以可以降低相对于所有芯片122栅极的电阻和电感，可以使多个芯片122均匀地工作。
再有，在本实施例中，使用在构成上下对的面上带有主电极的平形封装，但并不限于此，也可以在同一陶瓷基板上形成集电极、发射极的布线图形部分。
(第二十实施例)
图81是表示本发明第二十实施例的模块型半导体元件及其栅极驱动电路结构的平面图，图82是图81的沿82-82线剖切的剖面图，图83是表示各芯片连接结构的模式图。
本实施例是第十九实施例的变形例，构成为在IGBT芯片122上方的发射极基板128上固定印刷形成有栅极布线图形部分124的绝缘基板123，通过金属块MB或金属引线连接栅极布线图形部分124和IGBT芯片122的栅极焊盘的结构。如果金属块MB和金属引线通过锡焊等被固定在印刷形成的绝缘基板123上，那么安装变得简单。
作成以上结构，也可以获得与第十九实施例同样的效果。
(第二十一实施例)
图84是表示本发明第二十一实施例的模块型半导体元件及其栅极驱动电路结构的平面图，图85是图84的沿85-85线剖切的剖面图。
本实施例构成为以四个IGBT芯片122为一组，每组大致+字形状的栅极布线图形部分124a印刷形成在绝缘基板123上，各栅极布线图形部分124a分别与不同的栅极驱动电路126连接的结构。
按照以上结构，由于除了第十九实施例的效果，还将多个芯片122分割成每组数个(4至9左右)芯片并进行控制，所以可以更均匀地驱动各芯片122。再有，如图86所示，即使栅极布线图形部分124b变形为大致直线形状，本实施例也可以获得同样的效果。此外，同样地，如图87或图88所示，即使构成为将36个IGBT芯片122分割成每组9个芯片的4组并进行控制的结构，也可以获得与本实施例同样的效果。
(第二十二实施例)
图89是表示本发明第二十二实施例的模块型半导体元件的局部结构的模式图。
本实施例是第十九～第二十一实施例的变形结构，具体地说，如图89所示，在绝缘基板123上同时形成栅极布线图形部分124和控制用发射极布线图形部分130(检测发射极布线)。
利用这样的结构，除了应用的实施例的效果，可以正确地取出所有芯片的发射极电位，同时可以将各芯片122的发射极电位均匀化。
此外，通过平行地配置栅极布线图形部分124和控制用发射极布线部分130，可以降低对于使各自的方向不同而流动的电流的(相互)电感。同样，通过平行地配置向栅极焊盘GP和发射极焊盘EP的各键合引线BWg、Bwe，可以降低互感。
再有，如图90所示，即使构成为在栅极布线图形部分124和控制布线图形部分130之间设有绝缘层131的层叠布线结构，也可以获得同样的效果，并可以实现小型化。再有，也可以使栅极布线图形部分124和控制用布线图形部分130的任何一个处于下层(或上层)。
此外，该层叠布线结构并不限于引线键合，如图91所示，也可以构成为在栅极布线图形部分124和栅极焊盘GP之间插入通过弹簧按压的导电性的栅极引线132，并且在控制用布线图形130部分与发射极焊盘EP之间插入同样按压的发射极引线133的结构。
此外，也可以代替栅极引线132和发射极引线133，设置不按压的导电部件，并在绝缘基板123和发射极基板128之间插入导电性的弹性片134。
而且，本实施例在采用图84、图86、图88所示结构的情况下，由于除了上述效果，还使得在栅极布线图形部分124a、124b、124d和控制用发射极布线图形部分130双方中不存在闭环，所以在栅极布线和控制发射极布线两者中，可以流过大小相同方向相反的电流。由此，即使栅极电流大，也可以均匀化各栅极-发射极间的电压。
(第二十三实施例)
上述各实施例在本发明的技术内，涉及在关断时使电压上升率dV/dt大致固定的驱动方式。下面，作为第二十三实施例，在本发明的技术内，对于关断时电压上升的中途使电压上升率dv/dt下降的驱动方式进行说明。再有，由于本实施例主要与驱动方法有关，所以在栅极电阻Rg和栅极电荷Qg满足预定数值条件的范围内，可以使用上述第四～第二十二实施例的模块型半导体元件和栅极驱动电路。
就是说，本实施例将以往作为闭锁超载原因而避开的雪崩现象，和在本发明中的小值栅极电阻Rg及关断时停止电子注入组合起来。
具体地说，与图92所示的以往的关断(栅极电阻Rg：大)不同，利用小值的栅极电阻Rg，如图93所示，使关断时的集电极电压VC的上升陡峭，通过关断时停止电子注入，将雪崩现象的发生区域(以下称为碰撞离子区域140)从以往的图94所示的栅极绝缘膜6附近的n型基极层1移至图95所示的处于两n型源区层5之间位置的p型基层4正下方的n型基层1中，变为使碰撞离子化区域140生成后的电压上升率dv/dt降低的驱动方式。
换句话说，成为利用小值的栅极电阻Rg，使关断开始时的集电极电压VC的dv/dt陡峭，通过电子注入的停止，在p型基层4正下方的n型基层1上生成碰撞离子化区域140，利用由碰撞离子化区域140生成的电子e的顺方向电流，在关断中途降低dv/dt，使集电极电压VC的过冲下降的驱动方式。
其中，在导通状态的栅极电压与截止状态的栅极电压的电压差Vgpp为30V(＝+15V～15V)，IGBT元件的元件平均有效面积每1cm2的栅极电荷Qg为0.6[μC/cm2]条件下，如图96具体所示，栅极电阻Rg，在耐压2kV以下的元件中一律在20Ω以下，耐压超过2kV至4.5kV的元件中，大约在(耐压值/107)Ω以下(例如，在耐压4.5kV的元件中在42Ω以下)，有不超过各耐压VB上限值范围的小值的电阻值。
再有，如图97所示，必须使栅极电阻Rg的值随栅极电荷Qg增加而减少。
此外，相对于平均电压差Vgpp每1V的栅极电荷(Qg/Vgpp)＝0.02[μF/cm2]，栅极电阻Rg的值达到20Ω以下的值。
此外，元件有效面积是指元件芯片中开关元件区域的面积和其外围位置的高耐压的保护环区域的面积内，开关元件区域的面积。
如图98和图99所示，可用于这种驱动方式的IGBT应满足例如在耐压VB＝4.5kV的元件中，50A/cm2下的导通电压在3.9V以下，在耐压VB＝2kV的元件中，70A/cm2下的导通电压在2.5V以下，而在耐压VB＝600V的元件中，150A/cm2下的导通电压在1.4V以下的必要条件。在未满足该条件的情况下，因雪崩现象发生闭锁超载，存在IGBT击穿的可能性。
此外，作为不产生闭锁超载的条件，如图98所示，在关断时，在集电极电极3和发射极电极8之间的电压上升至耐压VB的34％以上之前，必须将栅极电压Vg降低至阈值电压Vth以下。
而且，从电感降低的观点看，有关栅极驱动的布线路径的总长度最好在20cm以下，特别期望在10cm以下。再有，有关栅极驱动的布线路径是指从IGBT的栅极焊盘Gp至栅极电阻Rg、栅极驱动电路46的输出元件、输出电容和栅极检测发射极的布线路径。
此外，从动作的可靠地性的观点看，MOSFET模式的密勒时间最好按照元件耐压VB成为下面这样。
就是说，MOSFET模式的密勒时间在耐压VB＝4.5kV的元件中在1μs以下，在耐压VB＝2.5kV的元件中在0.5μs以下，在耐压VB＝2.0kV的元件中在0.4μs以下，而在耐压VB＝600V的元件中最好在0.15μs以下。再有，0.15μs下的密勒时间在耐压VB＝600V的元件中特别有效。
下面，说明这种半导体元件的驱动方法。
这里，假设栅极电阻Rg和IGBT元件使用满足上述条件的部件，IGBT元件处于导通状态。
在这里，进行从导通状态向截止状态的关断动作。
通过小值的栅极电阻Rg，如图93所示，使关断时集电极电压VC的上升变得陡峭。
接着，在关断IGBT元件时，在集电极2-发射极8之间的电压上升至耐压VB的34％以上之前，将控制电极的电压降低至双极半导体元件的阈值电压Vth以下，使电子注入停止。
通过该电子注入的停止，如图95所示，将碰撞离子化区域140生成在与以往不同的位于两n型源区层5之间的p型基层4正下方的n型基层1中。此时，在碰撞离子化区域140中，生成电子，但由于该电子的顺方向电流，dv/dt下降。
就是说，通过在关断中途，停止电子注入后，产生雪崩现象的驱动方式，在关断开始时集电极电压VC的dv/dt陡峭，而在关断中途，通过形成碰撞离子化区域140使dv/dt下降，可以降低集电极电压VC的过冲。此外，由于dv/dt的下降，实际上可以扩大SOA(安全工作区域)。
如上所述，按照本实施例，在栅极和向栅极供给驱动信号的栅极驱动电路146之间，通过设置对于双极半导体元件的有效面积每1cm2，有20Ω以下或(耐压VB/107)Ω以下的电阻值的栅极电阻Rg，在关断开始时，高压侧主电压(集电极电压)的dv/dt陡峭，而在关断双极半导体元件时，由于在主电极间的电压上升至耐压VB的34％以上之前，将栅极电压下降至双极半导体元件的阈值电压Vth以下，阻止闭锁超载，同时在关断中途由雪崩现象形成碰撞离子化区域140，使dv/dt下降，所以可以降低集电极电压VC的过冲。
而且，在备有相对于平均电压差Vgpp1V的栅极电荷(Qg/Vgpp)＝0.02[μF/cm2]，有20Ω以下电阻值的栅极电阻的情况下，即使将栅极驱动电路的电源系统变更为与+15V～-15V的不同值，也可以容易并可靠地使上述效果奏效。
再有，对于以往技术中均匀驱动困难的(1)在元件内部并联配置芯片的模块、(2)并联芯片数为四个以上的模块、(3)DBC基板等绝缘基板为两片以上的模块和(4)并联配置有压接型模块的四种半导体器件，本实施例特别有效。
(其它实施例)
再有，上述各实施例说明了关断的情况，但并不限于此，如在使双极半导体元件导通以便在主电极间流过主电流时，在主电极间的电压下降至1/2以前，实施将控制电极的电压上升至电流饱和栅极电压(Vth+Ic/gm)以上的驱动方法，除了本发明的关断时的效果，还可以抑制封装内的芯片间的电流波动、振动，能够使串联情况下的电压分担一致。
以上进行了平面型元件情况的说明，但即使在沟道栅极型元件中也可以期待同样的效果。而且，作为适用元件，除IGBT、IEGT外，还可以适用于大容量MOSFET、BSIT(Bipolar Mode SIT)、BJT(bipolar junction transistor)等。此外，不仅可以适用于硅材料，还可以适用于SiC等其它材料。
此外，在不脱离其精神实质的范围内，可以通过各种变形实施本发明。
按照以上说明，本发明可以提供能提高电流密度稳定性，阻止电流集中和振荡，提高可靠性的半导体元件、及其驱动方法和驱动装置。

Claims (14)

1、一种双极半导体元件的驱动装置，该双极半导体元件是带有高压侧主电极、低压侧主电极和控制电极的绝缘栅型双极半导体元件，其特征在于包括：
在关断所述双极半导体元件时，在所述主电极间的电压进入过冲区域之前，所述电路使所述控制电极的电压下降至所述双极半导体元件的阈值电压Vth以下的电路。
2、根据权利要求1所述的双极半导体元件的驱动装置，其特征在于，
在关断所述双极半导体元件时，在所述主电极间流动的主电流移动至下降时间之前，使所述控制电极的电压下降至所述双极半导体元件的阈值电压Vth以下。
3、根据权利要求1所述的双极半导体元件的驱动装置，其特征在于，所述主电流移动至下降时间之前，所述电路结束所述控制电极的电压波形中出现的密勒时间。
4、根据权利要求1所述的双极半导体元件的驱动装置，其特征在于，
在关断所述双极半导体元件时，在所述主电极间的电压上升至截止状态下施加电压Vcc的1/10以上之前，所述电路使所述控制电极的电压下降至所述双极半导体元件的阈值电压Vth以下。
5、根据权利要求1所述的双极半导体元件的驱动装置，其特征在于，
在关断所述双极半导体元件时，在所述主电极间的电压上升至截止状态下所加电压Vcc的1/10以上之前，所述电路结束所述控制电极的电压波形中出现的密勒时间。
6、根据权利要求1所述的双极半导体元件的驱动装置，其特征在于，
在关断所述双极半导体元件时，所述电路控制所述控制电极中流动的电流最大值，以便经常超过所述主电极间流动的主电流的0.04倍。
7、根据权利要求1所述的双极半导体元件的驱动装置，其特征在于还包括：
对所述控制电极提供驱动信号的栅极驱动电路；
设置在所述控制电极和所述栅极驱动电路之间，在导通状态的栅极电压与截止状态的栅极电压电压差为Vgpp，导通状态下所述主电极间流动的主电流为Ic时，有Vgpp/0.04/Ic以下电阻值的栅极电阻。
8、根据权利要求1所述的双极半导体元件的驱动装置，其特征在于，
在关断所述双极半导体元件时，所述电路控制所述控制电极中流动的电流最大值，以便使其总是超过所述主电极间流动的主电流的(Vbk/316)-2倍，其中Vbk是所述主电极之间的耐压。
9、根据权利要求1所述的双极半导体元件的驱动装置，其特征在于还包括：
给所述控制电极提供驱动信号的栅极驱动电路；
设置在所述控制电极和所述栅极驱动电路之间，在导通状态的栅极电压与截止状态的栅极电压电压差为Vgpp，导通状态下所述主电极间流动的主电流为Ic，所述主电极间的耐压为Vbk时，有Vgpp/(Vbk/316)-2/Ic以下的电阻值的栅极电阻。
10、根据权利要求1所述的双极半导体元件的驱动装置，其特征在于，
在使所述双极半导体元件导通，以便所述主电极间流动主电流Ic时，在所述主电极间的电压下降至1/2以前，将所述控制电极的电压上升至(Vth+Ic/gm)以上，其中gm为互导，Vth为阈值电压。
11、根据权利要求1所述的双极半导体元件的驱动装置，其特征在于，
还包括在所述双极元件的主电极间反向连接的回流二极管芯片，
在所述主电极间流过所述回流二极管芯片的电流路径的最短长度比所述主电极间流过所述双极元件的电流路径的最短长度短。
12、根据权利要求1所述的双极半导体元件的驱动装置，其特征在于，
在关断所述双极半导体元件时，所述主电极间的电压上升至所述双极半导体元件的耐压VB的34％以上之前，所述电路使所述控制电极的电压下降至所述双极半导体元件的阈值电压Vth以下。
13、根据权利要求1所述的双极半导体元件的驱动装置，其特征在于：
所述电路具备：
向所述控制电极提供驱动信号的栅极驱动电路，和
设置在所述控制电极和所述栅极驱动电路之间，相对于所述双极半导体元件的有效面积1cm2，具有200Ω以下或(所述耐压VB/107)Ω以下电阻值的栅极电阻。
14、根据权利要求1所述的双极半导体元件的驱动装置，其特征在于：
所述电路具备：
向所述控制电极提供驱动信号的栅极驱动电路，和
设置在所述控制电极和所述栅极驱动电路之间，在导通状态的栅极电压与截止状态的栅极电压的电压差为Vgpp，所述双极半导体元件的元件平均有效面积每1cm2的栅极电荷为Qg时，相对于电压差Vgpp每1V的栅极电荷(Qg/Vgpp)＝0.02[μF/cm2]，具有20Ω以下电阻值的栅极电阻。
CNB991066553A 1998-05-18 1999-05-18 半导体元件的驱动装置 Expired - Fee Related CN1240104C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP13569698 1998-05-18
JP135696 1998-05-18
JP371641 1998-12-25
JP10371641A JP2000040951A (ja) 1998-05-18 1998-12-25 半導体素子、その駆動方法及び駆動装置

Publications (2)

Publication Number Publication Date
CN1236183A CN1236183A (zh) 1999-11-24
CN1240104C true CN1240104C (zh) 2006-02-01

Family

ID=26469476

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991066553A Expired - Fee Related CN1240104C (zh) 1998-05-18 1999-05-18 半导体元件的驱动装置

Country Status (5)

Country Link
US (1) US6323717B1 (zh)
EP (1) EP0959563A3 (zh)
JP (1) JP2000040951A (zh)
KR (3) KR100331595B1 (zh)
CN (1) CN1240104C (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10031462A1 (de) 2000-06-28 2002-01-17 Eupec Gmbh & Co Kg Multichip-Anordnung
ATE396539T1 (de) * 2000-07-13 2008-06-15 Ct Concept Technologie Ag Verfahren und vorrichtung zur zustandsabhängigen regelung des transienten verhaltens von leistungshalbleiterschaltern
EP1189349A1 (de) * 2000-09-15 2002-03-20 Abb Research Ltd. Parallelschaltung einer Mehrzahl von IGBTs
EP2463912B1 (en) * 2001-01-19 2015-07-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2002373899A (ja) * 2001-06-13 2002-12-26 Denso Corp 半導体装置の特性シミュレーション方法
JP2004096191A (ja) * 2002-08-29 2004-03-25 Mitsubishi Electric Corp 半導体スイッチ素子及び半導体スイッチ装置
KR100917169B1 (ko) * 2002-09-12 2009-09-15 페어차일드코리아반도체 주식회사 Ｉｇｂｔ 모듈을 이용한 스위칭 방법 및 이를 위한ｉｇｂｔ 구동 회로
JP3927111B2 (ja) 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置
JP4398719B2 (ja) * 2003-12-25 2010-01-13 株式会社東芝 半導体装置
JP4687385B2 (ja) * 2005-10-25 2011-05-25 株式会社デンソー 電力変換装置
JP4849915B2 (ja) * 2006-03-15 2012-01-11 富士通株式会社 光集積素子及び光モジュール
JP2007288094A (ja) * 2006-04-20 2007-11-01 Fuji Electric Device Technology Co Ltd Ｉｇｂｔとそれを駆動するゲート駆動回路
JP5168937B2 (ja) * 2007-02-22 2013-03-27 富士通株式会社 半導体光増幅型ゲートスイッチ用駆動回路、半導体光増幅型ゲートスイッチ装置および光交換機
KR100903619B1 (ko) * 2007-11-16 2009-06-18 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
NO329609B1 (no) * 2008-02-19 2010-11-22 Wartsila Norway As Elektronisk DC-kretsbryter
JP5572962B2 (ja) * 2009-02-20 2014-08-20 日産自動車株式会社 半導体装置
JP5588672B2 (ja) * 2009-12-24 2014-09-10 富士電機株式会社 半導体装置の試験方法
DE102010003614A1 (de) 2010-04-01 2011-10-06 Robert Bosch Gmbh Schaltungsanordnung mit mindestens zwei parallelgeschalteten Wechselrichtermodulen, Verfahren zum Parallelschalten von mindestens zwei Wechselrichtermodulen und Schaltungsträger für eine Gatetreiberschaltung eines Wechselrichtermoduls
US8472223B2 (en) 2010-05-12 2013-06-25 Abb Inc. Bootstrap gate drive for full bridge neutral point clamped inverter
US9412854B2 (en) * 2010-10-20 2016-08-09 Infineon Technologies Austria Ag IGBT module and a circuit
TWI424550B (zh) 2010-12-30 2014-01-21 Ind Tech Res Inst 功率元件封裝結構
JP5633468B2 (ja) * 2011-05-11 2014-12-03 三菱電機株式会社 半導体装置
US8760215B2 (en) * 2011-07-15 2014-06-24 Delphi Technologies, Inc. Threshold voltage based power transistor operation
JP2013045882A (ja) * 2011-08-24 2013-03-04 Mitsubishi Electric Corp 半導体装置
CN102412737A (zh) * 2011-12-02 2012-04-11 江苏大全凯帆电器股份有限公司 双管并联单元风电变流器ibgt模块
JP6135294B2 (ja) * 2013-05-17 2017-05-31 富士電機株式会社 半導体チップの試験装置および試験方法
JP6461476B2 (ja) * 2014-02-28 2019-01-30 ローム株式会社 Ｆｅｔ並列回路セルおよび疑似高電圧ｆｅｔモジュール
JP2015170798A (ja) * 2014-03-10 2015-09-28 株式会社東芝 パワー半導体モジュール
JPWO2016207956A1 (ja) * 2015-06-22 2017-11-16 三菱電機株式会社 駆動回路、半導体装置
JP6565814B2 (ja) 2016-07-21 2019-08-28 株式会社デンソー 半導体装置
JP6749184B2 (ja) * 2016-09-01 2020-09-02 日立オートモティブシステムズ株式会社 半導体装置
JP6819540B2 (ja) 2017-10-23 2021-01-27 三菱電機株式会社 半導体装置
JP6848832B2 (ja) * 2017-11-28 2021-03-24 三菱電機株式会社 電力変換システム
CN108646159B (zh) * 2018-03-14 2020-06-16 北京工业大学 一种微型焊点热电耦合测试方法
JP7063082B2 (ja) * 2018-04-23 2022-05-09 株式会社デンソー スイッチング素子制御回路
CN109375087B (zh) * 2018-10-11 2021-06-15 连云港杰瑞电子有限公司 一种具有高速检测igbt短路故障的保护电路与方法
WO2020090923A1 (ja) 2018-11-02 2020-05-07 ローム株式会社 半導体装置、半導体モジュール、リレーユニット、バッテリユニット、及び車両
CN112930632B (zh) 2018-11-02 2023-08-04 罗姆股份有限公司 半导体单元、半导体装置、电池单元以及车辆
JP7044049B2 (ja) * 2018-12-20 2022-03-30 三菱電機株式会社 半導体装置
US11206016B2 (en) * 2019-09-27 2021-12-21 Analog Devices International Unlimited Company Gate driver with pulsed gate slew control
CN111211762B (zh) * 2020-02-19 2023-07-21 湖南大学 一种高开通性能的SiC MOSFET驱动电路
CN113644123B (zh) * 2021-06-28 2024-09-06 华为技术有限公司 半导体器件及相关芯片和制备方法
DE102022209006A1 (de) 2022-08-31 2024-02-29 Zf Friedrichshafen Ag Dreistufiges Leistungshalbleitermodul, Leistungselektronikvorrichtung, elektrischer Achsantrieb sowie Kraftfahrzeug

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356408A (en) * 1980-08-01 1982-10-26 Sundstrand Corporation Drive circuit for parallel non-matched semiconductors
US4616142A (en) * 1984-12-31 1986-10-07 Sundstrand Corporation Method of operating parallel-connected semiconductor switch elements
JPH03147418A (ja) * 1989-11-02 1991-06-24 Hitachi Ltd 半導体集積回路，半導体メモリ及びマイクロプロセツサ
JPH04280475A (ja) * 1991-03-08 1992-10-06 Fuji Electric Co Ltd 半導体スイッチング装置
US5953490A (en) * 1993-08-20 1999-09-14 Woel Elektronik Hb Circuit for speed control for a one-phase or three-phase motor
JP3352840B2 (ja) * 1994-03-14 2002-12-03 株式会社東芝 逆並列接続型双方向性半導体スイッチ
DE19543702A1 (de) 1995-11-23 1997-05-28 Asea Brown Boveri Stromrichterschaltungsanordnung
DE19651108C2 (de) * 1996-04-11 2000-11-23 Mitsubishi Electric Corp Halbleitereinrichtung des Gategrabentyps mit hoher Durchbruchsspannung und ihr Herstellungsverfahren
US5832305A (en) * 1996-12-02 1998-11-03 Ncr Corporation Multiple stage analog bi-directional selector utilizing coupled pairs of bi-polar junction transistors connected to pull-up resistors

Also Published As

Publication number Publication date
KR100323345B1 (ko) 2002-02-19
EP0959563A3 (en) 2006-09-06
KR20010088876A (ko) 2001-09-28
CN1236183A (zh) 1999-11-24
KR20010090614A (ko) 2001-10-18
KR19990088365A (ko) 1999-12-27
EP0959563A2 (en) 1999-11-24
KR100331595B1 (ko) 2002-04-06
US6323717B1 (en) 2001-11-27
JP2000040951A (ja) 2000-02-08
KR100320005B1 (ko) 2002-01-10

Similar Documents

Publication Publication Date Title
CN1240104C (zh) 半导体元件的驱动装置
CN1236499C (zh) 半导体器件
CN1992523A (zh) 开关电路和二极管
CN1274027C (zh) 电力半导体器件
CN1231978C (zh) 绝缘栅型半导体装置
CN1418377A (zh) 半导体装置
CN1260889C (zh) 低消耗电流的驱动电路
CN1295872C (zh) 半导体装置
CN1669138A (zh) 半导体器件
CN1080949C (zh) 电源设备与电压转换器
CN1879296A (zh) 晶体管装置、集成电路及运行场效应晶体管的方法
CN1967850A (zh) 半导体装置
CN1320300A (zh) 输出控制装置
CN1976229A (zh) 半导体集成电路及泄漏电流降低方法
CN1795484A (zh) 像素电路、显示设备和像素电路驱动方法
CN1527370A (zh) 半导体器件的制造方法
CN1489270A (zh) 开关电源装置
CN1397106A (zh) 高频放大器及混频器
CN1097854C (zh) 半导体装置及其保护方法
CN1750078A (zh) 等离子显示面板驱动器及等离子显示器
CN1402356A (zh) 纵向结构的半导体器件
CN1835366A (zh) 开关转换器
CN1691355A (zh) 半导体器件
CN1306615C (zh) 半导体器件及其制造方法
CN1178272C (zh) 半导体装置、微传动机构、微阀和微继电器及其制法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060201

Termination date: 20140518