JP5168937B2 - 半導体光増幅型ゲートスイッチ用駆動回路、半導体光増幅型ゲートスイッチ装置および光交換機 - Google Patents

半導体光増幅型ゲートスイッチ用駆動回路、半導体光増幅型ゲートスイッチ装置および光交換機 Download PDF

Info

Publication number
JP5168937B2
JP5168937B2 JP2007042871A JP2007042871A JP5168937B2 JP 5168937 B2 JP5168937 B2 JP 5168937B2 JP 2007042871 A JP2007042871 A JP 2007042871A JP 2007042871 A JP2007042871 A JP 2007042871A JP 5168937 B2 JP5168937 B2 JP 5168937B2
Authority
JP
Japan
Prior art keywords
gate switch
type gate
semiconductor optical
optical amplification
amplification type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007042871A
Other languages
English (en)
Other versions
JP2008203784A (ja
Inventor
雅司 野口
智弘 上野
雄高 甲斐
節生 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007042871A priority Critical patent/JP5168937B2/ja
Priority to US12/002,763 priority patent/US7791793B2/en
Publication of JP2008203784A publication Critical patent/JP2008203784A/ja
Application granted granted Critical
Publication of JP5168937B2 publication Critical patent/JP5168937B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D9/00—Demodulation or transference of modulation of modulated electromagnetic waves
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0007—Construction
    • H04Q2011/0011—Construction using wavelength conversion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0007—Construction
    • H04Q2011/0013—Construction using gating amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0007—Construction
    • H04Q2011/0016—Construction using wavelength multiplexing or demultiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0007—Construction
    • H04Q2011/0024—Construction using space switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0037—Operation
    • H04Q2011/0039—Electrical control

Description

この発明は、光パケットネットワークにおける光パケット通信に有用な半導体光増幅型ゲートスイッチ用駆動回路、半導体光増幅型ゲートスイッチ装置および光交換機に関し、特に、半導体光増幅型ゲートスイッチに供給する駆動電流の容量を維持しつつ、半導体光増幅型ゲートスイッチの高速駆動を実現させることができる半導体光増幅型ゲートスイッチ用駆動回路、半導体光増幅型ゲートスイッチ装置および光交換機に関する。
近年、マルチメディアネットワークの普及促進のために、高速かつ大容量の光通信装置の開発が要望されている。この高速かつ大容量化を実現する方式の一つとして、ｎｓオーダーの高速光スイッチを用いた光スイッチ装置の研究開発が進められている。このｎｓオーダーの高速光スイッチに該当するデバイスとして、半導体光増幅型ゲートスイッチ（以下、ＳＯＡ（Semiconductor Optical Amplifier）型ゲートスイッチと記載する。）がある。このＳＯＡ型ゲートスイッチは、駆動回路から供給される駆動電流に応じてＯＮ/ＯＦＦが制御される。そして、駆動電流を供給する駆動回路には、信号発生器から出力された信号を増幅するオペアンプが組み込まれている（下記特許文献１参照）。従来、駆動回路に組み込まれるオペアンプとして、例えば、帯域が１００ＭＨｚ、スルーレートが１０００Ｖ/μｓ、出力電流容量が３００ｍＡ、セットリングタイムが２０ｎｓの高速オペアンプが用いられていた。
また、下記特許文献２には、複数の増幅器を並列に接続して、大電力の負荷に電力を供給する並列出力合成回路に関する技術が開示されている。
特開２００１−１５４１６０号公報 実用新案登録第２５０８１７５号公報
光スイッチ装置では、光パケット信号のスイッチング伝送の効率化を向上させるために、ＳＯＡ型ゲートスイッチのさらなる高速駆動が要求されている。しかしながら、上述した従来の高速オペアンプでは、要求されている高速駆動を実現することができない。これに対して、さらに高速性の高い、例えば、帯域が１ＧＨｚ、スルーレートが５０００Ｖ/μｓ、出力電流容量が１５０ｍＡの高速オペアンプを適用することも考えられるが、このような高速オペアンプを用いると、光スイッチ装置において要求される３００ｍＡの出力電流（駆動電流）容量を満足することができない。
また、出力電流容量を増大させるために、特許文献２を参考にして、高速オペアンプを並列接続させることも考えられる。しかしながら、特許文献２に示されている並列出力合成回路では、単に負荷に供給する電流を増大させることが追求されているだけであって、負荷を高速駆動させることについては何も考慮されていない。
この発明は、上述した従来技術による問題点を解消するためになされたものであり、半導体光増幅型ゲートスイッチに供給する駆動電流の容量を維持しつつ、半導体光増幅型ゲートスイッチの高速駆動を実現させることができる半導体光増幅型ゲートスイッチ用駆動回路、半導体光増幅型ゲートスイッチ装置および光交換機を提供することを目的とする。
上述した課題を解決し、目的を達成するため、本発明は、半導体光増幅型ゲートスイッチのアノード側に接続される半導体光増幅型ゲートスイッチ用駆動回路であって、並列接続されたオペアンプと、並列接続の信号源側にある当該並列接続の分岐点から各オペアンプの入力端子までを接続する信号源側伝送線路と、各オペアンプの出力端子から並列接続の半導体光増幅型ゲートスイッチ側にある当該並列接続の結合点までを接続するゲートスイッチ側伝送線路と、を備え、各信号源側伝送線路における伝送遅延時間がそれぞれ同等であり、各ゲートスイッチ側伝送線路における伝送遅延時間がそれぞれ同等であることを特徴とする。
また、本発明は、上記発明において、上記オペアンプが非反転型オペアンプであることを特徴とする。
また、本発明は、上記発明において、上記オペアンプが反転型オペアンプであることを特徴とする。
また、本発明は、カソード側がグラウンドに接続される半導体光増幅型ゲートスイッチと、当該半導体光増幅型ゲートスイッチのアノード側に接続される半導体光増幅型ゲートスイッチ用駆動回路とを有する半導体光増幅型ゲートスイッチ装置であって、上記半導体光増幅型ゲートスイッチ用駆動回路は、並列接続されたオペアンプと、並列接続の信号源側にある当該並列接続の分岐点から各オペアンプの入力端子までを接続する信号源側伝送線路と、各オペアンプの出力端子から並列接続の半導体光増幅型ゲートスイッチ側にある当該並列接続の結合点までを接続するゲートスイッチ側伝送線路と、を備え、各信号源側伝送線路における伝送遅延時間がそれぞれ同等であり、各ゲートスイッチ側伝送線路における伝送遅延時間がそれぞれ同等であることを特徴とする。
また、本発明は、カソード側がグラウンドに接続される半導体光増幅型ゲートスイッチと、当該半導体光増幅型ゲートスイッチのアノード側に接続される半導体光増幅型ゲートスイッチ用駆動回路とを有する半導体光増幅型ゲートスイッチ装置を複数備える光交換機であって、上記半導体光増幅型ゲートスイッチ用駆動回路は、並列接続されたオペアンプと、並列接続の信号源側にある当該並列接続の分岐点から各オペアンプの入力端子までを接続する信号源側伝送線路と、各オペアンプの出力端子から並列接続の半導体光増幅型ゲートスイッチ側にある当該並列接続の結合点までを接続するゲートスイッチ側伝送線路と、を備え、各信号源側伝送線路における伝送遅延時間がそれぞれ同等であり、各ゲートスイッチ側伝送線路における伝送遅延時間がそれぞれ同等であることを特徴とする。
これらの発明によれば、並列接続されたオペアンプからの各出力電流および各スルーレートが加算されるため、駆動信号の出力電流容量と立ち上がり速度をオペアンプ数分倍増させることが可能となる。また、オペアンプを並列接続させることによって、ＯＮ時に半導体光増幅型ゲートスイッチに充電された電荷を、電圧の立ち下がり時に複数のオペアンプで高速に吸収させることができる。したがって、１個のオペアンプからなる回路に比べて電圧をより高速に低下させることができるため、立ち下がり時間を短縮させることが可能となる。さらに、並列接続されたオペアンプの信号源側とゲートスイッチ側とにおいて、分岐点または結合点までを接続する伝送線路の伝送遅延時間をそれぞれ同等にすることで、伝送遅延差による信号の位相ずれを回避することができるため、波形ひずみの発生を抑止することができる。
また、本発明に係る半導体光増幅型ゲートスイッチ装置は、上記の発明において、ショットキーバリアダイオードをさらに備え、半導体光増幅型ゲートスイッチのアノード側にショットキーバリアダイオードのカソード側を接続し、半導体光増幅型ゲートスイッチのカソード側にショットキーバリアダイオードのアノード側を接続することを特徴とする。
この発明によれば、半導体光増幅型ゲートスイッチがＯＮ状態であるときには、ショットキーバリアダイオードには駆動電流が流れず、半導体光増幅型ゲートスイッチにのみに駆動電流が流れ、一方、半導体光増幅型ゲートスイッチがＯＦＦ状態であるときには、半導体光増幅型ゲートスイッチの寄生容量に溜まった電荷がショットキーバリアダイオードに流れるように半導体光増幅型ゲートスイッチとショットキーバリアダイオードを接続したので、寄生容量に溜まった電荷の駆動回路側への流入を防止することができ、ひいてはリンギングを抑圧することができる。
本発明によれば、並列接続されたオペアンプからの各出力電流および各スルーレートが加算されるため、駆動信号の出力電流容量と立ち上がり速度をオペアンプ数分倍増させることが可能となる。また、オペアンプを並列接続させることによって、ＯＮ時に半導体光増幅型ゲートスイッチに充電された電荷を、電圧の立ち下がり時に複数のオペアンプで高速に吸収させることができるため、１個のオペアンプからなる回路に比べて電圧をより高速に低下させることができ、立ち下がり時間を短縮させることができる。さらに、並列接続されたオペアンプの信号源側とゲートスイッチ側とにおいて、分岐点または結合点までを接続する伝送線路の伝送遅延時間をそれぞれ同等にすることで、伝送遅延差による信号の位相ずれを回避することができるため、波形ひずみの発生を抑止することができる。
また、本発明によれば、半導体光増幅型ゲートスイッチがＯＮ状態であるときには、ショットキーバリアダイオードには駆動電流が流れず、半導体光増幅型ゲートスイッチにのみに駆動電流が流れ、一方、半導体光増幅型ゲートスイッチがＯＦＦ状態であるときには、半導体光増幅型ゲートスイッチの寄生容量に溜まった電荷がショットキーバリアダイオードに流れるように半導体光増幅型ゲートスイッチとショットキーバリアダイオードを接続したので、寄生容量に溜まった電荷の駆動回路側への流入を防止することができ、ひいてはリンギングを抑圧することができる。
すなわち、本発明によれば、半導体光増幅型ゲートスイッチに供給する駆動電流の容量を維持しつつ、半導体光増幅型ゲートスイッチの高速駆動を実現させることができるという効果を奏する。
以下に添付図面を参照して、この発明に係る半導体光増幅型ゲートスイッチ用駆動回路、半導体光増幅型ゲートスイッチ装置および光交換機の好適な実施形態を詳細に説明する。
まず、本実施例にかかるコアノード（光交換機）および光スイッチ装置の構成について説明する。図１は、光パケットネットワークを形成するコアノードの構成を示す図である。同図に示すように、コアノードである光交換機１０は、光スイッチ装置１と波長変換器５と制御部６とを有する。光スイッチ装置１は、光パケットネットワークで送受信される光パケット信号の経路を切替えるためのマトリクス光スイッチ機能を有する。波長変換器５は、光パケット信号の波長を変換する。制御部６は、波長変換された光パケット信号の出力先ポートを指示するための制御信号を光スイッチ装置１に送信する。制御部６は、光パケット信号に含まれる経路情報を解析して出力先ポートを決定する。なお、光スイッチ装置１は、経路情報が格納されている光パケット信号（ラベル信号）を受信してから所定のオフセット時間が経過した後に光スイッチの切り替えを行う。この切り替え時間は、光パケット信号に影響を与えないためのガード時間でもあり、例えば、４５ｎｓに設定される。
図２は、本実施例１における光スイッチ装置１の構成を示す図である。同図に示す光スイッチ装置１は、複数の半導体光増幅型ゲートスイッチ装置２（以下、ＳＯＡ（Semiconductor Optical Amplifier）型ゲートスイッチ装置と記載する。）と、複数の光カプラ３と、複数の合波カプラ４とを有する。光カプラ３は、光スイッチ装置１の入力ポートごとに設けられる。光カプラ３は、入力ポートから入力された光パケット信号を、光スイッチ装置１の出力ポート数分に分岐する。合波カプラ４は、光スイッチ装置１の出力ポートごとに設けられる。合波カプラ４は、複数のＳＯＡ型ゲートスイッチ装置２から出力される光パケット信号を結合する。ＳＯＡ型ゲートスイッチ装置２は、入力ポート数分のＳＯＡ型ゲートスイッチ装置２からなるＳＯＡ型ゲートスイッチ装置群を形成する。このＳＯＡ型ゲートスイッチ装置群が出力ポートごとに設けられる。
ここで、ＳＯＡ型ゲートスイッチ装置２の構成について、図３を参照して説明する。図３は、本実施例１におけるＳＯＡ型ゲートスイッチ装置２の構成を示す図である。ＳＯＡ型ゲートスイッチ装置２は、駆動回路２１（半導体光増幅型ゲートスイッチ用駆動回路）とＳＯＡ型ゲートスイッチ２２とを有する。駆動回路２１は、ＳＯＡ型ゲートスイッチ２２のアノード側に接続される。ＳＯＡ型ゲートスイッチ２２のカソード側は、グラウンドに接続される。
駆動回路２１は、制御部６から送信された制御信号に基づいて駆動信号を生成する。駆動回路２１は、生成した駆動信号をＳＯＡ型ゲートスイッチ２２に送信する。
ＳＯＡ型ゲートスイッチ２２は、光信号増幅領域２２ａに駆動電流が供給されたときに、光信号増幅領域２２ａを伝播する光パケット信号を増幅する。したがって、駆動電流を制御することにより、ＳＯＡ型ゲートスイッチ２２を光パケット信号のゲート素子として機能させることができる。ＳＯＡ型ゲートスイッチ２２は、光カプラ３を介して入力された光パケット信号を、駆動電流のＯＮ/ＯＦＦを示す駆動信号に応じて出力し、合波カプラ４に送信する。具体的には、例えば、駆動信号がＯＮ状態を示す場合には、ＳＯＡ型ゲートスイッチ２２はＯＮ状態となり、光パケット信号が出力される。一方、駆動信号がＯＦＦ状態を示す場合には、ＳＯＡ型ゲートスイッチ２２はＯＦＦ状態となり、光パケット信号の出力が止められる。なお、後述するように、ＳＯＡ型ゲートスイッチ２２は、ＯＦＦ状態であっても多少は漏れ光が発生してしまう。
図４は、ＳＯＡ型ゲートスイッチ２２における駆動電流と光増幅率との関係を説明するための図である。横軸は駆動電流ｍＡを示し、縦軸は光増幅率ｄＢを示す。同図に示すように、ＳＯＡ型ゲートスイッチ２２は、駆動電流により光増幅率が変化する特性を有する。駆動電流を増加させていくと光増幅率も増加する。駆動電流を３００ｍＡ程度に増加させると、光増幅率が１０ｄＢ程度得られるようになり、ほぼ飽和状態となる。したがって、駆動電流を３００ｍＡ以上にしても、得られる光増幅率は１０ｄＢ程度となる。一方、駆動電流を減少させていくと光の減衰特性を示すようになる。
図５は、ＳＯＡ型ゲートスイッチ２２における駆動電圧と光増幅率との関係を説明するための図である。横軸は駆動電圧Ｖを示し、縦軸は光増幅率ｄＢを示す。同図に示すように、ＳＯＡ型ゲートスイッチ２２は、駆動電圧でも光増幅率が変化する特性を有する。ＳＯＡ型ゲートスイッチ２２は、電流駆動型であるが、駆動電流を３００ｍＡ以上流せる電圧源から電圧印加することによって電圧駆動することも可能である。同図に示すように、駆動電圧を増加させていくと光増幅率も増加する。駆動電圧を１．５Ｖ程度に増加させると、光増幅率が１０ｄＢ程度得られるようになり、ほぼ飽和状態となる。そして、駆動電圧を１．５Ｖ以上にしても、得られる光増幅率は１０ｄＢ程度にとどまる。一方、駆動電圧を減少させていくと光の減衰特性を示すようになる。
図６は、ＳＯＡ型ゲートスイッチ２２におけるゲートスイッチ間消光比と駆動電圧との関係を説明するための図である。ゲートスイッチ間消光比は、ゲートスイッチがＯＦＦ状態のときの光パワーに対するゲートスイッチがＯＮ状態のときの光パワーの比で表される。同図の横軸はゲートスイッチ間消光比ｄＢを示し、縦軸は駆動電圧Ｖを示す。同図に示すように、駆動電圧が増加するほど、ゲートスイッチ間消光比が増大する。ゲートスイッチ間消光比が増大するということは、ＯＦＦ状態におけるゲートスイッチからの漏れ光の光パワーが増大していることを意味する。漏れ光の光パワーが増大してしまうと、光のクロストークが増大してしまう。したがって、光のクロストークによる影響を考慮して、所望の消光比特性が得られるように駆動電圧を設定する必要がある。具体的には、例えば、入力ポートと出力ポートとがそれぞれ８個備えられている８×８のマトリクス光スイッチを構成する場合には、消光比特性として５８ｄＢ程度が要求されている。この場合には、駆動電圧を０．６５Ｖ以下に設定する必要があることになる。
次に、図２を参照して、光パケット信号が光スイッチ装置１に入力されてから出力されるまでの動作について説明する。本動作では、光パケット信号が光スイッチ装置１の第１入力ポートから第２出力ポートに出力される場合について説明する。この場合、光パケット信号の経路情報には、出力先ポートが第２出力ポートであることを示す“＃２”が格納されていることになる。なお、光スイッチ装置１の入力ポート数および出力ポート数はそれぞれｎ個設けられていることとする。
最初に、経路情報が“＃２”である光パケット信号が、第１入力ポートから入力される。続いて、第１入力ポートに対応する光カプラ３ａは、光パケット信号をｎ個に分岐させ、ｎ個の出力ポートごとに設けられている第１入力ポート用のＳＯＡ型ゲートスイッチ装置２にそれぞれ送信する。
続いて、制御部６は、光パケット信号に含まれる経路情報に基づいて制御信号を生成する。本動作では、出力先ポートとして第２出力ポートを選択するように指示するための制御信号が生成される。制御部６は、生成した制御信号を各ＳＯＡ型ゲートスイッチ装置２に送信する。
続いて、第２出力ポート用のＳＯＡ型ゲートスイッチ装置２の駆動回路２１は、制御部６から送信された制御信号に基づいて、ＯＮ状態を示す信号をＳＯＡ型ゲートスイッチ２２に送信する。これにより、経路情報に“＃２”が格納された光パケット信号が、第２出力ポート用のＳＯＡ型ゲートスイッチ装置２から出力されることになる。一方、第２出力ポート用以外のＳＯＡ型ゲートスイッチ装置２の駆動回路２１は、制御部６から送信された制御信号に基づいて、ＯＦＦ状態を示す信号をＳＯＡ型ゲートスイッチ２２に送信する。これにより、経路情報に“＃２”が格納された光パケット信号は、第２出力ポート用以外のＳＯＡ型ゲートスイッチ装置２からは出力されないことになる。
続いて、第２出力ポート用のＳＯＡ型ゲートスイッチ装置２から出力された光パケット信号が、合成カプラ４ｂを介して第２出力ポートから出力される。つまり、経路情報が“＃２”である光パケット信号は、第２出力ポートのみから出力されることになる。
次に、図３に示すＳＯＡ型ゲートスイッチ装置２の回路構成について説明する。図７は、本実施例１におけるＳＯＡ型ゲートスイッチ装置２の回路構成を例示する図である。駆動回路２１は、並列接続された非反転型高速オペアンプＯＰ１，ＯＰ２を用いてＳＯＡ型ゲートスイッチ２２を駆動させる回路である。信号発生器ＳＧは、ＳＯＡ型ゲートスイッチ２２をＯＮ／ＯＦＦさせるための矩形波信号を生成して出力する。この矩形波信号は、ＯＮ時に０．６Ｖ、ＯＦＦ時に０Ｖを示す。この矩形波信号が、非反転型高速オペアンプＯＰ１，ＯＰ２の非反転入力端子に入力される。具体的には、ＯＮ時には０．６Ｖの２分の１にあたる０．３Ｖが非反転型高速オペアンプＯＰ１，ＯＰ２の非反転入力ピンにそれぞれ入力されることになる。
非反転型高速オペアンプＯＰ１，ＯＰ２は、入力された矩形波信号を増幅して駆動信号を出力する。この非反転型高速オペアンプＯＰ１，ＯＰ２は、帯域が１ＧＨｚ、スルーレートが５０００Ｖ/μｓ、出力電流容量が１５０ｍＡのオペアンプである。この非反転型高速オペアンプＯＰ１，ＯＰ２から出力された駆動信号が、ＳＯＡ型ゲートスイッチ２２に入力されることになる。具体的には、非反転型高速オペアンプＯＰ１，ＯＰ２によって、０．３Ｖの矩形波信号が１．５Ｖの駆動信号に増幅されて、ＳＯＡ型ゲートスイッチ２２に供給される。インダクタＬ１は、駆動回路２１の基板パターンにおける寄生インダクタンスである。インダクタＬ２は、ＳＯＡ型ゲートスイッチモジュール２ａ内の伝送路における寄生インダクタンスである。このＳＯＡ型ゲートスイッチモジュール２ａは、インダクタＬ２とＳＯＡ型ゲートスイッチ２２とショットキーバリアダイオードＤ１とで構成されている。図７に示すインダクタＬ１，Ｌ２は、それぞれ２ｎＨである。
伝送線路Ｔ１，Ｔ２は、それぞれの伝送遅延時間が同等となるように、並列接続の分岐点Ａから非反転型高速オペアンプＯＰ１，ＯＰ２の非反転入力端子までをそれぞれ接続する。すなわち、伝送線路Ｔ１，Ｔ２は、並列接続を形成する伝送線路のうち、信号源である信号発生器ＳＧ側の伝送線路（信号源側伝送線路）を形成する。伝送遅延時間を同等にする方法としては、例えば、同一種類の伝送線を用い、それぞれの伝送線路長が同等になるように接続する方法がある。
また、伝送線路Ｔ３，Ｔ４は、それぞれの伝送遅延時間が同等となるように、非反転型高速オペアンプＯＰ１，ＯＰ２の出力端子から並列接続の結合点Ｂまでを接続する。すなわち、伝送線路Ｔ３，Ｔ４は、並列接続を形成する伝送線路のうちのＳＯＡ型ゲートスイッチ２２側の伝送線路（ゲートスイッチ側伝送線路）を形成する。伝送遅延時間を同等にする方法としては、例えば、同一種類の伝送線を用い、それぞれの伝送線路長が同等になるように接続する方法がある。
図７に示す伝送線路Ｔ１〜Ｔ４は、伝送遅延時間が２０ｐｓに設定され、特性インピーダンスが５０Ωに設定されている。なお、図７に示す伝送線は、伝送線路長を３ｍｍに設定すると、伝送遅延時間が２０ｐｓ程度となる特性を有する。このように、並列接続された非反転型高速オペアンプＯＰ１，ＯＰ２の入力側と出力側とにおいて、伝送線路Ｔ１〜Ｔ４の伝送遅延時間をそれぞれ同等にすることで、伝送遅延差による信号の位相ずれを回避することができるため、波形ひずみの発生を抑止することができる。
ショットキーバリアダイオードＤ１は、駆動信号（駆動電圧）の立ち下り時に発生するリンギングを抑圧するために配置される。ＳＯＡ型ゲートスイッチ２２がＯＮ状態からＯＦＦ状態に移行すると、ＳＯＡ型ゲートスイッチ２２の寄生容量に溜まった電荷が放電され、その結果インダクタＬ１やインダクタＬ２による逆起電力が発生する。そのため、負側にリンギングが引き起こされることになる。そこで、ショットキーバリアダイオードＤ１を図７に示すように配置することで、リンギングを抑圧することができる。
具体的には、ショットキーバリアダイオードＤ１のカソードをＳＯＡ型ゲートスイッチ２２のアノード側に接続し、ショットキーバリアダイオードＤ１のアノードをＳＯＡ型ゲートスイッチ２２のカソード側に接続する。このように接続することによって、ＳＯＡ型ゲートスイッチ２２がＯＮ状態であるときには、ショットキーバリアダイオードＤ１には駆動電流が流れず、ＳＯＡ型ゲートスイッチ２２にのみに駆動電流が流れることになる。一方、ＳＯＡ型ゲートスイッチ２２がＯＦＦ状態であるときには、ＳＯＡ型ゲートスイッチ２２の寄生容量に溜まった電荷がショットキーバリアダイオードＤ１に流れることになる。これにより、インダクタＬ１やインダクタＬ２による逆起電力の発生を回避することができるため、アンダーシュートが抑圧されることになる。そして、このアンダーシュートが抑圧されることによって、その次に発生する正側のオーバーシュートを含むリンギングが抑圧されることになる。この結果リンギングによるＳＯＡ発光現象を抑圧することができる。
ショットキーバリアダイオードとしては、例えば、Ｓｉ（シリコン）型ショットキーバリアダイオードや、ＧａＡｓ（ガリ砒素）型ショットキーバリアダイオードを用いることができる。Ｓｉ型ショットキーバリアダイオードは、順方向電圧が一般のダイオードよりも小さいため、リンギングの抑圧効果が高くなる。ＧａＡｓ型ショットキーバリアダイオードは、Ｓｉ型ショットキーバリアダイオードよりも、接合容量を小さくできるため、より高速な応答が可能となる。このため、Ｓｉ型ショットキーバリアダイオードよりもリンギングの抑圧効果が高くなる。
なお、図７に示す抵抗器Ｒ１，Ｒ２，Ｒ４，Ｒ６は５０Ωの抵抗であり、抵抗器Ｒ３，Ｒ５は２００Ωの抵抗である。
次に、図７に示すＳＯＡ型ゲートスイッチ装置の動作について説明する。図８は、実施例１におけるＳＯＡ型ゲートスイッチ装置の動作を説明するための図であり、図７に示すＳＯＡ型ゲートスイッチ装置の動作時における各電圧および電流の波形を示す図である。ＶSGは信号発生器ＳＧの出力電圧波形である。この電圧波形ＶSGは、矩形波信号であり、ＯＮ時に０．６Ｖ、ＯＦＦ時に０Ｖとなる。ＶSOAは、駆動回路２１の出力電圧波形である。この電圧波形ＶSOAは、ＳＯＡ型ゲートスイッチ２２を駆動させる駆動信号であり、ＯＮ時に１．５Ｖ、ＯＦＦ時に０Ｖとなる。Ｉ１は非反転型高速オペアンプＯＰ１の出力電流波形であり、Ｉ２は非反転型高速オペアンプＯＰ２の出力電流波形である。図８に示すように、電流波形Ｉ１と電流波形Ｉ２は同じ波形で表される。ＩSOAは、ＳＯＡ型ゲートスイッチ２２に流れる電流であり、電流波形Ｉ１と電流波形Ｉ２とを合流した電流波形となる。
ここで、立ち上がり時間を、ＳＯＡ型ゲートスイッチ２２の駆動電圧が消光比特性を満たす０．６５Ｖに達してから、ＳＯＡ型ゲートスイッチ２２を流れる電流値が定常値である３００ｍＡの９０％となる２７０ｍＡに達するまでの所要時間と定義する。また、立ち下がり時間を、ＳＯＡ型ゲートスイッチ２２を流れる電流値が定常値である３００ｍＡの９０％となる２７０ｍＡに低下してから、ＳＯＡ型ゲートスイッチ２２の駆動電圧が消光比特性を満たす０．６５Ｖに低下するまでの所要時間と定義する。
図８に示すように、本実施例１では、立ち上がり時間ＳＴがおよそ３ｎｓとなり、立ち下がり時間ＥＴがおよそ１．５ｎｓとなる。したがって、立ち上がり時間と立ち下がり時間の合計はおよそ４．５ｎｓとなる。この値は、後述する従来の技術に比べておよそ１/３となっている。つまり、従来の技術に比べて３倍程度の高速動作が得られることになる。
従来の技術について説明する。図１１は、従来の技術におけるＳＯＡ型ゲートスイッチ装置の回路構成を例示する図である。駆動回路９１は、非反転型高速オペアンプＯＰ９１を用いてＳＯＡ型ゲートスイッチ９２を駆動させる回路である。信号発生器ＳＧは、ＳＯＡ型ゲートスイッチ９２をＯＮ／ＯＦＦさせるための矩形波信号を生成して出力する。この矩形波信号は、ＯＮ時に３．０９Ｖ、ＯＦＦ時に０Ｖを示す。この矩形波信号が、非反転型高速オペアンプＯＰ９１の非反転入力端子に入力される。非反転型高速オペアンプＯＰ９１は、入力された矩形波信号を増幅して駆動信号を出力する。非反転型高速オペアンプＯＰ９１は、帯域が１００ＭＨｚ、スルーレートが１０００Ｖ/μｓ、出力電流容量が３００ｍＡ、セットリングタイムが２０ｎｓのオペアンプである。この非反転型高速オペアンプＯＰ９１から出力された駆動信号が、ＳＯＡ型ゲートスイッチ９２に入力される。
インダクタＬ９１は、立ち上がり時のオーバーシュートを抑圧するためのインダクタンスである。インダクタＬ９２は、駆動回路９１の基板パターンにおける寄生インダクタンスである。インダクタＬ９３は、ＳＯＡ型ゲートスイッチモジュール９２ａ内の伝送路における寄生インダクタンスである。抵抗器Ｒ９５は、立下り時のリンギングを抑圧するための抵抗である。図１１に示すインダクタＬ９１は３８ｎＨであり、インダクタＬ９２，Ｌ９３は２ｎＨである。また、抵抗器Ｒ９１，Ｒ９２，Ｒ９４は５０Ωであり、抵抗器Ｒ９３は２００Ωであり、抵抗器Ｒ９５は２０Ωである。
図１２は、従来技術におけるＳＯＡ型ゲートスイッチ装置の動作を説明するための図であり、図１１に示す従来のＳＯＡ型ゲートスイッチ装置の動作時における各電圧および電流の波形を示す図である。ＶSGは信号発生器ＳＧの出力電圧波形である。この電圧波形ＶSGは、矩形波信号でありＯＮ時に３．０９Ｖ、ＯＦＦ時に０Ｖとなる。ＶSOAは、駆動回路９１の出力電圧波形である。この電圧波形ＶSOAは、ＳＯＡ型ゲートスイッチ９２を駆動させる駆動信号であり、ＯＮ時に１．５Ｖ、ＯＦＦ時に０Ｖとなる。ＩSOAは、非反転型高速オペアンプＯＰ９１の出力電流波形である。
図１２に示すように、従来のＳＯＡ型ゲートスイッチ装置では、立ち上がり時間ＳＴがおよそ５ｎｓとなり、立ち下がり時間ＥＴがおよそ９ｎｓとなる。したがって、立ち上がり時間と立ち下がり時間の合計がおよそ１４ｎｓとなる。この値は、実施例１のＳＯＡ型ゲートスイッチ装置の値に比べておよそ３倍となっている。つまり、従来の方が実施例１よりも３倍の時間を要することになる。
ここで、図１１に示す従来のＳＯＡ型ゲートスイッチ装置では、非反転型高速オペアンプＯＰ９１の出力端子とＳＯＡ型ゲートスイッチ９２との間に２０Ωの抵抗器Ｒ９５を挿入することでリンギングを抑えている。ところが、この抵抗器Ｒ９５を挿入することによって非反転型高速オペアンプＯＰ９１の出力電圧として７．７Ｖという大きな電圧が必要となる。これにより、駆動回路９１の消費電力が増大している。２０Ωの抵抗器Ｒ９５の消費電力は、３００ｍＡでは１．８Ｗになる。また、消費電力が大きな抵抗器Ｒ９５は、形状も大きくなるため、回路規模が大きくなってしまう。また、オペアンプの出力電圧が高いため、より高速なオペアンプを利用することができずに、２０ｎｓ程度のセットリング特性を有するオペアンプを利用することになる。これにより、高速性が阻害されてしまう。
これに対して、本実施例１のＳＯＡ型ゲートスイッチ装置では、立ち上がり時間がおよそ３ｎｓであり、立ち下がり時間がおよそ１．５ｎｓである。つまり、立ち上がり時間と立ち下がり時間の合計がおよそ４．５ｎｓであり、従来のＳＯＡ型ゲートスイッチ装置に比べて３倍程度の高速動作を示している。これは、本実施例１の非反転型高速オペアンプＯＰ１，ＯＰ２が並列接続されていることに起因する。具体的に説明すると、立ち上がり時間については、並列接続されている非反転型高速オペアンプＯＰ１，ＯＰ２の出力電流のスルーレートが加算されるため、およそ２倍のスルーレートが得られることになる。したがって、立ち上がり時間が従来の回路に比べておよそ１/２に減少することになる。つまり、立ち上がり速度は従来の回路に比べておよそ２倍速くなる。一方、立ち下がり時間については、ＳＯＡ型ゲートスイッチ２２自身の寄生容量によりＯＮ時に充電された電荷が、並列接続されている２個の非反転型高速オペアンプＯＰ１，ＯＰ２によって高速に吸収されることになる。したがって、１個の非反転型高速オペアンプＯＰ９１からなる従来の回路に比べて電圧をより高速に低下させることができるため、立ち下がり時間も短縮される。
また、本実施例１のＳＯＡ型ゲートスイッチ装置では、従来のＳＯＡ型ゲートスイッチ装置における２０Ωの抵抗器Ｒ９５が不要となるため、消費電力を削減することができる。さらに、本実施例１のＳＯＡ型ゲートスイッチ装置では、従来のＳＯＡ型ゲートスイッチ装置と同様に３００ｍＡという大電流によって素子の発熱が比較的大きくなってしまうが、２個の非反転型高速オペアンプＯＰ１，ＯＰ２に発熱量が分散されるため、ドライバアンプの発熱分散効率を向上させることができる。
なお、上述した実施例１では、矩形波信号が信号発生器ＳＧによって生成されているが、矩形波信号を生成する手段はこれに限定されない。例えば、制御部６から出力される信号に応じてＦＰＧＡ回路またはロジックバッファ回路で矩形波信号を生成することとしてもよい。
次に、本発明の実施例２について説明する。実施例２が実施例１と異なる点は、実施例２では、実施例１の駆動回路で用いられている非反転型高速オペアンプの代わりに反転型高速オペアンプを用いている点である。それ以外の構成は、実施例１における各構成と同様であるため、各構成要素には同一の符合を付しその説明は省略すると共に、以下においては、主に実施例１との相違点について説明する。
図９は、本実施例２におけるＳＯＡ型ゲートスイッチ装置２の回路構成を例示する図である。駆動回路２１は、並列接続された反転型高速オペアンプＯＰ１１，ＯＰ１２を用いてＳＯＡ型ゲートスイッチ２２を駆動させる回路である。信号発生器ＳＧは、ＳＯＡ型ゲートスイッチ２２をＯＮ／ＯＦＦさせるための矩形波信号を生成して出力する。この矩形波信号は、ＯＮ時に−０．６Ｖ、ＯＦＦ時に０Ｖを示す。この矩形波信号が、ボルテージフォロア回路ＯＰ１３を介して反転型高速オペアンプＯＰ１１，ＯＰ１２の反転入力端子に入力される。具体的に説明すると、ＯＮ時には−０．６Ｖの２分の１にあたる−０．３Ｖが反転型高速オペアンプＯＰ１１，ＯＰ１２の反転入力ピンにそれぞれ入力されることになる。
反転型高速オペアンプＯＰ１１，ＯＰ１２は、入力された矩形波信号を増幅して駆動信号を出力する。反転型高速オペアンプＯＰ１１，ＯＰ１２は、帯域が１ＧＨｚ、スルーレートが５０００Ｖ/μｓ、出力電流容量が１５０ｍＡのオペアンプである。この反転型高速オペアンプＯＰ１１，ＯＰ１２から出力された駆動信号が、ＳＯＡ型ゲートスイッチ２２に入力されることになる。具体的に説明すると、反転型高速オペアンプＯＰ１１，ＯＰ１２によって、−０．３Ｖの矩形波信号が１．５Ｖの駆動信号に増幅されて、ＳＯＡ型ゲートスイッチ２２に供給される。インダクタＬ１は、駆動回路２１の基板パターンにおける寄生インダクタンスである。インダクタＬ２は、ＳＯＡ型ゲートスイッチモジュール２ａ内の伝送路における寄生インダクタンスである。図９に示すインダクタＬ１，Ｌ２は、それぞれ２ｎＨである。
伝送線路Ｔ１，Ｔ２（信号源側伝送線路）は、それぞれの伝送遅延時間が同等となるように、並列接続の分岐点Ａから反転型高速オペアンプＯＰ１１，ＯＰ１２の反転入力端子までをそれぞれ接続する。伝送遅延時間を同等にする方法としては、例えば、同一種類の伝送線を用い、それぞれの伝送線路長が同等になるように接続する方法がある。伝送線路Ｔ３，Ｔ４（ゲートスイッチ側伝送線路）は、それぞれの伝送遅延時間が同等となるように、反転型高速オペアンプＯＰ１１，ＯＰ１２の出力端子から並列接続の結合点Ｂまでを接続する。伝送遅延時間を同等にする方法としては、例えば、同一種類の伝送線を用い、それぞれの伝送線路長が同等になるように接続する方法がある。
図９に示す伝送線路Ｔ１〜Ｔ４は、伝送遅延時間が２０ｐｓに設定され、特性インピーダンスが５０Ωに設定されている。なお、図９に示す伝送線は、伝送遅延時間を２０ｐｓに設定すると、伝送線路長が３ｍｍ程度となる特性を有する。このように、並列接続された反転型高速オペアンプＯＰ１１，ＯＰ１２の入力側と出力側とにおいて、伝送線路Ｔ１〜Ｔ４の伝送遅延時間をそれぞれ同等にすることで、伝送遅延差による信号の位相ずれを回避することができるため、波形ひずみの発生を抑止することができる。
なお、ショットキーバリアダイオードＤ１については、上述した実施例１と同様であるため、その説明を省略する。また、図９に示す抵抗器Ｒ１，Ｒ２は５０Ωの抵抗であり、抵抗器Ｒ１１，Ｒ１４は１００Ωの抵抗であり、抵抗器Ｒ１２，Ｒ１５は５００Ωの抵抗であり、抵抗器Ｒ１３，Ｒ１６は１２０Ωの抵抗である。
図１０は、実施例２におけるＳＯＡ型ゲートスイッチ装置の動作を説明するための図であり、図９に示すＳＯＡ型ゲートスイッチ装置の動作時における各電圧および電流の波形を示す図である。ＶSGは信号発生器ＳＧの出力電圧波形である。この電圧波形ＶSGは、矩形波信号でありＯＮ時に−０．６Ｖ、ＯＦＦ時に０Ｖとなる。ＶSOAは、駆動回路２１の出力電圧波形である。この電圧波形ＶSOAは、ＳＯＡ型ゲートスイッチ２２を駆動させる駆動信号であり、ＯＮ時に１．５Ｖ、ＯＦＦ時に０Ｖとなる。Ｉ１は反転型高速オペアンプＯＰ１１の出力電流波形であり、Ｉ２は非反転型高速オペアンプＯＰ１２の出力電流波形である。図１０に示すように、電流波形Ｉ１と電流波形Ｉ２は同じ波形で表される。ＩSOAは、電流波形Ｉ１と電流波形Ｉ２とを合流した電流波形となる。
図１０に示すように、本実施例２では、立ち上がり時間ＳＴがおよそ３．３ｎｓとなり、立ち下がり時間ＥＴがおよそ２．３ｎｓとなる。したがって、立ち上がり時間と立ち下がり時間の合計はおよそ５．６ｎｓとなる。この値は、前述した従来の技術に比べておよそ２/５となっている。つまり、従来の技術に比べて２．５倍程度の高速動作が得られることになる。
なお、上述した各実施例では、２個のオペアンプで並列接続しているが、並列接続するオペアンプは２個であることには限定されず、３個以上の複数のオペアンプを並列接続することもできる。
（付記１）半導体光増幅型ゲートスイッチのアノード側に接続される半導体光増幅型ゲートスイッチ用駆動回路であって、
並列接続されたオペアンプと、
前記並列接続の信号源側にある当該並列接続の分岐点から前記各オペアンプの入力端子までを接続する信号源側伝送線路と、
前記各オペアンプの出力端子から前記並列接続の半導体光増幅型ゲートスイッチ側にある当該並列接続の結合点までを接続するゲートスイッチ側伝送線路と、
を備え、
前記各信号源側伝送線路における伝送遅延時間がそれぞれ同等であり、前記各ゲートスイッチ側伝送線路における伝送遅延時間がそれぞれ同等であることを特徴とする半導体光増幅型ゲートスイッチ用駆動回路。
（付記２）前記オペアンプが非反転型オペアンプであることを特徴とする付記１に記載の半導体光増幅型ゲートスイッチ用駆動回路。
（付記３）前記オペアンプが反転型オペアンプであることを特徴とする付記１に記載の半導体光増幅型ゲートスイッチ用駆動回路。
（付記４）カソード側がグラウンドに接続される半導体光増幅型ゲートスイッチと、当該半導体光増幅型ゲートスイッチのアノード側に接続される半導体光増幅型ゲートスイッチ用駆動回路とを有する半導体光増幅型ゲートスイッチ装置であって、
前記半導体光増幅型ゲートスイッチ用駆動回路は、
並列接続されたオペアンプと、
前記並列接続の信号源側にある当該並列接続の分岐点から前記各オペアンプの入力端子までを接続する信号源側伝送線路と、
前記各オペアンプの出力端子から前記並列接続の半導体光増幅型ゲートスイッチ側にある当該並列接続の結合点までを接続するゲートスイッチ側伝送線路と、を備え、
前記各信号源側伝送線路における伝送遅延時間がそれぞれ同等であり、前記各ゲートスイッチ側伝送線路における伝送遅延時間がそれぞれ同等であることを特徴とする半導体光増幅型ゲートスイッチ装置。
（付記５）前記オペアンプが非反転型オペアンプであることを特徴とする付記４に記載の半導体光増幅型ゲートスイッチ装置。
（付記６）前記オペアンプが反転型オペアンプであることを特徴とする付記４に記載の半導体光増幅型ゲートスイッチ装置。
（付記７）ショットキーバリアダイオードをさらに備え、
前記半導体光増幅型ゲートスイッチのアノード側に前記ショットキーバリアダイオードのカソード側を接続し、前記半導体光増幅型ゲートスイッチのカソード側に前記ショットキーバリアダイオードのアノード側を接続することを特徴とする付記４〜６のいずれか１項に記載の半導体光増幅型ゲートスイッチ装置。
（付記８）カソード側がグラウンドに接続される半導体光増幅型ゲートスイッチと、当該半導体光増幅型ゲートスイッチのアノード側に接続される半導体光増幅型ゲートスイッチ用駆動回路とを有する半導体光増幅型ゲートスイッチ装置を複数備える光交換機であって、
前記半導体光増幅型ゲートスイッチ用駆動回路は、
並列接続されたオペアンプと、
前記並列接続の信号源側にある当該並列接続の分岐点から前記各オペアンプの入力端子までを接続する信号源側伝送線路と、
前記各オペアンプの出力端子から前記並列接続の半導体光増幅型ゲートスイッチ側にある当該並列接続の結合点までを接続するゲートスイッチ側伝送線路と、を備え、
前記各信号源側伝送線路における伝送遅延時間がそれぞれ同等であり、前記各ゲートスイッチ側伝送線路における伝送遅延時間がそれぞれ同等であることを特徴とする光交換機。
（付記９）ショットキーバリアダイオードをさらに備え、
前記半導体光増幅型ゲートスイッチのアノード側に前記ショットキーバリアダイオードのカソード側を接続し、前記半導体光増幅型ゲートスイッチのカソード側に前記ショットキーバリアダイオードのアノード側を接続することを特徴とする付記８に記載の光交換機。
以上のように、本発明にかかる半導体光増幅型ゲートスイッチ用駆動回路、半導体光増幅型ゲートスイッチ装置および光交換機は、光パケットネットワークにおける光パケット通信に有用であり、特に、半導体光増幅型ゲートスイッチに供給する駆動電流の容量を維持しつつ、半導体光増幅型ゲートスイッチの高速駆動を実現させることに適している。
光パケットネットワークを形成するコアノードの構成図である。 光スイッチ装置の構成図である。 ＳＯＡ型ゲートスイッチ装置の構成図である。 駆動電流と光増幅率との関係を説明するための図である。 駆動電圧と光増幅率との関係を説明するための図である。 ゲートスイッチ間消光比と駆動電圧との関係を説明するための図である。 実施例１におけるＳＯＡ型ゲートスイッチ装置の回路構成図である。 実施例１におけるＳＯＡ型ゲートスイッチ装置の動作を説明するための図である。 実施例２におけるＳＯＡ型ゲートスイッチ装置の回路構成図である。 実施例２におけるＳＯＡ型ゲートスイッチ装置の動作を説明するための図である。 従来技術におけるＳＯＡ型ゲートスイッチ装置の回路構成図である。 従来技術におけるＳＯＡ型ゲートスイッチ装置の動作を説明するための図である。
符号の説明
１ 光スイッチ装置
２ ＳＯＡ型ゲートスイッチ装置
３ 光カプラ
４ 合波カプラ
５ 波長変換器
６ 制御部
１０ 光交換機
２１ 駆動回路
２２ ＳＯＡ型ゲートスイッチ
Ｄ１ ショットキーバリアダイオード
Ｔ１，Ｔ２，Ｔ３，Ｔ４ 伝送線路
ＯＰ１，ＯＰ２ 非反転型高速オペアンプ

Claims (6)

  1. 半導体光増幅型ゲートスイッチのアノード側に接続される半導体光増幅型ゲートスイッチ用駆動回路であって、
    並列接続されたオペアンプと、
    前記並列接続の信号源側にある当該並列接続の分岐点から前記各オペアンプの入力端子までを接続する信号源側伝送線路と、
    前記各オペアンプの出力端子から前記並列接続の半導体光増幅型ゲートスイッチ側にある当該並列接続の結合点までを接続するゲートスイッチ側伝送線路と、
    を備え、
    前記各信号源側伝送線路における伝送遅延時間がそれぞれ同等であり、前記各ゲートスイッチ側伝送線路における伝送遅延時間がそれぞれ同等であることを特徴とする半導体光増幅型ゲートスイッチ用駆動回路。
  2. 前記オペアンプが非反転型オペアンプであることを特徴とする請求項１に記載の半導体光増幅型ゲートスイッチ用駆動回路。
  3. 前記オペアンプが反転型オペアンプであることを特徴とする請求項１に記載の半導体光増幅型ゲートスイッチ用駆動回路。
  4. カソード側がグラウンドに接続される半導体光増幅型ゲートスイッチと、当該半導体光増幅型ゲートスイッチのアノード側に接続される半導体光増幅型ゲートスイッチ用駆動回路とを有する半導体光増幅型ゲートスイッチ装置であって、
    前記半導体光増幅型ゲートスイッチ用駆動回路は、
    並列接続されたオペアンプと、
    前記並列接続の信号源側にある当該並列接続の分岐点から前記各オペアンプの入力端子までを接続する信号源側伝送線路と、
    前記各オペアンプの出力端子から前記並列接続の半導体光増幅型ゲートスイッチ側にある当該並列接続の結合点までを接続するゲートスイッチ側伝送線路と、を備え、
    前記各信号源側伝送線路における伝送遅延時間がそれぞれ同等であり、前記各ゲートスイッチ側伝送線路における伝送遅延時間がそれぞれ同等であることを特徴とする半導体光増幅型ゲートスイッチ装置。
  5. ショットキーバリアダイオードをさらに備え、
    前記半導体光増幅型ゲートスイッチのアノード側に前記ショットキーバリアダイオードのカソード側を接続し、前記半導体光増幅型ゲートスイッチのカソード側に前記ショットキーバリアダイオードのアノード側を接続することを特徴とする請求項４に記載の半導体光増幅型ゲートスイッチ装置。
  6. カソード側がグラウンドに接続される半導体光増幅型ゲートスイッチと、当該半導体光増幅型ゲートスイッチのアノード側に接続される半導体光増幅型ゲートスイッチ用駆動回路とを有する半導体光増幅型ゲートスイッチ装置を複数備える光交換機であって、
    前記半導体光増幅型ゲートスイッチ用駆動回路は、
    並列接続されたオペアンプと、
    前記並列接続の信号源側にある当該並列接続の分岐点から前記各オペアンプの入力端子までを接続する信号源側伝送線路と、
    前記各オペアンプの出力端子から前記並列接続の半導体光増幅型ゲートスイッチ側にある当該並列接続の結合点までを接続するゲートスイッチ側伝送線路と、を備え、
    前記各信号源側伝送線路における伝送遅延時間がそれぞれ同等であり、前記各ゲートスイッチ側伝送線路における伝送遅延時間がそれぞれ同等であることを特徴とする光交換機。
JP2007042871A 2007-02-22 2007-02-22 半導体光増幅型ゲートスイッチ用駆動回路、半導体光増幅型ゲートスイッチ装置および光交換機 Expired - Fee Related JP5168937B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007042871A JP5168937B2 (ja) 2007-02-22 2007-02-22 半導体光増幅型ゲートスイッチ用駆動回路、半導体光増幅型ゲートスイッチ装置および光交換機
US12/002,763 US7791793B2 (en) 2007-02-22 2007-12-19 Semiconductor optical amplifier gate switch drive circuit, semiconductor optical amplifier gate switching device, and optical cross connect

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007042871A JP5168937B2 (ja) 2007-02-22 2007-02-22 半導体光増幅型ゲートスイッチ用駆動回路、半導体光増幅型ゲートスイッチ装置および光交換機

Publications (2)

Publication Number Publication Date
JP2008203784A JP2008203784A (ja) 2008-09-04
JP5168937B2 true JP5168937B2 (ja) 2013-03-27

Family

ID=39716035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007042871A Expired - Fee Related JP5168937B2 (ja) 2007-02-22 2007-02-22 半導体光増幅型ゲートスイッチ用駆動回路、半導体光増幅型ゲートスイッチ装置および光交換機

Country Status (2)

Country Link
US (1) US7791793B2 (ja)
JP (1) JP5168937B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2431226B1 (de) * 2010-09-17 2016-07-27 SMR Patents S.à.r.l. Rückblickeinrichtung für ein Kraftfahrzeug
US8670671B2 (en) * 2012-01-30 2014-03-11 Oracle International Corporation Energy-efficient optical source
JP5978950B2 (ja) * 2012-11-22 2016-08-24 富士通株式会社 光増幅装置および光増幅方法
JP6132280B2 (ja) 2012-12-14 2017-05-24 Ｎｌｔテクノロジー株式会社 Ｄｃ／ｄｃコンバータ及びそれを搭載した表示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4787087A (en) * 1986-03-04 1988-11-22 Citizen Watch Co., Ltd. Circuit for driving a laser diode
JP2508175Y2 (ja) * 1987-01-14 1996-08-21 日本高周波株式会社 低インピ―ダンス負荷に対する増幅器の並列出力合成回路
JP2508175B2 (ja) 1988-02-12 1996-06-19 三菱電機株式会社 ディジタルリレ―の動作判定方法
JPH0884122A (ja) 1994-09-09 1996-03-26 Sumitomo Electric Ind Ltd 光通信システム及びその光通信方法
US5712591A (en) * 1995-10-03 1998-01-27 Night Technologies International Parallel preamplifier and equalizer
JP2000040951A (ja) * 1998-05-18 2000-02-08 Toshiba Corp 半導体素子、その駆動方法及び駆動装置
US6448579B1 (en) * 2000-12-06 2002-09-10 L.G.Philips Lcd Co., Ltd. Thin film transistor array substrate for liquid crystal display and a method for fabricating the same
JP2001154160A (ja) * 1999-11-26 2001-06-08 Nec Corp 光スイッチ
US6590448B1 (en) * 2000-09-01 2003-07-08 Texas Instruments Incorporated Operational amplifier topology and method
KR100456151B1 (ko) * 2002-04-17 2004-11-09 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4570862B2 (ja) * 2003-10-27 2010-10-27 株式会社リコー 半導体レーザ駆動回路
JP5070777B2 (ja) * 2006-09-19 2012-11-14 富士通株式会社 半導体光増幅器型ゲートスイッチの駆動回路および容量性負荷の駆動回路

Also Published As

Publication number Publication date
US7791793B2 (en) 2010-09-07
US20080205888A1 (en) 2008-08-28
JP2008203784A (ja) 2008-09-04

Similar Documents

Publication Publication Date Title
TW483203B (en) LED driving circuit and optical transmitting module
Momeni et al. A 10-Gb/s inductorless transimpedance amplifier
JP5012329B2 (ja) 光スイッチ
US8274733B2 (en) Semiconductor optical amplification module, optical matrix switching device, and drive circuit
JP5168937B2 (ja) 半導体光増幅型ゲートスイッチ用駆動回路、半導体光増幅型ゲートスイッチ装置および光交換機
US8139903B2 (en) Driving circuit of optical gate switch
JP2013051558A (ja) 駆動回路および宅側装置
US8269461B2 (en) Hybrid battery charger and control circuit and method thereof
JP5130975B2 (ja) 光スイッチ駆動回路
Choi et al. A 35-Gb/s 0.65-pJ/b asymmetric push-pull inverter-based VCSEL driver with series inductive peaking in 65-nm CMOS
JP5151695B2 (ja) 駆動回路および光スイッチ
Chujo et al. A 25 Gb/s 65-nm CMOS low-power laser diode driver with mutually coupled peaking inductors for optical interconnects
US20210384982A1 (en) Laser emitting system
CA2936736C (en) Drive circuit and optical network unit
JP2001285195A (ja) 相補型光配線回路
US9018984B2 (en) Driver for high speed electrical-optical modulator interface
Ito et al. 4-ch 25-Gb/s Small and Low-power VCSEL Driver Circuit with Unbalanced CML in 65-nm CMOS
JP2010129571A (ja) レーザ駆動回路
Koizumi et al. A 10Gb/s burst-mode laser diode driver for burst-by-burst power saving
JP4197533B2 (ja) 光送信回路
JP2016178580A (ja) 直列／並列変換器
JP2000221456A (ja) 光送信器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121217

R150 Certificate of patent or registration of utility model

Ref document number: 5168937

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees