CN1227720C - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1227720C
CN1227720C CNB03148297XA CN03148297A CN1227720C CN 1227720 C CN1227720 C CN 1227720C CN B03148297X A CNB03148297X A CN B03148297XA CN 03148297 A CN03148297 A CN 03148297A CN 1227720 C CN1227720 C CN 1227720C
Authority
CN
China
Prior art keywords
semiconductor device
manufacture method
phase
stage
unstrpped gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB03148297XA
Other languages
English (en)
Other versions
CN1471143A (zh
Inventor
藤冈弘文
小柳贤一
喜多村宏之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of CN1471143A publication Critical patent/CN1471143A/zh
Application granted granted Critical
Publication of CN1227720C publication Critical patent/CN1227720C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31637—Deposition of Tantalum oxides, e.g. Ta2O5
    • H01L28/40—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一种半导体器件的制造方法，所述半导体器件包括具有在半导体衬底上的下电极、上电极和下电极与上电极之间的电容绝缘薄膜的电容器，利用化学气相沉积方法在半导体衬底上的下电极上形成电容绝缘薄膜，所述方法包括：下电极形成步骤，在半导体上形成下电极；两阶段沉积步骤，包括：第一阶段，将包含特定金属的原料气体导入到放置半导体衬底的反应器中；以及第二阶段，随后将氧化气体导入到反应器中，通过重复两阶段沉积步骤两次或更多次，在半导体衬底上的下电极上形成金属氧化物薄膜，由此形成电容绝缘薄膜，而且将金属氧化物薄膜的沉积温度设置在原料气体的反应在两阶段沉积步骤的一个循环中不能自我限制的温度范围内；以及上电极形成步骤，在电容绝缘薄膜上形成上电极。

Description

半导体器件的制造方法
本申请要求2002.7.2提出的日本专利申请No.2002-194006的优先权，本文将它引为参考文献。
技术领域
本发明涉及半导体器件的制造方法，具体地虽说，涉及一种具有电容器(信息存储电容元件)的半导体器件的制造方法，利用如氧化钽(Ta2O5)薄膜等金属氧化物薄膜作为电容绝缘膜来形成所述电容器。
背景技术
被认为是半导体器件代表的大规模集成电路(LSI)粗略地分为存储器产品和逻辑产品，其中，特别是存储器产品已经随着近年来半导体器件制造技术的发展得到了显著的发展。此外，存储器产品分为动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)，其中大部分都是由极好集成密度的金属氧化物半导体(MOS)晶体管制成。此外，因为在如上所述的集成密度方面的改进，并由此因为成本上的下降，尤其是DRAM比SRAM具有更大的优势，从而在信息装置之类中的多种存储器单元中得到了广泛的应用。
在DRAM中，每个存储器单元包括存储器单元选择晶体管，它由MOS型开关晶体管组成；以及电容器，它与存储器单元选择晶体管相连，依照在电容器中是否存储电荷来存储信息。但是，最近，随着信息化社会的发展，要被存储的信息的容量增加，从而限制了在半导体衬底上形成的电容器所占据的面积。因此，需要得到每个存储器单元的电容器增大电容。如果电容器不具有足够大用以存储信息的电容，已经制造的DRAM由于外部噪声信号之类的影响，将遭受以软错误所代表的错误。
通常，作为DRAM的电容器的电容绝缘薄膜，例如，已经使用了氧化硅(Si2O5)薄膜、氮化硅(SiN)、如氧化钽薄膜等金属氧化物薄膜。在这些可能的电容绝缘薄膜中，特别是作为金属氧化物薄膜的氧化钽薄膜，与氧化硅薄膜、氮化硅薄膜等相比，它有较大的介电常数。因此，利用氧化钽薄膜作为电容绝缘薄膜，可以形成具有大电容的电容器。通常利用化学气相沉积(CVD)方法来形成这种氧化钽薄膜，因为CVD方法比较容易操作。
当通过上述CVD方法形成氧化钽薄膜时，通常将如氧气等氧化气体与包含钽的原料气体一起使用，以便填充在氧化钽薄膜形成时易于在氧化钽薄膜中出现的氧空位，以及同样便于去除有机残余物。如果在氧化钽薄膜中形成氧空位，则出现这样的缺点：漏电流流过所形成的薄膜，导致具有较差薄膜质量的电容绝缘薄膜的形成。
例如，日本专利申请未审公开平7-14986和日本专利申请未审公开2001-35842公开了一种半导体器件的制造方法，用于将原料气体和氧气同时导入反应室内，这样通过CVD方法形成氧化钽薄膜。包含在氧气中的氧填充空位，并去除有机残余物，从而起到改进氧化钽薄膜的薄膜质量的作用。
如图10所示，如下开始氧化钽薄膜的形成：将半导体衬底放置在例如保持在大约430℃(沉积温度)和大约10托(托里切利)(沉积压力)的反应器(反应室)中；并且，在时刻t10，以各自预定的流率的条件下，同时将原料气体和氧气(O2)导入到反应器内，其中通过以氮(N2)运载气体溅射和蒸发如作为钽化合物之一的五乙氧化钽(tantalumpentaethoxide)[Ta(OC2H5)5：此后可称为PET]等来获得原料气体。在已经过去了预定时间的时刻t20，同时停止导入原料气体和氧气。在这种情况下，利用氧气来填充在如上所述形成氧化钽薄膜时易于出现的氧空位，并去除有机残余物。此外，利用这种沉积顺序的传统的半导体器件制造方法，在连续的步骤中导入原料气体，以形成具有最终所需的薄膜厚度的电容绝缘薄膜。
如果像传统的半导体器件制造方法的情况那样，同时将原料气体和氧气导入反应室以形成氧化钽薄膜，原料气体的部分压力下降。结果，恶化了形成的氧化钽薄膜的阶梯覆盖，使得在下电极的表面上形成的电容绝缘薄膜的膜厚度易于不均匀，从而使其难以在形成电容器时，获得稳定的电容器电容。特别地，当下电极是如圆柱体等三维结构，或像半球形硅颗粒(HSG)那样形成电极的表面形状，以便增加电容时，显著地恶化了阶梯覆盖，而引起这样的问题：不能够获得想要的电容值，或者上电极和下电极相互短路。
如果为改进阶梯覆盖而较少地导入氧气，另一方面，氧所起的作用也就相应地较小，引起在氧化钽薄膜中出现氧空位，并积累了有机残余物，从而必然恶化氧化钽薄膜的薄膜质量。此外，如果通过降低沉积温度来降低沉积速率，以便改进阶梯覆盖，不仅恶化了薄膜质量，而且要花费更多的时间来形成具有最终所需薄膜厚度的薄膜。
例如，在日本专利申请未审公开2000-340559中公开了用于解决这些问题的氧化钽沉积方法，该方法通过将原料气体导入非氧化环境中以持续形成氧化钽薄膜，直到它具有最终所需的薄膜厚度，然后在氧化环境中对薄膜进行退火，以填充在氧化钽薄膜中出现的氧空位。
但是，通过在日本专利申请未审公开2000-340559中公开的氧化钽沉积方法，持续形成氧化钽薄膜，直到它有最终所需的薄膜厚度，并在氧化环境中进行退火，因此引起了不能完全填充在氧化钽薄膜中产生的氧空位的问题。
即，通过利用了在日本专利申请未审公开2000-340559中公开的氧化钽沉积方法的半导体器件制造方法，当形成构成电容器的电容绝缘薄膜的氧化钽薄膜时，不与原料气体同时导入氧气，所以不受原料气体影响，从而改进了阶梯覆盖。另一方面，以恒定的流率持续导入原料气体直到其具有最终所需的薄膜厚度，然后在氧化环境中对薄膜进行退火，使得不能够完全填充在这样形成的氧化钽薄膜中的氧空位，从而导致在形成电容器时，形成具有较差薄膜质量的电容绝缘薄膜。因此，漏电流流经电容器，使得电容器难以作为信息存储电容元件，导致相关DRAM可靠性的恶化。在这种情况下，在上述日本专利申请未审公开2000-340559中公开的氧化钽薄膜制造方法中，如果延长用于导入氧气的热处理，以向所形成的氧化钽薄膜中的氧空位提供足够数量的氧，必然恶化产量。此外，当延长热处理的持续时间时，构成下电极的多晶硅之类的表面被氧化，形成具有较小介电常数的氧化硅薄膜之类，从而降低了电容器的总电容值。
通过这种传统的半导体器件制造方法，不可能形成具有良好阶梯覆盖和良好薄膜质量的电容绝缘薄膜。
发明内容
考虑到上述问题，提出本发明，而且本发明的目的是提供一种半导体器件的制造方法，所述方法可以形成具有良好阶梯覆盖和良好薄膜质量的电容绝缘薄膜，而不降低产量。
按照本发明的第一方面，提供一种半导体器件的制造方法，所述半导体器件包括利用化学气相沉积方法在半导体衬底上形成的金属氧化物薄膜，所述方法包括：
两阶段沉积步骤，包括：第一阶段，用于将包含特定金属的原料气体导入到放置了半导体衬底的反应器中；以及第二阶段，用于随后将氧化气体导入到反应器中，以及
其中，通过重复两阶段沉积步骤两次或更多次，在半导体衬底上形成作为特定金属的氧化物的金属氧化物薄膜，而且
将所述金属氧化物薄膜的沉积温度设置在所述原料气体的反应在所述两阶段沉积步骤的一个循环中不能自我限制的温度范围内。
按照本发明的第二方面，提供一种半导体器件的制造方法，所述半导体器件包括具有在半导体衬底上的下电极、上电极和在所述下电极与上电极之间的电容绝缘薄膜的电容器，其中，利用化学气相沉积方法在半导体衬底上的下电极上形成电容绝缘薄膜，所述方法包括：
下电极形成步骤，在半导体上形成下电极；
两阶段沉积步骤，包括：第一阶段，用于将包含特定金属的原料气体导入到放置了半导体衬底的反应器中；以及第二阶段，用于随后将氧化气体导入到反应器中，以及
其中，通过重复两阶段沉积步骤两次或更多次，在半导体衬底上的下电极上形成作为特定金属的氧化物的金属氧化物薄膜，由此形成电容绝缘薄膜，而且
将所述金属氧化物薄膜的沉积温度设置在所述原料气体的反应在所述两阶段沉积步骤的一个循环中不能自我限制的温度范围内；以及
上电极形成步骤，在电容绝缘薄膜上形成上电极。
按照本发明的第三方面，提供一种半导体器件的制造方法，所述半导体器件包括利用化学气相沉积方法在半导体衬底上形成的金属氧化物薄膜，所述方法包括：
两阶段沉积步骤，包括：第一阶段，用于将包含特定金属的原料气体导入到放置了半导体衬底的反应器中，以在半导体衬底上形成作为特定金属的氧化物的金属氧化物薄膜；以及第二阶段，用于减少原料气体的流率，从而低于第一阶段中的流率，并将氧化气体导入到反应器中，以使金属氧化物薄膜的表面暴露于氧化气体中，以及
其中，通过重复两阶段沉积步骤两次或更多次，在半导体衬底上的形成具有想要的厚度的金属氧化物薄膜，而且
将所述金属氧化物薄膜的沉积温度设置在所述原料气体的反应在所述两阶段沉积步骤的一个循环中不能自我限制的温度范围内。
在前述第一、第二和第三方面中，第一优选模式是其中在第二阶段停止导入原料气体的模式。
第二优选模式是其中要在第一阶段被导入的氧化气体的流率低于在第二阶段被导入的氧化气体的流率的模式。
第三优选模式是其中原料气体包含氧，借此即使只利用原料气体，仍然能氧化特定金属的模式。
第四优选模式是其中重复两阶段沉积步骤二到十次的模式。
第五优选模式是其中在开始最初的两阶段沉积步骤之前，作为预备步骤导入氧化气体的模式。
第六优选模式是其中在重复两阶段沉积步骤时，省略了最后的两阶段沉积步骤中的第二阶段的模式。
第七优选模式是其中钽、铪或锆被用作特定金属的模式。
第八优选模式是其中当利用钽作为特定金属时，五乙氧化钽(tantalum pentaethoxide)被用作原料气体的模式。
第九优选模式是其中包含氧、臭氧、水、氮的氧化物或氧自由基的气体作为氧化气体的模式。
第十优选模式是其中将第一阶段或第二阶段的持续时间分别设置为比在反应室中在第一阶段导入的原料气体或在第二阶段导入的氧化气体的平均滞留时间长的模式。
第十一优选模式是其中将所述电容器的下电极的表面形状形成为三维结构的模式。
第十二优选模式是其中将所述下电极的表面形状形成为半球形硅颗粒的模式。
利用上面的结构，由于在每个第二阶段中，可以利用氧化气体来填充氧空位，并去除在每个第一阶段中堆积在薄金属氧化物层中的有机残余物，可以充分地改进薄膜质量。
此外，由于这样可以利用氧化气体在第二阶段改进金属氧化物薄膜的薄膜质量，不需要在第一阶段导入氧化气体，或者，如果需要，只需要导入少量氧化气体，从而避免了在第一阶段原料气体的部分压力的下降。
因此，可以形成具有良好阶梯覆盖和良好薄膜质量的薄膜，而不减少产量。
附图说明
通过下面结合附图的描述，本发明上述和其他的目的、优点和特征将变得更加清楚，其中：
图1A-1C是本发明第一实施例按步骤示出一种半导体器件制造方法的工艺流程图；
图1D-1E是按照本发明的第一实施例根据其步骤示出了半导体器件制造方法的继续工艺流程图；
图2是示出了在按照本发明的第一实施例的半导体器件制造方法中，用于氧化钽薄膜的沉积顺序的说明图；
图3是示出了在按照本发明的第二实施例的半导体器件制造方法中，用于氧化钽薄膜的沉积顺序的说明图；
图4是示出了在按照本发明的第三实施例的半导体器件制造方法中，用于氧化钽薄膜的沉积顺序的说明图；
图5是示出了在按照本发明的第四实施例的半导体器件制造方法中，用于氧化钽薄膜的沉积顺序的说明图；
图6是本发明的原理的说明性视图；
图7是按本发明的原理解释，示出了在步骤的次数(水平轴)和氧化钽薄膜的薄膜质量(垂直轴)之间的关系的图表；
图8是按本发明的原理解释，示出了在氧气流率(水平轴)、薄膜质量(左侧垂直轴)和阶梯覆盖(右侧垂直轴)之间的关系的图表；
图9是按本发明的原理解释，示出了在沉积时间(水平轴)和薄膜质量(垂直轴)之间的关系的图表；
图10是示出了在传统的半导体器件制造方法中形成氧化钽薄膜的沉积顺序的说明图。
具体实施方式
发明原理
本发明人已经致力于研究并确认可以通过重复两次或更多次两阶段沉积步骤ST(此后可以简称为沉积步骤)来形成具有最终所需薄膜厚度的氧化钽薄膜，如图6所示，所述沉积步骤ST由第一阶段S1和第二阶段S2组成，其中，第一阶段S1用于将通过以氮气溅射来蒸发五乙氧化钽[Ta(OC2H5)5：PET]而获得的原料气体导入到保持在预定温度和预定压力的反应器中，以及第二阶段S2用于将氧气导入到反应器中，从而获得良好的阶梯覆盖和良好的薄膜质量，而不降低产量。
即，通过重复形成具有较薄厚度的氧化钽薄膜的过程和向氧化气体暴露这样形成的薄膜的过程知道获得最终所需的薄膜厚度，通过在氧化钽薄膜的薄膜厚度还很薄的条件下使用氧化气体，氧化钽薄膜可以得到空位的填充和有机残余物的去除。因此，可以充分地改进薄膜的薄膜质量，从而改进了通过重复沉积步骤所获得的具有最终所需薄膜厚度的氧化钽薄膜的薄膜质量。此外，在氧化钽沉积过程(第一阶段S1)中，并不导入或只导入一点氧化气体，从而可以形成氧化钽薄膜而不降低其阶梯覆盖。因此，不需要在低温形成薄膜，以及同样可以避免产量上的退化。
图6示出了一个示例，其中在第一阶段S1，例如，通过以700sccm(标准立方厘米每分钟)的流率向其溅射氮气，以50mg/m的速率蒸发PET，并将其导入到被保持在大约430℃(沉积温度)和大约10托(沉积压力)的反应器中，在反应器中放置着半导体衬底，以及在第二阶段S2，例如，以700sccm的流率将氧气导入到反应器中。
图7示出了在重复两次或更多次由具有这些条件的第一阶段S1和第二阶段S2组成的沉积步骤ST，从而形成具有最终所需薄膜厚度的氧化钽薄膜的情况下，在沉积步骤的次数(水平轴)和氧化钽薄膜的薄膜质量(垂直轴)之间的关系。在这种情况下，按照时间相关的电介质击穿(TDDB)特性给出薄膜质量，通过在利用所形成的氧化钽薄膜形成的电容器上实施加速测试来获得TDDB特性，在这样的条件下，在具有85℃高温的环境中，在电容上施加4.6V的电压。正如从图7中可以清楚看到的那样，通过增加沉积步骤ST重复的次数，可以改进薄膜质量。例如，如果将沉积步骤ST重复两次，按照TDDB特性可用得到，大约70秒的一段时间将导致氧化钽薄膜的击穿，如果将沉积步骤ST重复四次，这段时间将被延长到大约150秒，二者都比当只进行一次沉积步骤ST时所获得的大约27秒的时间长，表明通过增加沉积步骤ST的重复次数，可以改进薄膜质量。
应当注意的是，需要选择导入原料气体的第一阶段S1的持续时间和导入氧化气体的第二阶段S2的持续时间分别比原料气体的平均滞留时间(V/F)和氧化气体的平均滞留时间长。在这种情况下，V代表反应器的容积，而F代表气体流率。因此，沉积步骤ST重复的最大次数由(最终所需的薄膜厚度)/(在沉积步骤的一个循环的最小时间段中获得的薄膜厚度)来确定。正如从图7中可以清楚看到的那样，尽管随着沉积步骤ST重复次数的增加，可以改进薄膜质量，但是过多的重复次数使产量退化，从而最好重复的次数实际上从二到十次。
此外，本发明人已经确认通过在导入原料气体的第一阶段S1导入不降低阶梯覆盖的数量的氧气，可以进一步改进薄膜质量。
图8示出了当在第一阶段S1正在导入原料气体时，导入氧气的情况下，在氧气的流率(水平轴)、薄膜质量(左侧垂直轴)和阶梯覆盖(右侧垂直轴)之间的关系。在图中，A代表阶梯覆盖特性，而B代表薄膜质量特性。正如从图8中可以清楚看到的那样，当氧流率增加时，降低阶梯覆盖，但改进薄膜质量。因此，图8表明通过导入实质上不会降低阶梯覆盖的数量的氧(氧气)，可以改进薄膜质量。
此外，本发明人已经确认，当重复两次或更多次结合了用于导入原料气体的第一阶段S1和用于导入氧气的第二阶段S2的沉积步骤ST时，通过在开始最初的沉积步骤ST之前作为预备步骤导入氧气，与不导入氧气的情况相比较，可以减少诱导(incubation)时间周期。
在图9中，A代表在已经导入了氧气的情况下的特性，而B表示在没有导入氧气的情况下的特性。正如从两个特性A和B之间的比较中可以清楚看到的那样，在已经导入了氧气的情况下，如相同图中的T1所示，诱导时间周期为大约18秒，然而在没有导入氧气的情况下，如相同图中的T2所示，诱导时间周期为大约40秒，从而至少减半诱导时间周期。因此，可以减少导致沉积开始的时间段，从而提高了产量。
可以考虑的是，可以这样减少诱导时间周期，因为如上所述，通过在开始最初的沉积步骤ST之前，即，在沉积开始之前作为预备步骤导入氧气，当随后指向第一阶段S1以导入原料气体，以便分解PET时，可以容易地热分解PET，从而形成氧化钽薄膜。
将利用参照附图的多个实施例进一步详细描述执行本发明的最佳模式。
第一实施例
下面将参照图1A-1E和图2，描述按照第一实施例的半导体器件的制造方法。
首先，如图1A所示，例如，利用P型半导体衬底1通过如LOCOS(硅的局部氧化)或STI(浅槽隔离)等已知方法来形成元件隔离区域2，从而在每个有源区域的中心形成由如氧化硅薄膜等构成的栅极绝缘薄膜3及由如多晶硅薄膜等构成的栅极电极4。接下来，通过利用栅极电极4的自校准，注入N型杂质的离子，以形成分别作为源区域和漏区域的一对N型区域5和6；然后，遍及整个表面形成由如氧化硅薄膜等构成的第一内层绝缘薄膜7，从而形成由N型MOS(NMOS)晶体管构成的存储器单元选择晶体管8。
接下来，如图1B所示，在第一内层绝缘薄膜7中以光刻技术形成第一接触孔9，以暴露存储器单元选择晶体管8的一个N型区域6；然后在第一接触孔9中掩埋由如多晶硅薄膜等构成的接触塞10，与N型区域6相连。
接下来，如图1C所示，遍及整个表面形成由如氧化硅薄膜等构成的第二内层绝缘薄膜11；然后，在第二内层绝缘薄膜11中以光刻技术形成第二接触孔12，以暴露接触塞10。接下来，例如，在第二接触孔12内，在其底部和内壁上以圆柱形的形式形成多晶硅薄膜，以与接触塞10相连，以便形成其像半球形硅颗粒一样的表面，从而形成下电极13。
接下来，如图1D所示，依照如随后所述的沉积顺序，通过化学气相沉积形成氧化钽薄膜，在下电极13上形成由氧化钽薄膜构成的电容绝缘薄膜14。下面将描述在300秒中形成需要最终具有10nm的薄膜厚度的氧化钽薄膜的一个示例。
利用第一实施例的结构，通过重复两次在原理段落中描述的两阶段沉积步骤ST，形成具有最终所需薄膜厚度的氧化钽薄膜。即，如图2所示，将P型半导体衬底1放入被加热到大约430℃(沉积温度)并被保持在大约10托(沉积压力)的反应器中；然后，在时刻t1，依照第一阶段S1，将通过以700sccm的流率向其溅射氮运载气体、以50mg/m的速率蒸发PET所获得的原料气体导入到反应器中，以开始形成氧化钽薄膜；然后，在已经过去120秒的时刻t2，停止原料气体的导入。在此120秒的时间段中，形成了5nm厚的氧化钽薄膜。应该注意的是，尽管要形成的薄膜的厚度随着反应器中的温度和压力、气体流率等发生变化，为了易于理解，假设不考虑它们的影响。接下来，在时刻t2和t3之间的30秒的时间段期间，依照第二阶段S2，以1200sccm的流率导入氧气，从而完成最初的沉积步骤ST。在最初的沉积步骤ST中，在第一阶段S1形成的5nm厚的氧化钽薄膜被暴露给在第二阶段S2导入的氧气，从而填充氧空位并去除有机残余物。
随后，在时刻t3，依照第一阶段S1，将通过以700sccm的流率向其溅射氮运载气体、以50mg/m的速率蒸发PET所获得的原料气体导入，以开始形成氧化钽薄膜；然后，在已经过去120秒的时刻t4，停止原料气体的导入。在此120秒的时间段期间，新形成了5nm厚的氧化钽薄膜。接下来，在时刻t4和t5之间的30秒的时间段期间，依照第二阶段S2，以1200sccm的流率导入氧气，从而完成第二沉积步骤ST。在第二沉积步骤ST中，在第一阶段S1新形成的5nm厚的氧化钽薄膜被暴露给在第二阶段S2导入的氧气，从而与最初的沉积步骤ST的情况一样，填充氧空位并去除有机残余物。然后，完成第二沉积步骤ST，在下电极13上形成由具有10nm的最终所需薄膜厚度的氧化钽薄膜构成的电容绝缘薄膜14。
在完成第二沉积步骤的第二阶段S2之后，将P型半导体衬底1移到另一反应器中，以例如在氧化环境中，以750-800℃进行退火处理，或者氧自由基处理，从而消除氧化钽薄膜中的应力。在这种情况下，可以省略作为最终沉积步骤的第二沉积步骤ST的第二阶段S2来执行退火处理。这对下面的实施例同样适用。
接下来，如图1E所示，在电容绝缘薄膜14上形成由诸如多晶硅薄膜等构成的上电极15，从而形成电容器16。以这种方式，完成了用于存储一位信息的存储器单元17，其中，电容器16通过接触塞10与由NMOS晶体管构成的存储器单元选择晶体管8的一个N型区域6相连。
即，当形成氧化钽薄膜作为电容绝缘薄膜14，并具有最终所需的薄膜厚度(10nm)时，将形成薄膜的处理分为最初沉积步骤ST和第二沉积步骤ST两个沉积步骤，以这种方式，在每个沉积步骤ST的第一阶段S1形成5nm厚的氧化钽薄膜，然后在每个沉积步骤ST的第二阶段S2将其暴露给氧气，从而使其可以在只有一半最终所需薄膜厚度的条件下的氧化钽薄膜中，填充氧空位和去除有机残余物。因此，与一次向氧气暴露已经形成的具有最终所需薄膜厚度的氧化钽薄膜相反，本实施例的方法能够有效地执行填充氧空位并去除有机残余物的处理。因此，形成的电容器16具有良好的薄膜质量，从而形成阶梯覆盖极好的电容绝缘薄膜14。
这样，利用第一实施例的结构，在形成存储器单元选择晶体管8之后，将p型半导体衬底1放入反应器，在p型半导体衬底1上形成下电极13，从而与存储器单元选择晶体管8的一个N型区域6相连；然后，通过重复两次结合了用于导入原料气体的第一阶段S1和用于导入氧气的第二阶段S2的沉积步骤ST，形成具有最终所需薄膜厚度的氧化钽薄膜，以构成电容绝缘薄膜14，从而使其可以抑制氧化钽薄膜阶梯覆盖的减少，以及填充氧化钽薄膜中的氧空位，并去除氧化钽薄膜中的有机残余物。
这样可以形成具有良好阶梯覆盖和良好薄膜质量的电容绝缘薄膜14，而不降低产量。
第二实施例
本实施例的半导体器件制造方法与第一实施例的半导体器件制造方法的结构极不相同，其中将在原理段落中描述的两阶段沉积步骤sT重复三次，以最终形成氧化钽薄膜，所述氧化钽薄膜构成了电容绝缘薄膜并具有最终所需的薄膜厚度(与第一实施例的数值相同为10nm)。下面将参照图3描述此半导体器件制造方法。
即，在第一实施例图1D的过程中，依照图3的沉积顺序形成氧化钽薄膜，以便在下电极13上形成由氧化钽薄膜构成的电容绝缘薄膜14。
通过第二实施例的结构，将在原理段落中描述的两阶段沉积步骤ST重复三次，以形成具有最终所需薄膜厚度(10nm)的氧化钽薄膜。即，正如从图3中可以清楚看到的那样，将P型半导体衬底1放入被加热到大约430℃并保持在大约10托的反应器中；然后，在时刻t1，依照第一阶段S1，将通过以700sccm的流率向其溅射氮运载气体、以50mg/m的速率蒸发PET所获得的原料气体导入到反应器中，以开始形成氧化钽薄膜；然后，在已经过去80秒的时刻t2，停止原料气体的导入。在此80秒的时间段中，形成了大约3.3nm厚的氧化钽薄膜。接下来，在时刻t2和t3之间20秒的时间段期间，依照第二阶段S2，以1200sccm的流率导入氧气，从而完成最初的沉积步骤ST。在最初的沉积步骤ST中，在第一阶段S1形成的3.3nm厚的氧化钽薄膜被暴露给在第二阶段S2导入的氧气，从而填充氧空位并去除有机残余物。
随后，在时刻t3和t4之间80秒的时间段期间，依照第一阶段S1导入上述的原料气体，以新形成具有大约3.3nm的薄膜厚度的氧化钽薄膜；然后，在时刻t4和t5之间20秒的时间段期间，依照第二阶段S2导入氧气，从而完成第二沉积步骤ST。在此第二沉积步骤ST中，在第一阶段S1新形成的3.3nm厚的氧化钽薄膜被暴露给在第二阶段S2导入的氧气，从而与最初的沉积步骤ST的情况一样，填充氧空位并去除有机残余物。随后，在时刻t5和t6之间80秒的时间段期间，依照第一阶段S1导入原料气体，以新形成具有大约3.3nm的薄膜厚度的氧化钽薄膜；然后在时刻t6和t7之间20秒的时间段期间，依照第二阶段S2导入氧气，从而与最初的沉积步骤ST的情况一样，填充氧空位并去除有机残余物。然后，完成第三沉积步骤ST，在下电极13上形成由具有10nm的最终所需薄膜厚度的氧化钽薄膜构成的电容绝缘薄膜14。应当注意的是，因为在每个沉积步骤ST的第一阶段S1形成的更薄的薄膜，所以将本实施例中每个沉积步骤ST的第二阶段导入氧气的时间段设置得比第一实施例短。
此外，利用本实施例，选择最终所需薄膜厚度为10nm，而且同样，重复三次沉积步骤ST，从而在每个沉积步骤ST中要形成的氧化钽薄膜的薄膜厚度只需在1.7～5nm的范围内。依照最终所需的薄膜厚度或沉积步骤ST，可以适当改变此薄膜厚度的数值。
随后，与第一实施例的情况一样，执行退火处理等；然后，重复与图1E几乎相同的过程，以在电容绝缘薄膜14上形成由如多晶硅薄膜等构成的上电极15，以便形成电容16，从而完成存储器单元17。
通过第二实施例的结构，当形成构成电容绝缘薄膜14并具有最终所需薄膜厚度(10nm)的氧化钽薄膜时，将形成薄膜的过程分为从最初到第三沉积步骤ST三个沉积步骤，从而在每个沉积步骤ST的第一阶段S1形成3.3nm厚的氧化钽薄膜，然后在每个沉积步骤ST的第二阶段S2将其暴露给氧气，从而使其可以在只有三分之一最终所需薄膜厚度的条件下的氧化钽薄膜中，填充氧空位和去除有机残余物。因此，由于进一步增加了沉积步骤ST，本实施例的方法能够比第一实施例的方法更有效地执行填充氧空位和去除有机残余物的处理。
第三实施例
本实施例的半导体器件制造方法与第一实施例的半导体器件制造方法的结构极不相同，其中当重复两次两阶段沉积步骤ST以最终形成具有最终所需的薄膜厚度(与第一实施例的情况相同的10nm)的氧化钽薄膜时，如原理段落中描述的那样，在每个沉积步骤ST的第一极端S1除了原料气体以外，导入少量的氧气。在这种情况下，以不恶化覆盖的方式选取在第一阶段导入的氧气的量。下面将参照图4描述半导体器件制造方法。
即，在第一实施例图1D的过程中，依照图4的沉积顺序形成氧化钽薄膜，以在下电极13上构成由氧化钽薄膜制成的电容绝缘薄膜14。
利用本实施例的结构，当重复最初沉积步骤ST和第二沉积步骤ST以形成氧化钽薄膜时，如原理段落中描述的那样，在每个沉积步骤ST的第一极端S1除了原料气体以外，导入少量的氧气。即，正如从图4中可以清楚看到的那样，将P型半导体衬底1放入被加热到大约430℃并保持在大约10托的反应器中；然后，在最初沉积步骤ST的时刻t1，依照第一阶段S1，除了通过以700sccm的流率向其溅射氮运载气体、以50mg/m的速率蒸发PET所获得的原料气体之外，还以500sccm的流率将氧气导入到反应器中，以开始形成氧化钽薄膜；然后，在已经过去120秒的时刻t2，停止原料气体的导入。在此120秒的时间段中，形成了5nm厚的氧化钽薄膜。接下来，在时刻t2和t3之间30秒的时间段期间，依照第二阶段S2，以1200sccm的流率导入氧气，从而完成最初的沉积步骤ST。在此最初沉积步骤ST中，在第一阶段S1中形成的5nm厚的氧化钽薄膜被暴露给在第二阶段S2导入的氧气，从而填充氧空位并去除有机残余物。此外，通过在第一极端S1导入少量的氧，可以进一步改进薄膜质量。
随后，在时刻t3和t4之间120秒的时间段期间，依照第一阶段S1导入上述的原料气体和氧气，以新形成5nm厚的氧化钽薄膜；然后，在时刻t4和t5之间30秒的时间段期间，依照第二阶段S2导入氧气，从而完成第二沉积步骤ST。在此第二沉积步骤ST中，在第一阶段S1中新形成的5nm厚的氧化钽薄膜被暴露给在第二阶段S2导入的氧气，从而与最初的沉积步骤ST的情况一样，填充氧空位并去除有机残余物。此外，通过在第一阶段S1形成薄膜的同时导入少量的氧，可以进一步改进薄膜质量。然后，完成第二沉积步骤ST，在下电极13上形成由具有10nm的最终所需薄膜厚度的氧化钽薄膜构成的电容绝缘薄膜14。
随后，与第一实施例的情况一样，执行退火处理等；然后，重复与图1E几乎相同的过程，以在电容绝缘薄膜14上形成由如多晶硅薄膜等构成的上电极15，以便形成电容16，从而完成存储器单元17。
通过本实施例的半导体器件制造方法，当利用最初沉积步骤ST和第二沉积步骤ST两次形成构成了电容绝缘薄膜14并具有最终所需的薄膜厚度(10nm)的氧化钽薄膜时，在每个沉积步骤ST中的第一阶段S1，除了原料气体之外，导入少量氧气，从而比第一实施例进一步改进了薄膜质量。
第四实施例
本实施例的半导体器件制造方法与第一实施例的半导体器件制造方法的结构极不相同，其中当重复两次两阶段沉积步骤ST以最终形成具有最终所需的薄膜厚度(与第一实施例的情况相同的10nm)的氧化钽薄膜时，在开始最初沉积步骤ST之前，作为预备步骤，导入少量氧气。下面将参照图5描述半导体器件制造方法。
即，在第一实施例图1D的过程中，依照图5的沉积顺序形成氧化钽薄膜，以在下电极13上构成由氧化钽薄膜制成的电容绝缘薄膜14。
利用第四实施例的结构，当重复最初沉积步骤ST和第二沉积步骤ST以形成氧化钽薄膜时，如原理段落中描述的那样，在最初沉积步骤ST之前导入氧气。即，正如从图5中可以清楚看到的那样，将P型半导体衬底1放入被加热到大约430℃并保持在大约10托的反应器中；然后，在最初沉积步骤ST之前的时刻t0，以1200sccm的流率将氧气导入到反应器中。接下来，从时刻t1开始，在与参照图2的沉积顺序描述的第一实施例相同的条件下，形成薄膜，从而在下电极13上由具有10nm的最终所需薄膜厚度的氧化钽薄膜构成的电容绝缘薄膜14。
如在原理段落中描述的那样，按照这种氧化钽薄膜形成方法，通过在开始最初沉积步骤ST之前，作为预备步骤导入氧气，与不导入氧气的情况相比，可以减少诱导时间周期。
随后，与第一实施例的情况一样，执行退火处理等；然后，重复与图1E几乎相同的过程，以在电容绝缘薄膜14上形成由如多晶硅薄膜等构成的上电极15，以便形成电容16，从而完成存储器单元17。
利用第四实施例的结构，可以获得与第一实施例几乎相同的效果，而且同样，与气体实施例相反，通过在沉积开始之前导入氧气，在沉积之前预先提供氧，以便促进沉积，从而减少诱导时间周期。
应当清楚的是，本发明并不限于上面的实施例，而且可以在不偏离本发明的范围和精神的前提下改变和修改本发明。例如，尽管已经参照重复两次或三次沉积步骤ST以形成氧化钽薄膜的示例描述了这些实施例，本发明并不限制与此；实际上，如在原理段落中描述的那样，事实上重复二到十次沉积步骤。此外，在第一阶段S1，PET的量或氮运载气体流率，或者在第二阶段S2，氧气流率或其他并不限制于实施例中所描述的那些，而且可以依照氧化钽薄膜的所需薄膜质量任意改变，其中这些阶段结合成在形成氧化钽薄膜时执行的多个沉积步骤ST中的每一个。此外，当重复结合了第一阶段S1和第二阶段S2的沉积步骤ST时，除非损害了氧化气体的行为，在第二阶段S2不需要完全停止原料气体的导入。此外，在多个沉积步骤ST中，不需要将第一阶段S1的持续时间或第二阶段S2的持续时间设置为相同的数值。
尽管已经在将最终形成的氧化钽薄膜的薄膜厚度选为10nm的示例中描述了这些实施例，薄膜厚度并不限制于此，并且可以适当地改变。应当注意的是，为了改变最终薄膜厚度，依照所需的薄膜质量或产量，可以适当地改变在每个要重复的沉积步骤ST中形成的薄膜的厚度。例如，如果最终薄膜厚度是15nm；当与第一、第三和第四实施例的情况一样，在两个沉积步骤ST中形成薄膜时，在最初沉积步骤ST可以形成7.5nm的薄膜，然而，当与第二实施例的情况一样，在三个沉积步骤ST中形成薄膜时，在每个沉积步骤ST中可以形成5nm的薄膜，或者当在重复更多次的沉积步骤中形成薄膜时，依照重复的次数，可以适当地选取在每个沉积步骤ST中要形成的薄膜的厚度。
此外，尽管已经采用了氧化钽薄膜作为构成具有大电容的电容器的金属氧化物薄膜，金属氧化物薄膜并不限制于此；例如，可以利用如铪(Hf)或锆(Zr)等任何其他金属。如果在这种情况下利用铪，则丁氧铪[Hf(OC4H9)4]、四(1-甲氧基2-甲基2-丙氧基)铪[Hf(MMP)4]等都可以被用作源，以及如果利用锆，则丁氧锆[Zr(OC4H9)4]、四(1-甲氧基2-甲基2-丙氧基)锆[Zr(MMP)4]等可以被用作源。此外，尽管已经在将氧气作为氧化气体的示例中描述了实施例，本发明并不限制于此；例如，可以利用包含臭氧(O3)、水(H2O)、氮的氧化物(N2O、NOx)或氧自由基等气体。上述包含如钽、铪或锆等金属的材料气体具有这样的特性：其自身能够形成金属氧化物薄膜而不需要特定的氧化气体。
此外，形成金属氧化物薄膜的温度最好不是太低，因为随着温度的下降，沉积速率也下降。特别是在低沉积温度(例如，大约300～350℃)下，在有时只形成单原子薄膜层的情况下，反应依赖于采用的材料气体而自我限制，从而导致不想要的产量上的骤减。因此，沉积温度最好在反应不能自我限制的温度范围内，如，380～480℃。
此外，可以由氧化物薄膜或氮化物薄膜构成的氮化物薄膜或双薄膜结构来制成构成DRAM的每个晶体管的栅极绝缘薄膜。即，只要是金属-绝缘半导体(MIS)型的，除了MOS晶体管之外，晶体管还可以是金属氮化物半导体(MNS)晶体管或者金属氮化物氧化物半导体(MNOS)晶体管。

Claims (33)

1、一种半导体器件的制造方法，所述半导体器件包括利用化学气相沉积方法在半导体衬底上形成的金属氧化物薄膜，所述方法包括：
两阶段沉积步骤，包括：第一阶段，用于将包含特定金属的原料气体导入到放置了所述半导体衬底的反应器中；以及第二阶段，用于随后将氧化气体导入到所述反应器中，以及
其中，通过重复所述两阶段沉积步骤两次或更多次，在所述半导体衬底上形成作为所述特定金属的氧化物的所述金属氧化物薄膜，而且
将所述金属氧化物薄膜的沉积温度设置在所述原料气体的反应在所述两阶段沉积步骤的一个循环中不能自我限制的温度范围内。
2、按照权利要求1所述的半导体器件的制造方法，其特征在于在所述第二阶段停止所述原料气体的导入。
3、按照权利要求1所述的半导体器件的制造方法，其特征在于在所述第一阶段导入所述原料气体和氧化气体，在所述第一阶段被导入的所述氧化气体的流率低于在所述第二阶段被导入的所述氧化气体的流率。
4、按照权利要求1所述的半导体器件的制造方法，其特征在于所述原料气体包含氧，借此即使只利用所述原料气体，仍然能氧化所述特定金属。
5、按照权利要求1所述的半导体器件的制造方法，其特征在于重复所述两阶段沉积步骤二到十次。
6、按照权利要求1所述的半导体器件的制造方法，其特征在于在开始最初的两阶段沉积步骤之前，作为预备步骤导入所述氧化气体。
7、按照权利要求1所述的半导体器件的制造方法，其特征在于在重复所述两阶段沉积步骤时，省略最后的两阶段沉积步骤中的所述第二阶段。
8、按照权利要求1所述的半导体器件的制造方法，其特征在于钽、铪或锆被用作所述特定金属。
9、按照权利要求8所述的半导体器件的制造方法，其特征在于当利用所述钽作为所述特定金属时，五乙氧化钽(tantalum penta-ethoxide)被用作所述原料气体。
10、按照权利要求1所述的半导体器件的制造方法，其特征在于作为所述氧化气体，可以利用包含氧、臭氧、水、氮的氧化物或氧自由基的气体。
11、按照权利要求1所述的半导体器件的制造方法，其特征在于将所述第一阶段或所述第二阶段的持续时间分别设置为比在所述第一阶段导入的所述原料气体或在所述第二阶段导入的所述氧化气体在所述反应室中的平均滞留时间长。
12、一种半导体器件的制造方法，所述半导体器件包括具有在半导体衬底上的下电极、上电极和在所述下电极与所述上电极之间的电容绝缘薄膜的电容器，其中，利用化学气相沉积方法在所述半导体衬底上的所述下电极上形成所述电容绝缘薄膜，所述方法包括：
下电极形成步骤，在所述半导体上形成所述下电极；
两阶段沉积步骤，包括：第一阶段，用于将包含特定金属的原料气体导入到放置了所述半导体衬底的反应器中；以及第二阶段，用于随后将氧化气体导入到所述反应器中，以及
其中，通过重复所述两阶段沉积步骤两次或更多次，在所述半导体衬底上的所述下电极上形成作为所述特定金属的氧化物的金属氧化物薄膜，由此形成所述电容绝缘薄膜，而且
将所述金属氧化物薄膜的沉积温度设置在所述原料气体的反应在所述两阶段沉积步骤的一个循环中不能自我限制的温度范围内；以及
上电极形成步骤，在所述电容绝缘薄膜上形成所述上电极。
13、按照权利要求12所述的半导体器件的制造方法，其特征在于在所述第二阶段停止所述原料气体的导入。
14、按照权利要求12所述的半导体器件的制造方法，其特征在于在所述第一阶段导入所述原料气体和氧化气体，在所述第一阶段被导入的所述氧化气体的流率低于在所述第二阶段被导入的所述氧化气体的流率。
15、按照权利要求12所述的半导体器件的制造方法，其特征在于所述原料气体包含氧，借此即使只利用所述原料气体，仍然能氧化所述特定金属。
16、按照权利要求12所述的半导体器件的制造方法，其特征在于重复所述两阶段沉积步骤二到十次。
17、按照权利要求12所述的半导体器件的制造方法，其特征在于在开始最初的两阶段沉积步骤之前，作为预备步骤导入所述氧化气体。
18、按照权利要求12所述的半导体器件的制造方法，其特征在于在重复所述两阶段沉积步骤时，省略最后的两阶段沉积步骤中的所述第二阶段。
19、按照权利要求12所述的半导体器件的制造方法，其特征在于钽、铪或锆被用作所述特定金属。
20、按照权利要求19所述的半导体器件的制造方法，其特征在于当利用所述钽作为所述特定金属时，五乙氧钽(tantalum penta-ethoxide)被用作所述原料气体。
21、按照权利要求12所述的半导体器件的制造方法，其特征在于作为所述氧化气体，可以利用包含氧、臭氧、水、氮的氧化物或氧自由基的气体。
22、按照权利要求12所述的半导体器件的制造方法，其特征在于将所述第一阶段或所述第二阶段的持续时间分别设置为比在所述第一阶段导入的所述原料气体或在所述第二阶段导入的所述氧化气体在所述反应室中的平均滞留时间长。
23、按照权利要求12所述的半导体器件的制造方法，其特征在于将所述电容器下电极的所述表面形状形成为三维结构。
24、按照权利要求23所述的半导体器件的制造方法，其特征在于将所述下电极的所述表面形状形成为半球形硅颗粒。
25、一种半导体器件的制造方法，所述半导体器件包括利用化学气相沉积方法在半导体衬底上形成的金属氧化物薄膜，所述方法包括：
两阶段沉积步骤，包括：第一阶段，用于将包含特定金属的原料气体导入到放置了所述半导体衬底的反应器中，以在所述半导体衬底上形成作为所述特定金属的氧化物的所述金属氧化物薄膜；以及第二阶段，用于减少所述原料气体的流率，从而低于所述第一阶段中的流率，并将氧化气体导入到所述反应器中，以向所述氧化气体暴露所述金属氧化物薄膜的表面，以及
其中，通过重复所述两阶段沉积步骤两次或更多次，在所述半导体衬底上的形成具有想要的厚度的所述金属氧化物薄膜，而且
将所述金属氧化物薄膜的沉积温度设置在所述原料气体的反应在所述两阶段沉积步骤的一个循环中不能自我限制的温度范围内。
26、按照权利要求25所述的半导体器件的制造方法，其特征在于在所述第二阶段停止所述原料气体的导入。
27、按照权利要求25所述的半导体器件的制造方法，其特征在于在所述第一阶段导入所述原料气体和氧化气体，在所述第一阶段被导入的所述氧化气体的流率低于在所述第二阶段被导入的所述氧化气体的流率。
28、按照权利要求25所述的半导体器件的制造方法，其特征在于所述原料气体包含氧，借此即使只利用所述原料气体，仍然能氧化所述特定金属。
29、按照权利要求25所述的半导体器件的制造方法，其特征在于在开始最初的两阶段沉积步骤之前，作为预备步骤导入所述氧化气体。
30、按照权利要求25所述的半导体器件的制造方法，其特征在于在重复所述两阶段沉积步骤时，省略最后的两阶段沉积步骤中的所述第二阶段。
31、按照权利要求25所述的半导体器件的制造方法，其特征在于钽、铪或锆被用作所述特定金属。
32、按照权利要求31所述的半导体器件的制造方法，其特征在于当利用所述钽作为所述特定金属时，五乙氧钽(tantalum penta-ethoxide)被用作所述原料气体。
33、按照权利要求26所述的半导体器件的制造方法，其特征在于将所述第一阶段或所述第二阶段的持续时间分别设置为比在所述第一阶段导入的所述原料气体或在所述第二阶段导入的所述氧化气体在所述反应室中的平均滞留时间长。
CNB03148297XA 2002-07-02 2003-07-02 半导体器件的制造方法 Expired - Fee Related CN1227720C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002194006 2002-07-02
JP2002194006A JP2004039821A (ja) 2002-07-02 2002-07-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1471143A CN1471143A (zh) 2004-01-28
CN1227720C true CN1227720C (zh) 2005-11-16

Family

ID=29997009

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB03148297XA Expired - Fee Related CN1227720C (zh) 2002-07-02 2003-07-02 半导体器件的制造方法

Country Status (5)

Country Link
US (1) US6939760B2 (zh)
JP (1) JP2004039821A (zh)
KR (1) KR100638421B1 (zh)
CN (1) CN1227720C (zh)
TW (1) TWI282163B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100411178C (zh) * 2004-06-24 2008-08-13 尔必达存储器株式会社 半导体器件及其制造方法
US7354872B2 (en) * 2005-05-26 2008-04-08 International Business Machines Corporation Hi-K dielectric layer deposition methods
CN104750046B (zh) * 2013-12-30 2017-09-01 北京北方微电子基地设备工艺研究中心有限责任公司 半导体制造的工艺任务处理方法及系统
WO2018088003A1 (ja) * 2016-11-11 2018-05-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02283022A (ja) 1989-01-25 1990-11-20 Hitachi Ltd 半導体装置の製造方法
JP3230901B2 (ja) 1993-06-22 2001-11-19 株式会社東芝 半導体装置の製造方法及びその製造装置
JPH07161931A (ja) 1993-12-02 1995-06-23 Nec Corp 半導体装置の製造方法
TW359869B (en) 1996-07-10 1999-06-01 Applied Materials Inc Thermodynamically stable layers in semiconductor devices
JPH11224938A (ja) 1997-12-04 1999-08-17 Fujitsu Ltd 半導体装置及びその製造方法
JP3209965B2 (ja) 1998-07-03 2001-09-17 東京エレクトロン株式会社 金属酸化膜の形成方法
JP3189813B2 (ja) 1998-11-30 2001-07-16 日本電気株式会社 半導体装置の製造方法
JP3334672B2 (ja) 1999-02-03 2002-10-15 日本電気株式会社 半導体装置の製造方法及びキャパシタの製造方法
JP4306876B2 (ja) 1999-05-31 2009-08-05 株式会社日立国際電気 酸化タンタル薄膜の形成方法
JP2001035842A (ja) 1999-07-19 2001-02-09 Sony Corp Ｃｖｄ装置及び半導体装置の製造方法
US6780704B1 (en) * 1999-12-03 2004-08-24 Asm International Nv Conformal thin films over textured capacitor electrodes
JP3437832B2 (ja) 2000-03-22 2003-08-18 東京エレクトロン株式会社 成膜方法及び成膜装置
US6420230B1 (en) * 2000-08-31 2002-07-16 Micron Technology, Inc. Capacitor fabrication methods and capacitor constructions
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
JP3437830B2 (ja) 2000-11-28 2003-08-18 東京エレクトロン株式会社 成膜方法
KR100382149B1 (ko) * 2000-11-30 2003-05-09 한국전자통신연구원 스트론튬 탄탈륨 산화물 박막 형성 방법
JP2003017685A (ja) 2001-06-29 2003-01-17 Hitachi Ltd 半導体装置の製造方法
JP2003282722A (ja) 2002-03-26 2003-10-03 Sony Corp アモルファス金属酸化膜を有する容量素子および半導体装置の各製造方法
JP3670628B2 (ja) 2002-06-20 2005-07-13 株式会社東芝 成膜方法、成膜装置、および半導体装置の製造方法

Also Published As

Publication number Publication date
US6939760B2 (en) 2005-09-06
KR20040004073A (ko) 2004-01-13
US20040004870A1 (en) 2004-01-08
TW200402875A (en) 2004-02-16
TWI282163B (en) 2007-06-01
KR100638421B1 (ko) 2006-10-24
JP2004039821A (ja) 2004-02-05
CN1471143A (zh) 2004-01-28

Similar Documents

Publication Publication Date Title
CN1129171C (zh) 半导体器件的电容器的形成方法
JP4722501B2 (ja) 半導体素子の多層誘電体構造物、半導体及びその製造方法
CN1220257C (zh) 半导体器件及其制造方法
CN1170316C (zh) 半导体装置及其制造方法
CN1290194C (zh) 电容元件、半导体存储器及其制备方法
CN1790674A (zh) 具有氧化锆的电容器及其制造方法
CN1301549C (zh) 半导体集成电路器件的制造方法
CN1391283A (zh) 半导体装置及其制造方法
CN1784769A (zh) 半导体mos、cmos器件和电容器及其制造方法
US20070040207A1 (en) Electronic devices including dielectric layers with different densities of titanium
CN1272852C (zh) 具有氧化阻挡层的电容器及其制造方法
CN1261986C (zh) 含高介电常数绝缘膜的半导体设备和该设备的制造方法
JP2010056392A (ja) キャパシタ用絶縁膜、キャパシタ素子、キャパシタ用絶縁膜の製造方法及び半導体装置
CN1150624C (zh) 半导体集成电路器件及其制造方法
CN1617311A (zh) 半导体器件的制造方法
CN1716607A (zh) 半导体器件及其制造方法
JP2007129190A (ja) 誘電膜形成方法、及び半導体装置の製造方法
CN1227720C (zh) 半导体器件的制造方法
CN1836318A (zh) 在基于锗的材料上制造氮氧化锗层
CN1255865C (zh) 半导体装置的制造方法
TW200417004A (en) Method for manufacturing semiconductor device
CN1302151C (zh) 强介电体的制法及其制造装置
CN1681126A (zh) 静态随机存取存储器元件
JP2006060170A (ja) キャパシタおよび半導体装置の製造方法
JP2007067366A (ja) 半導体記憶装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PS4 LASCO CO., LTD.

Free format text: FORMER OWNER: ELPIDA MEMORY INC.

Effective date: 20130828

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130828

Address after: Luxemburg Luxemburg

Patentee after: ELPIDA MEMORY INC.

Address before: Tokyo, Japan

Patentee before: Elpida Memory Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051116

Termination date: 20150702

EXPY Termination of patent right or utility model