CN1221970A - 溅射高熔点金属用的溅射设备和有高熔点金属的半导体器件的制造方法 - Google Patents

溅射高熔点金属用的溅射设备和有高熔点金属的半导体器件的制造方法 Download PDF

Info

Publication number
CN1221970A
CN1221970A CN98125028A CN98125028A CN1221970A CN 1221970 A CN1221970 A CN 1221970A CN 98125028 A CN98125028 A CN 98125028A CN 98125028 A CN98125028 A CN 98125028A CN 1221970 A CN1221970 A CN 1221970A
Authority
CN
China
Prior art keywords
wafer
sputtering
calibration plate
target
melting point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98125028A
Other languages
English (en)
Other versions
CN1149641C (zh
Inventor
井上显
安彦仁
樋口实
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1221970A publication Critical patent/CN1221970A/zh
Application granted granted Critical
Publication of CN1149641C publication Critical patent/CN1149641C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3447—Collimators, shutters, apertures
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

半导体器件制造方法,用于形成高熔点金属硅化物层,在溅射设备不造成损坏条件下溅射高熔点金属,还提供了其溅射设备。方法中,在有半导体元件栅极的硅衬底上淀积高熔点金属形成高熔点金属膜,然后热处理,在与膜的界面上形成高熔点金属硅化物,在到达栅极的电荷量Q小于5C/cm2时用磁控溅射设备淀积高熔点金属膜。溅射设备30设有含导电材料的有许多从靶到晶片的通孔的校准板32,位于靶夹具16与晶片夹具14间并接地。

Description

溅射高熔点金属用的溅射设备和 有高熔点金属的半导体器件的制造方法
本发明涉及溅射高熔点金属用的溅射设备，特别涉及使栅，源和漏的各表面硅化物按表面自重合方式造成低电阻的MOS型场效应晶体管(MOSFET)的制造方法。此外，本发明还涉及溅射设备，在该设备中，可在多晶硅膜上溅射高熔点金属，按该方法，当在栅电极上形成由高熔点金属膜构成的高熔点金属硅化物时，不会造成栅氧化膜中的绝缘耐压下降。
作为半导体器件的一种制造方法的现有的硅化物工艺已由日本专利申请平2-45923公开。参见图3A至3D的纵剖面图所示的工艺步骤说明制造半导体器件的现有方法。
如图3A所示，用公知方法在P型硅衬底301形成N-阱302。之后，用选择氧化法在P型硅衬底301的表面上形成作为场绝缘膜的场氧化膜303。在被该场氧化膜303包围的有源区内生长例如氧化膜的栅绝缘膜304和多晶硅，用公知方法掺磷，以降低多晶硅的电阻。之后，用公知的光刻和干腐蚀法对多晶硅刻图，形成栅电极305。
之后，如图3A所示，用光刻和离子注入法形成低浓度N型杂质扩散层31和低浓度P型杂质扩散层314。之后，用公知的化学汽相淀积法(CVD)和腐蚀法在栅电极305的侧表面形成由氧化硅或氮化硅膜构成的侧壁(隔离层)306。
之后，如图3B所示，用光刻和离子注入法形成N型杂质扩散层307和P型杂质扩散层308。按该方法，形成LDD结构，N型源-漏区307和P型源-漏区308。之后，除去多晶硅表面和半导体衬底表面的天然氧化膜，例如，在溅射工艺中淀积的钛膜。
之后，如图3C所示，在700°C，在氮气氛中进行声速热处理(以后称作RTA)。由此只使与硅接触的钛膜309变成硅化物，以形成C49型结构的钛化硅层310。此外，这种情况下，使与场氧化膜303接触的钛膜309，隔离层306和半导体衬底上的部分钛膜氧化而变成氮化钛膜311。
之后，如图3D所示，用如氨溶液和过氧化氢溶液的混合液进行选择性湿腐蚀，只除去还没反应的钛和氮化钛膜311。之后，在此所述的RTA的温度还高的温度，如800℃以上，进行RTA，形成比所述C49型结构的钛化硅层310的电阻率低的C54型结构的硅化钛层312。
用所述的硅化物工艺使多晶硅305、N型和P型杂质扩散区307、308的表面变成按自对准方式的硅化物，并具有低电阻，使器件能高速工作。该制造工艺的优点是，只有所需要的区域可设在硅化物上。
这种情况下，如图8所示，现有的磁控溅射设备10中，通常在溅射室12中设有安装硅晶片W的晶片夹具14，和在与晶片W隔开一定距离并与晶片W相对的位置设有固定靶T的阴极磁铁16。
在多晶硅栅极上溅射Co的情况下，例如，用现有的磁控溅射设备10形成硅化钴的情况下，会在硅晶片上形成有电绝缘性差的栅氧化膜的芯片。实际上，在晶片周围会形成大量的这种芯片，造成合格率降低。
这一段显示出用现有的磁控溅射设备10的测试结果，在溅射设备中在栅电极的多晶硅上按溅射条件溅射钴(Co)，形成Co膜。之后，用RTA形成硅化钴，之后，测试各芯片的栅氧化膜的绝缘耐压性。
该测试中，用现有的磁控溅射设备10，在硅衬底20上形成的栅电极的多晶硅膜22上溅射钴，之后，进行RTA，形成硅化钴层，如图9所示。图9展示出用溅射工艺在栅电极的多晶硅膜22上形成Co膜24的状态。图9中，参考数字26表示隔离层，28表示栅氧化膜。
溅射条件：
溅射室压力：5至15mTorr
气体流速：Ar/50至100scc/m，
溅射功率：1.5kw
但是，如图11所示，用现有的磁控溅射设备溅射钴，在晶片四周部分的芯片的栅绝缘膜显示出绝缘性后，比晶片上的全部芯片的预定绝缘耐压高的优良芯片的百分比，也就是所得的合格率为46％，正如图19所示实例1和2的试验综合结果所表示的。
图11中，把栅氧化膜的绝缘差的程度高的芯片涂成黑色，把栅氧化膜的绝缘差的程度低的芯片涂成灰色格。
但是，所述的制造半导体器件的现有方法的缺点是，形成栅多晶硅后，在多晶硅上溅射和淀积高熔点金属，结果，栅电极305由等离子产生的电荷充电，之后，栅耐压降低。
就只在栅电极和扩散层上形成硅化物的方法而言，尽管该方法在硅化物形式工艺中有用，在溅射高熔点金属时设置接地结构，因此，能去除栅电极305表面上的天然氧化膜，栅电极305已经用杂质掺杂，结果它变成了浮动栅。
因此，会出现在溅射中挡扳打开的问题。特别是，在溅射放电或等待时间的放电过程中，当晶片上开始溅射淀积之后，在栅电极上立即产生电荷。电荷流入栅绝缘膜304中引起栅耐压降低。当栅绝缘膜304的厚度做得薄或栅绝缘膜高集成时，这种现象会更明显。而且，当允许作为其优良构形时会成更严重的问题。
由此，完成了本发明。本发明的目的是，提供一种制造半导体器件的方法，其中，在半导体的衬底上选择形成的绝缘膜之间形成高熔点金属的金属硅化物层。其中，在溅射设备不造成栅耐压降低的条件下溅射高熔点金属。
此外，本发明的另一个目的是，提供能制造有高可靠性和低电阻的MOS型场效应晶体管的半导体器件的制造方法。
此外，如上所述，存在的缺陷是，用现有的磁控溅射设备在多晶硅膜上溅射例如Co,Ti,Ni和W等高熔点金属时，栅氧化膜的绝缘特性会降低。
为此，本发明的又一目的是，提供一种溅射设备，在该设备中可在多晶硅膜上溅射高熔点金属，按该方法，在栅电极上形成高熔点金属的硅化物膜时，栅氧化膜的绝缘耐压不会降低。
为实现上述发明的目的，本发明提供了制造半导体器件的方法，其中，在形成有半导体元件的栅电极的硅衬底的整个表面上淀积高熔点金属，形成高熔点金属膜，之后，进行热处理，在它与高熔点金属膜之间的界面层形成高熔点金属的硅化物层，其中，用磁控溅射设备在达到栅电极的电荷量小于5C/cm2的条件下溅射和淀积高熔点金属膜。
上述的磁控溅射设备的结构是，在其中，设置靶的尺寸，溅射和淀积高熔点金属，按此方法，在硅衬底外边可具有最大密度的等离子区。
此外，也可把所述的磁溅射设备构成为在硅衬底的磁铁夹具覆盖有硅衬底的晶片侧表面的状态下溅射和淀积高熔点金属，并把晶片处的磁铁夹具的强度设置成能溅射和淀积高熔点金属，按该方法，可在有硅衬底的晶片上具有等离子最大密度区。
此外，所述磁控溅射设备可构成为在电导体校准板插入靶与有硅衬底的晶片之间的间隙中的状态下能溅射和淀积高熔点金属。此外，要求所述的高熔点金属例如是钛、钴和镍中的一种。
本发明中，在达到栅电极的电荷量Q小于5C/cm2的条件下溅射和淀积高熔点金属。因此，不会造成栅耐压下降。
该作用说明如下。用氟酸腐蚀去除晶片上的天然氧化膜之后，溅射和淀积钛，之后，用氨水和过氧化氢的混合液在不作热处理的条件下湿腐蚀淀积的钛，图4表示出经上述处理后的晶片的栅耐压合格率。作为对比例，表示出未经溅射的测试项目。
溅射钛并立即用所述腐蚀液腐蚀的情况下，一开始就出现了栅耐压不足，在溅射过程中栅耐压降低较大，与图4中Ⅱ所示的没溅射钛的合格率相比，上述的溅射钛的栅合格率更小，如Ⅰ所示。
图5示出在对比没插校准板时的栅耐压合格率与溅射淀积时的栅耐压合格率的条件下，进行溅射淀积时在晶片与靶之间插入校准板时的栅耐压合格率。该情况下，按图4所示的相同方式溅射后，不加热进行湿腐蚀，并测试。
发现，溅射淀积时在晶片与靶之间插入校准板的情况下的栅耐压合格率几乎是100％，耐压合格率Ⅴ与图5中Ⅳ所示的没进行溅射淀积的耐压合格率相同，与图5中Ⅲ所示的，溅射钛后立即进行湿腐蚀的栅耐压合格率相比，溅射不会造成栅耐压降低。因而能获得优良的栅耐压。
这时，由于校准板插入晶片与靶之间，能到达晶片的电荷流入校准板，结果，抑制了栅电极充电，能进进溅射淀积，按该方法，能使达到栅电极的电荷量小于5C/cm2。
通常用校准板溅射单元按完全各向异性的方式在接触孔底部淀积钛，以改善溅射的涂层。但是，这种情况下，不会实的校准板而用网状板能得到令人满意的效果，例如，它电连接到插在晶片与靶之间的接地端，所得到的结果与使用校准板溅射单元所获得结果相同。
如上所述，高熔点金属溅射并淀积到有硅化物结构的浮栅电极上的情况下，可采用控制到达晶片的电荷量的方法，不会由等离子产生无用的电荷量，或者，所产生的电荷不能到达晶片。因此，可以综合上述的两种类型或这些项目而改善栅耐压特性。
为实现达到发明目的的溅射设备，本发明人从大量研究结果发现，造成栅氧化膜的电绝缘性差的原因是，靶附近的一些带电粒子到达晶片表面，穿过栅电极的多晶硅膜和栅氧化膜，并进入硅衬底。即，本发明人推测，造成栅氧化膜的绝缘耐压损坏的原因是，从等离子体(晶片侧边)附近的带电粒子高密度区飞出一些带电粒子，而使轰击晶片的粒子比例惊人地增大所致。
从靶的剥蚀测试结果发现，以靶的直径方向为准，等离子体的高密度区集中在靶的周围部分而不是在中心部分。正如从靶朝晶片的方向看到的，等离子体高浓度区恰好在靶的附近。因此认为，带电粒子高密度区位于等离子体高密度区的晶片侧边。
为此，为防止带电粒子飞到晶片上轰击晶片，本发明人完成了本发明，提出在靶附近设置校准板，并使板的位置稍微离开等离子体高密度区到晶片，于是，用校准板俘获带电粒子，本发明人还研究了靶与校准板之间的位置关系。
为实现本发明的上述其它目的，本发明的溅射设备包括，固定在靶夹具上的靶，和固定其上的淀积了靶金属的晶片并使晶片位置与靶相对的晶片夹具，以便在晶片上溅射靶金属，其特征是，在靶夹具与晶片夹具之间设置校准板，所述校准板用电导体构成，其上有许多从靶穿到晶片的通孔，校准板与接地端连接。
此外，从实例1和2的实验所获得的结果将在以后说明。设置校准板的作用因校准板与靶的相对位置变化而有很大的差别，对于防止栅氧化膜的绝缘耐压降低而言校准板与靶的相对位置是关键因素。
本发明的优选实施例中，设置校准板的位置与靶夹具之间的间隔范围是小于第1间距D1并大于第2间距D2，为把校准板设置并保持在所述范围内，溅射设备最好设置位置调节装置。考虑到溅射设备的结构和溅射条件，尽管第1间距D1和第2间距D2互不相同，但最好使第1间距D1是50mm，第2间距D2是24mm，其原因会在以后说明。
此外，通孔开口面积的总和相对于校准板表面积的比率，即开口比率，尽管对校准板中通孔的尺寸和形状没有限制，但校准板最好是网状板，通孔的纵横比大于0.7和小于1.3。
只要用本发明涉及溅射设备进行辉光放电溅射，则不限制溅射设备的种类和形式，本发明能用于直流溅射设备，高频(RF)溅射设备和磁控溅射设备。
靶与晶片之间有校准板的情况下，假设栅绝缘膜的初始耐压降低程度与校准板和靶夹具之间的距离、校准板的纵横比和溅射速率有关。
没有校准板的情况下，从直接轰击晶片的带电粒子高浓度区飞出的一些带电粒子在晶片周围部分出现的比例会变得更高，因此，与晶片中心部分相比，晶片周围的栅绝缘膜的初始耐压降低极其明显。
例如，在磁控溅射设备中，把每个磁控溅射设备的阴极磁铁的形状和尺寸都做得不同，结果，使靶的径向等离子体密度分布和随后的带电粒子分布不同，尽管每个设备的降低图形趋向其特定形状，但在晶片周围部分会出现几种通常趋势的损坏。
此外，没设校准板的情况下，与有校准板的情况相比，甚至在晶片的中心部分测得的栅源与栅漏之间的漏电流也会增大，而且，栅氧化膜会出现某些损坏。
校准板与靶夹具之间的距离(T/C间的距离)是一个因素，它应按照直接从带电粒子密度高的区域飞出的一些带电粒子的俘获比例设定为高的方式来确定，如上所述，有校准板的效果主要随校准板与靶的位置关系而不同，校准板与靶之间的位置关系是关键因素。例如，若T/C之间距是大于50mm，则有校准板的效果会明显降低。
如果把T/C间距离做短，并使带电粒子对校准板的入射角设得大，则能提高在校准板的带电粒子的浮获比例，因此，能有效防止带电粒子飞出和轰击而造成的栅氧化膜的绝缘耐压下降。但是，反之，若T/C间距离太短，会使校准板与等离子体的高浓度区接触，有可能使校准板被溅射和切割，这是极危险的，考虑到上述情况，应把T/C间距离设定在能允许的最短距离，例如24mm。
此外，校准板的纵横比增大会使从所述带电粒子密度高的区域飞出的一些带电粒子的俘获比增大，因此，能有效防止栅氧化膜的初始绝缘耐压降低。但是，纵横比太大会使一些溅射金属被捕获，使溅射速度降低。
图1A至1D是按本发明第一实施例的各阶段的元件剖视图；
图2A至2D是按本发明第二实施例的各阶段的元件剖视图；
图3A至3D是现有技术中的一个实例的各阶段的元件剖视图；
图4是在现有的溅射条件下工作时的栅耐压合格率示意图；
图5是插入校准板时的栅耐压特性的合格率示意图；
图6A和6B是按本发明第1优选实施例的溅射设备的结构图；
图7A至7E是本发明第2优选实施例中每个实例的溅射设备和现有溅射设备的结构图；
图8是常规溅射设备的结构示意图；
图9是说明溅射钴之后的硅化物形成示意图；
图10A是优选实施例的溅射设备的结构示意图；
图10B是校准板的顶视图；
图10C是校准板的侧视图；
图11是表示用现有溅射设备溅射时的栅氧化膜的损坏情况的晶片图形(map)。
图12A至12C分别示出用按本发明优选实施例的溅射设备在不同条件下溅射时栅氧化膜的损坏情况的晶片图形；
图13A至13C是分别显示用按本发明的优选实施例的溅射设备在不同条件下溅射时的栅氧化膜的损坏情况的晶片图形；
图14A至14C是分别显示用按本发明的优选实施例的溅射设备在不同条件下溅射时的栅氧化膜的损坏情况的晶片图形；
图15A至15C是分别显示用按本发明的优选实施例的溅射设备在不同条件下溅射时的栅氧化膜的损坏情况的晶片图形；
图16A至16C是分别显示用按本发明的优选实施例的溅射设备在不同条件下溅射时的栅氧化膜的损坏情况的晶片图形；
图17A至17C是分别显示用按本发明的优选实施例的溅射设备在不同条件下溅射时的栅氧化膜的损坏情况的晶片图形；
图18A至18C是分别显示用按本发明的优选实施例的溅射设备在不同条件下溅射时的栅氧化膜的损坏情况的晶片图形；
图19是以溅射电功率为参量而得到的例1和2的结果曲线；
图20是合格率与溅射功率的关系曲线；
图21是合格率与溅射速率的关系曲线。
现参见附图对本发明的各优选实施例说明如下：
按本发明的制造半导体器件的方法的第一实施例。
图1A至1D是按本发明的制造半导体器件的方法的第一优选实施例的各阶段的元件剖视图。首先，如图1A所示，在P型Si衬底101上用公知方法形成N型阱102。之后，用选择氧化工艺在P型Si衬底101表面形成用作场绝缘膜的场氧化膜103。在被场氧化膜103包围的有源区生长例如氧化硅膜的栅绝缘膜104和多晶硅，用公知方法在多晶硅内掺磷，以降低多晶硅的电阻。
之后，用公知的光刻和干腐蚀工艺对多晶硅构图，以构成栅电极105，如图1A所示。之后，用光刻和离子注入工艺形成低浓度N型杂质扩散层113和低浓度P型杂质扩散层114。之后，在栅电极105的侧表面用已知的CVD法和腐蚀法形成氧化硅膜或氮化硅膜构成的隔离层。
之后，如图1B所示，用光刻和离子注入工艺形成N型杂质扩散层的源/漏区107和P型杂质扩散层的源/漏区108。按此法，形成LDD结构，N型源/漏区107和P型源/漏区108。
之后，除去用作栅电极105的多晶硅表面和半导体衬底表面的天然氧化膜，在达到栅电极105的电荷量Q在5C/cm2以下的条件下用磁控溅射设备，在溅射中淀积高熔点的金属钛，形成钛膜109。这时，在磁控溅射设备的晶片与靶之间插入网状电导体，例如，校准板，之后，进行溅射。
图6A和6B是按发明第1实施例中用的磁控溅射设备的一个实施例的结构图。图6A所示磁控溅射设备构成为晶片63安装在溅射室61内的晶片夹具62上，在面对晶片并相互隔开的位置设备阴极磁铁64和靶65之后，在晶片63与靶65之间的空间位置设备校准板66。
通常用校准板来改善溅射粒子的均匀性，尽管网的平面比为1，还是用图6B视图所示的网状导电体构成该溅射设备中的校准板66。这种情况下，只在晶片与靶之间插入导电板，选择校准板的尺寸和形状，使校准板66做成令人满意，使晶片63的整个表面不被覆盖，只能见到等离子体的高密度区，或覆盖会容易产生电荷的区域。
而且，关于校准板66的形状，它的尺寸和形状均可以用溅射设备进行充分调节。尽管校准板66的网状导电体可以加地电位，加相等于等离子态的电位能使它的效果增大。此外，尽管第一优选实施例是示出的淀积钛膜109的一个实例，但是，如果淀积其它高熔点金属，例如钴、镍等能得到同样的效果。
如图1C所示，在700℃以下在氮气氛中进行快速热处理(RTA)，只在多晶硅的栅电极105表面和与源/漏区107和108接触的钛膜109之间的界面形成C49型结构的硅化钛层110。此外，这种情况下，场氧化膜103，与隔离层106接触的钛膜109和半导体衬底上的部分钛膜氮化，形成氮化钛膜111。
之后，如图1D所示，用氮溶液和过氧化氢溶液的混合液选择地湿腐蚀衬底，之后，除去没反应的钛和氮化钛膜111。之后，在此上述RTA的温度更高的温度，即800℃以上的温度下进行RTA，形成其电阻率比所述C49型结构的硅化钛层110的电阻率低的C54型结构的硅化钛膜112。
按该方法制造的MOS场效应晶体管中，不会因溅射作用而造成栅耐压降低，能获得优良的栅耐压。由于晶片63与靶65之间插入校准板66，抑制了必须到达晶片63的电荷流入校准板66和栅电极105的充电。
按此方式，高熔点金属溅射淀积到有硅化物结构的浮栅电极上的情况下，通过预先阻止产生要达到晶片的电荷，以控制达到晶片的电荷量，使栅耐压特性改善。
按本发明的半导体器件制造方法的第二实施列
如图2A所示，用公知方法在P型硅衬底201形成N型阱202。之后，用选择氧化工艺在P型硅衬底201表面上形成作为场绝缘膜的场氧化膜203。在被场氧化膜203包围的有源区生长例如氧化硅膜的栅绝缘膜204和多晶硅，用公知方法给多晶硅中掺磷，以降低多晶硅的电阻。之后，用公知的光刻和干腐蚀工艺对多晶硅构图，形成栅电极205，如图2A所示。
之后，用光刻和离子注入工艺形成低浓度的N型杂质扩散层213和低浓度的P型杂质扩散层214。之后，用CVD法和腐蚀法在栅电极205侧表面形成由氧化硅膜或氮化硅构成的隔离层206。
之后，如图2A所示，用光刻和离子注入工艺形成N型杂质扩散层的源/漏区207和P型杂质扩散层的源/漏区208。之后，除去用作栅电极205的多晶硅的表面和半导体衬底表面的天然氧化膜，在到达栅极105的电荷量Q变成例如5C/cm2以下的条件下用磁控溅射设备，溅射淀积高熔点金属的钛，形成钛膜209。
图7B、7D或7E示出这种情况下用的磁控溅射设备。如图7A所示，尽管溅射设备是现有技术，这里提供的溅射设备无磁铁夹具，其中，晶片27安装在溅射室71中的晶片夹具72上，在离开晶片和面对晶片73的位置设备靶74，本发明人进行的实验详细结果表明，等离子密度最大区75表现出栅初始耐压下降最大。
反之，图7B所示磁控溅射设备是具有没设任何磁铁夹具的结构的磁控溅射设备，其中，设置的靶76的尺寸设定在使等离子最大密度区77位于衬底(晶片)外的范围内，在该情况下，溅射淀积所述钛膜209，由等离子产生的电荷不能到达晶片73，因引，能得到优良的电特性。
比外，尽管图7A和7B所示磁控溅射设备具有等离子75.77直接接触晶片73的结构，像现有的磁控溅射设备，现有技术中还具有，提供一种装有磁铁夹具79的结构的磁控溅射设备，但等离子80不与晶片73接触，如图7C所示。即，现有的磁检溅射设备中，用磁铁夹具79把晶片73安装在溅射室71中的晶片夹具72上，由靶74产生的等离子80不与晶片73接触。
但是，还是在该现有的磁控溅射设备中，由等离子(Ar+或电子)产生的电荷到达晶片73，由此，同样出现差的栅初始耐压。本发明人所做的实验的详细结果还表明栅初始耐压下降点在晶片73周围。
因此，就其中有该磁铁夹具的磁控溅射设备而言，本发明的优选实施例是用图7D或图7E所示磁控溅射设备，在到达栅极的电荷量Q变成5c/cm2以下的条件下，进行钛膜209的溅射淀积。图7D所示磁控溅射设备的特征是，把磁铁夹具81固定成能形成等离子稳定态，能覆盖晶片73的侧表面，由此，可用磁铁夹具81的磁场俘获由等离子产生的电荷，并能抑制差的栅初始耐压。
此外，图7E所示的磁控溅射设备的特征是，确定磁铁夹具83的磁场强度，以设定稳定的等离子体，使等离子体密度最大区中的等离子84的位置高于晶片83，由此可用磁铁夹具83的磁场俘获由等离子84产生的电荷，以抑制差的初始耐压。
如图7D或7E所示结构的磁控溅射设备中，磁铁夹具81,83所产生的磁场俘获电荷，因而在晶片周围没有发现降低点，能获得优异的电性能。实际上，由于栅初始耐压的降低点随磁控溅射设备的结构变化，因此，可以认为，通过综合使用改变所述等离子密度最大区的方法和用晶片侧边的磁铁夹具产生的磁场俘获电荷的另一种方法，使其具有最稳定的状态。
尽管第2优选实施例中给出了淀积的实例，显然，淀积其它高熔点金属，例如钴、镍也能得到同样的效果。
再看图2A至2D，如图2C所示，在氮气氛中在700℃以下进行快速热处理，只在多晶硅栅电极205表面和与源/漏区107和107接触的钛膜109之间形成有C49型结构的硅化钛210。这时，如图2C所示，场氧化膜203，与隔离层206接触的钛膜209，和半导体衬底上的部分钛膜209氮化而形成氮化钛膜211。
之后，如图2D所示，用氨溶液和过氧化氢溶液的混合液选择湿腐蚀衬底，之后，只除去没反应的钛和氮化钛膜211。之后，在比上述RTA的温度更高的温度，即800℃以上进行RTA，形成低电阻率低于所述C49型结构的硅化钛膜210的电阻率的C54型结构的硅化钛212。
优选实施例中，把磁控溅射设备构成为图7A,7D和7E所示结构，使由等离子产生的电荷不能到达晶片，抑制栅初始耐压下降。此外，第1优选实施例中用的磁控溅射设备有插在其中的导电体网状校准板，因此，溅射膜淀积在网状校准板上，但是，由于存在如在晶片上的溅射速率降低或粒子减少等问题，因此需要更换校准板，相反，第2优选实施例用的磁控溅射设备没有任何导电体网状校准板，因此，具有不用更换校准板和能保持稳定的优点。
此外，尽管所述的第1和第2优选实施例说明了在栅和扩散层上同时形成硅化物的方法，显然，本发明也能用于在POLICIDE栅/(WSix/多晶Si)，多晶金属栅(W/WNx/多晶Si)或金属栅(W/SiO2)结构的浮栅上溅射高熔点金属以扩散层上形成硅化物。
本发明溅射设备的优选实施例
本发明的优选实施例是本发明的溅射设备用到磁控溅射设备的一个实例，其中，图10A是本发明优选实施例的磁控溅射设备结构的剖视图，图10B是校准板的顶视平面图，图10C是校准板的侧视图。图10A至10C中，与图8中相同的元件和位置用相同符号标示。
如图10A至10C所示，优选实施例的磁控溅射设备30与图6A和6B所示磁控溅射设备的结构基本相同，其中，溅射室12中设有其上安装晶片W的晶片夹具14，用于在离开并面对晶片W的位置固定靶T的阴极磁铁16，和设置在晶片夹具14与阴极磁铁16之间的网状校准板32。
如图10B所示，设置校准板32，以改善溅射粒子的均匀性，并俘获带电粒子，它具有连续六边形的导电网状板结构，并接地。校准板32的网或六边形通孔从靶T朝晶片W贯穿，网或孔的平面比是1。即，校准板的厚度(t)(参见图10C)与网或孔的直径D，(参见图10B，网或孔的最大直径)，有相同的长度。
此外，把校准板32设置成可用位置调节装置34改变以校准板32表面到阴极磁铁16的靶固定表面的距离，图10A中用L1表示T/C之间的距离，并把校准板32固定在那个位置。所述的位置调节装置34是一种公知装置，它可以用例如液压机或气压机的驱动装置自由地升高或降低。
因此，不必使校准板32的面积盖住晶片W的表面，只盖住等离子密度的区域，或一些容易产生带电粒子的区域。
例1
本发明人用Anelva公司制造的I-1060型溅射设备试验其结构与优选实施例的磁控溅射设备30的结构相同，设备中装有校准板，试验条件简要说明如下：
靶
厚度：    3mm
直径：    12英寸
晶片夹具：
晶片尺寸：直径6英寸或8英寸
固定装置：夹具
校准板：
孔径D:   23mm
厚度t:   23mm
孔形：连续的标准六边形
纵横比： 1
材料：   不锈钢
所述试验设备中，阴极磁铁16的靶固定表面与晶片W表面之间的距离，W/S间距离，图10A中用L2表示，调节到103mm，阴极磁铁16的靶固定表面与校准板32相对表面之间的距离L1调到34mm，晶片夹具14与阴极磁铁16之间加的溅射电功率变到1.0kw,1.5kw和2.0kw，在下述溅射条件溅射钴，如图9所示，在多晶硅膜上形成100厚的钴膜。
溅射条件：
夹具温度：      室温
溅射室压力：    3至8mTorr
之后，发明人检测每张芯片的栅氧化膜的绝缘耐压，并把栅氧化膜的绝缘状态差的程序大的芯片涂成黑色，把绝缘状态差的程序轻的芯片涂成灰色。
例2
用与实例1结构相同的设备，把阴极磁铁16的靶固定表面与晶片W表面之间的距离L2调到113mm，把阴极磁铁16的靶固定表面与校准板的相对表面之间的距离L1分别变到24mm、29mm、34mm、39mm、44mm和56mm，把加到晶片夹具14与阴极磁铁16之间的溅射电功率分别变到1.0kw,1.5kw和2.0kw，在总数为18的不同条件下溅射钴。其它条件与例1的条件相同。
之后，发明人检验每个芯片的栅氧化膜的绝缘耐压，把栅氧化膜的绝缘状态差的程度大的芯片涂成黑色，把绝缘状态差的程度轻的其它芯片涂成灰色，分别示于图13A至13C，图18A至18C。
如图19所示，发明人汇集了用所加溅射电功率为参数的例1和2的试验结果。图19中横坐标是L1，纵坐标是栅氧化膜的合格率(％)。
从图19看出，无论溅射电功率是多少，在L1为39mm以下时合格率达到几乎是100％，反之，当L1是44mm以上时，合格率迅速降到60％以下。因此发现，栅氧化膜的合格率，即，有校准板32存在的作用，关键在于校准板32与靶或阴极磁铁之间的距离是39mm和44mm。
图19中左端的条形图表示没有校准板时的合格率数值，它与L1是56mm的合格率几乎相同。
例3
用与例1相同的试验设备，把阴极磁铁与校准板之间的距离L1设为29mm，阴极磁铁与晶片夹具之间的距离L2设为68mm，在以下的溅射条件下检测溅射电功率(kw)与栅氧化膜合格率之间的关系，结果示于图20中。此外，为进行对比，用与试验设备结构相同的磁控溅射设备，只是不设校准板，进行溅射，结果示于图20中。
溅射条件：
溅射室压力：  8至10mTorr
气体流速：    80至100scc/m
溅射功率：    1.5kw
从图20看到，按本发明规定的距离关系设置校准板，与不设校准板的磁控溅射设备时比，优选实施例的磁检溅射设备的栅氧化膜合格率与溅射功率之间的相关性很小。
例4
用与例1相同的试验设备，把阴极磁铁与校准板之间的距离L1设为29mm，阴极磁铁与晶片夹具之间的距离L2设为68mm，在以下溅射条件下检验溅射速率(/sec)与栅氧化膜合格率之间的关系，结果示于图21中。此外，为进行对比，用与优选实施例相同结构的磁控溅射设备，只是不论校准板，进行溅射，结果示于图21中。
溅射条件：
溅射室压力：8至10mTorr
气体流速：  80至100scc/m
溅射功率：  1.5kw
从图21看出，按本发明规定的距离关系设置校准板，与没设校准板的磁控溅射设备时比，优选实施例的磁控溅射设备的栅氧化膜合格率与溅射速率之间的相关性小。
反之由于增大溅射速率使导电金属或金属硅化物迅速覆盖晶片表面，带电粒子可沿晶片水平方向前进，而不是按栅的深度方向前进，因而使栅氧化膜的初始耐压损坏几率降低。
如图21所示，提高溅射速率能有效防止栅氧化膜的初始绝缘耐压降低。但是，溅射速率太块会造成晶片的膜厚布平均匀性增大，假定在高温溅射中硅化物形成的反应量减小，则会造成不能高速溅射。例3中的溅射功率设为2.6kw，以提高溅射速率，结果，甚至把校准板与阴极磁铁16的靶固定表面之间距离设为50mm时，也能得到98％的合格率。
此外，即使增加溅射速率来防止栅氧化膜的绝缘耐压降低，在溅射刚开始后也不会形成用于阻挡某些飞向栅的带电粒子的导电金属膜。结果，与设有校准板的情况相比，防止栅氧化膜初始耐压降低的效果小。
此外，用另一种商标的AMAT ENDURA，即使在46.5mm下也能得到令人满意的结果。
例5
用例1和2中用的优选实施例的磁控溅射设备，阴极磁铁与校准板之间的距离L1设为34mm，阴极磁铁与晶片夹具之间的距离L2设为103mm，电功率固定在1.5kw，气压分别设为5mTorr、8mTorr、10mTorr和15mTorr，在每种条件下溅射钴，检测栅氧化膜合格率与气压之间的关系。
结果发现气压为5mTorr、8mTorr、10mTorr和15mTorr的每种气压下形成的栅氧化膜的合格率均是100％，磁控溅射设备中的栅氧化膜的合格率与气压无关。
参见例1至5的试验结果本发明的优选实施例的溅射设备是在阴极磁铁16与阴极固定表面之间的距离范围是大于24mm至小于50mm处设校准板32的溅射设备，在栅电极形成高熔点金属构成的金属硅化物膜时，可在多晶硅膜上溅射高熔点金属，而不会造成栅氧化膜的绝缘耐压下降。
此外，优选实施例的溅射设备设定成栅氧化膜的合格率与溅射功率，溅射速率和气压之间的相关性小，溅射条件可设定在宽范围内。
发明效果
如上所述，按本发明，半导体器件的制造方法中，在半导体衬底上选择形成的绝缘膜之间形成高熔点金属构成的金属硅化物层，在栅耐压不降低的条件下溅射淀积高熔点金属，形成高熔点金属构成的金属硅化物层，在栅绝缘膜做得很薄，或集成度很高；尺寸很小的情况下，也能制成低电阻高可靠的MOS型场效应晶体管(MOSFET)。
根据本发明的溅射设备，在靶夹具与晶片夹具之间设置有许多从靶通向晶片的通孔的导电体制成的校准板，使校准板接地，由此能在多晶硅膜上溅射高熔点金属，最好把校准板设置在离开靶夹具的距离范围是小于第1距离D1但大于第2距离D2的位置，因此，在栅电极形成高熔点金属构成的金属硅化物膜时，不降低栅氧化膜的绝缘耐压。
此外，用本发明的溅射设备，可使栅氧化膜的合格率与溅射功率，气压和溅射速率的相关性小，能把溅射条件设在宽范围内。

Claims (12)

1．半导体器件的制造方法，其中，在形成有半导体元件的栅电极的硅衬底表面上淀积高熔点金属以形成高熔点金属的金属膜，之后，热处理，在与高熔点金属膜的界面层形成高熔点金属的金属硅化物层，在到达所述栅电极的电荷量小于5C/cm2条件下，改善用磁控溅射设备溅射淀积的高熔点金属膜。
2．按权利要求1的半导体器件制造方法，其中，所述磁控溅射设备的结构是把靶的尺寸设定成使等离子密度最大区域位于所述硅衬底的外侧，并能溅射淀积所述的高熔点金属膜。
3．按权利要求1的半导体器件的制造方法，其中，所述磁控溅射设备的结构是，在所述硅衬底侧边的磁铁夹具覆盖有硅衬底的晶片侧表面状态下溅射高熔点金属。
4．按权利要求1的半导体器件的制造方法，其中，所述磁控溅射设备的结构是设定所述晶片侧边的磁铁夹具的强度，使等离子密度最大区位于有所述硅衬底的晶片上方，在该状态下溅射淀积所述高熔点金属。
5．按权利要求1的半导体器件的制造方法，其中，所述磁控溅射设备的结构是，在靶与有硅衬底的晶片之间的间隙中插入导电体校准板的状态下溅射淀积所述高熔点金属。
6．按权利要求5的半导体器件的制造方法，其中，把所述校准板的上表面设置成网形。
7．按权利要求1至6中任一项的半导体器件的制造方法，其中所述高熔点金属是钛，钴和镍中的一种。
8．溅射设备，其中，设有固定在靶夹具上的靶和固定其上淀积有靶金属的晶片并使晶片面对靶的晶片夹具，靶金属溅射到晶片上，其中，在靶夹具与晶片夹具之间设有导电体构成的有许多从靶到晶片的通孔的校准板，校准板接地。
9．按权利要求8的溅射设备，其中，在离开靶夹具的间隙范围小于第1距离D1和大于第2距离D2的位置设置校准板。
10．按权利要求8的溅射设备，其中，第1距离D1是50mm，第2距离D2是24mm。
11．按权利要求9或10的溅射设备，其中，设有在所述间隙范围内调节校准板位置和固定校准板的位置调节装置。
12．按权利要求8至11中任一项的溅射设备，其中，校准板是通孔纵横比为大于0.7小于1.3的网状板。
CNB981250289A 1997-10-29 1998-10-29 溅射设备和半导体器件的制造方法 Expired - Fee Related CN1149641C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP297022/1997 1997-10-29
JP29702297 1997-10-29
JP297022/97 1997-10-29

Publications (2)

Publication Number Publication Date
CN1221970A true CN1221970A (zh) 1999-07-07
CN1149641C CN1149641C (zh) 2004-05-12

Family

ID=17841222

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981250289A Expired - Fee Related CN1149641C (zh) 1997-10-29 1998-10-29 溅射设备和半导体器件的制造方法

Country Status (4)

Country Link
US (1) US6309515B1 (zh)
KR (1) KR100356629B1 (zh)
CN (1) CN1149641C (zh)
TW (1) TW399245B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102084023B (zh) * 2008-06-19 2013-01-02 东京毅力科创株式会社 磁控溅射方法以及磁控溅射装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100424853B1 (ko) * 1998-07-31 2004-03-27 호야 가부시키가이샤 포토마스크 블랭크, 포토마스크, 이들의 제조방법 및미세패턴의 형성방법
DE10056868A1 (de) * 2000-11-16 2002-05-29 Advanced Micro Devices Inc Halbleiterbauteil mit verringerter Leitungskapazität und verringertem Übersprechrauschen
US20030015421A1 (en) * 2001-07-20 2003-01-23 Applied Materials, Inc. Collimated sputtering of cobalt
JP3938685B2 (ja) * 2001-12-12 2007-06-27 富士通テン株式会社 情報処理装置
KR20060076445A (ko) * 2004-12-29 2006-07-04 동부일렉트로닉스 주식회사 스퍼터 장비 및 이를 이용한 금속 실리사이드막의 형성방법
JP4922580B2 (ja) * 2005-07-29 2012-04-25 株式会社アルバック スパッタリング装置及びスパッタリング方法
JP4922581B2 (ja) * 2005-07-29 2012-04-25 株式会社アルバック スパッタリング装置及びスパッタリング方法
EP3935658A1 (en) * 2019-03-04 2022-01-12 AGC Glass Europe Charge neutralizing apparatus

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH079062B2 (ja) 1985-03-27 1995-02-01 富士通株式会社 スパツタ装置
JPS6270430A (ja) 1985-09-25 1987-03-31 Japan Styrene Paper Co Ltd 水架橋ポリプロピレン系予備発泡粒子及びその製造法
JPS62195109A (ja) 1986-02-21 1987-08-27 Hitachi Ltd スパツタ装置
JP2594935B2 (ja) 1987-04-01 1997-03-26 株式会社日立製作所 スパツタ成膜方法と装置
JPS63262462A (ja) 1987-04-17 1988-10-28 Ube Ind Ltd プラズマ制御マグネトロンスパツタリング装置及び方法
NL8801632A (nl) 1988-06-27 1990-01-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij tijdens depositie van een metaal een metaalsilicide wordt gevormd.
JPH0692632B2 (ja) 1989-11-28 1994-11-16 日電アネルバ株式会社 平板マグネトロンスパッタリング装置
JP3149887B2 (ja) 1991-11-08 2001-03-26 新日本製鐵株式会社 スパッタ成膜方法及びスパッタ成膜装置
JP3343620B2 (ja) * 1992-04-09 2002-11-11 アネルバ株式会社 マグネトロンスパッタリングによる薄膜形成方法および装置
US5409587A (en) * 1993-09-16 1995-04-25 Micron Technology, Inc. Sputtering with collinator cleaning within the sputtering chamber
JP3170668B2 (ja) 1993-12-01 2001-05-28 西川ゴム工業株式会社 自動車用ウエザーストリップ及びその製造方法
JP3336421B2 (ja) 1994-05-26 2002-10-21 東京エレクトロン株式会社 スパッタリング装置
JPH07335552A (ja) * 1994-06-08 1995-12-22 Tel Varian Ltd 処理装置
JPH07335553A (ja) * 1994-06-08 1995-12-22 Tel Varian Ltd 処理装置および処理方法
JPH0860355A (ja) * 1994-08-23 1996-03-05 Tel Varian Ltd 処理装置
JP2746132B2 (ja) 1994-08-30 1998-04-28 日本電気株式会社 無機レジスト成膜装置及び成膜方法
US5643428A (en) * 1995-02-01 1997-07-01 Advanced Micro Devices, Inc. Multiple tier collimator system for enhanced step coverage and uniformity
US5705042A (en) * 1996-01-29 1998-01-06 Micron Technology, Inc. Electrically isolated collimator and method
JPH09272973A (ja) 1996-04-04 1997-10-21 Anelva Corp 低圧力放電スパッタ装置
US5783282A (en) * 1996-10-07 1998-07-21 Micron Technology, Inc. Resputtering to achieve better step coverage of contact holes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102084023B (zh) * 2008-06-19 2013-01-02 东京毅力科创株式会社 磁控溅射方法以及磁控溅射装置

Also Published As

Publication number Publication date
KR100356629B1 (ko) 2002-12-18
CN1149641C (zh) 2004-05-12
KR19990037492A (ko) 1999-05-25
TW399245B (en) 2000-07-21
US6309515B1 (en) 2001-10-30

Similar Documents

Publication Publication Date Title
CN1246909C (zh) 半导体器件及其制造方法
CN1252830C (zh) 半导体装置及其制造方法
CN1210780C (zh) 槽型元件分离结构
CN1205664C (zh) 半导体装置及其制造方法
CN1303698C (zh) 半导体器件及其制造方法
CN1143366C (zh) 半导体集成电路装置的制造方法
CN1149641C (zh) 溅射设备和半导体器件的制造方法
CN1449585A (zh) 半导体器件及其制造方法
CN1126151C (zh) 有硅化物层的半导体器件的制造方法
CN1346152A (zh) 薄膜晶体管及半导体器件
CN1240131C (zh) 半导体装置及其制造方法
CN101051652A (zh) 半导体器件及其制造方法
CN1893114A (zh) 具有铁电膜作为栅极绝缘膜的半导体器件及其制造方法
CN1555580A (zh) 半导体器件及其制造方法
CN1469488A (zh) 半导体器件及其制备方法
CN1786801A (zh) 薄膜晶体管阵列面板及其制造方法
TW201620012A (zh) 半導體磊晶晶圓及其製造方法以及固態攝影元件的製造方法
CN1728388A (zh) 半导体存储装置及其制造方法
CN101060133A (zh) 半导体装置及其制造方法
CN1969365A (zh) 电荷中和装置
TW201532128A (zh) 摻雜方法、摻雜裝置及半導體元件之製造方法
CN1157798C (zh) 半导体器件及其生产方法
CN1855394A (zh) 一种半导体器件的制造方法
CN1314116C (zh) 半导体器件用的绝缘薄膜
CN1591901A (zh) 半导体装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030328

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030328

Address after: Kawasaki, Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1061601

Country of ref document: HK

C56 Change in the name or address of the patentee

Owner name: RENESAS KANSAI CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kawasaki, Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kawasaki, Kanagawa, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040512

Termination date: 20151029

EXPY Termination of patent right or utility model