TW399245B - Sputtering apparatus for sputtering high melting point metal and method for manufacturing semiconductor device having high melting point metal - Google Patents

Sputtering apparatus for sputtering high melting point metal and method for manufacturing semiconductor device having high melting point metal Download PDF

Info

Publication number
TW399245B
TW399245B TW087117804A TW87117804A TW399245B TW 399245 B TW399245 B TW 399245B TW 087117804 A TW087117804 A TW 087117804A TW 87117804 A TW87117804 A TW 87117804A TW 399245 B TW399245 B TW 399245B
Authority
TW
Taiwan
Prior art keywords
wafer
sputtering
patent application
scope
melting point
Prior art date
Application number
TW087117804A
Other languages
English (en)
Inventor
Akira Inoue
Hitoshi Abiko
Minoru Higuchi
Original Assignee
Nec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corp filed Critical Nec Corp
Application granted granted Critical
Publication of TW399245B publication Critical patent/TW399245B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3447—Collimators, shutters, apertures
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

五、發明說明（1) 本發明是有關於一種用來減鑛高炼點金屬之濺鑛裝 置，且特別的是一種製造MOS型場效應電晶體（MOSFET)的 方法’其在每—個閘極、源極和汲極表面均形成有可降低 電阻值之自我對準矽化金屬層。此外’本發明是有關於一 種滅鍵裝置’其可將高熔點的金屬濺鍍在複晶矽薄膜上， 並藉由在閘電極上形成一高溶點金屬所構成之矽化金屬， 防止導致閘極氧化薄膜惡化的絕緣反抗電壓產生。 習知技藝之描述： 在曰本專利申請號Hei 2-45923說明書中，其揭示了 、、種用以製造半導體元件的梦化金屬製程。為使此習知方 法更易被了解，玆將以第3A〜3D圖詳細說明如下。 如第3A圖所示，n井302是以習知的方法形成於p型石夕 基f 301内’而作為場絕緣層之場氧化層3〇3則是利用選擇 性氧化製程形成於P型矽基底3〇1上。閘極絕緣層3〇4，例 如氧化矽或其類似物，以及複晶矽則是成長於場氧化層 303之主動區内。然後，再以習知的製程將磷佈植到複晶 矽層内，以降低複晶矽層之電阻。接著，再利用習知的微 影技術和乾蝕刻步驟將此複晶矽層定義成閘極結構3〇5。 然後，利用微影技術和離子佈植程序形成一如第以圖 所示之含低濃度N型雜質的分散層313以及一含低：農产p塑 雜質的分散層314。接著，利用習知的化學氣相沉積X法以 ί技術在閘電極3〇5側表面形成一氧化石夕或氮化石夕側 然後，利用微影技術和離子佈植程序形成一如第⑽圖 第4頁 五、發明說明（2) 所示之含N型雜質的分散層3〇7以及一含低濃度p型雜質的 分散層308。利用如上所述之方法’便可形成一 Lj)j)結構， 一N型源極/沒極區307以及一P型源極/淡極區3〇8。然後， 去除複晶梦以及半導體基底表面之原生氧化層，例:在賤 鍍過程中累積的鈦層3〇9。 接著’如第3C圖所示，在充滿氮氣且溫度爲7〇 (pc之 環境進行一快速熱退火（RTA)處理，使得與矽接觸的鈦層 309被轉變成C49型結構的矽化鈦層310。此外，在此例子 中，與場氧化層303、側壁子306以及部分半導體基底上之 欽層309會被氮化層氮化鈦層311。 然後’如第3D圖所示’利用氨水和雙氧水構成的混合 溶液作為濕蝕刻時的蝕刻液，選擇性去除未反應的鈦層二 及氮化鈦311。然後，以較高的溫度（800 〇c或者更高）再次 進行快速熱退火處理，將C54型矽化鈦層312轉變成電阻較 低的C49型矽化鈦層31〇。 應用上述的碎化金屬製程後，將使得預備轉變成矽化 屬之複晶矽層305、N型和P型雜質(¾散層3〇7、3〇8自我 對準，並且具有較低的電阻值，使獲得的裝置可在較快速 =條件下操作。此矽化金屬製程之優點是僅有所需要的區 场*可被選擇性地形成矽化金屬。 在此例中’顯示於習知技術中的磁性濺鍍裝置丨〇 一般 供有一晶圓夾持具14，可用來放置濺鍍反應室12内之 ，以及一陰極磁鐵16，可使靶了保持在晶圓背面之一 疋的距離，如第8圖所示。
、發明說明 在此例中，鈷是被濺鍍在複晶矽閘電極上，例如利用 此習知的磁性濺鍍裝置1 〇以形成矽化鈷電極，此聚絕緣狀 f不佳的閘極氧化層之晶片是形成於晶圓上，且特別是在 晶圓的周圍大量形成，此將使得改善產率時面臨一些問 題。 此1段顯示的是利用習知磁性藏鑛裝置1 〇進行的測試結 果’其中鈷是被濺鍍在複晶矽閘電極上，以形成一鈷膜， j後再利用快速快退火製程形成一矽化鈷層，然後測試每 —片晶圓之閘極氧化層的絕緣抗電壓狀態。 在此測試中，此習知的磁性濺鍍裝置10被用來將鈷濺 錢到石夕基底20上之閘電極之複晶矽膜22上，然後再以快速 熱退火處理形成—如第9圖所示之矽化鈷層。第9圖顯示的 是利用錢鍍製程以形成一鈷層24於閘電極上之複晶矽層22 上之狀態。在第9圖中，參考標號2 6指的是一側壁子，而 參考標號28指的是一閘極氧化層。 濺鍍條件： 反應至壓力〜15 mTorr 氣體流速：氬氣/50〜1〇〇 SCCm/m
激鑛粉末：1. 5 KW 然而’利用習知濺鍍裝置10所濺鍍的鈷膜，其顯示在 第11圖之晶圓週邊部位製造出來一絕緣性質不佳的閘極氧 化層’部分上層晶片具有的閘極氧化層絕緣抗電壓比預定 的整個晶圓之晶片抗電壓來得大，將此例之實驗1以及第 19圖之實驗2之結果合併後便可得一 46%之產率。
五、發明說明（4) 在第11圖中’具有高度絕緣性質不佳的閘極氧化層之 晶片被染成黑色，而具有低度絕緣性質不佳的閘極氧化層 的晶片則是被染成灰色。 然而，利用習知方法所得到的半導體裝置其面臨的困 擾是在複晶矽閘極形成後，一高熔點金屬是被濺渡和堆積 在複晶矽閘極上，使得閘電極3 0 5會被電漿產生·的電負荷 所充電’進而使閘極抗電壓被削弱。 對於只在閘極和雜質分散層上形成矽化金屬的方法而 言，上述的矽化金屬形成方法是很有效的。將接地結構應 用到此製程時，當高熔點金屬濺鍍後，再將摻植有雜質的 閘電極305表面的原生氧化層去除，便可成為一服接閘 極。 有鑑於此現象，所面臨的一個問題是穿梭子在濺鍍時 是打開的’且特別是在濺鍍電子放電或者電子放電的等待 時刻以及在晶圓開始濺鍍累積時在閘電極立即產生電子負 荷。電負荷是在閘極絕緣層304内流動，使得閘極抗電壓 被削弱。此現象在閘極絕緣層304之厚度過薄或者閘極絕 緣層是高度積集以及其精細形成時會更明顯，並產生嚴重 的問題。 有鑑於上述製程之缺點’本發明之特徵是揭示一種半 導體裝置的製造方法’其中高溶點梦化金屬層是形成於選 自半導體基底内之絕緣層間，其中高熔點金屬是在閘極抗 電壓不會被滅鍵裝置削弱的條件下進行濺錄。 此外，本發明之另一特徵是提供一種半導體裝置的製 mm ihhh 五、發明說明（5) 造方法’其可用來製造具高可信度以及低電阻的M〇s型的 場效應電晶體。 此外’如則所述’利用習知磁性濺鑛裝置將高熔點金 屬/例如：钻、欽、鎳以及鎢或者其他類似物濺鍍到複晶 石夕薄膜上時’所面臨的問題是閘極氧化層之絕緣性質會被 降低。 有鑑於此問題，本發明之另一特徵是提供一種磁性濺 鍍，置，其中高熔點金屬可被濺鍍到複晶矽薄膜上，而且 在高熔點金屬矽化物形成於閘電極上時又不會削弱閘極氧 化層之抗電壓。 發明概要： 為了完成上述的特徵，本發明乃提供一種半導體裝置 的製造方法，其中高熔點金屬是堆積在矽基底整個表面， 以在矽，底上形成一高熔點金屬層，然後再施一熱處理， ，且於高熔點金屬層和矽之間的界面形成一矽化金屬層。 高熔點金屬層是利用磁性濺鍍裝置濺鍍和累積的，濺鍍時 到達閘電極之電負荷Q小於5C/cm2。 — 有鑑於習知磁性濺鍍裝置之組成具有—尺寸特定的設 定靶，以及一濺鍍和累積用的高熔點金屬，使得具有最高 電漿密度的區域可位在矽基底外面0 、 另外，先前的磁性濺鍍裝置之構造中，位在該矽基底 側面之磁鐵夾持具可涵蓋該矽基底晶圓的側面且磁鐵夾 持具在晶圓上的強度可設定為使高熔點金屬可濺鍍和累積 在含矽半導體之晶圓中電漿密度最大的區域。
>另外，如上所述之磁性濺鍍裝置之構造，其濺鍍和累 積同炫點金屬時是在靶和含矽基底之晶圓之間插入一導電 準直板。其中’較佳的高熔點金屬可選自鈦、鈷和鎳所構 成之族群其中之一。 —一在本發明中，在到達閘極之電負荷Q小於5C/cm2時進 仃兩熔點金屬之濺鍍和累積後，不會產生閘極杬店家惡化 的現象》 該動作將在以下描述。第4圖顯示的是晶圓表面之原 生氧化層以氫氟酸蝕刻去除後，再使鈦濺鍍和累積在晶圓 f面’然後再以氨水和雙氧水構成的混合溶液濕蝕刻而 未施行任何熱處理所得到閘極抗電壓產率。其中，未施行 任何濺鍍動作的項目測量是用來做比較的。 在此例中’鈦疋以藏鑛步驟加工，然後立即以前述的 2刻液蝕刻去除，所獲得的初始低劣抗電壓顯示閘極抗當 壓實質上在滅鍍操作時已經惡化了，故此例的閘極產率^ 顯不比第4圖中未經過濺鍍加工的鈦之產率丨來得低。 第5圖顯示的是在晶圓和靶之間插入一準直板後施行 濺鍍累積製程之閘極抗電壓產率，以及晶圓和靶之間未插 入準直板而施行濺鍍累積製程之閘極抗電壓產率，以及— 未施行濺鍍累積製程的閘極抗電壓產率。同樣在此例中， 在以類似第4圏所示之方法進行濺渡、濕蝕刻且未施行任 何熱處理後’再量取所得到的閘極抗電壓。 在準直板插在晶圓和靶間，以進行濺鍍累積製程的例 子中，閘極抗電壓之產率IV將近1〇〇%，與第5圈顯示之未
IMH IKBH 第9頁 五、發明說明（7) 進行滅渡累積之產率V相同。相較於欽賤錄製程完成後， 立即施行濕蝕刻步驟，而未進行任何熱處理所得到的閘接 抗電壓產率111(第5圖）’根據本發明之製程可得到較佳的 閘極抗電壓產率。 在此例中’由於準直板是插在晶圓和靶之間，故可到 達晶圓之電負荷將會流進準直板内，使得閘極之充電動作 受到限制，因此濺鍍累積製程將可在到達閘電極之電負荷 Q小於5C/cm2的情況下進行。 準直器濺鍍單元一般是用在以習知的非等向性方式將 欽累積在接觸洞知底部，並用以改善賤錢膜之覆蓋能力。 | 然而’此習知的準直器濺鍍單元並無法滿足需要，故無 法用在此發明中《本發明所使用的準直器濺鍍單元是一種 與導電端電性連接的網狀板，將此準直板插在晶圓和把之 間的位置便可提供與準直器濺鍍單元相似的結果。 如上所述’在高熔點金屬濺鍍和累積在具有矽化金屬 結構之浮接閘極上時’其可被應用為一種控制到達晶.圓之 2負荷量的方法’除非電漿未產生電負荷或者產生的電負 了未到達明圓。因此’將上述的兩種或多種項目合併便可 改善閘極抗電壓之性質。 為了解可完成本發明上述特徵之濺鍍裝置，本發明之 發明人乃發現造成閘極氧化膜之導電絕緣性質不佳的原 其乃是因為靠近靶的帶電粒子到達晶圓表面，並且穿 閉電極之複晶矽薄膜’以及閘極氧化膜，並且進入矽基 底内。也就是說’發明人認為造成閘極氧化膜之絕緣抗電 第10頁
堡惡化的主要原因是~歧來 電粒子到達晶圓和撞擊晶圓 根據測量乾的侵餘情況 晶圓週邊部位之高電漿密度 局電聚密度之區域僅出現在 近靶的區域’其被認為是因 漿粒子。 自接近電漿之高電漿密度之帶 的機率增加。 ’參照乾的直彳空方向後可發現 比中央部位來得高。雖然具有 面向由把往晶圓方向觀察時靠 為晶圓側面出現較多高密度電 如上所述，為了防止來帶電粒子飛到晶圓表面並且撞 擊晶1] ’本發明之發明人乃將一準直板設定於接近靶和些 微遠離晶圓側面之高電漿密度區的位置，成功地利用此準 直板捕捉該些帶電粒子，且本發明之發明人更研究出靶和 準直板之間的位置關係。 為了完成本發明如上所述之特徵，本發明之濺鍍裝置 包括有一位在靶夾持具上之靶，以及一可用以夾持靶金屬 累積在晶圓表面之另一面的晶圓夾持具，且其特徵在於導 電準直板是插在靶夾持具和與接地端連接之晶圓夾持具之 間的位置，其中該導電準直板上包括有許多可由靶到達晶 圓表面之穿透孔。 此外’根據將在下面描述的實驗1和實驗2之結果中， 準直板之效果與其和靶之間的實質距離有關，且準直板相 對於把的位置對於防止閘極氧化膜之絕緣抗電壓惡化現象 而έ具有一決定性的意義。 如上所述’在本發明之較佳實施例中，準直板與把夹 持具間的距離可從小於第一距離D1至大於第二距離〇2，且
五'發明說明（9) 較佳的是此濺鍍裝置提供有一 的距離落在如上所述之區間内的^準f板與靶夾持具間 在此位置。雖然，第一距離D1 ^且將準直板固定 的結構和濺鍍條件不同而工了=會隨：鑛裝置 66 ΪΕ β cn Λ* 異 不過第一距離D1較佳 的距離疋50mm，而第二距離D2之較 r乂佳 將在以後描述。 較佳距離則疋24襲，理由 巧’穿透孔的開η區域之總數與準直板表面 佳的疋向比例’而雖然未限制準 較 1是網狀’且穿透孔之方位比例最Ϊ 介於0.7或者大於0.7至1.3或小於！ 3之間。 取好 和其明是有關於—種使用火熱放電㈣鍵動作， ^並未限制所使用的_裝置形式，且本發明也可應 ;其他濺鍍裝置，例如直流電壓（DC )濺鍍裝置高率 (RF)濺鍍裝置以及磁性濺鍍裝置。 β率 η晶圓間存在有準直板之例子中，間極初始電壓 之〜、化程度被假設與準直板和靶夾持具間的距離、準直 之方位比以及濺鍍速率有關。 双 j準直板不存在的例子中，來自高帶電粒子密度區域 之 粒子直接撞擊晶圓表面之機率在其接近晶圓週邊部 位時將會升高，故晶圓周圍之閘極絕緣層之初始抗電壓惡 化的現象將比晶圓中央部位來得明顯。 例如’在磁性減鍍裝置的例子中，將各種具不同形狀 和尺寸的陰極磁鐵是用在各個磁性濺鍍裝置上時，將導致 把直徑方向上的電漿密度分佈不同，而每一個裝置也造成
五、發明說明（10) 是在晶圓的週邊部分發生 特異的惡化圖案（圖譜），其趨勢 嚴重的惡化現象。 源極和汲極間所量到的漏電 央部位時所量到的漏電流來 生一些損壞。 此外’準直板不存在時， 流相較於準直板存在於晶圓中 得高’顯示閘極氧化膜已經產 準直板和靶夹持具之間的距離（T/c間的距確）為一個 、疋捕捉來自高帶電粒子密度之帶電粒子機率的因素，準 直板之效果會因其與靶之間的距離不同而有所差異其中 準直板和乾之間的距離有一臨界距離。 =’若T/C㈤的距離大於50fflm時’準直板 實質 被減低。 若設定的τ/c距離較短，則帶電粒子與準直板之間的 入射角將會變大’準直板捕捉帶電粒子的機率便會增加， =因為冑電粒+飛行和撞冑閘極氧化帛而使其絕緣抗電壓 惡化的現象將可獲得改善。然而，相反地’若T/c距離太 短，準直板與高密度電漿存在的區域接觸， 可能會被濺鍍和切斷，相當危險，故T/c間的距離可根據 如上所述，設定在一允許的最段距離便可（例如：24 ΠΠΠ) 〇 另外，增加準直板的方位比會使捕捉到來自高密度帶 電粒子區域之帶電粒子機率增加，故可有效地防止閘極氧 化膜之初始絕緣抗電壓惡化。然而’太多高方位比將導致 一些濺鍍金屬被捕捉到，導致濺鍍速率降低。 為使本發明之優點和特徵更清楚可見，茲將以根據本 五、發明說明（11) 發明之較佳實施例，並配合相關圖式，詳細說明如下。 圖式之簡單說明： 第1A〜1D圖顯示的是根據本發明之第一較佳實施例的 剖面製程。 第2A〜2D圖顯示的是根據本發明之第二較佳實施例的 剖面製程。 第3A〜3D圖顯示的是一種習知技藝的剖面製程。 第4圖顯示的是在習知濺鍍條件下完成操作的閘極抗 電壓產率。 第5圖顯示的是在插入準直扳後的閘極抗電壓性質的 產率。 . 第6A〜6B圖顯示的是根據本發明之第一實施例的濺鍍 裝置的構形圖。 第7A〜7E圖顯示的是根據本發明之第二實施例中每一 個例子所用的濺鍍裝置和習知技藝所用的濺鍍裝置。 第8圖顯示的是習知的濺鍍裝置示意圚。 第9圖顯不的是在鈷濺鍍操作後所形成的矽化金屬例 圖。 第10A圖顯不的是根據本發弔之較佳施例的濺鍍裝 置構形； 第10B圖示此準直板的上視罱；而 第10C圖顯示的是此準直板的側面放大圖。 第11圖顯示的是根據習知涛鍍裝置完成濺鍍程序後， 閘極氧化薄膜惡化情況的晶圓地圖。
五、發明說明（12) 第12A〜12C圖顯示的是在相當不同的條件下，根據本 發明之濺鍍裝置完成濺鍍程序後，閘極氧化薄膜惡化情況 的晶圓地圖。 第13A〜13C圖顯示的是在相當不同的條件下，根據本 發明之濺鍍裝置完成濺鍍程序後，閘極氧化薄膜惡化情況 的晶圓地圖。 * 第14A〜14C圖顯示的是在相當不同的條件下，根據本 發明之滅鍵裝置完成藏鍍程序後’閘極氧化薄膜惡化情況 的晶圓地圖。 第15A〜15C圖顯示的是在相當不同的條件下，根據本 發明之濺鍍裝置完成濺鍍程序後，閘極氧化薄膜惡化情況 的晶圓地圖。 第16A〜16C圖顯示的是在相當不同的條件下，根據本 發明之濺鍍裝置完成濺鍵程序後’閘極氧化薄膜惡化情況 的晶圓地圖。 第17A〜17C圖顯示的是在相當不同的條件下，根據本 發明之濺鍍裝置完成錢鍵程序後’閘極氧化薄膜惡化情況 的晶圓地圖。 第18A〜18C圖顯示的是在相當不同的條件下，根據本 發明之滅鍍裝置完成錢錄程序後’閉極氧化薄膜惡化情況 的晶圓地圖。 第19圖顯示的是以激锻電源作為參數，所收集到的實 驗1和實驗2結果之統計圖。 第20圖是產率對濺鍍電源之依賴性統 «rail 第15頁 五、發明說明（13) 第21圖是產率對濺鍍電源之依賴性統計圖。 輕佳實施例的始诚 根據本發明之每一個較佳實施例均將根據相關圖式， 詳細說明如下。 差二·實施例：根據明以擊造丰導體裝置之大冰 第1A〜1D圖顯示的是根據本發明之第一較佳實施例以 製作半導體裝置的剖面製程。首先，請參照第〗A圖，利用 已知的方法形成N-型井丨02於p形矽基底1〇ι内。其次，利 用選擇性氧化法形成一作為場絕緣薄膜之場氧化薄膜1〇3 於P型矽基底1 01上。然後，依序形成一閘極絕緣薄膜 1,04，例如氧化矽薄膜或其他類似物，和一複晶矽薄膜於 被場氧化薄膜1 0 3環繞的主動區’然後再以習知的法 磷摻植到複晶矽層内。 接著，利用微影程序和乾蝕刻加工技術定義複晶矽 層，並且定義出如第1A圖所示之閘電極1〇5。然後，利用 微影程序和離子佈植技術分別形成一低濃度的N型雜質 佈層113和一低濃度的p型雜質分佈層114。然後， 知的CVD技術和乾蝕刻技術，形成一氧化矽薄膜或 薄膜構成的側壁子1 0 6於閘電極1 〇 5側表面。 然後，請參照第1B圖，利用光學微影技術和離子 2序形成一分佈有N型雜質的源極/圾極擴散區丨〇 ?和一佈八 佈有P型雜質的源極/汲極擴散區108。利用此方 刀 形成一LDD結構的N型源極/汲極擴散區丨 極^可 擴散區108。 原極/及4 五、發明說明（14) 然後，去除複晶矽閘電極105表面以及半導體基底之 原生氧化層，接著再利用一磁性濺鍍裝置將高熔點的鈦濺 鍍形成一鈦薄膜109 ’其中濺鍍裝置打到閘電極105的電負 何量Q例如可為5 C / c in2或者更低。在此例子中，一種似網 狀的電導體’例如準直板是插在晶圓和磁能濺鍍裝置的靶 之間的位置，然後再進行濺鍍製程。 · 第6A〜6B圖顯示的是根據本發明之第一實施例的磁能 濺錄裝置的構形圖。第6A圖中所顯示的磁能濺鍍裝置是構 築成可使晶圓63置放在反應室61内之晶圓承接器62上，而 陰極磁鐵64和靶65則是排列在距離一特定距離的位置，且 相反地面向晶圓’而準直板66則是位在晶圓63和靶65之間 的空間位置上。 準直板一般是用來改善濺鍍粒子的等向性，並使此網 之側面比值接近1，而在此濺鍍裝置中所使用的準直板6 6 則疋由如第6B圖之上視圖所顯示的似網狀導電材料所構 成。在此例中，準直板6 6只要是可插在晶圓和靶之間便可 滿足需要，至於此準直器之側面比值、尺寸或者形狀均可 視情況決定，其大小並不需要涵蓋整個晶圓6 3之全部表 面，只要其可在局部區域產生高電漿強度分佈，或是可 易的進行充電便可已足夠。 Λ 此外關於準直板66之形狀和尺寸可視所使用的錢鑛 裝置而加以調整。雖然，似網狀的導電準直板66可被當^ 地球電位，然其效果會隨施加到電漿狀態的電位增加而升 高。此外，雖然第一實施例所顯示的是濺鍍鈦薄膜1〇9，
第17頁 五、發明說明（15) 然其僅用以方便說明本發明，任何具有類似鈦性質之高熔 點金屬例如鈷、鎳等金屬’均可利用類似的方法進行滅 鍛。 然後，請參照第1C圖’於700 t或者低於70 0 〇c的氮氣 環境施一快速熱處理（RTA)，並只在複晶矽閘電極丨〇5表面 和源極/汲極區1 07和108表面形成一C49型結構的石夕化鈦層 11 0。此外，在此例中，在場氧化薄膜丨〇 3上與側壁子丨〇 6 接觸之鈦薄膜109以及半導體基底上之部份鈦薄膜1〇9並被 氮化，形成一氮化鈦薄膜111。 然後，如第1D圖所示，利用氨水和過氧化氫構成之混 合溶液或者其他類似物選擇性地溼蝕刻基底，去除所有未 反應的鈦和氮化鈦薄膜111。然後，利用比形成c 5 4型結構 之矽化鈦層時較高的溫度（80(rc或者更高溫）進行快速熱 處理（RTA)，形成一電阻低於C49型結構矽化鈦層11()的C54 型結構矽化鈦磁11 2。 根據此方法所製造出來的M〇s場效電晶體，不會有因 為濺鍍程序而導致閘極抗電壓惡化的現象發生，而可獲得 一抗電壓性質較佳的閘極。由於準直板66是插在晶圓63和 把65間’必須到達晶圓63之電負載會流向準直板66，並且 限制閘電極105之充冑。 利用此方法r，在此例子中，高熔點金屬濺鍍在帶有矽 化金屬結構之浮接閘極表面時可藉由阻止產生的電負載 到達晶圓’控制到達晶圓之電負載，改善閘極抗電壓之特
第18頁 五、發明說明（16) 第二實施例：根據本發明以劁造半導艚奘置之方法 如第2A圖所示，利用已知的方法形成一N-型井2〇2於p 形矽基底201内。其次，利用選擇性氧化法形成一作為場 絕緣薄膜之場氧化薄膜203於P型矽基底201上。然後，依 序形成一閘極絕緣薄膜2 04，例如氧化矽薄膜或其他類似 物’和一複晶矽薄膜於被場氧化薄膜203環繞的·主動區， 然後再以習知的方法將磷摻植到複晶矽層内。 接著，利用微影程序和乾蝕刻加工技術定義複晶石夕 層’並且定義出如第2A圖所示之閘電極205。然後，利用 微影程序和離子佈植技術分別形成一低濃度的N型雜質分 佈層213和一低濃度的P型雜質分佈層214。然後，利用習 知的CVD技術和乾蝕刻技術，形成一氧化矽薄膜或氮化石夕 薄膜構成的側壁子206於閘電極205侧表面。 然後’如第2B圖所示，利用光學微影技術和離子佈植 程序形成一分佈有N型雜質的源極/汲極擴散區2〇7和一分 佈有P型雜質的源極/汲極擴散區208。利用此方法，便可 形成一LDD結構的N型源極/汲極擴散區207和N型源極/ j及極 擴散區208。 然後’去除複晶矽閘電極205表面以及半導體基底之 原生氧化層’接著再利用一磁性濺鍍裝置將高熔點的鈦漱 鍍形成一鈦薄膜209，其中濺鍍裝置打到閘電極2〇5的電負 荷量Q例如可為5 C/ cm2或者更低。在此例子中，一種似網 狀的電導體，例如準直板是插在晶圓和磁能減鑛裝置的乾 之間的位置，然後再進行濺鍍製程。
第19頁 五、發明說明（17) 第7B、7D或7E圖所顯示的是此例所使用的磁能滅锻裝 置的構形圖。如第7A圖所示，雖然其是一種顯示於習知技 藝的濺鍍裝置，然反應室71中放置晶圓73之承接器72並不 具有磁能承接器’且靶74是排列在遠離晶圓73之相反向。 本發明之發明人經過實驗後的詳細結果顯示具有最高電漿 密度之區域75的閘極初始抗電壓惡化的最嚴重。 另一方面’第7B圖所顯示的則是一種不具有任何承接 器的磁能濺鍍裝置，其提供一尺寸設計可使最大電装密度 77被放置在基底（晶圓）外表之把76，並使鈦薄膜“ο可在 滅鑛製程中被累積。電漿77所生的電負載無法到晶圓73， 因此可製作初一電性較佳的閘電極。 此外，雖然第7A圖和第7B圖所顯示的磁能濺鍍裝置之 結構與習知磁能濺鍍裝置一樣會使電漿75和77直接與晶圓 73接觸’不過如第7(：圖所示之磁能濺鍍裝置乃藉由裝置一 磁能承接器79般的結構’便可防止電漿8〇與晶圓73接觸。 也就是說’在習知的磁能濺鍍裝置中’晶圓73可經由磁能 承接器79而被置放在反應室71内之晶圓承接器72上故把 74所產生的電漿8〇便不會與晶圓73接觸。 然而’在習知的磁能濺鍍裝置中，電漿產生的電負載 (Ar+或電子）會到達晶圓73，因而造成閘極之抗電壓性質 不佳。根據本發明施行實驗的詳細結果，顯示閘極起始抗 電壓之惡化點是位在環繞晶圓的位置。 如前所述’由於磁能濺鍍裝置具有磁鐵夾持具的結 構’本發明之較佳實施例使利用如第7D或第7E圖所示的磁
第20頁 五、發明說明（18) 能濺鍍裝置濺鍍和累積出—鈦膜2〇9，其中濺鍍時到達閘 電極之電荷Q是小於5 C/Cm2或更少。第71)圖顯示的磁能濺 鍍裝置，其優點是固定用來產生穩定電漿之磁鐵夾持具 可用來覆蓋晶圓73之侧面，使得電漿82所產生的電負荷可 被磁鐵夾持具81產生的磁場所捕捉，使得閘極初抗電壓性 質不佳的的現象可受到限制。 - 此外，第7E圖顯示的磁性濺鍍裝置，其優點是固定用 來產生穩定電漿之磁鐵夾持具83，是定位在電漿密度比晶 圓83大的最大電漿密度區域，因此電漿84所製造的電負荷 可被磁鐵夾持具83產生的磁場所捕捉，使得閘極初抗電壓( 性質不佳的的現象可受到限制。 —在第7D圖和第7E圖所顯示的磁性濺鍍裝置例子中電 負荷可被磁鐵夾持具8丨、83所產生的磁場所捕捉，因此在 晶圓週邊並未發現到惡化的點，如此便可提供較佳的電性 質。事實上，由於閘極初始抗電壓的惡化程度與磁性濺鍍 裝置的結構有關，因此可結合一種可改變前述之最大電漿 密度區域的方法以及另一個以位在晶圓側面的磁鐵夾持具 產生磁場的捕捉方法提供一最適當的條件。 雖然，第二實施例顯示的是鈦的堆積，不過利用此磁 性濺鍍裝置也可用來濺鍍和累積其他的高熔點金 鈷、鎳或其他類似金屬。 。 請再次參閱第2A〜2D圖，於充滿氮氣環境中，以7〇〇 C或更低的溫度施行一快速熱退火處理，於複晶矽閘電極 205表面以及源極/汲極區1〇7和1〇8與鈦層1〇9接觸區域之
五、發明說明（19) 界面形成一如第2「阁张- 此例子中，鱼的49型矽化鈦層21〇3此外，在 底上之叙氧化層203、側壁子206以及部分半導體基 底上=層2〇9會被氮化層氮化欽層211。 溶液作為濕蝕二利用氨水和雙氧水構成的混合 η υ « 1 時的蝕刻液，選擇性去除未反應的鈦層以 it杆恤、##，。然後，以較高的溫度（8〇〇r或者更高）再次 低刑…退火處理，將C49型矽化鈦層21〇轉變成電阻較 低的C54型矽化鈦層212。 實施例中，其磁性減鍵裝置之構造為如第7A、 尹麻 中所顯示的磁性濺鍍裝置，因此電漿產生的電負 可不到達晶圓，使得閘極初始抗電壓惡化的現象可受 到限制。此外，在第一較佳實施例中所用的磁性濺鍍裝置 f有插入的導電網狀準直板，因此濺鍍的膜便會累積在網 '的準直板上，因此準直板必須更換，以免降低晶圓之濺 鍍率或者粒子或其他類似物造成的問題。第二較佳實施例 中所使用的磁性減鍍裝置並不具有任何網狀的導電準直 板，因此具有不需要更換準直板之優點，可使裝置保持在 較穩定的狀態。 此外，雖然前述的第一和第二較佳實施例顯示的是用 以形成梦化金屬的方法’然本發明所揭示的磁性減鑛裝置 當然可將其他高溶點金屬’濺鍍和累積在例如複晶矽化金 屬之浮接閘極（WSix/Poly-Si)、複晶金屬閘極 (W/WNx/Poly-Si )或金屬閘極（ff/Si02)等結構上，以在分 散層上形成矽化金屬。 第22頁 五、發明說明（20) 進·據本發明之盤渡裝置的_佬會施例 此根據本發明之較佳實施例是較佳實施例中的一個， 其所使用的磁性濺鍍裝置為如第1〇A圖所顯示的磁性濺鍍 裝置構形圖，而第10B圖則是上視圖，可用以顯示準直 板’而第1 0C圖顯示的則是此準直板之側視圖。第1 〇A〜 1 0C圖中’與第8圖所示之單元和位置相同者，貝j以相同的 標號予以標示。 如第10A〜l〇c圖所示’較佳實施例所用的磁性濺鍍裝 置30基本上包括有如第“〜⑽圖所示之磁性濺鍍裝置，其 中在濺鍍反應室12並設置有一可放置晶圓的晶圓夾持具 14 ’ 一陰極磁鐵16用以使靶τ與晶圓ν之背面保持在一定的 距離，以及一網狀的準直板32排列在晶圓夾持具14和陰極 磁鐵1 6之間。 如第1 0B圖所示之準直板32則是用來改善濺鍍粒子的 非等向性質和捕捉帶電粒子，此準直板是由一具有些許> 角形網狀導電板所構成’其並與接地端連 晶、 通過網或者準直板32之六角形洞時，其網= 1。€圖=:1“ rati°)約為1 ’亦即，準直板(參照第 第或洞之直徑D(網或洞的最大直徑，參照 第1()1}圖）具有相同的長度。 此外，從準直板32表面到陰極磁鐵16 距離可利用位置調整機械34加以 =持表面之 置。位置調整機械34是一種已知=械並;吏=在此位 裝置’例如水麼汽缸、汽紅或其他類似物,、自由
五、發明說明（21) 板32上升或下降。 另外’使準直板32之一個區域涵蓋整個晶圓w之表面 是不需要的，而僅需要涵蓋高電漿強度或者一些帶電粒子 容易產生的區域便可。 實驗1 ·· 本發明的發明人使用的滅鑛儀器其帶有與較佳實施例 中所用的磁性濺鍍裝置30相同的構造’其中準直板是設置 在此型號NO. I-i〇6〇(Anelva Co·，Ltd)的賤錢儀器中。 此實驗裝置將簡述如下： 靶： 厚度：3 mm 直徑：12 inch 晶圓夾持具： 晶圓尺寸：直徑6-inch或8-inch 夾頭系統：钳夾 準直板： 洞直徑D : 23 mm 厚度t · 2 3 mm 洞形狀：連續等邊六角形 方位比 ：1 材料性質：不銹鋼 如上所述的實驗裝置，陰極磁鐵16之靶夾持具表面 晶圓W之間的距離（w/s間的距離）是調整在1〇3111111，而险極和 磁鐵16之靶挾持具表面和準直板32背面之距離L1則是^整
第24頁 五、發明說明（22) 在34mm ;濺鍍電源則是調整在1〇 i 51^或2 〇kw。使 钻在下列的濺鍍條件下被濺鍍便可如第9圖所示般在複晶 矽膜表面形成一厚度100埃之鈷膜。 濺鍍條彳牛： 夾持具的溫度：室溫 反應室壓力：3〜8 mTorr · 然後，發明人檢查每一個晶片之閘極氧化膜的絕緣抗 電壓，並且將帶有相當高程度絕緣狀態不佳的閘極氧化膜 之晶片塗上黑色，而絕緣狀態不佳程度較低的閘極氧化膜 之晶片則塗上灰色。 實驗2 : 本實驗所用的實驗裝置與實驗1相同，將陰極磁鐵16 之把夾持具表面和晶圓W之間的距離（w/S間的距離）是調整 在113mm，而陰極磁鐵16之靶夾持具表面和準直板32背面 之距離L1則疋分別調整在24mm、34mm、39nun、44mm以及 56mm ;施加於晶圓夾持具1 4和陰極磁鐵1 6間的濺錢電源則 是分別調整在1. 0 ktf、1. 5kW或2. OkW。然後，便可使始在 上述的18種不同滅鏟條件下被賤鍍。至於其他條件，則與 實驗1所述的相同。 然後，發明人檢查每一個晶片之閘極氧化膜的絕緣抗 電壓，並且將帶有相當高程度絕緣狀態不佳的閘極氧化膜 之晶片塗上黑色’而絕緣狀態不佳程度較低的閘極氧化膜 之晶片則塗上灰色。如第13A〜1 3C圖以及第18A〜1 8C圖所 示。
第25頁 五 '發明說明（23) 如第19圖所示，不管濺鍍電源的值，在L1為39 mm或者 更低時其產率將近1〇〇%，而當L1為44mm或者更高時則其產 率將快速地降低至60%。也就是說，決定閘極氧化膜產率 (準直板32存在時的影響）之陰極磁鐵靶與準直板32間的距 離應§曼定為39mni〜44πιπι。 在第19圖中的條狀圖左邊，其顯示的是一些無準直板 存在時的產率，其相當於LI 56mm時的產率。 實驗3 : 本實驗所用的實驗裝置與實驗1相同，將陰極磁鐵之 把夾持具表面和準直板背面之距離L 1設定在29mm，而陰極 磁鐵和晶圓夹持具之間的距離L2則設定為68mm。利用下列 的濺鍍條件進行濺鍍反應後，再檢查濺鍍時之電源（kW)和 閘極氧化膜之產率間的關係，其結果顯示餘第2 0圖。此 外’發明人使用了另一组構造相同但不含準直板之濺鍍裝 置作濺鍍操作的比較，其結果同樣顯示於第20圖。 條件： 反應室壓力 氣體流速 濺鍍電源
:8 〜10 mTor r :80 〜10 0 seem ：1. 5 kW 如第20圖所示，準直板是根據本發明的特異距離加以 排列，因此與無準直板之磁性濺鍍裝置比較下’根據本發 明之較佳實施例中的磁性濺鍍裝置之濺鍍電源與閘極氧化 膜產率間的依附性較低。
第26頁
本實驗所用的實驗裴置與實驗丨相同，將陰極磁 乾失持具表面和準直板背面之距離L1設定在29mm，而 磁鐵和晶圓央持具之間的距離L2則設定為68mm，並; 的濺鍍條件進行濺鍍反應，用以檢查濺鍍速 問極氧化膜產率之間的關係，其結果顯示於第21圖㈠與 外’發明人使用了另_ ★拔、生h 、 „ ^ ^ ^ 力組構造相同但不含準直板之濺鍍奘 置乍減鑛知作的比較’其結果同樣顯示於 濺鍍條件： _
8 〜10 mTorr 80 〜1〇〇 seem !· 5 kW 反應室壓力 氣體流速 濺鍍電源 如第21圖所示，準直 排列’因此與無準直板之 明之較佳實施例中的磁性 產率間的存在有一低附性 板是根據本發明的特異 磁性濺鍍裝置比較下， 濺鍵裝置之錢錄率與閘 距離加以 根據本發 極氧化膜 相反地’由於增加件渡速 金屬）快速地覆蓋晶圓表面，這些帶電屬（^矽化 方向比對閘極深度方向較有利，一 子對於晶圓水平 電壓惡化的機率便得較低。 乳膜之初始抗 因此，如第21圖所示， 閘極氧化膜之初始抗電壓惡 造成晶圓厚度分布不一的現 鍍操作下降低矽化金屬形成 進行濺鑛反應是較不佳的》 増加滅錄迷率將可有效地防止 化。然而，濺鍍速率太快將會 象增加’並且可能會在高溫濺 的含量，因此在高濺鍍速率下 實驗3用以增加濺鍍速率之濺
鍍能源是設定為2 陰極失持具表面的 98%。 6:設:::::直陰::r之 此外即使嘗試藉由增加濺鍍速率來防止闡搞_彳卜眩 之絕緣抗電壓惡化，用以遮蘇一 丰來防止閘極軋化膜 在電鍍動作P卩抓a 、 二帶電粒子之導電金屬膜 隹冤鍍動作開始後，其對抗帶電粒子到it闡炻夕I 形成’因此與含右渔古7 違閘極之能力並未 、S有準直板之例子比較下，装狀卜明权备乂卜 膜之初始抗電壓,惡化的能力是低的較1Γ其防止閘極氧化 用另令人滿意的結果可在46. 5mm的例子中，應 用另個不同商標AMAT ENDURA來達成。 實驗5 ： 炼磁ΐΐϊ: 實驗裝置與實驗1和實驗2相同，其中陰 持具表面和準直板之距離L1設定⑽關，而 f極磁鐵和晶圓夾持具之間的距離L2則設定為1〇8111111 ;施 電壓則固定為1. 5 kw ;氣體壓力則分別設定為5 m orr、8 mTori·、1〇 mTorr 以及15 mT〇rr。利用上述的條 件進行鈷的濺鍍反應，以檢查閘極氧化膜之產率和氣體壓 力之間的依附關係。 根據所得到的結果，發明人發現在壓力分別為5 mTorr 8 mTorr、l 〇 mT〇rr以及i 5 mTorr反應條件下所得 到的閘極氧化膜，其產率均為丨〇 〇 %，因此閘極氧化膜之產 率與磁性減鍍時之氣體壓力之間並無依附性。 根據上述的實驗1〜5所得到的結果，證實本發明之磁 性減鑛裝置中的準直板3 2與陰極磁鐵16和陰極夾持具表面
第28頁 五、發明說明（26) 間的距離為24 mm或者多於24 mm至50mm或者少於50 mm時，形 成於閘極表面之高熔點金屬矽化物不會使閘極氧化膜之絕 緣抗電壓惡化’因此可使高熔點基吮濺鍍在複晶矽膜上。 此外’根據本發明之較佳實施例所揭示的濺鍵裝置， 濺鐘電源、濺鍍速率和氣體壓力與閘極氧化膜之間的依附 性不高’因此濺鍍條件可大範圍地設定。 、 本發明之钕旲 如前所述，根據本發明用以製造半導體裝置之方法， 其高熔點金屬矽化物是形成在選擇性形成於半導體基底上 之絕緣層之間，其中高熔點金屬可根據本發明揭示的濺鍍 方法累積’而又不會使閘極抗電壓惡化，因此所製造出來 的高溶點金屬矽化物便可使M〇s場效電晶體具有較低的電 阻值，且即使在閘極絕緣膜是薄的或者積集度密集而且尺 寸微小情況下仍具有高可信度。 根據本發明之濺度裝置，此濺鍍裝置乃將具有複數個 可由靶到達晶圓表面之穿越孔的導電準直板設定在靶夾 具和與接地端連接的晶圓夾持具之間，可使高熔點金屬理 想地被濺鍍在複晶矽膜上，且較佳的是此準直板與靶 具間的距離是設定在第一距離]^或者小於〇1與”或者於 D2間，然後便可在閘極上形成—高熔點金屬矽化物，而又 不會使閘極氧化膜之絕緣抗電壓惡化。 —.个货〇 π恂，·艰装置，濺鍍電源、濺鍍由 率和氣體壓力與閘極氧化膜之間的依附性不高，因此濺金 條件可大範圍地設定。

Claims (1)

  1. 1. 一種半導體裝置之製造方法’其中高熔點金屬是累 :在矽基底表面以作為閘電⑯，然後加熱該高熔點金屬， 且在介面中形成一高熔點金屬矽化物層，其中該高熔點 ^屬是利用到達閘極之電負猗量Q小於5 C/cm2之磁性濺鍍 裝置濺鍍累積形成。 修正本 2.如申請專利範圍第1項所述之半導體裝置之製造方 法’其中該磁性濺鍍裝置構造中的靶之設定方式是使電漿 最大密度區位在該矽基底和該濺鍍累積的高熔點金屬金屬 膜外。 3. 如申請專利範圍第1項所述之半導體裝置之製造方 法’其中該磁性濺鍍裝置構造中位在該矽基底側面之磁鐵 失持具可涵蓋該矽基底晶圓的側面。 4. 如申請專利範圍第1項所述之半導體裝置之製造方 法，其中該磁性濺鍍裝置構造之磁鐵夾持具是設置在該晶 圓之側面，並使該高溶點金屬窠積在含矽基底的晶圓上之 最高電漿密度區域。 5. 如申請專利範圍第1項所述之半導體裝置之製造方 法，其甲該磁性濺鍍裝置之構造是在導電準直板插入靶和 含矽基底之晶圓間的狀態下使高熔點金屬累積。 6·如申請專利範圍第5項所述之半導體裝置之製造方 法，其中該磁性濺鍍裝置，其中該準直板之上表面為狀 狀0 7.如申請專利範圍第1〜6頊其中之一所述之半導體裝 置之製造方法，其中該高熔點金屬可選自鈦、鈷和鎳所構
    1. 一種半導體裝置之製造方法’其中高熔點金屬是累 :在矽基底表面以作為閘電⑯，然後加熱該高熔點金屬， 且在介面中形成一高熔點金屬矽化物層，其中該高熔點 ^屬是利用到達閘極之電負猗量Q小於5 C/cm2之磁性濺鍍 裝置濺鍍累積形成。 修正本 2.如申請專利範圍第1項所述之半導體裝置之製造方 法’其中該磁性濺鍍裝置構造中的靶之設定方式是使電漿 最大密度區位在該矽基底和該濺鍍累積的高熔點金屬金屬 膜外。 3. 如申請專利範圍第1項所述之半導體裝置之製造方 法’其中該磁性濺鍍裝置構造中位在該矽基底側面之磁鐵 失持具可涵蓋該矽基底晶圓的側面。 4. 如申請專利範圍第1項所述之半導體裝置之製造方 法，其中該磁性濺鍍裝置構造之磁鐵夾持具是設置在該晶 圓之側面，並使該高溶點金屬窠積在含矽基底的晶圓上之 最高電漿密度區域。 5. 如申請專利範圍第1項所述之半導體裝置之製造方 法，其甲該磁性濺鍍裝置之構造是在導電準直板插入靶和 含矽基底之晶圓間的狀態下使高熔點金屬累積。 6·如申請專利範圍第5項所述之半導體裝置之製造方 法，其中該磁性濺鍍裝置，其中該準直板之上表面為狀 狀0 7.如申請專利範圍第1〜6頊其中之一所述之半導體裝 置之製造方法，其中該高熔點金屬可選自鈦、鈷和鎳所構 修正 ^------------- 一 年 月 六、申請專利範圍 ' ' 成之族群其中之一。 8. —種濺鍍裝置 晶圓用的晶圓夾持具 另一面，其中 其包括有一乾夾持具，以及一放置 位在可使靶金屬累積於晶圓表面之 一導電準直板是插在靶 失持具之間的位置，其中該 無到達晶圓表面之穿透孔。 夾持具和與接地端連接之晶圓 導電準直板上包括有許多可由 9·如申請專利範圍第8項所述之濺鍍裝置，其中該準 直器板與靶夾持具間的距離為第一距離D1或者小於ϋ 第二距離D2或者大於D2間的範圍。 10. 如申請專利範圍第8項所述之濺鍍裝置，其中該第 一距離D1為50mm，而第二距離D2則是24mm。 11. 如申請專利範圍第9項之濺鍍裝置，其中包括有一 調整準直板與該夾持具間之距離的調整工具。 12. 如申請專利範圍第10項之濺鍍裝置，其中包括有 一調整準直板與該夾持具間之距離的調整工具。 13. 如申請專利範圍第8〜12項其中之一所述之濺鍍裝 置’其中該準直板是帶有方位比0.7或大於0.7以及i3或 小於1. 3之穿透孔的網狀板。
TW087117804A 1997-10-29 1998-10-27 Sputtering apparatus for sputtering high melting point metal and method for manufacturing semiconductor device having high melting point metal TW399245B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29702297 1997-10-29

Publications (1)

Publication Number Publication Date
TW399245B true TW399245B (en) 2000-07-21

Family

ID=17841222

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087117804A TW399245B (en) 1997-10-29 1998-10-27 Sputtering apparatus for sputtering high melting point metal and method for manufacturing semiconductor device having high melting point metal

Country Status (4)

Country Link
US (1) US6309515B1 (zh)
KR (1) KR100356629B1 (zh)
CN (1) CN1149641C (zh)
TW (1) TW399245B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI401333B (zh) * 2005-07-29 2013-07-11 Ulvac Inc Sputtering apparatus and sputtering method
TWI401334B (zh) * 2005-07-29 2013-07-11 Ulvac Inc Sputtering apparatus and sputtering method

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1022614B1 (en) * 1998-07-31 2012-11-14 Hoya Corporation Photomask blank, photomask, methods of manufacturing the same, and method of forming micropattern
DE10056868A1 (de) * 2000-11-16 2002-05-29 Advanced Micro Devices Inc Halbleiterbauteil mit verringerter Leitungskapazität und verringertem Übersprechrauschen
US20030015421A1 (en) * 2001-07-20 2003-01-23 Applied Materials, Inc. Collimated sputtering of cobalt
JP3938685B2 (ja) * 2001-12-12 2007-06-27 富士通テン株式会社 情報処理装置
KR20060076445A (ko) * 2004-12-29 2006-07-04 동부일렉트로닉스 주식회사 스퍼터 장비 및 이를 이용한 금속 실리사이드막의 형성방법
JP5390796B2 (ja) * 2008-06-19 2014-01-15 国立大学法人東北大学 マグネトロンスパッタ方法及びマグネトロンスパッタ装置
EP3935658A1 (en) * 2019-03-04 2022-01-12 AGC Glass Europe Charge neutralizing apparatus

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH079062B2 (ja) 1985-03-27 1995-02-01 富士通株式会社 スパツタ装置
JPS6270430A (ja) 1985-09-25 1987-03-31 Japan Styrene Paper Co Ltd 水架橋ポリプロピレン系予備発泡粒子及びその製造法
JPS62195109A (ja) 1986-02-21 1987-08-27 Hitachi Ltd スパツタ装置
JP2594935B2 (ja) 1987-04-01 1997-03-26 株式会社日立製作所 スパツタ成膜方法と装置
JPS63262462A (ja) 1987-04-17 1988-10-28 Ube Ind Ltd プラズマ制御マグネトロンスパツタリング装置及び方法
NL8801632A (nl) 1988-06-27 1990-01-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij tijdens depositie van een metaal een metaalsilicide wordt gevormd.
JPH0692632B2 (ja) 1989-11-28 1994-11-16 日電アネルバ株式会社 平板マグネトロンスパッタリング装置
JP3149887B2 (ja) 1991-11-08 2001-03-26 新日本製鐵株式会社 スパッタ成膜方法及びスパッタ成膜装置
JP3343620B2 (ja) * 1992-04-09 2002-11-11 アネルバ株式会社 マグネトロンスパッタリングによる薄膜形成方法および装置
US5409587A (en) * 1993-09-16 1995-04-25 Micron Technology, Inc. Sputtering with collinator cleaning within the sputtering chamber
JP3170668B2 (ja) 1993-12-01 2001-05-28 西川ゴム工業株式会社 自動車用ウエザーストリップ及びその製造方法
JP3336421B2 (ja) 1994-05-26 2002-10-21 東京エレクトロン株式会社 スパッタリング装置
JPH07335552A (ja) * 1994-06-08 1995-12-22 Tel Varian Ltd 処理装置
JPH07335553A (ja) * 1994-06-08 1995-12-22 Tel Varian Ltd 処理装置および処理方法
JPH0860355A (ja) * 1994-08-23 1996-03-05 Tel Varian Ltd 処理装置
JP2746132B2 (ja) 1994-08-30 1998-04-28 日本電気株式会社 無機レジスト成膜装置及び成膜方法
US5643428A (en) * 1995-02-01 1997-07-01 Advanced Micro Devices, Inc. Multiple tier collimator system for enhanced step coverage and uniformity
US5705042A (en) * 1996-01-29 1998-01-06 Micron Technology, Inc. Electrically isolated collimator and method
JPH09272973A (ja) 1996-04-04 1997-10-21 Anelva Corp 低圧力放電スパッタ装置
US5783282A (en) * 1996-10-07 1998-07-21 Micron Technology, Inc. Resputtering to achieve better step coverage of contact holes

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI401333B (zh) * 2005-07-29 2013-07-11 Ulvac Inc Sputtering apparatus and sputtering method
TWI401334B (zh) * 2005-07-29 2013-07-11 Ulvac Inc Sputtering apparatus and sputtering method

Also Published As

Publication number Publication date
KR100356629B1 (ko) 2002-12-18
CN1149641C (zh) 2004-05-12
KR19990037492A (ko) 1999-05-25
US6309515B1 (en) 2001-10-30
CN1221970A (zh) 1999-07-07

Similar Documents

Publication Publication Date Title
US6218249B1 (en) MOS transistor having shallow source/drain junctions and low leakage current
JP4021601B2 (ja) スパッタ装置および成膜方法
US6562715B1 (en) Barrier layer structure for copper metallization and method of forming the structure
US6451690B1 (en) Method of forming electrode structure and method of fabricating semiconductor device
US6022805A (en) Method of fabricating semiconductor device with a multi-layered interconnection structure having a low contact resistance
US10763338B2 (en) Silicide implants
TW399245B (en) Sputtering apparatus for sputtering high melting point metal and method for manufacturing semiconductor device having high melting point metal
US8216933B2 (en) Krypton sputtering of low resistivity tungsten
US7033931B2 (en) Temperature optimization of a physical vapor deposition process to prevent extrusion into openings
US8298385B2 (en) Method and apparatus for forming nickel silicide with low defect density in FET devices
JPH10106976A (ja) 半導体製造装置及びこれを備えた半導体素子の配線形成方法
JP3569133B2 (ja) 半導体装置の製造方法
US6806172B1 (en) Physical vapor deposition of nickel
TW201901760A (zh) 製造半導體結構之方法
US7528070B2 (en) Sputtering apparatus and method for forming metal silicide layer using the same
JPH11158615A (ja) スパッタリング装置及びそれを使用した半導体装置の製造方法
US20130065392A1 (en) Method for forming a silicide layer at the bottom of a hole and device for implementing said method
JP2004263305A (ja) スパッタ装置
US20240079457A1 (en) Method for manufacturing semiconductor structure and semiconductor structure
JP2753023B2 (ja) 半導体装置の製造方法
TW497162B (en) Manufacturing method for ultra-shallow junction device
JP3225696B2 (ja) 成膜方法
US20070125748A1 (en) Method for controlling a thickness of a first layer and method for adjusting the thickness of different first layers
KR20080008623A (ko) 반도체 소자의 제조 장치 및 방법
TW550676B (en) Ionized metal plasma process

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent