KR20060076445A - 스퍼터 장비 및 이를 이용한 금속 실리사이드막의 형성방법 - Google Patents

스퍼터 장비 및 이를 이용한 금속 실리사이드막의 형성방법 Download PDF

Info

Publication number
KR20060076445A
KR20060076445A KR1020040114857A KR20040114857A KR20060076445A KR 20060076445 A KR20060076445 A KR 20060076445A KR 1020040114857 A KR1020040114857 A KR 1020040114857A KR 20040114857 A KR20040114857 A KR 20040114857A KR 20060076445 A KR20060076445 A KR 20060076445A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
metal
target
silicide film
metal silicide
Prior art date
Application number
KR1020040114857A
Other languages
English (en)
Inventor
한재원
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040114857A priority Critical patent/KR20060076445A/ko
Priority to US11/319,227 priority patent/US7528070B2/en
Publication of KR20060076445A publication Critical patent/KR20060076445A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3447—Collimators, shutters, apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 추가 열처리 공정없이 낮은 저항을 갖고 균일한 금속 실리사이드막을 형성하도록 한 스퍼터 장비 및 이를 이용한 금속 실리사이드막의 형성방법에 관한 것으로서, 스퍼터 챔버와, 상기 스퍼터 챔버의 일측벽 상부에 구성되는 가스 주입구와, 상기 스퍼터 챔버의 저면부에 구성되는 가스 배기구와, 상기 스퍼터 챔버의 상부에는 증착되는 막질의 근원이 되는 물질로 이루어진 타겟과, 상기 타겟에 고주파 전원을 공급하는 전원 공급부와, 상기 스퍼터 챔버의 저면에 반도체 기판이 놓여지고 상기 반도체 기판을 가열하는 스테이지와, 상기 타겟과 반도체 기판의 사이에는 금속 하전 입자들의 직진성을 향상시키기 위해 구성되는 체와, 상기 스퍼터 챔버의 내벽에 돌출되어 상기 체를 지지하는 받침 부재를 포함하여 구성됨을 특징으로 한다
스퍼터, 실리사이드, 열처리, 체

Description

스퍼터 장비 및 이를 이용한 금속 실리사이드막의 형성방법{Sputter apparatus and method for forming of metal silicide film using the same}
도 1a 내지 도 1d는 종래 기술에 의한 금속 실리사이드막의 형성방법을 나타낸 공정단면도
도 2는 본 발명에 의한 스퍼터 장비를 나타낸 개략적인 구성도
도 3a 및 도 3b는 도 2에 도시된 체(109)의 구조를 나타내는 평면도
도 4a 내지 도 4c는 본 발명에 의한 금속 실리사이드막의 형성방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
100 : 스퍼터 챔버 101 : 가스 주입구
102 : 가스 배기구 104 : 타겟
105 : 전원 공급부 106 : 반도체 기판
107 : 스테이지 108 : 금속 하전 입자
109 : 체 110 : 받침 부재
111 : 금속 실리사이드막
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 후속 열처리없이 낮은 저항의 균일한 금속 실리사이드막을 형성하도록 한 스퍼터 장비 및 이를 이용한 금속 실리사이드막의 형성방법에 관한 것이다.
일반적으로 반도체 소자의 기하학적 크기가 감소함에 따라 게이트, 소오스 및 드레인 영역 등의 면적이 감소하기 때문만 아니라, 소자의 크기를 줄임에 따라 소오스와 드레인 접합을 보다 얇게 할 필요가 있기 때문에 고저항 영역이 초래된다는 사실이 중요하다.
따라서 상기 소오스와 드레인 영역과 다결정 실리콘영역의 저항을 본질적으로 줄이는 방법은 이러한 영역의 접촉에 고융점 금속 실리사이드를 사용하는 것이다.
상기와 같은 공정에서 노출된 실리콘과의 접촉이 일어날 때마다 고융점 금 속의 박막을 증착하고 가열하여 실리사이드를 형성하고 있다. 이 공정에서 백금, 망간, 코발트, 티탄 등을 포함한 여러 가지 실리사이드가 이용되고 있다.
이하, 첨부된 도면을 참고하여 종래 기술에 의한 금속 실리사이드막의 형성방법을 설명하면 다음과 같다.
도 1a 내지 도 1d는 종래 기술에 의한 금속 실리사이드막의 형성방법을 나타낸 공정단면도이다.
도 1a에 도시한 바와 같이, 액티브 영역과 소자 분리 영역으로 정의된 반도체 기판(21)의 소자 분리 영역에 소자 격리막(22)을 형성한다.
이어, 상기 반도체 기판(21)의 액티브 영역에 통상적인 공정을 통해 게이트 절연막(23)을 개재하여 게이트 전극(24), 상기 게이트 전극(24) 양측의 반도체 기판(21) 표면내에 LDD(Lightly Doped Drain) 영역(25), 상기 게이트 전극(24)의 양측면에 절연막 측벽(26), 상기 게이트 전극(24) 및 절연막 측벽(26) 양측의 반도체 기판(21) 표면내에 소오스 및 드레인 불순물 영역(27)을 차례로 형성하여 트랜지스터를 형성한다.
그리고 상기 반도체 기판(21) 위의 금속 불순물, 유기 오염물, 자연 산화막과 같은 다양한 대상물을 제거하기 위하여 세정 공정을 실시한다.
여기서, 상기 세정 공정은 통상적으로 SC1(Standard Cleaning : NH4OH와 H2O2 및 H2O가 1 : 4 : 20의 비로 혼합된 유기물) 용액과 HF 또는 DHF(Dilute HF) 용액을 이용한 화학 세정 공정이 사용된다.
도 1b에 도시한 바와 같이, 스퍼터 장비의 스퍼터 챔버에서 실리사이드 형성을 위한 코발트 등의 금속막(28)을 반도체 기판(21) 전면에 스퍼터링하여 형성한다.
도 1c에 도시한 바와 같이, 상기 반도체 기판(21)을 빠른 열처리(RTP: Rapid Thermal Process) 장비 또는 전기로에 넣고 400 ∼ 600℃의 열처리를 실시하여 상기 게이트 전극(24) 및 소오스 및 드레인 불순물 영역(27)이 형성된 반도체 기판(21)에 금속 실리사이드막(29)을 형성한다.
여기서, 상기 금속 실리사이드막(29)은 상기 열처리 공정시에 게이트 전극 (24) 및 반도체 기판(21)의 실리콘 이온과 금속막(28)의 금속 이온이 반응하여 형성되고, 상기 절연막 측벽(26) 및 소자 격리막(22)상에서는 반응이 이루어지지 않고 금속막(28)의 형태로 잔류하고 있다.
도 1d에 도시한 바와 같이, 상기 금속 실리사이드막(29)의 형성에 이용되지 않고 남은 금속막(28)을 제거한 후 상기 반도체 기판(21)을 소정온도에서 어닐링하여 금속 실리사이드막(29)의 상을 안정화시킴으로써 낮은 저항의 금속 실리사이드막(29)을 완성한다.
그러나 상기와 같은 종래 기술에 의한 금속 실리사이드막의 형성방법에 있어서 다음과 같은 문제점이 있었다.
즉, 스퍼터 장비내에서 금속막을 증착한 후에 금속막이 증착된 반도체 기판을 열처리(RTP: Rapid Thermal Process) 장비 또는 전기로에서 400 ∼ 600℃의 온도에서 열처리하여 금속 실리사이드막을 형성하기 때문에 열처리 등의 추가 공정이 필요하여 공정이 복잡하고 추가 장비가 필요할 뿐만 아니라 진행되는 롯(lot)의 사이클 타임(cycle time)이 길어진다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 추가 열처리 공정없이 낮은 저항을 갖고 균일한 금속 실리사이드막을 형성하도록 한 스퍼터 장비 및 이를 이용한 금속 실리사이드막의 형성방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 스퍼터 장비는 스퍼터 챔버와, 상기 스퍼터 챔버의 일측벽 상부에 구성되는 가스 주입구와, 상기 스퍼터 챔버의 저면부에 구성되는 가스 배기구와, 상기 스퍼터 챔버의 상부에는 증착되는 막질의 근원이 되는 물질로 이루어진 타겟과, 상기 타겟에 고주파 전원을 공급하는 전원 공급부와, 상기 스퍼터 챔버의 저면에 반도체 기판이 놓여지고 상기 반도체 기판을 가열하는 스테이지와, 상기 타겟과 반도체 기판의 사이에는 금속 하전 입자들의 직진성을 향상시키기 위해 구성되는 체와, 상기 스퍼터 챔버의 내벽에 돌출되어 상기 체를 지지하는 받침 부재를 포함하여 구성됨을 특징으로 한다.
또한, 본 발명에 의한 금속 실리사이드막의 형성방법은 청구항 1 내지 6항의 적어도 어느 한 항으로 이루어진 스퍼터 장비를 이용한 금속 실리사이드막의 형성방법에 있어서, 상기 가스 주입구를 통해 스퍼터 챔버내부에 공정 가스를 공급하는 단계와, 상기 스퍼터 챔버의 상부에 구성된 타겟에 고주파 전원을 공급하는 단계와, 상기 타겟과 체 사이에 플라즈마를 발생하고 상기 플라즈마에 의해 상기 타겟을 타격하여 금속 하전 입자들을 분산시키는 단계와, 상기 반도체 기판을 가열하여 상기 체를 통과한 금속 하전 입자들과 반응시키어 상기 반도체 기판상에 금속 실리사이드막을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
또한, 본 발명에 의한 금속 실리사이드막의 형성방법은 반도체 기판에 소오스 및 드레인 영역과 게이트 전극으로 이루어진 트랜지스터를 형성하는 단계와, 상기 트랜지스터가 형성된 반도체 기판을 타겟과 스테이지 사이에 다수의 홀이 형성된 체를 구비한 스퍼터 장비내에 탑치하는 단계와, 상기 스터터 장비의 타겟을 타 격하여 금속 하전 입자들을 분산시키는 단계와, 상기 반도체 기판을 가열한 상태에서 상기 반도체 기판상에 금속막을 증착함과 동시에 금속 하전 입자들을 상기 게이트 전극 과 소오스 및 드레인 영역이 형성된 반도체 기판과 반응시키어 금속 실리사이드막을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 스퍼터 장비 및 이를 이용한 금속 실리사이드막의 형성방법을 보다 상세히 설명하면 다음과 같다.
도 2는 본 발명에 의한 스퍼터 장비를 나타낸 개략적인 구성도이다.
도 2에 도시한 바와 같이, 스퍼터 챔버(100)의 일측벽 상부에 가스 주입구(101)가 설치되며 상기 스퍼터 챔버(100)의 저면부에 가스 배기구(102)가 형성된다.
그리고 상기 스퍼터 챔버(100)의 상부에는 증착되는 막질의 근원이 되는 타겟(104) 물질이 위치되며, 상기 타겟(104)에는 고주파 전원 공급부(105)로부터 고주파 전력이 공급된다.
또한, 상기 스퍼터 챔버(100)의 저면에는 반도체 기판(106)이 놓여지는 스테이지(107)가 설치되고, 상기 타겟(104)과 반도체 기판(106)의 사이에는 금속 하전 입자(108)들의 직진성을 향상시키기 위한 체(sieve)(109)가 설치되는데, 상기 체(109)는 받침 부재(110)상에 위치되며 상기 받침 부재(110)는 챔버(100)의 내벽에 대해 직각으로 돌출되어 체(109)를 지지하도록 구성되어 있다.
또한, 상기 체(109)의 크기는 상기 타겟(104)의 크기와 유사하다.
한편, 상기 스테이지(107)의 내부에는 방열판(도시되지 않음)이 구성되어 상 기 반도체 기판(106)상에 금속 하전 입자(108)가 증착될 때 450 ~ 600℃의 온도로 가열하도록 한다.
도 3a 및 도 3b는 도 2에 도시된 체(109)의 구조를 나타내는 평면도로서, 상기 체(109)는 금속으로 이루어진 다수의 금속판(32)이 다수의 원형(도 3a) 또는 육각형(도 3b) 모양의 홀(31)을 이루도록 접속된다. 예를 들어 상기 체(109)는 원형의 벌집 모양으로 이루어지며, 금속 하전 입자(108)가 상기 홀(hole, 31)을 통과할 수 있도록 구성된다.
한편, 상기 홀(31)의 모양은 원형 또는 육각형에 한정되지 않고, 사각형, 삼각형, 오각형 등의 여러 모양으로 형성할 수 있다.
또한, 상기 금속판(32)의 재질은 코발트, 알루미늄, 티타늄 또는 여러 종류의 합금으로 이루어져 있다.
또한, 상기 체(109)의 두께는 약 3㎜ ~ 5㎝, 상기 홀(31)의 사이즈는 약 1㎠ ~ 10㎠ 정도이다.
상기와 같이 구성된 스퍼터 장비를 이용한 금속 실리사이드막의 형성방법은 다음과 같다.
먼저, 가스 주입구(101)를 통하여 공정 가스가 공급되도록 하고, 고주파 전원 공급부(105)로부터 타겟(104)에 고주파 전력이 공급되도록 한다.
이에 따라 타겟(104)과 체(109) 사이에는 플라즈마가 형성되고, 상기 플라즈마에 의하여 생성된 상기 가스의 양이온이 타겟(104)을 타격하고, 타격에 의하여 분산된 금속 하전 입자(108)들이 음극 역할을 하는 스테이지(106) 방향으로 가속되 어 반도체 기판(106)상에 증착된다.
이때 상기 체(109)에 의하여 금속 하전 입자(108)가 직진성을 가지게 되므로 증착된 막은 양호한 균일도를 갖는다.
또한, 상기 반도체 기판(106)상에 금속 하전 입자(108)들이 증착되면서 상기 반도체 기판(106)이 놓여있는 스테이지(107)가 450 ~ 600℃의 온도로 상승시키어 상기 금속 하전 입자(108)들은 상기 반도체 기판(106)과 반응하면서 반도체 기판(106)상에는 균일한 금속 실리사이드막(111)이 형성된다.
또한, 상기 금속 실리사이드막(111)은 코발트, 티타늄, 텅스텐, 탄탈륨, 몰리브덴 등의 고융점 금속으로 이루어져 있다.
한편, 본 발명에서 금속 하전 입자(108)로 코발트를 한 예로 들어 설명하면, 상기 스테이지(107)의 가열에 의해 상기 반도체 기판(106)의 온도가 높으면 열에너지를 받은 실리콘 표면에 코발트 실리사이드 형성을 방해하는 장벽막이 형성되어 실리사이드화를 방해할 수 있다.
따라서 본 발명은 이를 방지하기 위해 코발트를 스퍼터링할 때 2 ~ 10kW의 하이 DC 파워(High DC Power) 및 로우 가스 압력(Low Gas Pressure)을 사용하여 스퍼터된 코발트 입자의 운동 에너지를 크게 해 준다.
또한, 상기 가스 주입구(101)를 통해 주입되는 공정가스는 Ar를 사용하고, 이때 Ar은 40 ~ 70sccm의 유량으로 주입되며, 히터 Ar(heater Ar)은 8 ~ 15sccm의 유량이면 충분하다.
도 4a 내지 도 4c는 본 발명에 의한 금속 실리사이드막 형성방법을 나타낸 공정단면도이다.
도 4a에 도시한 바와 같이, 액티브 영역과 소자 분리 영역으로 정의된 반도체 기판(201)의 소자 분리 영역에 LOCOS 또는 STI 구조를 갖는 소자 격리막(202)을 형성한다.
이어, 상기 반도체 기판(201)의 액티브 영역에 통상적인 공정을 통해 게이트 절연막(203)을 개재하여 게이트 전극(204), 상기 게이트 전극(204) 양측의 반도체 기판(201) 표면내에 LDD(Lightly Doped Drain) 영역(205), 상기 게이트 전극(204)의 양측면에 절연막 측벽(206), 상기 게이트 전극(204) 및 절연막 측벽(206) 양측의 반도체 기판(201) 표면내에 소오스 및 드레인 불순물 영역(207)을 차례로 형성하여 트랜지스터를 형성한다.
그리고 상기 반도체 기판(201) 위의 금속 불순물, 유기 오염물, 자연 산화막과 같은 다양한 대상물을 제거하기 위하여 세정 공정을 실시한다.
여기서, 상기 세정 공정은 통상적으로 SC1(Standard Cleaning : NH4OH와 H2O2 및 H2O가 1 : 4 : 20의 비로 혼합된 유기물) 용액과 HF 또는 DHF(Dilute HF) 용액을 이용한 화학 세정 공정이 사용된다.
도 4b에 도시한 바와 같이, 상기 트랜지스터가 형성된 반도체 기판(201)을 도 2와 같이 구성된 스퍼터 장비의 스퍼터 챔버(100)내로 로딩하고, 상기 스퍼터 챔버(100)내에서 실리사이드 형성을 위한 코발트 또는 티타늄 등의 금속막(208)을 반도체 기판(201)의 전면에 스퍼터링하여 증착한다.
이때, 상기 반도체 기판(201)은 도시하지 않은 히터 블록을 사용하거나, 또는 아르곤 가스에 의한 대류 방식을 사용하여 450 ∼ 600℃의 온도로 가열하며, 상기 대류 방식을 사용하는 경우에는 반도체 기판(201)을 가열하기 위한 가열용 가스로 8 ∼ 15sccm의 아르곤 가스를 사용할 수 있다.
상기와 같이 고온(450 ∼ 600℃)으로 반도체 기판(201)을 가열한 상태에서 금속막(208)을 스퍼터링 방법으로 증착하면, 스퍼터링된 금속 원자가 반도체 기판(201)에 도달했을 때 반도체 기판(201)의 온도에 의한 열에너지를 전달받아 실리콘과 접촉되는 면에서 금속 실리사이드막(209)이 형성된다.
이때, 물론 상기 소자 격리막(202)이나 절연막 측벽(206) 위에 증착되는 금속막(208)은 열에너지를 받아도 실리사이드화 되지 않는다. 즉, 금속막(208)의 증착과 동시에 셀프 얼라인된 살리사이드(Self Aligned Salicide)가 형성된다.
그러나, 전술한 바와 같이 상기 반도체 기판(201) 온도가 높으면 열에너지를 받은 실리콘 표면에 금속 실리사이드막(209)의 형성을 방해하는 장벽막이 형성되어 실리사이드화가 효과적으로 이루어지지 않게 된다.
이를 방지하기 위해, 금속막(208)을 스퍼터링할 때에는 고출력, 바람직하게는 2∼10㎾의 DC 파워(DC Power)를 사용, 저압의 공정용 가스, 일례로 40∼70sccm의 아르곤 가스를 사용하여 금속막(208)을 형성한다.
이와 같이 하이 DC 파워에서 스퍼터링된 금속 원자는 열에너지에 의해 형성된 장벽막을 침투하여 금속 실리사이드막(209)을 형성할 수 있다.
또한, 도 2의 타켓(104)과 반도체 기판(106) 사이에 구성된 체(109)에 의해 상기 금속 실리사이드막(209)은 균일하게 형성할 수 있다.
도 4c에 도시한 바와 같이, 상기 금속 실리사이드막(209)의 형성에 이용되지 않고 남은 금속막(208)을 제거한 후, 상기 반도체 기판(201)을 어닐링하여 금속 실리사이드막(209)의 상을 안정화시킴으로써 낮은 저항을 갖는 금속 실리사이드막(209)을 완성한다.
여기서, 상기 금속막(208)은 50 ∼ 150℃의 SPM 용액에서 5∼15분간 제거하는 1차 제거 공정과, 40∼70℃의 SC1 용액에서 3∼10분간 제거하는 2차 제거 공정에 따라 제거할 수 있다.
여기에서, 상기 어닐링 작업은, 도시하지 않은 빠른 열처리 장비에서 700 ∼ 950℃의 온도로 10 ∼ 60초간 반도체 기판(10)을 가열하거나, 전기로에서 500 ∼ 900℃의 온도로 20∼60분간 반도체 기판을 가열하는 것에 따라 이루어질 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같이 본 발명에 의한 스퍼터 장비 및 이를 이용한 금속 실리사이드막의 형성방법은 다음과 같은 효과가 있다.
즉, 스퍼터 장비에서 기판상에 금속막을 증착하면서 금속 실리사이드막을 형성하기 위해 기판의 온도를 올리고 하이 DC 파워로 진행할 때, 타겟과 기판 사이에 체를 삽입함으로써 형성되는 금속 실리사이드막의 두께 조절이 용이하여 균일한 막을 형성할 수 있다.

Claims (15)

  1. 스퍼터 챔버와,
    상기 스퍼터 챔버의 일측벽 상부에 구성되는 가스 주입구와,
    상기 스퍼터 챔버의 저면부에 구성되는 가스 배기구와,
    상기 스퍼터 챔버의 상부에는 증착되는 막질의 근원이 되는 물질로 이루어진 타겟과,
    상기 타겟에 고주파 전원을 공급하는 전원 공급부와,
    상기 스퍼터 챔버의 저면에 반도체 기판이 놓여지고 상기 반도체 기판을 가열하는 스테이지와,
    상기 타겟과 반도체 기판의 사이에는 금속 하전 입자들의 직진성을 향상시키기 위해 구성되는 체와,
    상기 스퍼터 챔버의 내벽에 돌출되어 상기 체를 지지하는 받침 부재를 포함하여 구성됨을 특징으로 하는 스퍼터 장비.
  2. 제 1 항에 있어서, 상기 체는 금속으로 이루어진 금속판에 상기 금속 하전 입자들이 통과될 수 있도록 다수의 홀로 이루어짐을 특징으로 하는 스퍼터 장비.
  3. 제 2 항에 있어서, 상기 홀은 원형, 사각형, 삼각형, 오각형, 육각형, 다각형 중에서 어느 하나로 구성됨을 특징으로 하는 스퍼터 장비.
  4. 제 2 항에 있어서, 상기 금속판의 재질은 코발트, 알루미늄, 티타늄 또는 여러 종류의 합금 중에서 어느 하나로 이루어짐을 특징으로 하는 스퍼터 장비.
  5. 제 2 항에 있어서, 상기 금속판의 두께는 약 3㎜ ~ 5㎝인 것을 특징으로 하는 스퍼터 장비.
  6. 제 2 항에 있어서, 상기 홀의 사이즈는 약 1㎠ ~ 10㎠ 인 것을 특징으로 하는 스퍼터 장비.
  7. 청구항 1 내지 6항의 적어도 어느 한 항으로 이루어진 스퍼터 장비를 이용한 금속 실리사이드막의 형성방법에 있어서,
    상기 가스 주입구를 통해 스퍼터 챔버내부에 공정 가스를 공급하는 단계;
    상기 스퍼터 챔버의 상부에 구성된 타겟에 고주파 전원을 공급하는 단계;
    상기 타겟과 체 사이에 플라즈마를 발생하고 상기 플라즈마에 의해 상기 타겟을 타격하여 금속 하전 입자들을 분산시키는 단계;
    상기 반도체 기판을 가열하여 상기 체를 통과한 금속 하전 입자들과 반응시키어 상기 반도체 기판상에 금속 실리사이드막을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 금속 실리사이드막의 형성방법.
  8. 제 7 항에 있어서, 상기 반도체 기판은 450 ~ 600℃의 온도로 가열하는 것을 특징으로 하는 금속 실리사이드막의 형성방법.
  9. 제 7 항에 있어서, 상기 타켓을 타격할 때 2 ~ 10kW의 하이 DC 파워로 실시하는 것을 특징으로 하는 금속 실리사이드막의 형성방법.
  10. 제 7 항에 있어서, 상기 반응 가스는 Ar 가스를 40 ~ 70sccm의 유량으로 주입하여 실시하는 것을 특징으로 하는 금속 실리사이드막의 형성방법.
  11. 제 7 항에 있어서, 상기 반응 가스는 가열된 Ar 가스를 8 ~ 15sccm의 유량으로 주입하는 것을 특징으로 하는 금속 실리사이드막의 형성방법.
  12. 반도체 기판에 소오스 및 드레인 영역과 게이트 전극으로 이루어진 트랜지스터를 형성하는 단계;
    상기 트랜지스터가 형성된 반도체 기판을 타겟과 스테이지 사이에 다수의 홀이 형성된 체를 구비한 스퍼터 장비내에 탑치하는 단계;
    상기 스터터 장비의 타겟을 타격하여 금속 하전 입자들을 분산시키는 단계;
    상기 반도체 기판을 가열한 상태에서 상기 반도체 기판상에 금속막을 증착함과 동시에 금속 하전 입자들을 상기 게이트 전극 과 소오스 및 드레인 영역이 형성된 반도체 기판과 반응시키어 금속 실리사이드막을 형성하는 단계를 포함하여 형성 함을 특징으로 하는 금속 실리사이드막의 형성방법.
  13. 제 12 항에 있어서, 상기 금속 실리사이드막을 형성하기 전에 상기 반도체 기판을 세정하는 단계를 더 포함하여 형성함을 특징으로 하는 금속 실리사이드막의 형성방법.
  14. 제 12 항에 있어서, 상기 금속 실리사이드막을 형성한 후에 상기 게이트 전극 및 반도체 기판과 반응하지 않는 금속막을 제거하는 단계를 더 포함하여 형성함을 특징으로 하는 금속 실리사이드막의 형성방법.
  15. 제 12 항에 있어서, 상기 금속 실리사이드막을 형성한 후에 상기 반도체 기판을 어닐링하는 단계를 더 포함하여 형성함을 특징으로 하는 금속 실리사이드막의 형성방법.
KR1020040114857A 2004-12-29 2004-12-29 스퍼터 장비 및 이를 이용한 금속 실리사이드막의 형성방법 KR20060076445A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040114857A KR20060076445A (ko) 2004-12-29 2004-12-29 스퍼터 장비 및 이를 이용한 금속 실리사이드막의 형성방법
US11/319,227 US7528070B2 (en) 2004-12-29 2005-12-28 Sputtering apparatus and method for forming metal silicide layer using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114857A KR20060076445A (ko) 2004-12-29 2004-12-29 스퍼터 장비 및 이를 이용한 금속 실리사이드막의 형성방법

Publications (1)

Publication Number Publication Date
KR20060076445A true KR20060076445A (ko) 2006-07-04

Family

ID=36612295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114857A KR20060076445A (ko) 2004-12-29 2004-12-29 스퍼터 장비 및 이를 이용한 금속 실리사이드막의 형성방법

Country Status (2)

Country Link
US (1) US7528070B2 (ko)
KR (1) KR20060076445A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875164B1 (ko) * 2007-06-26 2008-12-22 주식회사 동부하이텍 웨이퍼의 세정 방법
US20090071561A1 (en) * 2007-09-12 2009-03-19 Dennis Dalrymple Method and system for improving gas flow in a duct or pipe
KR101031226B1 (ko) * 2009-08-21 2011-04-29 에이피시스템 주식회사 급속열처리 장치의 히터블록
KR102337459B1 (ko) 2015-12-10 2021-12-08 삼성전자주식회사 반도체 장치 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970009828B1 (en) 1994-02-23 1997-06-18 Sansung Electronics Co Ltd Fabrication method of collimator
KR100198621B1 (ko) 1995-12-26 1999-06-15 구본준 반도체소자의 실리사이드막 형성방법
US6238527B1 (en) * 1997-10-08 2001-05-29 Canon Kabushiki Kaisha Thin film forming apparatus and method of forming thin film of compound by using the same
TW399245B (en) * 1997-10-29 2000-07-21 Nec Corp Sputtering apparatus for sputtering high melting point metal and method for manufacturing semiconductor device having high melting point metal
US6036821A (en) * 1998-01-29 2000-03-14 International Business Machines Corporation Enhanced collimated sputtering apparatus and its method of use
KR20000009238A (ko) 1998-07-22 2000-02-15 윤종용 반도체장치의 금속막 제조에 사용되는 증착장비 및 이를 이용한금속막 제조방법
US7291360B2 (en) * 2004-03-26 2007-11-06 Applied Materials, Inc. Chemical vapor deposition plasma process using plural ion shower grids

Also Published As

Publication number Publication date
US7528070B2 (en) 2009-05-05
US20060141783A1 (en) 2006-06-29

Similar Documents

Publication Publication Date Title
US7867789B2 (en) Contact clean by remote plasma and repair of silicide surface
US7994002B2 (en) Method and apparatus for trench and via profile modification
US7867900B2 (en) Aluminum contact integration on cobalt silicide junction
US20100075499A1 (en) Method and apparatus for metal silicide formation
US20060130971A1 (en) Apparatus for generating plasma by RF power
US20090191703A1 (en) Process with saturation at low etch amount for high contact bottom cleaning efficiency for chemical dry clean process
US7528070B2 (en) Sputtering apparatus and method for forming metal silicide layer using the same
US6806172B1 (en) Physical vapor deposition of nickel
KR100562310B1 (ko) 실리사이드 형성 방법 및 이 방법에 의해 제조된실리사이드를 갖는 반도체 소자
US6800553B2 (en) Method for manufacturing a silicide layer of semiconductor device
JP2003059861A (ja) 成膜方法および成膜装置
KR100628225B1 (ko) 반도체 소자의 제조방법
US6660621B1 (en) Method of forming ultra-shallow junctions in a semiconductor wafer with silicon layer deposited from a gas precursor to reduce silicon consumption during salicidation
KR100289779B1 (ko) 반도체 소자의 실리사이드 형성 방법
US20070032073A1 (en) Method of substrate processing and apparatus for substrate processing
KR100433054B1 (ko) 반도체소자의 제조방법
KR19990041688A (ko) 티타늄 샐리사이드 형성 방법
KR100291276B1 (ko) 반도체 소자의 실리사이드 형성 방법
KR100617068B1 (ko) 반도체 소자의 제조방법
KR20000019439A (ko) 티타늄과 질화 티타늄 증착에 의한 티타늄 샐리사이드 형성방법
KR100571381B1 (ko) 반도체 소자 및 그의 제조 방법
KR980005665A (ko) 반도체 소자의 제조방법
JP2002237470A (ja) 半導体装置の製造方法
JP2004259883A (ja) 半導体装置の製造方法
KR20040056842A (ko) 반도체 기판 위에 증착되는 타이타늄 옥사이드 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application