CN1197249C - Σδ调制器控制的锁相环电路和相关的方法 - Google Patents

Σδ调制器控制的锁相环电路和相关的方法 Download PDF

Info

Publication number
CN1197249C
CN1197249C CNB988135264A CN98813526A CN1197249C CN 1197249 C CN1197249 C CN 1197249C CN B988135264 A CNB988135264 A CN B988135264A CN 98813526 A CN98813526 A CN 98813526A CN 1197249 C CN1197249 C CN 1197249C
Authority
CN
China
Prior art keywords
frequency
signal
pulse signal
dividing factor
frequency pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB988135264A
Other languages
English (en)
Other versions
CN1284217A (zh
Inventor
H·B·艾利森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1284217A publication Critical patent/CN1284217A/zh
Application granted granted Critical
Publication of CN1197249C publication Critical patent/CN1197249C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3006—Compensating for, or preventing of, undesired influence of physical parameters
    • H03M7/3008—Compensating for, or preventing of, undesired influence of physical parameters by averaging out the errors, e.g. using dither
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2003—Modulator circuits; Transmitter circuits for continuous phase modulation
    • H04L27/2007—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained
    • H04L27/2017—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained in which the phase changes are non-linear, e.g. generalized and Gaussian minimum shift keying, tamed frequency modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3022—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/304—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Abstract

本发明披露了一种用于产生没有不希望的音调的频率调节的信号(26)的∑Δ调制器控制的锁相环电路(10)和相关的方法。产生高频脉动信号(46)并被提供给∑Δ调制器(38)。∑Δ调制器(38)产生分割系数控制信号(36)，用于控制构成PLL电路(12)的一部分的分频器(28)的分割系数。施加于∑Δ调制器(38)上的高频脉动信号(46)减少∑Δ调制器(38)进入极限环因而产生重复的输出信号的可能性。

Description

∑Δ调制器控制的锁相环电路和相关的方法
本发明一般涉及一种PLL(锁相环)电路，例如用于形成无线电话装置的一部分的PLL。更具体地说，本发明涉及∑Δ调制器控制的锁相环电路。产生高频脉动信号并被提供给∑Δ调制器。∑Δ调制器形成部分地由高频脉动信号确定的值的分频因子控制信号。高频脉动信号在性质上至少是伪随机的，将其施加于∑Δ调制器能够减少∑Δ调制器进入极限环，并产生寄生的重复的输出信号的或然性。
因为∑Δ调制器不大可能进入极限环并产生重复的控制信号，所以其中产生的用于控制PLL电路的控制信号不会使得在由∑Δ调制器控制的PLL电路产生的频率调节的信号中发生不希望的音调。
在一个实施例中，∑Δ调制器控制的电路形成一个频率合成器。在另一个实施例中，∑Δ调制器控制的PLL电路形成用于产生调制信号，例如GMSK(高斯最小频移键控)调制信号的调制器。
一个通信系统通过操作可以利用通信信道在发送站和接收站之间交换信息。一个无线电通信系统是这样一种通信系统，其中用于在发送站和接收站之间交换信息的信道在电磁频谱的一部分上被形成。蜂窝通信系统是多用户无线电通信系统的一个例子。
被分配给无线电通信系统中的电磁频谱的部分一般受到带宽的限制。也就是说，只有被称为“带宽”的有限的频谱部分允许由特定的无线电通信系统使用。在该系统中所有可利用的无线电信道必须被限制在被分配的带宽内。无线电通信系统的能力有时受到分配给系统的带宽的限制。
因此，要求有效地利用分配给无线电通信系统的带宽，以便确保无线电通信系统的通信能力最大。用于更有效地利用分配给无线电通信系统的带宽的方式能够使得在被分配的带宽内限定更多的信道。
技术的发展有助于更有效地使用分配给无线电通信系统的带宽。采用先进的通信技术的无线电通信系统能够增加在被分配的带宽内限定的通信信道的数量，从而增加系统的有效的通信能力。
例如，在一些无线电通信系统中，采用了数字调制技术，用于增加通信系统的有效能力。当在无线电通信系统中利用数字调制技术时，用于在发送和接收站之间交换信息所需的频谱的数量被减少。当利用数字调制技术时，一个载波可被分成多个信道，使得一个载波可用来在多个发送和接收站之间传输信息。
在利用数字调制技术以及其它的调制技术的无线电通信系统中，信息在一个频率的载波上被调制，形成一个调制信号，其中心是或大约是限定所述无线电信道的载波频率。在其上信息被调制的载波必须具有足够好的频率稳定特性，以便保证调制信号不偏离限定所述信道的载波。否则，如果在其上信息被调制的载波信号不具有足够的频率稳定性，则由发送站发出的调制信号离开指定的信道，因而干扰其它信道进行的通信。
因此，进行了许多尝试，试图确保在其上信息被调制的载波具有可接受的频率稳定性。例如，锁相环(PLL)电路通常形成发送站的部分。锁相环(PLL)电路一般包括电压控制的振荡器，其具有频率和输入的基准信号相关的的输出振荡信号。和由VCO产生的输出振荡信号相关的信号和输入的基准频率进行比较。响应所述信号之间的相位差，一个电压被加于VCO，使得或者增加或者减少输出振荡信号的频率。
在PPL电路的反馈环中一般设置一个分频器。分频器利用一个整数值除输出振荡信号，从而形成分频信号。分频信号形成和输入基准信号比较的信号。在一些PLL电路中，分频器通过设置一个分级的量例如整数量可以只分割输出振荡信号。并且，当输出频率等于基准频率乘以分频器的分频因子时，PLL电路仅能够产生设置的分级频率的输出振荡信号。因此，输出振荡信号的分辨率受到限制。
为了改善分辨率，一些PLL电路通过包括∑Δ调制器利用小数的n合成。分频器通过其来对输出振荡信号进行分频的分频因子由∑Δ调制器产生的信号确定。这种结构有时被称为∑Δ控制的PLL电路。使用∑Δ调制器是有利的，因为允许PLL的较高的频率分辨率和较高的带宽。当构成∑Δ控制的PLL电路时，能够提供成本和空间的效率。此外，这种结构允许产生连续的相位调制的信号。并且，可以在用于实施这种结构的装置中提供调制的直接的数字控制以及信道选择。例如美国专利5055802披露了一种利用∑Δ调制器的频率合成器。
不过，尤其是当提供给∑Δ调制器的输入信号是恒定的频率值时，调制器易于进入所谓的“极限环”。然后，分频因子控制信号可以开始可能开始重复自身。当这种信号施加于PLL电路的分频器时，输出振荡信号可能具有不希望的音调。这种音调对于包括∑Δ调制器控制的PLL电路的发送站或接收站的操作具有不利影响。
虽然已经提出了用于减少和由∑Δ调制器的重复行为引起的音调有关的问题的一些方式，但是这些方式成本高并且不易实行。例如，有时对PLL电路提供向前馈送的模拟误差信号来消除由∑Δ调制器的重复的行为引起的误差。由于需要匹配RF硬件，所以这种方法是困难而昂贵的，并且在任何情况下，元件值的不稳定性限制了这种方法的成功的应用。
因而需要一种方式，其能够较好地保证∑Δ调制器控制的PLL电路的∑Δ调制器的可接受的操作。
正是基于关于PLL电路的这一背景信息，本发明作出了重要的改进。
因而，本发明有利地提供了一种∑Δ调制器控制的PLL电路。所述的∑Δ调制器控制的PLL电路可以以能够避免∑Δ调制器的重复的行为的方式进行操作，因而避免产生作为由PLL电路产生的输出振荡信号的一部分的不希望的音调。∑Δ调制器控制的PLL电路产生和输入基准信号相关的输出振荡信号。虽然被∑Δ调制器控制，但是输出振荡信号不具有常规电路的输出振荡信号易于具有的信号音调。
在本发明的一个方面，∑Δ调制器控制的PLL电路形成频率合成器，用于产生稳定的和输入基准信号相关的载波频率信号。相应于由频率合成器产生的输出振荡信号的振荡的所需频率的频率输入信号被提供给∑Δ调制器。和频率输入信号有关的信号和高频脉动信号相加，所得的和值在∑Δ调制器的操作期间被量化。由∑Δ调制器产生的输出信号形成分频因子控制信号，用于控制PLL电路的分频器的分频因子。由PLL电路的VCO产生的输出振荡信号和被提供给PLL电路的输入基准信号相关，并和被提供给∑Δ调制器的频率输入信号相关。因为伪随机高频脉动信号也被提供给∑Δ调制器并和与输入频率信号相关的信号相加，所以减少了∑Δ调制器可能进入极限环的可能性。因而，由VCO产生的输出振荡信号不会含有不希望的音调。
高频脉动信号最好被刚好在量化之前施加，使得由高频脉动信号产生的高频脉动噪声和由量化信号产生的量化噪声被∑Δ调制器的噪声整形进行同样的处理。
在本发明的另一方面，使用频率合成器构成IQ调制器一部分。IQ调制器例如用于形成在蜂窝通信系统中操作的无线电接收机的一部分。IQ调制器例如在蜂窝通信系统的无线电基站中被实现。所述IQ调制器也同样在蜂窝通信系统的移动终端中被实现。
由VCO产生的输出振荡信号形成载波信号或者其它上混频信号，在所述信号上在通信系统操作期间要被交换的信息的I分量和Q分量部分被调制。利用∑Δ调制器控制的PLL电路提供了许多优点，但是没有和产生不需要的与常规的∑Δ调制器控制的PLL电路相关的音调相关的问题。
在本发明的另一方面，提供一种调制器，用于产生调制信号，例如GMSK(高斯最小频移键控)信号。信息信号作为输入被提供给∑Δ调制器。高频脉动信号也被提供给∑Δ调制器，并且和信息信号组合，然后被共同施加到∑Δ调制器。由∑Δ调制器产生的分频因子控制信号也包括信息信号的信息内容。因而，VCO以这样的方式被调整，使得由其产生的输出振荡信号形成调制信号，所述调制信号是利用被提供给∑Δ调制器的信息信号的信息调制的。因为高频脉动信号也被∑Δ调制器使用，所以∑Δ调制器不易进入极限环并产生重复的输出。因此，构成由PLL电路产生的调制信号的输出振荡信号不含有不希望的音调。
在本发明的另一方面，∑Δ调制器控制的PLL电路作为频率合成器被实现，其作为接收机电路的一部分，例如在通信系统中操作的接收机电路，例如蜂窝通信系统、卫星通信系统或者其它无线电通信系统。
因此，在这些和其它的方面，本发明的装置和相关的方法产生一个用于施加到PLL(锁相环)电路的分频器的分频因子控制信号。所述PLL电路具有VCO(电压控制的振荡器)，用于产生VCO输出信号。VCO被保持和输入基准频率具有所需的关系。此外，VCO输出信号和一个反馈环相连，所述反馈环具有分频器，用于利用选择的分频因子对VCO输出信号进行分频。分频因子控制信号的值由选择的分频因子确定。高频脉动信号发生器产生最小伪随机值的高频脉动信号。此外，噪声整形器，例如∑Δ调制器被连接用于接收具有第一信号特征的频率输入信号，也用于接收由高频脉动信号发生器产生的高频脉动信号。噪声整形器把和频率输入信号以及高频脉动信号相关的信号相加。响应所得的和值，产生分频因子控制信号。分频因子控制信号由具有第二信号特征的分频因子控制信号构成。
从下面的简要概括的附图、下面的本发明的优选实施例的详细说明和所附的权利要求可以更加完全地理解本发明和本发明的范围。
图1说明本发明的实施例的∑Δ调制器控制的PLL电路的功能方块图；
图2表示图1所示的∑Δ调制器控制的PLL电路的一部分，其中表示一个示例的∑Δ调制器；
图3是和图2类似的功能方块图，其中表示一个按照本发明实施例的二阶的∑Δ调制器；
图4也是和图2类似的功能方块图，其中表示一个按照本发明另一个实施例的三阶的∑Δ调制器；
图5说明高频脉动信号发生器的功能方块图，其形成图1所示的∑Δ调制器控制的PLL电路的一部分；
图6说明包括图1所示的∑Δ调制器控制的PLL电路的IQ调制器；
图7说明包括图1所示的∑Δ调制器控制的PLL电路的调制器；
图8是表示本发明的实施例的方法步骤的流程图。
首先参看图1，本发明的实施例的∑Δ调制器控制的PLL电路以标号10表示，其包括PLL电路12。PLL电路12被耦联，使得通过线路14接收一个输入基准信号，PLL电路12根据所述基准信号进行调节。施加于线路14上的输入基准信号最好具有稳定的频率特性。
例如当电路10形成蜂窝通信系统的无线电基站的一部分时，在线路14上产生的输入基准信号具有频率稳定特性，所述频率稳定特性满足或超过无线电基站遵守的规范标准中规定的频率稳定要求。类似地，当电路10形成移动终端的一部分时，在线路14上提供的输入基准信号也具有满足或超过在这种规范标准中规定的频率稳定特性。
线路14和相位检测器16的第一输入端相连。线路18和相位检测器16的第二输入端相连。线路18形成反馈环的一部分，反馈环用箭头22表示。反馈环22和VCO 24的输出侧耦联。此外，反馈环22包括分频器28。当反馈环被耦联时，如图所示，由VCO 24产生的输出振荡信号被加于分频器28。并且，由分频器28产生的分频信号被提供给相位检测器16的第二输入端。
PLL电路12还包括被连接在相位检测器16和VCO 24之间的滤波器32。滤波器32通过操作对由相位检测器16产生的信号滤波。
在PLL电路的操作期间，在线路26上产生的输出振荡信号和在线路14上产生的输入基准信号保持一定的频率关系。由VCO 24产生的输出振荡信号被提供给分频器28，由分频器28产生的分频信号和在线路14上产生的输入基准信号之间的相位进行比较。相位检测器16产生代表其输入信号之间的相位差的信号。在由滤波器32对信号滤波之后，将代表由相位检测器16检测的相位差的电压信号提供给VCO 24。响应这种相位差，VCO 24的振荡频率被改变，即被“偏移”。
因此，由VCO 24产生的输出振荡信号和施加在线路14上的输入基准信号保持一定的频率关系。PLL电路12是自调整的。这就是说，如果由VCO 24产生的输出振荡信号的振荡频率开始偏离输入基准信号，则由相位检测器16检测到信号之间的相位差，且VCO 24被偏移，从而使VCO，即其产生的信号回到和输入信号的所需的关系上。
分频因子是一个这样的值，分频器28利用这个值对提供给它的信号进行分频。由VCO 24产生的输出振荡信号的频率等于在线路14上产生的输入基准信号的基准频率乘以分频器用以对提供给它的信号进行分频的分频因子。
分频器用以对提供给它的信号进行分频的分频因子由∑Δ调制器38在线路36上产生的分频因子控制信号确定。∑Δ调制器38通过线路42作为输入接收用于确定在线路26上产生的输出振荡信号要具有的频率的频率输入信号。
由高频脉动信号发生器44产生的高频脉动信号通过线路46也被提供给∑Δ调制器38。高频脉动信号和与频率输入信号相关的信号由∑Δ调制器38组合，组合的值在∑Δ调制器的操作期间被量化。
∑Δ调制器可以通过操作使得形成所接收的频率输入信号的噪声分量。这就是说，调制器把在其操作期间产生的量化噪声的频率向上“推动”。高频脉动信号和频率输入信号组合，从而使由调制器量化的信号随机化。信号的随机化减少∑Δ调制器可能进入极限环并产生重复的输出的可能性。由调制器38产生的形成在线路36上产生的分频因子控制信号的信号形成小数的n滤波器合成器信号。这种操作可以使得由VCO 24在线路26上产生的输出振荡信号的频率是许多选择值中的任意一个。
图2说明∑Δ调制器38和高频脉动信号发生器44。图中再次示出了线路42和线路46，在线路42上把频率输入信号提供给调制器，在线路46上由高频脉动信号发生器产生高频脉动信号。
所示的∑Δ调制器38由一个单环反馈电路构成，其具有两个滤波器52和54，由G(z)和H(z)表示。∑Δ调制器38还包括量化器74和求和元件58、62。滤波器54以反馈连接方式被连接在量化器74和求和元件58的输入之间。线路42和滤波器52的输入相连，滤波器52的输出和求和元件58的输入相连。滤波器的输出形成和在线路42上提供的频率输入信号相关的信号。由求和元件58形成的求和的值被提供给求和元件62的输入。并且，线路46和求和元件62的输入相连。求和元件把对其提供的值相加，并对量化器74提供和信号。由量化器74产生的量化的值形成在线路36上产生的分频因子控制信号。
调制器38的噪声传递函数NTF和信号传递函数STF由下式定义：
NTF = λ 1 λH ( z )
STF = λG ( z ) 1 + λH ( z )
其中λ是量化器的增益。
通过合适地选择滤波器52和54的特性，可以实现所需的噪声形状，其在调制器操作期间满足反馈电路的稳定性要求。
特别是在线路42上产生的频率输入信号是恒值或者如果频率输入信号和信号的采样速率相关时，调制器38则可能使电路10工作，如图1所示，从而呈现重复的行为。由高频脉动信号发生器44产生的并被提供给调制器38的高频脉动信号增加调制器的量化噪声的随机性。施加由高频脉动信号发生器产生的高频脉动信号减少调制器进入极限环并产生重复输出因而引起PLL电路12的重复行为的可能性。
如上所述，高频脉动信号在由量化器74量化之前被提供给调制器。高频脉动噪声的传递函数DNTF和由上式表示的由量化引起的噪声传递函数NTF相同。这就是说，DNTF等于NTF。因此，高频脉动噪声和量化噪声被同样地形成。
图3说明二阶的∑Δ调制器38和高频脉动信号发生器44。调制器包括两个滤波元件，即滤波元件66和68。调制器还包括量化器74。此外，调制器包括三个求和元件76，78和82。二阶调制器包括两个反馈通路，第一反馈通路包括ROM(只读存储器)表84，其被设置在量化器74的输出和求和元件76的负输入之间。第二反馈通路包括ROM表84和恒定增益元件86。第二反馈通路被连接在量化器74的输出和求和元件78的负输入之间。ROM表被用于缩放比例，如下面出现的数学分析所述。在另一个实施例中，不要求ROM的功能，因而不包括ROM。
此外，形成由高频脉动信号发生器44产生的高频脉动信号的高频脉动信号和代表在线路42上产生的频率输入信号的信号相加。相加在被提供给量化器74之前进行。这种伪随机值的相加增加了信号的随机性。此外，量化信号的噪声分量被整形，从而形成在线路36上产生的分频因子控制信号。高频脉动信号就在量化器74之前被施加。因而，由高频脉动信号引起的高频脉动噪声和由量化器产生的量化噪声的作用相同。
图4也说明∑Δ调制器38和高频脉动信号发生器44。其中，调制器38形成一个三阶的前馈调制器。本图中的调制器38有时也叫做串级调制器或者MASH(多级噪声整形)调制器。所述三阶调制器由两个二阶调制器部分构成，分别由标号38-1，38-2表示。每个二阶调制器38-1，38-2包括相应于构成图3所示的实施例的二阶调制器38的结构。使用公共的标号识别所示的并按照前面图3所示的二阶调制器38进行说明的结构。
三阶调制器38还包括滤波器92和94，其对由二阶调制器部分38-1，38-2产生的信号滤波。由滤波器92和94产生的滤波信号被施加到求和元件98的输入端。此外，所得到的和信号形成在线路36上产生的分频因子控制信号。
高频脉动信号发生器44在线路46上产生高频脉动信号。线路46和两个调制器元件部分38-1、38-2的求和元件82的输入侧相连。
图4所示的调制器38的线性分析表明，来自调制器的下部分38-2的量化噪声以及高频脉动噪声被消除了。因此，只要∑Δ调制器38具有足够的随机行为，则只有调制器的上部分38-1的量化噪声和高频脉动噪声影响调制器的噪声行为。
调制器38的分析还表明，调制器38的上部38-1的量化噪声的噪声传递函数NTF由下式定义：
NTS = ( z - 1 ) 3 z 3
因为传递函数是一个三阶等式，所以由三阶调制器提供的量化噪声和高频脉动噪声由三阶的量进行整形。高频脉动信号以和量化噪声相同的方式被滤波。借以使高频脉动噪声和量化噪声以相同的方式被整形。
调制器部分38-1、38-2的量化器74是m级量化器。下面以5级量化器为例说明m级量化器：
          2  如果 x > α 3 2
          1  如果 α 3 2 ≥ x > α 2
x ^ = Q ( x ) = 0 如果 α 2 ≥ x > - α 2 ,
         -1  如果 - α 2 ≥ x > - α 3 2
         -2  如果 - α 3 2 ≥ x
其中α是在{1，2，3，...}集内的元素。
调制器部分38-1、38-2的ROM表84以这样的方式被使用，使得产生一个等于值α乘以由量化器对其提供的输入值的输出。值α确定用于缩放量化级的缩放系数。在其它实施例中，可以用其它方式进行缩放。
调制器38的频率分辨率是可以由调制器38的两个不同的恒定输入信号产生的最小的频率差。频率分辨率fres由下式定义：
fres＝fref/α
参数α是可以改变的参数。因而，调制器38和调制器作为其中的一部分的PLL电路的频率分辨率是可以控制的。
在GSM蜂窝通信系统中操作的移动终端中，通常利用的fref的值是13MHz或其倍数。利用这样的fref的理由是，按GSM蜂窝通信系统的符号速率分隔的信道容易从13MHz的频率中导出。当PLL电路10(图1所示)形成PLL调制器时(例如图7所示)，能够利用α＝{13e6/200e3}×β＝65β的值产生对每个GSM信道的调制，其中β是集{1，2，3，...}中的元素。
图5说明形成图1所示的∑Δ调制器控制的PLL电路的一部分的高频脉动信号发生器44。所示的高频脉动信号发生器由3个伪随机噪声发生器102，104和106以及ROM 108构成。伪随机噪声发生器102，104和106分别在线路112，114和116上产生1位的值，它们被用作寻址ROM 108的存储器地址。从ROM 108检索的值形成在线路46上被产生的高频脉动信号。ROM 108的每个存储器位置由一个多位值构成。如参照前面的附图说明的，高频脉动信号被施加于∑Δ调制器38，并和代表分别提供给调制器的频率输入信号的信号相加。
在其它的实施例中，在线路48上产生的高频脉动信号被预先滤波，并被在∑Δ调制器的其它位置相加。此外，在串级的∑Δ调制器中，相应于不同的量化器的高频脉动信号可以由独立的高频脉动发生器产生。并且，在多级调制器中，高频脉动信号不必和每个量化器相加。
图6说明由标号120表示的本发明的实施例的IQ调制器。IQ调制器120包括图1所示的∑Δ调制器控制的PLL电路10，作为其中的一部分。在这种结构中，PLL电路10可作为频率合成器操作，用于产生具有高的频率稳定性的混合信号。在线路42上的对电路10的输入信号是相应于被施加的用于上混频的上混频信号的频率的值。
要被IQ调制器120调制的信息信号通过线路122提供给IQ调制器120。线路122和DSP(数字信号处理器)124相连。DSP 124通过操作可以产生分别在线路126和128上对其提供的信息信号的同相分量部分(I)和正交分量部分(Q)。线路126和D/A(数模)转换器132相连，线路128和D/A转换器134相连，使得I、Q分量部分被转换成模拟形式。
转换器132在线路136上产生被输入到低通滤波器138的模拟信号。此外，转换器134在线路140上产生被输入到低通滤波器142的模拟信号。滤波器138和142分别在线路144和146上产生滤波信号。线路144和乘法器148的输入端相连，线路146和乘法器152的输入端相连。
由PLL电路10在线路26上产生的信号被提供给乘法器148的第二输入端。此外，在线路36上产生的信号通过相位调整器154被提供给乘法器152的第二输入端。相位调整器对被提供给它的信号以常规方式引入90度的相位偏移。因而乘法器148和152上混频对其提供的I分量信号和Q分量信号，并在线路156和158上分别产生上混频的信号。线路156和158和求和元件162的输入端相连。求和元件162使对其提供的信号相加，并在线路164上产生一个组合信号。此后，组合信号被放大并被发送。
∑Δ调制器控制的PLL电路10的操作产生没有不希望的音调的具有高频稳定特性的信号。因而在线路164上产生的信号具有相同的有利单元特性。因而提供了高的频率分辨率，并允许进行快速的频率跳跃。
图7说明本发明的实施例的以标号170表示的PLL调制器。PLL调制器170包括∑Δ调制器控制的PLL电路10，如图1所示，作为其中的一部分。PLL电路10的元件以和图1中相同的标号表示。PLL调制器170通过操作可以调制在线路172上的信息信号，从而在线路26上形成调制信号。
线路172和波形发生器174相连。波形发生器174可以响应在线路172上对其提供的信息信号的值进行操作，从而产生由在线路176上的基准频率分割的瞬时频率的值。线路176和求和元件178的输入端相连。求和元件178还被连接用于接收在线路182上产生的偏移频率信号。求和元件178作为信道选择器，在其中使用在线路182上产生的偏移频率信号按照需要产生信道偏移。
在线路42上产生和信号。线路42和∑Δ调制器38相连，从而向其提供和信号。由在线路36上产生的分频因子控制信号控制的分频器的分频因子使得在线路172上产生的信息信号被调制，从而在线路26上形成调制信号。滤波器32的带通足够宽，因而不会拒绝由相位检测器16产生的信号的信息分量部分。例如，GMSK(高斯最小频移键控)调制可以由PLL调制器170进行。
图8说明按照本发明的实施例的一种方法，用标号190表示。所述方法用于产生被施加于PLL电路的分频器的分频因子控制信号。
首先，在方块192，产生由最低限度的伪随机值构成的高频脉动信号。然后，在方块194，高频脉动信号和代表频率输入信号的信号组合而形成组合值。频率输入信号具有第一特性。
然后，在方块196，所述组合值被量化而形成量化值。量化值具有第二特性并形成被施加于PLL电路的分频器的分频因子控制信号。
因此，本发明的实施例提供了∑Δ调制器控制的PLL电路，其能够产生没有不希望的音调的高稳定的信号。例如，构成∑Δ调制器控制的PLL电路，从而形成频率合成器或PLL调制器。这种电路适用于其中要求高度稳定的信号的任何情况，并适用于例如形成蜂窝通信系统的移动终端或无线电基站的接收机或发送机电路部分。
上面的说明是用于实施本发明的优选的例子，本发明的范围未必由这些说明限定。本发明的范围由下面的权利要求限定。

Claims (30)

1.在具有用于产生VCO(电压控制的振荡器)输出信号的VCO的PLL(锁相环)电路中，所述VCO被输入的基准信号调节，VCO输出信号和一个具有用于通过选择的分频因子对VCO的输出信号进行分频的分频器的反馈环相连，一种用于产生被加到分频器的分频因子控制信号的改进的装置，该分频因子控制信号的值由选择的分频因子确定，所述装置包括：
高频脉动信号发生器，用于产生至少是伪随机值的高频脉动信号；
噪声整形器，其被连接用于接收频率输入信号的序列，并用于接收由所述高频脉动信号发生器产生的高频脉动信号，所述噪声整形器用于响应其所形成的和值，产生分频因子控制信号，所述分频因子控制信号由分频因子控制信号序列构成，以及
其中，所述高频脉动信号发生器包括具有存储单元用于在其中存储多个值的存储器装置，所述存储单元以伪随机的方式被访问，在存储单元中存储的以伪随机方式访问的值形成高频脉动信号的至少一部分。
2.如权利要求1所述的装置，其中，所述高频脉动序列发生器还包括至少一个伪随机噪声发生器，所述伪随机噪声发生器用于产生伪随机噪声值，所述伪随机噪声值用于寻址存储器装置的存储单元。
3.如权利要求2所述的装置，其中，所述至少一个伪随机噪声发生器包括用于产生第一伪随机位的第一伪随机噪声发生器，用于产生第二伪随机位的第二伪随机噪声发生器，以及用于产生第三伪随机位的第三伪随机噪声发生器，并且每个都由第一伪随机位、第二伪随机位和第三伪随机位构成的3位组合形成伪随机噪声值，用于对存储器装置的存储单元寻址。
4.如权利要求1所述的装置，其中，所述噪声整形器包括∑Δ调制器。
5.如权利要求4所述的装置，其中，所述∑Δ调制器包括量化器，并且频率输入信号和高频脉动信号在被提供给所述量化器之前被相加。
6.如权利要求4所述的装置，其中，所述∑Δ调制器包括多阶∑Δ调制器。
7.如权利要求6所述的装置，其中，所述∑Δ调制器包括三阶的前馈的∑Δ调制器，其由第一二阶∑Δ调制器和第二二阶∑Δ调制器级联在一起构成。
8.如权利要求1所述的装置，还包括和所述噪声整形器并和所述高频脉动信号发生器相连的时钟信号发生器，所述时钟信号发生器用于产生时钟信号，所述噪声整形器和所述高频脉动信号发生器响应在其中检测得到时钟信号的各个时钟脉冲而操作。
9.如权利要求1所述的装置，还包括和所述噪声整形器相连的时钟信号发生器，所述时钟信号发生器用于产生时钟信号，所述噪声整形器可操作用来响应在其中检测到的选择的时钟信号时钟脉冲进行信号整形操作。
10.如权利要求1所述的装置，还包括和所述高频脉动信号发生器相连的时钟信号发生器，所述时钟信号发生器用于产生时钟信号，所述高频脉动信号发生器可操作用来响应在其中检测到的时钟信号选择的时钟脉冲产生高频脉动信号。
11.如权利要求10所述的装置，其中，VCO被锁定到的输入基准信号被在第一特征频率下产生，并且由所述时钟信号发生器产生的时钟信号是频率基本上相应于第一特征频率的时钟信号。
12.如权利要求1所述的装置，其中，和所述噪声整形器相连以便接收的频率输入信号包括用于限定选择的载波频率的信号。
13.如权利要求1所述的装置，其中，和所述噪声整形器相连以便被接收的频率输入信号包括用于限定信息信号的信号。
14.在具有用于产生VCO(电压控制的振荡器)输出信号的VCO的PLL(锁相环)电路中，所述VCO被输入的基准信号调节，并且VCO输出信号和一个具有用于通过选择的分频因子对VCO的输出信号进行分频的分频器的反馈环相连，一种用于产生被施加到分频器的分频因子控制信号从而避免产生不希望的音调的改进的装置，分频因子控制信号的值由选择的分频因子确定，所述装置包括：
高频脉动信号发生器，用于产生至少是伪随机值的高频脉动信号，其中，所述高频脉动信号发生器包括具有存储单元用于在其中存储多个值的存储器装置，所述存储单元以伪随机的方式被访问，在存储单元中存储的以伪随机方式访问的值形成高频脉动信号的至少一部分；
噪声整形器，其被连接用于接收频率输入信号的序列，并用于接收由所述高频脉动信号发生器产生的高频脉动信号，所述噪声整形器用于响应其所形成的和值，从而产生分频因子控制信号，所述分频因子控制信号由分频因子控制信号序列构成，以及
其中：
所述噪声整形器包括∑Δ调制器；
所述∑Δ调制器包括多阶∑Δ调制器；
所述∑Δ调制器包括三阶的前馈的∑Δ调制器，其由第一二阶∑Δ调制器和第二二阶∑Δ调制器串联在一起构成；并且
第一二阶∑Δ调制器包括第一量化器，第二二阶∑Δ调制器包括第二量化器，并且其中高频脉动信号在被分别施加到第一和第二量化器之前分别和第一和第二∑Δ调制器的每个的频率值输入信号相加。
15.一种具有用于产生分频因子控制信号的分频因子选择信号发生器电路的装置，所述分频因子控制信号的值当被施加于分频器时由分频器的分频因子确定，所述装置的所述分频因子选择信号发生器电路包括：
高频脉动信号发生器，用于产生至少是伪随机值的高频脉动信号；
噪声整形器，其被连接用于接收频率输入信号，并用于接收由所述高频脉动信号发生器产生的高频脉动信号，所述噪声整形器响应所述高频脉动信号和频率输入信号用于产生分频因子控制信号，所述分频因子控制信号由分频因子控制序列构成；以及
其中，所述高频脉动信号发生器包括具有存储单元用于在其中存储多个值的存储器装置，所述存储单元至少以伪随机的方式被访问，在存储单元中存储的以伪随机方式访问的值形成高频脉动信号的至少一部分。
16.一种用于产生被施加到PLL(锁相环)电路的分频器上的分频因子控制信号的方法，所述方法包括下列步骤：
产生由至少是伪随机值构成的高频脉动信号；
所述产生高频脉动信号的步骤包括至少以伪随机方式访问存储器装置的步骤，所述存储器装置具有存储器单元用于在其中存储多个值，还包括至少部分地根据由存储单元存取的多个值形成高频脉动信号的至少一部分的步骤；
组合在所述产生步骤期间产生的高频脉动信号和频率输入信号，从而形成组合值；以及
量化在所述组合步骤期间形成的组合值，从而形成量化值，并且所述量化值形成分频因子控制信号。
17.如权利要求16所述的方法，其中，所述组合步骤和量化步骤一起至少对频率值输入的噪声分量部分进行整形。
18.一种用于调节VCO(电压控制的振荡器)的操作的方法，所述VCO产生VCO输出信号，并且构成PLL(锁相环)电路的一部分，所述PLL电路被连接用于接收输入基准信号，所述方法包括以下步骤：
使反馈环中的分频器和VCO相连；
由∑Δ调制器产生分频因子控制信号，∑Δ调制器可操作用来至少对求和所得值的噪声分量进行整形，使得其具有所需的特征，所述求和所得值由频率输入信号序列和高频脉动信号序列构成，所述高频脉动信号至少部分地由从被以伪随机方式访问的存储单元检索的值导出；
对在所述连接步骤连接的分频器施加分频因子控制信号，所述分频因子控制信号的值由分频因子确定，分频器利用所述分频因子对被提供给分频器的反馈信号进行分频；
利用所述分频因子对反馈信号进行分频，从而形成分频的信号；
确定分频的信号和输入基准信号之间的相位差；以及
响应在所述确定步骤期间确定的相位差来调节VCO的振荡。
19.在具有用于产生VCO(电压控制的振荡器)输出信号的VCO的PLL(锁相环)电路中，所述VCO被输入的基准信号调节，VCO输出信号和一个具有用于通过选择的分频因子对VCO的输出信号进行分频的分频器的反馈环相连，一种用于产生被施加到分频器的分频因子控制信号从而避免产生不希望的音调的改进的装置，分频因子控制信号的值由选择的分频因子确定，所述装置包括：
高频脉动信号发生器，用于产生至少是伪随机值的高频脉动信号，其中，所述高频脉动信号发生器包括具有存储单元用于在其中存储多个值的存储器装置，所述存储单元以伪随机的方式被访问，在存储单元中存储的以伪随机方式访问的值形成高频脉动信号的至少一部分；
噪声整形器，其被连接用于接收频率输入信号的序列，并用于接收由所述高频脉动信号发生器产生的高频脉动信号，所述噪声整形器包括：
至少一个滤波器，用于对频率输入信号序列滤波，并产生由已滤波信号构成的滤波信号；
至少一个求和器，用于把高频脉动信号和滤波信号相加，从而产生和值；以及
至少一个量化器，用于量化所述的和值，借以使所述噪声整形器响应所述和值产生分频因子控制信号，所述分频因子控制信号由分频因子控制信号序列构成。
20.如权利要求19所述的装置，其中，所述高频脉动信号发生器包括具有存储单元用于在其中存储多个值的存储器装置，所述存储单元至少以伪随机的方式被访问，在存储单元中存储的以伪随机方式访问的值形成高频脉动信号的至少一部分。
21.如权利要求20所述的装置，其中，所述高频脉动信号发生器还包括至少三个伪随机噪声发生器，所述至少三个伪随机噪声发生器用于产生伪随机噪声值，所述伪随机噪声值用于寻址所述存储器装置的存储单元。
22.如权利要求19所述的装置，其中，所述高频脉动信号发生器包括至少一个最大长度伪随机噪声序列发生器。
23.如权利要求19所述的装置，其中，所述噪声整形器包括∑Δ调制器。
24.如权利要求23所述的装置，其中，所述∑Δ调制器包括多阶∑Δ调制器。
25.如权利要求19所述的装置，其中，一个时钟给所述高频脉动信号发生器和所述噪声整形器提供时钟。
26.如权利要求19所述的装置，其中，所述高频脉动信号发生器由具有等于输入基准信号的基准频率的频率的时钟锁定。
27.如权利要求19所述的装置，其中，和所述噪声整形器相连的以便被接收的频率输入信号包括用于限定选择的载波频率和信息信号中至少一个的信号。
28.一种具有用于产生分频因子控制信号的分频因子选择信号发生器电路的装置，所述分频因子控制信号的值当被施加于分频器时由分频器的分频因子确定，所述装置的所述分频因子选择信号发生器电路包括：
高频脉动信号发生器，所述高频脉动信号发生器用于产生至少是伪随机值的高频脉动信号；以及
噪声整形器，所述噪声整形器包括滤波器和量化器，所述滤波器被连接用于接收频率输入信号，并产生滤波信号，所述量化器被连接用于接收由所述高频脉动信号和滤波信号导出的值，所述噪声整形器响应所述接收的值，产生分频因子控制信号，所述分频因子控制信号由分频因子控制序列构成。
29.一种用于产生被施加到PLL(锁相环)电路的分频器上的分频因子控制信号的方法，所述方法包括下列步骤：
产生由至少是伪随机值构成的高频脉动信号；
接收频率输入信号；
对所述频率输入信号滤波，从而产生滤波信号；
组合在所述产生步骤期间产生的高频脉动信号和滤波信号从而形成组合值；以及
量化在所述组合步骤期间形成的组合值，从而形成量化值，并且形成被施加于分频器上的分频因子控制信号。
30.如权利要求29所述的方法，其中，所述组合步骤和量化步骤一起至少对频率输入信号的噪声分量部分进行整形。
CNB988135264A 1997-12-12 1998-12-08 Σδ调制器控制的锁相环电路和相关的方法 Expired - Lifetime CN1197249C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/989,864 US5986512A (en) 1997-12-12 1997-12-12 Σ-Δ modulator-controlled phase-locked-loop circuit
US08/989,864 1997-12-12

Publications (2)

Publication Number Publication Date
CN1284217A CN1284217A (zh) 2001-02-14
CN1197249C true CN1197249C (zh) 2005-04-13

Family

ID=25535545

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB988135264A Expired - Lifetime CN1197249C (zh) 1997-12-12 1998-12-08 Σδ调制器控制的锁相环电路和相关的方法

Country Status (11)

Country Link
US (1) US5986512A (zh)
EP (1) EP1038356A1 (zh)
JP (1) JP2002509377A (zh)
KR (1) KR100535704B1 (zh)
CN (1) CN1197249C (zh)
AU (1) AU746122B2 (zh)
BR (1) BR9813555B1 (zh)
EE (1) EE200000338A (zh)
HK (1) HK1035083A1 (zh)
MY (1) MY118263A (zh)
WO (1) WO1999031807A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101394179B (zh) * 2007-09-20 2014-01-08 联发科技股份有限公司 信号产生装置及其信号产生方法

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294936B1 (en) * 1998-09-28 2001-09-25 American Microsystems, Inc. Spread-spectrum modulation methods and circuit for clock generator phase-locked loop
DE60006346T2 (de) 1999-12-13 2004-09-09 Matsushita Electric Industrial Co., Ltd., Kadoma Frequenzsynthetisierer mit gebrochenem Teilerverhältnis und Delta-Sigma Modulator zur Kontrolle des fraktionalen Teils
ATE297607T1 (de) † 1999-12-14 2005-06-15 Broadcom Corp Frequenzteilung/vervielfachung mit minimierung des jitters
KR20020019541A (ko) * 2000-05-19 2002-03-12 롤페스 요하네스 게라투스 알베르투스 신호 생성 장치 및 위상 동기 루프 회로
US6301306B1 (en) * 2000-05-26 2001-10-09 Motorola, Inc. Method and apparatus for generating a short-range wireless data communication link
AU2002218798A1 (en) * 2000-07-10 2002-01-21 Silicon Laboratories, Inc. Digital phase detector circuit and method therefor
US6577257B2 (en) * 2000-09-11 2003-06-10 Broadcom Corporation Methods and systems for digital dither
KR100420856B1 (ko) * 2001-01-26 2004-03-02 학교법인연세대학교 순서 비의존 투명성을 하드웨어적으로 제공해주는 병렬 렌더링 가속기
DE10115386A1 (de) * 2001-03-28 2002-10-24 Siemens Ag Noise-Shaping-Verfahren
US7042970B1 (en) * 2001-06-15 2006-05-09 Analog Devices, Inc. Phase frequency detector with adjustable offset
US6952138B2 (en) 2001-09-12 2005-10-04 Telefonaktiebolaget Lm Ericsson (Publ) Generation of a phase locked loop output signal having reduced spurious spectral components
US6674331B2 (en) * 2001-11-09 2004-01-06 Agere Systems, Inc. Method and apparatus for simplified tuning of a two-point modulated PLL
US6600378B1 (en) * 2002-01-18 2003-07-29 Nokia Corporation Fractional-N frequency synthesizer with sine wave generator
DE10205680B4 (de) * 2002-02-12 2010-06-02 Infineon Technologies Ag Ein-Punkt-Modulator mit PLL-Schaltung
US6823033B2 (en) * 2002-03-12 2004-11-23 Qualcomm Inc. ΣΔdelta modulator controlled phase locked loop with a noise shaped dither
JP4041323B2 (ja) * 2002-03-12 2008-01-30 松下電器産業株式会社 周波数変調装置、周波数変調方法、および、無線回路装置
JP4237448B2 (ja) * 2002-05-22 2009-03-11 株式会社ルネサステクノロジ 半導体装置の製造方法
US6909331B2 (en) * 2002-08-28 2005-06-21 Qualcomm Incorporated Phase locked loop having a forward gain adaptation module
CN100362743C (zh) * 2002-10-25 2008-01-16 Gct半导体公司 用于抑制锁相环电路中的噪声的系统和方法
CN100521542C (zh) 2002-12-26 2009-07-29 富士通微电子株式会社 Pll电路的∑△调制器
EP1811670B1 (en) 2003-04-02 2010-03-10 Christopher Julian Travis Number controlled oscillator and a method of establishing an event clock
US7181180B1 (en) 2003-05-15 2007-02-20 Marvell International Ltd. Sigma delta modulated phase lock loop with phase interpolation
JP4373267B2 (ja) * 2003-07-09 2009-11-25 株式会社ルネサステクノロジ スプレッドスペクトラムクロック発生器及びそれを用いた集積回路装置
US7352249B2 (en) * 2003-10-03 2008-04-01 Analog Devices, Inc. Phase-locked loop bandwidth calibration circuit and method thereof
GB2409383B (en) * 2003-12-17 2006-06-21 Wolfson Ltd Clock synchroniser
DE102004009116B3 (de) * 2004-02-25 2005-04-28 Infineon Technologies Ag Delta-Sigma-Frequenzdiskriminator
US7098707B2 (en) * 2004-03-09 2006-08-29 Altera Corporation Highly configurable PLL architecture for programmable logic
US7706495B2 (en) * 2004-03-12 2010-04-27 Panasonic Corporation Two-point frequency modulation apparatus
US6950048B1 (en) * 2004-04-02 2005-09-27 Tektronix, Inc. Dither system for a quantizing device
US20050266805A1 (en) * 2004-05-28 2005-12-01 Jensen Henrik T Digital delta sigma modulator and applications thereof
KR101156877B1 (ko) 2004-07-01 2012-06-20 텔레폰악티에볼라겟엘엠에릭슨(펍) 시그마-델타 변조기를 포함하는 장치 및 시그마-델타변조기에서 양자화된 신호를 발생시키는 방법
ATE357774T1 (de) * 2004-07-01 2007-04-15 Ericsson Technology Licensing Vorrichtung mit einem sigma-delta-modulator und verfahren zur erzeugung eines quantisierten signals in einem sigma-delta modulator
US7250823B2 (en) * 2005-05-25 2007-07-31 Harris Corporation Direct digital synthesis (DDS) phase locked loop (PLL) frequency synthesizer and associated methods
CN101213752B (zh) * 2005-07-04 2011-03-30 松下电器产业株式会社 半导体器件及使用该半导体器件的无线电路装置
GB0514677D0 (en) * 2005-07-18 2005-08-24 Queen Mary & Westfield College Sigma delta modulators
US9360913B2 (en) * 2006-06-15 2016-06-07 Nxp B.V. Method of providing a clock frequency for a processor
US7570182B2 (en) * 2006-09-15 2009-08-04 Texas Instruments Incorporated Adaptive spectral noise shaping to improve time to digital converter quantization resolution using dithering
US7417510B2 (en) * 2006-09-28 2008-08-26 Silicon Laboratories Inc. Direct digital interpolative synthesis
US7764134B2 (en) * 2007-06-14 2010-07-27 Silicon Laboratories Inc. Fractional divider
US7911247B2 (en) * 2008-02-26 2011-03-22 Qualcomm Incorporated Delta-sigma modulator clock dithering in a fractional-N phase-locked loop
CN101572550B (zh) * 2008-04-30 2012-08-22 中芯国际集成电路制造(北京)有限公司 锁相环频率合成器及调整调制信号频率的方法
US8085097B2 (en) * 2008-05-06 2011-12-27 Hittite Microwave Corporation Integrated ramp, sweep fractional frequency synthesizer on an integrated circuit chip
US7911241B1 (en) * 2009-10-29 2011-03-22 Stmicroelectronics Design And Application Gmbh Frequency synthesizer circuit comprising a phase locked loop
US8248175B2 (en) 2010-12-30 2012-08-21 Silicon Laboratories Inc. Oscillator with external voltage control and interpolative divider in the output path
WO2012150621A1 (ja) * 2011-05-02 2012-11-08 パナソニック株式会社 周波数シンセサイザ
CN103493377B (zh) * 2011-06-01 2017-04-26 华为技术有限公司 锁相环中的杂散抑制
US8514118B2 (en) * 2011-09-23 2013-08-20 Silicon Laboratories Inc. Sigma-delta modulation with reduction of spurs using a dither signal
US9660797B2 (en) 2013-03-21 2017-05-23 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for implementing clock holdover
US9225349B2 (en) 2013-08-20 2015-12-29 Skyworks Solutions, Inc. Dither-less multi-stage noise shaping fractional-N frequency synthesizer systems and methods
US10439754B2 (en) * 2016-04-13 2019-10-08 The Boeing Company Methods and apparatus to implement a third-order signal scrambler
US10476708B2 (en) 2016-04-13 2019-11-12 The Boeing Company Methods and apparatus to implement a signal scrambler
KR102435034B1 (ko) * 2017-06-21 2022-08-23 삼성전자주식회사 디지털 위상 고정 루프 및 디지털 위상 고정 루프의 동작 방법
US10291386B2 (en) 2017-09-29 2019-05-14 Cavium, Llc Serializer/deserializer (SerDes) lanes with lane-by-lane datarate independence
CN108566200A (zh) * 2018-04-27 2018-09-21 上海顺久电子科技有限公司 一种分频器控制器电路、锁相环及芯片
KR102414817B1 (ko) * 2020-05-25 2022-06-30 윈본드 일렉트로닉스 코포레이션 지연 락 루프 디바이스와 그 동작 방법
KR102392119B1 (ko) 2021-07-21 2022-04-27 중앙대학교 산학협력단 위상 회전자를 이용한 분수 서브 샘플링 위상 고정 루프
KR20240035101A (ko) 2022-09-08 2024-03-15 국립금오공과대학교 산학협력단 델타시그마 변조기

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4410954A (en) * 1980-10-08 1983-10-18 Rockwell International Corporation Digital frequency synthesizer with random jittering for reducing discrete spectral spurs
GB2238434B (en) * 1989-11-22 1994-03-16 Stc Plc Frequency synthesiser
US5038117A (en) * 1990-01-23 1991-08-06 Hewlett-Packard Company Multiple-modulator fractional-N divider
US5144308A (en) * 1991-05-21 1992-09-01 At&T Bell Laboratories Idle channel tone and periodic noise suppression for sigma-delta modulators using high-level dither
US5305362A (en) * 1992-12-10 1994-04-19 Hewlett-Packard Company Spur reduction for multiple modulator based synthesis
EP0788237A4 (en) * 1995-08-03 1998-11-25 Anritsu Corp RATIONAL FREQUENCY DIVIDER AND FREQUENCY SYNTHESIZER EMPLOYING THIS FREQUENCY DIVIDER
US5825253A (en) * 1997-07-15 1998-10-20 Qualcomm Incorporated Phase-locked-loop with noise shaper

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101394179B (zh) * 2007-09-20 2014-01-08 联发科技股份有限公司 信号产生装置及其信号产生方法

Also Published As

Publication number Publication date
KR100535704B1 (ko) 2005-12-12
BR9813555B1 (pt) 2013-04-09
WO1999031807A1 (en) 1999-06-24
US5986512A (en) 1999-11-16
EP1038356A1 (en) 2000-09-27
EE200000338A (et) 2001-08-15
HK1035083A1 (en) 2001-11-09
BR9813555A (pt) 2000-10-10
KR20010015841A (ko) 2001-02-26
AU1896099A (en) 1999-07-05
JP2002509377A (ja) 2002-03-26
MY118263A (en) 2004-09-30
CN1284217A (zh) 2001-02-14
AU746122B2 (en) 2002-04-18

Similar Documents

Publication Publication Date Title
CN1197249C (zh) Σδ调制器控制的锁相环电路和相关的方法
CN1260891C (zh) 频率调制器，频率调制方法和无线电线路
CN1290298C (zh) 正交分频复用信号的发送机和接收机
CN1123999C (zh) Cdma通信方法和组扩展调制器
CN1115791C (zh) 用于数字或模拟调制的双模式无线电电话机设备
US6011815A (en) Compensated ΔΣ controlled phase locked loop modulator
CN1134067A (zh) 发送机和收发机
CN1278970A (zh) 用于控制锁相环的经后滤波的△∑调制器
CN1163027A (zh) 具有频率合成器的双模式卫星/蜂窝电话
CN1529946A (zh) 射频发射机及其方法
CN1063000C (zh) 无线电台设备及其信号传输方法
CN1286532A (zh) 锁相环路频率合成器
CN1297286A (zh) 频率合成器和振荡频率控制方法
JP2005020695A (ja) デジタル周波数合成
CN1309477A (zh) 无线电台和所用的变频方法
US6097251A (en) Pre-recorded sigma delta values for power amplifier control
CN101213752A (zh) 半导体器件及使用该半导体器件的无线电路装置
CN1370347A (zh) 产生发射频率的电子电路装置
CN100539435C (zh) 包括累加增量调制器的设备和生成累加增量调制器中的量化信号的方法
US7054658B1 (en) Pulse shaping according to modulation scheme
US6625435B1 (en) Frequency synthesis using a programmable offset synthesizer
CN1148887C (zh) 无线电电路装置和无线电通信设备
CN1115909C (zh) Gsm基站单载频发射机
US7162271B2 (en) Band pass filter and method of filtering for a base station in a wireless communication system
US20040233982A1 (en) Apparatus and method for generating pulse based on time delay and wave transform and transmitter of multi-frequency band communication system using the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20050413