CN1297286A - 频率合成器和振荡频率控制方法 - Google Patents

频率合成器和振荡频率控制方法 Download PDF

Info

Publication number
CN1297286A
CN1297286A CN00134887.6A CN00134887A CN1297286A CN 1297286 A CN1297286 A CN 1297286A CN 00134887 A CN00134887 A CN 00134887A CN 1297286 A CN1297286 A CN 1297286A
Authority
CN
China
Prior art keywords
frequency
signal
dividing ratio
frequency dividing
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00134887.6A
Other languages
English (en)
Other versions
CN1172446C (zh
Inventor
平野俊介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1297286A publication Critical patent/CN1297286A/zh
Application granted granted Critical
Publication of CN1172446C publication Critical patent/CN1172446C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B21/00—Generation of oscillations by combining unmodulated signals of different frequencies
    • H03B21/01—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies
    • H03B21/02—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies by plural beating, i.e. for frequency synthesis ; Beating in combination with multiplication or division of frequency

Abstract

累加器201累加每个时钟的数据K(K:整数)并且在溢出时输出一个进位输出信号。随机信号发生器202输出每个时钟的随机信号。加法器203把进位输出信号与随机信号加到数据M(M:整数)上,随机地改变分频比并把寄生转换为白噪声。这使得最佳地保持寄生特性、缩短锁定时间以及减小功率消耗成为可能。

Description

频率合成器和振荡频率控制方法
本发明涉及一种安装在无线电通信系统中的基站装置或者通信终端装置中的频率合成器和一种振荡频率控制方法。
在无线通信系统中，为了从参考信号产生一个任意频率的载波，要在基站装置或者通信终端装置上安装频率合成器。
频率合成器需要具有短锁定时间以便在间歇接收过程中减小功率消耗。作为一个具有短锁定时间的频率合成器，根据分数N系统(fractionalN system)的频率合成器是已知的，它利用可随时间变化的分频比，控制分频比以使分频比的平均值包括小数(decimal)。
“锁定时间”是指在改变分频比直到电压控制振荡器的输出信号频率收敛到目标频率之后的时间。
在下文中，将利用附图来解释根据分数N系统的传统的频率合成器(在下文中简单地称为“频率合成器”)。图1是表示传统频率合成器结构的方框图。
在图1中，VCO(电压控制振荡器)1根据输入信号的电压振荡频率fvco的信号。第一分频器2根据自分频比控制电路7输入的分频比对VCO1的输出信号的频率fvco分频，并输出频率为fdiv的信号，分频比控制电路7将随后描述。
振荡器3振荡频率为fosc的参考信号。第二分频器4以固定分频比分频参考信号的频率fosc并输出频率为fref的信号。当锁定时，第一分频器2的输出信号的频率fdiv等于第二分频器4的输出信号的频率fref。
相位比较器5将第一分频器2的输出信号的相位与第二分频器4的输出信号的相位进行比较并计算相位差。LPF(低通带滤波器)6将相位比较器5的输出值取平均值并把平均值结果输出到VCO 1。这样把交流分量从相位比较器105的输出值中消除而仅仅把具有直流分量的信号输入到VOC 1。
分频比控制电路7使用第一分频器2的输出信号作为一个时钟来计算输出到第1分频器2的分频比。这时，分频比控制电路7控制该分频比以使分频比是随时间可变的并且该分频比的平均值包括小数。
接下来，将利用图2中的方框图来解释在国际公开No.W092/04766中披露的传统频率合成器中的分频比控制电路7的内部结构。
如图2所示，传统频率合成器中的分频比控制电路7主要由多个级联累加器11、延迟电路12和加法器13来构成，其中延迟电路12延迟从累加器11输出的进位输出信号而加法器13对延迟电路12的输出信号进行相加。
在图2中，分频比控制电路7使用的累加器11的数目是“4”而延迟电路12的数目是“2”，但是如上所述的频率合成器不限制该累加器11的数目和该延迟电路12的数目。
数据K(K：整数)输入到累加器11-1而数据M(M：整数)输入到加法器13。
累加器11-1到11-4的每一个均使用第一分频器2的输出信号作为时钟，对每个时钟的输入数据累加并当该累加结果超过累加器的长度L(L：整数)时输出一个进位输出信号。
当输入进位输出信号时，加法器13向数据M加“1”而当没有输入进位输出信号时不向数据M加任何数。然后，加法器13把该相加的结果输出到第一分频器2作为分频比。
即，分频比在K/L的比率处变成(M+1)，以及在(1-K/L)的比率处变成M。因此，从下面的表示式(1)可获得分频比的平均值Rave：
Rave=(M+1)×K/L+M×(1-K/L)
    =M+K/L…(1)
在此，M，L与K全部都是整数并且K＜L，因此分频比的平均值Rave包括小数。
此外，从下面的表示式(2)可获得VCO 1的输出信号的频率fvco：
fvco=(M+K/L)×fdiv=(M+K/L)×fref…(2)
而且，在VCO 1中作为输出必需的期望的频率间隔fstp与L之间的关系表示在下面的表示式(3)中：
fstp=fref/L…(3)
从上面的表示式(3)可看出，可以通过增加L来增加频率fref。
正如上面表示的，根据分级N系统的频率合成器通过改变在具有与第一分频器2的输出信号的频率fdiv同步的时间的第一分频器2中设置的分频比可以对它的分频比取平均值，因此频率fvco不需要设置为频率fref的整数倍。因此，不考虑VCO 1的输出信号中的期望频率间隔fstp就可以设置高频fref。
因此，可以通过设置高频fref来增加包括频率合成器的PLL的环路增益，使其锁定时间可以缩短。
由于进位输出信号具有周期性以及如果只使用累加器11-1，则会在VCO 1的输出信号上产生不必要的寄生，另外提供累加器11-2至11-4和延迟电路12-1至12-12可抵消周期分量和防止不必要的寄生。
然而，上述的传统频率合成器有一问题，即，根据VCO 1的输出信号的频率fvco，L可以变成K的整数倍，在此情况则产生了不同于上述寄生的寄生。作为一个简单的例子，将说明K=2与L=8的情况。表1示出了对于不同的时钟，累加器11-1到累加器11-4的累加结果。
(表1)
    时钟 累加器11-1 累加器11-2 累加器11-3 累加器11-4
    1     0     0     0     0
    2     2     0     0     0
    3     4     2     0     0
    4     6     6     2     0
    5     0     4     0     2
    6     2     4     4     2
    7     4     6     0     6
    8     6     2     6     6
    9     0     0     0     4
    10     2     0     0     4
    11     4     2     0     4
    12     6     6     2     4
    13     0     4     0     6
    14     2     4     4     6
    15     4     6     0     2
    16     6     2     6     2
    17     0     0     0     0
    18     2     0     0     0
    19     4     2     0     0
    20     6     6     2     0
如表1所示，累加器的累加结果在时钟1和时钟17变成相等，并且产生fref/16的频率分量。此频率分量作为VCO 1的输出信号的寄生出现。为了抑制由此频率分量引起的寄生，必须增加LPF的时间常数，它将导致增加锁定时间。
而且，正如国际公开No.WO92/04766中所述的，为了简化电路，累加器的长度L(=fref/fstp)为2的乘方时是理想的。相反地，上述的传统频率合成器有一个问题，即存在这样的情况：不能选择使fref/fstp成为2的乘方的参考信号频率。
作为对策已有一种设置非常高L(例如，2的24次方)以及从期望频率稍微漂移的频率fvco的方法，但是这种方法将增加电路的规模，结果造成增加功率消耗。
本发明的一个目的是提供具有好的寄生特性、短锁定时间以及小功率消耗的频率合成器和振荡频率控制方法。
本发明通过给进位输出信号加一个随机信号从而随机地改变分频比以及把寄生转换为白噪声来达到上面的目的。
在结合附图对下面实施例说明之后将使本发明的上述和其他目的以及特点更为清楚。
图1是表示传统频率合成器结构的方框图；
图2是表示传统频率合成器中的频分比控制电路的内部结构的方框图；
图3是表示根据本发明的实施例1的频率合成器的结构方框图；
图4是表示根据上面的实施例的频率合成器的分频比控制电路的内部结构方框图；
图5是表示根据上面的实施例的频率合成器的累加器的内部结构方框图；
图6是表示根据本发明的实施例2的频率合成器的结构方框图；
图7是表示根据上面的实施例的频率合成器的第一分频器的内部结构方框图；和
图8是表示根据本发明的实施例3的频率合成器的分频比控制电路的内部结构方框图。
现在参考附图，将在下面详细地解释本发明的实施例。(实施例1)
图3是表示根据本发明的实施例1的频率合成器的结构方框图。
在图3中，VCO(电压控制振荡器)101根据输入信号的电压振荡其频率为fvco的信号。第一分频器102根据来自分频比控制电路107的分频比输入对VCO 101的输出信号的频率fvco进行分频，并输出频率为fdiv的信号，分频比控制电路107将随后描述。
振荡器103振荡其频率为fosc的参考信号。第二分频器104以固定分频比对参考信号的频率fosc进行分频并输出频率为fref的信号。当锁定时，第一分频器102的输出信号的频率fdiv等于第二分频器104的输出信号的频率fref。
相位比较器105比较第一分频器102的输出信号的相位与第二分频器104的输出信号的相位并计算相位差。LPF(低通滤波器)106将相位比较器105的输出值取平均值并把平均值结果输出到VCO 101。这样把交流分量从相位比较器105的输出值中消除而仅仅把具有直流分量的信号输入到VCO 101。
分频比控制电路107使用第一分频器102的输出信号作为时钟来计算输出到第一分频器102的分频比。这时，分频比控制电路107控制该分频比以使分频比是随时间变化的并且该分频比的平均值包括小数。分频比控制电路107的内部结构将随后叙述。
接下来，将解释表示在图3中的频率合成器中的信号流。
由振荡器103产生的频率为fosc的参考信号由第二分频器104以固定分频比进行分频并且输出频率为fref的信号。另一方面，从VCO 101输出的频率为fvco的信号由第一分频器102以由分频比控制电路107控制的分频比进行分频并且输出频率为fdiv的信号。
然后，比较器105计算第一分频器102的输出信号的相位与第二分频器104的输出信号的相位之间的相位差，然后由LPF 106对计算出的相位差求平均值并且将一直流信号(即平均值结果)输出到VCO 101。VCO101根据输入的直流信号的电压来振荡最近控制的频率为fvco的信号。
接下来，利用图4中的方框图解释图3中的分频比控制电路107的内部结构。
如图4所示，分频比控制电路107主要由累加器201、随机信号发生器202以及加法器203构成，累加器201对每个时钟的数据K(K：整数)累加并在溢出时输出一个进位输出信号，随机信号发生器202对每个时钟输出一个随机信号而加法器203把进位输出信号与随机信号加到数据M(M：整数)上并把分频比输出到第一分频器102。
从随机信号发生器202输出的随机信号是“1”或者“-1”并且随机信号的平均值是“0”。随机信号发生器202的结构本身已经是公知的，诸如PN信号发生器之类的。
图5是表示如图4所示的累加器201的内部结构方框图。
如图5所示，累加器201主要由加法器301与锁存器302构成，并且把输入的每个时钟的数据K(K：整数)累加，输出该累加结果并且当该累加结果超过累加器的长度L(L：整数)时，也就是说，当在L/(K×fref)的周期中加法器301溢出时，输出一个进位输出信号到加法器203。
当加法器203将随机信号加到输入数据与进位输出信号之和时，第一分频器102的分频比，即相加结果，随机地改变，因此传统合成器中产生的寄生被转换为白噪声。
这里，由于随机信号的平均值为“0”，所以即使把随机信号加到进位输出信号上，则由进位输出信号的周期决定的分频比也不会受影响。此外，即使随机信号的平均值不是“0”，校正K值也阻止了VCO 101的输出信号频率改变。
因此，通过加入随机信号来把进位输出信号的周期随机化使得寄生电平减小，而不需要增加抑制寄生的LPF 106的时间常数，因此使得缩短锁定时间成为可能。
而且，与现有技术进行比较，使用随机信号发生器可以减少累加器的数目并且不需要延迟器，使得简化频率合成器的结构与减小功率消耗成为可能。(实施例2)
图6是一个表示根据本发明的实施例2的频率合成器的结构方框图。图6中的频率合成器具有和图3相同的组件，但在第一分频器102，第二分频器104和分频比控制电路107之间的位置关系有所不同。
分频比控制电路107根据与实施例1中使用与第二分频器104的输出信号作为时钟的相同过程计算分频比并且把计算的分频比输出到第二分频器104。分频比控制电路107的内部结构与表示在实施例1的图4中的结构相同。
第二分频器104以从分频比控制电路107输入的分频比分频参考信号的频率fosc并输出频率为fref的信号。这里，假设第一分频器102的分频比为N。从下面的表示式(4)可获得VCO 101的输出信号的频率fvco：
fvco=N×fosc÷(M+K/L)…(4)
在上述的表示式(4)中，根据需要通过改变M、K的值来产生任意的频率fvco是可能的。因此，把第一分频器102的分频比N设置为一个固定值是可能的。
第一分频器102根据固定分频比分频VCO 101的输出信号的频率fvco并输出频率为fdiv的信号。
图7是一个表示根据该实施例的频率合成器的第一分频器102的内部结构实例的方框图。图7表示由2分分频器501到507级联组成的、产生分频比N=128的第一分频器102的结构。因此，在第一分频器102中，后面的2分分频器具有较低频率，因此具有较小功率消耗。
而且，设置高频fref可以增加包括频率合成器的PLL的环路增益，因此使它可能缩短锁定时间。
这里，假定如图2所示的那样配置分频比控制电路107。分频比从M+8变化到M-7，M-7必须＞0，因此分频比M至少为8。
一般说来，TCXO用于振荡器103，它是参考信号源并且它的频带固定在10MHz频带，因此如果第二分频器104的分频比很大，设置高频fref从而防止缩短锁定时间是不可能的。
另一方面，假设分频比控制电路107具有如图4所示的结构。由于分频比从M+2变化到M-1而M-1＞0，则平均的分频比M最小值为2。
即，通过配置如图4所示的分频比控制电路107来减小第二分频器104的分频比是可能的，因此使得设置高频fref并缩短锁定时间成为可能。(实施例3)
图8是一个表示根据本发明的实施例3的频率合成器的分频比控制电路107的内部结构方框图。频率合成器的全部结构与表示在实施例1的图4中的结构相同。在图8的分频比控制电路107中，与图4中相同的组件使用相同的标号并且省略它们的解释。
与图4相比较，图8中的分频比控制电路107采用以第一随机信号发生器601与第二随机信号发生器602代替随机信号发生器201，并增加了分配器603与选择器604的结构。
第一随机信号发生器601与第二随机信号发生器602产生位长互不相同的随机信号。
分配器603根据来自外部的控制信号把一个时钟信号输出到第一随机信号发生器601或者第二随机信号发生器602。
选择器604根据来自外部的控制信号把从第一随机信号发生器601或者第二随机信号发生器602输入的随机信号输出到加法器203。
随机信号的位长越长，白噪声遍及的频带就越宽，减小了寄生电平。然而，另一方面，增加随机信号的位长需要增加随机信号发生器电路的规模，这导致功率消耗增加。
需要的寄生与噪声特性的抑制总量取决于使用频率合成器的系统变化，而随机信号的最佳位长取决于有关系统的权衡。
根据图8所示的实施例的频率合成器允许来自外部的控制信号改变随机信号的位长，提供一个比实施例1更高水平的总的目的。
为了说明简短起见，此实施例采用选择两种随机信号的结构，但是本发明不限于此，只要是允许控制信号改变位长的任意结构都是可接受的。
另一方面，寄生频率可以依据数据K的值而变化，这是因为寄生频率由累加器201输出的进位输出信号的周期决定。即，对于VCO 101的输出信号的每个频率，存在由权衡决定的一个最佳位长。根据VCO 101的输出信号的频率来改变随机信号的位长使得对于每个频率来说把功率消耗减小到必要的最小值成为可能。
上面的实施例的频率合成器可以安装在一个无线电通信系统中的基站装置或者通信终端装置上。在这个时候，特别需要频率合成器保证在发射期间的寄生特性并减小接收期间的功率消耗。即，对于发射和对于接收所要求的性能是不同的，因此在时分多路复用通信中改变发射时隙和接收时隙的随机信号的位长而将作为一个整体的无线通信系统中基站装置或者通信终端装置的功率消耗降低到一个必需的最小值是可能的。
此外，上述实施例的频率合成器可以安装在一个无线电通信系统中的基站装置或者通信终端装置上。在诸如蜂窝电话之类的移动式无线装置中装备本发明的频率合成器特别不需要确保长的锁定时间，使得在间歇接收期间减小操作时间比以及延长待机时间成为可能。本发明还可以减小功率消耗并从而增加会话时间。
如上所述，本发明的频率合成器以及振荡频率控制方法通过向进位输出信号增加一个随机信号来随机地改变分频比，把寄生转换为白噪声并且从而可以最佳地保持寄生特性，缩短锁定时间并减小功率消耗。
本发明不限于上面描述的实施例，并且不偏离本发明范围的情况下可对本发明作出各种变化和修改。
本申请是基于1999年10月29日申请的日本专利申请No.平11-308132，在此处特意引用其整个内容供参考。

Claims (14)

1．一种频率合成器，包括：
电压控制振荡装置，用于相应于先前产生的第一信号的电压振荡第二频率的信号；
第一分频装置，用于分频所述第二信号的频率并输出第三信号；
第二分频装置，用于分频参考信号的频率并输出第四信号；
相位比较装置，用于从所述第三信号与所述第四信号之间的相位差产生第一信号并输出第一信号到所述电压控制振荡装置；以及
分频比控制装置，用于控制分频比以使分频比随时间随机地变化并且分频比的平均值包括小数。
2．根据权利要求1所述的频率合成器，其中分频比控制装置包括：
累加器，当第一输入数据的累加值超过一个预定值时产生进位输出信号；
随机信号发生装置，用于产生其值随机地变化的随机信号；以及
加法装置，用于把所述进位输出信号与所述随机信号加到第二输入数据上，输出所述加法装置的相加结果作为分频比。
3．根据权利要求2所述的频率合成器，其中分频比控制装置包括位长控制装置，用于可变地控制随机信号的位长。
4．根据权利要求3所述的频率合成器，其中分频比控制装置包括具有互不相同的位长的多个随机信号发生装置，位长控制装置选择所述多个随机信号发生装置之一并把时钟信号分配给选定的随机信号发生装置。
5．根据权利要求3所述的频率合成器，其中位长控制装置根据电压控制振荡装置输出信号的频率可变地控制随机信号的位长。
6．根据权利要求3所述的频率合成器，其中位长控制装置使用发射时隙与接收时隙来可变地控制随机信号的位长。
7．根据权利要求1所述的频率合成器，其中分频比控制装置向第一分频装置输出分频比并且所述第一分频装置利用从所述分频比控制装置输出的分频比分频第二信号的频率。
8．根据权利要求1所述的频率合成器，其中分频比控制装置向第二分频装置输出分频比并且所述第二分频装置利用从所述分频比控制装置输出的分频比分频参考信号的频率。
9．根据权利要求8所述的频率合成器，其中第一分频装置包括多个级联分频器。
10．一个装备有频率合成器的基站装置，所述频率合成器包括：
电压控制振荡装置，用于相应于先前产生的第一信号的电压振荡第二频率的信号；
第一分频装置，用于分频所述第二信号的频率并输出第三信号；
第二分频装置，用于分频参考信号的频率并输出第四信号；
相位比较装置，用于从所述第三信号与所述第四信号之间的相位差产生第一信号并把第一信号输出到所述电压控制振荡装置；以及
分频比控制装置，用于控制分频比以使分频比随时间随机地变化并且分频比的平均值包括小数。
11．一个装备有频率合成器的通信终端装置，所述频率合成器包括：
电压控制振荡装置，用于相应于先前产生的第一信号的电压振荡第二频率的信号；
第一分频装置，用于分频所述第二信号的频率并输出第三信号；
第二分频装置，用于分频参考信号的频率并输出第四信号；
相位比较装置，用于从所述第三信号与所述第四信号之间的相位差产生第一信号并把第一信号输出到所述电压控制振荡装置；以及
分频比控制装置，用于控制分频比以使分频比随时间随机地变化并且分频比的平均值包括小数。
12．一种分频比控制方法，包括步骤：
当第一输入数据的累加值超过一个预定值时产生一个进位输出信号；
产生其值随机地改变的随机信号；以及
通过把所述进位输出信号与所述随机信号加到第二输入数据产生分频比。
13．一种振荡频率控制方法，包括步骤：
相应于第一信号的电压振荡第二频率的信号；
基于使用根据权利要求12的分频比控制方法产生的分频比通过分频所述第二信号的频率输出第三信号；
基于固定分频比通过分频参考信号的频率输出第四信号；以及
从所述第三信号与所述第四信号之间的相位差产生第一信号。
14．一种振荡频率控制方法，包括步骤：
相应于第一信号的电压振荡第二频率的信号；
基于固定分频比通过分频所述第二信号的频率输出第三信号；
基于使用根据权利要求12的分频比控制方法产生的分频比，通过分频一个参考信号的频率输出第四信号；以及
从所述第三信号与所述第四信号之间的相位差产生下一个第一信号。
CNB001348876A 1999-10-29 2000-10-29 频率合成器和振荡频率控制方法 Expired - Fee Related CN1172446C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP30813299A JP2001127632A (ja) 1999-10-29 1999-10-29 周波数シンセサイザ及び発振周波数制御方法
JP308132/1999 1999-10-29

Publications (2)

Publication Number Publication Date
CN1297286A true CN1297286A (zh) 2001-05-30
CN1172446C CN1172446C (zh) 2004-10-20

Family

ID=17977278

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001348876A Expired - Fee Related CN1172446C (zh) 1999-10-29 2000-10-29 频率合成器和振荡频率控制方法

Country Status (5)

Country Link
US (1) US6566964B1 (zh)
EP (1) EP1098433B1 (zh)
JP (1) JP2001127632A (zh)
CN (1) CN1172446C (zh)
DE (1) DE60025873T2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110120811A (zh) * 2018-02-06 2019-08-13 长沙泰科阳微电子有限公司 一种分路实现高速数据累加电路

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1271792A1 (en) * 2001-06-25 2003-01-02 Motorola, Inc. Low leakage local oscillator system
JP4493887B2 (ja) * 2001-08-03 2010-06-30 セイコーＮｐｃ株式会社 フラクショナルｎ周波数シンセサイザ及びその動作方法
JP3901607B2 (ja) * 2002-07-23 2007-04-04 日本電気株式会社 信号処理装置及び非整数分周器並びにこれを用いたフラクショナルｎ−ｐｌｌシンセサイザ
US7437393B2 (en) 2002-07-23 2008-10-14 Nec Corporation Signal processing apparatus, non-integer divider, and fractional N-PLL synthesizer using the same
US6952125B2 (en) * 2002-10-25 2005-10-04 Gct Semiconductor, Inc. System and method for suppressing noise in a phase-locked loop circuit
CN1521593B (zh) * 2003-01-30 2010-05-26 义隆电子股份有限公司 程序化分频装置
KR100546388B1 (ko) * 2003-10-17 2006-01-26 삼성전자주식회사 무선 통신 시스템의 다중-대역 송수신기
US7424271B2 (en) * 2003-12-04 2008-09-09 Via Technologies Inc. Multi-mode and multi-band RF transceiver and related communications method
WO2006120746A1 (ja) * 2005-05-12 2006-11-16 Mitsubishi Denki Kabushiki Kaisha Ｐｌｌ回路およびその設計方法
JP5517033B2 (ja) * 2009-05-22 2014-06-11 セイコーエプソン株式会社 周波数測定装置
JP5582447B2 (ja) * 2009-08-27 2014-09-03 セイコーエプソン株式会社 電気回路、同電気回路を備えたセンサーシステム、及び同電気回路を備えたセンサーデバイス
JP5815918B2 (ja) * 2009-10-06 2015-11-17 セイコーエプソン株式会社 周波数測定方法、周波数測定装置及び周波数測定装置を備えた装置
JP5876975B2 (ja) * 2009-10-08 2016-03-02 セイコーエプソン株式会社 周波数測定装置及び周波数測定装置における変速分周信号の生成方法
TWI424305B (zh) * 2010-04-08 2014-01-21 Via Telecom Co Ltd 時脈產生器、時脈產生方法、與行動通訊裝置
JP5883558B2 (ja) 2010-08-31 2016-03-15 セイコーエプソン株式会社 周波数測定装置及び電子機器
TWI458264B (zh) * 2011-03-09 2014-10-21 Novatek Microelectronics Corp 轉換頻率合成器的寄生基調為雜訊之頻率合成器及頻率合成方法
DE102012009868B4 (de) * 2011-12-02 2018-03-01 Krohne Messtechnik Gmbh Frequenzsynthesizer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5014231A (en) * 1987-11-23 1991-05-07 Hughes Aircraft Company Randomized digital/analog converter direct digital synthesizer
US5070310A (en) 1990-08-31 1991-12-03 Motorola, Inc. Multiple latched accumulator fractional N synthesis
US5305362A (en) * 1992-12-10 1994-04-19 Hewlett-Packard Company Spur reduction for multiple modulator based synthesis
US5825253A (en) * 1997-07-15 1998-10-20 Qualcomm Incorporated Phase-locked-loop with noise shaper
US5777521A (en) * 1997-08-12 1998-07-07 Motorola Inc. Parallel accumulator fractional-n frequency synthesizer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110120811A (zh) * 2018-02-06 2019-08-13 长沙泰科阳微电子有限公司 一种分路实现高速数据累加电路

Also Published As

Publication number Publication date
EP1098433A3 (en) 2004-03-17
JP2001127632A (ja) 2001-05-11
CN1172446C (zh) 2004-10-20
EP1098433A2 (en) 2001-05-09
US6566964B1 (en) 2003-05-20
DE60025873D1 (de) 2006-04-20
EP1098433B1 (en) 2006-02-08
DE60025873T2 (de) 2006-07-20

Similar Documents

Publication Publication Date Title
CN1172446C (zh) 频率合成器和振荡频率控制方法
CN1199355C (zh) 频率综合器
CN1197249C (zh) Σδ调制器控制的锁相环电路和相关的方法
CN100342651C (zh) 改进后的具有减小的抖动的分频器和基于它的发射器
CN1087525C (zh) 发送机和收发机
CN1118979C (zh) 自动频率控制电路
CN1890881A (zh) △－σ型分数分频pll频率合成器
CN1256803C (zh) 使用共享基准振荡器的多模式无线通信设备
CN1202042A (zh) 环路状态受控的多频带锁相环频率合成器
CN1172444C (zh) 具有两个反馈环路的时钟倍增器
CN1665140A (zh) 双点调制式调频装置、无线发送装置和无线通信装置
CN1574641A (zh) 使用可进行高精度频率调制的谱扩散方式的时钟发生电路
CN101034885A (zh) 产生低电磁干扰的时钟信号的方法及系统
CN1650523A (zh) 具有噪声成形高频脉动的∑－△调制器控制的锁相环
CN105577178A (zh) 一种宽带低相位噪声Sigma-Delta锁相环
CN1841936A (zh) 通信用半导体集成电路
EP1748559A1 (en) Automatic frequency control loop circuit
CN1108017C (zh) 直接转换接收机及其接收数据的方法
US8045674B2 (en) Method and system for use of TSPC logic for high-speed multi-modulus divider in PLL
CN1147991C (zh) 产生发射频率的电子电路装置
CN1115522A (zh) 锁相环合成器及其控制方法
CN101256229A (zh) 接收设备
CN1378343A (zh) Pll电路的模式转换方法和pll电路的模式控制电路
CN1148887C (zh) 无线电电路装置和无线电通信设备
CN1839549A (zh) Pll电路的σ△调制器

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041020

Termination date: 20131029