CN101213752B - 半导体器件及使用该半导体器件的无线电路装置 - Google Patents
半导体器件及使用该半导体器件的无线电路装置 Download PDFInfo
- Publication number
- CN101213752B CN101213752B CN200680024463.5A CN200680024463A CN101213752B CN 101213752 B CN101213752 B CN 101213752B CN 200680024463 A CN200680024463 A CN 200680024463A CN 101213752 B CN101213752 B CN 101213752B
- Authority
- CN
- China
- Prior art keywords
- frequency
- mentioned
- pass filter
- signal
- band pass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 230000001105 regulatory effect Effects 0.000 claims description 19
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 4
- 238000011002 quantification Methods 0.000 abstract 1
- 230000000052 comparative effect Effects 0.000 description 15
- 230000005540 biological transmission Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 230000009471 action Effects 0.000 description 8
- 230000010363 phase shift Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000003750 conditioning effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000013139 quantization Methods 0.000 description 3
- 230000002194 synthesizing effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000003245 working effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/30—Circuits for homodyne or synchrodyne receivers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transmitters (AREA)
- Transceivers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
本发明的半导体器件具备：具备：信号源(7)，输出预定频率的信号；分频器(15)，输入上述信号源的输出信号，可将该输出信号切换为2种以上的分频比；Δ-∑调制器(16)，控制上述分频器的分频比；及带通滤波器(17)，输入上述分频器的输出；按照由上述Δ-∑调制器控制的分频比，对上述分频器的输入信号的频率进行分频，通过上述带通滤波器衰减在上述分频器的输出中出现的由上述Δ-∑调制器产生的量化噪声。
Description
技术领域
本发明涉及能够以简单的结构根据信号源的输出信号制作预定频率的信号的半导体器件及使用该半导体器件的无线电路装置。
背景技术
图14表示现有的无线电路装置的简化的结构例。由天线1接收的信号经由天线共用器2，仅将希望的接收频带输入到低噪声放大器3。由低噪声放大器3放大的信号输入到正交解调器4。在正交解调器4中，利用从接收PLL电路100b供给的本地信号(频率f2)及通过90°移相器5将其移相的信号进行正交解调，得到除去了载波成分的基带信号I/Q。
接收PLL电路100b由电压控制振荡器101、低通滤波器102、移相检测器103及分频器104b构成，输出将TCXO(Temperature ControlledCrystal Oscillator)105的输出信号的频率和分频器104b的分频比B相乘的频率f2的信号。
并且，在发送侧的正交调制器106中，将从发送PLL电路100a供给的本地信号(频率f1)及通过90°移相器107对其进行移相的信号构成的载波信号，根据基带信号I/Q进行调制后输出。正交调制器106的输出被功率放大器10放大，向天线共用器2供给。通过天线共用器2，向天线1仅传输希望的发送频带。
发送PLL电路100a与接收PLL电路100b同样，由电压控制振荡器101、低通滤波器102、移相检测器103、及分频器104a构成，输出将TCXO105的输出信号的频率和分频器104a的分频比A相乘的频率f1的信号。
并且，与发送PLL电路100a、接收PLL电路100b一起，配合希望的频率即频道设定分频比A、分频比B。
因此，为了以较精细的频率间隔高精度地得到使用了PLL电路的频率合成装置的输出频率，使用了Δ-∑调制器(还称为“∑-Δ变频器”)的结构例如记载在专利文献1中。这是通过周期性地改变分频，从而作为平均数据实现小数点以下的精度的分频的方法。为了使分频周期性地变化，利用Δ-∑调制器。
在专利文献1中还记载有可以在供给Δ-∑调制器的小数部控制用的数据上附加调制成分的结构(参照专利文献1、图17)。由此，利用了PLL电路的频率合成装置生成本地信号的同时还通过基带信号I/Q进行调制，得到兼有正交调制器的结构。
专利文献1：(日本)特开2001-237709号公报
非专利文献1：“A17-bit Oversampling D-to-A Conversion TechnologyUsing Multistage Noise Shaping”，IEEE JOURNAL OF SOLID-STATECIRCUITS，VOL，24，NO.4，AUGUST1989，P971 Fig.4
在随着便携式电话的急速进步一起小型化、高集成化、低成本化的无线电路装置中，进一步加速该要求是现状。但是，在现有的结构中，同时进行发送及接收的无线电路装置的情况下，发送及接收分别需要专用的PLL电路。在PLL电路中，由于使用很多晶体管尺寸的微细化困难的双极性晶体管，所以减小芯片面积有限，成为低成本的削减的障碍。
另一方面，在专利文献1记载的结构中，由Δ-∑调制器控制的分频在PLL环内使用，仍然需要发送和接收中分别专用的PLL电路。
发明内容
本发明的目的在于提供一种半导体器件，通过削减了芯片面积的简单的结构，将1个信号源输出的信号变换成预定频率的信号，能够容易地对应于多个预定频率的信号的供给。此外，其目的还在于，提供一种通过使用这种半导体器件而具有简洁的结构的无线电路装置。
本发明的半导体器件的特征在于，具备：信号源，输出预定频率的信号；分频器，输入上述信号源的输出信号，可将该输出信号切换为2种以上的分频比；Δ-∑调制器，控制上述分频器的分频比；带通滤波器，输入上述分频器的输出；及频率检测器，检测从上述信号源向上述分频器输入的输入信号频率；按照由上述Δ-∑调制器控制的分频比，对上述分频器的输入信号的频率进行分频，通过上述带通滤波器衰减在上述分频器的输出中出现的由上述Δ-∑调制器产生的量化噪声，并且根据上述频率检测器的检测输出来调节上述分频器的分频比。
本发明的无线电路装置的特征在于，具备：信号源，输出预定频率的信号；分频器，输入上述信号源的输出信号，可将该输出信号切换为2种以上的分频比；Δ-∑调制器，控制上述分频器的分频比；及带通滤波器，输入上述分频器的输出；按照由上述Δ-∑调制器控制的分频比，对上述分频器的输入信号的频率进行分频，并通过上述带通滤波器衰减在上述分频器的输出中出现的由上述Δ-∑调制器产生的量化噪声；将上述带通滤波器的输出信号用作载波。
根据上述结构，通过具备Δ-∑调制器的分频器对一个PLL输出进行分频，分频时产生的Δ-∑噪声，通过使分频器的输出经过带通滤波器而衰减，所以能够用削减了芯片面积的简单的结构来供给多个预定频率的优质的信号。
附图说明
图1是表示本发明的实施方式1的无线电路装置的结构的框图。
图2是表示构成该无线电路装置的分频器及Δ-∑调制器的第一结构例的电路图。
图3是表示该分频器及Δ-∑调制器的工作的图。
图4是表示构成该无线电路装置的分频器及Δ-∑调制器的第二结构例的电路图。
图5是表示该分频器及Δ-∑调制器的工作的图。
图6是表示用于说明该无线电路装置的动作的频谱的图。
图7是表示构成该无线电路装置的带通滤波器的第一结构例的电路
图8是表示构成该无线电路装置的带通滤波器的第二结构例的电路图。
图9是表示构成该无线电路装置的中心频率调节部的第一结构例的框电路图。
图10是表示构成该无线电路装置的中心频率调节部的第二结构例的框电路图。
图11是表示实施方式1的无线电路装置的其它结构的框图。
图12是表示本发明的实施方式2的无线电路装置的结构的框图。
图13是表示本发明的实施方式3的无线电路装置的结构的框图。
图14是表示现有的无线电路装置的结构的框图。
符号说明
1天线
2天线共用器
3低噪声放大器
4正交解调器
590°移相器
6接收用信号生成电路
7PLL电路
8TCXO
9发送用信号生成电路
10功率放大器
11相位检测器
12低通滤波器
13电压控制振荡器
14分频器
15分频器
16Δ-∑调制器
17、17a、17bBPF(带通滤波器)
18、18a、18b中心频率调节部
20双模分频器
21Δ-∑调制器
22、36加法器
23、28、37、45延迟电路
24、25、34、42积分器
26、35、43量化器
27、30、38、39、46乘法器
29、33、40、41减法器
31三模分频器
32Δ-∑调制器
44微分电路
50、54DA变换器
51振幅检测电路
52比较器
53、58控制电路
55第一计数器
56第二计数器
57相位比较器
58控制电路
59正交变换器
60频率检测部
61第一分频比校正部
62第二分频比校正部
63固定分频器
100a发送PLL电路
100b接收PLL电路
101电压控制振荡器
102低通滤波器
103移相检测器
104a、104b分频器
105TCXO
106正交调制器
10790°移相器
f1发送本地信号
f2接收本地信号
fDin分频器输入信号
fDout分频器输出信号
具体实施方式
在本发明的半导体器件中，优选还具备调节上述带通滤波器的频率特性的频率特性调节部，上述频率特性调节部调节上述带通滤波器的频率特性，以便相对于从上述分频器输入的信号成为预定的状态。
在上述带通滤波器中可以使用LC谐振器。
此外，在上述LC谐振器中可以使用电压控制可变电容。
此外，可以是上述频率特性调节部基于上述分频器的输出信号的振幅来调节上述带通滤波器的频率特性。
此外，可以是上述频率特性调节部基于上述分频器的输出信号的频率来调节上述带通滤波器的频率特性。
另外，可以是上述频率特性调节部在被输入调节命令的情况以外，在上述分频器的输出信号的振幅成为设定的值以下、或者上述分频器的输出信号的频率偏离所设定的频率的情况下工作。
此外，还具备检测向上述分频器输入的输入信号频率的频率检测器，根据该检测输出来调节上述分频器的分频比。
优选还具备调节上述带通滤波器的频率特性的频率特性调节部，上 述频率特性调节部调节上述带通滤波器的频率特性，以便相对于从上述分频器输入的信号成为预定的状态。
另外，可以构成为使由上述Δ-∑调制器控制的上述分频器的分频比具有调制成分。
此外，可以是具备多组变频部，该变频部包括上述分频器、上述带通滤波器及上述Δ-∑调制器；将来自一个上述信号源的输出信号分别供给上述多组变频部。
在以上的结构的半导体器件或无线电路装置中，可以是在上述分频器和带通滤波器之间具备固定分频器，通过上述带通滤波器衰减在上述固定分频器的输出中出现的由上述Δ-∑调制器产生的量化噪声。
以下，参照附图具体说明本发明的实施方式。
(实施方式1)
参照图1说明本发明的实施方式1的无线电路装置的结构。用天线1接收的信号经由天线共用器2，仅将期望的接收频带输入到低噪声放大器3。由低噪声放大器3放大的信号输入到正交解调器4。在正交解调器4中，利用从接收用信号生成电路6供给的接收本地信号(频率f2)及通过90°移相器将其移相的信号进行正交解调，得到除去了载波成分的基带信号I/Q。
接收用信号生成电路6对从PLL电路7供给的频率f3的信号进行分频，生成频率f2的接收本地信号，向正交解调器4供给。
PLL电路7对TCXO8的输出信号进行分频生成频率f3的信号，向上述的接收用信号生成电路6、及后述的发送用信号生成电路9供给。
发送用信号生成电路9对从PLL电路7供给的频率f3的信号进行分频的同时输出调制的信号。即，发送用信号生成电路9生成本地信号的同时，兼用作图14所示的现有例子的正交调制器106的功能。图14所示的正交调制器106具备与所输入的I/Q的信号对应的相位调制和将该信号承载于高频信号即本地信号上的功能。为了使发送用信号生成电路9 具有该功能，构成为可以在分频比上施加调制成分。发送用信号生成电路9的输出向功率放大器10输出，被放大的发送信号向天线共用器2供给。通过天线共用器2仅将希望的发送频带传输到天线1。
接着，更详细地说明上述各要素电路。
PLL电路7包括相位检测器11、低通滤波器12、电压控制振荡器13、及分频器14。通过相位检测器11检测TCXO8输出的基准信号和用分频器14对电压控制振荡器13的输出信号进行分频的信号的频率及相位差，向低通滤波器12传输与其对应的电压或电流的输出信号。在低通滤波器12中，仅通过所输入的信号的低频成分，向电压控制振荡器13仅传输直流信号。电压控制振荡器13输出与所输入的直流信号对应的频率。通过这种控制，PLL输出信号的频率f3成为在TCXO8的频率上乘以设定在分频器4上的分频比Y的频率。
接着，对发送用信号生成电路9及接收用信号生成电路6进行说明。各基本结构及功能相同，分别根据所输入的分频比X1、分频比X2仅对PLL输出信号(f3)进行分频，但是该分频比具有包含有小数点的特征。
发送用信号生成电路9包括分频器15、Δ-∑调制器16、BPF(带通滤波器)17及中心频率调节部18。从PLL电路7向分频器15供给频率f3的信号。通过Δ-∑调制器16，基于分频率X控制分频器15的分频比。分频器15的输出信号通过BPF17输出为频率f1的信号。分频器15的输出信号同时还供给到Δ-∑调制器16，用作工作时钟。BPF17的中心频率由中心频率调节部18调节。在接收用信号生成电路6中也是同样的结构。
接收用信号生成电路6生成向正交解调器4输出的接收本地信号(频率f2)。因此，分频比X2是将PLL输出信号(f3)用希望的频道的频率f2相除的值。在PLL输出信号(f3)或作为希望的频道的频率f2不变的情况下，分频比X2不需要变更。相对于此，发送用信号生成电路9能够兼有调制器的功能，这时，为了使其具有与所输入的发送信号对应的调制和将该信号承载于高频信号即本地信号的功能，例如如专利文献1所 示的频率合成装置那样，在输入到Δ-∑调制器16的分频比X1上附加调制成分。
但是，本实施方式的发送用信号生成电路9具有与专利文献1记载的装置不同的结构。在专利文献1中，在PLL环内使用由Δ-∑调制器控制的分频器，相对与此，在本实施方式中，不在PLL环内使用由Δ-∑调制器控制的分频器。即，将从PLL电路7输出的信号可以进一步用发送用信号生成电路9进行分频。对于接收用信号生成电路6也是同样。其结果，与专利文献1的结构相比，能够得到不需要在发送和接收中使用分别专用的电压控制振荡器、且在选择频率频道时能够使频道切换时间几乎成为零的优点。此外，代之需要的电路的大部分由CMOS电路形成，所以芯片尺寸的削减和高集成化容易。
此外，在图14所示的现有例子中，发送和接收的本地信号的相位噪声特性和其响应性即频道切换时间是折衷选择的关系，但根据本实施方式，通过切换分频器15的分频比来选择频率频道，所以频道切换时间几乎成为零，对相位噪声特性不造成影响。
接着，更详细地说明发送用信号生成电路9和接收用信号生成电路6的结构及内部工作。发送用信号生成电路9及接收用信号生成电路6均是同样的结构及功能，所以对发送用信号生成电路9进行说明。
首先，参照图2及3，说明图1所示的分频器15及Δ-∑调制器16的第一具体结构例。图2是表示分频器及Δ-∑调制器的结构的电路框图。图3表示Δ-∑调制器的工作。
在该结构例中，将双模分频器20用作分频器15，将专利文献1记载的结构的Δ-∑调制器21用作Δ-∑调制器16。双模分频器20对与图1的f3对应的输入频率(fDin)进行分频，得到输出频率(fDout)(向图1的BPF17供给)。该分频比能够选择n和n+1(n是整数值且恒定值)中的任一个，该控制通过Δ-∑调制器21进行。
Δ-∑调制器21包括加法器22、延迟电路23、28、积分器24、25、量化器26、乘法器27、30及减法器29。向加法器22输入小数部的数据 K，向乘法器30输入量化步骤L。
在Δ-∑调制器21的输出b(t)为“0”时，将分频比设为n，输出b(t)为“1”时，将分频比设为n+1。该条件下，若考虑在L次内仅k次将分频比设为n+1的情况，则(n+1)×K+n(L-K)成为总分频比。并且，相当于1次的平均分频比为n+(K/L)。这样，得到小数点分频比(K/L)。
在图3的表中，在以横向表示的动作时钟的各定时的每一个示出以纵向表示的图2的各要素中的信号的状态。该表表示K＝3，L＝32的情况的动作，Δ-∑调制器21的输出b(t)在32次内成为3次“1”。并且，由图2的结构得到的频率的最小分辨率成为输入频率(fDin)×(1/L)，还取决于输入频率(fDout)。但是，在本实施方式的无线电路装置中，输入频率(fDin)恒定。即，可知若固定L的值，使上述的频率的最小分辨率成为无线系统的频道间隔以下，将K配合希望的频道进行变更使用，则较好。若使L的值较大，则频率的最小分辨率上升，但是Δ-∑调制器21内部的运算器的位数增加，会增加消耗电流，所以优选(频率频道间隔)＝(频率的最小分辨率)。
接着，参照图4及图5说明图1所示的分频器15及Δ-∑调制器16的第二具体结构例。图4是表示分频器及Δ-∑调制器的结构的框电路图。图5表示Δ-∑调制器的工作。在该结构例中，将三模分频器31用作分频器15，将称为MASH的电路形式的Δ-∑调制器32用作Δ-∑调制器16(参照非专利文献1)。基本动作与第一结构例相同。
三模分频器31能够设定n-1、n、及n+1(n是整数值且恒定值)的3个分频比。Δ-∑调制器32包括减法器33、40、41、加法器36、延迟电路37、45、积分器34、42、量化器35、43、乘法器38、39、46及微分电路44。向减法器33输入小数部分的数据K，向乘法器38、39、46输入量化步骤L。
这里，在Δ-∑调制器32的输出b(t)为“-1”时，将分频比设为n-1；输出b(t)为“0”时，将分频比设为n；输出b(t)为“1”时，将分频比设为n+1。图5的表对于以横向表示的工作时钟的各定时的每一个示 出以纵向表示的图4的各要素中的信号的状态。该表表示K＝3、L＝32的情况下的动作，Δ-∑调制器32的输出b(t)在32次中5次成为“-1”，8次成为“1”，余下的成为“0”。因此，总分频比成为(n-1)×5+n×(32-5-8)+(n+1)×8＝32×n+3。并且，相当于一次的平均分频比用32除，成为n+(3/32)。即，与第一结构例同样，能够得到小数点分频比(K/L)。
接着，参照图6说明本实施方式中的使用的BPF17(参照图1)的通过特性。图6表示分频器15的输出信号的频谱。分频器15的输出信号中存在专利文献1的图18所示的Δ-∑调制器特有的量化噪声。在最接近于分频器15的输出信号的频率中产生的量化噪声，在Δ-∑调制器16的时钟频率的一半失谐的频率上出现最大功率点。即，成为模前置分频器(modulus prescaler)的输出频率的一半。并且，图6的模轴上出现的“fL”表示在无线系统中使用的最低的频率，“fC”同样表示中心频率，“fH”同样表示最高的频率。在本实施方式中使用的BPF17用于衰减该Δ-∑调制器16的量化噪声的目的。将该所要求的通过特性在图中以点划线示出。利用该通过特性仅衰减量化噪声，可以仅接收希望的频率，用作发送本地信号及发送调制信号。
图7、8中，作为本实施方式的BPF17的第一及第二结构例，示出BPF17a、17b。要得到上述那样的衰减特性，使用采用了LC共振电路的带通滤波器。即，BPF17a、17b包括电容C1、电压可变电容C2、电感器L1、电阻R1、R2。其理由是因为具有如下特征：1)可集成在半导体上，2)得到充分的衰减量，3)仅由无源元件构成，所以不消耗电流，4)容易形成用于吸收通过特性的中心频率偏差的调节电路。
图中的滤波器输入是分频器15的输出信号。并且，滤波输出向正交解调器4或功率放大器10供给，用作接收、发送本地信号及发送调制信号。并且，fc调节信号是来自中心频率调节部18的控制信号，向电压可变电容C2传输。这是为了防止因LC共振电路的偏差而使BPF17a、17b的中心频率偏移。并且，第一及第二结构例不同点是并联还是串联，但是使用共振频率下阻抗成为极大或极小的LC共振电路的这一点相同。
接着，说明本实施方式的中心频率调节部18。如上所述，因为LC共振电路的偏差等而使BPF17的中心频率偏移，或不能充分衰减包含在分频器15的输出中的Δ-∑调制器16的量化噪声。因此，需要调节BPF17的中心频率。
图9表示第一结构例的中心频率调节部18a。该中心频率调节部18a包括：输出用于调节BPF17的共振频率的fc调节信号的DA变换器50，将BPF17的输出信号的振幅电平变换成直流电压的振幅检测电路51，比较振幅检测电路51的输出即直流电压和基准电压(Vref)的比较器52，及根据比较器52的比较结果控制DA变换器50的控制电路53。
对该中心频率调节部18a的调节的动作进行说明。首先，向IC接通电源时，向控制电路53输入调节命令。从控制电路53向DA变换器50输入最小的值。接着，控制电路53确认比较器52的比较结果。接着，从控制电路53向DA变换器50输入大1阶的值。接着，控制电路53确认比较器52的比较结果。这样，将DA变换器50的值每次增大1阶的同时，继续确认比较器52的比较结果。其结果，BPF17的中心频率随着来自DA变换器50的fc调节信号变化，作为振幅检测电路51的输出即直流电压，仅在分频器15输出的中心频率和BPF17的中心频率大致一致的期间，超过基准电压(Vref)。
即，比较器52的输出持续“L”的期间以后，持续“H”的期间，再持续“L”的期间。控制电路53输出及保持将该比较器的52的输出从“L”变化为“H”时的DA变换器50的值、和比较器52的输出从“H”变化为“L”时的DA变换器50的值相加后除以2的值，从而使分频器15输出的中心频率和BPF17的中心频率一致。
另外，在接通电源时以外，比较器52的输出降为“L”时，设为比电源接通时的调节结果即DA变换器50的值大1阶的值，并确认比较器52的比较结果，接着，设为比电源接通时的调节结果即DA变换器50的值小1阶的值，并确认比较器52的比较结果。接着，电源接通时的调节结果即DA变换器50的值大2阶的值，并确认比较器52的比较结果，接 着，电源接通时的调节结果即DA变换器50的值小2阶的值，并确认比较器52的比较结果。这样，以电源接通时的调节结果即DA变换器50的值为中心变化，到比较器52的输出成为“H”为止重复同样的动作。由此，能够缩短调节时间的同时进行调节。
并且，在BPF17的输出中，优选插入限幅放大器。所谓限幅放大器具有当输入规定的输入电平以上的振幅时限幅放大器输出振幅不变动的特性。其结果，即使带通滤波器的输出振幅略微下降，限制放大器的输出电平也不产生变动，所以即使电源接入时以外，比较器52的输出降为“L”的情况下，也可以调节BPF17的中心频率的同时进行发送及接收。
接着，参照图10说明第二结构例的中心频率调节部18b。该中心频率调节部18b包括：输出用于调节BPF17的LC共振频率的DA变换器54，对BPF17的输出信号的频率进行分频的第一计数器55，对TCXO8的频率进行分频的第二计数器56，比较第一计数器55和第二计数器56的相位的相位比较器57，及根据相位比较器57的比较结果控制DA变换器54的控制电路58。
接着，对该中心频率调节部18b的调节动作进行说明。首先，向IC接通电源时，向控制电路58输入调节命令。从控制电路58向DA变换器54输入最小的值。接着，控制电路58确认相位比较器57的比较结果。接着，相位比较器57比较第一及第二计数器55、56的相位，判断是预定的相位以下还是以上。接着，从控制电路58向DA变换器54输入大1阶的值。接着，控制电路58确认相位比较器57的比较结果。这样，将DA变换器54的值每次增大1阶的同时，继续确认相位比较器57的比较结果。
其结果，BPF17的中心频率随着来自DA变换器54的fc调节信号变化。这时，若输入到第一计数器55的输入振幅电平不充分，则第一计数器55不正常工作。即，仅在分频器15输出的中心频率和BPF17的中心频率大致一致的期间，相位比较器57的比较结果判断为第一及第二计数器55、56的相位在预定的相位以下。其结果，相位比较器57的比较结 果的输出持续“L”的期间以后，持续“H”的期间，再持续“L”的期间。控制电路58输出及保持将该相位比较器的57的比较结果输出的从“L”变化为“H”时的DA变换器54的值、和相位比较器57的输出的从“H”变化为“L”时的DA变换器54的值相加后除以2的值，从而使分频器15的中心频率和BPF17的中心频率一致。并且，在接入电源时以外，相位比较器57的输出降为“L”时，与第一结构例同样，控制DA变换器54，调节BPF17的中心频率。
并且，如图14的现有例的无线电路装置那样采用使用正交调制器的结构，分频比X1与接收用信号生成电路6同样，只要在PLL输出信号(f3)或希望的频道即频率不变就不变更。图11表示这时的无线电路装置的结构。在该结构中，发送用信号生成电路9的输出信号向正交调制器59的90°移相器5供给。正交调制器59的结构及动作与图14所示的现有例中的正交调制器106相同。根据基带信号I/Q，对由从发送用信号生成电路9供给的本地信号(频率f1)及用90°移相器5将其移相的信号构成的载波信号进行调制并输出。
(实施方式2)
图12表示本发明的实施方式2的无线电路装置的结构。该无线电路装置除了实施方式1的无线电路装置的结构以外，还具备频率检测部60、第一分频比校正部61、及第二分频比校正部62。
频率检测部60检测PLL电路7的输出频率f3，根据该检测出的频率控制第一分频比校正部61及第二分频比校正部62，从分频比X1及X2的值改变之后，输入到Δ-∑调制器16。由此，即使PLL电路7的输出频率f3变化的情况下，也能够得到与实施方式1的无线电路装置同样的效果。该效果在用于PLL电路7中的电压控制振荡器13由于偏差等不能在设定的频率上振荡的情况下有效。
(实施方式3)
图13表示本发明的实施方式3的无线电路装置的结构。该无线电路装置除了实施方式1的无线电路装置的构成以外，还具备固定分频器63。固定分频器63插入于发送用信号生成电路9、及接收用信号生成电路6中的分频器15和BPF17之间。
固定分频器63根据该固定的分频比对所输入的频率进行分频。因此，为了得到与实施方式1相同频率的发送本地信号(f1)及接收本地信号(f12)，将PLL输出信号(f3)的频率仅提高固定分频器63的分频，或者将分频器15的分频比仅减小固定分频器63的分频比分之1。
根据该结构，与实施方式1的结构相比，Δ-∑调制器16的时钟频率仅提高固定分频器63的分频比倍。此外，如上述那样，Δ-∑调制器特有的量化噪声的最大功率点出现在Δ-∑调制器16的时钟频率的失谐一半的频率上。因此，实施方式3与实施方式1相比，量化噪声的最大功率点出现在失谐2倍的频率上。其结果，能够缓和BPF17的衰减特性，能够提高在半导体集成电路上实现BPF17时的设计自由度。
工业实用性
本发明的半导体器件通过削减芯片面积的简单的结构，可将1个信号源输出的信号变换成多个预定频率的信号，在无线电路装置的接收、发送电路的结构中有用。
Claims (13)
1.一种半导体器件，其特征在于，具备：
信号源，输出预定频率的信号；
分频器，输入上述信号源的输出信号，可将该输出信号切换为2种以上的分频比；
Δ-∑调制器，控制上述分频器的分频比；
带通滤波器，输入上述分频器的输出；及
频率检测器，检测从上述信号源向上述分频器输入的输入信号频率；
按照由上述Δ-∑调制器控制的分频比，对上述分频器的输入信号的频率进行分频，通过上述带通滤波器衰减在上述分频器的输出中出现的由上述Δ-∑调制器产生的量化噪声，并且根据上述频率检测器的检测输出来调节上述分频器的分频比。
2.如权利要求1所述的半导体器件，其特征在于，
还具备调节上述带通滤波器的频率特性的频率特性调节部，
上述频率特性调节部调节上述带通滤波器的频率特性，以便相对于从上述分频器输入的信号成为预定的状态。
3.如权利要求1所述的半导体器件，其特征在于，在上述带通滤波器中使用了LC谐振器。
4.如权利要求3所述的半导体器件，其特征在于，在上述LC谐振器中使用了电压控制可变电容。
5.如权利要求2所述的半导体器件，其特征在于，上述频率特性调节部基于上述带通滤波器的输出信号的振幅来调节上述带通滤波器的频率特性。
6.如权利要求2所述的半导体器件，其特征在于，上述频率特性调节部基于上述带通滤波器的输出信号的频率来调节上述带通滤波器的频率特性。
7.如权利要求2所述的半导体器件，其特征在于，上述频率特性调节部在被输入调节命令的情况以外，在上述带通滤波器的输出信号的振幅成为设定的值以下、或者上述带通滤波器的输出信号的频率偏离所设定的频率的情况下工作。
8.如权利要求2～7中任一项所述的半导体器件，其特征在于，在上述分频器和带通滤波器之间具备固定分频器，通过上述带通滤波器来衰减在上述固定分频器的输出中出现的由上述Δ-∑调制器产生的量化噪声。
9.一种无线电路装置，其特征在于，具备：
信号源，输出预定频率的信号；
分频器，输入上述信号源的输出信号，可将该输出信号切换为2种以上的分频比；
Δ-∑调制器，控制上述分频器的分频比；及
带通滤波器，输入上述分频器的输出；
按照由上述Δ-∑调制器控制的分频比，对上述分频器的输入信号的频率进行分频，并通过上述带通滤波器衰减在上述分频器的输出中出现的由上述Δ-∑调制器产生的量化噪声；
将上述带通滤波器的输出信号用作载波。
10.如权利要求9所述的无线电路装置，其特征在于，
还具备调节上述带通滤波器的频率特性的频率特性调节部，
上述频率特性调节部调节上述带通滤波器的频率特性，以便相对于从上述分频器输入的信号成为预定的状态。
11.如权利要求9所述的无线电路装置，其特征在于，使由上述Δ-∑调制器控制的上述分频器的分频比具有调制成分。
12.如权利要求9所述的无线电路装置，其特征在于，
具备多组变频部，该变频部包括上述分频器、上述带通滤波器及上述Δ-∑调制器；
将来自一个上述信号源的输出信号分别供给上述多组变频部。
13.如权利要求9所述的无线电路装置，其特征在于，
在上述分频器和带通滤波器之间具备固定分频器，通过上述带通滤波器衰减在上述固定分频器的输出中出现的由上述Δ-∑调制器产生的量化噪声。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005195340 | 2005-07-04 | ||
| JP195340/2005 | 2005-07-04 | ||
| PCT/JP2006/312776 WO2007004465A1 (ja) | 2005-07-04 | 2006-06-27 | 半導体装置およびそれを用いた無線回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101213752A CN101213752A (zh) | 2008-07-02 |
| CN101213752B true CN101213752B (zh) | 2011-03-30 |
Family
ID=37604334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200680024463.5A Expired - Fee Related CN101213752B (zh) | 2005-07-04 | 2006-06-27 | 半导体器件及使用该半导体器件的无线电路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7974333B2 (zh) |
| JP (1) | JPWO2007004465A1 (zh) |
| CN (1) | CN101213752B (zh) |
| WO (1) | WO2007004465A1 (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009130760A (ja) * | 2007-11-27 | 2009-06-11 | Fujitsu Ltd | 分周回路及びシンセサイザ |
| US8655296B2 (en) * | 2007-12-18 | 2014-02-18 | Harris Corporation | Frequency synthesizer and related method for generating wideband signals |
| GB2461510A (en) * | 2008-06-30 | 2010-01-06 | Ubidyne Inc | Reconfigurable Bandpass Delta-Sigma Modulator |
| US20110006817A1 (en) * | 2009-07-08 | 2011-01-13 | Song-Rong Han | Triangular wave generator, sscg utilizing the triangular wave generator, and related method thereof |
| JP2014039143A (ja) * | 2012-08-15 | 2014-02-27 | Nec Corp | 周波数変換器及び周波数変換方法 |
| US8664989B1 (en) * | 2013-02-07 | 2014-03-04 | Cirrus Logic, Inc. | Method to increase frequency resolution of a fractional phase-locked loop |
| CN106940574B (zh) * | 2016-01-04 | 2019-03-26 | 中冶长天国际工程有限责任公司 | 一种强力混合机控制方法及系统 |
| EP3681039A1 (en) | 2019-01-09 | 2020-07-15 | NXP USA, Inc. | Apparatuses and methods invovling independent modulations of a digital clock signal for different frequency domains |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1092568A (zh) * | 1992-11-13 | 1994-09-21 | 菲利浦电子有限公司 | 离散时间信号处理系统 |
| CN1284217A (zh) * | 1997-12-12 | 2001-02-14 | 艾利森电话股份有限公司 | Σδ调制器控制的锁相环电路和相关的方法 |
| CN1289479A (zh) * | 1998-02-04 | 2001-03-28 | 艾利森公司 | 调谐带通滤波器的设备和方法 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5174555A (en) * | 1974-12-24 | 1976-06-28 | Meguro Electronics | Hiseigenha seigenhahenkankairo |
| JPS5474555A (en) * | 1977-11-25 | 1979-06-14 | Toshio Yoshida | Crusher |
| JPH02296415A (ja) * | 1989-05-11 | 1990-12-07 | Nec Corp | 周波数シンセサイザ |
| EP0399738A3 (en) * | 1989-05-26 | 1991-05-08 | Gec-Marconi Limited | Analogue to digital converter |
| JPH07105822B2 (ja) * | 1989-08-10 | 1995-11-13 | 三菱電機株式会社 | 自動周波数制御装置 |
| US6002926A (en) * | 1989-09-27 | 1999-12-14 | Nec Corporation | Double superheterodyne type receiving circuit |
| US4965531A (en) * | 1989-11-22 | 1990-10-23 | Carleton University | Frequency synthesizers having dividing ratio controlled by sigma-delta modulator |
| JP2962800B2 (ja) * | 1990-09-29 | 1999-10-12 | 三洋電機株式会社 | 可変バンドパスフィルタの制御回路 |
| JPH05243995A (ja) * | 1992-02-27 | 1993-09-21 | Nec Eng Ltd | 周波数シンセサイザ |
| JPH0733031A (ja) | 1993-07-20 | 1995-02-03 | Toyota Motor Corp | ステアリング装置 |
| JP2772611B2 (ja) * | 1993-07-21 | 1998-07-02 | 日本電気株式会社 | 従属クロック発生回路 |
| JP2595192Y2 (ja) * | 1993-11-18 | 1999-05-24 | 日新電機株式会社 | 位相同期装置 |
| KR0124649B1 (ko) * | 1994-10-06 | 1997-12-10 | 문정환 | 무조정 밴드패스 필터장치 |
| JPH1032450A (ja) * | 1996-07-17 | 1998-02-03 | Matsushita Electric Ind Co Ltd | フィルタとこれを用いた高周波装置 |
| US5948046A (en) * | 1997-12-15 | 1999-09-07 | Telefonaktiebolaget Lm Ericsson | Multi-divide frequency division |
| US6717998B2 (en) * | 1999-12-13 | 2004-04-06 | Matsushita Electric Industrial Co., Ltd. | Frequency synthesizer apparatus equipped with fraction part control circuit, communication apparatus, frequency modulator apparatus, and frequency modulating method |
| JP3364206B2 (ja) | 1999-12-13 | 2003-01-08 | 松下電器産業株式会社 | 周波数シンセサイザ装置、通信装置、周波数変調装置及び周波数変調方法 |
| DE10126594A1 (de) * | 2001-05-31 | 2002-11-21 | Infineon Technologies Ag | Spannungsgesteuerte Oszillatorschaltung |
| JP2004056409A (ja) | 2002-07-19 | 2004-02-19 | Ando Electric Co Ltd | 分数分周器を用いた位相同期ループ回路 |
| US6952125B2 (en) * | 2002-10-25 | 2005-10-04 | Gct Semiconductor, Inc. | System and method for suppressing noise in a phase-locked loop circuit |
| JP4629310B2 (ja) | 2003-01-29 | 2011-02-09 | ルネサスエレクトロニクス株式会社 | 位相同期回路 |
| JP3852939B2 (ja) * | 2003-08-22 | 2006-12-06 | 松下電器産業株式会社 | 広帯域変調ｐｌｌおよびその変調度調整方法 |
| US7424271B2 (en) * | 2003-12-04 | 2008-09-09 | Via Technologies Inc. | Multi-mode and multi-band RF transceiver and related communications method |
| EP1557995A3 (en) * | 2004-01-22 | 2012-10-17 | Panasonic Corporation | Data converter and data conversion method, and transmitter circuit, communications device and electronic device using the same |
| US7034728B2 (en) * | 2004-08-11 | 2006-04-25 | Raytheon Company | Bandpass delta-sigma modulator with distributed feedforward paths |
-
2006
- 2006-06-27 US US11/994,542 patent/US7974333B2/en not_active Expired - Fee Related
- 2006-06-27 CN CN200680024463.5A patent/CN101213752B/zh not_active Expired - Fee Related
- 2006-06-27 WO PCT/JP2006/312776 patent/WO2007004465A1/ja active Application Filing
- 2006-06-27 JP JP2007523947A patent/JPWO2007004465A1/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1092568A (zh) * | 1992-11-13 | 1994-09-21 | 菲利浦电子有限公司 | 离散时间信号处理系统 |
| CN1284217A (zh) * | 1997-12-12 | 2001-02-14 | 艾利森电话股份有限公司 | Σδ调制器控制的锁相环电路和相关的方法 |
| CN1289479A (zh) * | 1998-02-04 | 2001-03-28 | 艾利森公司 | 调谐带通滤波器的设备和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7974333B2 (en) | 2011-07-05 |
| WO2007004465A1 (ja) | 2007-01-11 |
| CN101213752A (zh) | 2008-07-02 |
| US20090115466A1 (en) | 2009-05-07 |
| JPWO2007004465A1 (ja) | 2009-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101213752B (zh) | 半导体器件及使用该半导体器件的无线电路装置 | |
| KR101296311B1 (ko) | 다수의 조정 루프들을 갖는 주파수 합성기 | |
| CN1087531C (zh) | 具有频率合成器的双模式卫星/蜂窝电话 | |
| JP4809017B2 (ja) | 周波数合成器及びその動作方法 | |
| JPH08223071A (ja) | 送信機及び送受信機 | |
| US8374283B2 (en) | Local oscillator with injection pulling suppression and spurious products filtering | |
| KR20060045139A (ko) | 델타 시그마 변조형 분수 분주 ｐｌｌ 주파수 신시사이저,및 무선 통신 장치 | |
| EP0664617B1 (en) | PLL synthesizer | |
| WO2001011783A1 (en) | Fractional- n frequency synthesiser | |
| US6897796B2 (en) | Sigma-delta converter arrangement | |
| US7486148B2 (en) | Controllable oscillator with output oscillation adjustment and method for producing an output oscillation for use therewith | |
| US7508276B2 (en) | Frequency modulator | |
| EP1292038A2 (en) | Transmitter method, apparatus, and frequency plan for minimizing spurious energy | |
| CN1370347A (zh) | 产生发射频率的电子电路装置 | |
| JP3070442B2 (ja) | ディジタル変復調回路 | |
| WO2004040872A1 (en) | Communication transmitter using offset phase-locked-loop | |
| CN100539435C (zh) | 包括累加增量调制器的设备和生成累加增量调制器中的量化信号的方法 | |
| JP2013523042A (ja) | サブサンプリングされた周波数ロックループを備える送受信機 | |
| WO2012173573A1 (en) | Frequency shift keying transmitter | |
| US7269228B2 (en) | Non-coherent frequency shift keying transmitter using a digital interpolation synthesizer | |
| JP2001502157A (ja) | マルチチャネル無線装置、無線通信システム及び分数分周比型周波数シンセサイザ | |
| US20120223751A1 (en) | Generating an Oscillator Signal Having a Desired Frequency in a Continuous Frequency Range | |
| JP2000323932A (ja) | 信号発生器 | |
| US20020110214A1 (en) | Circuit assembly for generating a phase-locked frequency-modulatable carrier frequency signal | |
| KR19990061629A (ko) | 록킹 시간 단축을 위한 위상동기루프장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110330 Termination date: 20120627 |