CN1115909C - Gsm基站单载频发射机 - Google Patents

Abstract

一种GSM基站单载频发射机，包括由FPGA，DUC，CPU，DAC，LPF组成的GMSK信号调制部分，上混频、滤波、放大部分，天线；其中DUC包括内部控制，成型滤波，数字调频，增益控制，插值滤波，复数NCO，正交混频等部分；FPGA包括：地址锁存译码器，地址、数据、写信号选择，测试信号产生，差分编码器等部分；本发明能消除I、Q的直流误差和I、Q之间幅度和相位的不平衡，改善发射机输出的频谱质量，从而提高系统性能指标。

Description

GSM基站单载频发射机

本发明属于移动通讯领域，是一种GSM基站发信机中的单载频发射机。

GSM移动通信系统使用GMSK信号调制方式。已有技术中的GSM基站单载频发射机的调制方式又分为模拟和数字两种形式。

采用全模拟调制方式的GSM基站单载频发射机中的GMSK调制器是采用锁相环(PLL)方式完成的(见K，Murota，K.Hirade，GMSKModulation for Digital Mobile Radio Telephony)。下行数据对中频载波信号进行π/2相移二相键控(BPSK)调制器后，再经过一个传输函数满足一定要求的锁相环(PLL)，就得到GMSK中频调制信号了。其中π/2相移的BPSK使每个码元的相位变化为±π/2，而后经过PLL的滤波后，得到所需要的GMSK信号。在这个实现方法中最关键的是要精心设计PLL的传输函数，使输出的功率谱满足GSM规范的要求。PLL的作用是对π/2相移BPSK信号进行相位平滑，PLL输出信号频谱等于π/2相移BPSK信号的频谱与PLL传输函数的乘积，所以这种GMSK调制器的输出功率谱形状在很大程度上依赖于PLL的传输函数特性，而由于元器件参数的离散性，模拟PLL的调试比较麻烦，电路稳定性较差，输出GMSK调制信号质量的一致性难以控制。

现在GSM基站单载频发射机中使用得最多的是所谓的“半数字调制方式”。其原理和工作过程是：下行数据先进入GMSK数字基带形成电路形成数字I、Q信号，而后I、Q信号分别经过相应的DAC电路得到模拟信号，再分别经LPF电路低通滤波后得到模拟I、Q基带信号。然后由模拟正交调制器将I、Q信号正交调制到中频上得到GMSK中频信号。相对于全模拟调制，这种调制方式的优点是由于GMSK基带信号是以数字信号的形式产生的，功率谱可以精确信号中心频率也不会产生漂移。但其还是有一些固有的缺点：

①在正交调制前I、Q两个平行的模拟支路之间不可避免地存在幅度和相位的不平衡，并且两个支路都会有直流误差；

②正交调制器也会不可避免地引入I、Q之间幅度和相位的不平衡误差。这些误差在调制后中频信号上的表现是：直流误差会带来载波残余，幅度和相位平衡误差会带来相对于载波的镜象(单边性)残余。这都会引起整个收发信机误码率上升，性能下降。

③由于存在这些误差，在传统调制方法中，常常在正交调制之前，有专门的直流误差和幅相误差的调整电路。这就增加了调试工作量。而且因为每个发射机的元器件电气参数的离散性，会造成产品之间质量的不一致。

本发明的目的是提供一种新的GSM基站单载频发射机，这种发射机能克服上述传统调制方法的缺点，消除I、Q的直流误差和I、Q之间幅度和相位的不平衡。改善发射机输出的频谱质量，从而提高系统性能指标。

本发明的GSM基站单载频发射机，包括GMSK信号调制部分，上混频、滤波、放大部分，天线，所述GMSK信号调制部分包括：现场可编程门阵列FPGA，用来对下行数据进行差分编码和数据格式转换并带有一定的测试功能；数字上变频模块DUC，用来对输入数据进行调制，形成GMSK信号；CPU，用来对所述DUC及发射机的各种参数进行设置；数字到模拟变换器DAC，用来将数字信号转换成模拟信号；低通滤波器LPF，用来对模拟信号进行放大，然后送入上混频、滤波、放大电路。

其中DUC包括内部控制器，成型滤波器，数字调频器，增益控制器，插值滤波器，复值数字控制振荡器NCO，正交混频单元，一个正交混频后的I、Q加法器，一个级联用的加法器。

其中FPGA的内部电路包括：地址锁存译码器，选择控制器，地址、数据、写信号选择器，数据总线转换器，机码产生器，0/1相间码产生器，四选一选择器，差分编码器，1to16转换器。

本发明的发射机还有一个由PLL芯片，另一个LPF，以及相位噪声好的电压控制晶体振荡器VCXO作为振荡源所组成的52MHz专用锁相环，用于为DUC和DAC电路提供工作时钟。

在本发明的GSM基站单载频发射机中，下行数据先进入FPGA进行差分编码和数据格式的转换，再进入DUC电路形成GMSK数字中频信号，数字中频信号经DAC转换成模拟中频信号，再经低通滤波后，进入上混频、滤波、放大电路进行混频、滤波、放大，最后馈入天线发射。

下面结合附图，对本发明进行详细描述。

图1是采用全模拟调制器的GSM基站单载频发射机框图。

图2是采用半数字调制方式的GSM基站单载频发射机框图。

图3是本发明的GSM基站单载频发射机框图。

图4是本发明的GSM基站单载频发射机中的DUC的详细结构图。

图5是本发明的GSM基站单载频发射机中的FPGA内部结构图。

图1是采用全模拟调制器的GSM基站单载频发射机是采用锁相环(PLL)方式完成的信号调的。电路包括π/2相移二相键控(BPSK)调制器101，本振102，由混频器103、低通滤波器(LPF)104、压控振荡器(VCO)105和反馈线所组成的锁相环(PLL)，上混频、滤波、放大电路106，天线107。下行数据经π/2相移二相键控(BPSK)101对本振102输出的中频点频信号进行π/2相移二相键控(BPSK)调制器后，再经过一个传输函数满足一定要求的锁相环(PLL)，就得到GMSK中频调制信号了。其中π/2相移的BPSK是保证每个码元的相位变化为±π/2，而后经过PLL的滤波后，得到所需要的GMSK信号。

现在GSM基站发射机中使用得最多的是所谓的“半数字调制方式”，如图2所示。这种发射机包括：GMSK基带形成电路201，对I、Q信号分别进行数模转换、滤波的DAC202/204和低通滤波器203/205，正交调制器206，上混频、滤波、放大电路207，天线208。其工作过程是：下行数据先进入GMSK数字基带形成电路201形成数字I、Q信号，而后I、Q信号分别经过相应的DAC202/204电路转换得到模拟I、Q信号，再分别经LPF电路203/205低通滤波后得到模拟I、Q基带信号。然后由模拟正交调制器206将I、Q信号正交调制到中频上得到GMSK中频信号，经上混频、滤波、放大电路207后，馈送到天线208发射。

上述两种发射机的缺点已在前面指出，这里不再重复。

图3所示是本发明的GSM基站单载频发射机框图，它包括：GMSK信号调制部分，上混频、滤波、放大部分306，天线307，其中GMSK信号调制部分包括：FPGA 301，DUC 303，CPU 302，DAC 304，LPF 305。

在本发明的GSM基站单载频发射机中，下行数据先进入FPGA301进行差分编码和数据格式的转换，再进入DUC电路303形成GMSK数字中频信号，数字中频信号经DAC 304转换成模拟中频信号，再经LPF 305低通滤波后，进入上混频、滤波、放大电路307进行混频、滤波、放大，最后馈入天线307发射。

发射机的信号质量在很大程度上依赖于DUC 303和DAC 304工作时钟的相位噪声指标，这个工作时钟的频率是固定的，不用改变。本发明选择了相位噪声好的VCXO 310作为振荡源和PLL 308以及LPF 309组成的一个专用锁相环来产生这个工作时钟。在一个实施例中，取中频信号频率为190MHz，DUC 303输出信号的频率选为13MHz。DUC 303和DAC 304电路工作时钟的频率选为52MHz。此52MHz专用锁相环的13MHz参考时钟输入由系统提供。在发射机上电时，即由PU 302通过FPGA 301对52MHz专用锁相芯片进行配置。待锁相环路锁定后，就可以开始对DUC 303进行配置了。

在本发明的GSM基站单载频发射机中，DUC 303是实现GMSK数字中频调制的关键。DUC 303的内部详细结构如图4所示，包括内部控制器410，成型滤波器401，数字调频器402，增益控制器403，插值滤波器404，复数NCO 407，正交混频单元405、406，加法器408、级联加法器409。

DUC 303的工作原理是：为DUC 303提供控制字和下行调制数据的是共用地址和数据总线，所以在下行数据调制前，先要对所有的DUC 303内部控制寄存器进行设置。在DUC 303中的成型滤波器401，数字调频器402，增益控制器403，复数NCO 407内部各有一个寄存器，每一个寄存器都有各自的地址，设置过程就是由CPU302向这些寄存器中写入所需的内容。在这些寄存器中写入不同的设置字就可以改变输出信号的各种参数，而无须改变硬件电路。(这正是软件无线电名称的由来，也是软件无线电的优点)。这些参数包括：控制调制方式、信号频率、信号幅度、成型滤波器系数。

一旦设置完成后，就开始对下行数据进行调制了。其调制过程是：

①下行数据先经过内部控制器410送到成型滤波器401得到瞬时数字频率，成型滤波器401是一带插值功能的高斯滤波器。信号被高斯滤波滤波的同时通过率也提高了N倍。N＝2～16可选，由CPU设置，在一个具体实施例中，选取N＝16。高斯滤波器可参见GSM05.04规范。

②这个数字频率加到一个数字线性调频器(FM MOD)402上产生出I、Q数字基带信号。设瞬时数字频率为f(nT)，则的输出为：

        i(nT)＝cos(φ(nT)+θ)；

        q(nT)＝sin(φ(nT)+θ)；其中：φ(nT)＝φ((n-1)T)+T×f(nT)；θ是初相，T是数字频率的采样周期，在一个具体实施例中，取T＝3.69μs/16。

③数字线性调频器402产生的I、Q数字信号均与增益控制403的增益控制字相乘以完成增益控制；

④经增益控制后的I、Q数字信号送到一个插值滤波器404作数字插值，以提高数据通过率d倍，即其采样周期从T变为T_s：T_s＝T/d，其插值点数d＝2～128可调，在一个具体的实例中，取d＝12。

⑤经插值滤波后的I、Q数字信号与复数NCO 407输出的数字本振信号相乘，将数字基带信号搬移到数字中频上，得到GMSK调制的中频数字信号；

复数NCO输出：

         同相路(实部)：cos(2*π*f_c*nT_s)

         正交路(虚部)：sin(2*π*f_c*nT_s)其中f_c为数字中频频率，取13MHz。数字基带信号搬移(到数字中频上)在数字上的运算如下：

   y(nT_s)＝i(nT_s)*cos(2*π*f_c*nT_s)-q(nT_s)*sin(2*π*f_c*nT_s)y(nT_s)即是DUC最后输出的数字信号的表式。

⑥本路GMSK调制的中频数字信号还可以和其他路已调的GMSK调制的中频数字信号通过409相加(即级联功能)，得到多载频的GMSK中频数字信号。

图5是FPGA 301的内部电路结构，包括：地址锁存译码器501，选择控制器502，地址、数据、写信号选择器509，数据总线转换器503，随机码产生器504，0/1相间码(0、1码交替出现)产生器505，四选一选择器506，差分编码器507，1to16转换器508。

下行数据在FPGA301进行差分编码和数据格式的转换的详细工作原理为：

①完成CPU302对DUC303电路进行设置所必须的地址锁存、译码和CPU302与DUC303之间数据格式转换。

因为DUC 303内部不同的设置字(包括各种控制字和成型滤波器的系数等)的地址均不同，所以FPGA 301要对CPU 302的地址信号进行锁存、译码，这些由地址锁存译码器501完成。又由于CPU302的数据格式为8BIT，而DUC 303的数据为16BIT，所以在二者之间有一个8BIT到16BIT的转换器(即图5中的数据总线转换器)503。

②完成“设置模式”和“数据调制模式”的切换。

这个切换由FPGA中选择控制器502(一个专门的1BIT寄存器)和地址、数据、写信号多路二选一选择器509共同完成的。往选择控制器502中写入“0”，即成“设置模式”，由CPU 302对DUC 303电路进行设置；往这个寄存器中写入“1”，即成“数据调制模式”，DUC 303电路对输入数据信号进行调制。

③完成“测试模式”和“工作模式”的切换。

根据所调制的是测试数据还是下行数据又将“数据调制模式”分为“测试模式”和“工作模式”。共有如下三种“测试模式”和一种“工作模式”，这要借助一个四选一的多路选择器506完成，其切换控制由S1S0选择开关来完成。

S1S0＝00：选择全“0”码或全“1”码测试信号输入(图5中标的是0)。按照GSM05.04规范，此时DUC 303电路的输出信号应是f_c+67.7kHz的点频信号，f_c为DUC 303电路所输出的数字信号中频频率，f_c为13MHz。

S1S0＝01：选择0/1相间码产生器505产生的测试信号输入。按照GSM05.04规范，此时DUC 303电路的输出信号应是f_c-67.7kHz的点频信号，f_c为DUC 303电路所输出的数字信号中频频率，f_c为13MHz。

S1S0＝10：选择随机码产生器504产生的伪随机码测试信号输入。

S1S0＝11：选择下行数据作为信号输入。即工作于“工作模式”。

④下行数据的差分编码和必要的数据格式的转换。差分编码是由差分编码器507根据GSM05.04规范进行的，设下行数据为d(n)，差分编码后的信号为

，则 $\hat{d}\left(n\right)=d\left(n\right)\⊕d(n-1),d\left(n\right)\∈\left\{\mathrm{0,1}\right\}$

差分编码后的信号仍然是1BIT的信号，而DUC电路只能接收16BIT的输入，所以还要有一个1BIT到16BIT的转换器508进行转换。

本发明所述的GSM基站单载频发射机的优点是：

①由于I、Q信号的形成与正交调制均是以数字信号的形式完成，完全消除了直流误差与幅相平衡误差，提高了性能指标；

②GMSK调制部分以“全数字方式”实现，减少了调试工作量，且提高了产品质量的一致性；

③由于增益控制部分是对数字信号进行处理，使功率控制电路大为简化。

Claims (4)

1.一种GSM基站单载频发射机，包括GMSK信号调制部分，上混频、滤波、放大部分(306)，天线(307)，其特征在于，所述GMSK信号调制部分包括：

现场可编程门阵列FPGA(301)，对输入数据进行差分编码和数据格式转换并带有一定的测试功能；

数字上变频模块DUC(303)，对输入数据进行调制，形成GMSK信号；

CPU(302)，对所述DUC各种参数及发射机的其他参数进行设置；数字到模拟变换器DAC(304)，将数字信号转换成模拟信号；低通滤波器LPF或带通滤波器BPF(305)，对模拟信号进行滤波后，送入上混频、滤波、放大电路(306)；

下行数据先进入FPGA(301)进行差分编码和数据格式的转换，再进入DUC电路(303)形成GMSK数字中频信号，数字中频信号经DAC(304)转换成模拟中频信号，再经LPF或BPF(305)滤波后，进入上混频、滤波、放大电路(306)进行混频、滤波、放大，最后馈入天线(307)发射。

2.权利要求1所述的GSM基站单载频发射机，其特征在于，所述DUC包括：

内部控制器(410)，CPU(302)通过内部控制器(410)对DUC内部的各种参数进行设置；

成型滤波器(401)，所述成型滤波器(401)是一带插值功能的高斯滤波器，用来将内部控制器(410)出来的下行数据高斯滤波，转换成使数字信号通过率得以提高的数字频率；

数字调频器(402)，将数字频率变为I、Q数字基带信号；

增益控制器(403)，完成对数字信号的增益控制；

插值滤波器(404)，将数字信号作数字插值，进一步提高数据通过率；

复值数字控制振荡器NCO(407)和正交混频单元(405，406)，加法器(408)，用来把本DUC单元的I、Q信号数字正交调制后相加，完成对数字基带信号的数字调制功能，得到GMSK调制的中频数字信号；

级联加法器(409)，可以将多个DUC芯片输出的GMSK中频数字信号相加，即级联功能，得到多载频的GMSK中频数字信号。

3.权利要求1或权利要求2所述的GSM基站单载频发射机，其特征在于，所述FPGA的内部电路包括：

地址锁存译码器(501)，用来对CPU(302)的地址进行锁存、译码；

选择控制器(502)，地址、数据、写信号选择器(509)，上述两者完成设置模式和数据调制模式的切换；

数据总线转换器(503)，把CPU的8位数据转换成DUC电路所需的16位数据；

随机码产生器(504)，产生“测试模式”下的随机码测试信号；0/1相间码产生器(505)，产生“测试模式”下的0、1相间码测试信号；

四选一选择器(506)，完成三种“测试模式”和一种“工作模式”之间的切换；

差分编码器(507)，完成GSM05.04规范所规定的差分编码；1to16转换器(508)，完成数字信号从1BIT到16BIT的格式转换。

4.权利要求3要求所述的GSM基站单载频发射机，其特征在于，还有一个由PLL芯片(308)，另一个LPF(309)，电压控制晶体振荡器VCXO(310)组成的52MHz专用锁相环，它利用系统提供的13MHz时钟产生52MHz点频信号，为DUC(303)和DAC(304)提供工作时钟。

Images