KR101156877B1 - 시그마-델타 변조기를 포함하는 장치 및 시그마-델타변조기에서 양자화된 신호를 발생시키는 방법 - Google Patents

시그마-델타 변조기를 포함하는 장치 및 시그마-델타변조기에서 양자화된 신호를 발생시키는 방법 Download PDF

Info

Publication number
KR101156877B1
KR101156877B1 KR1020067027904A KR20067027904A KR101156877B1 KR 101156877 B1 KR101156877 B1 KR 101156877B1 KR 1020067027904 A KR1020067027904 A KR 1020067027904A KR 20067027904 A KR20067027904 A KR 20067027904A KR 101156877 B1 KR101156877 B1 KR 101156877B1
Authority
KR
South Korea
Prior art keywords
signal
sigma
delta modulator
dither
input
Prior art date
Application number
KR1020067027904A
Other languages
English (en)
Other versions
KR20070058388A (ko
Inventor
조한네스 윌헬무스 에이켄브로에크
Original Assignee
텔레폰악티에볼라겟엘엠에릭슨(펍)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP04388043A external-priority patent/EP1612946B1/en
Application filed by 텔레폰악티에볼라겟엘엠에릭슨(펍) filed Critical 텔레폰악티에볼라겟엘엠에릭슨(펍)
Publication of KR20070058388A publication Critical patent/KR20070058388A/ko
Application granted granted Critical
Publication of KR101156877B1 publication Critical patent/KR101156877B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3006—Compensating for, or preventing of, undesired influence of physical parameters
    • H03M7/3008—Compensating for, or preventing of, undesired influence of physical parameters by averaging out the errors, e.g. using dither
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M7/3026—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

시그마-델타 변조기(25)에서 양자화된 신호를 발생시키는 방법은 하나 이상의 적분기(12,13)를 통해 양자화기(15)로 변조기 입력 신호를 공급하는 단계; 양자화된 신호를 양자화기(15)에 발생시키는 단계; 변조기 입력 신호로부터 감산되도록 양자화된 신호를 피드백하는 단계; 및 시그마-델타 변조기 내의 지점에 인가될 디더 신호르 발생시키는 단계를 포함한다. 디더 신호는 제어 신호에 따라 시그마-델타 변조기(25)의 다수의 다른 지점(11,14)들 중 선택된 한 지점에 인가된다. 이런 방법으로 시그마-델타 변조기에서 양자화된 신호를 발생시키는 방법은 블루투스 수신기에서 위상 변조 모드 및 주파수 변조 모드와 같은, 애플리케이션의 다른 모드에 대한 최상의 결과를 제공한다.
시그마-델타 변조기, 디더 신호, 양자화된 신호, 적분기, 양자화기

Description

시그마-델타 변조기를 포함하는 장치 및 시그마-델타 변조기에서 양자화된 신호를 발생시키는 방법{APPARATUS COMPRISING A SIGMA-DELTA MODULATOR AND METHOD OF GENERATING A QUANTIZED SIGNAL IN A SIGMA-DELTA MODULATOR}
본 발명은 변조된 신호용 수신기에서 사용하기 위한 주파수 합성기에서 분수형 분리기(fractional divider)와 함께 동작하도록 배열된 시그마-델타 변조기(Sigma-delta modulator)에서 양자화된 신호를 발생시키는 방법에 관한 것인데, 상기 방법은 하나 이상의 적분기(integrator)를 통해 양자화기(quantizer)로 변조기 입력 신호를 공급하는 단계; 양자화된 신호를 상기 양자화기에 발생시키는 단계; 상기 변조기 입력 신호로부터 감산되도록 상기 양자화된 신호로 피드백하는 단계; 및 상기 시그마-델타 변조기에서 지점에 인가될 디더 신호(dither signal)를 발생시키는 단계를 포함한다. 본 발명은 또한 시그마-델타 변조기를 포함하는 장치에 관한 것이다.
시그마-델타 변조기 또는 변환기는 위상 잠금 루프(phase locked loops) 및 주파수 합성기와 같은 여러 다른 애플리케이션에서 사용된다. 시그마 델타 제어 합성기에서, 평균 분리-팩터는 정수 부분 및 분수 부분으로 구성된다. 분수 부분은 고정 입력 신호(분리-팩터의 분수 부분)를 갖는 시그마 델타 변조기에 의해서 발생하는 반면, 출력(시그마-델타 변환기의 양자화기)은 멀티 레벨 신호인데, 그의 차례에 양자화기의 분리-팩터를 결정한다. 분리 팩터는 희망하는 분리-팩터에 평균적으로 도달하기 위해서 여러 정수 분리-값(예컨대, N-1, N 및 N+1)들 사이에서 "랜덤"으로 스위칭 된다.
시그마-델타 변조기의 입력-신호가 고정적이기 때문에, 소위 "유휴 톤(idle tones)"이라 칭해지는 것이 양자화된 출력-신호에서 나타날 수 있다. 이런 주기적인 신호는 필요로 되는 것이 아니고, 무선-기술을 위한 양자화기와 같은 여러 애플리케이션에서 피해야만 하는 것이다. US 5 986 512호는 위상 잠금 루프 회로를 나타내는데, 이는 시그마-델타 변조기에 의해서 제어되고, 여기서 출력 발진 신호는 이런 희망하지 않는 톤을 나타낼 수 있는데, 시그마-델타 변조기는 "제한 주기"로 칭해지는 것으로 인입하는 것에 영향을 받기 때문이다. 위상 잠금 루프에서 시그마-델타 변조기를 사용할 때, 시그마-델타 변조기로의 입력 신호가 고정적이라는 것 즉, DC 레벨이라는 것을 주의해야만 하는데, 이는 시그마-델타 변조기가 항상 분리 넘버의 분수 부분을 발생시키기 때문이다. 매 시간마다, 새로운 채널 및 새로운 기준 주파수가 선택되고, 입력 신호가 업데이트된다. 시그마-델타 변조기의 여러 특성이 선형 이론(linear theory)에 의해서 설명될 수 있지만, 시그마-델타 변조기의 출력에서 신호가 양자화되는데, 이는 비선형 오퍼레이션이다.
US 5 986 512호에 따르면 디더 신호(즉, 랜덤 신호)가 단지 시그마-델타 변조기에서 양자화 바로 전에 인가되는데, 이는 시그마-델타 변조기가 제한 주기에 인입하는 가능성을 감소시킨다. 이로써, 위상 잠금 루프에 의해서 발생된 출력 발진 신호는 희망하지 않는 톤을 포함할 가능성이 없다. 그러나 시그마-델타 변조기의 양자화기-입력부에 디더 신호를 부가함으로써, 이런 희망하지 않는 유휴 톤이 제거되거나 감소될 수 있지만, 시그마-델타 변조기에서 잡음-파워의 손실이 약간 증가한다. 디더 신호(dither signal)의 효과에 대해서, 시그마-델타 변조기의 입력 신호가 고정일 때, 출력 신호가 평균적으로 입력 신호와 동일할 것이지만, 유휴 톤을 발생시키는 "출력 발진"에서 반복적인 행동(behaviour)이 있을 수 있다는 것을 주의해야만 한다. 그 반면에 입력이 백색 잡음이라면, 양자화 에러는 덜 관련되고 유휴 톤의 영향은 감소된다. 시그마-델타 변조기의 디더링은 양자화 에러에 관련된 동일한 것-디코더-을 수행한다.
디더-신호는 또한 변조기의 실제 입력부과 같은 시그마-델타 변조기의 다른 지점에 인가될 수 있는데, 이는 디더 신호가 전체 분리-팩터의 분수 부분을 설정하는 고정 입력-신호에 부가된다는 것을 의미한다. US 6 175 321호에서, 시그마-델타 변조기는 연속으로 연결된 두 개의 적분기를 가지며, 두 개의 다른 디더 신호가 부가되는데; 제1 디더 신호는 두 개의 적분기 사이에 부가되고, 제2 디더 신호는 양자화기의 입력에 부가된다. EP 709 969호에서, 디더 신호는 시그마-델타 변조기에서 임의의 지점에 부가될 수 있고, 그의 입력이 포함될 수 있으며, 디더 신호의 적합한 필터링이 제공될 수 있다.
항상 디더 신호는 양자화기의 입력부에 인가되는데, 변조기의 출력, 즉 양자화기의 출력으로의 디더 신호에 대한 폐쇄-루프 신호-전송기가 고대역 전송기를 갖기 때문이다. 이는 디더 신호의 백색 잡음이 고대역 스펙트럼 형태로 형성되기 때 문에 유리하지만, 희망하는 신호 스펙트럼은 항상 저대역이어서, 희망하는 신호 및 형성된 잡음 사이에 주파수 분리의 결과를 야기한다. 형성된 잡음의 고주파수 부분은 일단 변환기가 합성기에서 사용되면 합성기의 저대역 폐쇄 루프 전송기에 의해서 억제될 것이다.
여러 애플리케이션에서, 시그마-델타 유도 위상 잡음(Sigma-Delta induced phase noise)은 또한 합성기의 폐쇄 루프 대역폭의 외부 주파수들에 대한 주요한 위상 잡음 기여자라는 것이 드러났다. 루프의 차수를 증가시키고/거나 루프 대역폭을 감소시킴으로써, 이런 잡음은 감소될 수 있지만, 안전성의 이유로, 루프의 차수를 증가시키는 것은 쉽지 않고, 반면에 루프 대역폭을 감소시키는 것은 여러 애플리케이션에서 희망하지 않는 주파수-스텝에 대한 설정-시간을 증가시킬 것이다. 게다가, 패시브 루프-필터 구성 요소를 통합하는 경향이 있는데, 이는 루프의 차수가 가능한 낮을 때 보다 용이하게 실현된다.
시그마-델타의 사용에 대한 한 예는 블루투스-수신기에서 사용하기 위한 주파수 합성기이다. 블루투스에 대해서 주파수-변조는 변조 포맷으로서 사용된다. 희망하는 신호는 주파수 복조기에 의해서 전송된 신호로부터 획득될 수 있는데, 상기 주파수 변조기는 희망하는 신호를 신호의 진폭이 이런 희망하는 신호의 순간 위상의 유도체에 적합한 신호로 변환시킨다. 이런 구별로 인해서, 다른 것보다 더 높은 주파수를 갖는 잡음-구성요소는 더 낮은 주파수를 갖는 잡음과 비교되는 레벨에서 강화될 것이다. 이는 대체로 복조된 희망하는-신호의 "파동(ripple)"에 영향을 미칠 것이다. 이는 합성기의 시그마-델타 변조기 유도 위상-잡음으로 인해서 블루투 스-신호에 발생한다. (이런 위상 잡음은 희망하는 RF-주파수로 업컨버전(upconversion) 동안에 전송기에서 희망하는-신호에 부가되었다.) 사실, 이런 메커니즘은 번갈아 일어나는 비트-시퀀스 테스트 동안에 예컨대, 테스트-결과와 같은 블루투스 "변조 특성" 수행에 불리한 영향을 미치는 것이 나타난다.
유도 위상-잡음으로 인한 퇴보를 최소화하기 위해서, 디더-신호가 양자화기-입력부 대신 시그마-델타 변환기의 입력부에 인가될 수 있다. 이 경우, 대역 내 위상 잡음의 레벨이 증가할 것이라는 것을 주의하자. 그러나 주파수-복조기에서의 구별-동작으로 인해서, 잡음의 저주파수 부분이 덜 해로울 것이다. 그러므로 정상적인 블루투스 애플리케이션에 대해서, 시그마-델타 변조기의 입력부에 디더 신호를 인가하는 것이 바람직하다.
그런데, 근접한 미래에, 블루투스, 중속(medium-rate) 및 고속(high-rate)으로의 확장이 변조-포맷으로서 주파수-변조 대신에 위상-변조를 사용할 것이다. 위상-복조기가 저대역 형상 합성기의 대역 내 위상 잡음의 레벨에 더 민감한 것으로 보여질 수 있다. 특히, 코히어런트 위상 복조기(coherent phase demodulators)가 이런 현상을 나타낼 것이다. 이런 변조-포맷(즉, 위상-변조)에 대해서, 디더-잡음의 고대역 전송기를 나타내기 위해서 디더 신호를 변환기의 양자화기-입력에 부가하는 것이 유익하다.
블루투스-접속은 주파수-변조와 함께 기본 블루투스-모드에서 시작하는 것이 전형적이고, 그 후에 일단 더 높은 데이터-전송률이 개시되면 위상-변조로 스위칭 된다. 디더 신호가 시그마-델타 변조기의 입력에 부가되는 시그마-델타 변조기가 사용된다면, 주파수 변조 모드에서 수신기는 최상으로 동작하지 않고, 그 반면 디더 신호가 양자화기 입력에 부가되는 시그마-델타 변조기가 사용된다면, 위상 변조 모드는 최상이 아닐 것인데, 이는 시그마-델타 변조기가 다른 모드에서 수행이 만족스럽지 않은 결과를 갖는 모드들 중 하나로 디자인되었기 때문이다. 유사한 문제점은 또한 다른 모드를 가지며 시그마-델타 변조기를 사용하는 다른 애플리케이션에도 존재한다.
US 2003/174799호는 출력 주파수 합성기를 결정하는 시그마-델타 제어 위상-잠금 루프 및 전압 제어 발진기를 포함하는 주파수 합성기를 나타낸다. 시그마-델타 제어 위상-잠금 루프에서 반복 순환을 피하기 위해서, 디더 신호가 시그마-델타 변조기에 도입된다. 시그마-델타 변조기는 제1 차수 M-N 누산기 및 제2 차수 M-N 누산기를 포함하고, 두 개의 AND 게이트는 가능한 신호가 디더 신호를 제1 차수 및/또는 제2 차수 M-N 누산기에 연결하도록 한다.
2004년 1월호 IEEE JOURNAL OF SOLID-STATE CIRCUITS, vol.39., no.1, 49-62페이지에서 Sudhakar Pamarti 등에 의한 "A Wideband 2.4-GHz Delta-Sigma Fractional-N PLL With 1-Mb/s In-Loop Modulation"는 블루투스 수신기에서 사용하기 위해서 델타-시그마 변조기와 함께 구현되는 분수형-N위상 잠금 루프를 나타낸다. 디더 신호는 델타-시그마 변조기의 입력부에 인가될 수 있어서 위조 톤을 제거한다.
그러므로 본 발명의 목적은 블루투스 수신기에서의 위상 변조 모드 및 주파수 변조 모드와 같은, 애플리케이션의 여러 모드에 대해서 최상의 결과를 제공하는 시그마-델타 변조기에서 양자화된 신호를 발생시키는 방법을 제공하는 것이다.
본 발명에 따른 목적은 상기 변조된 신호에 대한 변조 포맷을 나타내는 제어 신호에 의존해서 시그마-델타 변조기에서 다수의 여러 지점들 중 선택된 한 지점에 상기 디더 신호를 인가하는 단계를 더 포함하여 성취된다.
디더 신호의 주입이 제어 신호의 제어하에 시그마-델타 변조기에서의 선택된 지점들 사이에서 스위칭 될 수 있을 때, 시그마-델타 변조기의 수행이 애플리케이션의 다른 모드에서 쉽게 적용될 수 있다.
편의상, 시그마-델타 변조기에서 다수의 여러 지점들 중 하나는 양자화기로의 입력부일 수 있다. 유사하게, 시그마-델타 변조기에서 다수의 여러 지점들 중 다른 하나는 변조기 입력 신호를 위한 단자일 수 있다. 이는 디더 신호의 애플리케이션이 상술된 두 개의 위치 사이에서 스위칭 될 수 있도록 한다.
적절한 실시예에서, 디더 신호는 변조된 신호가 제1 변조 포맷에 따라 변조될 때 시그마-델타 변조기의 제1 지점에 인가되고, 변조된 신호가 제2 변조 포맷에 따라 변조될 때 시그마-델타 변조기의 제2 지점에 인가된다.
주파수 합성기가 블루투스 신호를 위한 수신기에서 사용될 수 있다. 이 경우, 디더 신호는, 블루투스 신호가 주파수 변조될 때 시그마-델타 변조기의 제1 지점에 인가되고, 블루투스 신호가 위상 변조될 때 시그마-델타 변조기의 제2 지점에 인가될 수 있다.
방법은 부가적인 디더 신호를 시그마-델타 변조기의 하나 이상의 다른 지점에 인가하는 단계를 더 포함할 수 있다. 이는 디더 신호가 영구적으로 몇몇 지점에 인가되도록 하고, 제어 신호에 의존해서 다른 지점에 인가되도록 한다.
상술된 바와 같이, 본 발명은 또한 장치에 관한 것인데, 이는 변조된 신호를 위한 수신기에서 사용하기 위해 적응된 주파수 합성기의 분수형 분리기와 함께 동작하도록 배열되고, 변조기 입력 신호에 연결된 입력부를 갖는 하나 이상의 적분기를 포함하는 시그마-델타 변조기; 양자화된 신호를 발생시키도록 배열되고 상기 적분기의 출력부에 연결된 입력부를 갖는 양자화기; 상기 변조기 입력 신호로부터 감산되도록 상기 양자화된 신호를 피드백하는 수단; 시그마-델타 변조기 내의 지점에 인가될 디더 신호를 발생시키도록 배열된 디더 신호 발생기; 상기 변조된 신호에 대한 변조 포맷을 나타내는 제어 신호에 의존해서 시그마-델타 변조기의 다수의 여러 지점들 중 선택된 한 지점에 상기 디더 신호를 인가하는 수단을 포함한다. 그러므로 양자화된 신호가 시그마-델타 변조기에서 발생될 수 있는데, 상기 시그마 델타 변조기는 블루투스 수신기에서 위상 변조 모드 및 주파수 변조 모드와 같은, 애플리케이션의 다른 모드에 대해 최상의 결과를 제공한다.
편의상, 시그마-델타 변조기의 다수의 여러 지점들 중 하나가 양자화기로의 입력부일 수 있다. 유사하게, 시그마-델타 변조기의 다수의 여러 지점들 중 다른 것이 상기 변조기 입력 신호를 위한 단자일 수 있다. 이는 디더 신호의 애플리케이션이 상술된 두 개의 지점들 사이에서 스위칭 되도록 한다.
적절한 실시예에서, 디더 신호를 인가하는 수단은 상기 변조된 신호가 제1 변조 포맷에 따라 변조될 때 시그마-델타 변조기의 제1 지점에 디더 신호를 인가하도록 배열되고, 상기 변조된 신호가 제2 변조 포맷에 따라 변조될 때 시그마-델타 변조기의 제2 지점에 디더 신호를 인가하도록 배열된다.
주파수 합성기는 블루투스 신호를 위한 수신기에서 사용하도록 적응될 수 있다. 이 경우, 디더 신호를 인가하는 수단은 상기 블루투스 신호가 주파수 변조될 때 시그마-델타 변조기의 제2 지점에 디더 신호를 인가하도록 배열될 수 있고, 상기 블루투스 신호가 위상 변조될 때 시그마-델타 변조기의 제2 지점에 디더 신호를 인가하도록 배열될 수 있다.
장치는 또한 시그마-델타 변조기의 하나 이상의 다른 지점에 부가적인 디더 신호를 인가하도록 배열될 수 있다. 이는 디더 신호가 영구적으로 몇몇 지점에 인가되도록 하고, 제어 신호에 의존해서 다른 지점에 인가되도록 한다.
이는 디더 신호가 영구적으로 몇몇 지점에 인가되도록 하고, 제어 신호에 의존해서 다른 지점에 인가되도록 한다.
이제 본 발명은 도면을 참조하여 아래에서 충분히 설명될 것이다.
도1은 본 발명이 사용되는 시그마-델타 제어 합성기의 블록도,
도2는 양자화기 입력부에 연결된 디더 신호를 갖는 시그마-델타 변조기,
도3은 변조기의 입력부에 연결된 디더 신호를 갖는 시그마-델타 변조기,
도4는 디더 신호가 양자화기 입력 및 변조기의 입력 사이에서 스위칭 될 수 있는 개선된 시그마-델타 변조기,
도5는 도4의 개선된 시그마-델타 변조기를 갖는 시그마-델타 제어 합성기의 블록도,
도6은 디더 신호가 여러 필터를 통해서 두 개의 지점에 연결된 시그마-델타 변조기,
도7은 두 개의 다른 디더 신호가 두 개의 지점에 연결될 수 있는 시그마-델타 변조기,
도8은 변조기에서 부가적인 지점에 연결된 부가적인 디더 신호를 갖는 도6의 시그마-델타 변조기,
도9는 변조기에서 부가적인 지점에 연결된 부가적인 디더 신호를 갖는 도7의 시그마-델타 변조기.
본 발명이 사용될 수 있는 시그마-델타 제어 주파수 합성기(1)의 다이어그램이 도1에 도시된다. 합성기(1)는 위상 잠금 루프 회로를 포함한다. 이런 합성기는 예컨대, 송수신기 시스템 또는 스탠드-얼론 수신기와 같은, 몇몇 애플리케이션에서 사용될 수 있는데, 이는 블루투스 복조기를 포함하거나 사용할 수 있다.
위상 잠금 루프 회로가 조절되는 기준 주파수(fref)는 위상 및/또는 주파수 검출기(PFD)(2)에 공급된다. 이런 신호는 항상 높은 주파수 안정성을 갖는 신호이다. 위상/주파수 검출기(2)의 출력은 전형적으로 저대역 필터(LPF)인 필터(3)를 통해 출력 신호(Fout)를 발생시키는 전압 제어 발진기(VCO)(4)로 공급된다. 신호(Fout)는 또한 주파수 분리기(DIV)(5)로 피드백되고, 그 후에 분리기(5)에 의해서 발생된 주파수 분리 신호가 위상 및/또는 주파수 검출기(2)의 다른 입력부에 인가되어 피드백 루프가 제공된다. 그러므로 분리기(5)에 의해서 발생된 주파수 분리 신호 및 주파수 신호(fref) 사이의 위상/주파수 관계가 비교되고, 위상/주파수 검출기(2)의 출력은 이런 두 개의 신호들 사이의 위상/주파수 차의 대표 값이다. 그러므로 전압 제어 발진기(4)에는 이런 위상/주파수 차를 나타내는 필터링된 전압 신호가 제공되고, fout은 그에 따라 조절된다.
주파수 분리기(5)에서, fout 주파수는 위상 및/또는 주파수 검출기(2)에서 주파수 신호와 비교되기 전에 분리 팩터에 의해서 분리된다. 분해능(resolution)을 개선하기 위해서, 분수형 합성이 사용될 수 있다. 분리 팩터는 또한 조절될 수 있으므로, 평균 분리 팩터는 정수 부분 및 분수 부분으로 구성된다. 도1에서 도시된 바와 같이, 분수 부분은 시그마-델타 변조기(6)에 의해서 발생된 분리 제어 신호에 의해서 제어될 수 있다. 시그마-델타 변조기(6)는 고정된 분수 설정 입력 신호를 수신하고, 멀티-레벨 신호를 제공하는데, 이는 차례로 합성기의 분리 팩터를 결정한다. 분리 팩터는 희망하는 분리-팩터에 평균적으로 도달하기 위해서 여러 정수 분리-값(예컨대, N-1, N 및 N+1)들 사이에서 "랜덤"하게 스위칭 된다.
시그마-델타 변조기의 입력-신호가 고정적이기 때문에, 소위 "유휴 톤(idle tones)"이라 칭해지는 것이 변조기 출력 신호 및 출력 발진 신호(fout)에서 나타날 수 있다. 이런 주기적인 신호는 필요로 되는 것이 아니고, 무선-기술을 위한 양자화기와 같은 여러 애플리케이션에서 피해야만 하는 것이다. 이는 또한 도1에 도시된 바와 같이, 시그마-델타 변조기에 디더 신호를 부가함으로써 성취될 수 있다. 이로써, 위상 잠금 루프에 의해서 발생된 출력 발진 신호는 희망하지 않는 톤을 포함할 가능성이 없다. 그러나 디더 신호를 시그마-델타 변조기에 부가함으로써 이런 희망하지 않는 유휴 톤이 제거되거나 감소될 수 있지만, 시그마-델타 변조기에서 잡음-파워의 손실이 약간 증가한다.
도2는 시그마-델타 변조기(6)의 예를 도시한다. 시그마-델타 변조기(6)의 입력 신호는 두 개의 적분기(12,13)를 통해서 양자화기(15)에 공급되고, 양자화된 출력 신호가 필터(16)를 통해서 피드백되어 합산 지점(summation pont)(11)에서 입력 신호로부터 감산(substract)되도록 한다. 이런 피드백은 양자화된 신호의 평균값이 평균 입력 신호를 찾아내도록 한다. 이런 신호들 사이의 차는 적분기(12,13)에서 모아지고, 결국 스스로 정정된다. 두 개의 적분기(12,13) 대신에, 단일 적분기가 또한 사용될 수 있다. 예컨대 램프 입력(ramp input)에 대한 시그마-델타 변조기의 응답은 양자화된 출력 신호의 로컬 평균이 평균 입력 값과 동일한 방법으로 양자화된 출력 신호가 입력에 근접한 두 개의 레벨 사이에서 발진하기 위한 것이다. 합산 지점(14)에서, 디더 신호가 양자화기 입력부에 부가된다.
디더 신호가 양자화기의 입력부에 인가될 때, 시그마-델타 변조기의 출력, 즉 양자화기(15)의 출력으로의 디더 신호에 대한 폐쇄-루프 신호-전송기가 고대역 전송기를 갖는다. 이는 디더 신호의 백색 잡음이 고대역 스펙트럼 형태로 형성되기 때문에 특히, 위상 변조된 신호의 수신기에서 사용되는 합성기에 대해서 유리하지만, 희망하는 신호 스펙트럼은 항상 저대역이어서, 희망하는 신호 및 형성된 잡음 사이에 주파수 분리의 결과를 야기한다. 형성된 잡음의 고주파수 부분은 일단 변환기가 합성기에서 사용되면 합성기의 저대역 폐쇄 루프 전송기에 의해서 억제될 것이다. 위상 수신기는 저대역 형상 합성기 위상 잡음의 대역 내 위상 잡음의 레벨에 더 민감하다고 나타내질 수 있다. 특히, 일정한 위상 수신기가 이런 현상을 나타낼 것이다.
그러나 여러 애플리케이션에서, 시그마-델타 유도 위상 잡음은 또한 합성기의 폐쇄 루프 대역폭의 외부 주파수들에 대한 주요한 위상 잡음 기여자라는 것이 드러났다. 루프의 차수를 증가시키고/거나 루프 대역폭을 감소시킴으로써, 이런 잡음은 감소될 수 있지만, 안전성의 이유로, 루프의 차수를 증가시키는 것은 쉽지 않고, 반면에 루프 대역폭을 감소시키는 것은 여러 애플리케이션에서 희망하지 않는 주파수-스텝에 대한 설정-시간을 증가시킬 것이다. 게다가, 패시브 루프-필터 구성 요소를 통합하는 경향이 있고, 이는 루프의 차수가 가능한 낮을 때 실현하는 것이 더 쉬울 것이다.
주파수-변조가 변조 포맷으로써 사용될 때, 희망하는 신호는 주파수 복조기에 의해서 전송된 신호로부터 획득될 수 있는데, 상기 주파수 변조기는 희망하는 신호를 신호의 진폭이 이런 희망하는 신호의 순간 위상의 유도체에 적합한 신호로 변환시킨다. 이런 구별로 인해서, 다른 것보다 더 높은 주파수를 갖는 잡음-구성요소는 더 낮은 주파수를 갖는 잡음과 비교되는 레벨에서 강화될 것이다. 이는 대체로 예컨대, 합성기의 시그마-델타 변조기 유도 위상-잡음으로 인해서 블루투스-신호와 같은 복조된 희망하는-신호의 "파동"에 영향을 미칠 것이다. (이런 위상 잡음 은 희망하는 RF-주파수로 업컨버전 동안에 전송기에서 희망하는-신호에 부가되었다.) 사실, 이런 메커니즘은 번갈아 일어나는 비트-시퀀스 테스트 동안에 예컨대, 테스트-결과와 같은 블루투스 "변조 특성" 수행에 불리한 영향을 미치는 것이 나타난다.
유도 위상-잡음으로 인한 퇴보를 최소화하기 위해서, 디더-신호가 양자화기-입력부 대신 시그마-델타 변환기의 입력부에 인가될 수 있다. 이는 도3에 도시되는데, 여기서 디더 신호는 합산 지점(11)에서 시그마-델타 변조기(20)의 루프에 인가된다. 이 경우, 합성기 출력-신호의 대역 내 위상 잡음의 레벨이 증가할 것이다. 그러나 주파수-복조기에서의 구별-동작으로 인해서, 잡음의 저주파수 부분이 덜 해로울 것이다. 그러므로 주파수 변조 애플리케이션에 대해서, 시그마-델타 변환기의 입력부에 디더 신호를 인가하는 것이 바람직하다. 측정치는 디더 신호가 양자화기 입력에 비교되는 시그마-델타 변조기의 신호 입력에 공급될 때 블루투스 "변조 특성"에 관한 수행이 개선된다는 것을 보여준다.
반면에, 위상 변조 시스템의 시뮬레이션은 양자화기 입력부에 디더 신호를 부가함으로써 획득되는, 고대역 스펙트럼 형태의 위상 잡음이 특히 일정한 복조기가 에러 벡터 매그니튜드(EVM) 측정에 사용될 때, 저대역 스펙트럼 형태의 위상 잡음보다 더 양호한 에러 벡터 매그니튜드(Error Vector Magnitude: EVM) 수행을 제공한다는 것을 의미한다.
표준 블루투스는 주파수 변조를 사용하므로, 표준 블루투스 신호의 복조를 위한 합성기에서 사용되는 시그마-델타 변조기에서, 시그마-델타 변조기의 입력부 에서 디더 신호를 인가하는 것이 바람직하다. 그러나 근접한 미래에, 블루투스, 중속(medium-rate) 및 고속(high-rate)으로의 확장이 변조-포맷으로서 주파수-변조 대신에 위상-변조를 사용할 것이고, 여기서, 상술된 바와 같이, 양자화기 입력부에서 디더 신호를 인가하는 것이 바람직하다.
블루투스-접속은 주파수-변조와 함께 기본 블루투스-모드에서 시작하는 것이 전형적이고, 그 후에 일단 더 높은 데이터-전송률이 개시되면 위상-변조로 스위칭 된다. 디더 신호가 시그마-델타 변조기의 입력에 부가되는 시그마-델타 변조기가 사용된다면, 주파수 변조 모드에서 수신기는 최상으로 동작하지 않고, 그 반면 디더 신호가 양자화기 입력에 부가되는 시그마-델타 변조기가 사용된다면, 위상 변조 모드는 최상이 아닐 것인데, 이는 시그마-델타 변조기가 다른 모드에서 수행이 만족스럽지 않은 결과를 갖는 모드들 중 하나로 디자인되었기 때문이다. 유사한 문제점은 또한 다른 모드를 가지며 시그마-델타 변조기를 사용하는 다른 애플리케이션에서 존재한다.
도4는 개선된 시그마-델타 변조기(25)를 도시하는데, 이는 변조 포맷 둘 다를 처리하기 위해서 디자인된 블루투스 수신기에서 사용될 수 있는 예이다. 도2의 시그마-델타 변조기(6)의 구성요소 외에도, 개선된 시그마-델타 변조기(25)는 디더 신호가 접속되는 스위칭 엘리멘트(22)를 갖는다. 변조 제어 신호의 제어하에, 디더 신호는 변조 포맷이 사용되는 것에 따라 상술된 두 개의 가능한 입력 위치 사이에서 스위칭 될 수 있고, 시그마-델타 변조기에 의해서 유도된 위상 잡음이 두 개의 변조 포맷에 대해 최상으로 억제될 수 있다. 이는 디지털 도메인에서 간단히 구현될 수 있는데, 전형적으로 완벽한 시그마 델타 변조기가 디지털 도메인에서 구현될 수 있기 때문이다. 변조 포맷들 사이에서 변환을 개시하는 기저대 신호는 디더 신호를 시그마-델타 변조기의 입력부 또는 양자화기 입력부에 인가하는 제어 신호로서 사용될 수 있다.
디더 신호에 따르는 변조-포맷이 적용될 때, 복조된 신호에 대한 시그마-델타 변조기의 위상 잡음 기여는 변조 포맷 둘 다에 대해서 최소화될 것이다. 이는 전송기 신호의 테스트 사양이 대체로 더 쉽게 충족될 가능성을 증가시킬 것이다. 주로 영향을 받는 표준 블루투스 테스트는 전송된 신호의 "변조 특성"인 반면, 중속 및 고속으로 주로 영향을 받는 테스트는 전송된 신호의 에러 벡터 매그니튜드(EVM)-테스트일 것이다. 게다가, 수신된 신호는 또한 시그마-델타 변조기에 의해서 유도된 위상 잡음에 의해서 덜 영향을 받아서, BER-플로어(Bit Error Rate-floor)가 개선될 수 있다.
도5는 합성기(21)에서 개선된 시그마-델타 변조기(25)의 사용을 도시한다. 개선된 시그마-델타 변조기(25) 및 부가적인 변조 제어 신호를 사용하는 것을 제외하고는 합성기(21)가 도1의 합성기(1)와 유사하다.
도4에서, 스위칭 엘리멘트(22)는 합산 지점(11) 또는 합산 지점(14)으로 동일한 디더 신호를 인가한다. 그러나 도6의 시그마-델타 변조기(26)에서 도시되는 바와 같이, 디더 신호는 또한 여러 필터(27,28)를 통해서 개별적인 합산 지점에 인가될 수 있어서, 합산 지점들 중 하나에 인가된 결과적인 디더 신호가 이런 합산 지점에서 부가되도록 특히 적응된다. 선택적으로, 도7의 시그마-델타 변조기(30)에서 도시되는 바와 같이, 두 개의 분리된 디더 발생기(31,32)에서 발생된 두 개의 분리된 다른 디더 신호가 사용될 수 있다. 두 개의 디더 신호는 이중 스위칭 엘리멘트(33)에 의해서 합산 지점(11,14)에 연결되는데, 이는 제어 신호에 의해서 제어된다.
디더 신호 또는 디더 신호들은 또한 시그마-델타 변조기에서 두 개 이상의 다른 지점에 인가될 수 있는데, 일부는 제어 신호에 따라 인가될 수 있는 반면에, 그 외의 것은 영원히 인가될 수 있다. 도8의 시그마-델타 변조기가 예로 도시된다. 여기서 디더 신호는 도6에서와 같이 합산 지점(11,14)들 중 하나에 스위칭 엘리멘트(22)의 제어하에 선택적으로 인가될 수 있지만, 또한 디더 신호는 두 개의 적분기(12,13) 사이의 합산 지점(38)에 영원히 인가된다. 일반적으로, 오히려 디더 신호가 영원히 인가되는 다른 합산 지점들 중 하나일 수 있거나, 그들 중 두 개의 지점에 영원히 인가될 수 있는 반면, 제어 신호에 따라서는 제 3의 지점에 인가된다. 다시 분리된 디더 신호 발생기는 또한 도9의 시그마-델타 변조기(40)에 도시되는 바와 같이 사용될 수 있는데, 여기서 디더 신호 발생기(41)로부터의 디더 신호가 합산 지점(42)에 영원히 인가되는 반면 디더 신호 발생기(31,32)로부터의 신호들 중 하나는 제어 신호에 따라 합산 지점(11,14)들 중 하나에 인가된다. 또한, 여기서 디더 신호 및 합산 지점은 다른 방법으로 결합될 수 있다.
도6 및 도8에서 도시된 실시예에서, 디더 신호는 각각의 합산 지점에 필터를 통해 인가된다. 그러나 도4 및 도6 내지 도 9에 도시된 모든 실시예에서 각각의 디 더 신호가 필터링되거나 될 수 없고, 또는 디더 신호 발생기 자신이 필터를 포함 할 수 있다는 것을 주의해야만 한다. 디더 신호는 디더 발생기, 디더 발생기의 외부에서 또는 그렇지 않은 곳에서 필터링 될 수 있다. 한 신호는 필터링될 수 있고, 어떤 것은 필터링될 수 없다. 이런 관점에서 모든 결합이 가능하다.
상술된 시그마-델타 변조기는 아날로그 도메인 또는 디지털 도메인에서 구현될 수 있다.
본 발명의 바람직한 실시예가 설명되고 도시되었을지라도, 본 발명은 그에 국한되지 않지만, 또한 다음의 청구항에서 한정된 주요 범위 내에서 다른 방법으로 예시될 수 있다.

Claims (14)

  1. 변조된 신호를 위해 수신기에서 사용하기 위한 주파수 합성기(21)에서 분수형 분리기(5)와 함께 동작하도록 배열된 시그마-델타 변조기(25;26;30;36;40)에서 양자화된 신호를 발생하는 방법으로서,
    하나 이상의 적분기(12,13) 및 지점(11,14)을 통해서 시그마-델타 변조기의 입력 신호를 양자화기(15)로 공급하는 단계;
    양자화기(15)에서, 상기 시그마-델타 변조기의 입력 신호로부터 감산되는 양자화된 신호를 발생시키는 단계;
    상기 시그마-델타 변조기의 입력 신호로부터 감산되도록 상기 양자화된 신호를 피드백하는 단계; 및
    시그마-델타 변조기 내의 지점(11,14)에 인가되도록 디더 신호를 발생시키는 단계를 포함하는, 양자화된 신호 발생 방법에 있어서,
    상기 변조된 신호에 대한 변조 포맷을 나타내는 제어 신호에 따라 상기 시그마-델타 변조기(25;26;30;36;40)에서 다수의 여러 지점(11,14)들 중 선택된 한 지점에 상기 디더 신호를 인가하는 단계를 포함하는 것을 특징으로 하는 양자화된 신호 발생 방법.
  2. 제 1항에 있어서,
    상기 시그마-델타 변조기에서 상기 다수의 여러 지점들 중 한 지점(14)이 상기 양자화기(15)로의 입력부인 것을 특징으로 하는 양자화된 신호 발생 방법.
  3. 제 1항에 있어서,
    상기 시그마-델타 변조기에서 상기 다수의 여러 지점들 중 한 지점(14)이 상기 시그마-델타 변조기의 입력 신호를 위한 단자인 것을 특징으로 하는 양자화된 신호 발생 방법.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 디더 신호는 상기 변조된 신호가 제1 변조 포맷에 따라 변조될 때 상기 시그마-델타 변조기의 제1 지점(11)에 인가되고, 상기 변조된 신호가 제2 변조 포맷에 따라 변조될 때 상기 시그마-델타 변조기의 제2 지점(14)에 인가되는 것을 특징으로 하는 양자화된 신호 발생 방법.
  5. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 주파수 합성기(21)가 블루투스 신호를 위한 수신기에서 사용되는 것을 특징으로 하는 양자화된 신호 발생 방법.
  6. 제 5항에 있어서,
    상기 디더 신호는 상기 블루투스 신호가 주파수 변조될 때 상기 시그마-델타 변조기의 제1 지점(11)에 인가되고, 상기 블루투스 신호가 위상 변조될 때 상기 시그마-델타 변조기의 제2 지점(14)에 인가되는 것을 특징으로 하는 양자화된 신호 발생 방법.
  7. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 방법이 상기 시그마-델타 변조기에서 하나 이상의 다른 지점(38;42)으로 부가적인 디더 신호를 인가하는 단계를 더 포함하는 것을 특징으로 하는 양자화된 신호 발생 방법.
  8. 변조된 신호를 위한 수신기를 포함하는 장치로서, 상기 수신기는 시그마-델타 변조기(25;26;30;36;40)가 분수형 분리기(5)와 함께 동작하도록 배열된 주파수 합성기(21)를 포함하고,
    상기 시그마-델타 변조기는 시그마-델타 변조기의 입력 신호가 접속되는 입력부를 갖는 하나 이상의 적분기(12,13);
    양자화된 신호를 발생시키도록 배열되고 상기 적분기의 출력부에 연결된 입력부를 갖는 양자화기(15);
    상기 시그마-델타 변조기의 입력 신호로부터 감산되도록 상기 양자화된 신호를 피드백하는 수단; 및
    상기 시그마-델타 변조기 내의 지점에 인가되도록 디더 시호를 발생시키도록 배열된 디더 신호 발생기를 포함하는, 장치에 있어서,
    상기 시그마-델타 변조기가 상기 변조된 신호에 대한 변조 포맷을 나타내는 제어 신호에 따라 상기 시그마-델타 변조기(25;26;30;36;40)의 다수의 여러 지점(11,14)들 중 선택된 한 지점에 상기 디더 신호를 인가하는 수단을 더 포함하는 것을 특징으로 하는 장치.
  9. 제 8항에 있어서,
    상기 시그마-델타 변조기의 다수의 다른 지점들 중 한 지점(14)이 상기 양자화기(15)로의 입력부인 것을 특징으로 하는 장치.
  10. 제 8항에 있어서,
    상기 시그마-델타 변조기의 다수의 다른 지점들 중 한 지점(11)이 상기 시그마-델타 변조기의 입력 신호를 위한 단자인 것을 특징으로 하는 장치.
  11. 제 8항 내지 제 10항 중 어느 한 항에 있어서,
    상기 디더 신호를 인가하는 수단은 상기 변조된 신호가 제1 변조 포맷에 따라 변조될 때 상기 시그마-델타 변조기의 제1 지점(11)에 디더 신호를 인가하도록 배열되고 상기 변조된 신호가 제2 변조 포맷에 따라 변조될 때 시그마-델타 변조기의 제2 지점(14)에 디더 신호를 인가하도록 배열되는 것을 특징으로 하는 장치.
  12. 제 8항 내지 제 10항 중 어느 한 항에 있어서,
    상기 주파수 합성기(21)가 블루투스 신호를 위한 수신기에서 사용을 위해 적응되는 것을 특징으로 하는 장치.
  13. 제 12항에 있어서,
    상기 디더 신호를 인가하는 수단은 상기 블루투스 신호가 주파수 변조될 때 상기 시그마-델타 변조기의 제1 지점(11)에 디더 신호를 인가하도록 배열되고 상기 블루투스 신호가 위상 변조될 때 상기 시그마-델타 변조기의 제2 지점(14)에 디더 신호를 인가하도록 배열되는 것을 특징으로 하는 장치.
  14. 제 8항 내지 제 10항 중 어느 한 항에 있어서,
    상기 장치가 또한 상기 시그마-델타 변조기의 하나 이상의 다른 지점(38;42)에 부가적인 디더 신호를 인가하도록 배열되는 것을 특징으로 하는 장치.
KR1020067027904A 2004-07-01 2005-06-23 시그마-델타 변조기를 포함하는 장치 및 시그마-델타변조기에서 양자화된 신호를 발생시키는 방법 KR101156877B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP04388043A EP1612946B1 (en) 2004-07-01 2004-07-01 Apparatus comprising a sigma-delta modulator and method of generating a quantized signal in a sigma-delta modulator
EP04388043.4 2004-07-01
US58525304P 2004-07-02 2004-07-02
US60/585,253 2004-07-02
PCT/EP2005/006875 WO2006002844A1 (en) 2004-07-01 2005-06-23 Apparatus comprising a sigma-delta modulator and method of generating a quantized signal in a sigma-delta modulator

Publications (2)

Publication Number Publication Date
KR20070058388A KR20070058388A (ko) 2007-06-08
KR101156877B1 true KR101156877B1 (ko) 2012-06-20

Family

ID=34972704

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067027904A KR101156877B1 (ko) 2004-07-01 2005-06-23 시그마-델타 변조기를 포함하는 장치 및 시그마-델타변조기에서 양자화된 신호를 발생시키는 방법

Country Status (3)

Country Link
US (1) US7394418B2 (ko)
KR (1) KR101156877B1 (ko)
WO (1) WO2006002844A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240035101A (ko) 2022-09-08 2024-03-15 국립금오공과대학교 산학협력단 델타시그마 변조기

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7764207B2 (en) * 2006-03-31 2010-07-27 Nihon Dempa Kogyo Co., Ltd. Digital processor
US7570182B2 (en) * 2006-09-15 2009-08-04 Texas Instruments Incorporated Adaptive spectral noise shaping to improve time to digital converter quantization resolution using dithering
US8284822B2 (en) * 2007-02-27 2012-10-09 Broadcom Corporation Method and system for utilizing direct digital frequency synthesis to process signals in multi-band applications
US7826550B2 (en) * 2007-02-28 2010-11-02 Broadcom Corp. Method and system for a high-precision frequency generator using a direct digital frequency synthesizer for transmitters and receivers
US8116387B2 (en) * 2007-03-01 2012-02-14 Broadcom Corporation Method and system for a digital polar transmitter
US8379787B2 (en) * 2007-11-15 2013-02-19 Mediatek Inc. Spread spectrum clock generators
US8644441B2 (en) * 2007-11-15 2014-02-04 Mediatek Inc. Clock generators and clock generation methods thereof
GB0805812D0 (en) * 2008-03-31 2008-04-30 Cambridge Silicon Radio Ltd Phase locked loop modulation
US8049568B2 (en) * 2009-09-10 2011-11-01 Broadcom Corporation Feedback-based linearization of voltage controlled oscillator
US7978113B2 (en) * 2009-09-10 2011-07-12 National Semiconductor Corporation Analog-to-digital converter having output data with reduced bit-width and related system and method
US7911241B1 (en) * 2009-10-29 2011-03-22 Stmicroelectronics Design And Application Gmbh Frequency synthesizer circuit comprising a phase locked loop
CN103493377B (zh) * 2011-06-01 2017-04-26 华为技术有限公司 锁相环中的杂散抑制
US8514118B2 (en) * 2011-09-23 2013-08-20 Silicon Laboratories Inc. Sigma-delta modulation with reduction of spurs using a dither signal
US8692594B2 (en) * 2011-12-19 2014-04-08 Ati Technologies Ulc Phase-locked loop frequency stepping
US8766836B2 (en) * 2012-02-10 2014-07-01 Analog Devices, Inc. Sigma delta modulator with dither
JP6121240B2 (ja) * 2013-05-23 2017-04-26 日本無線株式会社 シグマデルタ変調器
US9071257B2 (en) * 2013-07-09 2015-06-30 The Trustees Of Columbia University In The City Of New York Systems and methods for derivative level-crossing sampling
US11545985B2 (en) * 2018-12-14 2023-01-03 Silicon Laboratories Inc. Apparatus for digitally controlled oscillators and associated methods
JPWO2022102200A1 (ko) * 2020-11-13 2022-05-19

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144308A (en) 1991-05-21 1992-09-01 At&T Bell Laboratories Idle channel tone and periodic noise suppression for sigma-delta modulators using high-level dither
US5986512A (en) 1997-12-12 1999-11-16 Telefonaktiebolaget L M Ericsson (Publ) Σ-Δ modulator-controlled phase-locked-loop circuit
US6175321B1 (en) 1997-05-27 2001-01-16 Telefonakitiebolaget Lm Apparatus and method for the reduction of periodic noise in a sigma-delta modulator
US20030174799A1 (en) 2002-03-12 2003-09-18 Amr Fahim Sigma-delta modulator controlled phase locked loop with a noise shaped dither

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008703A (en) * 1997-01-31 1999-12-28 Massachusetts Institute Of Technology Digital compensation for wideband modulation of a phase locked loop frequency synthesizer
US5903194A (en) * 1997-08-05 1999-05-11 Rockwell Science Center, Inc. Digital phase modulation of frequency synthesizer using modulated fractional division
US6044124A (en) * 1997-08-22 2000-03-28 Silicon Systems Design Ltd. Delta sigma PLL with low jitter
US6600378B1 (en) * 2002-01-18 2003-07-29 Nokia Corporation Fractional-N frequency synthesizer with sine wave generator
JP4041323B2 (ja) * 2002-03-12 2008-01-30 松下電器産業株式会社 周波数変調装置、周波数変調方法、および、無線回路装置
US6946884B2 (en) * 2002-04-25 2005-09-20 Agere Systems Inc. Fractional-N baseband frequency synthesizer in bluetooth applications
US20040036636A1 (en) * 2002-08-26 2004-02-26 Rifeng Mai Tone-free dithering methods for sigma-delta DAC
US6880262B1 (en) * 2003-09-30 2005-04-19 Broadcom Corporation Continuous time ΔΣ ADC with dithering

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144308A (en) 1991-05-21 1992-09-01 At&T Bell Laboratories Idle channel tone and periodic noise suppression for sigma-delta modulators using high-level dither
US6175321B1 (en) 1997-05-27 2001-01-16 Telefonakitiebolaget Lm Apparatus and method for the reduction of periodic noise in a sigma-delta modulator
US5986512A (en) 1997-12-12 1999-11-16 Telefonaktiebolaget L M Ericsson (Publ) Σ-Δ modulator-controlled phase-locked-loop circuit
US20030174799A1 (en) 2002-03-12 2003-09-18 Amr Fahim Sigma-delta modulator controlled phase locked loop with a noise shaped dither

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240035101A (ko) 2022-09-08 2024-03-15 국립금오공과대학교 산학협력단 델타시그마 변조기

Also Published As

Publication number Publication date
US20070252737A1 (en) 2007-11-01
WO2006002844A1 (en) 2006-01-12
KR20070058388A (ko) 2007-06-08
US7394418B2 (en) 2008-07-01

Similar Documents

Publication Publication Date Title
KR101156877B1 (ko) 시그마-델타 변조기를 포함하는 장치 및 시그마-델타변조기에서 양자화된 신호를 발생시키는 방법
US10090845B1 (en) Fraction-N digital PLL capable of canceling quantization noise from sigma-delta modulator
US7834706B2 (en) Phase error cancellation
KR20060045139A (ko) 델타 시그마 변조형 분수 분주 ｐｌｌ 주파수 신시사이저,및 무선 통신 장치
US5986512A (en) Σ-Δ modulator-controlled phase-locked-loop circuit
US6236703B1 (en) Fractional-N divider using a delta-sigma modulator
US7015738B1 (en) Direct modulation of a voltage-controlled oscillator (VCO) with adaptive gain control
US20050146453A1 (en) Continuous time delta sigma ADC with dithering
US20030043950A1 (en) Phase-locked loop frequency synthesizer with two-point modulation
US8587352B2 (en) Fractional-N phase locked loop
KR20080027975A (ko) 투-포인트 모듈레이션 장치 및 방법
KR20130125351A (ko) 양자화 잡음을 제거하는 이진-가중 디지털 아날로그 미분기들을 구비한 델타-시그마 분수-n 주파수 신시사이저
WO2017023688A1 (en) Hybrid frequency synthesizer and method
US7974333B2 (en) Semiconductor apparatus and radio circuit apparatus using the same
JP2981922B2 (ja) 周波数シンセサイザ
JP4410128B2 (ja) 周波数変調装置及びポーラ変調送信装置
CN100539435C (zh) 包括累加增量调制器的设备和生成累加增量调制器中的量化信号的方法
Riley et al. A hybrid/spl Delta//spl Sigma/fractional-N frequency synthesizer
WO2012093424A1 (ja) デルタシグマ変調型分数分周ｐｌｌ周波数シンセサイザおよびそれを備えた無線通信装置
Bax et al. A/spl Sigma/-/spl Delta/frequency discriminator based synthesizer
Zarkeshvari et al. PLL-based fractional-N frequency synthesizers
Goldberg Analog and Digital Fractional-n PLL Frequency Synthesis: A Survey and Update
Reddy Noise shaping with sigma delta modulators in fractional-N synthesizers
TWI831562B (zh) 具有減少的抖動的鎖相迴路以及用以自參考時脈產生具有減少的抖動之輸出時脈的方法
Aouini et al. Frequency synthesis using digital-to-frequency conversion and filtering

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150526

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170529

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180528

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 8