CN1196795A - 在同步采样数据检测通道内检测数字电路的方法 - Google Patents

在同步采样数据检测通道内检测数字电路的方法 Download PDF

Info

Publication number
CN1196795A
CN1196795A CN97190785A CN97190785A CN1196795A CN 1196795 A CN1196795 A CN 1196795A CN 97190785 A CN97190785 A CN 97190785A CN 97190785 A CN97190785 A CN 97190785A CN 1196795 A CN1196795 A CN 1196795A
Authority
CN
China
Prior art keywords
digital
sample
pseudo
noise
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN97190785A
Other languages
English (en)
Inventor
帕伯罗·O·金泊维奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quantum Corp
Original Assignee
Quantum Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quantum Corp filed Critical Quantum Corp
Publication of CN1196795A publication Critical patent/CN1196795A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516—Test of programmable logic devices [PLDs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1816—Testing
    • G11B20/182—Testing using test patterns
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

一个用于检测具有表示来自一个模拟通道部分样本的数字伪样本如一个硬盘驱动器的PRML通道的同步采样数据检测通道芯片的数字元件的片上自检电路,包括一个根据预确定的频谱响应产生理想的数字伪样本的采样发生器、一个产生数字噪声值的数字噪声发生器、一个将理想的数字伪样本与数字噪声值相组合以产生噪声伪样本的第一组合电路,一个连接到样本发生器并且加上一个预确定的偏置到理想的数字伪样本以产生偏置的伪样本的偏置注入电路,以及一个用于将噪声伪样本与偏置伪样本相组合以输出偏置噪声伪样本来检测通道芯片的数字数据处理和通道控制元件的第二组合电路。

Description

在同步采样数据检测通道内检测数字电路的方法
本发明涉及同步采样数据检测通道，例如部分响应，最大似然数据检测通道。本发明尤其涉及在一个同步采样数据检测通道的集成电路通道芯片内用于检测数字电路元件的方法和板上自检电路。
专用集成电路(ASIC)芯片趋于带有许多互联逻辑门的非常复杂的结构。这种芯片的性能特征可能根据各种生产条件以及设计和布局考虑而改变。如已生产的，芯片性能必须是已知的。因此，这些复杂电路芯片在制成后需要进行全面地检测以保证一旦放置在预定的工作环境内就能正确的工作。在一个超大规模集成电路(VLSI)内提供一个片上自检系统是公知的。一个经常遇到的例子是在芯片内集成一系列的检测单元并且把它们连接为一个环形振荡器，或者计数器，用于提供经过串联，以及接下来经过芯片本身数字信号传送延迟的指示。
一个更复杂的芯片检测方法在美国专利No.5,173,906由Dreibelbis等人给出，题目为“集成电路内置自检”。由Dreibelbis等人描述的片上自检系统连续地产生一系列检测模型用于彻底地检测VLSI芯片的静态随机存取存储器存储单元。检测模型是全数字的模型，如单一地址波纹字，单一地址波纹位、棋盘格、字行条、覆盖层和一个用户可编程数字模型。该模型连续地写入存储单元并且与从存储单元读出的模型进行比较。比较的结果简化为一个单个的通过-失败信号，该信号控制错误的地址寄存器用于捕获使检测失败的任何存储单元的地址。虽然是全面的，但Dreibelbis等人的检测方法表现出指向存储字单元的检测，而不是一个同步采样数据通道集成电路(IC)的数字逻辑元件。
同步采样数据检测通道集成电路一般包括连接到一个模拟信号源的模拟部分，如来自一个磁盘驱动器的重放变换器的前置放大模拟重放，并且提供如增益调节、DC偏移量去除、以及模拟滤波和均衡的模拟信号处理；下面接着是一个以高速模数(A/D)转换器开始的数字部分，通常包括一个数字滤波器，并包括一个路径存储检测器，如维特比检测器。通道IC通常也包括分别用于控制A/D、增益和DC偏移元件的定时(PLL)，增益和DC偏移控制回路。
通道芯片需要在制成后进行全面地检测以确定一旦芯片放置进硬盘驱动器(或磁带驱动器)环境就能正确的工作并且探测任何制造错误和缺陷。分别地在芯片的模拟和数字部分进行特定的检测，以及对这两个部分一起进行特定的检测。数字检测包括提供模型给通道的数字部分并且将芯片输出与已知的(期望的)结果比较。数字检测还包括旁路模拟部分和模数转换器，并且提供给数字部分模拟的数字样本。这些样本通过使用外部管脚引入而被注入封装芯片，并且从带有加入噪声的模拟信号中形成以提供表示磁盘驱动器通道的实际操作条件的实际模拟模型。然而，一旦芯片安装在驱动器印刷电路板上，输入检测管脚一般接地，输出管脚一般断电并且保持为不连接，因而芯片检测电路对于任何进一步的检测处理变为无用。
一个用于数字电路和系统的检测结构和方法的更全面的处理可以在IEEE出版物，纽约的电气和电子工程学院的M.Abramovici，M.Breuer和A.Friedman的书中找到，题目为：数字系统检测和可检测的设计。
在同步采样数据记录和回放通道环境中的自检是公知的。例如，美国专利No.5,392,295由Coker等人写的名称为“误差测量电路”，描述了一个用于检测结合一个部分响应，最大似然(PRML)通道的硬磁盘驱动器的性能的电路和方法。具有编码和预编码的数据值的公知的记录模型的检测磁道记录在数据存储器表面。然后这些模型被重放并传给一个驱动器上的误差测量电路。误差发生器通过计算数据样本的标称、期望值与从存储器表面读出的数据样本值之间的差别来产生误差值样本。然后根据要求的检测，如用于非线性位移位的检测，误差值样本可以被选择地通过多个检测路径。(位移位是由可以产生被再现的不正确的数据模型的磁盘上记录的磁通量转换单元磁边界之间的相互作用引起的。)这种检测的结果可以用于调节例如磁盘驱动器内的写预补偿。由Coker等人的专利描述的方法检测了整个磁盘驱动器的性能，而不是单独地来自集成到整个磁盘驱动器的通道芯片的性能。
在Coker等人的专利中描述的另一种检测检查在存储器表面上数据变换器的浮动高度的变化。在Coker等人的专利中描述的另一种检测确定了在数据存储器和恢复系统中噪声的电平。在这个噪声检测中误差值样本由一个比较器与一个预确定电平比较。如果误差样本大于或者等于预确定电平，比较器输出一个逻辑“1”，否则为一个逻辑“0”。随后一个累加器分别地累加结果，根据在通道中量化的模拟三个数据类型，标称一个负1、零，或者正1电平。一个在磁盘驱动器内的微处理器获得并绘制出累积结果的分布。随后产生的分布可以用于确定在磁盘驱动器系统中的噪声量。Coker等人方法的一个直接的结果和实际的缺点是根据描述的方法在任何通道性能检测发生之前整个磁盘驱动器系统磁头和介质必须首先装配。Coker等人的检测方法假设为了驱动器电平检测工作通道芯片将适当地起作用。
读者还被引导到圣地亚哥的加利福尼亚大学的当前发明人的题为：“用于硬盘驱动器的维特比检测器的VLSI实现”的硕士论文，并且特别是在第14页中包括一个分支度量发生器单元的IC内的检测电路的讨论，一个伪随机二进制序列发生器以及使用移位和相加特性用于根据基本的多项式X7+X+1(第24页)的通道自检，以及一个输入选择单元(第25页)用于通过选择由一个伪随机发生器单元产生的理想的伪样本允许通道自检。在发明人的论文中描述的输入选择单元也描述了一个全加法器以允许包括外部产生的数字噪声或对于选择信号的干扰。不好的样本随后送到IC的一个数据路径，允许用于一个全面的逻辑检测。
尽管现有的方法已经提供了在数字VLSI芯片内的数字检测电路，并且已经使用同步采样数据检测技术在整个硬盘驱动系统内提供了全系统的检测，还存在着一个迄今没有解决的需求，在芯片被装配进一个完整的磁盘驱动器之前为一个片上检测系统用于检测具有模拟现实的通道条件的同步采样数据检测通道的数字元件。
随着芯片封装在尺寸上的减少，可用于检测芯片的管脚数同样的减少。存在着迄今为止一个没有解决的需求，用于通过使用芯片封装的现有管脚而有效地克服芯片管脚引出线的有限数量的一种检测方法和布置以允许整个通道的数字部分的噪声样本的内部产生和循环，因此允许芯片运行自检并且使用一个微处理器分析和经过一个串行控制和状态端口报告检测的结果，否则退出芯片。
本发明的一个总的目的是提供一个全面的、现实的检测方法和内部检测装置用于检测一个同步采样数据检测通道芯片的数字后端。
本发明的另一个目的是提供一种方法和电路用于在检测数字信号的性能的片上检测块和一个同步采样数据检测通道的控制元件内将噪声和偏置加到本地产生的理想的数字伪样本。
本发明的另外一个目的是提供一个片上检测电路用于检测磁盘驱动器PRML数据通道芯片的数字电路组成部分。
根据本发明的原理，提供一种方法用于同步采样数据检测通道的数字部分的片内检测。数字部分至少包括一个来自模数转换器的输入引线，一个片内检测块，至少一个控制环数字误差发生器，以及一个数字存储检测器如维特比检测器。数字部分也可以包括一个或多个数字滤波器。片内检测方法最好包括步骤：
在输入端代替来自模数转换器的数字样本值注入一已知的数字值(伪样本)的序列，
将序列滤波为被优化为匹配于检测器的一个标定响应的预确定频谱响应的伪样本，
产生和加上一个数字噪声控制量到滤波的伪样本以产生噪声伪样本，
加上一个偏移量的预确定的控制量到噪声的滤波伪样本以产生噪声的偏移伪样本，
经过数字滤波器、控制环和数字存储路径检测器通过噪声、偏移伪样本以产生检测的伪样本和控制环数字校正，
将检测的伪样本与已知的数字值序列比较以确定任何序列的不可比，
将检测的控制环数字校正与期望来自序列的标定的数字环校正相比较以确定任何控制环数字校正的不可比，
存储作为一个芯片特征的任何序列的不可比和任何控制环数字校正的不可比到不可比存储器用于以后通过例如一个微处理器串行总线的抽取和分析。
作为本发明的一个相关的特征，描述了一个片上自检电路用于检测一个同步采样数据检测通道芯片，如带有表示来自一个模拟通道部分的样本的数字伪样本的一个硬盘驱动器，或磁带驱动器的PRML通道的数字元件。自检电路包括一个样本发生器用于根据一个预确定的频谱响应产生理想的数字伪样本；一个数字噪声发生器用于产生数字噪声值；一个第一组合电路用于将理想的数字伪样本与数字噪声值组合以产生噪声伪样本；一个连接到样本发生器的偏置注入电路用于加上一个预确定的偏置到噪声数字伪样本以产生噪声偏置伪样本；为了检测数字数据处理和芯片的通道控制单元。
考虑到下面根据附图表示的优选实施例的详细的描述，本发明的各种目的、优点、方面或特点将被那些熟练的技术人员更全面地理解。
图1是一个硬盘驱动器的简化方块图，该驱动器包括一个根据本发明的原理具有板上数字部分自检的同步采样数据检测通道IC芯片。
图2表示了用于产生检测条件的图1中通道芯片数字部分的板上数字自检电路的简化方块图。
图3表示了图2自检电路内一个12位线性反馈移位寄存器(LFSR)的详细的方块图。
图4A表示了一个组合的逻辑块的第一部分的详细的逻辑方块图，以及该图4B表示了图2自检电路内的一个第二部分完整的组合逻辑块。
图5表示了图2自检电路内一个3位LFSR的详细的方块图。
图6A表示了图2自检电路内一个偏置控制信号发生器的详细的逻辑方块图。
图6B表示了一个由图6A电路产生的控制信号的图形。
图6C是一个说明可以在图2自检电路内产生的多个偏置检测条件的偏移信号注入表。
图6D提供了一个可以在图2自检电路内产生的增益误差、相位误差和偏置误差检测条件的例子。
图7是一个在图1中所示的检测电路的详细的方块图，与被检测的数字电路元件一起，并且帮助产生要求的检测条件。
图8是一个多种理想地产生PR4三个样本值的图形。
图9是一个图8理想地产生PR4样本值的直方图的图形。
图10是一个类似于图8的图形并且展示第一个多种噪声PR4样本值的图形。
图11是一个图10噪声样本值的直方图。
图12是一个类似于图8的图形并且展示第二个多种噪声PR4样本值的图形，比图10例子的噪声大。
图13是图12噪声大一些的样本值的直方图。
为了更全面地理解本发明的一些方面和特点，将对一个用于具有板上自检能力的通道芯片的一个当前优选的工作环境进行简短的描述。参照图1，表示了一个硬盘驱动器的较多的图示。尽管硬盘驱动器是本发明的一个当前优选的环境，其他同步采样的数据检测通道，包括在一个磁带驱动器内的通道将从本发明的内容中得到好处。
图1磁盘驱动器包含一个包括一个数据变换器磁头10的磁头组件8，磁头10由一个执行机构组件如旋转音圈执行机构11定位。磁头10提供数据写入和数据读出功能。并且这些功能可以由一个单个磁变换器实现，或者磁头10可以包括例如一个电感写头和一个磁致电阻读头。至少一个数据存储磁盘12由一个轴电机14以一个固定的预确定速度相对于变换器10旋转，由一个也可以包括用于控制旋转音圈执行机构11的电路的电机控制电路16控制。一个模拟重放前置放大器和写驱动器集成电路18一般地也包括在磁头磁盘组件内使得在电路18和变换器磁头10之间的引线长度减至最小以减少寄生噪声拾音并且改进来自磁盘12变换的重放模拟信号中的信噪比。
硬盘驱动器包含一个包括例如一个模拟部分21和一个数字部分23的VLSI PRML数据通道芯片19。模拟部分21一般地包括一个可变增益模拟放大器(VGA)20，一个可编程的模拟滤波器/均衡器22，一个引导到例如6位快闪模数转换器(A/D)26的DC偏移校正放大器24，以及一个压控振荡器(VCO)用于控制由A/D在放大和滤波/均衡的模拟信号流上完成的同步采样操作。一个写预补偿电路56一般地也可以被包括在通道芯片19的模拟部分21内。
通道芯片的数字部分23一般地包括快闪A/D26，一个有限脉冲响应(FIR)滤波器36，一个如维特比检测器44的存储路径检测器，一个数字定时控制电路38用于经过一个定时数模转换器(DAC)30提供一个定时调节控制到VCO28，一个数字增益控制电路40用于经过一个增益控制DAC32作用一个增益控制到VGA20，以及一个数字偏移控制电路42用于经过一个偏移DAC34作用一个DC偏移控制值到偏移校正放大器24。尽管展示了数字定时、增益和偏移控制电路38、40和42，这些电路也可以与模拟控制电路和位于模拟部分21内的元件组合，如共同转让的Abbott等人的美国专利No.5,341,249，题目为“使用具有数字自适应均衡的PRML IV类采样数据检测的磁盘驱动器”所示，以及本发明人的No.5,459,679，题目为“实时DC偏移控制和相关的方法”，那里所公开的在此作为参考。
数字部分23还包括一个后编码器46和一个译码器48用于后编码和译码在维特比检测器36恢复的编码信息。在写路径一侧，一个编码器52和一个预编码器54编码和预编码用户数据到一个编码的数据模型，该模型具有适合于写在磁盘12上表示控制的符号间干扰的模型中的一个要求的频谱(例如PR4)。根据一个读/写(R/W)控制信号，一个双向数据流控制电路/接口50在数据写操作期间经过例如一个4位数据路径51引导未编码信号到编码器，并且在数据重放操作期间它引导来自译码器48的译码信号到外部电路。
数字部分23还包括一个微控制器接口66用于经过一个串行数据路径67接收来自一个驱动器微控制器84的命令。接口66也包括多个内部寄存器用于存储直接由微控制器84经过串行路径67存取的命令和状态值。
数字部分23也包括一个检测块60结合了包含本发明的元件和特点，包括例如一个第一信号分流器62和一个第二信号分流器64。第一信号分流器62将由预编码器54产生的编码数字值从写预补偿电路56分流到检测块60。第二信号分流器64将从快闪A/D26接收的无条件样本经一个信号路径65分流到FIR滤波器36，数字定时控制器38，数字增益控制器40和数字偏移控制器42以接收来自检测块60的检测样本。第一和第二信号分流器62和64如信号多路复用器所示，并且根据经过来自一个外部微控制器，如(但不需要限制于)驱动器微控制器84的串行端口67接收的命令，它们被一个由微控制器接口块66产生的检测模式信号控制。检测块60和相关的电路以及特点将在下面作更详细的描述。
除了通道芯片19以外，一个驱动器印刷电路板还包括、传送和连接电机控制芯片16、微处理器84、一个驱动器ASIC 70以及最好有一个外部缓冲存储器阵列72，但不需要作为动态随机存取存储器(DRAM)实现。驱动器ASIC 70包括一个具有剩余纠错码(ECC)功能的数据控制器74，一个磁盘驱动器使用接口块66用于实现一个要求的磁盘接口协议如小型计算机标准接口(SCSI)或用于一个主计算机的任何其他的总线级接口结构、一个用于产生地址的存储控制器块78和用于外部DRAM缓冲存储器阵列72的刷新信号，以及一个用于经过一个控制总线结构82接收来自微控制器84的命令并且返回状态值到微控制器84的微控制器接口80。在当前的例子中，微控制器84能够产生一串已知的未编码数据值并经过总线82、ASIC/微控制器接口80、数据控制器74和路径51使它们传送到通道芯片19的数字部分23。同时，微控制器84可以监控数字部分23的响应以经过通道/微控制器接口66和串行端口67检测模型序列。这个控制和监控路径布置在本发明的一些优选实现中是很有用的，从下面的讨论中将可以更全面地理解。
现在转到图2，片上数字部分检测块60包括一个输入路径100用于根据检测环境接收一个已知的写电流数字波形，如来自预编码器54，或者一个等效源的编码数据。在当前的例子中，输入的数据值通过一个传送如图6和7所示的一个理想的三级(三进制)PR4数据模型的1-D2功能元件102。功能元件102提供例如一个理想模型经过一条路径到相加功能元件118。例如，下面表示一个根据二进制采样值1-D2功能元件的输出：
二进制样本：  1  1  0  0  1  1  0  0
1-D2输出：  1  1 -1 -1  1  1 -1 -1
尽管在当前的优选实施例中理想的PR4样本由1-D2功能元件102产生，那些熟练的技术人员将理解样本并不必须是“理想的”。非理想的样本可以从一个给定的多项式P(D)产生，而FIR滤波器36可以被用于均衡样本为要求的频谱响应。这个多项式可以用如下的一个更一般的语句来表达：
P(D)＝h(0)+h(1)D+h(2)D2…+h(n)Dn在这个更一般的表达式中，P(D)＝1-D2，h(0)＝1，h(1)＝0，h(2)＝-1
(并且其中D＞2＝0)
噪声产生是根据一个从接口66的一个寄存器加载到一个配置的线性反馈移位寄存器(LFSR)108以产生一个伪随机二进制序列的预确定籽晶数字值106。籽晶可以是任何合适的值。选择的籽晶值将改变数据和噪声之间的关系。噪声是由实现基本的多项式(任何基本的多项式都是可行的)的LFSR 108产生的。除了一个全零字，一个12位LFSR产生所有可能的12位组合(4095)。一个如图3所示的12位LFSR 108实现一个基本的多项式X12+X6+X4+X+1。如图3所示布置了12个触发器108A、108B、108C、108D、108E、108F、108G、108H、108I、108J、108K和108L。触发器108A-108L根据同步于采样速率的时钟信号共同计时。这个电路108产生所有的57,330个噪声组合(4095o14)。用另一种方法，采用较多数量的逻辑门可以实现一个一半速率的检测电路，它将基本上复制图2的电路，专用于两个一半时钟速率通道中每一个的一半互相交织。
转到图3，相应于如图3所示的来自锁存器108A-108L的输出，每个触发器提供一个标记为A-L的同相输出分接头。分接头A-L用于产生噪声。LFSR 108的分接头以一种特殊的方式混合以尽可能精确的获得一个要求的噪声分布。下面的A-L分接头即为上面描述的协议，并且由于LFSR 108的特性给出的分接头是独立的，例如你可以计算下面的概率：
P0＝p  (1)＝0.5
P1＝p(AB^CD)＝p(AB)+p(CD)-2p(AB)p(CD)
  ＝0.25+0.25-2(0.25)(0.25)
  ＝0.375
P2＝p(ABCD+EFG)＝p(ABCD)+p(EFG)-p(ABCD)p(EFG)
  ＝0.0625+0.125-(0.0625)(0.125)
  ＝0.1796875
P3＝p(ABCDEF+GHIJK)＝p(ABCDEF)+p(GHIJK)-p(ABCDEF)p(GHIJK)
  ＝0.015625+0.03125-(0.015625)(0.03125)
  ＝0.0463867
具有上面描述的选择的基本多项式，分接头K(x)和L(1)被反馈通过一个具有一个输出132的第一异或门。输出132和分接头H(x4)被馈送通过一个提供一个输出136的第二异或门134。输出136和分接头F(x6)被馈送通过一个提供一个馈送数据(X12)进入第一锁存器108A的输出140的第三异或门138。上面等式的输出如图4A和4B所示的组合逻辑电路112映射到相应的二进制数字以使得噪声的最低有效位具有较高的概率；并且下标越高，概率越低。因此，映射如下：噪声[3∶0]＝{P3，P2，P1，P0}(用于高噪声)；以及噪声[3∶0]＝{0，P3，P2，P1}(用于低噪声)。
概率P3、P2、P1和P0由图4A说明的组合逻辑阵列实现。一个在图2的路径116上的4位噪声字NOISE[0-3]由图4B描述的逻辑电路产生。图4B逻辑电路接收P0、P1、P2和P3概率，并且或者响应一个导致例如图10-11中绘制的低噪声频谱的NOISE_ON条件输出噪声，或者根据一个导致例如图12-13中绘制的高噪声频谱的HIGH_NOISE控制的很高的噪声频谱。当要求时噪声产生功能也能够被完全地关断。
为了使得噪声和的期望值达到一个零平均幅度，提供了LSFR符号发生器114。3位LSFR发生器114产生一个实现基本多项式X3+X+1的7位序列。它的输出是一个用于控制噪声符号的在路径115上的符号位。如图4所示，LSFR符号发生器114包括三个如所示连接的锁存器114A、114B和114C并且以作用到LSFR 108的同样的采样时钟速率定时。来自锁存器114B和114C的同相输出经过一个具有馈给锁存器114A的一个数据输入的输出的异或门150。组合逻辑112接收例如一个1110010的重复序列。通过检查在这个序列中1比0要多。符号发生器114检查这个序列并且在路径115上转换一个逻辑符号输出，使得噪声是零均值，如下所示：
输入  11100101110010111001011100101110010
符号位11111010000010111110100000101111101
组合逻辑112将噪声位A-L和路径115上的符号位与控制路径116上噪声幅度的路径110上的噪声加权值组合。随后路径116上的噪声通过组合功能部件118加到路径104上相应的理想PR4样本以产生经过检测选择器64被注入FIR滤波器输入路径65的噪声6位字(伪样本)。最后的噪声伪样本在图8和9中进行了描述。
因此如所描述的，伪样本显得被更好的均衡，具有校正的增益、相位和DC偏移，仅仅人为的加上零均值噪声。因此，这些伪噪声样本仅适用于运行和检测FIR滤波器36和维特比检测器44以及译码器逻辑。为了运行和检测数字定时控制器38，数字增益控制器40，数字DC偏移控制器42以及质量监控器(均方误差)，必须引进一个偏置。因此，偏置发生电路122产生一个预确定的偏置量，相位、增益或DC偏移。尽管在当前的例子中DC偏移偏置可以应用于任何检测或数据模式，包括增益和相位偏置的偏置注入方法被应用于一个如同在一个前置模型中常规表现的周期的(4T或正弦波)模型。在噪声注入到功能元件118之前或之后偏置发生电路122可以被编程以加上例如相位的一个最低有效位，幅度或DC偏移偏置到理想的样本。偏置的理想伪样本随后可以与组合功能元件120中的噪声伪样本组合以提供路径128上的输出。
图6A说明了偏置发生电路122的一个电路实现。在说明的实现中，一个触发器123被一个数据样本时钟(每个前置周期4T，每个T表示一个样本)定时。一个倒相器125馈给一个输出逻辑状态(Q)的一个倒数到数据输入(D)。触发器123的输出(Q)提供一个图6B绘制的CLK2状态。一个触发器127和相关的倒相器129提供一个CLK4a逻辑状态，以及一个倒相器131，触发器133和反馈倒相器135提供一个时钟CLK4b，这两种情况均在图6B中画出。
如图6C所示，存在可以在路径124上选择的8个(23)偏置模式。同时还存在4种数据状态，A、B、C和D，其中A等于0，0的连续样本；B等于连续样本0，1；C等于连续样本1，0；以及D等于连续样本1，1。根据偏置模式值和数据状态由偏移发生电路122产生一个偏移。例如，具有数据状态D，(数据样本等于1，1)，图6D说明应用于增益误差、相位误差和偏移误差的偏置。
用于注入一个偏置到理想的伪样本的另一种方法是使用通道FIR滤波器36以加上一个增益或相位偏置到进入特别的环路误差发生电路，即数字定时控制器38、数字增益控制器40或数字DC偏移控制器42的伪样本。用于注入偏置的方法可应用于前置以及数据。相位偏置由编程的FIR滤波器系数引入使得得到的滤波器结构的群延迟不是时钟周期的一个整数。增益偏置可以由编程FIR滤波器系数引入使得得到的滤波器结构的增益在前置频率上不一致。这另一个方法预先假定所有的FIR滤波器系数可以例如由微控制器84被外部编程。通过使用FIR滤波器和偏置发生电路122，在实践中你可以一次加上一个以上的偏置类型。实际上所有的偏置可以同时被加到噪声样本。同时，不均衡可以通过设置FIR滤波器系数到将不均衡理想的样本的值而被引入。以这种方式检测器可以被更全面地运用，并且FIR滤波器的自适应算法可以被更全面地运用。
本发明的原理的进一步理解和评价可以从图7的讨论中获得。在图7中，先前在图1和2绘制中建立的通道电路元件具有相同的参考数字，并且将不再作更详细的描述。在图7中假设包括编码器52和预编码器54的写路径与包括FIR滤波器36、维特比检测器44、后编码器46和译码器48的读路径不具有相同的结构元件。在当前的优选设计中，可能存在某种程度的电路实现的公共部分。图7的例子将要求比那些提供结构公共部分的设计在IC中有更多的门。
在图7的例子中，一个已知的数据模型经过控制器接口50被注入，就象模型被写入磁盘。然而，因为芯片19是在检测模式，数据将不会被写入磁盘，但将会经过选择器62分流到检测块60。如所解释的，检测块60从分流的编码数据产生一个伪样本序列，并且这些伪样本由选择器64代替实际样本，并且随后被传送通过FIR滤波器36、维特比检测器44、后编码器46和译码器48。因为控制器数据接口50被用于注入已知的数字数据模型，它对于离开译码器48的处理的伪样本是无用的。因此，一个附加的选择器160经过一个路径164分流来自译码器48的数字输出到另一个选择器162。选择器162用于经过包含例如8个检测管脚的一个总线166选择和输出检测值。例如可用于选择器162的其他路径包括来自后编码器46输出的一个路径168、来自一个质量监控器172输出的路径170、来自控制环38、40和42的一个路径174。
为了优化数据通道质量监控器电路172包括在芯片19内。然而，在自检模式期间，它被用于监控芯片功能。例如，如果进入通道的数据是已知的，并且噪声是已知的，如果一个适当数量的样本被累加，例如4000个样本，并且如果样本总是一个已知值，则通道处理结果将产生相应于已知值的样本。如果芯片19正常地工作，所有的门和功能处理将根据芯片设计正常地工作和运转。例如，如果一个注入到数字处理的已知值是4950，并且例如芯片一致返回如4949或4951，则这种可重复的偏差成为芯片“特征标记”，它提供一个关于芯片错误功能的线索。可以使用特征标记分析的其他形式，如控制具有一个LFSR的一些逻辑块的输出并检索出错。
在图7的例子中，分流电路62可以被以一个附加的外部连接管脚为代价简化芯片设计的一个单个管脚180所替代。同时如设计的，通道芯片19包括一个期望一定数据模型，如前置模型的序列的状态机器，跟着一个地址标记模型，随后是一个数据模型等等。为了提供检测，必须观察模型设计。这个次序暗示在数据控制器74的操作中。然而，如果要求，控制器路径在接口50和检测块60内实现的一个内部模型发生器182分开。模型发生器182将在由通道期望的一个序列中产生一个预确定的已知数据模型的序列，例如前置、地址标记、数据等等的模拟。借助于这另一个实现，能够命令通道芯片19以执行自检而不要求在一个硬盘驱动器电路板内安装芯片，或者没有一个外部控制器。在芯片被放到电路板之前，它被在一个ATE检测设备上检测。这个检测设备和检测的建立可以容易地模拟驱动器ASIC和微控制器功能。
因此，可以理解和评价本发明通过在芯片内加入一个特别的检测电路提供了一种方法用于检测一个PRML通道芯片的数字部分。检测电路例如块60具有多种功能，包括产生任何多项式的理想的部分响应样本，例如来自一个外部或内部的连续源的IV类(PR4)样本。检测电路加上例如白噪声到理想的样本。检测电路也加上一个偏置到样本以创建一个模拟的DC偏移、相位或增益误差。偏置和噪声被用于运用增益、偏移和定时控制环的数字部分，因此比在此以前可用的提供更多的故障覆盖范围。
通过传送一串数据经过一般由数据控制器74使用的管脚而运用通道芯片19用于写数据到磁盘。数据流是与写一个模型到磁盘12有精确的相同格式。数据被编码和预编码，但不是被送到芯片的模拟部分用于写预补偿，而是编码和预编码的串行数据被分流到片上自检电路60。
串行数据流随后转换到理想的例如使用一个1-D2运算的PR4样本，其中D表示一个单位延迟运算符。一个包括元件108、112和114的内部电路产生被加到这个信号的附加的白噪声。噪声信号被注入到一个片上有限脉冲响应(FIR)滤波器36的输入端，旁路来自通道芯片19的模拟部分21中的模数转换器26的样本。应该有足够的噪声，作为一种选择以检测经过FIR滤波器36的每一个可能的输入编码。样本随后沿着芯片的数字部分的正常读数据路径，包括通过维特比检测器44、后编码器46和译码器48。译码器48的输出被分流到检测输出管脚用于分流的样本的外部存储和与期望的样本值的比较。在FIR滤波器输出端的样本也馈给质量监控器122和控制环电路，如数字定时器38、数字增益40和数字偏移42误差抽取电路。这些电路的输出也被送到检测输出管脚或者它们的最终值可以被存储在片上的寄存器用于以后经过串行端口67的检索。最终值也可以在通道芯片内部与硬编码期望值比较。一个不可比允许经过串行端口67被外部读取的一个误差标记。
在工厂检测(AP检测)期间一个检测机器被用于代替实际的硬盘驱动器电子部件以命令和监控由检测块60完成的板上检测。然而，因为检测块60保持着激活并可以用于印刷电路组装之后的检测，驱动器硬件可以通过检测块60命令数字部分21的自检并且记录存储器72中或者在磁盘12上磁道中的检测结果。如果驱动器失效，有可能测得来自驱动器ASIC 70的同步数据检测通道并且获得一个数字特征标记作为由检测块60实现的片上检测处理的结果。如果在通道芯片的数字元件中存在一个缺陷，则这种情况能够容易地被确定和报告。
对于那些熟练的技术人员来说，通过考虑本优选实施例中前面的描述，许多变化和修改将是很明显的而不背离本发明的精神，并由下面的权利要求书更特别地指出其范围。这里的描述和本文的公开仅仅是作为说明，而由下面权利要求书更特别指出的不应该解释为限制了本发明的范围。

Claims (13)

1.一种方法用于包括至少一个输入端、一个片内检测块和一个数字存储路径检测器的一个同步采样数据检测通道的一个数字部分的片内检测，该方法包括步骤：
在输入端注入一个已知数字值序列，
产生一个伪样本序列，
产生并加上一个数字噪声的控制量到伪样本，
传送伪样本经过数字存储路径检测器以产生检测的伪样本，以及
将检测的伪样本与已知的数字值序列相比较以确定任何的不可比，
作为一个芯片特征标记存储任何不可比到不可比存储器用于以后离开芯片时的抽取以及分析。
2.如权利要求1所述的用于一个同步采样数据检测通道的数字部分片内检测的方法，其中通道还包括至少一个数字滤波器，并且包括借助于数字滤波器滤波伪样本的序列为优化到匹配通道的一个标定响应的预确定的频谱响应的被滤波的伪样本的进一步步骤。
3.如权利要求1所述的用于一个同步采样数据检测通道的数字部分片内检测的方法，其中通道还包括至少一个数字滤波器，并且包括失调数字滤波器的系数和传送伪样本序列经过失调数字滤波器，因而扩大了数字存储路径检测器的检测范围的进一步步骤。
4.一种方法，用于包括至少一个输入端、一个片内检测块、至少一个数字滤波器、至少一个控制环数字误差发生器，以及一个数字存储路径检测器的一个同步采样数据检测通道的数字部分的片内检测，该方法包括步骤：
在输入端注入一个已知数字值序列，
滤波该序列为优化到匹配通道的一个标定响应的预确定的频谱响应的伪样本，
产生并加上数字噪声的一个控制量到被滤波的伪样本以产生噪声伪样本，
加上偏移的预确定的控制量到被滤波的伪样本以产生偏移伪样本，
组合噪声伪样本与偏移伪样本以产生噪声、偏移伪样本，
传送噪声、偏移伪样本经过数字滤波器、控制环和数字存储路径检测器以产生被检测的伪样本和被检测的控制环数字误差，
将被检测的伪样本与已知的数字值序列相比较以确定任何序列的不可比，
将被检测的控制环数字误差与从该序列期望的标定的数字误差相比较以确定任何控制环数字误差的不可比，
作为一个芯片特征标记存储任何序列不可比和任何控制环数字误差不可比到不可比存储器用于以后离开芯片后的抽取和分析。
5.一个片上自检电路，用于检测一个具有表示来自一个模拟通道部分样本的数字伪样本的同步采样数据检测通道芯片的数字元件，该自检电路包括：
样本发生器装置，用于根据一个预确定的频谱响应产生理想的数字伪样本，
数字噪声发生器装置，用于产生数字噪声值，
第一组合装置，用于组合理想的数字伪样本与数字噪声值以产生噪声伪样本，
连接到样本发生器装置的偏置注入装置，用于加上一个预确定的偏置到理想的数字伪样本以产生偏置的伪样本，
第二组合装置，用于组合噪声伪样本与偏置的伪样本以产生和输出偏置的噪声伪样本以检测通道芯片的数字通道和控制元件。
6.如权利要求5所述的片上自检电路，其中数字噪声发生器装置包括一个第一线性反馈移位寄存器，用于由一个第一预确定基本多项式产生数字噪声值，一个第二线性反馈移位寄存器，用于由一个第二预确定基本多项式产生数字噪声符号值，以及组合逻辑，用于根据一个噪声量组合数字噪声值和数字符号值以产生数字噪声值。
7.如权利要求6所述的片上自检电路，其中第一线性反馈移位寄存器具有一个12位的宽度并且实现一个基本多项式X12+X6+X4+X+1。
8.如权利要求6所述的片上自检电路，其中第二线性反馈移位寄存器具有一个3位的宽度并且实现一个基本多项式X3+X+1。
9.如权利要求5所述的片上自检电路，其中样本发生器装置根据一个预确定多项式P(D)＝h(0)+h(1)D+h(2)D2+…h(n)DN产生样本，这里D是一个单位延迟运算符。
10.如权利要求9所述的片上自检电路，其中样本发生器装置根据一个理想的部分响应、IV类、频谱根据P(D)＝1-D2产生样本。
11.如权利要求5所述的片上自检电路，其中通道包括一个数字通道定时控制元件并且其中偏置注入装置注入一个定时相位偏置用于检测数字定时控制元件。
12.如权利要求5所述的片上自检电路，其中通道包括一个数字通道增益控制元件并且其中偏置注入装置注入一个增益偏置用于检测数字通道增益控制元件。
13.如权利要求5所述的片上自检电路，其中通道包括一个数字直流(DC)偏移控制元件并且其中偏置注入装置注入一个DC偏移偏置用于检测数字DC偏移控制元件。
CN97190785A 1996-05-31 1997-05-27 在同步采样数据检测通道内检测数字电路的方法 Pending CN1196795A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/656,021 US5737342A (en) 1996-05-31 1996-05-31 Method for in-chip testing of digital circuits of a synchronously sampled data detection channel
US08/656,021 1996-05-31

Publications (1)

Publication Number Publication Date
CN1196795A true CN1196795A (zh) 1998-10-21

Family

ID=24631305

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97190785A Pending CN1196795A (zh) 1996-05-31 1997-05-27 在同步采样数据检测通道内检测数字电路的方法

Country Status (8)

Country Link
US (1) US5737342A (zh)
EP (1) EP0866978A1 (zh)
JP (1) JPH11510912A (zh)
KR (1) KR19990036030A (zh)
CN (1) CN1196795A (zh)
AU (1) AU3144197A (zh)
CA (1) CA2228127A1 (zh)
WO (1) WO1997047980A2 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1864073B (zh) * 2003-10-09 2010-05-05 纳特维斯公司 表征样本材料的谱辐射特性的方法
CN103138748A (zh) * 2013-01-29 2013-06-05 东南大学 基于线性反馈移位寄存器的n比特计数器及控制方法
CN106199477A (zh) * 2016-07-01 2016-12-07 西安华为技术有限公司 噪声发生电路、自检电路、afci和光伏发电系统
CN108291938A (zh) * 2015-12-29 2018-07-17 施瓦哲工程实验有限公司 输入信号通道的监控
CN111901004A (zh) * 2020-08-04 2020-11-06 三维通信股份有限公司 平坦度的补偿方法和装置、存储介质和电子设备
CN112840543A (zh) * 2018-08-21 2021-05-25 德克萨斯仪器股份有限公司 通过后处理对扩展频谱时钟/频率进行的频谱整形

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5946244A (en) 1997-03-05 1999-08-31 Micron Technology, Inc. Delay-locked loop with binary-coupled capacitor
US6438180B1 (en) 1997-05-09 2002-08-20 Carnegie Mellon University Soft and hard sequence detection in ISI memory channels
US6201839B1 (en) * 1997-05-09 2001-03-13 Carnegie Mellon University Method and apparatus for correlation-sensitive adaptive sequence detection
US6208477B1 (en) * 1997-06-06 2001-03-27 Western Digital Corporation Hard disk drive having a built-in self-test for measuring non-linear signal distortion
US6173432B1 (en) * 1997-06-20 2001-01-09 Micron Technology, Inc. Method and apparatus for generating a sequence of clock signals
KR100224731B1 (ko) * 1997-06-23 1999-10-15 윤종용 논리 디바이스 테스트 장치 및 방법
US6324225B1 (en) * 1997-12-22 2001-11-27 Stmicroelectronics, Inc. Timing recovery for data sampling of a detector
US6269451B1 (en) 1998-02-27 2001-07-31 Micron Technology, Inc. Method and apparatus for adjusting data timing by delaying clock signal
KR100268450B1 (ko) * 1998-03-02 2000-10-16 윤종용 테스트기능을 갖는 비터비 디코더
US6349399B1 (en) * 1998-09-03 2002-02-19 Micron Technology, Inc. Method and apparatus for generating expect data from a captured bit pattern, and memory device using same
US6374360B1 (en) 1998-12-11 2002-04-16 Micron Technology, Inc. Method and apparatus for bit-to-bit timing correction of a high speed memory bus
US6470060B1 (en) 1999-03-01 2002-10-22 Micron Technology, Inc. Method and apparatus for generating a phase dependent control signal
US6310739B1 (en) * 1999-03-31 2001-10-30 Maxtor Corporation Method and system for detection recording media defacts
US6397173B1 (en) 1999-05-03 2002-05-28 Astec International Llc Application specific waveform generator
US6154510A (en) * 1999-05-03 2000-11-28 Sicom, Inc. Symbol timing recovery based on adjusted, phase-selected magnitude values
US6604211B1 (en) * 1999-08-31 2003-08-05 Seagate Technology Llc Tool for initiating and analyzing error recovery procedures in data storage devices
AU2001249121A1 (en) * 2000-03-24 2001-10-08 Thomson Licensing S.A. Controllable and testable oscillator apparatus for an integrated circuit
US7254198B1 (en) 2000-04-28 2007-08-07 National Semiconductor Corporation Receiver system having analog pre-filter and digital equalizer
US6975674B1 (en) * 2000-05-12 2005-12-13 National Semiconductor Corporation System and method for mixed mode equalization of signals
US6731445B1 (en) * 2000-06-21 2004-05-04 Hewlett-Packard Development Company, L.P. Disk drive having DPS logging sector
US6947883B1 (en) * 2000-07-19 2005-09-20 Vikram Gupta Method for designing mixed signal integrated circuits and configurable synchronous digital noise emulator circuit
US6694462B1 (en) * 2000-08-09 2004-02-17 Teradyne, Inc. Capturing and evaluating high speed data streams
US6668346B1 (en) * 2000-11-10 2003-12-23 Sun Microsystems, Inc. Digital process monitor
US6704894B1 (en) 2000-12-21 2004-03-09 Lockheed Martin Corporation Fault insertion using on-card reprogrammable devices
JP4017177B2 (ja) * 2001-02-28 2007-12-05 スパンション エルエルシー メモリ装置
US6839196B2 (en) * 2001-05-24 2005-01-04 Quantum Corporation Magnetic track following servo algorithm using signal quality
US6519103B2 (en) * 2001-05-25 2003-02-11 Infineon Technologies Ag View DAC feedback inside analog front circuit
US6801989B2 (en) 2001-06-28 2004-10-05 Micron Technology, Inc. Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same
US6771442B2 (en) * 2001-06-29 2004-08-03 Infineon Technologies Ag Off-track interference emulator
US6731443B2 (en) 2001-06-29 2004-05-04 Infineon Technologies Ag Total error multiplier for optimizing read/write channel
US6792374B2 (en) * 2001-10-30 2004-09-14 Micron Technology, Inc. Apparatus and method for determining effect of on-chip noise on signal propagation
US7313178B2 (en) * 2002-04-10 2007-12-25 International Business Machines Corporation Transceiver for receiving and transmitting data over a network and method for testing the same
US7584315B2 (en) 2003-04-10 2009-09-01 Panasonic Corporation Integrated circuit monitoring an internal signal converted from an analog input signal
US7168027B2 (en) 2003-06-12 2007-01-23 Micron Technology, Inc. Dynamic synchronization of data capture on an optical or other high speed communications link
DE10335809B4 (de) * 2003-08-05 2010-07-01 Infineon Technologies Ag Integrierte Schaltung mit einem zu testenden elektronischen Schaltkreis und Testsystem-Anordnung zum Testen der integrierten Schaltung
US7099102B2 (en) * 2003-10-20 2006-08-29 Quantum Corporation Multiple format magnetic storage media drive
US7234070B2 (en) * 2003-10-27 2007-06-19 Micron Technology, Inc. System and method for using a learning sequence to establish communications on a high-speed nonsynchronous interface in the absence of clock forwarding
US7027243B2 (en) * 2004-03-29 2006-04-11 Hitachi Global Storage Technologies Netherlands B.V. Apparatus for providing head amplitude characterization
US7027245B2 (en) * 2004-04-30 2006-04-11 Hitachi Global Storage Technologies Netherlands B.V. Apparatus for providing head amplitude characterization using gain loops
US7039540B1 (en) * 2004-10-15 2006-05-02 International Business Machines Corporation Apparatus, system, and method for testing an analog to digital converter
US7227709B1 (en) 2006-01-23 2007-06-05 Hitachi Global Storage Technologies Netherlands B.V. System and method for providing head amplitude characterization
US7560945B2 (en) 2007-02-06 2009-07-14 International Business Machines Corporation Integrated circuit failure prediction
US7971035B2 (en) * 2007-02-06 2011-06-28 International Business Machines Corporation Using temperature data for instruction thread direction
US7865750B2 (en) * 2007-02-06 2011-01-04 International Business Machines Corporation Fan speed control from adaptive voltage supply
US7714635B2 (en) * 2007-02-06 2010-05-11 International Business Machines Corporation Digital adaptive voltage supply
US8022685B2 (en) * 2007-02-06 2011-09-20 International Business Machines Corporation Temperature dependent voltage source compensation
US7895454B2 (en) 2007-02-06 2011-02-22 International Business Machines Corporation Instruction dependent dynamic voltage compensation
US8615767B2 (en) 2007-02-06 2013-12-24 International Business Machines Corporation Using IR drop data for instruction thread direction
US7936153B2 (en) * 2007-02-06 2011-05-03 International Business Machines Corporation On-chip adaptive voltage compensation
US7779235B2 (en) 2007-02-06 2010-08-17 International Business Machines Corporation Using performance data for instruction thread direction
US8623397B2 (en) * 2007-04-13 2014-01-07 The Regents Of The University Of Michigan Delivery device and method for forming the same
US20100180143A1 (en) * 2007-04-19 2010-07-15 Rambus Inc. Techniques for improved timing control of memory devices
US8005880B2 (en) * 2007-08-24 2011-08-23 International Business Machines Corporation Half width counting leading zero circuit
US7797131B2 (en) * 2007-08-24 2010-09-14 International Business Machines Corporation On-chip frequency response measurement
US8185572B2 (en) * 2007-08-24 2012-05-22 International Business Machines Corporation Data correction circuit
US8421478B2 (en) 2008-01-25 2013-04-16 International Business Machines Corporation Radio frequency integrated circuit with on-chip noise source for self-test
KR20120058667A (ko) * 2010-10-24 2012-06-08 김주형 원자정보기술을 이용하는 방법 및 장치
IT1402921B1 (it) * 2010-12-10 2013-09-27 St Microelectronics Srl Circuito di pilotaggio di una porta d'accesso al test
JP5754972B2 (ja) * 2011-02-15 2015-07-29 キヤノン株式会社 画像処理装置及び画像処理方法
US8521463B2 (en) * 2011-04-26 2013-08-27 Freescale Semiconductor, Inc. System for performing electrical characterization of asynchronous integrated circuit interfaces
KR101300295B1 (ko) * 2012-02-29 2013-08-28 삼성전기주식회사 빌트인 셀프 테스트 기능을 갖는 모터 구동 장치
JP6304260B2 (ja) * 2013-11-05 2018-04-04 株式会社安川電機 モータ制御装置、モータ制御システム及びモータ制御方法
CN104330096B (zh) * 2014-10-30 2017-06-20 北京堀场汇博隆精密仪器有限公司 一种测量信号的校正补偿和自动标定的方法及装置
JP2016167215A (ja) 2015-03-10 2016-09-15 株式会社東芝 メモリ装置
US20180198458A1 (en) * 2017-01-06 2018-07-12 Microchip Technology Incorporated Verification, Validation, And Applications Support For Analog-To-Digital Converter Systems
US10665254B1 (en) * 2018-05-21 2020-05-26 Seagate Technology Llc Readback waveform oversampling method and apparatus
DE102019212813A1 (de) * 2019-08-27 2021-03-04 Robert Bosch Gmbh Verfahren und Überprüfungseinheit zum Überprüfen von Daten in einer Speichereinheit eines System-on-a-Chip

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4710747A (en) * 1984-03-09 1987-12-01 Fairchild Semiconductor Corporation Method and apparatus for improving the accuracy and resolution of an analog-to-digital converter (ADC)
US5173906A (en) * 1990-08-31 1992-12-22 Dreibelbis Jeffrey H Built-in self test for integrated circuits
JPH04328476A (ja) * 1991-04-30 1992-11-17 Toshiba Corp Ｌｓｉ
US5202626A (en) * 1991-10-25 1993-04-13 Motorola, Inc. On-chip self-test circuit
US5392295A (en) * 1992-07-30 1995-02-21 International Business Machines Corporation Error measurement circuit
US5459679A (en) * 1994-07-18 1995-10-17 Quantum Corporation Real-time DC offset control and associated method

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1864073B (zh) * 2003-10-09 2010-05-05 纳特维斯公司 表征样本材料的谱辐射特性的方法
CN103138748A (zh) * 2013-01-29 2013-06-05 东南大学 基于线性反馈移位寄存器的n比特计数器及控制方法
CN103138748B (zh) * 2013-01-29 2015-12-09 东南大学 基于线性反馈移位寄存器的n比特计数器及控制方法
CN108291938A (zh) * 2015-12-29 2018-07-17 施瓦哲工程实验有限公司 输入信号通道的监控
CN108291938B (zh) * 2015-12-29 2019-08-02 施瓦哲工程实验有限公司 输入信号通道的监控
CN106199477A (zh) * 2016-07-01 2016-12-07 西安华为技术有限公司 噪声发生电路、自检电路、afci和光伏发电系统
US10996284B2 (en) 2016-07-01 2021-05-04 Huawei Technologies Co., Ltd. Noise generation circuit, self-checking circuit, AFCI, and photovoltaic power generation system
CN112840543A (zh) * 2018-08-21 2021-05-25 德克萨斯仪器股份有限公司 通过后处理对扩展频谱时钟/频率进行的频谱整形
CN111901004A (zh) * 2020-08-04 2020-11-06 三维通信股份有限公司 平坦度的补偿方法和装置、存储介质和电子设备

Also Published As

Publication number Publication date
WO1997047980A3 (en) 1998-04-30
US5737342A (en) 1998-04-07
JPH11510912A (ja) 1999-09-21
AU3144197A (en) 1998-01-07
WO1997047980A2 (en) 1997-12-18
CA2228127A1 (en) 1997-12-18
EP0866978A1 (en) 1998-09-30
KR19990036030A (ko) 1999-05-25

Similar Documents

Publication Publication Date Title
CN1196795A (zh) 在同步采样数据检测通道内检测数字电路的方法
US5925144A (en) Error correction code circuit that performs built-in self test
TWI533297B (zh) 用於資料處理的電路和方法、及儲存裝置
TWI449935B (zh) 磁條解碼晶片之測試系統及方法
SE455550B (sv) Krets for behandling av analoga signaler
US6725408B1 (en) Built-in self-test for multi-channel transceivers without data alignment
EP1814234B1 (en) Concurrent code checker and hardware efficient high- speed I/O having built- in self- test and debug features
CN100483530C (zh) 最佳化读/写频道的电路和方法
US6771442B2 (en) Off-track interference emulator
CN1140055C (zh) 数据解码设备和方法
US6826250B2 (en) Clock divider with error detection and reset capabilities
US20040002832A1 (en) Method and apparatus for boundary scan of serial interfaces
DE60216125T2 (de) Eingebaute selbstprüfung von mehrpegelsignalschnittstellen
Chen et al. Reconfigurable readback-signal generator based on a field-programmable gate array
CN1330096C (zh) 维特比检测器状态计量再规范之方法及装置
JPH10513595A (ja) パーシャルレスポンスリードチャネルにおける信号波の再構成システムおよび方法
JP2004235925A (ja) 誤り訂正方法、誤り訂正回路および情報記録再生装置
US8473831B2 (en) Semiconductor memory apparatus and data read method of the same
US5095310A (en) Method and apparatus for using synthesized analog data for testing read circuitry in a magnetic tape data storage subsystem
JP3684821B2 (ja) 記録媒体ドライバのシミュレータ装置
JP3406978B2 (ja) 組み込み自己試験回路装置
KR100290867B1 (ko) 디지털데이터기록/재생시스템의아이디코드보정장치및방법
CN102622186B (zh) 用于分集组合数据检测的系统和方法
Jakka et al. A flexible high throughput FPGA based prototype platform for RW channel development
WO2001011536A1 (en) Built-in self-test for multi-channel transceivers without data alignment

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication