CN100483530C - 最佳化读/写频道的电路和方法 - Google Patents

最佳化读/写频道的电路和方法 Download PDF

Info

Publication number
CN100483530C
CN100483530C CNB028132017A CN02813201A CN100483530C CN 100483530 C CN100483530 C CN 100483530C CN B028132017 A CNB028132017 A CN B028132017A CN 02813201 A CN02813201 A CN 02813201A CN 100483530 C CN100483530 C CN 100483530C
Authority
CN
China
Prior art keywords
signal
circuit
read
order
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028132017A
Other languages
English (en)
Other versions
CN1568515A (zh
Inventor
W·G·布利斯
J·W·雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1568515A publication Critical patent/CN1568515A/zh
Application granted granted Critical
Publication of CN100483530C publication Critical patent/CN100483530C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1816—Testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/22—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing distortions

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Digital Magnetic Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

本发明系提供一种方法与装置，用以将一局部响应最大相似(PRML)读/写频道之位误差率最佳化。一实施例提供一种频道边限电路(300)，用以将一读/写频道之位错误率最佳化。该边限电路获得一干扰信号至一读/写频道，而将该位错误率最佳化。该信号系得自于该读/写频道之位错误。该电路系藉由提供一放大的干扰信号，而减少最佳化该频道之时间，该放大的干扰信号系于最佳化过程中增加一位错误率。

Description

最佳化读/写频道的电路和方法
技术领域
本发明涉及最佳化读/写频道的电路和方法。
背景技术
计算机硬盘机，以如已知的固定碟机或是硬盘机，事实上已经成为计算机系统的储存标准。其大量的增加的原因除了可获性广、能量损耗低、数据转换率快以及大小尺寸缩小之外，还包含其成本低廉、储存容量高以及可信赖度高。
碟机典型包含一个或多个以环境控制壳所包围的旋转磁盘。该硬驱动可具有数个读/写头，其与该磁盘接触。该碟机更可包含用于读取与存写数据以及用于接触其它装置的电器。与该读/写头连接的该电器包含电路，以控制头定位且产生或感应该磁盘上的电磁场。该电器将接收自一宿主装置，例如个人计算机，的数据进行编码，且将该数据转译为磁编码而存写至该磁盘上。当数据被要求时，该电器将该数据定位，感应该磁编码且将该编码转译为二位数字信息。亦可使用错误检视与更正，以确保数据的正确储存与恢复。
该读/写头将所编码的数据进行检测与重编作为磁束的区域。该数据的编码借助该磁盘的两连续区域间逆转流量的存在或不存在而进行。可借助已知方法的「顶峰检测」以读取数据，其中当一流逆转通过该读/写头时，即检测该读/写头中的电压顶峰。然而，增加储存密度、需要所降低的顶峰强度、较佳的信号识别以及较高的磁盘转速，促使该顶峰更为接近。所以，顶峰检测方法变得越加复杂。
已有改进读/写头与说明磁性编码的方法。例如，已有设计的磁阻(“MR”)读/写头，其具有所增加的敏感度以及所增加的敏感度，以及所增加的信号识别。此外，如以建立的局部响应最大相似(“PRML”)已知的技术。PRML碟机功能是基于殖入该碟机电器中的运算法，以读取由该磁束逆转所产生的模拟波形。代替寻找顶峰值，以PRML为基础的驱动，是将该模拟波形(该「局部响应」)数字样本化，且进行更进一步的信号处理技术以决定由该波形(「最大相似」)代表的最可能的位图案。PRML可容忍该磁信号中更多的噪声，以使用较低品质的磁盘与读/写头，其亦增加制造产量与降低成本。借助如储存的成本/单元、数据转换率、能量需求以及形成因子(物理尺寸)等因子，所典型区分的硬驱动，需要增强的驱动组件，其可用以改善在优化设定时间、储存容量、运作率、可信度与能量效率中的成本效应。例如一区域，其包含PRML电器用以校准与调整该PRML读/写频道至该读/写头。以该该读/写头，校准与调整该PRML读/写频道的程序，当该读/写头与该读/写频道结合时，其通常是指如所执行的「频道边限」。在频道边限的过程中，调整该读/写频道的不同的系数，以产生该硬盘机与读/写频道组合的一最佳位错误率。
在频道边限的过程中，透过一消耗矩阵，重复变化频道系数，以决定该硬盘机与读/写频道组合的一最佳位错误率。在频道边限透过数个阶段前进之后，可在需要重要时间的位错误率上，操作该硬盘机以检测该位错误。用以减少时间注入干扰或附加的白高斯噪音(AWGN)的方法，至该读/写头频道结果。这些方法造成一套频道系数，其非最佳的低位错误率操作。
因此，当提供一低位错误率时，需要减少频道边限的时间与资源。
发明内容
本发明公开一种用以最佳化一局部响应，最大相似(PRML)读/写频道的位错误率的方法与装置。该磁编码频道可包含一频道边限电路，以进行该方法中的频道边限。该频道边限电路可驱动该读/写频道位错误的位错误率的一干扰信号。该干扰信号可借助一可变的缩放因子而放大。可调整该可变的缩放因子，以供该读/写频道所处理的信号的人为改进与降解。该缩放干扰信号可与所选择的测试数据类型结合，且供于该读/写频道的一维特比检测器电路。在一实施例中，该读/写频道以局部响应，最大相似(PRML)为基础的读/写频道。
该信道边限电路的一实施例可包含一位类型产生器电路，一第一加总电路，一缩放电路，以及一第二加总电路。该信道边限电路的组件提供可变的放大干扰信号至该读/写频道的一维特比检测器电路。该干扰信号以该读/写频道的总错误相联合。
该位类型产生器可在一位类型产生器输出，产生具有一选择类型的数字信号。由该位类型产生器所产生的典型选择测试类型，为同位符合码。该选择类型可为，例如由直线回馈位移缓存器(LFSR)所产生的伪随机二位序列(PRBS)数据类型。
该第一加总电路包含一第一输入，第二输入与一输出。该第一输入与该位类型产生器输出结合。该第一输入接收受处理的二位数据信号。该受处理的二位数据信号，与自一磁性数据储存媒体与该读/写头所处理的数据联合。该加总电路用以产生一干扰信号。该干扰信号可被提供于该第一加总电路输出。在一实施例中，该干扰信号与该第一输入所提供及在该第二输入二位数据信号所处理的该数字信号相联合。
该缩放(scaling)电路包含一输入，其经由该第一加总电路输出，可与该第一加总电路结合。该缩放电路于该缩放电路输出，产生一缩放干扰信号。该缩放电路更可以借助一可变的缩放因子，放大该干扰信号。可调整该可变的缩放因子，以在该读/写频道所处理的信号，提供改善或降解的所欲程度。
该第二加总电路包含一第一输入，一第二输入，以及一输出。该第一输入接收自该缩放电路输出的该缩放干扰信号。该第二输入可与该位类型产生器输出结合。该第二输入接收由该位类型产生器所产生的该数字信号。该第二加总电路结合该数字信号与该缩放干扰信号。在该第二加总电路输出，提供该结合的信号，其定义该频道边限电路的一输出。
最佳化一读/写频道的一位-错误率方法的实施例，包含：自一磁性数据储存媒体，读取一已知的测试数据类型信号；取得一干扰信号，以响应自该数据储存媒体所读取的数据；借助一缩放因子以放大该干扰信号；结合该缩放干扰信号与该测试数据类型信号；以及提供所结合的干扰信号与该测试数据类型至该读/写频道。上述本发明的概数仅作为引言，并不会限制本发明的权利要求。本发明的其它优点与目的如下所述，且部分可由叙述中显而得知或可自本发明的施行中学得。本发明的目的与优点可由权利要求中所指的结合而得。
附图说明
图1是一方块图，说明与一宿主装置结合的硬驱动动。
图2是一方块图，说明使用一硬驱动的读/写频道。
图3是一方块图，说明包含一位错误边限电路的读/写频道。
图4是一流程图，说明最佳化一读/写频道的位错误率。
具体实施方式
本案的实施例是关于以局部响应，最大相似(PRML)为基础的读/写频道。该PRML读/写频道与该硬驱动的读/写头结合。其中，「结合」一词是指直接连接，或是透过一个或多个中间组件所间接连接。该读/写频道自该宿主装置，将数字数据转换至电脉冲，以控制该读/写头而将数据磁性记录至该硬盘。在读取操作中，该读/写频道接收由该读/写头所磁性感应的一模拟波形，且将该波形转换为储存于该驱动中的数字数据。
该实施例提供用于一读/写频道的频道边限的方法与装置。在一实施例中，该读/写频道以PRML为基础的读/写频道。该以PRML为基础的读/写频道可合并一频道边限电路，以进行用于最佳化该读/写频道的频道边限的方法。该频道边限电路驱动一干扰信号，其与该读/写频道的错误与不正确性相关。该干扰信号可借助一可变的缩放因子放大，以减少该读/写频道的一位错误率所需的时间。
请参阅图1至图4，以更进一步说明此实施例。请参阅图1的方块图，其说明结合一宿主装置112的一硬驱动100。为说明此实施例，有些组件未显示，例如服务器/致动器马达控制。该驱动100包含磁表面与纺锤状马达102，该读/写头与致动器组合104，预先放大器106，一读/写频道108，以及一控制器110。该预先放大器106经由接口114与116而与该读/写频道108结合。该控制器110与该读/写频道108的接口经由接口118与120。
对于该硬盘100的数据读取操作，该宿主装置112提供一位置辨识器，其可辨识在该碟机上数据的位置，例如一筒状以及区段地址。该控制器110接收此地址，且决定该磁盘102上该数据的物理位置。而后该控制器110移动该读/写头，至一接近该磁盘102的位置。当该数据通过读/写头104时，该读/写头104感应到产生模拟数据信号的流逆转的存在与否。此数据通过该预先放大器106，其放大该信号且经由该接口114，将该数据通过至该读/写频道108。如下所述，该读/写频道接自该预先放大器106，收该放大的模拟波形，且将此波形译码为其所代表的数字二位数据。而后经由该接口118，将此数字二位数据通过至该控制器110。该控制器110作为该硬驱动100与该宿主装置112的接口，且可包含其它功能，例如捕捉错误检测/更正功能，以增加该硬驱动100的操作率与/或可靠度。
对于存写操作，该宿主装置112提供具有该二位数字数据的控制器110以被存写，且提供存写该数据的位置，例如筒状与区段地址。该控制器110移动该读/写头104至一设计的位置，且经由一接口120传送该二位数字数据以被存写至该读/写频道108。该读/写频道108接收该二位数字数据，将其编码且产生模拟信号，其用以驱动该读/写头104，而将合适的磁束逆转分配至该磁盘102上，以代表该二位数字数据。该信号经由驱动该读/写头104的接口116而通过至该预先放大器106。
请参阅图2，其说明一读/写频道108，其支持图1中该硬盘100的局部响应，最大相似(PRML)编码技术。为清楚说明因而省略一些组件。该读/写频道108可供作为一集成电路，其使用互补金属氧化物半导体(CMOS)制程的具有一有效频道长度0.18微米的晶体管。亦可使用其它制程技术与特性大小，且此处所公开的电路更可以整合于其它包含硬盘电器，如硬盘控制器逻辑，的电路。如上所述，该读/写头108转换在该磁盘102上代表该磁束的二位数字信息与模拟信号。该读/写频道108被分为两个主要区段，即读取路径202与存写路径204。
该读取路径204包含一并联至串联的转换器220，一编码器222，一存写预先补偿电路228，以及一驱动电路230。该并联至串联转换器220自该宿主装置112经由该接口120，以一次八位接收数据。该转换器220可将输入数据串联化，且传送一连续比特流至该RLL编码器222。该编码器222根据长度限缩(RLL)运算法，而将该连续比特流编码为符号二位序列，以记录于该磁盘102之上。译码器可使用32/33位符号码，以确保流逆转可被适当间隔，且没有流逆转的数据长时间运转不会被记录。由于被记录的数据的磁性特质，该编码器更可用以确使长时间运转0与1不会被记录。通过该信号至一存写预先补偿电路228，其可明显调整该比特流的脉冲宽度，以说明该记录过程的磁性变形。通过该调整的信号至一驱动器电路230，其经由接口116驱动该信号至该预先放大器106。该预先放大器106驱动该读/写头104，以记录数据。该驱动器电路230可包含一伪发射器耦合逻辑(PECL)驱动器电路，其产生一不同的输出至该预先放大器106。
该读取路径202包含一模拟前端(AFE)电路206一模拟以至数字转换器(ADC)208，一有限脉冲响应(FIR)过滤器电路210，一内插计时回复器(ITR)电路212，一Vitertbi运算法检测器214电路，以及一译码器216电路。借助该读/写头104自该磁盘102所感应到的放大的磁性信号，经由接口114借助该读/写频道108所接收。首先，代表所感应到的磁性信号的模拟波形，被通过至该AFE电路206。该AFE电路206处理该模拟信号至清除状态，即该模拟信号至一所欲的脉冲强度与带宽，用以转换至一数字信号。而后将所处理的模拟信号通过至该ADC电路208。该ADC电路208将该以信号取样，且将其转换至一数字信号。该ADC电路208产生一时间序列的二位信号其与该模拟信号的振幅样本相关。
而后将该数字信号通过至一FIR过滤器210，且而后至该ITR电路212。该FIR过滤器210是将该数字信号的频率组件，均等化至一所欲的脉冲响应。在一实施例中，该FIR过滤器210将数字条件化，以定义一局部响应级4(PR4)信号的脉冲响应。该FIR过滤器210可为Fourier ten-tap FIR过滤器。该ITR212更进一步将该数字信号条件化，而将该数字信号与该AFE所处理的该模拟信号同步化。该ITR212将该数字信号的样本计时标准化，以使得该数字信号与该模拟信号的位率同步化。在一实施例中，该ITR电路可借助一相锁回路(PLL)而被控制，以控制该ITR电路212的计时。
而后将该数字信号通过至该维特比检测器214，其决定由使用数字信号处理技术的该数字信号所代表该二位位图案。该维特比检测器214使用一32状态维特比处理器。而后，该数字信号所代表的二位数据，被通过至该同位编码器216，其移动该同位位至该RLL译码器218。该RLL译码器218将编码符号的该二位RLL译码，使成为实际的二位数据。而后经由接口118，将该数据通过至该控制器110。
该读/写频道108更可包含一时钟232。该时钟232提供计时信号至该读取频道224与该存写频道204，以用于计时逻辑操作。
当该读/写频道108与该磁盘102、该预先放大器106及该控制器110(图1)结合时，调整该读/写频道的系数，以于该读/写频道108所处理的信号中，将位错误的量最小化。该处理程序可以是「频道边限」。在处理过程中，该读/写频道的一系数可能变化，且决定一位错误。调整该系数值，以提供一最佳化的位错误率。该位错误率为每一千万位中，不会超过一位错误。更佳为，在一百亿位中，该位错误率不会超过一位。可独立调整每一个系数，直到各系数被设定至可提供最佳位错误率的值。在设定该读/写频道108的过程中，可变化多个系数，以决定每一个系数的最佳表现程度。例如，现有的读/写频道可能需要调整12个系数。当十二个频道中的每一个皆被最佳化时，可重复此程序以确保该读/写频道的最佳位错误率。有时，该程序被重复三次，以确保该最佳位错误率。因此，在整个频道具有最佳化的位错误率之前，频道边限可进行数次重复的系数调整。频道边限电路的实施例，是减少该读/写频道的进行最佳化的时间，该读/写频道具有得自于该读/写频道系统位错误的一干扰信号。
请参阅图3，其说明一读/写频道的一部分，其合并了一频道边限电路(边限电路)300。所示的该读/写频道的一部分包含图2中该读取路径202的一部分，包含该AFE电路206，该ADC电路208，该FIR电路210，该ITR电路212，以及该维特比检测器电路214。该读/写频道的一部分更具包含该边限300，其具有该ITR电路212的与一输出结合的一输入，且具有结合于一输入的一输出用于该维特比检测器电路214。该频道边限电路300可包含一位图案产生电路302，一第一加总电路304，一缩放电路306以及一第二加总电路308。
该位图案产生电路302产生具有一已知位图案序列的数字信号。在一实施例中，该位图案产生器电路302是一线性回馈位移缓存器(LFSR)。该LFSR 302产生一伪随机二位序列(PRBS)，其同位码符合。为了将该读/写频道的该位错误率最佳化，由LFSR 302所产生的该PRBS被存写至结合于该读/写频道108的该磁盘102。当借助该读/写频道108处理包含PRBS的信号时，该信号中可能存在由于该磁盘102的瑕疵或是不当调整的读/写频道108所造成的去样振幅错误。该LFSR302可提供一PRBS，其根据一转换函数而被转型，该转换函数估计一正确样本值作为ITR 212所提供的信号。在一实施例中，该转换函数以1-D2代表。
在该读/写频道108与磁盘102的结合中，借助该第一加总电路304，可得到与总取样振幅错误相关的干扰信号。该第一加总电路304包含一第一输入，一第二输入，以及一输出。该第一加总电路的该第一输入与该LFSR302的一输出结合。该第一加总电路304的该第二输入定义该边限电路300的输出，且与该ITR 212的一输出结合。该第一加总电路304是从来自于由该AFE 206，该ADC 208，该FIR 210以及该ITR 212所处理的数字信号减去自该LFSR所产生的PRBS。该信号的处理在该第一加总电路304，因此与该总位错误相关的干扰信号在该第一加总电路304的输出处产生。在一实施例中，该第一加总电路的执行，使用同步数字组件，其包含结合逻辑组件、锁存与多任务器。
该缩放电路306包含一输入与一输出。该缩放电路306的输入与该第一加总电路304的输出结合。该缩放电路借助可变的缩放因子Kte，以放大与该总位错误相关的干扰信号。提供该放大的干扰信号于该缩放电路输出。该缩放因子可由外部使用者提供，或是由控制器110(图1)所提供。在一实施例中，该缩放因子的值，可为0与6之间的任意值，且可经由人为调整以减少或增加该读/写频道的表现程度。在一实施例中，该缩放电路306的执行，使用同步数字组件，其包含结合逻辑组件，锁存与多任务器。
该第二加总电路308包含一第一输入，一第二输入与一输出。该第二加总电路308的第一输入与缩放节点306的输出结合，且该第二输入与该LFSR的输出结合。该第二加总电路组合与该总样本错误相关的缩放干扰信号以及由该LFSR302所产生的PRBS信号。该PRBS可被转型至一估计的正确样本值(例如1-D2)。该组合的信号包含存写至该磁盘102的PRBS的样本值，以及该缩放干扰信号。提供该组合的信号至该维特比检测器电路214进行处理，以决定该读/写频道的最佳表现程度。由于该边限电路300提供一放大的干扰信号，其得自于该读/写系统108中所测得的总样本错误，所以该位错误可由于胜过该读/写频道中主要的噪声来源，且可具有相似的噪声统计。由于较高错误率的测量比较低错误率更快速，所以可借助提供与存在该读/写频道108中的错误相关的一放大信号，而将该频道最佳化的时间减短。因此，以人为增加的错误率所调整的该频道系数，可与以较低错误率所最佳化的频道系数具有相似的特性。因为该边限电路300使用存在于该读/写频道的错误，以得到该放大的干扰信号，所以该边限电路300提供方法以加强该读/写频道108，其指该频道受到一种典型的操作。调整该缩放因子Kte至一值，其可增加该位错误率至一值(10e-6)，其可将正确测量位错误率的时间最佳化。在一实施例中，该第二加总电路的执行，是利用同步数字组件，其包含结合逻辑组件、锁存与多任务器。
请参阅图4，其流程图400说明将一读/写频道的位错误率最佳化的方法的实施例。该方法包含自一磁性数据储存媒体，读取402一已知取样测试数据图案信号；针对自该数据储存媒体所读取的数据，获取404一干扰信号；借助一缩放因子，放大406该干扰信号；组合408该缩放的干扰信号与该测试数据图案信号；以及提供410该组合的干扰信号与该测试数据图案至该读/写频道。读取402一已知取样测试数据图案信号的动作，可包含存写一已知测试数据图案至该磁性数据储存媒体。在一实施例中，该数据的存写是利用该LFSR，且该位图案包含一同位符合PRBS。读取402数据的动作，可包含自储存在该磁性数据储存媒体的数据，进行取样，该磁性数据储存媒体具有该读/写频道的一读取电路。
获取404一干扰信号的动作，可包含在读取402的动作过程中，决定一已知的样本图案与自该磁性数据储存媒体取样的测试数据之间的差别。该干扰信号与该读/写频道的总位错误相关。
放大406的动作，包含借助一可变的缩放因子Kte，以调整该干扰信号。选择该缩放因子的值，以提供由该读/写频道所处理的信号达到一程度的增进或降低。
在组合408该缩放的干扰信号与该测试数据图案信号的动作过程中，由该磁性数据储存媒体所储存的取样测试数据图案，所得的该干扰信号与由该磁性数据储存媒体所读取的测试数据图案所相关的一已知的测试数据图案组合。提供410该组合的信号的动作，包含提供该信号至该读/写频道电路的一组件。
与一读/写频道合并的该频道边限电路的不同执行，皆为本发明的范围内。该频道边限电路的所有组件可与该读/写频道，整合于一单一集成电路半导体芯片上。此外，该计算器电路的部分或所有组件，可被使用于一读/写频道外的一个或多个集成电路。
虽然本发明已叙述特定实施例，但仍有修饰可为之。其所有的同位物，包含改编与修饰，仍是于本发明权利要求之中。

Claims (38)

1.一种集成电路，用于将与一硬盘机耦合的一读/写频道的位-错误率最佳化，该集成电路包含：
位图案产生器电路，用以产生一数字信号，其是在一位图案产生器输出具有一选择的图案；
第一加总电路，其具有一第一输入，一第二输入，以及一输出，该第一输入与该位图案产生器输出耦合，且用以接收该数字信号，该第二输入用以接收一经由该读/写频道处理的二位数据信号，其代表自一磁性数据储存媒体所读取的数据，该第一加总电路用以在该第一加总电路的输出处产生一干扰信号，该干扰信号代表在该第一输入所提供的该数字信号与在该第二输入的该二位数据信号的间的差；
缩放电路，其具有一输入耦合于该第一加总电路的输出，且用以接收该干扰信号，该缩放电路用以在该缩放电路的输出处产生一缩放的干扰信号；以及
第二加总电路，其具有第一输入，一第二输入以及一输出，该第一输入耦合至该缩放电路的输出处，且用以接收该缩放的干扰信号，该第二输入耦合至该位图案产生器输出，且用以接收该数字信号，该第二加总电路用以加总该数字信号与该缩放的干扰信号，该加总的信号被提供于该第二加总电路输出。
2.如权利要求1的集成电路，其中该磁性数据储存媒体是由具有经选择的位图案的该数字信号来设计。
3.如权利要求2的集成电路，其中该被处理的二位数据信号，包含自设计具有选择的位图案的该磁性数据储存媒体所读取的数据。
4.如权利要求3的集成电路，其中该被处理的二位数据信号，包含自设计具有选择的位图案的该磁性数据储存媒体所读取且由该读/写频道所处理的数据。
5.如权利要求4的集成电路，其中该干扰信号包含一信号，其代表该被处理的二位数据信号与该数字信号之间的总错误。
6.如权利要求5的集成电路，其中该位图案产生器电路包含一线性回馈位移缓存器。
7.如权利要求6的集成电路，其中该缩放电路借助一可变的缩放因子以缩放该干扰信号，该缩放因子的选择基于该读/写频道预定的错误率表现。
8.如权利要求7的集成电路，其中该读/写频道更包含：
模拟前端电路，用以接收一模拟信号，其与自该磁性数据储存媒体所读取的数据相关，且处理该模拟信号至一所欲的振幅与带宽，将该处理的模拟信号提供于一模拟前端输出；
模数转换器，其耦合至该模拟前端输出，且用以转换该模拟信号至一时间序列二位数据信号，将该二位数据信号提供至一模数转换器；
二位数据信号处理电路，其耦合至该模数转换器，且用以将该二位数据信号归一化至一所欲的脉冲响应、脉冲振幅以及样本时间。
9.如权利要求8的集成电路，其中该二位数据信号处理电路包含：
有限输入响应过滤电路，其耦合至该模数转换器的输出，且用以将该二位数据信号的频率组件均等化，具有均等化的频率组件的该二位数据信号被提供于一有限输入响应输出；以及
内插计时回复电路，其耦合至该有限输入响应输出，且用以将该二位数据信号的样本时间转换至一所欲的样本时间。
10.如权利要求9的集成电路，其中该读/写频道包含一局部响应最大相似读/写频道。
11.一种读/写频道，其是与一硬盘机一起使用，包含：
模拟前端电路，其用以将自一磁性储存媒体所读取的数据相关的一模拟信号进行处理，至一所欲的振幅与带宽，该被处理的模拟信号被提供于一模拟前端输出；
模数转换器电路，其具有一第一输入耦合至该模拟前端输出，该模数转换器用以在该模拟前端输出，将该被处理的模拟信号转换为一时间序列的二位数据信号，该二位数据信号被提供至一模数转换器输出；
数字信号处理电路，其耦合至该模数转换器输出，且用以将该二位数据信号的一脉冲响应、一振幅与一取样时间进行归一化，该被归一化的二位数据信号被提供于一数字处理电路输出；
频道边限电路，其耦合至该数字信号处理电路输出，且用以产生一最佳化信号于一频道边限电路输出；以及
维特比检测器，其耦合至该频道边限电路，且用以决定该二位数据信号的一数据图案。
12.如权利要求11的读/写频道，其中该频道边限电路基于该读/写频道的位错误信号，而产生该最佳化信号。
13.如权利要求12的读/写频道，其中该最佳化信号包含与该读/写频道的噪声相关的一放大的总位错误信号。
14.如权利要求13的读/写频道，其中该频道边限电路包含：
位图案产生器电路，用以产生一数字信号，其在一位图案产生器输出具有一选择的图案；
第一加总电路，其具有一第一输入，一第二输入，以及一输出，该第一输入与该位图案产生器输出耦合，且用以接收该数字信号，该第二输入用以接收一经由该读写频道处理的二位数据信号，其代表自一磁性数据储存媒体所读取的数据，该加总电路用以产生一干扰信号，该干扰信号代表在该第一输入所提供的该数字信号与在该第二输入的该二位数据信号的间的差，该干扰信号被提供于该输出；
缩放电路，其具有一输入耦合于该第一加总电路的输出，该缩放电路用以在该缩放电路输出产生一缩放的干扰信号；以及
第二加总电路，其具有第一输入，一第二输入以及一输出，该第一输入耦合至该缩放电路输出，且用以接收该缩放的干扰信号，该第二输入耦合至该位图案产生器输出，且用以接收该数字信号，该第二加总电路用以加总该数字信号与该缩放的干扰信号，该组合的信号被提供于该第二加总电路输出。
15.如权利要求14的读/写频道，其中该数字信号处理电路包含：
有限输入响应过滤电路，其系耦合至该模数转换器输出，且用以将该二位数据信号的频率组件均等化，具有均等的频率组件的该二位数据信号被提供于一有限输入响应输出；以及
内插计时回复电路，其耦合至该有限输入响应输出，且用以将该二位数据信号的样本时间转换至一所欲的样本时间。
16.如权利要求15的读/写频道，其中该时间序列的二位数据信号包含该模拟信号的振幅时间样本。
17.如权利要求16的读/写频道，其中该位图案产生器电路用以产生一伪随机二位序列。
18.如权利要求17的读/写频道，其中该位图案产生器电路包含一线性回馈位移缓存器。
19.如权利要求18的读/写频道，其中该读/写频道系包含一局部响应最大相似读/写频道。
20.一种用于一读/写频道将位-错误率最佳化的方法，该方法包含的步骤为：
自一磁性数据储存媒体，读取一已知的测试数据图案信号；
响应自该数据储存媒体所读取的数据，获得一干扰信号，该干扰信号代表该读取数据的二位数据信号与测试数据图案信号之间的差，且该干扰信号的特性与该读/写频道中一主要的噪声来源相关；
借助一缩放因子，放大该干扰信号；
加总被缩放的干扰信号与该已知的测试数据图案信号；以及
提供该加总的干扰信号与该测试数据图案至该读/写频道。
21.如权利要求20的位-错误率最佳化的方法，更包含存写一已知数据测试图案至该磁性数据储存媒体的动作。
22.如权利要求21的位-错误率最佳化的方法，其中该存写一已知的数据测试图案的动作，包含以一线性回馈位移缓存器，存写一伪随机二位序列。
23.如权利要求22的位-错误率最佳化的方法，其中该存写一已知数据测试图案的动作，包含存写一同位符码伪随机二位序列至该磁性数据储存媒体。
24.如权利要求23的位-错误率最佳化的方法，其中自一磁性数据储存媒体读取数据的动作，包含：
接收一模拟信号，其是与借助该磁性媒体所储存的数据相关；
处理该模拟信号，以符合一所欲的振幅与带宽；
转换该被处理的模拟信号，使成为一时间序列数字信号，其代表该被处理的模拟信号的振幅计时样本；以及
处理该数字信号，使成为归一化的脉冲响应、脉冲振幅与脉冲样本时间。
25.如权利要求24的位-错误率最佳化的方法，其中处理该数字信号的动作，包含：
有限输入响应过滤器电路，将该数字信号的频率组件均等化；以及
内插计时回复电路，内插该数字信号，以将该数字信号与该模拟信号同步化。
26.如权利要求25的位-错误率最佳化的方法，其中均等化频率组件的动作，包含产生一局部响应级4脉冲响应。
27.如权利要求26的位-错误率最佳化的方法，其中获得干扰信号的动作，更包含决定已知数据测试图案信号与该被处理的数字信号之间的差。
28.如权利要求27的位-错误率最佳化的方法，其中获得干扰信号的动作，更包含获得一总错误信号，其是与该读/写频道的一位错误率相关。
29.如权利要求28的位-错误率最佳化的方法，其中该方法包含最佳化一局部响应最大相似为基础的读/写频道。
30.一种硬盘机，其包含：
磁性储存媒体，其具有至少一盘，用以储存数据作为磁束；
头，用以自该磁性储存媒体读取数据，且存写数据至磁性储存媒体，该头于该头的输出产生一模拟数据信号；
局部响应最大相似为基础的读/写频道，其耦合至该头输出，且用以接收与处理自该头所产生的该模拟数据信号，该局部响应最大相似为基础的读/写频道；以及
频道边限电路，其整合于该局部响应最大相似为基础的读/写频道，该频道边限电路用以获得一干扰信号，该干扰信号代表该读取数据的二位数据信号与测试数据图案信号之间的差，且其与该局部响应最大相似为基础的读/写频道的一位错误率相关。
31.如权利要求30的硬盘机，其中该频道边限电路用以借助一可变的缩放因子，放大该干扰信号。
32.如权利要求31的硬盘机，其中该频道边限电路用以组合该放大的干扰信号与一已知的测试数据图案信号，该组合的信号被提供至一维特比检测器。
33.一种用于读/写频道的边限电路，该电路包含：
读取装置，用以自一磁性数据储存媒体，处理一已知的测试数据图案信号；
加总装置，用以获得一干扰信号，该干扰信号代表该读取数据的二位数据信号与测试数据图案信号之间的差；
缩放装置，用以借助一缩放因子放大该干扰信号；以及
输出装置，用以加总被缩放的干扰信号与该已知的测试数据图案信号，且提供该加总信号至该读/写频道。
34.如权利要求33的边限电路，更包含一装置用以存写含有一伪随机二位序列的一已知数据测试图案，至该磁性数据储存媒体。
35.如权利要求34的边限电路，其中用以存写一已知数据测试图案的装置，包含存写一同位符码伪随机二位序列至该磁性数据储存媒体。
36.如权利要求35的边限电路，其中该读取装置包含：
信号输入装置，用以接收一模拟信号，其与由该磁性媒体所储存的数据相关；
信号条件化装置，用以处理该模拟信号，以符合一所欲的振幅与带宽；
信号转换装置，用以将被处理的模拟信号转换至一时间序列数字信号，其代表被处理的模拟信号的振幅计时样本；以及
信号归一化装置，用以处理该数字信号至一归一化的脉冲响应、脉冲振幅与脉冲样本时间。
37.如权利要求36的边限电路，其中该信号条件化装置包含：
过滤器装置，用以均等化频率组件；以及
计时装置，用以内插该数字信号而与该模拟信号同步化。
38.如权利要求37的边限电路，其中该读/写频道包含一局部响应最大相似为基础的读/写频道。
CNB028132017A 2001-06-29 2002-06-17 最佳化读/写频道的电路和方法 Expired - Fee Related CN100483530C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/896,640 2001-06-29
US09/896,940 2001-06-29
US09/896,640 US6731443B2 (en) 2001-06-29 2001-06-29 Total error multiplier for optimizing read/write channel

Publications (2)

Publication Number Publication Date
CN1568515A CN1568515A (zh) 2005-01-19
CN100483530C true CN100483530C (zh) 2009-04-29

Family

ID=25406551

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028132017A Expired - Fee Related CN100483530C (zh) 2001-06-29 2002-06-17 最佳化读/写频道的电路和方法

Country Status (5)

Country Link
US (1) US6731443B2 (zh)
EP (1) EP1399922B1 (zh)
CN (1) CN100483530C (zh)
DE (1) DE60234830D1 (zh)
WO (1) WO2003003366A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7627029B2 (en) 2003-05-20 2009-12-01 Rambus Inc. Margin test methods and circuits
US7590175B2 (en) 2003-05-20 2009-09-15 Rambus Inc. DFE margin test methods and circuits that decouple sample and feedback timing
US7558012B2 (en) * 2004-05-28 2009-07-07 Hitachi Global Storage Technologies Netherlands B.V. Read/write channel embedded on-chip optimization
US7170704B2 (en) * 2004-06-25 2007-01-30 Stmicroelectronics, Inc. Enhanced dibit extraction
KR100614241B1 (ko) * 2005-02-07 2006-08-21 삼성전자주식회사 적응형 등화기의 초기값 설정 방법 및 장치
US8010883B1 (en) 2006-05-01 2011-08-30 Marvell International Ltd. Read channel detector for noise cancellation
US7397689B2 (en) * 2006-08-09 2008-07-08 Micron Technology, Inc. Resistive memory device
US7990648B1 (en) 2009-12-09 2011-08-02 Western Digital Technologies, Inc. Disk drive margining read channel using predictable disturbance samples generated as a function of a written pattern
US8589773B1 (en) * 2009-12-18 2013-11-19 Western Digital Technologies, Inc. Disk drive margining read channel by biasing log-likelihood ratios of an iterative decoder
US8339919B1 (en) 2011-12-14 2012-12-25 Western Digital Technologies, Inc. Disk drive margining read channel by biasing log-likelihood ratios of a nonbinary iterative decoder
US8891192B1 (en) 2012-11-15 2014-11-18 Western Digital Technologies, Inc. Disk drive calibrating parameter by injecting noise signal and measuring off-track read capability
US9053747B1 (en) 2013-01-29 2015-06-09 Western Digitial Technologies, Inc. Disk drive calibrating failure threshold based on noise power effect on failure detection metric
US8792196B1 (en) 2013-03-07 2014-07-29 Western Digital Technologies, Inc. Disk drive estimating noise in a read signal based on an identified response at the input of an equalizer
US9053743B2 (en) * 2013-03-11 2015-06-09 Avago Technologies General Ip (Singapore) Pte. Ltd. Servo marginalization
US10658003B1 (en) * 2018-01-16 2020-05-19 Marvell International Ltd. Using dipulse response to detect channel parameters

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677767A (ja) * 1992-08-26 1994-03-18 Sony Corp ノンリニアキャンセラー
JP3023616B2 (ja) * 1993-06-14 2000-03-21 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン スペクトル・ヌルを有するチャネルの適応式ノイズ予測パーシャル・レスポンス等化
US6313961B1 (en) 1994-04-29 2001-11-06 Cirrus Logic, Inc. Method and apparatus for calibrating a synchronous read channel integrated circuit
US5796535A (en) 1995-05-12 1998-08-18 Cirrus Logic, Inc. Sampled amplitude read channel employing a user data frequency synthesizer and a servo data frequency synthesizer
US5768320A (en) 1995-09-05 1998-06-16 Analog Devices, Inc. Read system for implementing PR4 and higher order PRML signals
US5999355A (en) 1996-04-30 1999-12-07 Cirrus Logic, Inc. Gain and phase constrained adaptive equalizing filter in a sampled amplitude read channel for magnetic recording
US5737342A (en) 1996-05-31 1998-04-07 Quantum Corporation Method for in-chip testing of digital circuits of a synchronously sampled data detection channel
US5786951A (en) * 1996-06-05 1998-07-28 Cirrus Logic, Inc. Sampled amplitude read channel employing a discrete time noise generator for calibration
US6108152A (en) 1996-10-01 2000-08-22 Seagate Technology, Inc. Redundant synchronization fields to improve disc drive read performance
US6014768A (en) 1997-02-04 2000-01-11 Texas Instruments Incorporated Moving reference channel quality monitor for read channels
US6411452B1 (en) 1997-03-11 2002-06-25 Western Digital Technologies, Inc. Disk drive employing read error tolerant sync mark detection
US6208477B1 (en) 1997-06-06 2001-03-27 Western Digital Corporation Hard disk drive having a built-in self-test for measuring non-linear signal distortion
US6091560A (en) 1997-10-30 2000-07-18 Seagate Technology, Inc. Low frequency signal baseline shift compensation in a disc drive
JP3799168B2 (ja) 1998-08-20 2006-07-19 株式会社日立グローバルストレージテクノロジーズ 磁気記録再生装置
US6314480B1 (en) * 1998-11-09 2001-11-06 Cirrus Logic, Inc. Mixed-signal single-chip integrated system electronics for magnetic hard disk drives
US6216148B1 (en) 1998-11-12 2001-04-10 Quantum Corporation Adaptive analog equalizer for partial response channels
US6252733B1 (en) 1999-02-09 2001-06-26 Texas Instruments Incorporated Method and apparatus for acquiring a preamble signal in a hard disk drive
JP2000235703A (ja) 1999-02-12 2000-08-29 Matsushita Electric Ind Co Ltd ディスク装置およびそのチャンネルパラメータ設定方法
US6636372B1 (en) * 1999-04-20 2003-10-21 Infineon Technologies North America Corp. Accumulating read channel performance data
WO2001080238A1 (en) 2000-04-05 2001-10-25 Infineon Technologies North America Corp. Improved read/write channel

Also Published As

Publication number Publication date
DE60234830D1 (de) 2010-02-04
EP1399922B1 (en) 2009-12-23
CN1568515A (zh) 2005-01-19
US20030002186A1 (en) 2003-01-02
EP1399922A1 (en) 2004-03-24
US6731443B2 (en) 2004-05-04
WO2003003366A1 (en) 2003-01-09

Similar Documents

Publication Publication Date Title
CN100483530C (zh) 最佳化读/写频道的电路和方法
US5619539A (en) Data detection methods and apparatus for a direct access storage device
US5949831A (en) Method and apparatus for data detection for PRML data channels
TWI536374B (zh) 利用多等級寫入電流之磁性記錄系統
EP1495468B1 (en) Method and apparatus for a data-dependent noise predictive viterbi detector
US6201652B1 (en) Method and apparatus for reading and writing gray code servo data to magnetic medium using synchronous detection
CN100536010C (zh) 碟机中读写通道的诊断系统
US8539328B2 (en) Systems and methods for noise injection driven parameter selection
US6366418B1 (en) Method for reducing data overhead in PRML data channel
CN100583270C (zh) 硬盘机及其调整方法
US6581184B1 (en) Method and circuit for including parity bits in write data of a mass data storage device, or the like, using a 48/54 mtr (3:k) code constraint, and post-processing circuit and method for processing read back data that includes said code constraint
US6771442B2 (en) Off-track interference emulator
US6809894B2 (en) Method and apparatus for handling end of data processing in a data storage device
US6788482B2 (en) Method and apparatus for Viterbi detector state metric re-normalization
CN1143305C (zh) 记录装置
Fisher et al. Signal processing for 10 GB/in. 2 magnetic disk recording and beyond
UMEMOTO PR5ML processing for perpendicular magnetic recording
CN100433157C (zh) 信息回复方法及其装置
LIANG et al. Improvement of read back properties in HDD with PRML signal processing method
Okamoto et al. Bit error rate performance of iterative decoding in a perpendicular magnetic recording channel
JPH09223365A (ja) データ記録再生装置
Eleftheriou 2.5 Recording Channel Electronics Technology
JPH11232783A (ja) 半導体デバイスとそれを用いた磁気ディスク装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090429

Termination date: 20170617

CF01 Termination of patent right due to non-payment of annual fee