CN100536010C - 碟机中读写通道的诊断系统 - Google Patents

碟机中读写通道的诊断系统 Download PDF

Info

Publication number
CN100536010C
CN100536010C CNB028106571A CN02810657A CN100536010C CN 100536010 C CN100536010 C CN 100536010C CN B028106571 A CNB028106571 A CN B028106571A CN 02810657 A CN02810657 A CN 02810657A CN 100536010 C CN100536010 C CN 100536010C
Authority
CN
China
Prior art keywords
read
signal
write channel
coupled
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB028106571A
Other languages
English (en)
Other versions
CN1537308A (zh
Inventor
S·赛勒斯安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marvell Asia Pte Ltd
Original Assignee
Marvell International Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell International Ltd filed Critical Marvell International Ltd
Publication of CN1537308A publication Critical patent/CN1537308A/zh
Application granted granted Critical
Publication of CN100536010C publication Critical patent/CN100536010C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/36Monitoring, i.e. supervising the progress of recording or reproducing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00Record carriers by type
    • G11B2220/20Disc-shaped record carriers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/012Recording on, or reproducing or erasing from, magnetic disks

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Digital Magnetic Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

本发明是提供一种具有碟机的诊断系统的读写通道,该诊断系统可处理内部及外部信号。该读写通道可具有一个或更多个时钟产生器(360、362)、数字模拟转换器(370)、模拟比较器(376)、及连续驱近缓存器(374)。该读写通道可在集成电路或互补金属氧化物半导体上实施,该读写通道可为局部响应最大相似性编码及译码。该诊断系统使用位加权或连续驱近以转换模拟信号为数字诊断信号。

Description

碟机中读写通道的诊断系统
技术领域
本发明是普遍关于碟机及其它信息储存装置。更具体地说,本发明是关于具拥有诊断数字模拟转换器的读写通道的碟机。
背景技术
碟机被用做计算机系统及其它电子装置的储存组件,碟机包括计算机硬盘机、固定碟机,及其类似物。一般,碟机较其它信息储存装置具较低成本、较高储存容量、较高可靠度、较低功率消耗、较高信息转移速度、及较小物理尺寸。
碟机一般具包围在外框内的一或更多旋转磁盘,碟机包括各种组件以读取及写入数据于磁盘及以与其它装置交界。典型而言,一或更多读写磁头被置于磁盘上以读取及写入数据,读写磁头可被置于磁盘的每一侧,读写磁头基本上形成磁盘及碟机电子组件间的界面。
每一读写磁头产生或感应电磁场或于磁盘上的磁编码做为磁通量的区域,在电磁场中通量逆转的存在或不存在表示储存于磁盘的数据,通量逆转为磁通量在磁盘的邻近区域的改变。磁性通量逆转的存在或不存在对应于诊断输入信号的二元1及0。为”写入”信息于磁盘,电子组件自主机接收信息及转译该信息为磁编码,磁头转移磁编码于磁盘的一部份上。为自磁盘”读取”信息,磁头被放置于与具所欲磁编码的磁盘部份相邻,磁头自磁盘感应及传送磁编码。电子组件转译磁编码为信息,此信息被传送至主机,主机可为个人计算机或其它电子设备。电子组件可施用误差侦测及修正演算以确保数据自磁盘的正确储存及回复。为改良在碟机上的信息储存密度,磁阻及感应读写磁头已以具增加感应性以感应更小的振幅磁性信号及具增加的信号鉴别而被发展。
典型而言,硬盘藉由”峰值检测”读取信息-侦测当在磁盘的通量逆转在读写磁头下方通过时所产生的电压峰值。然而,局部响应最大相似性算法已被发展以改良峰值检测当密度及旋转速度增加时。局部响应最大相似性在磁盘电子学实施以解释由读写磁头感知的磁性信号。局部响应最大相似性碟机读取由储存于盘片的磁性通量逆转所产生的模拟波形。并非寻求尖峰值以显示通量逆转,局部响应最大相似性数字地取样模拟波形(演算的”局部响应”部份)及施用信号处理方法以决定由该波形所表示的位形式(演算的”最大可能”部份)。
碟机的电子及机械组件典型上包括主轴马达、驱动器组件、读写磁头、扩大机、读写通道、及控制器。可能存在具其它结构的额外或不同的组件。主轴马达固持及旋转磁盘。驱动器组件将读写磁头置于与磁盘相邻。扩大机增加在读写磁头及读写通道间的信号。控制器管理读写通道与主机间的界面。
读写通道一般在集成电路实施,其可为互补金属氧化物半导体(CMOS)。一些硬盘包括额外数字模拟转换器(DAC)及额外模拟数字转换器(ADC)以实施读写通道的诊断测试。这些DAC及ADC为被用来执行在读写通道的读取及写入操作的另一数字模拟转换器及模拟数字转换器之外的。典型上,当读写通道被制造时,额外ADC及DAC被用于诊断测试。在制造后,通常没有使用额外ADC或DAC执行任何额外读写通道的诊断测试。
该额外DAC具约七位的分辨率及接收来自在读写通道的一或更多数字组件的输入,额外DAC提供对应于在读写通道的数字组件的性能之DAC输出电压或模拟信号。DAC输出电压可被连接至一种测量或显示装置以决定在读写通道的组件是否在可接受参数内操作,DAC输出电压可通过多工器,DAC输出电压以自在读写通道的模拟组件的一或更多输出电压信号处理。输出电压信号对应于在读写通道的模拟组件的性能。由多工器,DAC输出电压及输出电压信号通过针头驱动器缓冲器,针头驱动器缓冲器帮助输出信号间的区别及可提供输出信号至测量或显示装置。
额外ADC接收来自读写通道外部及内部的输入电压或类此信号,额外ADC产生数字输出以实施外部及内部组件的诊断测试,输入电压可变化,其会改变数字输出及因而提供额外测试参数。ADC一般在中等速度操作及具约六至七位的分辨率,额外ADC一般具快闪或直接转换、结合、相加-相差或过度抽样、或线路设计。这些ADC设计增加硬件要求及因而读写通道的尺寸及成本。
发明内容
本发明提供一种具碟机诊断系统的读写通道,该诊断系统使用位加权或连续驱近以转换模拟输入信号为数字诊断信号。
碟机具读写通道及诊断系统,该读写通道可在集成电路上实施,该诊断系统可具位加权转换及响应诊断输入电压的诊断输出,该诊断系统可包括数字模拟转换器、模拟比较器、及连续驱近缓存器。数字模拟转换器可具响应诊断输入信号的模拟输出,模拟比较器可被耦合以比较诊断输入电压及模拟输出,连续驱近缓存器可被耦合以接收至少一来自模拟比较器的缓存器值,连续驱近缓存器具响应该至少一缓存器值的诊断输出。
碟机的读写通道可在集成电路上实施及具数字模拟转换器、模拟比较器、及连续驱近缓存器。数字模拟转换器可被耦合以接收至少一时钟信号,该数字模拟转换器可具响应诊断输入信号及该至少一时钟信号的模拟输出,模拟比较器可被耦合以比较诊断输入电压及来自数字模拟转换器的模拟输出,该连续驱近缓存器可被耦合以接收至少一来自模拟比较器的缓存器值,该连续驱近缓存器具响应该至少一缓存器值的诊断输出。
碟机的读写通道可在互补金属氧化物半导体上实施及具局部响应最大可能(局部响应最大相似性)编码及译码。读写通道具数字多工器、一或更多时钟产生器、数字模拟转换器、第一模拟多工器、针头驱动器缓冲器、模拟比较器、及连续驱近缓存器。该数字模拟转换器可被耦合以接收来自该数字多工器的诊断输入信号,该数字模拟转换器也被耦合以接收来自时钟产生器的一或更多时钟信号,该数字模拟转换器可产生响应该诊断输入信号及该时钟信号的模拟输出电压。该第一模拟多工器可被耦合以接收来自该数字模拟转换器的模拟输出电压。该针头驱动器缓冲器可被耦合以接收来自该第一模拟多工器的模拟输出电压及一或更多测试信号。模拟比较器可被耦合以接收来自该数字模拟转换器的模拟输出电压,模拟比较器可比较模拟输出电压与诊断输入信号,该连续驱近缓存器可被耦合以接收来自该模拟比较器的一或更多缓存器值,该连续驱近缓存器可提供诊断输出信号以响应该一或更多缓存器值。数字多工器可被耦合以接收来自连续驱近缓存器的诊断输出信号。
在检视下列附图及详细叙述时,本发明的其它系统、方法、特征、及优点为或变得对熟知本技艺者为明显的。所有此种额外系统、方法、特征、及优点被意欲被包括叙述内,在本发明范围内,及由相关权利要求所保护。
附图说明
本发明可参考下列附图及详细叙述而被更佳了解。在附图中的组件不必要被比例示出,强调在于说明本发明原则。而且,在附图中的类似参考数字在不同附图中表示相对应部件。
图1表示耦合至具拥有诊断系统的读写通道的碟机的主机的具体实际例的方块图。
图2表示在图1的读写通道的方块图。
图3表示在具诊断系统的读写通道的读取路径的模拟部份的第一具体实际例的方块图。
图4表示在具诊断系统的读写通道的读取路径的模拟部份的第二具体实际例的方块图。
具体实施方式
图1表示耦合至具拥有诊断系统的读写通道108的碟机100的主机112的具体实际例的方块图。该碟机100可为硬盘机、固定碟机、或其类似物。主机112可为计算机或其它电子装置,该碟机100也可包括一或更多磁盘及主轴马达102、一或更多读写磁头及驱动器组件104、放大器106、及控制器110。放大器106可经由接口114及116与读写通道108耦合,控制器110可经由接口118及120与读写通道108耦合。”耦合”包括直接连接至或经由一或更多中间组件间接连接。此种中间组件可为硬件、软件、或硬件及软件的组合。碟机100可具其它结构及可具较少或额外组件如驱动器马达控制。
读写通道108转换来自主机112的诊断输入信号为电子脉冲,读写磁头104被操作地放置于与磁盘102邻接以磁性地记录信息于磁盘102以响应该电子脉冲,读写磁头104也被操作地放置于与磁盘102邻接以感应在磁盘102的磁通量逆转。读写通道108接收响应在磁盘102的磁通量逆转而由读写磁头104所产生的模拟波形,读写通道108转换该模拟波形为二位数字信息以由主机112使用。读写磁头104可由峰值检测、由局部响应最大可能(局部响应最大相似性)编码或译码、或其类似方法感知或产生通量逆转。
为自磁盘102读取信息,主机112提供位置辨识符至碟机,该位置辨识符辨识数据于磁盘102的位置,该位置辨识符可为磁柱及向量地址。控制器110接收位置辨识符及决定数据于磁盘102的实体位置,控制器110使得一个或多个读写磁头104移动至磁盘102上信息的正确位置,进而相邻读写磁头104旋转,当磁盘102旋转,读写磁头104感知在磁盘102的通量逆转的存在与否。读写磁头产生响应该通量逆转的模拟信号,读写磁头104将模拟信号送至放大器106,其放大该模拟信号并将该模拟信号经由接口114送至读写通道108,该读写通道108接收来自放大器106的该经放大的信号及译码该经放大的信号为诊断输入信号,该读写通道108经由接口118将该诊断输入信号送至控制器110,该控制器110将该诊断输入信号送至主机112,其可具快取或误差侦测/修正以增加硬盘100的速度及可靠性。
为写入信息至磁盘102,主机112将诊断输入信号及位置提供至控制器110以写入诊断输入信号于该磁盘,该位置可对应于磁柱及向量地址,该控制器110使得该读写磁头104移至适当位置及经由接口120将诊断输入信号送至读写通道108,该读写通道108接收及译码该诊断输入信号为模拟信号,该读写通道108经由接口116将该模拟信号送至放大器106,该放大器106放大该模拟信号并将该经放大的模拟信号送至读写磁头104,该读写磁头104将该磁通量逆转施于磁盘102,该磁通量逆转表示诊断输入信号。
图2表示在图1的读写通道108的方块图。该读写通道108具如下所叙述的诊断系统,该读写通道108可以集成电路实施,其可包括互补金属氧化物半导体(CMOS)。在一方面,该读写通道108可以使用在约0.18微米的CMOS方法的集成电路实施,CMOS可包括金属栅及多晶硅栅,该读写通道108可具较少或额外组件及可具其它构造。其它集成或非集成方法技术及其它特征尺寸可被使用,该读写通道108可与包括磁盘驱动器驱动电子器,如碟控制器逻辑,的其它电路整合。
该读写通道108可被区分为两个区段,读取路径156及写入路径158。该读取路径156可包括阻抗及静音控制或输入电阻122、可变增益放大器(VGA)124、磁阻非对称线性化电路(MRA)126、连续时域滤波器(CTF)128、缓冲器130、模拟数字转换器(ADC)132、有限冲激响应(FI R)滤波器134、内插时序回复(TTR)电路136、维特比算法检测器138、奇偶校验译码器140、及长度压缩限制(游程长度受限)译码器142。读取路径156可被区分为如模拟部份194及数字部份196的子部份。在一方面,模拟部份194包括自阻抗及静音控制122至模拟数字转换器132的组件,在此方面,数字部份196包括自模拟数字转换器132至游程长度受限译码器142的组件。
该读写通道108接收来自该读写磁头104的该经放大的模拟信号,该经放大的模拟信号通过输入电阻122,其为一种切换电路以减弱该信号,该经减弱的信号通过VGA 124,其放大该信号,该经放大的信号通过MRA 126,其调节因记录方法如由写电流补偿电路所产生的失真的信号,该信号通过CTF 128以滤出噪声,CTF 128可为低或带通滤波器,该经滤波的信号经由缓冲器130送至ADC 132,该ADC 132取样并转换该模拟信号为数字形式,该数字信号送至FIR滤波器134及之后送至时序回复电路136,该时序回复电路136可以前馈方向被连接至(未示出)该FIR滤波器134、该MRA 126及该VGA 124以根据所接收信号调整这些电路及以补偿时序。该FIR 134可能包括具有10-抽头或其它数目的抽头的FIR滤波器。该数字信号送至维特比算法检测器138,其使用数字信号处理技术决定由数字信号所代表的二位型式,维特比算法检测器138可包括32-状态或其它维特比处理器。由该数字信号所代表的二位信息送至奇偶校验译码器140,其移除奇偶校验位。该二位信息送至游程长度受限译码器142,其译码游程长度受限编码符号,该二位信息经由接口118送至控制器110。
写入路径158可包括并串转换器144、长度压缩限制(游程长度受限)编码器146、奇偶校验编码器148、写电流补偿电路150及驱动器电路152。该并串转换器144经由接口120接收来自主机112的信息。自该主机112的数据传输一次可为约八个位,该转换器144串行化该输入信息并传送该串行比特流至该游程长度受限编码器146,该游程长度受限编码器146编码该串行比特流为符号二位序列,其可根据长度压缩限制演算以记录于磁盘102。该游程长度受限编码器使用32/33-位符号码以确保通量逆转被适当地间隔及没有通量逆转的长串信息不会被记录。经游程长度受限编码的信息送至奇偶校验编码器148,其加入奇偶校验位至该信息。因为磁力的特性,该奇偶校验编码器148可以使用奇数奇偶校验以确保0及1的的长串信息不会被记录。经奇偶校验编码的信息可被后续处理做为模拟信号而非数字信号,该模拟信号送至写电流补偿电路150,其动态地调整数字流的脉冲宽度以说明在记录过程中的消磁。该经调整的模拟信号送至驱动器电路152,其经由接口116驱动信号至放大器106。该驱动器电路152驱动该读写磁头104以记录信号于磁盘102,该驱动器电路152可具虚拟射极耦合逻辑(PECL)驱动器电路,其产生至放大器106的差模输出。
该读写通道108也可包括同步时钟器154。在一方面,该同步时钟器被耦合至该ADC 132及被耦合至写电流补偿电路150,该同步时钟器154产生用于操作该读写通道108的时钟信号,该同步时钟器154可以是锁相回路(PLL),该锁相回路(PLL)具有电压控制的振荡器及各种时钟分割器以便产生不同频率下的信号。
图3表示在具诊断系统的读写通道的读取路径的模拟部份394的第一具体实际例的方块图。该模拟部份394可包括阻抗及静音控制322、可变增益放大器(VGA)324、磁阻非对称线性化电路(MRA)326、连续时域滤波器(CTF)328、增益放大器330、及模拟数字转换器(ADC)332。该模拟部份394也可包括时钟多工器354、伺服时钟产生器360、读写时钟产生器362、偏移修正数字模拟转换器(DAC)364、总和装置366、辅助时钟多工器368、视觉数字模拟转换器(DAC)370、数字多工器372、连续驱近缓存器374、模拟比较器376、模拟多工器378、及针头驱动器缓冲器380。该模拟部份394可具较少或额外组件及其它构造。
该模拟部份394接收来自一或更多读写磁头(未示出)的经磁性产生的模拟信号或电压,该经磁性产生的模拟信号通过阻抗及静音控制322,其可减弱该信号。该模拟信号送至VGA 324,其放大该经磁性产生的信号,该经放大的信号通过MRA 326,其调节因记录方法所产生的失真的信号,该经调整信号在总和装置366与来自该偏移修正DAC364的偏移修正信号合并,该经偏移修正调整的信号通过CTF 328以滤出噪声及预先等化该信号(滤波器依频率含量加压部份信号),该经滤波的信号通过增益放大器330,其提供经处理的信号至该ADC 332。该时钟多工器354提供来自伺服时钟产生器360的伺服时钟信号及来自读写时钟产生器362的读写时钟信号至该ADC 332。为响应该时钟信号,在适当时间期间及在适当时间该ADC 332取样并转换该模拟信号为数字形式,该ADC 332提供数字信号至读写通道的数字部份(未示出)。
在此具体实施例中,诊断系统包括具来自伺服时钟产生器360及来自读写时钟产生器362的时钟信号的辅助时钟多工器368,视觉数字模拟转换器370、数字多工器372、连续驱近缓存器374、模拟比较器376、模拟多工器378、及针头驱动器缓冲器380。
该诊断系统可包括较少或额外组件及可具不同构造,该诊断系统可被使用以决定读写通道的性能。
视觉数字模拟转换器370、模拟比较器376、及连续驱近缓存器374执行位-加权转换以自诊断输入电压产生诊断输出信号。”位-加权”包括二位-加权、位-加权、及类似名称。在一方面,该模拟比较器376接收来自视觉数字模拟转换器370的模拟输出电压及产生数字输出信号做为连续驱近缓存器374的输入。起初及在重新设定时,MSB的缓存器值被设定为高<H>或1,所有其它位被设定为低<L>或0。模拟比较器376比较诊断输入电压与来自视觉数字模拟转换器370的模拟输出电压,若模拟输出电压低于诊断输入电压,则MSB的缓存器值被设定为0及第二MSB或MSB-1被设定为高<H>或1,反之,该MSB为高<H>或1及第二MSB(MSB-1)被设定为高<H>或1。由模拟比较器376的缓存器值<高或低,1或0>可被提供至视觉数字模拟转换器370做为模拟比较器376循环至下一比较前的修正,连续驱近缓存器374保持来自模拟比较器376的缓存器值。视觉数字模拟转换器370、模拟比较器376、连续驱近缓存器374持续此加权及偏移方法直到视觉数字模拟转换器370的最低有效位<LSB>被分辨,该连续驱近缓存器374提供连续缓存器值做为诊断输出信号。
该视觉数字模拟转换器370接收及转换该诊断输入电压为模拟输出电压,该视觉数字模拟转换器370可具约七位的分辨率,辅助时钟多工器368提供来自伺服时钟产生器360的伺服时钟信号或来自读写时钟产生器362的读写时钟信号至该视觉数字模拟转换器370。该时钟信号控制诊断测试及读写操作的时序及期间,该数字多工器372提供来自连续驱近缓存器374的数字输出及来自数字部份<未示出>的诊断输入信号至该视觉数字模拟转换器370。诊断输入信号可表示在读写通道的一或更多组件的操作性能,该视觉数字模拟转换器370提供模拟输出电压至模拟多工器378及至模拟比较器376。
模拟多工器378提供自该视觉数字模拟转换器370的模拟输出电压及来自在读写通道的组件的一或更多模拟测试信号382、384、386、及388至该针头驱动器缓冲器380,该模拟测试信号可包括一或更多来自该VGA 324的该经放大的信号382、来自该总和装置366的该经偏移修正信号389、来自CTF 328的经滤波信号386、及在该ADC 332前的经处理信号388。该针头驱动器缓冲器380可包括一或更多高速针头驱动器缓冲器,该针头驱动器缓冲器380可具可由数字部份经由缓存器位控制的中断或关断输入,在一方面,该中断或关断输入迫使针头驱动器缓冲器380的输出为高阻抗故外部来源可使用相同的针头提供一辅助诊断输入电压至模拟比较器376。
图4表示在具诊断系统的读写通道的读取路径的模拟部份494的第二具体实际例的方块图。该模拟部份494基本上与在图3所叙述的模拟部份394相同,除了第二模拟多工器492的使用。该第二模拟多工器492提供来自模拟多工器378的模拟信号及辅助诊断输入电压至模拟比较器376。来自模拟多工器的模拟信号包括来自该视觉数字模拟转换器370的模拟输出电压及一或更多模拟测试信号382、384、386、及388。模拟比较器376可被使用以比较或测量芯片上信号,例如来自模拟多工器的模拟信号,与来自该视觉数字模拟转换器370的模拟输出电压。模拟比较器376也可被用来比较或测量外部信号,例如辅助诊断输入电压,与来自该视觉数字模拟转换器370的模拟输出电压。
本发明的各种具体实施例已被叙述及说明,然而,该叙述及说明仅做为实例。其它具体实施例及说明为在本发明范围内且为了解本发明者显而易知,所以,本发明未被限制于在此叙述中的特定细节、代表具体实施例,及所说明实例。因此,本发明未被受制除了在权利要求及其相当范围。

Claims (12)

1.一种碟机的读写通道,其中该读写通道是在集成电路上实施,
其特征在于
该读写通道包括一种诊断系统,该诊断系统包括
一数字模拟转换器,其被耦合以接收至少一时钟信号与一诊断输入信号,该数字模拟转换器将经接收的诊断输入信号转换为一模拟输出,
一模拟比较器,其被耦合以比较来自该数字模拟转换器的该模拟输出与一诊断输入电压或与来自该读写通道的一模拟测试信号,及
一连续驱近缓存器,其被耦合以接收至少一来自该模拟比较器的缓存器值,该连续驱近缓存器具响应该至少一缓存器值的诊断输出。
2.根据权利要求1的读写通道,其中该诊断系统进一步包括第一模拟多工器,其被耦合以接收来自该数字模拟转换器的该模拟输出,该第一模拟多工器被耦合以接收来自该读写通道的至少一测试信号。
3.根据权利要求2的读写通道,其中该诊断系统进一步包括:
第二模拟多工器,其被耦合以接收来自该第一模拟多工器的至少一测试信号,
第二模拟多工器被耦合以接收该诊断输入电压,及
该模拟比较器被耦合以接收该至少一测试信号及来自第二模拟多工器的诊断输入电压。
4.根据权利要求1的读写通道,其中该读写通道进一步包括:
一可变增益放大器,其被耦合以接收来自该至少一读写磁头的磁性产生的信号;
一磁阻非对称线性化电路,其被耦合以接收来自该可变增益放大器的经放大的信号;
一总和装置被耦合以合并来自磁阻非对称线性化电路的经调整信号与来自与该总和装置耦合的一偏移修正数字模拟转换器的偏移修正信号;
一连续时域滤波器被耦合以接收来自该总和装置的经偏移修正调整信号;
一增益放大器,其被耦合以接收来自该连续时域滤波器的经滤波的信号;及
一模拟数字转换器,其被耦合以接收来自该增益放大器的经处理信号,
该至少一测试信号为至少一经放大的信号、经偏移修正调整信号、经滤波的信号、及经处理信号之一。
5.根据权利要求1的读写通道,其中该诊断系统进一步包括一种针头驱动器缓冲器,其被耦合以接收来自一模拟多工器的模拟输出,其中该模拟多工器接收来自该读写通道的模拟测试信号以及来自该数字模拟转换器的模拟输出。
6.根据权利要求1的读写通道,其中该诊断系统进一步包括一种时钟多工器,其被耦合以提供至少一时钟信号至该模拟数字转换器。
7.根据权利要求6的读写通道,其中该读写通道进一步包括一伺服时钟产生器及一读写时钟产生器,该时钟多工器被耦合以接收来自该伺服时钟产生器的伺服时钟信号,及该时钟多工器被耦合以接收来自该读写时钟产生器的读写时钟信号。
8.根据权利要求7的读写通道,其中该诊断系统更包含一辅助时钟多工器,其被耦合以提供来自伺服时钟产生器与该读写时钟产生器其中之一的至少一时钟信号至该数字模拟转换器。
9.根据权利要求1的读写通道,其中该诊断系统进一步包括一数字多工器,其被耦合以提供该诊断输入信号至该数字模拟转换器,及该数字多工器被耦合以接收来自该连续驱近缓存器的该诊断输出信号。
10.根据权利要求1的读写通道,其中该读写通道进一步包括一数字部份以接收该诊断输出信号,及该数字部份提供一该诊断输入信号至该数字模拟转换器。
11.根据权利要求1的读写通道,其中该集成电路电路包括一互补金属氧化物半导体。
12.根据权利要求1的读写通道,其中该读写通道包括局部响应最大相似性编码及译码。
CNB028106571A 2001-05-25 2002-05-24 碟机中读写通道的诊断系统 Expired - Lifetime CN100536010C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/865,651 US6552865B2 (en) 2001-05-25 2001-05-25 Diagnostic system for a read/write channel in a disk drive
US09/865,651 2001-05-25

Publications (2)

Publication Number Publication Date
CN1537308A CN1537308A (zh) 2004-10-13
CN100536010C true CN100536010C (zh) 2009-09-02

Family

ID=25345958

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028106571A Expired - Lifetime CN100536010C (zh) 2001-05-25 2002-05-24 碟机中读写通道的诊断系统

Country Status (5)

Country Link
US (1) US6552865B2 (zh)
EP (1) EP1390950B1 (zh)
CN (1) CN100536010C (zh)
DE (1) DE60238050D1 (zh)
WO (1) WO2002097812A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690525B2 (en) * 2001-05-25 2004-02-10 Infineon Technologies Ag High-speed programmable synchronous counter for use in a phase locked loop
WO2004049327A1 (en) * 2002-11-22 2004-06-10 Infineon Technologies Ag An efficient analog front end for a read/write channel of a hard disk drive running from a highly regulated power supply
US6891361B2 (en) * 2002-12-31 2005-05-10 Lsi Logic Corporation Automatic gain control (AGC) loop for characterizing continuous-time or discrete-time circuitry gain response across frequency
US7583459B1 (en) 2004-11-18 2009-09-01 Marvell International Ltd. Method and apparatus for write precompensation in a magnetic recording system
US8300381B2 (en) * 2007-07-03 2012-10-30 Honeywell International Inc. Low cost high speed spark voltage and flame drive signal generator
US8066508B2 (en) 2005-05-12 2011-11-29 Honeywell International Inc. Adaptive spark ignition and flame sensing signal generation system
US7768410B2 (en) * 2005-05-12 2010-08-03 Honeywell International Inc. Leakage detection and compensation system
US8085521B2 (en) * 2007-07-03 2011-12-27 Honeywell International Inc. Flame rod drive signal generator and system
US8310801B2 (en) * 2005-05-12 2012-11-13 Honeywell International, Inc. Flame sensing voltage dependent on application
JP4435723B2 (ja) * 2005-08-08 2010-03-24 株式会社ルネサステクノロジ 位相同期回路およびそれを用いた半導体集積回路装置
US8780726B2 (en) * 2006-01-10 2014-07-15 Honeywell International Inc. Remote communications diagnostics using analog data analysis
US8875557B2 (en) 2006-02-15 2014-11-04 Honeywell International Inc. Circuit diagnostics from flame sensing AC component
US8194339B2 (en) * 2010-07-29 2012-06-05 Lsi Corporation Write performance monitor in a storage device
US10208954B2 (en) 2013-01-11 2019-02-19 Ademco Inc. Method and system for controlling an ignition sequence for an intermittent flame-powered pilot combustion system
US9494320B2 (en) 2013-01-11 2016-11-15 Honeywell International Inc. Method and system for starting an intermittent flame-powered pilot combustion system
US9497283B2 (en) * 2013-12-13 2016-11-15 Oracle International Corporation System and method for providing data interoperability in a distributed data grid
US10402358B2 (en) 2014-09-30 2019-09-03 Honeywell International Inc. Module auto addressing in platform bus
US10678204B2 (en) 2014-09-30 2020-06-09 Honeywell International Inc. Universal analog cell for connecting the inputs and outputs of devices
US10288286B2 (en) 2014-09-30 2019-05-14 Honeywell International Inc. Modular flame amplifier system with remote sensing
US10042375B2 (en) 2014-09-30 2018-08-07 Honeywell International Inc. Universal opto-coupled voltage system
US10473329B2 (en) 2017-12-22 2019-11-12 Honeywell International Inc. Flame sense circuit with variable bias
US11236930B2 (en) 2018-05-01 2022-02-01 Ademco Inc. Method and system for controlling an intermittent pilot water heater system
US10935237B2 (en) 2018-12-28 2021-03-02 Honeywell International Inc. Leakage detection in a flame sense circuit
US11739982B2 (en) 2019-08-14 2023-08-29 Ademco Inc. Control system for an intermittent pilot water heater
US11656000B2 (en) 2019-08-14 2023-05-23 Ademco Inc. Burner control system

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313961B1 (en) 1994-04-29 2001-11-06 Cirrus Logic, Inc. Method and apparatus for calibrating a synchronous read channel integrated circuit
US6268972B1 (en) * 1998-09-18 2001-07-31 International Business Machines Corporation Method for measuring relative and absolute amplitudes of a signal read from a data storage medium
EP1185920A4 (en) * 1998-11-09 2005-07-06 Broadcom Corp INTEGRATED MIXED SIGNAL MONOPOLY INTEGRATED ELECTRONICS SYSTEM FOR MAGNETIC HARD DISK DRIVERS
IT1313390B1 (it) * 1999-07-16 2002-07-23 St Microelectronics Srl Metodo di ottimizzazione dei parametri di un filtro passabasso di pre-equalizzazione per canale di lettura.
US6580326B2 (en) * 2001-05-25 2003-06-17 Infineon Technologies North America Corp. High-bandwidth low-voltage gain cell and voltage follower having an enhanced transconductance
US6570447B2 (en) * 2001-05-25 2003-05-27 Infineon Technologies Ag Programmable logarithmic gain adjustment for open-loop amplifiers
US6697205B2 (en) * 2001-05-25 2004-02-24 Infineon Technologies Ag Write output driver with internal programmable pull-up resistors
US6525613B2 (en) * 2001-05-25 2003-02-25 Infineon Technologies Ag Efficient current feedback buffer
US6737919B2 (en) * 2001-05-25 2004-05-18 Infineon Technologies North America Corp. Method and apparatus for calibrating a Gm cell utilizing a replica Gm cell
US20020175729A1 (en) * 2001-05-25 2002-11-28 Infineon Technologies North America Corp. Differential CMOS controlled delay unit
US6697204B2 (en) * 2001-05-25 2004-02-24 Infineon Technologies Ag Method and apparatus for operating a continuous time filter of a read/write channel for a hard disk drive
US6501324B2 (en) * 2001-05-25 2002-12-31 Infineon Technologies Ag High speed multiplexer
US6519103B2 (en) * 2001-05-25 2003-02-11 Infineon Technologies Ag View DAC feedback inside analog front circuit
US6628467B2 (en) * 2001-05-25 2003-09-30 Infineon Technologies Ag Input/output multiplex system for a read/write channel in a disk drive
US6653879B2 (en) * 2001-05-25 2003-11-25 Infineon Technologies Ag Method and system for managing a pulse width of a signal pulse
US20020175738A1 (en) * 2001-05-25 2002-11-28 Infineon Technologies North America Corp. Method and apparatus for reducing leakage current and improving high frequency isolation of mos switch in off state
US6480128B1 (en) * 2001-05-25 2002-11-12 Infineon Technologies Ag High-speed sample-and-hold circuit with gain
US6583660B2 (en) * 2001-05-25 2003-06-24 Infineon Technologies Ag Active auto zero circuit for time continuous open loop amplifiers
US6480064B1 (en) * 2001-05-25 2002-11-12 Infineon Technologies Ag Method and apparatus for an efficient low voltage switchable Gm cell
US6633447B2 (en) * 2001-05-25 2003-10-14 Infineon Technologies Ag Method and apparatus for compensation of second order distortion
US6512404B2 (en) * 2001-05-25 2003-01-28 Infineon Technologies Ag Low voltage charge pump for use in a phase locked loop
US20020175772A1 (en) * 2001-05-25 2002-11-28 Infineon Technologies North America Corp. Power efficient delay stage for a voltage-controlled oscillator
US6498574B2 (en) * 2001-05-25 2002-12-24 Infineon Technologies North America Corp. Digital-to-analog converter with constant bias voltage
US20020176188A1 (en) * 2001-05-25 2002-11-28 Infineon Technologies N.A. Inc. Offset cancellation of charge pump based phase detector
US6686805B2 (en) * 2001-05-25 2004-02-03 Infineon Technologies Ag Ultra low jitter clock generation device and method for storage drive and radio frequency systems
US6690525B2 (en) * 2001-05-25 2004-02-10 Infineon Technologies Ag High-speed programmable synchronous counter for use in a phase locked loop

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
EP 0987 706 A2 2000.03.20

Also Published As

Publication number Publication date
WO2002097812A1 (en) 2002-12-05
EP1390950A1 (en) 2004-02-25
US20020176184A1 (en) 2002-11-28
US6552865B2 (en) 2003-04-22
DE60238050D1 (de) 2010-12-02
EP1390950B1 (en) 2010-10-20
CN1537308A (zh) 2004-10-13

Similar Documents

Publication Publication Date Title
CN100536010C (zh) 碟机中读写通道的诊断系统
US6804805B2 (en) Method and apparatus for encoding with unequal protection in magnetic recording channels having concatenated error correction codes
US6633447B2 (en) Method and apparatus for compensation of second order distortion
KR100305551B1 (ko) 자기디스크장치와그의에러데이터정정장치및에러데이터정정방법
US6262857B1 (en) Disk drive including a recording surface employing servo zones with banded data zones
CN100583270C (zh) 硬盘机及其调整方法
CN100483530C (zh) 最佳化读/写频道的电路和方法
EP0718842A1 (en) Apparatus and method for data storage devices and communications systems with multiple parallel signal processing paths
US5600499A (en) Tri-bit encoding for disk drive servo track ID information
US6519106B1 (en) Method and apparatus for correcting digital asymmetric read signals
WO2002097800A2 (en) Input/output multiplex system for a read/write channel in a disk drive
JP3623650B2 (ja) 記憶装置
US6628467B2 (en) Input/output multiplex system for a read/write channel in a disk drive
JP3761329B2 (ja) 記憶装置
EP1410388B1 (en) Method and apparatus for handling end of data processing in a data storage device
CN1330096C (zh) 维特比检测器状态计量再规范之方法及装置
CN1677540A (zh) 用于提供头振幅特征化的装置
CN100423119C (zh) 多相时钟之高速零相再激活
US20030014708A1 (en) Formatting method and apparatus for a direct access storage device
JP4022823B2 (ja) トレリス符号検出器およびトレリス検出方法、復号装置および復号方法、記録媒体、並びに、プログラム
US6317856B1 (en) Encoder and a method of encoding for partial response channels
US20030002191A1 (en) Pad eliminating decoding method and apparatus for a direct access storage device
US6157336A (en) Target specific folded analog to digital converter for direct access storage device (DASD)
CN100433157C (zh) 信息回复方法及其装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201224

Address after: Ford street, Grand Cayman, Cayman Islands

Patentee after: Kaiwei international Co.

Address before: Hamilton, Bermuda Islands

Patentee before: Marvell International Ltd.

Effective date of registration: 20201224

Address after: Singapore City

Patentee after: Marvell Asia Pte. Ltd.

Address before: Ford street, Grand Cayman, Cayman Islands

Patentee before: Kaiwei international Co.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20090902