CN1568515A - 最佳化读/写频道之总误差乘法器 - Google Patents

Abstract

本发明系提供一种方法与装置，用以将一局部响应最大相似(PRML)读/写频道之位误差率最佳化。一实施例提供一种频道边限电路(300)，用以将一读/写频道之位错误率最佳化。该边限电路获得一干扰信号至一读/写频道，而将该位错误率最佳化。该信号系得自于该读/写频道之位错误。该电路系藉由提供一放大的干扰信号，而减少最佳化该频道之时间，该放大的干扰信号系于最佳化过程中增加一位错误率。

Description

最佳化读/写频道之总误差乘法器

发明背景

计算机硬盘机，以如已知的固定碟机或是硬盘机，事实上已经成为计算机系统的储存标准。其大量的增加的原因除了可获性广、能量损耗低、资料转换率快以及大小尺寸缩小之外，还包含其成本低廉、储存容量高以及可信赖度高。

碟机典型包含一个或多个以环境控制壳所包围的旋转磁盘。该硬驱动可具有数个读/写头，其系与该磁盘接触。该碟机更可包含用于读取与存写资料以及用于接触其它装置之电器。与该读/写头连接之该电器系包含电路，以控制头定位且产生或感应该磁盘上的电磁场。该电器将接收自一宿主装置，例如个人计算机，之资料进行编码，且将该资料转译为磁编码而存写至该磁盘上。当资料被要求时，该电器将该资料定位，感应该磁编码且将该编码转译为二位数字信息。亦可使用错误检视与更正，以确保资料的正确储存与恢复。

该读/写头将所编码的资料进行侦测与重编作为磁束的区域。该资料之编码系藉由该磁盘之两连续区域间逆转流量之存在或不存在而进行。可藉由已知方法的「顶峰侦测」以读取资料，其中当一流逆转通过该读/写头时，即侦测该读/写头中的电压顶峰。然而，增加储存密度、需要所降低的顶峰强度、较佳的信号识别以及较高的磁盘转速，系促使该顶峰更为接近。所以，顶峰侦测方法变得越加复杂。

已有改进读/写头与说明磁性编码的方法。例如，已有设计的磁阻(“MR”)读/写头，其具有所增加的敏感度以及所增加的敏感度，以及所增加的信号识别。此外，如以建立的局部响应最大相似(“PRML”)已知的技术。PRML碟机功能系基于殖入该碟机电器中的运算法，以读取由该磁束逆转所产生的模拟波形。代替寻找顶峰值，以PRML为基础的驱动，系将该模拟波形(该「局部响应」)数字样本化，且进行更进一步的信号处理技术以决定由该波形(「最大相似」)代表的最可能的位图案。PRML可容忍该磁信号中更多的噪声，以使用较低品质的磁盘与读/写头，其亦增加制造产量与降低成本。藉由如储存的成本/单元、资料转换率、能量需求以及形成因子(物理尺寸)等因子，所典型区分的硬驱动，需要增强的驱动组件，其可用以改善在优化设定时间、储存容量、运作率、可信度与能量效率中的成本效应。例如一区域，其包含PRML电器用以校准与调整该PRML读/写频道至该读/写头。以该该读/写头，校准与调整该PRML读/写频道之程序，当该读/写头与该读/写频道结合时，其通常系指如所执行的「频道边限」。在频道边限的过程中，调整该读/写频道之不同的系数，以产生该硬盘机与读/写频道组合之一最佳位错误率。

在频道边限的过程中，透过一消耗矩阵，重复变化频道系数，以决定该硬盘机与读/写频道组合之一最佳位错误率。在频道边限透过数个阶段前进之后，可在需要重要时间的位错误率上，操作该硬盘机以侦测该位错误。用以减少时间注入干扰或附加的白高斯噪音(AWGN)之方法，至该读/写头频道结果。这些方法造成一套频道系数，其非最佳的低位错误率操作。

因此，当提供一低位错误率时，需要减少频道边限的时间与资源。

发明之概述

本发明系揭露一种用以最佳化一局部响应，最大相似(PRML)读/写频道的位错误率之方法与装置。该磁编码频道可包含一频道边限电路，以进行该方法中的频道边限。该频道边限电路可驱动该读/写频道位错误之位错误率之一干扰信号。该干扰信号可藉由一可变的缩放因子而放大。可调整该可变的缩放因子，以供该读/写频道所处理之信号的人为改进与降解。该缩放干扰信号可与所选择的测试数据类型结合，且供于该读/写频道之一维特比侦测器电路。在一实施例中，该读/写频道系以局部响应，最大相似(PRML)为基础的读/写频道。

该信道边限电路之一实施例可包含一位类型产生器电路，一第一加总电路，一缩放电路，以及一第二加总电路。该信道边限电路之组件系提供可变的放大干扰信号至该读/写频道之一维特比侦测器电路。该干扰信号系以该读/写频道之总错误相联合。

该位类型产生器可在一位类型产生器输出，产生具有一选择类型的数字信号。由该位类型产生器所产生的典型选择测试类型，系为同位符合码。该选择类型可为，例如由直线回馈位移缓存器(LFSR)所产生的伪随机二位序列(PRBS)数据类型。

该第一加总电路系包含一第一输入，第二输入与一输出。该第一输入系与该位类型产生器输出结合。该第一输入系接收受处理的二位资料信号。该受处理的二位资料信号，系与自一磁性资料储存媒体与该读/写头所处理的资料联合。该加总电路系用以产生一干扰信号。该干扰信号可被提供于该第一加总电路输出。在一实施例中，该干扰信号系与该第一输入所提供及在该第二输入二位资料信号所处理之该数字信号相联合。

该缩放(scaling)电路系包含一输入，其经由该第一加总电路输出，可与该第一加总电路结合。该缩放电路系于该缩放电路输出，产生一缩放干扰信号。该缩放电路更可以藉由一可变的缩放因子，放大该干扰信号。可调整该可变的缩放因子，以在该读/写频道所处理之信号，提供改善或降解之所欲程度。

该第二加总电路系包含一第一输入，一第二输入，以及一输出。该第一输入系接收自该缩放电路输出之该缩放干扰信号。该第二输入可与该位类型产生器输出结合。该第二输入系接收由该位类型产生器所产生之该数字信号。该第二加总电路系结合该数字信号与该缩放干扰信号。在该第二加总电路输出，提供该结合的信号，其定义该频道边限电路之一输出。

最佳化一读/写频道之一位-错误率方法之实施例，系包含：自一磁性资料储存媒体，读取一已知的测试数据类型信号；取得一干扰信号，以响应自该资料储存媒体所读取之资料；藉由一缩放因子以放大该干扰信号；结合该缩放干扰信号与该测试数据类型信号；以及提供所结合的干扰信号与该测试数据类型至该读/写频道。上述本发明之概数仅作为引言，并不会限制本发明之权利要求。本发明之其它优点与目的如下所述，且部分可由叙述中显而得知或可自本发明之施行中学得。本发明之目的与优点可由权利要求中所指之结合而得。

图标之简单说明

第1图系一方块图，说明与一宿主装置结合之硬驱动动。

第2图系一方块图，说明使用一硬驱动之读/写频道。

第3图系一方块图，说明包含一位错误边限电路之读/写频道。

第4图系一流程图，说明最佳化一读/写频道之位错误率。

发明之详细说明

本案之实施例系关于以局部响应，最大相似(PRML)为基础的读/写频道。该PRML读/写频道系与该硬驱动之读/写头结合。其中，「结合」一词系指直接连接，或是透过一个或多个中间组件所间接连接。该读/写频道自该宿主装置，将数字资料转换至电脉冲，以控制该读/写头而将资料磁性记录至该硬盘。在读取操作中，该读/写频道接收由该读/写头所磁性感应的一模拟波形，且将该波形转换为储存于该驱动中的数字资料。

该实施例提供用于一读/写频道之频道边限的方法与装置。在一实施例中，该读/写频道系以PRML为基础的读/写频道。该以PRML为基础的读/写频道可合并一频道边限电路，以进行用于最佳化该读/写频道之频道边限的方法。该频道边限电路驱动一干扰信号，其系与该读/写频道之错误与不正确性相关。该干扰信号可藉由一可变的缩放因子放大，以减少该读/写频道之一位错误率所需之时间。

请参阅第1图至第4图，以更进一步说明此实施例。请参阅第1图之方块图，其系说明结合一宿主装置112之一硬驱动100。为说明此实施例，有些组件未显示，例如服务器/致动器马达控制。该驱动100包含磁表面与纺锤状马达102，该读/写头与致动器组合104，预先放大器106，一读/写频道108，以及一控制器110。该预先放大器106系经由接口114与116而与该读/写频道108结合。该控制器110与该读/写频道108之接口系经由接口118与120。

对于该硬盘100之资料读取操作，该宿主装置112提供一位置辨识器，其可辨识在该碟机上数据之位置，例如一筒状以及区段地址。该控制器110接收此地址，且决定该磁盘102上该资料之物理位置。而后该控制器110移动该读/写头，至一接近该磁盘102之位置。当该资料通过读/写头104时，该读/写头104感应到产生模拟资料信号之流逆转的存在与否。此资料通过该预先放大器106，其系放大该信号且经由该接口114，将该资料通过至该读/写频道108。如下所述，该读/写频道接自该预先放大器106，收该放大的模拟波形，且将此波形译码为其所代表的数字二位资料。而后经由该接口118，将此数字二位资料通过至该控制器110。该控制器110系作为该硬驱动100与该宿主装置112之接口，且可包含其它功能，例如捕捉错误侦测/更正功能，以增加该硬驱动100之操作率与/或可靠度。

对于存写操作，该宿主装置112提供具有该二位数字资料之控制器110以被存写，且提供存写该数据之位置，例如筒状与区段地址。该控制器110移动该读/写头104至一设计的位置，且经由一接口120传送该二位数字资料以被存写至该读/写频道108。该读/写频道108接收该二位数字资料，将其编码且产生模拟信号，其系用以驱动该读/写头104，而将合适的磁束逆转分配至该磁盘102上，以代表该二位数字资料。该信号系经由驱动该读/写头104之接口116而通过至该预先放大器106。

请参阅第2图，其系说明一读/写频道108，其系支持第1图中该硬盘100之局部响应，最大相似(PRML)编码技术。为清楚说明因而省略一些组件。该读/写频道108可供作为一集成电路，其系使用互补金属氧化物半导体(CMOS)制程之具有一有效频道长度0.18微米的晶体管。亦可使用其它制程技术与特性大小，且此处所揭露之电路更可以整合于其它包含硬盘电器，如硬盘控制器逻辑，之电路。如上所述，该读/写头108转换在该磁盘102上代表该磁束之二位数字信息与模拟信号。该读/写频道108被分为两个主要区段，即读取路径202与存写路径204。

该读取路径204包含一并联至串连之转换器220，一编码器222，一存写预先补偿电路228，以及一驱动电路230。该并联至串联转换器220系自该宿主装置112经由该接口120，以一次八位接收资料。该转换器220可将输入数据串联化，且传送一连续比特流至该RLL编码器222。该编码器222根据长度限缩(RLL)运算法，而将该连续比特流编码为符号二位序列，以记录于该磁盘102之上。译码器可使用32/33位符号码，以确保流逆转可被适当间隔，且没有流逆转之资料长时间运转系不会被记录。由于被记录之资料的磁性特质，该编码器更可用以确使长时间运转0与1系不会被记录。通过该信号至一存写预先补偿电路228，其可明显调整该比特流之脉冲宽度，以说明该记录过程之磁性变形。通过该调整的信号至一驱动器电路230，其系经由接口116驱动该信号至该预先放大器106。该预先放大器106驱动该读/写头104，以记录资料。该驱动器电路230可包含一伪发射器耦合逻辑(PECL)驱动器电路，其系产生一不同的输出至该预先放大器106。

该读取路径202包含一模拟前端(AFE)电路206一模拟至数字转换器(ADC)208，一有限脉冲响应(FIR)过滤器电路210，一内插计时回复器(ITR)电路212，一Vitertbi运算法侦测器214电路，以及一译码器216电路。藉由该读/写头104自该磁盘102所感应到的放大之磁性信号，系经由接口114藉由该读/写频道108所接收。首先，代表所感应到的磁性信号之模拟波形，系被通过至该AFE电路206。该AFE电路206处理该模拟信号至清除状态，即该模拟信号至一所欲之脉冲强度与带宽，用以转换至一数字信号。而后将所处理之模拟信号通过至该ADC电路208。该ADC电路208将该以信号取样，且将其转换至一数字信号。该ADC电路208产生一时间序列的二位信号其系与该模拟信号之振幅样本相关。

而后将该数字信号通过至一FIR过滤器210，且而后至该ITR电路212。该FIR过滤器210系将该数字信号之频率组件，均等化至一所欲之脉冲响应。在一实施例中，该FIR过滤器210将数字条件化，以定义一局部响应级4(PR4)信号之脉冲响应。该FIR过滤器210可为Fourier ten-tap FIR过滤器。该ITR 212更进一步将该数字信号条件化，而将该数字信号与该AFE所处理之该模拟信号同步化。该ITR 212将该数字信号之样本计时标准化，以使得该数字信号与该模拟信号之位率同步化。在一实施例中，该ITR电路可藉由一相锁回路(PLL)而被控制，以控制该ITR电路212之计时。

而后将该数字信号通过至该维特比侦测器214，其系决定由使用数字信号处理技术之该数字信号所代表该二位位图案。该维特比侦测器214系使用一32状态维特比处理器。而后，该数字信号所代表的二位资料，系被通过至该同位编码器216，其移动该同位位至该RLL译码器218。该RLL译码器218将编码符号之该二位RLL译码，使成为实际的二位资料。而后经由接口118，将该资料通过至该控制器110。

该读/写频道108更可包含一时钟232。该时钟232提供计时信号至该读取频道224与该存写频道204，以用于计时逻辑操作。

当该读/写频道108与该磁盘102、该预先放大器106及该控制器110(第1图)结合时，调整该读/写频道的系数，以于该读/写频道108所处理的信号中，将位错误的量最小化。该处理程序可以系「频道边限」。在处理过程中，该读/写频道之一系数可能变化，且决定一位错误。调整该系数值，以提供一最佳化之位错误率。该位错误率为每一千万位中，不会超过一位错误。更佳为，在一百亿位中，该位错误率不会超过一位。可独立调整每一个系数，直到各系数被设定至可提供最佳位错误率之值。在设定该读/写频道108之过程中，可变化复数个系数，以决定每一个系数之最佳表现程度。例如，现有的读/写频道可能需要调整12个系数。当十二个频道中的每一个皆被最佳化时，可重复此程序以确保该读/写频道之最佳位错误率。有时，该程序被重复三次，以确保该最佳位错误率。因此，在整个频道具有最佳化之位错误率之前，频道边限可进行数次重复的系数调整。频道边限电路之实施例，系减少该读/写频道之进行最佳化的时间，该读/写频道具有得自于该读/写频道系统位错误之一干扰信号。

请参阅第3图，其系说明一读/写频道之一部分，其合并了一频道边限电路(边限电路)300。所示之该读/写频道之一部分系包含第2图中该读取路径202之一部分，包含该AFE电路206，该ADC电路208，该FIR电路210，该ITR电路212，以及该维特比侦测器电路214。该读/写频道之一部分更具包含该边限300，其具有该ITR电路212之与一输出结合之一输入，且具有结合于一输入之一输出用于该维特比侦测器电路214。该频道边限电路300可包含一位图案产生电路302，一第一加总电路304，一缩放电路306以及一第二家总电路308。

该位图案产生电路302系产生具有一已知位图案序列之数字信号。在一实施例中，该位图案产生器电路302系一线性回馈位移缓存器(LFSR)。该LFSR 302系产生一伪随机二位序列(PRBS)，其系同位码符合。为了将该读/写频道之该位错误率最佳化，由LFSR 302所产生的该PRBS系被存写至结合于该读/写频道108之该磁盘102。当藉由该读/写频道108处理包含PRBS之信号时，该信号中可能存在由于该磁盘102之瑕疵或是不当调整的读/写频道108所造成的去样振幅错误。该LFSR 302可提供一PRBS，其系根据一转换函数而被转型，该转换函数系估计一正确样本值作为ITR 212所提供之信号。在一实施例中，该转换函数系以1-D²代表。

在该读/写频道108与磁盘102之结合中，藉由该第一加总电路304，可得到与总取样震幅错误相关之干扰信号。该第一加总电路304系包含一第一输入，一第二输入，以及一输出。该第一加总电路之该第一输入系与该LFSR 302之一输出结合。该第一加总电路304之该第二输入系定义该边限电路300之输出，且与该ITR 212之一输出结合。该第一加总电路304减去自该LFSR所产生的PRBS，其中该LFSR系来自于由该AFE 206，该ADC 208，该FIR 210以及该ITR 212所处理之数字信号。该信号之处理系在该第一加总电路304，因此与该总位错误相关的干扰信号系在该第一加总电路304之输出处产生。在一实施例中，该第一加总电路之执行，系使用同步数字组件，其包含结合逻辑组件、锁存与多任务器。

该缩放电路306系包含一输入与一输出。该缩放电路306之输入系与该第一加总电路304之输出结合。该缩放电路藉由可变的缩放因子K_te，以放大与该总位错误相关的干扰信号。提供该放大的干扰信号于该缩放电路输出。该缩放因子可由外部使用者提供，或是由控制器110(第1图)所提供。在一实施例中，该缩放因子之值，可为0与6之间的任意值，且可经由人为调整以减少或增加该读/写频道之表现程度。在一实施例中，该缩放电路306之执行，系使用同步数字组件，其包含结合逻辑组件，锁存与多任务器。

该第二加总电路308系包含一第一输入，一第二输入与一输出。该第二加总电路308之第一输入系与缩放节点306之输出结合，且该第二输入系与该LFSR之输出结合。该第二加总电路组合与该总样本错误相关的缩放干扰信号以及由该LFSR 302所产生的PRBS信号。该PRBS可被转型至一估计的正确样本值(例如1-D²)。该组合的信号系包含存写至该磁盘102之PRBS之样本值，以及该缩放干扰信号。提供该组合的信号至该维特比侦测器电路214进行处理，以决定该读/写频道之最佳表现程度。由于该边限电路300提供一放大的干扰信号，其系得自于该读/写系统108中所测得的总样本错误，所以该位错误可由于胜过该读/写频道中主要的噪声来源，且可具有相似的噪声统计。由于较高错误率之测量系比较低错误率更快速，所以可藉由提供与存在该读/写频道108中的错误相关之一放大信号，而将该频道最佳化的时间减短。因此，以人为增加的错误率所调整之该频道系数，可与以较低错误率所最佳化的频道系数具有相似的特性。因为该边限电路300使用存在于该读/写频道的错误，以得到该放大的干扰信号，所以该边限电路300提供方法以加强该读/写频道108，其系指该频道系受到一种典型的操作。调整该缩放因子K_te至一值，其可增加该位错误率至一值(10e-6)，其可将正确测量位错误率之时间最佳化。在一实施例中，该第二加总电路之执行，系利用同步数字组件，其包含结合逻辑组件、锁存与多任务器。

请参阅第4图，其流程图400系说明将一读/写频道之位错误率最佳化的方法之实施例。该方法系包含自一磁性资料储存媒体，读取402一已知取样测试资料图案信号；针对自该资料储存媒体所读取之资料，获取404一干扰信号；藉由一缩放因子，放大406该干扰信号；组合408该缩放的干扰信号与该测试数据图案信号；以及提供410该组合的干扰信号与该测试数据图案至该读/写频道。读取402一已知取样测试资料图案信号之动作，可包含存写一已知测试资料图案至该磁性资料储存媒体。在一实施例中，该资料之存写系利用该LFSR，且该位图案系包含一同位符合PRBS。读取402资料之动作，可包含自储存在该磁性资料储存媒体的资料，进行取样，该磁性资料储存媒体具有该读/写频道之一读取电路。

获取404一干扰信号之动作，可包含在读取402的动作过程中，决定一已知的样本图案与自该磁性资料储存媒体取样的测试资料之间的差别。该干扰信号系与该读/写频道之总位错误相关。

放大406之动作，系包含藉由一可变的缩放因子K_te，以调整该干扰信号。选择该缩放因子之值，以提供由该读/写频道所处理的信号达到一程度的增进或降低。

在组合408该缩放的干扰信号与该测试资料图案信号的动作过程中，由该磁性资料储存媒体所储存的取样测试资料图案，所得之该干扰信号系与由该磁性资料储存媒体所读取的测试资料图案所相关的一已知的测试数据图案组合。提供410该组合的信号之动作，系包含提供该信号至该读/写频道电路之一组件。

与一读/写频道合并的该频道边限电路之不同执行，皆为本发明之范围内。该频道边限电路之所有组件可与该读/写频道，整合于一单一集成电路半导体芯片上。此外，该计算器电路之部分或所有组件，可被使用于一读/写频道外之一个或多个集成电路。

虽然本发明已叙述特定实施例，但仍有修饰可为之。其所有的同位物，包含改编与修饰，仍系于本发明权利要求之中。

Claims (38)

1.一种集成电路，用于将与一硬盘机耦合之一读/写频道之一位-错误率最佳化，该集成电路系包含：

一位图案产生器电路，用以产生一数字信号，其系在一位图案产生器输出具有一选择的图案；

一第一加总电路，其具有一第一输入，一第二输入，以及一输出，该第一输入系与该位图案产生器输出耦合，且用以接收该数字信号，该第二输入用以接收一被处理的二位数字信号，其代表自一磁性资料储存媒体所读取之资料，该加总电路系用以在该第一加总电路输出处，产生一干扰信号，该干扰信号系代表在该第一输入所提供之该数字信号与在该第二输入之该被处理的二位资料信号之间的差；

一缩放电路，其具有一输入耦合于该第一加总电路之输出，且系用以接收该干扰信号，该缩放电路系用以在该缩放电路输出，产生一缩放的干扰信号；以及

一第二加总电路，其系具有第一输入，一第二输入以及一输出，该第一输入系耦合至该缩放电路输出，且用以接收该缩放的干扰信号，该第二输入系耦合至该位图案产生器输出，且用以接收该数字信号，该第二加总电路系用以组合该数字信号与该缩放的干扰信号，该组合的信号系被提供于该第二加总电路输出。

2.如权利要求第1项之集成电路，其中该磁性资料储存媒体之设计，系具有含选择的位图案之该数字信号。

3.如权利要求第2项之集成电路，其中该被处理的二位信号，系包含自设计具有选择的位图案之该磁性资料储存媒体所读取之资料。

4.如权利要求第3项之集成电路，其中该被处理的二位信号，系包含自设计具有选择的位图案之该磁性资料储存媒体所读取且由该读/写频道所处理之数据。

5.如权利要求第4项之集成电路，其中该干扰信号系包含一信号，其代表该被处理之二位信号与该数字信号之间的总错误。

6.如权利要求第5项之集成电路，其中该位图案产生器电路系包含一线性回馈位移缓存器(LFSR)。

7.如权利要求第6项之集成电路，其中该缩放电路系藉由一可变的缩放因子以缩放该干扰信号，该缩放因子的选择系基于该读/写频道之所欲的错误率表现。

8.如权利要求第7项之集成电路，其中该读/写频道更包含：

一模拟前端(AFE)电路，用以接收一模拟信号，其系与自该磁性资料储存媒体所读取之资料相关，且处理该模拟信号至一所欲的振幅与带宽，将该处理的模拟信号提供于一模拟前端输出；

一模拟-至-数字(ADC)转换器，其系耦合至该模拟前端输出，且用以转换该模拟信号至一时间顺序二位信号，将该二位信号提供至一ADC转换器；

一二位信号处理电路，其系耦合至该ADC转换器，且用以将该二位信号正常化至一所欲的脉冲响应、脉冲振幅以及样本时间。

9.如权利要求第8项之集成电路，其中该二位信号处理电路系包含：

一有限输入响应(FIR)过滤电路，其系耦合至该ADC输出，且用以将该二位信号之频率组件均等化，具有均等化的频率组件之该二位信号系被提供于一FIR输出；以及

一内插计时回复(ITR)电路，其系耦合至该FIR输出，且用以将该二位信号之样本时间转换至一所欲之样本时间。

10.如权利要求第9项之集成电路，其中该读/写频道系包含一局部响应最大相似(PRML)读/写频道。

11.一种读/写频道，其系与一硬盘机一起使用，系包含：

一模拟前端(AFE)电路，其系用以将自一磁性储存媒体所读取之资料相关的一模拟信号进行处理，至一所欲之振幅与带宽，该被处理的模拟系号系被提供于一AFE输出；

一模拟-至-数字转换器(ADC)电路，其系具有一第一输入耦合至该AFE输出，该ADC系用以在该AFE输出，将该被处理的模拟信号转换为一时间顺序的二位信号，该二位信号系被提供至一ADC输出；

一数字信号处理电路，其系耦合至该ADC输出，且用以将该二位信号之一脉冲响应、一振幅与一取样时间进行正常化，该被正常化的二位信号系被提供于一数字处理电路输出；

一频道边限电路，其系耦合至该数字信号处理电路输出，且用以产生一最佳化信号于一频道边限电路输出；以及

一维特比侦测器，其系耦合至该频道边限电路，且用以决定该二位信号之一资料图案。

12.如权利要求第11项之读/写频道，其中该频道边限电路系基于该读/写频道之位错误信号，而产生该最佳化信号。

13.如权利要求第12项之读/写频道，其中该最佳化信号系包含与该读/写频道之噪声相关之一放大的总位错误信号。

14.如权利要求第13项之读/写频道，其中该频道边限电路系包含：

一位图案产生器电路，用以产生一数字信号，其系在一位图案产生器输出具有一选择的图案；

一第一加总电路，其具有一第一输入，一第二输入，以及一输出，该第一输入系与该位图案产生器输出耦合，且用以接收该数字信号，该第二输入用以接收一被处理的二位数字信号，其代表自一磁性资料储存媒体所读取之资料，该加总电路系用以产生一干扰信号，该干扰信号系与在该第一输入所提供之该数字信号与在该第一加总电路输入之该被处理的二位资料信号之间的差相联合，该干扰信号系被提供于该输出；

一缩放电路，其具有一输入耦合于该第一加总电路之输出，该缩放电路系用以在该缩放电路输出产生一缩放的干扰信号；以及

一第二加总电路，其系具有第一输入，一第二输入以及一输出，该第一输入系耦合至该缩放电路输出，且用以接收该缩放的干扰信号，该第二输入系耦合至该位图案产生器输出，且用以接收该数字信号，该第二加总电路系用以组合该数字信号与该缩放的干扰信号，该组合的信号系被提供于该第二加总电路输出。

15.如权利要求第14项之读/写频道，其中该数字信号处理电路系包含：

一有限输入响应(FIR)过滤电路，其系耦合至该ADC输出，且用以将该二位信号之频率组件均等化，具有均等的频率组件之该二位信号系被提供于一FIR输出；以及

一内插计时回复(ITR)电路，其系耦合至该FIR输出，且用以将该二位信号之样本时间转换至一所欲之样本时间。

16.如权利要求第15项之读/写频道，其中该时间顺序的二位信号系包含该模拟信号之振幅时间样本。

17.如权利要求第16项之读/写频道，其中该位图案产生器电路系用以产生一伪随机二位顺序。

18.如权利要求第17项之读/写频道，其中该位图案产生器电路系包含一线性回馈位移缓存器。

19.如权利要求第18项之读/写频道，其中该读/写频道系包含一局部响应最大相似(PRML)读/写频道。

20.一种用于一读/写频道将一位-错误率最佳化的方法，该方法包含之步骤系为：

自一磁性资料储存媒体，读取一已知的测试资料图案信号；

响应自该资料储存媒体所读取之资料，获得一干扰信号，该干扰信号之特性系与该读/写频道中一优势重要的噪声来源相关；

藉由一缩放因子，放大该干扰信号；

组合被缩放的干扰信号与该已知的测试数据图案信号；以及

提供该组合的干扰信号与该测试数据图案至该读/写频道。

21.如权利要求第20项之最佳化一位-错误率的方法，更包含存写一已知资料测试图案至该磁性资料储存媒体的动作。

22.如权利要求第21项之最佳化一位-错误率的方法，其中该存写一已知的资料测试图案之动作，系包含以一线性回馈位移缓存器(LFSR)，存写一伪随机二位顺序(PRBS)。

23.如权利要求第22项之最佳化一位-错误率的方法，其中该存写一已知资料测试图案之动作，系包含存写一同位符合PRBS至该磁性资料储存媒体。

24.如权利要求第23项之最佳化一位-错误率的方法，其中自一磁性资料储存媒体读取资料之动作，系包含：

接收一模拟信号，其系与藉由该磁性媒体所储存之资料相关；

处理该模拟信号，以符合一所欲之振幅与带宽；

转换该被处理的模拟信号，使成为一时间顺序数字信号，其系代表该被处理的模拟信号之振幅计时样本；以及

处理该数字信号，使成为一正常化的脉冲响应、脉冲振幅与脉冲样本时间。

25.如权利要求第24项之最佳化一位-错误率的方法，其中处理该数字信号之动作，系包含：

以一有限输入响应(FIR)过滤器电路，将该数字信号之频率组件均等化；以及

以一内插计时回复(ITR)电路，内插该数字信号，以将该数字信号与该模拟信号同步化。

26.如权利要求第25项之最佳化一位-错误率的方法，其中均等化频率组件之动作，系包含产生一局部响应级4(PR4)脉冲响应。

27.如权利要求第26项之最佳化一位-错误率的方法，其中获得干扰信号之动作，更包含决定已知资料测试图案信号与该被处理的数字信号之间的差。

28.如权利要求第27项之最佳化一位-错误率的方法，其中获得干扰信号之动作，更包含获得一总错误信号，其系与该读/写频道之一位错误率相关。

29.如权利要求第28项之最佳化一位-错误率的方法，其中该方法包含最佳化一局部响应最大相似为基础的读/写频道。

30.一种硬盘机，其包含：

一磁性储存媒体，其具有至少一盘，用以储存资料作为磁束；

一头，用以自该磁性储存媒体读取资料，且存写资料至磁性储存媒体，该头于一头输出产生一模拟资料信号；

一局部响应，最大相似(PRML)为基础的读/写频道，其系耦合至该头输出，且用以接收与处理自该头所产生的该模拟资料信号，该PRML为基础的读/写频道；以及

一频道边限电路，其系整合于该PRML为基础的读/写频道，该频道边限电路系用以获得一干扰信号，其系与该PRML为基础的读/写频道之一位错误率相关。

31.如权利要求第30项之硬盘机，其中该频道边限电路系用以藉由一可变的缩放因子，放大该干扰信号。

32.如权利要求第31项之硬盘机，其中该频道边限电路系用以组合该放大的干扰信号与一已知的测试数据图案信号，该组合的信号系被提供至一维特比侦测器。

33.一种用于读/写频道之边限电路，该电路系包含：

一读取装置，用以自一磁性资料储存媒体，处理一已知的测试资料图案信号；

一加总装置，用以获得一干扰信号，以响应自该资料储存媒体所读取之资料；

一缩放装置，用以藉由一缩放因子放大该干扰信号；以及

一输出装置，用以组合被缩放的干扰信号与该已知的测试数据图案信号，且提供该组合信号至该读/写频道。

34.如权利要求第33项之边限电路，更包含一装置用以存写含有一伪随机二位顺序(PRBS)之一已知资料测试图案，至该磁性资料储存媒体。

35.如权利要求第34项之边限电路，其中用以存写一已知数据测试图案之装置，系包含存写一同位符合PRBS至该磁性资料储存媒体。

36.如权利要求第35项之边限电路，其中该读取装置包含：

一信号输入装置，用以接收一模拟信号，其系与由该磁性媒体所储存之资料相关联；

一信号条件化装置，用以处理该模拟信号，以符合一所欲之振幅与带宽；

一信号转换装置，用以将被处理的模拟信号转换至一时间顺序数字信号，其系代表被处理的模拟信号之振幅计时样本；以及

一信号正常化装置，用以处理该数字信号至一正常化的脉冲响应、脉冲振幅与脉冲样本时间。

37.如权利要求第36项之边限电路，其中该信号条件化装置系包含：

一过滤器装置，用以均等化频率组件；以及

一计时装置，用以内插该数字信号而与该模拟信号同步化。

38.如权利要求第37项之边限电路，其中该读/写频道系包含一局部响应，最大相似为基础之读/写频道。

Images