CN102622186B - 用于分集组合数据检测的系统和方法 - Google Patents

Abstract

本发明涉及用于分集组合数据检测的系统和方法。本发明的各种实施例提供了用于数据处理的系统和方法。例如，本发明的一些实施例提供了数据处理电路，其包括码型检测电路，该码型检测电路具有至少两个数据检测器电路，每个数据检测器电路可操作用于接收相同的数据采样系列并分别提供第一检测数据输出和第二检测数据输出。此外，数据码型检测电路包括结果组合电路，其可操作用于至少部分地基于第一检测数据输出和第二检测数据输出断言码型发现输出。

Description

用于分集组合数据检测的系统和方法

技术领域

本发明涉及用于数据处理的系统和方法，更具体地，涉及数据处理系统中的码型(pattern)检测。

背景技术

典型的存储设备包括存储信息的磁存储介质，在该存储介质上以磁形式表示信息。头与存储介质相关地安置，头感测以磁形式表示的信息并且提供与以磁形式表示的信息对应的电信号。该电信号最终被传递到数据检测电路，其执行一个或更多个数据检测处理以恢复原始写入到存储介质的信息。保持在存储介质上的信息典型地包括用户数据和同步数据两者。用户数据可以被视为随机码型，而同步数据通常是可以用于例如标识存储介质上的位置的已定义的码型。

各种现有的数据处理系统利用例如阈值检测器电路处理接收到的同步数据并且识别位置数据。该电路在接收到的数字采样被正确地预处理以考虑噪声的情况下工作良好。然而，在一些情况下该预处理决不是最优的。这导致了不能确立位置，并且由此使性能劣化。

因此，至少出于上述原因，在本领域中需要先进的用于数据处理的系统和方法。

发明内容

本发明涉及用于数据处理的系统和方法，更具体地，涉及数据处理系统中的码型检测。

本发明的各种实施例提供了包括码型检测电路的数据处理电路。码型检测电路包括至少两个数据检测器电路，每个数据检测器电路可操作用于接收相同的数据采样系列并且分别提供第一检测数据输出和第二检测数据输出。此外，数据码型检测电路包括结果组合电路，其可操作用于至少部分地基于第一检测数据输出和第二检测数据输出断言码型发现输出。

在上述实施例的一些实例中，结果组合电路进一步包括：第一比较器电路、第二比较器电路和组合器电路。第一比较器电路可操作用于将第一检测数据输出与码型进行比较，并且当发生第一检测数据输出和该码型之间的匹配时，断言第一初步码型发现指示。第二比较器电路可操作用于将第二检测数据输出与该码型进行比较，并且当发生第二检测数据输出和该码型之间的匹配时，断言第二初步码型发现指示。组合器电路可操作用于至少部分地基于第一初步码型发现指示和第二初步码型发现指示断言码型发现输出。在特定的情况下，组合器电路可操作用于当第一初步码型发现指示和第二初步码型发现指示均指示码型发现时断言码型发现输出。在其他情况下，组合器电路可操作用于当第一初步码型发现指示和第二初步码型发现指示之一指示码型发现时断言码型发现输出。

在上述实施例的多种实例中，第一数据检测器电路应用的第一数据检测算法不同于第二数据检测器电路应用的第二数据检测算法。在某些这样的情况下，第一数据检测器电路和第二数据检测器电路可以是(但是不限于)：阈值检测器电路、双态检测器电路、或者维特比(Viterbi)算法检测器电路。在某些情况下，第一数据检测器电路与第二数据检测器电路同时并行地对数据采样系列的同一子集进行操作。

在上述实施例的一些实例中，码型检测电路进一步包括第三数据检测器电路。第三数据检测器电路可操作用于接收所述数据采样系列并且提供第三检测数据输出。在这些实例中，结果组合电路可操作用于至少部分地基于第一检测数据输出、第二检测数据输出和第三检测数据输出断言码型发现输出。在某些这样的实例中，第一数据检测器电路是维特比算法检测器电路，第二数据检测器电路是阈值检测器电路，并且第三数据检测器电路是双态检测器电路。

本发明的其他实施例提供了用于码型检测的方法，其包括：接收数据采样系列；对所述数据采样系列执行第一数据检测以产生第一检测输出；对所述数据采样系列执行第二数据检测以产生第二检测输出；以及至少部分地基于第一检测输出和第二检测输出断言码型发现信号。第二数据检测不同于第一数据检测。在一些情况下，第一数据检测和第二数据检测并行执行。

在上述实施例的一些实例中，第一数据检测是阈值数据检测、双态数据检测、或维特比算法数据检测；而第二数据检测是阈值数据检测、双态数据检测、维特比算法数据检测。在上述实施例的一些实例中，这些方法进一步包括对所述数据采样系列执行第三数据检测以产生第三检测输出。在这些情况下，第三数据检测不同于第一数据检测和第二数据检测，并且至少部分地基于第一检测输出、第二检测输出和第三检测输出断言码型发现信号。在一些这样的情况下，第一数据检测是维特比算法数据检测，第二数据检测是阈值数据检测，并且第三数据检测是双态数据检测。在一个或更多个情况下，第一数据检测、第二数据检测和第三数据检测并行执行。

本发明内容部分仅提供了本发明的一些实施例的一般概述。通过下面的详细描述、所附权利要求和附图，本发明的许多其他的目的、特征、优点和其他实施例将变得更加全面明显。

附图说明

通过参照在说明书的剩余部分中描述的附图，可以实现对本发明的各种实施例的进一步的理解。在附图中，在若干个附图中使用相同的附图标记表示相似的部件。在一些实例中，由小写字母构成的下标与附图标记关联以表示多个相似部件中的一个。当引用附图标记而没有指明存在下标时，意在表示所有这样的多个相似的部件。

图1是已知的磁存储介质和扇区数据方案的框图；

图2示出了包括根据本发明的各种实施例的多检测器位置检测电路的数据处理电路；

图3示出了根据本发明一个或更多个实施例的多检测器位置检测电路；

图4示出了根据本发明其他实施例的另一多检测器位置检测电路；

图5示出了根据本发明一些实施例的包括具有多检测器位置检测电路的读通道电路的存储设备；

图6示出了根据本发明一个或更多个实施例的包括具有多检测器位置检测电路的接收器的传送系统；

图7是示出用于使用多检测器方法进行数据处理的根据本发明多种实施例的方法的流程图；以及

图8是示出这种可以与本发明的一个或更多个实施例结合使用的数据检测的示例的流程图。

具体实施方式

本发明涉及用于数据处理的系统和方法，更具体地，涉及数据处理系统中的码型检测。

本发明的一些实施例提供了用于伺服或其他码型数据处理的系统和方法，所述数据处理在码型识别中提供了灵活性。例如，所述实施例可以允许在误识别数据码型(即，不正确地识别码型)而未遗漏任何数据码型和遗漏识别(即，未能识别码型)而减少误识别(即，不正确地识别码型)之间折中。例如，本发明的一些实施例使用两个或更多个数据检测器电路，每个数据检测器电路操作用于识别接收到的数据集中的同一码型。来自每个数据检测电路的结果被组合为是否发现了码型的单个指示。

转到图1，示出了具有如虚线指示的两个示例性轨道20、22的存储介质1。这些轨道通过写在楔形区(wedge)19、18中的伺服数据分隔。这些楔形区包括伺服数据10，其用于读/写头组件在存储介质1上的期望位置上的控制和同步。特别地，该伺服数据通常包括前导码型11，其后面是扇区地址标记12(SAM)。扇区地址标记12后面是格雷码13，并且格雷码13后面是猝发(burst)信息14。应当注意，尽管示出了两个轨道和两个楔形区，但是在给定的存储介质上典型地将包括数百个轨道和楔形区。此外，应当注意，伺服数据集可以具有两个或更多个猝发信息字段。此外，应当注意，伺服字段中可以包括不同的信息，诸如例如，可以出现在猝发信息14之后的可重复的完退(run-out)信息。在伺服数据比特码型10a和10b之间，设置用户数据区域16。

在操作中，存储介质1相对于从存储介质感测信息的传感器旋转。在读操作中，传感器将感测来自楔形区19的伺服数据(即，在伺服数据周期期间)，接着感测来自楔形区19和楔形区18之间的用户数据区域的用户数据(即，在用户数据周期期间)，并且随后感测来自楔形区18的伺服数据。在写操作中，传感器将感测来自楔形区19的伺服数据，随后将数据写入楔形区19和楔形区18之间的用户数据区域。随后，传感器将被切换来感测用户数据区域的剩余部分，接着感测来自楔形区18的伺服数据。

转到图2，示出了数据处理电路200，其包括根据本发明多种实施例的多检测器位置检测电路。数据处理电路200包括模拟前端电路203，其对接收到的模拟输入信号205执行各种模拟处理。在所示出的实现方案中，模拟前端电路203包括可变增益放大器电路210、模拟滤波器电路216、和模数转换器电路220。可变增益放大器电路210以如增益反馈245所指示的增益放大模拟输入信号205。可变增益放大器电路210可以是本领域中已知的任何能够向接收到的输入施加可变增益的电路。可变增益放大器电路210提供放大信号作为放大输出215。放大输出215被提供给模拟滤波器电路216，在这里其被滤波以减小例如放大输出215中的噪声。将滤波信号作为滤波输出218提供给模数转换器电路220。模数转换器电路220以由采样时钟255控制的相位和频率对滤波输出218进行采样以产生一系列数字采样225。模数转换器电路220可以是本领域中已知的任何能够将模拟输入信号转换为相应的数字采样系列的电路。基于这里提供的公开，本领域普通技术人员将认识到可以结合本发明的不同实施例使用的多种模拟前端电路。

数字采样225被提供给数字有限脉冲响应电路280，其对接收到的采样执行滤波处理以产生滤波输出285。滤波输出285被提供给时钟同步电路250，其可操作来使采样时钟255与接收到的模拟输入205的相位和频率同步。时钟同步电路250可以是本领域中已知的任何能够与数据输入同步的电路。在本发明的一些实施例中，时钟同步电路250包括锁相环电路。基于这里提供的公开，本领域普通技术人员将认识到可以结合本发明的不同实施例使用的多种同步电路。滤波输出285被提供给增益调整电路240，其可操作用于产生增益调整，所述增益调整作为增益反馈245被提供给可变增益放大器电路210。增益调整电路240可以是本领域中已知的任何能够提供增益调整的电路。基于这里提供的公开，本领域普通技术人员将认识到可以结合本发明的不同实施例使用的多种增益反馈电路。

滤波输出285还被提供给多检测器码型检测电路230。多检测器码型检测电路230包括两个或更多个数据检测器电路，每个数据检测器电路对滤波输出285进行操作以产生码型发现输出235。来自两个或更多个数据检测器电路中的每个数据检测器电路的结果被组合，以确定是否断言码型发现输出235。在本发明的一个特定实施例中，每当两个或更多个数据检测器电路中的一个指示发现码型时，断言码型发现输出235。替代地，在本发明的其他实施例中，每当所述两个或更多个数据检测器电路全部都指示发现码型时，断言码型发现输出235。在本发明的其他实施例中，每当所述两个或更多个数据检测器电路中的多于一个或者不足全部的数据检测器电路指示发现码型时，断言码型发现输出235。

在一些情况下，多检测器码型检测电路230使用多个检测器电路，每个检测器电路实现不同的数据检测算法(例如，维特比算法、双态算法、或者基于阈值的算法)以提高随机噪声环境下的码型检测性能。在这些情况下，同一接收采样集被提供给所述多个检测器电路中的每一个。在提供给每个检测器的数据集之间不必存在任何相移或偏移。由于多检测器码型检测电路230中所包括的检测器彼此的独立性而可以对其进行选择。例如，可以选择依赖于接收的采样集中的峰值的一个检测器，另一检测器操作用于使接收的采样和目标采样之间的误差最小，而又一检测器使对于不同比特变换的匹配滤波器输出最大。每个上述检测器失效的方式不同。由于每个检测器以不同方式失效，因此减少了所有三个检测器针对同一采样集同时失效的可能性。

转到图3，示出了根据本发明一个或更多个实施例的多检测器位置检测电路300。可以使用多检测器位置检测电路300替代多检测器位置检测电路230。多检测器位置检测电路300包括两个数据检测器电路310、330(数据检测器电路A和数据检测器电路B)，每个数据检测器电路经由采样输入305接收数据。采样输入305接收滤波输出285。数据检测器电路A 310应用与数据检测器电路B 330应用的检测算法不同的检测算法。数据检测器电路A 310和数据检测器电路B 330每一个均可以是例如维特比算法数据检测器电路、双态数据检测器电路、或者阈值检测器电路。作为示例，在本发明的一个实施例中，数据检测器电路A310是维特比算法检测器电路，而数据检测器电路B是阈值检测器电路。基于这里提供的公开，本领域普通技术人员将认识到可以结合本发明的不同实施例使用的多种类型的检测器以及它们的组合。

在例如数据检测器电路A 310实现阈值检测算法的情况下，所实现的阈值算法被应用于经由采样输入305接收的采样系列以产生一系列二进制采样315，其被提供给码型比较器电路320。作为示例，在该采样系列从+20的值延伸到-20的值的情况下，零以上的值可以被定义为二进制“1”，而等于零的值可以被定义为二进制“0”。因此，采样系列20、10、0、-1、-10、-20、1、10将在通过阈值检测器处理之后产生如下二进制系列：1、1、0、0、0、0、1、1。在一些情况下，在其以上的采样被识别为二进制“1”并且在其以下的采样被识别为二进制“0”的阈值可以是可编程的，允许阈值检测器操作的后实现调整(postimplementation adjustment)以补偿DC偏移或其他因素。该二进制值系列随后可以用于进一步的处理。

在一些情况下，接收到的数据被宽双相编码。在这些情况下，对宽双相编码解码，仅留下原始的二进制值系列。例如，在宽双相编码包括由码型“1100”表示“0”，由码型“0011”表示“1”，并且接收的采样是20、10、0、-10、-20、0、20、1、-20、-10、5、10、20、3、-20、0的情况下，阈值检测处理首先将二进制“0”指配给所有零或更小的值，并且将二进制“1”指配给所有大于零的值，以产生如下的宽双相编码的码型：1100、0011、0011、1100。前面的双相编码的码型随后被解码以产生如下的二进制值系列：0、1、1、0。该二进制值系列随后可以用于进一步处理。

随后将从由数据检测器电路A 310实现的阈值数据检测处理恢复的二进制值系列与预定义的或者可编程的码型350进行比较。在本发明的一个特定实施例中，码型350是扇区地址标记码型。在本发明的其他实施例中，码型350是格雷码码型。基于这里提供的公开，本领域普通技术人员将认识到可以用作码型350的多种码型。在发现码型350和二进制采样315之间的匹配的情况下，将码型发现的初步指示325提供给组合器电路360。

在例如数据检测器电路B实现维特比算法检测处理的情况下，所实现的维特比算法被应用到经由采样输入305接收的采样系列，以产生一系列二进制采样335，其被提供给码型比较器电路340。该维特比算法检测处理可以与本领域中已知的任何维特比算法检测处理一致。在J.Hagenauer和P.Hoeher的“A Viterbialgorithm with soft-decision outputs and its applications”(Proc.IEEE GLOBECOM,pp.47.11-47.17,Dallas,TX,Nov.1989)中描述了示例维特比算法。上述文献的整体内容通过引用合并于此。在一些情况下，接收到的数据被宽双相编码。在这些情况下，对宽双相编码解码，仅留下原始二进制值系列，其被提供用于进一步的处理。在未使用宽双相编码的情况下，由维特比算法检测处理提供的二进制值被提供用于进一步的处理。随后将从由数据检测器电路B 330实现的阈值数据检测处理恢复的二进制值系列与码型350进行比较。在码型350和二进制采样335之间发现匹配的情况下，将码型发现的初步指示345提供给组合器电路360。

应当注意，数据检测器电路A 310或者数据检测器电路B330可以由双态数据检测器电路替代。该双态数据检测器电路的操作与中国专利公开号CN102376329A中讨论的一致。上述文献的整体内容通过引用合并于此。

初步指示325和初步指示345由组合器电路360组合以产生码型发现输出365。组合器电路360可以被实现为，根据如下伪代码,每当初步指示325和初步指示345之一或两者指示发现码型时，断言码型发现输出365：

如果(初步指示325被断言或者初步指示345被断言)

{

断言码型发现输出365

}

否则

{

将码型发现输出365去断言

}

在本发明的其他实施例中，组合器电路360可以被实现为，根据如下伪代码，仅当初步指示325和初步指示345两者均指示发现码型时，断言码型发现输出365：

如果(初步指示325被断言并且初步指示345被断言)

{

断言码型发现输出365

}

否则

{

将码型发现输出365去断言

}

转到图4，示出了根据本发明其他实施例的另一多检测器位置检测电路400。可以使用多检测器位置检测电路400替代多检测器位置检测电路230。多检测器位置检测电路400包括三个数据检测器电路410、430、470(数据检测器电路A、数据检测器电路B和数据检测器电路C)，每个数据检测器电路经由采样输入405接收数据。采样输入405接收滤波输出285。数据检测器电路A 410应用与数据检测器电路B 430应用的检测算法不同的检测算法，并且数据检测器B 430应用与数据检测器电路C 470应用的算法不同的算法。数据检测器电路A 410、数据检测器电路B 430和数据检测器电路C 470每一均可以是例如维特比算法数据检测器电路、双态数据检测器电路、或者阈值检测器电路。作为示例，在本发明的一个实施例中，数据检测器电路A 410是维特比算法检测器电路，数据检测器电路B是阈值检测器电路，并且数据检测器电路C是双态检测器电路。基于这里提供的公开，本领域普通技术人员将认识到可以结合本发明不同实施例使用的多种类型的检测器以及它们的组合。

数据检测器A 410将一系列二进制采样415提供给码型比较器电路420。随后将从由数据检测器电路A 410实现的阈值数据检测处理恢复的二进制值系列与预先定义的或者可编程的码型450进行比较。在本发明的一个特定实施例中，码型450是扇区地址标记码型。在本发明的其他实施例中，码型450是格雷码码型。基于这里提供的公开，本领域普通技术人员将认识到可以用作码型450的多种码型。在发现码型450和二进制采样415之间的匹配的情况下，将码型发现的初步指示425提供给组合器电路460。

数据检测器B 430将一系列二进制采样435提供给码型比较器电路440。随后将从由数据检测器电路B 430实现的维特比算法检测处理恢复的二进制值系列与码型450进行比较。在发现码型450和二进制采样435之间的匹配的情况下，将码型发现的初步指示445提供给组合器电路460。数据检测器C 470将一系列二进制采样475提供给码型比较器电路480。随后将从由数据检测器电路C 470实现的双态算法检测处理恢复的二进制值系列与码型450进行比较。在发现码型450和二进制采样475之间的匹配的情况下，将码型发现的初步指示485提供给组合器电路460。

初步指示425、初步指示445和初步指示485由组合器电路460组合以产生码型发现输出465。组合器电路460可以被实现为，根据如下伪代码，每当初步指示425、初步指示445和初步指示485中的一个或更多个指示发现码型时，断言码型发现输出465：

如果(初步指示425被断言或者初步指示445被断言或者初步指示485被断言)

{

断言码型发现输出465

}

否则

{

将码型发现输出465去断言

}

在本发明的其他实施例中，组合器电路460可以被实现为，根据如下伪代码，仅当初步指示425、初步指示445和初步指示485全部都指示发现码型时，断言码型发现输出465：

如果(初步指示425被断言并且初步指示445被断言并且初步指示485被断言)

{

断言码型发现输出465

}

否则

{

将码型发现输出465去断言

}

在本发明的其他实施例中，组合器电路460可以被实现为，根据如下伪代码，每当初步指示425、初步指示445和初步指示485中的两个或更多个指示发现码型时，断言码型发现输出465：

如果((初步指示425被断言并且初步指示445被断言)或者

(初步指示425被断言并且初步指示485被断言)或者

(初步指示445被断言并且初步指示485被断言)

{

断言码型发现输出465

}

否则

{

将码型发现输出465去断言

}

转到图5，示出了根据本发明一些实施例的包括具有多检测器位置检测电路的读通道电路510的存储系统500。存储系统500可以是例如硬盘驱动器。存储系统500还包括前置放大器570、接口控制器520、硬盘控制器566、马达控制器568、主轴马达572、盘片578、和读/写头576。接口控制器520控制去往/来自盘片578的数据的寻址和定时。盘片578上的数据由磁信号组构成，当读/写头组件576被适当地安置在盘片578上时，可以由该组件检测这些磁信号。在一个实施例中，盘片578包括根据纵向或垂直记录方案记录的磁信号。

在典型的读操作中，读/写头组件576由马达控制器568准确地安置在盘片578上的期望的数据轨道上。马达控制器568与盘片578相关地安置读/写头组件576，并且通过在硬盘控制器566的引导下将读/写头组件移动到盘片578上的适当的数据轨道来驱动主轴马达572。主轴马达572使盘片578以确定的旋转速率(RPM)旋转。一旦读/写头组件578被安置为与适当的数据轨道相邻，则当主轴马达572使盘片578旋转时，由读/写头组件576感测表示盘片578上的数据的磁信号。感测到的磁信号被提供作为表示盘片578上的磁数据的连续的微小模拟信号。该微小模拟信号被从读/写头组件576经由前置放大器570传输到读通道模块564。前置放大器570可操作用于放大从盘片578获取的微小模拟信号。读通道电路510又对接收到的模拟信号进行解码和数字化，以重建原始写入盘片578的信息。该数据被作为读数据503提供给接收电路。作为对接收到的信息的解码的一部分，读通道电路510执行数据检测以识别数据中的扇区地址标记。该数据检测处理利用多检测器位置检测电路。该多检测器位置检测电路可以包括与上文就图2、图3和/或图4讨论的电路相似的电路，和/或可以与下文就图7讨论的方法一致地操作。写操作基本上是与前面的读操作相反的过程，写数据501被提供给读通道电路510。该数据随后被编码并写入盘片578。

应当注意，存储系统500可以集成到较大的存储系统中，诸如例如，基于RAID(廉价盘冗余阵列或者独盘冗余阵列)的存储系统。还应当注意，存储系统500的各种功能或模块可以以软件或固件实现，而其他功能或模块以硬件实现。

转到图6，示出了根据本发明一个或更多个实施例的包括具有多检测器位置检测电路的接收器620的传送系统600。传送系统600包括可操作用于经由如本领域中已知的传输介质630传送编码信息的发送器610。通过接收器620从传输介质630接收编码数据。接收器620并入了多检测器位置检测电路。该多检测器位置检测电路可以包括与上文就图2、图3和/或图4讨论的电路相似的电路，和/或可以与下文就图7讨论的方法一致地操作。

转到图7，示出了用于使用多检测器方法进行数据处理的根据本发明各种实施例的方法的流程图700。遵循流程图700，接收模拟信号(框705)。例如，可以通过感测存储在存储介质上的信息，或者作为经由无线传送设备接收信息的一部分，来得到该模拟信号。基于这里提供的公开，本领域普通技术人员将认识到多种模拟信号源。将可变增益放大应用于模拟信号以产生放大信号(框710)。在该放大中应用的增益基于增益反馈。可以使用本领域中已知的任何用于可变增益放大的方法。还应当注意，在某些情况下，可以使用固定放大处理替代可变增益放大。将模拟(即，连续时间)滤波应用于放大信号以产生滤波信号(框715)。基于这里提供的公开，本领域普通技术人员将认识到可以根据本发明的不同实施例使用的多种模拟滤波器和/或滤波处理。此外，在某些情况下不应用滤波。将滤波信号提供给模数转换器电路，在这里其被转换为一系列数字采样(框720)。这些数字采样以由采样时钟管理的相位和频率与放大输出对应。可以使用本领域中已知的任何模数转换处理。

利用所提供的数字采样系列，执行时钟生成处理以创建与输入数据流同步的采样时钟(框725)。该时钟生成可以根据本领域中已知的任何用于生成与输入数据集的相位/频率同步的时钟的处理来进行。基于这里提供的公开，本领域普通技术人员将认识到可以结合本发明的不同实施例使用的多种时钟生成处理。

此外，使用所提供的数字采样系列来生成控制可变增益放大处理的增益的增益反馈(框730)。该增益反馈生成可以根据本领域中已知的任何用于建立可变增益放大器的增益的处理来进行。基于这里提供的公开，本领域普通技术人员将认识到可以结合本发明的不同实施例使用的多种增益反馈生成处理。

将阈值检测算法应用于所述数字采样系列以产生一系列二进制采样(框735)。例如，在数字采样从+20的值延伸到-20的值的情况下，零之上的值可以被定义为二进制“1”，而小于或等于零的值可以被定义为二进制“0”。因此，数字采样系列20、10、0、-1、-10、-20、1、10在通过阈值检测器之后将产生如下的二进制系列：1、1、0、0、0、0、1、1。在某些情况下，在其之上的采样被识别为二进制“1”并且在其之下的采样被识别为二进制“0”的阈值可以是可编程的，允许阈值检测器操作的后实现调整以补偿DC偏移或其他因素。该二进制值系列随后可以用于进一步的处理。

在某些情况下，接收到的数据被宽双相编码。在这些情况下，对宽双相编码解码，仅留下原始二进制值系列。例如，在宽双相编码包括由码型“1100”表示“0”，由码型“0011”表示“1”，并且接收的采样是20、10、0、-10、-20、0、20、1、-20、-10、5、10、20、3、-20、0的情况下，阈值检测处理首先将二进制“0”指配给所有的零或更小的值，并且将二进制“1”指配给所有大于零的值，以产生如下的宽双相编码码型：1100、0011、0011、1100。前面的双相编码码型随后被解码以产生如下的二进制值系列：0、1、1、0。该二进制值系列随后可以用于进一步处理。

随后将从阈值数据检测处理(框735)恢复的二进制值系列与预先定义的或者可编程的扇区地址标记码型进行比较(框740)。在本发明的一个特定实施例中，扇区地址标记码型是用作接收的数据集中的表示该数据集中的特定位置的同步标记的九比特码型。在发现扇区地址标记码型和接收到的二进制值系列之间的匹配(框740)的情况下，提供扇区地址标记的第一初步指示。

将双态数据检测应用于所述数字采样系列以产生一系列二进制采样(框745)。图8是示出可以结合本发明的一个或更多个实施例使用的数据检测的示例的流程图800。遵循流程图800，确定是否已接收到4T采样(框810)。如先前描述的，4T采样暗示了对于每个比特变换四个采样。应当注意，可以结合本发明的不同实施例使用对于每个比特变换更多或更少的采样。一旦已接收到规定数目的采样(框810)，则将接收到的采样乘以相应的相关器值以产生对于从零到零、从零到一、从一到零和从一到一的变换的路径值。作为示例，四个采样是：51、-35、-102、-112。在先零状态值是“12”并且在先一状态值是“124”。特别地，使用对应于零到一变换的相关器值(“-1011”)计算零到一变换的分支量度(框822)。使用上述示例输入，根据下式计算该分支量度：

分支量度＝(-1＊51)+(0＊-35)+(1＊-102)+(1＊-112)＝-265。

类似地，使用对应于一到一变换的相关器值(“0-101”)计算一到一变换的分支量度(框824)。使用上述示例输入，根据下式计算该分支量度：

分支量度＝(0＊51)+(-1＊-35)+(0＊-102)+(1＊-112)＝-77。

使用对应于一到零变换的相关器值(“10-1-1”)计算一到零变换的分支量度(框826)。使用上述示例输入，根据下式计算该分支量度：

分支量度＝(1＊51)+(0＊-35)+(-1＊-102)+(-1＊-112)＝265。

此外，使用对应于零到零变换的相关器值(“010-1”)计算零到零变换的分支量度(框828)。使用上述示例输入，根据下式计算该分支量度：

分支量度＝(0＊51)+(1＊-35)+(0＊-102)+(-1＊-112)＝77。

一旦分支量度可用，则将分支量度添加到从其得到该分支量度的状态值。特别地，计算关于零到一变换状态的状态量度以产生第一临时状态(框832)。使用上述示例输入，根据下式计算该第一临时状态值：

第一临时值＝在先零状态值+0->1分支量度＝12-265＝-253。

计算关于一到一变换状态的状态量度以产生第二临时状态(框834)。使用上述示例输入，根据下式计算该第二临时状态值：

第二临时值＝在先一状态值+1->1分支量度＝124-77＝47。

计算关于一到零变换状态的状态量度以产生第三临时状态(框836)。使用上述示例输入，根据下式计算该第三临时状态值：

第三临时值＝在先一状态值+1->0分支量度＝124+265＝389。

此外，计算关于零到零变换状态的状态量度以产生第四临时状态(框838)。使用上述示例输入，根据下式计算该第四临时状态值：

第四临时值＝在先零状态值+0->0分支量度＝12+77＝89。

在先前计算的第一临时值和第二临时值之间选择第一幸存状态量度(框842)。这是通过选择第一临时值和第二临时值中的较大者(在该示例中是“47”)来进行的。该值被存储作为在乘接下来的数据采样系列时使用的在先一状态量度(例如，在框822、824、826、828中)。此外，在先前计算的第三临时值和第四临时值之间选择第二幸存状态量度(框844)。这是通过选择第三临时值和第四临时值中的较大者(在该示例中是“389”)来进行的。该值被存储作为在乘接下来的数据采样系列时使用的在先零状态量度(例如，在框822、824、826、828中)。基于先前确定的第一幸存临时状态和第二幸存临时状态，选择幸存状态量度(框852)。这是通过选择第一幸存临时状态和第二幸存临时状态中的较大者(在该示例中是“389”)来进行的。该情况下的幸存状态量度是零状态。该幸存状态量度对应于检测到的序列中的最新近的比特，并且用于在时间上回溯以在所需数目的比特上产生检测到的比特序列(框862)。这是通过确定最终导致幸存状态量度的值的计算的路径中的在先状态量度来进行的。随后作为输出提供所识别的比特序列(框872)，并且对于接收到的接下来的数字采样系列重复该过程(框810)。在中国专利公开号CN102376329A中描述了双态算法的另外的讨论。上述文献的整体内容通过引用合并于此。

返回图7，将最新近的得到的二进制采样(框745)与扇区地址标记码型比较(框750)。再次地，在本发明的一个特定实施例中，扇区地址标记码型是用作接收的数据集中的表示该数据集中的特定位置的同步标记的九比特码型。在发现扇区地址标记码型和接收到的二进制值系列之间的匹配(框750)的情况下，提供扇区地址标记的第二初步指示。

将维特比算法数据检测处理应用于所述数字采样系列以产生一系列二进制采样(框755)。该维特比算法检测处理可以与本领域中已知的任何维特比算法检测处理一致。在J.Hagenauer和P.Hoeher的“A Viterbi algorithm with soft-decision outputsand its applications”(Proc.IEEE GLOBECOM,pp.47.11-47.17,Dallas,TX,Nov.1989)中描述了示例维特比算法。上述文献的整体内容通过引用合并于此。在某些情况下，接收到的数据被宽双相编码。在这些情况下，对宽双相编码解码，仅留下原始二进制值系列，其被提供用于进一步的处理。在未使用宽双相编码的情况下，由维特比算法检测处理提供的二进制值被提供用于进一步的处理。

随后将从维特比算法数据检测处理(框755)恢复的二进制值系列与预先定义的或者可编程的扇区地址标记码型进行比较(框760)。再次地，在本发明的一个特定实施例中，扇区地址标记码型是用作接收的数据集中的表示该数据集中的特定位置的同步标记的九比特码型。在发现扇区地址标记码型和接收到的二进制值系列之间的匹配(框760)的情况下，提供扇区地址标记的第三初步指示。

第一初步指示、第二初步指示和第三初步指示中的每个被组合以确定是否断言扇区地址标记(框770)。在本发明的一个特定实施例中，每当第一初步指示、第二初步指示或第三初步指示中的任何指示被断言时，识别扇区地址标记。替代地，在本发明的其他实施例中，每当第一初步指示、第二初步指示或第三初步指示中的两个或更多个被断言时，识别扇区地址标记。在本发明的另一实施例中，每当所有第一初步指示、第二初步指示和第三初步指示全部被断言时，识别扇区地址标记。通过仅需要第一初步指示、第二初步指示和第三初步指示中的一个被断言，对于是否将扇区地址标记识别为被发现的选择可以偏向于以偶然错误识别扇区地址标记为代价来识别扇区地址标记。替代地，通过需要第一初步指示、第二初步指示或第三初步指示中的多于一个被断言，可以使该选择在扇区地址标记的识别和同时避免错误识别之间更加平衡。作为另一替选方案，通过需要所有检测处理以识别扇区地址标记，该选择可以偏向于以遗漏扇区地址标记为代价避免扇区地址标记的错误识别。

在基于第一初步指示、第二初步指示、和/或第三初步指示识别扇区地址标记(框780)的情况下，断言SAM发现信号(框790)。替代地，在基于第一初步指示、第二初步指示、和/或第三初步指示识别扇区地址标记未识别扇区地址标记(框780)的情况下，SAM发现信号保持去断言。

应当注意，以上应用中讨论的各种模块可以与其他功能一起以集成电路实现。这些集成电路可以包括给定模块、系统或电路的所有功能，或者仅包括所述模块、系统或电路的子集。此外，模块、系统或电路的元件可以跨多个集成电路实现。这些集成电路可以是本领域中已知的任何类型的集成电路，其包括但不限于，单片集成电路、倒装芯片集成电路、多芯片模块集成电路、和/或混合信号集成电路。还应当注意，这里讨论的模块、系统或电路的各种功能可以以软件或固件实现。在某些这样的情况下，整个系统、模块或电路可以利用其软件或固件等同方案来实现。在其他情况下，给定的系统、模块或电路的一部分可以以软件或固件实现，而其他部分以硬件实现。

总之，本发明提供了用于数据处理的新型的系统、设备、方法和布置。尽管上文已给出了本发明的一个或更多个实施例的详细描述，各种替选方案、修改方案和等同方案对于本领域的技术人员将是明显的，而不偏离本发明的精神。例如，本发明的一个或更多个实施例可以应用于各种数据存储系统和数字通信系统，诸如例如，带记录系统、光盘驱动器、无线系统和数字订户线路系统。此外，应当注意，尽管多检测器位置检测电路已被描述为具有并行操作的两个或三个数据检测器电路，但是可以并行地、串行地或者以并行和串行的某种组合的方式使用四个或更多个数据检测器电路。此外，前面的实施例被描述为使用不同类型的数据检测处理，并且应当注意，替代上述数据检测处理，或者除上述数据检测处理以外，也可以使用其他数据检测处理，诸如例如最大后验数据检测处理。因此，以上描述不应被视为限制由所附权利要求限定的本发明的范围。

Claims (19)

1.一种数据处理电路，所述数据处理电路包括：

码型检测电路，其包括：

第一数据检测器电路，其可操作用于接收具有一相位中的数据的数据采样系列并提供第一检测数据输出；

第二数据检测器电路，其可操作用于接收具有相同相位中的所述数据的所述数据采样系列并提供第二检测数据输出；以及

结果组合电路，其可操作用于至少部分地基于所述第一检测数据输出和所述第二检测数据输出断言码型发现输出,

其中所述第一数据检测器电路应用的第一数据检测算法不同于所述第二数据检测器电路应用的第二数据检测算法。

2.根据权利要求1所述的数据处理电路，其中所述结果组合电路进一步包括：

第一比较器电路，其可操作用于将所述第一检测数据输出与码型比较，以及当发生所述第一检测数据输出和所述码型之间的匹配时断言第一初步码型发现指示；

第二比较器电路，其可操作用于将所述第二检测数据输出与所述码型比较，以及当发生所述第二检测数据输出和所述码型之间的匹配时断言第二初步码型发现指示；以及

组合器电路，其可操作用于至少部分地基于所述第一初步码型发现指示和所述第二初步码型发现指示断言所述码型发现输出。

3.根据权利要求2所述的数据处理电路，其中所述组合器电路可操作用于当所述第一初步码型发现指示和所述第二初步码型发现指示两者均指示码型发现时断言所述码型发现输出。

4.根据权利要求2所述的数据处理电路，其中所述组合器电路可操作用于当所述第一初步码型发现指示和所述第二初步码型发现指示之一指示码型发现时断言所述码型发现输出。

5.根据权利要求1所述的数据处理电路，其中：

所述第一数据检测器电路选自：阈值检测器电路、双态检测器电路和维特比算法检测器电路；以及

所述第二数据检测器电路选自：阈值检测器电路、双态检测器电路和维特比算法检测器电路。

6.根据权利要求1所述的数据处理电路，其中所述第一数据检测器电路与所述第二数据检测器电路同时并行地对所述数据采样系列的同一子集进行操作。

7.根据权利要求1所述的数据处理电路，其中所述码型检测电路进一步包括：

第三数据检测器电路，其可操作用于接收所述数据采样系列并且提供第三检测数据输出；以及

其中所述结果组合电路可操作用于至少部分地基于所述第一检测数据输出、所述第二检测数据输出和所述第三检测数据输出断言所述码型发现输出,

其中所述第三数据检测器电路应用的第三数据检测算法不同于所述第一数据检测算法和所述第二数据检测算法。

8.根据权利要求7所述的数据处理电路，其中所述第一数据检测器电路是维特比算法检测器电路，所述第二数据检测器电路是阈值检测器电路，而所述第三数据检测器电路是双态检测器电路。

9.根据权利要求1所述的数据处理电路，其中所述数据处理电路被实现为选自存储设备和数据接收器的电子设备的一部分。

10.根据权利要求1所述的数据处理电路，其中所述数据处理电路被实现为集成电路。

11.根据权利要求1所述的数据处理电路，其中所述数据处理电路进一步包括：

模拟前端电路，其可操作用于接收模拟信号并提供数据采样系列。

12.根据权利要求11所述的数据处理电路，其中所述模拟前端电路包括：

放大器电路，其可操作用于接收所述模拟信号并提供放大输出；以及

模数转换器电路，其可操作用于接收所述放大输出并提供与所述放大输出对应的数据采样系列。

13.一种用于码型检测的方法，所述方法包括：

接收具有一相位中的数据的数据采样系列；

对具有所述相位中的所述数据的所述数据采样系列执行第一数据检测以产生第一检测输出；

对具有所述相位中的所述数据的所述数据采样系列执行第二数据检测以产生第二检测输出，其中所述第二数据检测不同于所述第一数据检测；以及

至少部分地基于所述第一检测输出和所述第二检测输出断言码型发现信号。

14.根据权利要求13所述的方法，其中：

所述第一数据检测选自：阈值数据检测、双态数据检测和维特比算法数据检测；以及

所述第二数据检测选自：阈值数据检测、双态数据检测和维特比算法数据检测。

15.根据权利要求13所述的方法，其中所述方法进一步包括：

对所述数据采样系列执行第三数据检测以产生第三检测输出，其中所述第三数据检测不同于所述第一数据检测和所述第二数据检测；以及

至少部分地基于所述第一检测输出、所述第二检测输出和所述第三检测输出断言所述码型发现信号。

16.根据权利要求15所述的方法，其中：

所述第一数据检测是维特比算法数据检测；

所述第二数据检测是阈值数据检测；以及

所述第三数据检测是双态数据检测。

17.根据权利要求15所述的方法，其中所述第一数据检测、所述第二数据检测和所述第三数据检测并行执行。

18.根据权利要求13所述的方法，其中所述第一数据检测和所述第二数据检测并行执行。

19.一种存储设备，所述存储设备包括：

存储介质，其包括信息；

读头，其与所述存储介质相关地安置，其中所述读头可操作用于感测所述信息并提供相应的模拟信号；

模拟前端电路，其可操作用于接收所述模拟信号并提供数据采样系列，其中所述模拟前端电路包括：

放大器电路，其可操作用于接收所述模拟信号并提供放大输出；以及

模数转换器电路，其可操作用于接收所述放大输出并提供与所述放大输出对应的数据采样系列；

码型检测电路，其包括：

维特比算法检测器电路，其可操作用于接收具有一相位中的数据的数据采样系列并提供第一检测数据输出；

阈值检测器电路，其可操作用于接收具有所述相位中的所述数据的所述数据采样系列并提供第二检测数据输出；

双态检测器电路，其可操作用于接收具有所述相位中的所述数据的所述数据采样系列并提供第三检测数据输出；以及

结果组合电路，其可操作用于至少部分地基于所述第一检测数据输出、所述第二检测数据输出和所述第三检测数据输出断言码型发现输出。