CN103138748A - 基于线性反馈移位寄存器的n比特计数器及控制方法 - Google Patents

基于线性反馈移位寄存器的n比特计数器及控制方法 Download PDF

Info

Publication number
CN103138748A
CN103138748A CN2013100336215A CN201310033621A CN103138748A CN 103138748 A CN103138748 A CN 103138748A CN 2013100336215 A CN2013100336215 A CN 2013100336215A CN 201310033621 A CN201310033621 A CN 201310033621A CN 103138748 A CN103138748 A CN 103138748A
Authority
CN
China
Prior art keywords
shift register
feedback shift
linear feedback
type flip
flip flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100336215A
Other languages
English (en)
Other versions
CN103138748B (zh
Inventor
吴金
杨俊浩
郑丽霞
包生辉
刘钊
周长梅
孙伟锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN201310033621.5A priority Critical patent/CN103138748B/zh
Publication of CN103138748A publication Critical patent/CN103138748A/zh
Application granted granted Critical
Publication of CN103138748B publication Critical patent/CN103138748B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明涉及基于线性反馈移位寄存器的N比特计数器及控制方法，其中，N比特计数器包括线性反馈移位寄存器计数模块、以及与线性反馈移位寄存器计数模块相连接的反馈回路控制模块；其中，反馈回路控制模块包括时钟频率切换模块和计数传输模式切换模块；本发明中，时钟频率切换模块用于切换线性反馈移位寄存器计数模块的时钟信号，计数传输模式切换模块用于切换线性反馈移位寄存器计数模块工作于计数或传输模式，有效解决了工作频率和电路面积之间的兼容，而且能够有效的实现了计数与传输的双工作模式，提高了实际工作中的效率。

Description

基于线性反馈移位寄存器的N比特计数器及控制方法
技术领域
本发明涉及基于线性反馈移位寄存器的N比特计数器及控制方法。
背景技术
传统的二进制计数器在工程应用中存在缺陷，在某些领域，要求计数器的位数较高，但又同时受到电路面积的限制，这样，在工作频率较高的应用中，传统的二进制计数器很难满足适用性和稳定性。对于二进制异步计数器，虽然结构简单、面积较小，但当工作频率提高，在多个信号到来时，计数状态有可能发生变化，易出现竞争情况，且随着位数的增加，最后一级D触发器的时钟延迟最大，其延迟大小决定了电路的最小周期和最高工作频率。而对于二进制同步计数器，控制反馈环路的组合逻辑的延迟决定了电路工作的最高频率：随着位数的增加，高位D触发器反馈控制逻辑的延迟变大，工作频率下降，并且随着计数器位数的增加，其进位反馈控制逻辑规模也线性增加。为了适应越来越高的工作频率，也提出了许多改进设计，如超前进位电路等，但这些设计都是以增加电路面积为代价的。
目前，高速高精度计数器的应用场合日益增多，如果将面积因素考虑在内，那普通的加减计数器均不能满足应用的需求。此外，普通加减计数器计数状态的存储与传输需要额外增加寄存器单元，这又大大增加了面积消耗。
而伪随机码计数器，也可称为线性反馈移位寄存器(LFSR,Linear Feedback ShiftRegister)，则可以较好地完成工作频率与电路面积大小的兼顾。现在，线性反馈移位寄存器的理论比较成熟，已经有各种位数长度随机序列的反馈抽头公式，即本原多项式。对于N bitLFSR，设M=2N-1，其本原多项式为多项式xM+1的不能因式分解的一个因式，而根据此本原多项式设计反馈电路，则可以产生周期最长的二进制数字序列，通常简称为m序列，如下表给出了20比特位以内线性反馈移位寄存器的本原多项式表：
N XNOR from N XNOR from N XNOR from
3 3,2 9 9,5 15 15,14
4 4，3 10 10,7 16 16,15,13,4
5 5，3 11 11,9 17 17,14
6 6,5 12 12,6,4,1 18 18,11
7 7,6 13 13,4,3,1 19 19,6,2,1
8 8,6,5,4 14 14,5,3,1 20 20,17
这里，本原多项式可以借助模2线性代数学(module-2linear algebra)及上文所述基本理论获得，例如：x7+1=(x+1)(x3+x+1)(x3+x2+1)    (1)
其中，阶数为3的因式x3+x+1和x3+x2+1便是3bit长度序列的本原多项式，可以发现，本原多项式总是成对出现的，给出任意一个m序列的反馈集(m-sequence sets)[f1,f2,f3,..,fJ]g，总存在与之对应的另一个反馈集[f1,m-f2,m-f3,...,m-fJ]g。
线性反馈移位寄存器（LFSR）的状态循环过程呈现出随机码的特征，这是其与二进制码计数器和格雷码计数器的最大区别，这也决定了后续数据处理中需要相应的译码方案加以解决。如下表给出了4比特线性反馈移位寄存器的计数状态转移过程，并与二进制计数器的计数码字比较：
状态数 二进制数 LFSR伪随机码
1 0001 0000
2 0010 1000
3 0011 1100
4 0100 1110
5 0101 0111
6 0110 1011
7 0111 1101
8 1000 0110
9 1001 0011
10 1010 1001
11 1011 0100
12 1100 1010
13 1101 0101
14 1110 0010
15 1111 0001
N比特LFSR计数器，可实现(2N-1)个状态循环，通过后续的数据译码工作可实现模为(2N-1)的计数工作，其结构规整(本原多项式很有规律，均包含最高项)，无延迟积累效应，整个计数器性能仅由D触发器和同或门基本单元的延迟性能决定，即伪随机码计数器的反馈和序列位数没有关系，随着位数的增加不会出现普通计数器所遇到的困难。总之，其电路结构简单，工作频率较高，可以很好地完成工作频率与电路的面积的兼顾。
发明内容
本发明所要解决的技术问题是提供基于线性反馈移位寄存器，能够有效的实现工作频率和电路面积相兼容的N比特计数器。
与此相应，本发明所要解决的技术问题是提供能够有效、方便且快捷的控制基于线性反馈移位寄存器的N比特计数器的方法。
本发明为了解决上述技术问题采用以下技术方案：本发明设计了基于线性反馈移位寄存器的N比特计数器，包括线性反馈移位寄存器计数模块，其中，线性反馈移位寄存器计数模块包括一个D触发器组和至少一个同或门，同或门的数量由N和线性反馈移位寄存器的本原多项式表所决定，各个同或门彼此级联连接；D触发器组包括N个串联连接的D触发器，各D触发器的正向输出端与下一级D触发器的正向输入端连接，根据线性反馈移位寄存器的本原多项式表，同时将对应的D触发器的正向输出端分别与各级同或门的各输入端相连接，D触发器组的正向输出端同时进行数据信号输出；还包括与线性反馈移位寄存器计数模块相连接的反馈回路控制模块，反馈回路控制模块包括时钟频率切换模块和计数传输模式切换模块；其中，线性反馈移位寄存器计数模块中，D触发器组的正向输入端与计数传输模式切换模块的输出端相连接，各个D触发器的时钟输入端和复位输入端分别与时钟频率切换模块相连接；输入数据信号和最后一级同或门的输出端分别与计数传输模式切换模块的输入端相连接；时钟频率切换模块用于切换线性反馈移位寄存器计数模块的时钟信号，计数传输模式切换模块用于切换线性反馈移位寄存器计数模块工作于计数或传输模式。
作为本发明的一种优选技术方案：所述时钟频率切换模块包括一个总D触发器、一个与门和一个第一二选一开关；其中，高频时钟信号和总D触发器的反相输出端分别与与门的输入端相连接，低频时钟信号和与门的输出端分别与第一二选一开关的输入端相连接，第一二选一开关的输出端与所述线性反馈移位寄存器计数模块中各个D触发器的时钟输入端分别连接。
作为本发明的一种优选技术方案：所述时钟频率切换模块中总D触发器的复位输入端与所述线性反馈移位寄存器计数模块中各个D触发器的复位输入端分别连接。
作为本发明的一种优选技术方案：所述计数传输模式切换模块为第二二选一开关。
本发明所述基于线性反馈移位寄存器的N比特计数器采用以上技术方案与现有技术相比，具有以下技术效果：
（1）本发明设计的N比特计数器，基于线性反馈移位寄存器，有效解决了工作频率和电路面积之间的兼容，而且能够有效的实现了计数与传输的双工作模式，提高了实际工作中的效率；
（2）本发明设计的基于线性反馈移位寄存器的N比特计数器，能够很好地应用于红外测距3D成像读出电路的像素中，能够大大缩减像素的面积，提高电路的复用率；
（3）本发明设计的N比特计数器，采用的是线性反馈移位寄存器，是基于伪随机码的计数器，在双模式控制下，可以方便地构成普通的移位寄存器结构，实现计数终止时刻状态数据的串行输出，在高精度时间间隔测量领域具有很高的应用价值。
本发明为了解决上述技术问题采用以下技术方案：本发明设计了基于线性反馈移位寄存器的N比特计数器的控制方法，包括如下步骤：
步骤1.分别控制所述计数传输模式切换模块和所述时钟频率切换模块中的第一二选一开关，线性反馈移位寄存器计数模块进入高频计数模式；
步骤2.向所述时钟频率切换模块中总D触发器的时钟输入端输入时钟停止信号，总D触发器经其反相输出端、与门、以及第一二选一开关将时钟停止信号输送至线性反馈移位寄存器计数模块中各个D触发器的时钟输入端，屏蔽高频时钟信号，线性反馈移位寄存器计数模块停止计数；
步骤3.分别控制所述计数传输模式切换模块和所述时钟频率切换模块中的第一二选一开关，线性反馈移位寄存器计数模块进入中低速传输模式，同时，第一二选一开关的输入端接收输入数据信号。
作为本发明的一种优选技术方案：所述步骤3之后还包括如下步骤：
步骤4.向所述时钟频率切换模块中总D触发器的复位输入端输入复位信号，总D触发器将复位信号输送至所述线性反馈移位寄存器计数模块中各个D触发器的复位输入端，对各个D触发器进行复位。
本发明所述基于线性反馈移位寄存器的N比特计数器的控制方法采用以上技术方案与现有技术相比，具有以下技术效果：
（1）本发明设计的基于线性反馈移位寄存器的N比特计数器的控制方法能够有效、方便且快捷的实现计数与传输的工作。
附图说明
图1是本发明设计的基于线性反馈移位寄存器的N比特计数器的结构示意图；
图2是本发明设计的控制基于线性反馈移位寄存器的N比特计数器的方法流程图；
图3是本发明针对10比特计数器的具体结构示意图；
图4是本发明针对10比特计数器在一个完整工作周期内的仿真波形示意图；
图5是本发明针对10比特计数器在计数模式下线性反馈移位寄存器计数模块中各个D触发器正向输出端计数状态值的波形示意图。
具体实施方式
下面结合说明书附图对本发明的具体实施方式作进一步详细的说明。
如图1所示，本发明设计了基于线性反馈移位寄存器的N比特计数器，包括线性反馈移位寄存器计数模块，其中，线性反馈移位寄存器计数模块包括一个D触发器组和至少一个同或门，同或门的数量由N和线性反馈移位寄存器的本原多项式表所决定，各个同或门彼此级联连接；D触发器组包括N个串联连接的D触发器，各D触发器的正向输出端与下一级D触发器的正向输入端连接，根据线性反馈移位寄存器的本原多项式表，同时将对应的D触发器的正向输出端分别与各级同或门的各输入端相连接，D触发器组的正向输出端同时进行数据信号输出；还包括与线性反馈移位寄存器计数模块相连接的反馈回路控制模块，反馈回路控制模块包括时钟频率切换模块和计数传输模式切换模块；其中，线性反馈移位寄存器计数模块中，D触发器组的正向输入端与计数传输模式切换模块的输出端相连接，各个D触发器的时钟输入端和复位输入端分别与时钟频率切换模块相连接；输入数据信号和最后一级同或门的输出端分别与计数传输模式切换模块的输入端相连接；时钟频率切换模块用于切换线性反馈移位寄存器计数模块的时钟信号，计数传输模式切换模块用于切换线性反馈移位寄存器计数模块工作于计数或传输模式。
本发明设计的N比特计数器，基于线性反馈移位寄存器，有效解决了工作频率和电路面积之间的兼容，而且能够有效的实现了计数与传输的双工作模式，提高了实际工作中的效率。
作为本发明的一种优选技术方案：所述时钟频率切换模块包括一个总D触发器、一个与门和一个第一二选一开关；其中，高频时钟信号和总D触发器的反相输出端分别与与门的输入端相连接，低频时钟信号和与门的输出端分别与第一二选一开关的输入端相连接，第一二选一开关的输出端与所述线性反馈移位寄存器计数模块中各个D触发器的时钟输入端分别连接。
作为本发明的一种优选技术方案：所述时钟频率切换模块中总D触发器的复位输入端与所述线性反馈移位寄存器计数模块中各个D触发器的复位输入端分别连接。
作为本发明的一种优选技术方案：所述计数传输模式切换模块为第二二选一开关。
本发明设计的N比特计数器，采用的是线性反馈移位寄存器，是基于伪随机码的计数器，在双模式控制下，可以方便地构成普通的移位寄存器结构，实现计数终止时刻状态数据的串行输出，在高精度时间间隔测量领域具有很高的应用价值。
本发明设计的基于线性反馈移位寄存器的N比特计数器在实际应用过程当中，如图1所示，其中，D触发器和总D触发器的电路图标符号中，D端为正向输入端、Q端为正向输出端、QB端为反相输出端、C端为时钟输入端、R端为复位输入端，如图3所示，针对10比特基于线性反馈移位寄存器的计数器，根据线性反馈移位寄存器的本原多项式表，输出端为2个，分别是D触发器组的第七级D触发器的正向输出端和第十级D触发器的正向输出端，因此，同或门的数量为1个，即同或门的数量为D触发器组中输出端的数量减一；其中线性反馈移位寄存器计数模块中,D触发器组包括10个串联的D触发器，与该计数器所应用10比特数量相一致，各D触发器的正向输出端Q与下一级D触发器的正向输入端D连接，根据线性反馈移位寄存器的本原多项式表，如下表所示：
N XNOR from N XNOR from N XNOR from
3 3,2 9 9,5 15 15,14
4 4,3 10 10,7 16 16,15,13,4
5 5，3 11 11,9 17 17,14
6 6,5 12 12,6,4,1 18 18，11
7 7,6 13 13,4,3,1 19 19,6,2,1
8 8,6,5,4 14 14,5,3,1 20 20,17
将对应的D触发器的正向输出端Q分别与各级同或门的各输入端相连接，针对10比特基于线性反馈移位寄存器的计数器，分别将第7级D触发器的正向输出端Q和第10级触发器的正向输出端Q与此同或门的各输入端相连接，D触发器组的正向输出端Q同时进行数据信号输出。
本发明设计的基于线性反馈移位寄存器的N比特计数器还包括与线性反馈移位寄存器计数模块相连接的反馈回路控制模块，反馈回路控制模块包括时钟频率切换模块和计数传输模式切换模块，其中，所述时钟频率切换模块包括一个总D触发器、一个与门和一个第一二选一开关；高频时钟信号和总D触发器的反相输出端QB分别与与门的输入端相连接，低频时钟信号和与门的输出端分别与第一二选一开关的输入端相连接，第一二选一开关的输出端与所述线性反馈移位寄存器计数模块中各个D触发器的时钟输入端C分别连接。
针对线性反馈移位寄存器计数模块与反馈回路控制模块之间的连接，线性反馈移位寄存器计数模块中，D触发器组的正向输入端D与计数传输模式切换模块的输出端相连接，各个D触发器的时钟输入端C和复位输入端R分别与时钟频率切换模块相连接，其中，时钟频率切换模块中第一二选一开关的输出端与所述线性反馈移位寄存器计数模块中、D触发器组中各个D触发器的时钟输入端C分别连接，所述时钟频率切换模块中总D触发器的复位输入端R与所述线性反馈移位寄存器计数模块中、D触发器组中各个D触发器的复位输入端R分别连接；输入数据信号和所述线性反馈移位寄存器计数模块中最后一级同或门的输出端分别与计数传输模式切换模块的输入端相连接；时钟频率切换模块用于切换线性反馈移位寄存器计数模块的时钟信号，计数传输模式切换模块用于切换线性反馈移位寄存器计数模块工作于计数或传输模式。其中，计数传输模式切换模块为第二二选一开关。
与此相应，如图2所示，本发明设计的基于线性反馈移位寄存器的N比特计数器的控制方法，包括如下步骤：
步骤1.分别控制所述计数传输模式切换模块和所述时钟频率切换模块中的第一二选一开关，进入高频计数模式，接通高频时钟信号，所述线性反馈移位寄存器计数模块中各个D触发器的时钟输入端接收高频时钟信号，并且各个D触发器与所述各个同或门构成闭环信号通路进行高频计数，根据线性反馈移位寄存器的本原多项式表，由指定D触发器正向输出端输出的信号流经各级同或门、计数传输模式切换模块流至D触发器组的正向输入端，完成高频计数。
步骤2.向所述时钟频率切换模块中总D触发器的时钟输入端输入时钟停止信号，总D触发器经其反相输出端、与门、以及第一二选一开关将时钟停止信号输送至线性反馈移位寄存器计数模块中各个D触发器的时钟输入端，屏蔽高频时钟信号，线性反馈移位寄存器计数模块停止计数，此时，各个D触发器中的计数状态被锁存至相应D触发器的正向输出端；
步骤3.分别控制所述计数传输模式切换模块和所述时钟频率切换模块中的第一二选一开关，进入中低速传输模式，接通低频时钟信号，所述线性反馈移位寄存器计数模块中各个D触发器的时钟输入端接收低频时钟信号，并且各个D触发器与所述各个同或门构成的闭环信号通路被断开，各个D触发器构成移位寄存器组，在低频时钟信号控制下，将锁存在各个D触发器中的计数状态依次移位，并从D触发器组的正向输出端将计数状态数据信号输出，直至将所有计数状态输出，同时，第一二选一开关的输入端接收输入数据信号。
作为本发明的一种优选技术方案：所述步骤3之后还包括如下步骤：
步骤4.向所述时钟频率切换模块中总D触发器的复位输入端输入复位信号，总D触发器将复位信号输送至所述线性反馈移位寄存器计数模块中各个D触发器的复位输入端，对各个D触发器进行复位。
本发明设计的基于线性反馈移位寄存器的N比特计数器的控制方法能够有效、方便且快捷的实现计数与传输的工作。
本发明设计的基于线性反馈移位寄存器的N比特计数器的控制方法在实际应用过程当中，步骤1中，分别控制所述第二二选一开关和所述时钟频率切换模块中的第一二选一开关，进入高频计数模式，接通高频时钟信号，所述线性反馈移位寄存器计数模块中各个D触发器的时钟输入端接收高频时钟信号，此时，所述线性反馈移位寄存器计数模块中最后一级同或门的输出端直接与D触发器组的正向输入端D相连接，构成闭环通路，进行高频计数，所述线性反馈移位寄存器计数模块中，由最后一级同或门输出端输出的反馈接入信号（CarryIn）直接流向反馈输出信号（CarryOut）进入D触发器组的正向输入端D。
步骤2中，向所述时钟频率切换模块中总D触发器的时钟输入端C输入时钟停止信号，总D触发器经其反相输出端QB、与门、以及第一二选一开关将时钟停止信号输送至线性反馈移位寄存器计数模块中各个D触发器的时钟输入端C，屏蔽各个D触发器接收的高频时钟信号，使得线性反馈移位寄存器计数模块停止计数，此时，各个D触发器中的计数状态被锁存至相应D触发器的正向输出端Q。
步骤3中，分别控制所述第二二选一开关和所述时钟频率切换模块中的第一二选一开关，进入中低速传输模式，接通低频时钟信号，所述线性反馈移位寄存器计数模块中各个D触发器的时钟输入端接收低频时钟信号，此时，各个D触发器与所述各个同或门构成的闭环信号通路被断开，各个D触发器构成移位寄存器组，在低频时钟信号控制下，将锁存在各个D触发器中的计数状态依次移位，并从D触发器组的正向输出端将计数状态数据信号输出，直至将所有计数状态输出。其中，输入数据信号（Data_in）经第二二选一开关输送至所述线性反馈移位寄存器计数模块中的D触发器组的正向输入端D，依次经过串联的D触发器，并由D触发器组正向输出端Q将输出数据信号（Data_out）输送出去。
步骤4中，向所述时钟频率切换模块中总D触发器的复位输入端R输入复位信号，总D触发器将复位信号输送至所述线性反馈移位寄存器计数模块中各个D触发器的复位输入端R，对各个D触发器进行复位，这样以便于下次对本发明设计的基于线性反馈移位寄存器的N比特计数器的再次应用。
本发明设计的基于线性反馈移位寄存器的N比特计数器在实际应用过程中，如应用在红外测距3D成像读出电路像元时，本发明设计的N比特计数器分别设置在各个电路像素单元中，配合每个电路像素中存在的盖格模式APD，应用本发明的N比特计数器完成激光飞行时间的测量，进而得出被测物体与激光发射源的距离信息；然后再对本N比特计数器的工作模式进行切换，由计数模式切换至传输模式，本发明的N比特计数器中的线性反馈移位寄存器计数模块则构成普通的移位寄存器结构，实现计数终止时刻状态数据的串行输出，则针对电路各像素单元，由一个电路像素单元中线性反馈移位寄存器计数模块的D触发器组的正向输出端Q输出的输出数据信号（Data_out）将被输送至下一相邻电路像素单元中线性反馈移位寄存器计数模块的D触发器组的正向输入端D，即流向下一相邻电路像素单元中计数传输模式切换模块的输入端，这样就可以针对红外测距3D成像读出电路像元，将针对各个电路像素单元在高频计数模式下的数据在中低速传输模式下，依次串行输出，即本发明设计的基于线性反馈移位寄存器的N比特计数器，在解决工作频率和电路面积之间兼容问题的同时，实现了高频计数与中低频传输之间的双模式切换。
本发明设计的基于线性反馈移位寄存器的N比特计数器在实际应用过程中，如图4所示，10比特计数器在一个完整工作周期内的仿真波形，其中，针对计数传输模式切换模块和所述时钟频率切换模块中的第一二选一开关，设置高电平为切换线性反馈移位寄存器计数模块为高频计数模块，设置低电平为切换线性反馈移位寄存器计数模块为中低速传输模式；如图4所示，在复位信号无效(高电平)至时钟停止信号上升沿来临的区间内，表示为线性反馈移位寄存器计数模块在高频计数模式下，线性反馈移位寄存器计数模块中D触发器组正向输出端计数状态值的跳变情况；在控制信号为低电平以后区间内的波形表示线性反馈移位寄存器计数模块在中低频控制下传输出的对应时钟停止信号上升沿时刻点的高频计数器计得的计数状态，从这幅仿真波形可以看出，时钟停止信号来临时刻计数器的计数状态为0  111  0  11  00  1。
如图4所示，时钟停止信号与线性反馈移位寄存器计数模块中各D触发器的时钟输入端C相连接，这样，时钟信号的前半段为计数模式下的高频时钟信号，后半段为传输模式下的中低频时钟信号。复位信号，低电平有效，用于对线性反馈移位寄存器计数模块中各D触发器进行复位。
如图5所示，表示了本发明针对10比特计数器在计数模式下线性反馈移位寄存器计数模块中各个D触发器正向输出端计数状态值的波形。
上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。

Claims (6)

1.基于线性反馈移位寄存器的N比特计数器，包括线性反馈移位寄存器计数模块，其中，线性反馈移位寄存器计数模块包括一个D触发器组和至少一个同或门，同或门的数量由N和线性反馈移位寄存器的本原多项式表所决定，各个同或门彼此级联连接；D触发器组包括N个串联连接的D触发器，各D触发器的正向输出端与下一级D触发器的正向输入端连接，根据线性反馈移位寄存器的本原多项式表，同时将对应的D触发器的正向输出端分别与各级同或门的各输入端相连接，D触发器组的正向输出端同时进行数据信号输出；其特征在于：还包括与线性反馈移位寄存器计数模块相连接的反馈回路控制模块，反馈回路控制模块包括时钟频率切换模块和计数传输模式切换模块；其中，线性反馈移位寄存器计数模块中，D触发器组的正向输入端与计数传输模式切换模块的输出端相连接，各个D触发器的时钟输入端和复位输入端分别与时钟频率切换模块相连接；输入数据信号和最后一级同或门的输出端分别与计数传输模式切换模块的输入端相连接；时钟频率切换模块用于切换线性反馈移位寄存器计数模块的时钟信号，计数传输模式切换模块用于切换线性反馈移位寄存器计数模块工作于计数或传输模式。
2.根据权利要求1所述基于线性反馈移位寄存器的N比特计数器，其特征在于：所述时钟频率切换模块包括一个总D触发器、一个与门和一个第一二选一开关；其中，高频时钟信号和总D触发器的反相输出端分别与与门的输入端相连接，低频时钟信号和与门的输出端分别与第一二选一开关的输入端相连接，第一二选一开关的输出端与所述线性反馈移位寄存器计数模块中各个D触发器的时钟输入端分别连接。
3.根据权利要求2所述基于线性反馈移位寄存器的N比特计数器，其特征在于：所述时钟频率切换模块中总D触发器的复位输入端与所述线性反馈移位寄存器计数模块中各个D触发器的复位输入端分别连接。
4.根据权利要求1所述基于线性反馈移位寄存器的N比特计数器，其特征在于：所述计数传输模式切换模块为第二二选一开关。
5.基于权利要求2或3所述基于线性反馈移位寄存器的N比特计数器的控制方法，其特征在于，包括如下步骤：
步骤1.分别控制所述计数传输模式切换模块和所述时钟频率切换模块中的第一二选一开关，线性反馈移位寄存器计数模块进入高频计数模式；
步骤2.向所述时钟频率切换模块中总D触发器的时钟输入端输入时钟停止信号，总D触发器经其反相输出端、与门、以及第一二选一开关将时钟停止信号输送至线性反馈移位寄存器计数模块中各个D触发器的时钟输入端，屏蔽高频时钟信号，线性反馈移位寄存器计数模块停止计数；
步骤3. 分别控制所述计数传输模式切换模块和所述时钟频率切换模块中的第一二选一开关，线性反馈移位寄存器计数模块进入中低速传输模式，同时，第一二选一开关的输入端接收输入数据信号。
6.根据权利要求5所述基于线性反馈移位寄存器的N比特计数器的控制方法，其特征在于：所述步骤3之后还包括如下步骤：
步骤4. 向所述时钟频率切换模块中总D触发器的复位输入端输入复位信号，总D触发器将复位信号输送至所述线性反馈移位寄存器计数模块中各个D触发器的复位输入端，对各个D触发器进行复位。
CN201310033621.5A 2013-01-29 2013-01-29 基于线性反馈移位寄存器的n比特计数器及控制方法 Active CN103138748B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310033621.5A CN103138748B (zh) 2013-01-29 2013-01-29 基于线性反馈移位寄存器的n比特计数器及控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310033621.5A CN103138748B (zh) 2013-01-29 2013-01-29 基于线性反馈移位寄存器的n比特计数器及控制方法

Publications (2)

Publication Number Publication Date
CN103138748A true CN103138748A (zh) 2013-06-05
CN103138748B CN103138748B (zh) 2015-12-09

Family

ID=48498141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310033621.5A Active CN103138748B (zh) 2013-01-29 2013-01-29 基于线性反馈移位寄存器的n比特计数器及控制方法

Country Status (1)

Country Link
CN (1) CN103138748B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105868148A (zh) * 2015-02-10 2016-08-17 飞思卡尔半导体公司 可重构的串行和脉冲宽度调制接口
CN106982056A (zh) * 2016-01-15 2017-07-25 深圳市中兴微电子技术有限公司 一种保持分频时钟相位一致的方法及分频电路
TWI718423B (zh) * 2018-10-15 2021-02-11 國立高雄科技大學 隨機運算之除法器
CN113030709A (zh) * 2021-04-06 2021-06-25 中国科学院上海微系统与信息技术研究所 超导高频测试系统和方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US703614A (en) * 1901-10-19 1902-07-01 Rollin C Sprague Car-brake.
US4853653A (en) * 1988-04-25 1989-08-01 Rockwell International Corporation Multiple input clock selector
US5315181A (en) * 1993-07-07 1994-05-24 Maxtor Corporation Circuit for synchronous, glitch-free clock switching
CN1196795A (zh) * 1996-05-31 1998-10-21 昆腾公司 在同步采样数据检测通道内检测数字电路的方法
JP2001237379A (ja) * 2000-02-24 2001-08-31 Sharp Corp 集積回路の試験回路及び試験方法
CN1395368A (zh) * 2001-06-29 2003-02-05 三菱电机株式会社 时钟控制电路
CN1589425A (zh) * 2001-11-15 2005-03-02 模拟设备股份有限公司 无假信号的时钟选择切换
CN101030086A (zh) * 2007-04-20 2007-09-05 威盛电子股份有限公司 时钟切换电路及时钟信号切换的方法
CN101405940A (zh) * 2006-05-24 2009-04-08 夏普株式会社 计数器电路及具备它的控制信号生成电路及显示装置
CN101620523A (zh) * 2009-07-29 2010-01-06 深圳国微技术有限公司 一种随机数发生器电路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US703614A (en) * 1901-10-19 1902-07-01 Rollin C Sprague Car-brake.
US4853653A (en) * 1988-04-25 1989-08-01 Rockwell International Corporation Multiple input clock selector
US5315181A (en) * 1993-07-07 1994-05-24 Maxtor Corporation Circuit for synchronous, glitch-free clock switching
CN1196795A (zh) * 1996-05-31 1998-10-21 昆腾公司 在同步采样数据检测通道内检测数字电路的方法
JP2001237379A (ja) * 2000-02-24 2001-08-31 Sharp Corp 集積回路の試験回路及び試験方法
CN1395368A (zh) * 2001-06-29 2003-02-05 三菱电机株式会社 时钟控制电路
CN1589425A (zh) * 2001-11-15 2005-03-02 模拟设备股份有限公司 无假信号的时钟选择切换
CN101405940A (zh) * 2006-05-24 2009-04-08 夏普株式会社 计数器电路及具备它的控制信号生成电路及显示装置
CN101030086A (zh) * 2007-04-20 2007-09-05 威盛电子股份有限公司 时钟切换电路及时钟信号切换的方法
CN101620523A (zh) * 2009-07-29 2010-01-06 深圳国微技术有限公司 一种随机数发生器电路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105868148A (zh) * 2015-02-10 2016-08-17 飞思卡尔半导体公司 可重构的串行和脉冲宽度调制接口
CN105868148B (zh) * 2015-02-10 2020-10-23 恩智浦美国有限公司 可重构的串行和脉冲宽度调制接口
CN106982056A (zh) * 2016-01-15 2017-07-25 深圳市中兴微电子技术有限公司 一种保持分频时钟相位一致的方法及分频电路
CN106982056B (zh) * 2016-01-15 2020-05-19 深圳市中兴微电子技术有限公司 一种保持分频时钟相位一致的方法及分频电路
TWI718423B (zh) * 2018-10-15 2021-02-11 國立高雄科技大學 隨機運算之除法器
CN113030709A (zh) * 2021-04-06 2021-06-25 中国科学院上海微系统与信息技术研究所 超导高频测试系统和方法

Also Published As

Publication number Publication date
CN103138748B (zh) 2015-12-09

Similar Documents

Publication Publication Date Title
CN103138748B (zh) 基于线性反馈移位寄存器的n比特计数器及控制方法
CN1514968A (zh) 同步到异步到同步接口
CN101241482A (zh) 数据总线的转位装置及执行数据总线转位的方法
CN102122240A (zh) 一种数据类型转换电路
CN101789786B (zh) 低功耗全差分双模前置分频器
CN103297037A (zh) 一种基于模块化的多模分频器
CN104967442A (zh) 基于可逆逻辑的8421bcd码同步十进制加/减法计数器
CN100367256C (zh) 高速sata接口数据恢复和串并转换的方法及电路模块
CN102420585A (zh) 双边沿脉冲d触发器
CN103853524A (zh) 一种乘法器装置和实现乘法运算的方法
CN101739232B (zh) 基于可逆逻辑的除法器
CN103701450B (zh) 一种支持多值逻辑的三稳态rs触发器
CN105159653A (zh) 随机数后处理电路及方法
CN102314215B (zh) 集成电路系统中小数乘法器的低功耗优化方法
CN103138889A (zh) 高速8b/10b编码装置及编码器
CN103559161A (zh) 一种用于fpga配置的总线多宽度转换电路
CN102916691A (zh) 基于可逆逻辑的bcd码十进制计数器
CN203554397U (zh) 一种占空比调整电路
CN103546169A (zh) Fpga中实现3/4速率(2,1,7)卷积编码的方法
CN102467674A (zh) 一种超高频标签fmo编码数字信号电路及其实现方法
CN104484992A (zh) 基于可编程逻辑器件的红外遥控解码器
CN204926062U (zh) 随机数后处理电路
CN100426219C (zh) 一种集成电路中的数据运算方法及装置
CN100571092C (zh) 扰码相位偏移中伪掩码寄存器生成方法
CN101295970B (zh) 触发器与移位寄存器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant