CN1153302C - 薄膜晶体管 - Google Patents

薄膜晶体管 Download PDF

Info

Publication number
CN1153302C
CN1153302C CNB971097976A CN97109797A CN1153302C CN 1153302 C CN1153302 C CN 1153302C CN B971097976 A CNB971097976 A CN B971097976A CN 97109797 A CN97109797 A CN 97109797A CN 1153302 C CN1153302 C CN 1153302C
Authority
CN
China
Prior art keywords
film
laying
mentioned
polysilicon
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB971097976A
Other languages
English (en)
Other versions
CN1182962A (zh
Inventor
ǰ�����
前川繁登
¡־
一法师隆志
岩松俊明
前田茂伸
金逸中
֮
塘一仁
栗山祐忠
石垣佳之
浮田求
堤聪明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1182962A publication Critical patent/CN1182962A/zh
Application granted granted Critical
Publication of CN1153302C publication Critical patent/CN1153302C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78639—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a drain or source connected to a bulk conducting substrate

Abstract

提供一种能防止在具有连接导电类型不同的多晶硅层结构的薄膜晶体管中由于杂质扩散引起的不良后果的薄膜晶体管及其制造方法。用多晶硅在第2氧化膜4的表面上整体地形成漏极6、沟道7、源极8。漏极6通过到达衬垫层3(第2多晶半导体层)的上表面而形成的接触孔5连接在衬垫层3上。而且在位于接触孔5(开口部)的底部的衬垫层3上形成硼注入区BR。

Description

薄膜晶体管
本发明涉及薄膜晶体管及其制造方法，尤其涉及防止杂质扩散引起的不良结果的薄膜晶体管的结构及其制造方法。
用图68说明现有的薄膜晶体管(THIN FILM TRANSISTOR，以下简称TFT)90的结构。
图68表示TFT90的断面结构。在图68中，在硅基板1上形成第1氧化膜2，在第1氧化膜2上有选择地形成多晶硅的衬垫层(pad layer)3。而且形成第2氧化膜4，以便覆盖第1氧化膜2和衬垫层3。
在第2氧化膜4的上部形成TFT主要部分11。TFT主要部分11由漏极6、沟道7、源极8、在沟道7上形成的栅氧化膜9及在其上面形成的栅极10。
漏极6、沟道7、源极8是在第2氧化膜4的表面上由多晶硅形成为一整体。漏极6通过到达衬垫层3的上表面形成的接触孔5与衬垫层3连接。
在将TFT90同电阻和晶体管等其它器件连接起来时使用衬垫层3，连接到图中未示出的其它器件上。
其次，用图69~图73说明TFT90的制造方法。且作为P沟道型TFT说明TFT90。
首先，用CVD法或热氧化法在硅基板1上形成第1氧化膜2。其次，用CVD法在第1氧化膜2上形成多晶硅膜。这时，一边将磷添加到CVD气体中，一边进行淀积，形成掺磷多晶硅膜。
其次，通过照相制版和刻蚀(光刻)，将该掺磷多晶硅膜加工成规定的图形，如图69所示，形成衬垫层3。
其次，在图70所示的工序中，用CVD法在第1氧化膜2和衬垫层3上形成第2氧化膜4，通过光刻形成到达衬垫层3的表面的接触孔5。
其次，在图71所示的工序中，用不掺杂的CVD法淀积多晶硅膜，通过光刻加工成给定的图形，形成TFT层60。TFT层60在以后的工序中构成漏极6、沟道7、源极8的层。
其次，用CVD法在TFT层60及第2氧化膜4上依次淀积氧化膜、多晶硅膜。该多晶硅膜是一边将磷添加到CVD气体中，一边淀积而成的，构成掺磷多晶硅膜。
然后，将在规定的位置形成了这些膜的抗蚀剂图形12作为掩膜，通过光刻加工成给定的图形，如图72所示，形成栅极10及其下面的栅氧化膜9。
其次，在图73所示的工序中，在保留了抗蚀剂图形12的状态下，用离子注入法全面地注入硼，在图72所示的TFT层60中，将未被抗蚀剂图形12覆盖的部分形成P型多晶硅膜，将沟道7夹在中间，形成P型的源极8及漏极6。然后，将抗蚀剂除去，构成图68所示的TFT90。
这里，将从沟道7和漏极6的边界部到接触孔5的边缘的距离称为接触距离L，但进一步进行TFT90的精细化、集成化后，能缩短该接触距离L。
如上所述，在图68所示的TFT90中，用含杂质磷的N型多晶硅构成衬垫层3。用含杂质硼的P型多晶硅构成源极8及漏极6，漏极6直接连接着衬垫层3。
因此，通过以后的制造工序中的热处理、例如形成平坦化膜时的回流工序中的热处理，衬垫层3中的磷扩散而进入漏极6。图74以图示方式示出了磷扩散的形态。在图74中，从衬垫层3扩散的磷沿箭头所示的方向蔓延到漏极6内。
现在说明磷扩散到漏极6中时产生的不良现象。图75示出了漏极6及衬垫层3中的杂质的分布情况。
在图75中，横轴表示漏极6及衬垫层3中的位置，纵轴表示杂质的浓度。图中用符号BP表示衬垫层3和漏极6的结合部(即衬垫层3的表面位置)。而且以结合部BP为界，面向纸面，边界的左侧表示漏极6内的状态，右侧表示衬垫层3内的状态。
在图75中，作为分布图Q，用粗线表示进行热处理前磷的分布状态。作为分布图R，表示热处理后磷的分布状态。从分布图Q可知，在进行热处理前，磷只存在于衬垫层3内。可是，通过热处理而扩散到漏极6内。而且，扩散后磷的浓度仍比硼的浓度高，从而抵消了漏极6内硼产生的作用，即补偿硼，将从结合部BP开始的一定区域内的漏极6N型化了。
这时，如果从结合部BP至沟道7和漏极6的边界部的距离(以下称为边界间距离)比上述被N型化了的一定区域的长度还充分地长的话，就没有问题，但如前面所述，伴随TFT90的精细化、集成化，接触距离L有缩短的趋势，所以边界间距离也变短。
而且，边界间距离达到上述的一定区域的长度以下时，即如图75所示，扩散后磷的浓度仍比硼的浓度高，而且，如果磷的扩散区域超过了硼的扩散区域后，TFT90的漏极6便被完全N型化了。
这样一来，TFT90不是PNP晶体管，而成为PNN二极管了。这里，图76示出了TFT90的工作特性。在图76中，特性曲线T表示正常的TFT90的工作特性，特性曲线U表示漏极6被N型化而变成二极管的TFT90的工作特性。在图76中，从横轴的原点起，右侧为负栅压，左侧为正栅压，从纵轴的原点起，上侧为负漏极电流。
如图76所示，如果TFT90是正常的，在正电压加在栅极期间，几乎无漏极电流，泄漏电流小，但TFT90变成二极管后，即使正电压加在栅极上，也不能将漏极电流截止，将有异常的泄漏电流。
如果用P型多晶硅构成衬垫层3，虽然能解决这个问题，但有时与TFT90连接的其它器件要求该衬垫层3必须是N型。例如在SRAM等情况下，有时该衬垫层3连接着硅基板1上的N型扩散层，如果衬垫层3是P型，则在衬垫层3(P型多晶硅)和N型扩散层(硅单晶)之间形成不想要的寄生PN结(即二极管)。
该二极管的整流特性比较显著，反偏置时的电阻大，引起电路特性的破坏。与此相比较，如TFT90的漏极6和衬垫层3那样，在多晶硅层和多晶硅层之间的结合部形成的寄生PN结，即二极管的整流特性钝化，反偏置时的电阻小。
在多晶硅层之间形成的二极管特性之所以钝化，是由多晶硅中存在的许多结晶缺陷引起的。即，由于结晶缺陷在能隙中构成能级，结晶缺陷中含有的电子及空穴在寄生PN结反偏置时分别朝正向及负向流，产生大量的电流(生成电流：generation current)所致。
另外，如果用P型多晶硅构成衬垫层3，则衬垫层3中的P型杂质进入硅基板1上的N型扩散层内，随着情况的不同，有可能到达硅基板1上而呈短路状态。
本发明就是为了解决上述问题而开发的，提供一种能防止在具有连接导电类型不同的多晶硅层结构的薄膜晶体管中由于杂质扩散引起的不良后果的薄膜晶体管及其制造方法。
本发明的第1方面所述的薄膜晶体管是一种备有在绝缘膜上形成的确定沟道层的源·漏层之一的第1导电型的第1多晶半导体层，以及在上述绝缘膜内形成的与上述第1多晶半导体层导电性连接的第2导电型的第2多晶半导体层的薄膜晶体管，它备有防止第2导电型杂质从上述第2多晶半导体层进入上述第1多晶半导体层所引起的导电型的改变的导电型改变防止结构。
本发明的第2方面所述的薄膜晶体管，其上述第1多晶半导体层和上述第2多晶半导体层通过在上述绝缘膜上形成的开口部直接连接，上述导电型改变防止结构是在上述第2多晶半导体层内的与上述第1多晶半导体层连接的部分上且在形成上述第1多晶半导体层之前通过上述开口部注入第1导电型杂质的离子而形成的第1导电型半导体区域。
本发明的第3方面所述的薄膜晶体管，其上述第1多晶半导体层和上述第2多晶半导体层通过在上述绝缘膜上形成的开口部直接连接，上述导电型改变防止结构是通过过剩地注入上述第1导电型杂质的离子而达到具有比上述第2多晶半导体层的杂质浓度高的杂质浓度的上述第1多晶半导体层。
本发明的第4方面所述的薄膜晶体管，其上述第1多晶半导体层和上述第2多晶半导体层通过在上述绝缘膜上形成的开口部直接连接，上述导电型改变防止结构是导入了氮的上述第1多晶半导体层。
本发明的第5方面所述的薄膜晶体管，其上述第1多晶半导体层和上述第2多晶半导体层通过在上述绝缘膜上形成的开口部直接连接，上述导电型改变防止结构是在上述第2多晶半导体层上先于上述绝缘膜形成的第1导电型的第3多晶半导体层。
本发明的第6方面所述的薄膜晶体管，其上述第1多晶半导体层和上述第2多晶半导体层通过在上述绝缘膜上形成的开口部直接连接，上述第1多晶半导体层备有与上述沟道层连接的部分附近的杂质浓度比其它部分低的偏置部，上述导电型改变防止结构是通过注入第1导电型杂质的离子而使该杂质浓度达到1～50×1018cm-3的上述偏置部。
本发明的第7方面所述的薄膜晶体管，其上述第1多晶半导体层和上述第2多晶半导体层通过第1导电型的第3多晶半导体层进行导电性地连接，该第1导电型的第3多晶半导体层的至少一部分被嵌入贯穿上述第1多晶半导体层和上述绝缘膜形成的开口部，上述导电型改变防止结构是通过过剩地注入第1导电型杂质的离子而达到具有比上述第2多晶半导体层的杂质浓度高的杂质浓度的上述第3多晶半导体层。
本发明的第8方面所述的薄膜晶体管是一种备有在绝缘膜上形成的确定沟道层的源·漏层之一的第1导电型的第1多晶半导体层，以及在上述绝缘膜内形成的与上述第1多晶半导体层导电性连接的第2导电型的第2多晶半导体层的薄膜晶体管，实际上通过延长从上述第2多晶半导体层表面到上述沟道层和上述第1多晶半导体层的边界的边界间距离，防止第2导电型杂质从上述第2多晶半导体层进入上述第1多晶半导体层所引起的导电型的改变。
本发明的第9方面所述的薄膜晶体管，其上述第1多晶半导体层和上述第2多晶半导体层通过第1导电型的第3多晶半导体层进行导电性地连接，该第1导电型的第3多晶半导体层的至少一部分被嵌入贯穿上述第1多晶半导体层和上述绝缘膜形成的开口部，在上述绝缘膜上形成凹凸部，通过延长上述第1多晶半导体层的形成长度，实际上延长上述边界间距离。
本发明的第10方面所述的薄膜晶体管是一种备有在绝缘膜上形成的确定沟道层的源·漏层之一的第1导电型的第1多晶半导体层，以及在上述绝缘膜内形成的与上述第1多晶半导体层导电性连接的第2导电型的第2多晶半导体层的薄膜晶体管，它备有防止第2导电型杂质从上述第2多晶半导体层进入上述第1多晶半导体层的杂质扩散防止结构。
本发明的第11方面所述的薄膜晶体管，其上述杂质扩散防止结构是阻挡上述第2导电型杂质进入的扩散阻挡层，上述扩散阻挡层是至少在上述第2多晶半导体层上形成的膜厚为1～10nm的氮化硅膜或0.5～5nm的氧化硅膜。
本发明的第12方面所述的薄膜晶体管，其上述杂质扩散防止结构是阻挡上述第2导电型杂质进入的扩散阻挡层，上述扩散阻挡层是至少在上述第2多晶半导体层上形成的氮化钛膜。
本发明的第13方面所述的薄膜晶体管，其上述杂质扩散防止结构是阻挡上述第2导电型杂质进入的扩散阻挡层，上述扩散阻挡层是至少在上述第2多晶半导体层上形成的其表面为TiSiN合金层的钛硅化合物膜。
本发明的第14方面所述的薄膜晶体管的制造方法是一种备有在绝缘膜上形成的确定沟道层的源·漏层之一的第1导电型的第1多晶半导体层，以及在上述绝缘膜内形成的与上述第1多晶半导体层导电性连接的第2导电型的第2多晶半导体层的薄膜晶体管的制造方法，它包括：贯穿上述第1多晶半导体层和上述绝缘膜形成到达上述第2多晶半导体层表面的开口部的工序(a)；至少在上述开口部的壁面和表面上用溅射法形成钛膜的工序(b)；用灯退火法使在上述开口部内露出的上述第1多晶半导体层表面及在上述开口部的底部露出的上述第2多晶半导体层表面成为硅化物、使上述钛膜成为硅化物的工序(c)；用氨水将未成为硅化物的上述钛膜除去的工序(d)；以及通过在氨气氛中进行退火，将成为硅化物的上述钛膜变成表面构成TiSiN合金层的钛硅化合物膜的工序(e)。
本发明的第15方面所述的薄膜晶体管的制造方法是一种备有在绝缘膜上形成的规定沟道层的源·漏层之一的第1导电型的第1多晶半导体层，以及在上述绝缘膜内形成的与上述第1多晶半导体层导电性连接的第2导电型的第2多晶半导体层的薄膜晶体管的制造方法，它包括：在上述第2多晶半导体层上形成钛硅化合物层的工序(a)；上述钛硅化合物层形成到达第2多晶半导体层的表面的开口部的工序(b)；以及通过在氨气氛中进行退火，将在上述开口部的底部露出的上述钛硅化合物膜变成表面构成TiSiN合金层的钛硅化合物膜的工序(c)。
图1是说明实施形态1的半导体装置的结构的断面图。
图2是说明TFT的结构的俯视图。
图3是说明实施形态1的半导体装置的制造工序的图。
图4是说明实施形态1的半导体装置的制造工序的图。
图5是说明实施形态1的半导体装置的制造工序的图。
图6是说明实施形态1的半导体装置的制造工序的图。
图7是说明实施形态1的半导体装置的制造工序的图。
图8是说明实施形态1的半导体装置的制造工序的图。
图9是说明实施形态2的半导体装置的结构的断面图。
图10是说明实施形态3的半导体装置的制造工序的图。
图11是说明实施形态4的半导体装置的结构的断面图。
图12是说明实施形态4的半导体装置的制造工序的图。
图13是说明实施形态4的半导体装置的制造工序的图。
图14是说明实施形态5的半导体装置的结构的断面图。
图15是说明实施形态5的半导体装置的制造工序的图。
图16是说明实施形态5的半导体装置的制造工序的图。
图17是漏偏置部的硼浓度和泄漏电流的关系曲线图。
图18是说明实施形态6的半导体装置的结构的断面图。
图19是说明实施形态6的半导体装置的制造工序的图。
图20是说明实施形态6的半导体装置的制造工序的图。
图21是说明实施形态6的半导体装置的变形例的制造工序的图。
图22是说明实施形态6的半导体装置的变形例的制造工序的图。
图23是说明实施形态6的半导体装置的变形例的结构的断面图。
图24是说明实施形态6的半导体装置的变形例的制造工序的图。
图25是说明实施形态6的半导体装置的变形例的结构的断面图。
图26是说明实施形态6的半导体装置的变形例的制造工序的图。
图27是说明实施形态6的半导体装置的变形例的结构的断面图。
图28是说明实施形态6的半导体装置的变形例的制造工序的图。
图29是说明实施形态6的半导体装置的变形例的结构的断面图。
图30是说明实施形态6的半导体装置的应用状态的图。
图31是说明实施形态7的半导体装置的结构的断面图。
图32是说明实施形态7的半导体装置的变形例的制造工序的图。
图33是说明实施形态7的半导体装置的变形例的结构的断面图。
图34是说明实施形态7的半导体装置的变形例的制造工序的图。
图35是说明实施形态7的半导体装置的变形例的制造工序的图。
图36是说明实施形态8的半导体装置的结构的断面图。
图37是说明实施形态9的半导体装置的结构的断面图。
图38是说明实施形态9的半导体装置的变形例的结构的断面图。
图39是说明实施形态10的半导体装置的结构的断面图。
图40是说明实施形态10的半导体装置的变形例的结构的断面图。
图41是说明实施形态10的半导体装置的变形例的结构的断面图。
图42是说明实施形态11的半导体装置的结构的断面图。
图43是说明实施形态11的半导体装置的变形例的结构的断面图。
图44是说明实施形态11的半导体装置的变形例的结构的断面图。
图45是说明实施形态11的半导体装置的变形例的结构的断面图。
图46是说明实施形态12的半导体装置的结构的断面图。
图47是说明实施形态13的半导体装置的结构的断面图。
图48是说明实施形态13的半导体装置的变形例的结构的断面图。
图49是说明实施形态13的半导体装置的变形例的结构的断面图。
图50是说明实施形态13的半导体装置的变形例的结构的断面图。
图51是说明实施形态14的半导体装置的结构的断面图。
图52是说明实施形态14的半导体装置的变形例的结构的断面图。
图53是说明实施形态14的半导体装置的变形例的结构的断面图。
图54是说明实施形态14的半导体装置的变形例的结构的断面图。
图55是说明实施形态15的半导体装置的结构的断面图。
图56是说明实施形态15的半导体装置的制造工序的说明图。
图57是说明实施形态15的半导体装置的变形例的结构的断面图。
图58是说明实施形态15的半导体装置的变形例的结构的断面图。
图59是说明实施形态15的半导体装置的变形例的结构的断面图。
图60是说明实施形态16的半导体装置的结构的断面图。
图61是说明实施形态16的半导体装置的制造工序的图。
图62是说明实施形态16的半导体装置的变形例的结构的断面图。
图63是说明实施形态17的半导体装置的结构的断面图。
图64是说明实施形态17的半导体装置的结构的断面图。
图65是TFT的泄漏电流、拴的电阻率与拴中的磷浓度的关系曲线图。
图66是说明实施形态19的半导体装置的制造工序的说明图。
图67是说明实施形态19的半导体装置的制造工序的说明图。
图68是说明现有的半导体装置的结构的断面图。
图69是说明现有的半导体装置的制造工序的图。
图70是说明现有的半导体装置的制造工序的图。
图71是说明现有的半导体装置的制造工序的图。
图72是说明现有的半导体装置的制造工序的图。
图73是说明现有的半导体装置的制造工序的图。
图74是说明现有的半导体装置中的磷的活动情况的图。
图75是说明由热处理引起的杂质的扩散状态的图。
图76是说明由磷的扩散引起的TFT的泄漏电流特性的曲线图。
<实施形态1>
TFT(THIN FILM TRANSISTOR)的电气特性的异常的原因在于来自衬垫层的磷的扩散引起的P型漏极的硼的补偿，解决这个问题的方法之一可以是设置导电型改变防止结构，以便即使磷扩散进来也不补偿硼。
以下，作为导电型改变防止结构，说明备有硼也和磷同时扩散到漏极中的结构的TFT。
<1-1.装置结构>
作为本发明的实施形态1，用图1及图2说明TFT101的结构。在下面所述中关于TFT全部是以P沟型TFT来说明的，但不言而喻，本发明也能适用于N沟道型TFT。
图1表示TFT101的断面结构，图2是沿箭头方向所看到的图1的俯视图。沿图2中的A-A’线的断面图相当于图1，但在图2中，主要是表示结构，所以即使本来看不到的结构也用实线表示。
在图1中，在硅基板1上形成第1氧化膜2，在第1氧化膜2上有选择地形成N型多晶硅的衬垫层3。而且形成第2氧化膜4，以便覆盖第1氧化膜2和衬垫层3。
可将第1氧化膜2及第2氧化膜4统称为绝缘膜，衬垫层3可看作是在该绝缘膜内形成的。在以后所述的实施形态中也一样。
在第2氧化膜4的上部形成TFT主要部分11。TFT主要部分11由漏极6(第1多晶半导体层)、沟道7、源极8、在沟道7上形成的栅氧化膜9及在其上面形成的栅极10。
漏极6、沟道7、源极8是在第2氧化膜4的表面上由多晶硅呈一整体形成的。漏极6通过到达衬垫层3的上表面形成的接触孔5而与衬垫层3连接。而且，在位于接触孔5(开口部)的底部的衬垫层3上形成硼注入区BR。
如图2所示，接触孔5的俯视形状呈矩形，嵌在其中的漏极6的俯视形状也呈矩形。
<1-2.特征性的作用效果>
如上所述，在TFT101中，由于在位于接触孔5的底部的衬垫层3上形成硼注入区BR，所以漏极6与硼注入区BR相连接。因此，在以后的制造工序中进行热处理时，硼与磷同时扩散，所以磷和硼进入漏极6，即使漏极6内的硼被磷补偿，由于从衬垫层3进来的硼的作用而使漏极6保持P型，能防止漏极6的N型化。
衬垫层3中的硼注入区BR中的硼的浓度必须达到衬垫层3中的磷的浓度和漏极6中所必要的硼浓度的合计值左右。
<1-3.制造方法>
其次，用图3～图8说明TFT101的制造方法。首先，用CVD法或热氧化法在硅基板1上形成第1氧化膜2。其次，用CVD法在第1氧化膜2上形成多晶硅膜。这时，一边将磷添加到CVD气体中，一边进行淀积，形成掺磷多晶硅膜即N型多晶硅膜。
其次，通过照相制版和刻蚀(即光刻)，将该掺磷多晶硅膜加工成规定的图形，如图3所示，形成衬垫层3。
其次，在图4所示的工序中，用CVD法在第1氧化膜2和衬垫层3上形成第2氧化膜4，再在它上面形成规定的抗蚀剂图形13，通过光刻形成到达衬垫层3的表面的接触孔5。
然后，在图5所示的工序中，将抗蚀剂图形13作为掩模用离子注入法在整个面上注入硼，有选择地形成硼注入区BR，然后将抗蚀剂图形13除去。另外，也可以不使用抗蚀剂图形13，而将第2氧化膜4作为掩模进行硼注入。
硼的注入量这样确定，例如，衬垫层3的厚度100nm、磷浓度为1×1020cm-3时，硼的注入量为2×1015cm-2以上。
其次，在图6所示的工序中，用CVD法淀积不含杂质的多晶硅膜，通过光刻加工成规定的图形，形成TFT层60。在以后的工序中，TFT层60是构成漏极6、沟道7、源极8的层。
其次，用CVD法在TFT层60及第2氧化膜4上依次淀积多晶硅膜。该多晶硅膜是一边将磷添加到CVD气体中，一边进行淀积的，所以形成掺磷多晶硅膜。
然后，将在规定位置形成的抗蚀剂图形12作为掩模，通过光刻将这些膜加工成规定的图形，如图7所示，形成栅极10及其下面的栅氧化膜9。
其次，在图8所示的工序中，在保留了抗蚀剂图形12的状态下，用离子注入法全面地注入硼，在图7所示的TFT层60中，将未被抗蚀剂图形12覆盖的部分形成P型多晶硅膜，将沟道7夹在中间，形成P型的源极8及漏极6。然后，将抗蚀剂图形1 2除去，获得具有P型的漏极6连接着P型的硼注入区BR的结构的TFT101。
实际的TFT具有更复杂的结构，在漏极6、源极8、栅极10的上部形成绝缘层，在其上面有布线层，但为了简单起见，而将它们省略。
<实施形态2>
作为防止来自N型的衬垫层的磷的扩散引起的漏极的N型化的方法之一，可以采取预先提高漏极中的硼浓度的方法。
即，可以使漏极部含有即使磷扩散进来也不会被它补偿的浓度的硼。例如，衬垫层3中的磷浓度为1×1020cm-3时，使漏极6中的硼浓度为2×1020cm-3以上即可。
用图9说明提高漏极中的硼浓度的工序。图9表示在本发明的实施形态1中，接着图3及图4说明过的工序进行图6～图8说明过的工序之后的工序。
如图9所示，在源极8及栅极10的上部形成抗蚀剂图形14，将该抗蚀剂图形14作为掩模，再将硼离子注入漏极6，从而获得漏极6的硼浓度比本来需要的浓度高的TFT102。在图6所示的TFT层60中的膜厚为100nm时，硼的注入量为2×1015cm-2以上即可。如果欲用相同的注入能量而使注入深度浅一些，则可注入相同量的BF2离子。
在图9中，在源极8及栅极10的上部形成抗蚀剂图形14，使源极8及栅极10中的硼浓度不增大，但即使源极8中的硼浓度高，如果源-漏间的击穿电压的下降等不会成问题的话，也可以不设抗蚀剂图形14而进行硼注入。
即，在源极、漏极的制造工序中，由于可以增大硼的注入量，所以能简化工序。
<实施形态3>
作为防止来自N型的衬垫层的磷的扩散引起的漏极的N型化的方法之一，有将氮导入漏极中抑制磷的扩散的方法。
将氮导入单晶硅后单晶硅中的杂质的扩散被抑制的报告发表在″1995 Symposium on VLSI Technology Digest of Technical Papersp19～p20″中。
因此，在漏极6的制造工序中，将氮导入了漏极6中。以下，用图10说明导入氮的工序。图10示出接着图3及图4说明过的工序进行图6～图8说明过的工序之后的工序。
在图10中，在将抗蚀剂图形12保留在栅极10上的状态下，用离子注入法全面地注入氮离子。氮离子的注入量为1～10×1015cm-2，注入后为了氮的活化而增加700℃以上的热处理，得到TFT103。
本发明者等人的实验表明，一般在多晶硅中由于存在许多结晶缺陷，而使杂质的扩散加速，但导入氮之后，补偿了多晶硅中的结晶缺陷，，所以杂质的扩散被抑制。
因此，即使衬垫层3中的磷扩散而进入漏极6中，但在漏极6中的扩散被抑制，能防止漏极6被N型化。另外，在以后的制造工序中的热处理不仅使衬垫层3中的磷扩散，而且也使漏极6中的硼扩散，从而使浓度减小，但由于漏极中的氮的存在，硼的扩散被抑制，所以能保持高浓度。
在用图10进行的说明中，给出了在注入硼之后注入氮的例子，但也可以在注入氮之后注入硼。
在本发明的实施形态1中，也可以采用这样的结构，也就是接着图3说明的衬垫层3的形成工序，将氮全面注入衬垫层3，抑制衬垫层3中的磷扩散，防止磷进入漏极6。也可以往漏极6及衬垫层3中都注入氮。
还可以不往衬垫层3中全面注入氮，而是在位于接触孔5的底部的衬垫层3中形成氮注入区。这样的工序在本发明的实施形态1中，在用图5说明的形成硼注入区BR的工序中，由于只是使用氮离子代替硼离子，故其说明从略。
除了氮之外，使用氟或氯等也能抑制磷和硼的扩散。
作为将氮导入漏极6或衬垫层3中的方法，不只限于以上说明的离子注入法，也可在形成由漏极6或衬垫层3构成的多晶硅膜时通过添加氨(NH3)气等进行。
<实施形态4>
<4-1.装置结构>
作为防止来自N型的衬垫层的磷的扩散引起的漏极的N型化的方法之一，也可以在N型的衬垫层上形成P型的衬垫层。以下说明其具体结构。
图11示出了具有2层结构的衬垫层的TFT104。在图11中，在硅基板1上形成第1氧化膜2，在第1氧化膜2上有选择地形成N型多晶硅第1衬垫层301(第2多晶硅半导体层)，在该第1衬垫层301上形成P型多晶硅第2衬垫层302(第3多晶硅半导体层)。
然后，通过到达第2衬垫层302的上表面形成的接触孔5形成漏极6，以便连接到衬垫层302上。此外，与用图1说明的TFT101同样的结构标以相同的符号，重复说明从略。
<4-2.特征性的作用效果>
如上所述，在TFT104中，衬垫层形成2层结构，漏极6连接着P型的第2衬垫层302。因此在以后的制造工序中进行热处理时，来自第1衬垫层301的磷和来自第2衬垫层3的硼同时扩散，磷和硼都进入漏极6内。因此，漏极6内的硼即使被磷补偿，借助于从第2衬垫层302进来的硼，漏极6能保持P型。
<4-3.制造方法>
其次，用图12及图13说明TFT104的制造方法。首先，在图12所示的工序中，用CVD法在第1氧化膜2上形成厚度为50nm的多晶硅膜。这时，一边将磷添加到CVD气体中，一边进行淀积，形成掺磷多晶硅膜311。
其次，用CVD法在该掺磷多晶硅膜311上淀积50nm不掺杂的多晶硅膜，然后用离子注入法将硼离子只注入该多晶硅膜中，形成掺硼多晶硅膜321。其注入量为1×1015cm-2左右。
其次，在图13所示的工序中，通过照相制版和刻蚀(光刻)，将图12中的掺磷多晶硅膜311和掺硼多晶硅膜321加工成规定的图形，获得在第1衬垫层301上形成了第2衬垫层302的2层结构的衬垫层。以后的工序与TFT101的制造工序大致相同，故其说明从略。
<实施形态5>
<5-1.装置结构>
作为降低TFT的截止电流的方法，提出了将杂质浓度比漏极低的偏置部设在漏极和沟道之间的漏偏置结构的TFT。图14示出了漏偏置结构的TFT105的断面图。
如图14所示，在于氧化膜4的上部形成的TFT主要部分11中，漏极6不直接连接沟道7，偏置部DO夹在漏极6和沟道7之间。此外，关于与用图1说明的TFT101同样的结构标以相同的符号，重复说明从略。
通过这样设置偏置部DO，将漏极6和栅极10之间的距离加大，减弱两电极之间的电场，降低TFT的泄漏电流(截止电流)。在P沟道型TFT上按P型形成偏置部DO，为了使电场强度最小，同时也降低电阻，其杂质浓度通常设定在1～10×1017cm-3左右。
<5-2.制造方法>
其次，用图15及图16说明TFT105的制造方法。接着图3及图4说明过的工序，进行用图6及图7说明过的工序，然后将栅极10的上部及TFT层60中应成为偏置部DO的部分的上部覆盖起来形成抗蚀剂图形15。
然后，在图15所示的工序中，将抗蚀剂图形15作为掩模，用离子注入法将硼离子按1×1015cm-2注入TFT层60中，形成P型的源极8及漏极6。如果TFT层60的厚度为100nm，则TFT层60中的杂质浓度为1×1020cm-3。
其次，在图16所示的工序中，将抗蚀剂图形15除去后，将栅极10作为掩模，用离子注入法按5×1012cm-2的密度将硼离子注入图15中的TFT层60中，形成杂质浓度为5×1017cm-3的偏置部DO。
这样，偏置部DO中的杂质浓度通常设定为1～10×1017cm-3，但该浓度不足以防止由从衬垫层3扩散的磷引起的漏极6的N型化。这时，如果提高偏置部DO中的杂质浓度，则容易推测出可防止N型化。但不容易确定同时满足漏极6和栅极10之间的电场的减弱及阻值降低的条件的杂质的浓度。可是，本发明者得到了满足这些条件的杂质浓度。
图17表示偏置部DO中的硼浓度和TFT的泄漏电流的关系。在图17中，特性曲线A表示没有来自衬垫层的磷扩散时，即没有衬垫层、发生泄漏电流的主要原因是由图16中的漏极6和栅极10之间的电场引起时的特性。另一方面，特性曲线B表示有来自衬垫层的磷扩散时的特性。
由图17可知，在特性曲线A上存在使泄漏电流为最小的硼浓度(图中用点X表示)，其值为1～10×1017cm-3。可是在特性曲线B上，泄漏电流随着硼浓度的增加而减小。如上所述，这是由于硼补偿了扩散的磷所致。
这里，偏置部DO中的浓度必须比漏极6中的浓度低，而且必须尽可能抑制泄漏电流。以往不容易确定满足两者的硼浓度，但如图17所示，求出曲线A及B，同时记下两者，能获得偏置部DO中的杂质浓度的最佳值。
即，特性曲线A及B的交点(图中用点Y表示)处的浓度是泄漏电流最小的硼浓度。该值比无磷扩散时的最佳浓度高，随衬垫层3中的磷浓度和接触距离的不同而不同，约为1～50×1018cm-3。
<5-2.特征性的作用效果>
如上所述，在漏偏置结构的、可有来自衬垫层3的磷扩散的TFT105中，设定偏置部DO中的杂质浓度比无磷扩散时的最佳浓度高，能防止由磷扩散引起的漏极6的N型化。而且，这时的偏置部DO中的杂质浓度可以根据无来自衬垫层的磷扩散时的特性曲线和有来自衬垫层的磷扩散时的特性曲线的交点来求得。
<实施形态6>
<6-1.装置结构>
在以上说明的本发明的实施形态1～5中，以使TFT的漏极直接连接衬垫层而使两者达到导电性连接的所谓直接接触方式的TFT为例进行了说明，但也可以通过用多晶硅形成的拴进行TFT的漏极和衬垫层的导电性连接。将这种方式称为拴接触方式。以下说明防止漏极N型化的拴接触方式的TFT的结构。
图18示出了拴接触方式的TFT106的断面结构。在图18中，在硅基板1上形成第1氧化膜2，在第1氧化膜2上有选择地形成多晶硅的衬垫层3。然后形成第2氧化膜4，以便覆盖第1氧化膜2和衬垫层3。
在第2氧化膜4的上部形成TFT主要部分11。TFT的主要部分11由漏极6、沟道7、源极8、在沟道7上形成的栅氧化膜9及在其上面形成的栅极10来构成。
漏极6、沟道7、源极8是在第2氧化膜4的表面上由多晶硅呈一整体形成的。另外，形成第3氧化膜16，以便覆盖TFT主要部分11。
然后，贯穿第3氧化膜16、漏极6、第2氧化膜4的规定位置且到达衬垫层3的上表面形成接触孔51，将用P型多晶硅形成的拴17(第3多晶半导体层)嵌入该接触孔51内。
拴17有被嵌入接触孔51内的脚部和在第3氧化膜16上形成的头部，其断面呈I形。而且，脚部的底部与衬垫层3的上表面接触，其侧面部与漏极6接触，所以漏极6和衬垫层3被导电性地连接起来。
其杂质浓度设定得比衬垫层3的磷浓度高，例如是磷浓度的2倍以上。
<6-2.制造方法>
其次，用图19及图20说明TFT106的制造方法。首先说明到图19所示的构成为止的工序。用CVD法或热氧化法在硅基板1上形成第1氧化膜2。其次，用CVD法在第1氧化膜2上形成多晶硅膜。这时，一边将磷添加到CVD气体中，一边进行淀积，形成掺磷多晶硅膜。
其次，通过照相制版和刻蚀(光刻)，将该掺磷多晶硅膜加工成规定的图形，形成N型的衬垫层3。其次，用CVD法在第1氧化膜2和衬垫层3上形成第2氧化膜4，用不掺杂的CVD法在其上面淀积多晶硅膜，通过光刻加工成给定的图形，形成TFT层60。TFT层60是在以后的工序中构成漏极6、沟道7、源极8的层。
其次，用CVD法在TFT层60及第2氧化膜4上依次淀积氧化膜、多晶硅膜。该多晶硅膜是一边将磷添加到CVD气体中，一边淀积而成的，构成掺磷多晶硅膜。
然后，将在规定的位置形成了这些膜的抗蚀剂图形作为掩膜，通过光刻加工成给定的图形，形成栅极10及其下面的栅氧化膜9。
其次，在保留了上述抗蚀剂图形的状态下，用离子注入法全面地注入硼，在TFT层60中，将未被上述抗蚀剂图形覆盖的部分形成P型多晶硅膜，将沟道7夹在中间，形成P型的源极8及漏极6，制成TFT主要部分11。
然后，在TFT主要部分11上形成第3氧化膜16后，通过光刻将第3氧化膜16、漏极6、第2氧化膜4的规定位置贯穿而达到衬垫层3的上表面形成接触孔51，获得图19所示的结构。
其次，在图20所示的工序中，用CVD法在第3氧化膜16的全部表面上及接触孔51内淀积不掺杂的多晶硅膜之后，用离子注入法全面注入硼离子，形成掺硼多晶硅膜171。
也可以一边将硼添加到CVD气体中，一边淀积，在第3氧化膜16的全部表面上及接触孔51内形成掺硼多晶硅膜171。
如果接触孔51的直径为400nm，将多晶硅膜171的厚度淀积到200nm以上，则能用掺硼多晶硅膜171将接触孔51完全填满。
然后，用离子注入法在掺硼多晶硅膜171的规定位置即拴17的形成位置有选择地注入硼离子，使该部分的杂质浓度比衬垫层3的磷浓度高，例如是磷浓度的2倍以上，然后通过光刻将掺硼多晶硅膜171加工成规定的图形，形成图18所示的具有呈T形的拴17的TFT106。
<6-3.特征性的作用效果>
在图18中，从衬垫层3扩散的硼通过拴17也能扩散到漏极6内，但将硼导入拴17时，使其浓度比衬垫层3中的磷浓度高，例如是磷浓度的2倍以上，则即使磷扩散进来，也能防止全部硼被它补偿，能防止磷扩散到漏极6内。
使从衬垫层3的表面至漏极6的下表面的距离(以下称拴高度)越大，避免来自衬垫层3的磷的扩散产生的影响的效果越好。例如使拴高度为1 00n m左右就十分有效。
采用拴接触方式时，能容易地进行以下说明的结构的变更。
<6-4.变形例1>
在上述的TFT106中，用专用的掺硼多晶硅膜形成了拴17，但若用与栅极10相同导电型的多晶硅膜形成拴17，且用栅氧化膜9代替第3氧化膜16时，能减少多晶硅膜的制造工序，能使工序简化。
但这时为了抑制来自衬垫层3的磷的扩散产生的影响，必须用P型多晶硅形成栅极。
以下用图21及22说明制造方法。直至图21所示的形成第2氧化膜4的工序与用图19说明过的TFT106的制造方法相同，重复说明从略。
用不掺杂的多晶硅在第2氧化膜4上形成TFT层60(未图示)后，将在TFT层60的规定的位置(即在沟道7上)形成的抗蚀剂图形作为掩膜，通过光刻加工成给定的图形，在保留了该抗蚀剂图形的状态下，用离子注入法全面地注入硼，在TFT层60中，将未被抗蚀剂图形覆盖的部分形成P型多晶硅膜，将沟道7夹在中间，形成P型的源极8及漏极6。
然后，在图21所示的工序中，全面形成氧化膜91后，通过光刻贯穿氧化膜91、漏极6、第2氧化膜4的规定位置，形成到达衬垫层3的上表面的接触孔51。
其次，在图22所示的工序中，用CVD法在氧化膜91的全部表面及接触孔51内淀积不掺杂的多晶硅膜后，用离子注入法全面地注入硼离子，形成掺硼多晶硅膜171。
然后，用离子注入法在掺硼多晶硅膜171的规定位置即拴17的形成位置有选择地注入硼离子，使该部分的杂质浓度比衬垫层3的磷浓度高，例如是磷浓度的2倍以上，然后通过光刻将掺硼多晶硅膜171及氧化膜91加工成规定的图形，形成图23所示的TFT107，在该TFT107中用P型多晶硅形成了栅10A和拴17。
<6-5.变形例2>
在上述的TFT107中，用P型多晶硅形成栅10A。在N型多晶硅和P型多晶硅的情况下，功函数不同，用N型多晶硅作栅极时，与用P型多晶硅作栅极时相比，TFT的阈值电压向正向移动。即阈值电压升高。在不允许升高的情况下，在同一工序中形成的多晶硅膜必须使栅极为N型，拴为P型。
用图24及图25说明这时的制造方法。图24所示的直至形成掺硼多晶硅膜171的工序与用图21及图22说明过的TFT107的制造工序相同。
在图24所示的工序中，在掺硼多晶硅膜171的拴形成区域即在接触孔51及其周边的上部形成抗蚀剂图形18，将该抗蚀剂图形18作为掩模，用离子注入法注入磷离子。这时，通过以掺硼多晶硅膜171中的硼浓度的2倍例如2×1015cm-2的密度注入，能补偿未被抗蚀剂图形18覆盖的部分即应成为栅极10的部分的硼而N型化。
然后将抗蚀剂图形18除去后，用离子注入法在掺硼多晶硅膜171的规定位置即拴17的形成位置有选择地注入硼离子，使该部分的杂质浓度比衬垫层3的磷浓度高，例如是磷浓度的2倍以上，然后通过光刻将掺硼多晶硅膜171及被N型化了的部分，以及氧化膜91加工成规定的图形，形成图25所示的有N型多晶硅的栅10和P型多晶硅的拴17的TFT108。
<6-6.变形例3>
在上述的TFT108中，栅极10是N型多晶硅，拴17是P型多晶硅，为此而形成P型多晶硅膜，必须有使应成为栅10的部分N型化的工序。可是如果用N型多晶硅形成拴，则能简化工序。以下用图26及图27说明该结构及制造方法。图26所示的直至形成氧化膜91的工序与用图21及图22说明过的TFT107的制造工序相同。
通过光刻贯穿氧化膜91、漏极6、第2氧化膜4的规定位置，形成到达衬垫层3的上表面的接触孔51。
然后，如图26所示，用CVD法在氧化膜91的全部表面及接触孔51内，形成掺硼多晶硅膜171A。这时，掺硼多晶硅膜171A的厚度比接触孔51的开口尺寸薄很多，例如为接触孔51的开口尺寸的4分之1左右。因此，掺硼多晶硅膜171A沿接触孔51的内表面形成，并不是将接触孔51填满。
其次，通过各向异性的干式刻蚀只在接触孔51的侧壁上保留掺硼多晶硅膜171A，如图27所示，形成P型多晶硅侧壁PW(第4多晶半导体层)。
其次，用CVD法在氧化膜91的全部表面及接触孔51内、以及P型多晶硅侧壁PW的内侧形成含磷的掺磷多晶硅膜后，通过光刻将该掺磷多晶硅膜及氧化膜91加工成规定的图形，形成与图27所示的栅极10相同的有N型多晶硅的拴17B的TFT109。
这样，由于能用相同的N型多晶硅形成栅极10和拴17B，所以能减少多晶硅膜的制造工序，能使工序简化。另外，由于P型多晶硅侧壁PW夹在漏极6和拴17B之间，所以伴随来自拴17B的磷的扩散，硼也扩散，所以能降低漏极6的N型化。
如果在接触孔的侧壁上形成的是P型多晶硅侧壁PW，则在用图18说明过的TFT106中，如果形成P型多晶硅侧壁PW，那么也可以不用P型多晶硅、而用N型多晶硅形成拴17。
另外，也可以不在接触孔的侧壁一面上形成P型多晶硅侧壁PW，而是用离子注入法将硼注入在接触孔内露出的漏极6中，将该部分构成硼浓度高的P型半导体区域(半导体区域)，能补偿从N型多晶硅的拴17B扩散的磷。
这时，使注入角度相对于水平面构成规定的角度，一边倾斜旋转一边注入硼。该角度要考虑接触孔51的开口尺寸及漏极6的形成深度后再作决定。注入密度约为1～10×1015cm-2。这时，如果是P型杂质，则不限于硼。
<6-7.变形例4>
在图25所示的TFT108中，完全用P型多晶硅形成了拴17，但也可将与衬垫层接触的部分制成N型的，以下用图28说明其制造方法。图28所示的直至形成氧化膜91的工序与用图21及图22说明过的TFT107的制造工序相同。
在图28所示的工序中，用CVD法在氧化膜91的全部表面及接触孔51内淀积含磷的掺磷多晶硅膜172，使其厚度例如为100nm。
然后，在掺磷多晶硅膜172的栅形成区即应成为栅极10的部分及其周边形成抗蚀剂图形19，将该抗蚀剂图形19作为掩模，用离子注入法注入硼离子。这时，如果调整硼离子的注入能量进行注入，以便使离子的行程达不到漏极6和衬垫层3的接触部分，则能形成与漏极6和直至衬垫层3接触部分的上部为P型多晶硅、其下部与衬垫层3接触的部分附近为N型多晶硅的拴17C(参照图29)。
这时硼离子的注入能量虽然还与拴17C的高度有关，但可设的为30～80keV。
然后将抗蚀剂图形19除去后，通过光刻将掺磷多晶硅膜172及被P型化了的部分加工成规定的图形，形成图29所示的具有N型多晶硅的栅极10及由上部为P型多晶硅部PP、下部为N型多晶硅部NP构成的拴17C的TFT110。
这样构成的拴17C在下述的情况下是必要的，即当拴17C的下部与在硅基板1上形成的N型扩散层接触时是必要的。
图30示出了其结构，在图30中，在硅基板1的表面内形成N型扩散层ND，拴17C的N型多晶硅部NP贯穿第1氧化膜2而与N型扩散层ND接触。在这种情况下，如果拴是P型的，则在与N型扩散层ND之间就会形成不想要的寄生PN结，但由于下部是N型多晶硅，所以能防止寄生PN结的形成。
N型扩散层ND是在硅基板1上形成的晶体管等器件的一部分，但为了简单起见而将其它结构省略了。
<实施形态7>
<7-1.装置结构>
在本发明的实施形态6中，说明了将接触孔完全填满，通过其断面呈T形的拴，进行漏极和衬垫层之间的导电性连接，但根据接触孔的大小，有时也使用不将接触孔完全填满的拴。
图31示出了使用U形拴的拴接触方式的TFT111的断面结构。在图31中，贯穿第3氧化膜16、漏极6、第2氧化膜4的规定位置而到达衬垫层3的上表面形成接触孔52，用P型多晶硅形成的断面形状呈U形的拴21被嵌入该接触孔52中。
拴21沿接触孔52的内壁面形成，其中央部凹陷。这是因为接触孔52的开口尺寸比拴21的厚度的2倍还大，所以不能将接触孔52完全填满的缘故。
拴21的底部与衬垫层3的上表面接触，其侧面部与漏极6接触，所以漏极6及衬垫层3被导电性地连接起来。
而且其杂质浓度比衬垫层3中的磷浓度大，例如设定在磷浓度的2倍以上。
其它结构与用图18说明过的TFT106相同，且标以相同的符号，重复说明从略。另外，其制造方法及特征性的作用效果也与TFT106相同，说明从略。
<7-2.变形例1>
在以上说明的TFT111中，如果只使拴21上与衬垫层3接触的部分N型化，则即使拴21的下部与在硅基板1上形成的N型扩散层接触时，也能防止在与N型扩散层之间形成不想要的寄生PN结。
以下，用图32及图33说明其制造方法。图32所示的直至形成第3氧化膜16的工序与用图19说明过的TFT106的制造工序相同。
通过光刻贯穿第3氧化膜16、、漏极6、第2氧化膜4的规定位置，形成到达衬垫层3的上表面的接触孔52。
然后，用CVD法在第3氧化膜16的全部表面及接触孔52内淀积掺磷多晶硅膜172，使其厚度例如为100nm。
然后，用离子注入法将硼离子注入掺磷多晶硅膜1 72中。
这时，如果从垂直方向注入，则与衬垫层3接触的部分也注入了硼而被P型化，从而不能获得作为目的的作用效果。因此，如图32所示，使注入角度相对于水平面构成规定的角度，从倾斜方向注入硼。该角度要考虑接触孔52的开口尺寸及漏极6的形成深度(或N型多晶硅部NP的形成深度)后再作决定，以便使沿接触孔52的内壁形成的掺磷多晶硅膜172呈阴性，且不注入与衬垫层3接触的部分附近。该角度在10度至60度的范围内。
然后，通过光刻将掺磷多晶硅膜172和被P型化了的部分加工成规定的图形，如图33所示，形成具有由下部为N型多晶硅部NP、上部为P型多晶硅部PP构成的拴21A的TFT112。
<7-3.变形例2>
作为只使断面形状呈U形的拴上与衬垫层接触的部分N型化的方法还有下述的万法。
以下用图34及图35说明其制造方法。图34所示的直至形成掺磷多晶硅膜172的工序与用图32说明过的TFT112的制造工序相同。另外，掺磷多晶硅膜172经过了光刻加工。
在图34所示的工序中，用CVD法形成氧化膜41，以便覆盖第3氧化膜16及掺磷多晶硅膜172。
然后，在图35所示的工序中，通过对氧化膜41进行各向异性刻蚀，只在掺磷多晶硅膜172的上表面的凹坑内保留氧化膜41。
其次，用离子注入法全面注入硼离子，获得只与衬垫层3接触的部分被N型化了的TFT113。
这时，即使从垂直方向注入离子，由于氧化膜41被填入凹坑，所以与衬垫层3接触的部分不注入硼，仍然是N型。
这样一来，就不需要从倾斜方向注入硼离子，所以不需要进行注入角度的计算和角度控制，能简化制造工序。
另外，也可以在第3氧化膜16的全部表面及接触孔52内形成掺磷多晶硅膜172之后，且在加工成U形之前进行氧化膜41的形成。
<实施形态8>
<8-1.装置结构>
在通过用多晶硅形成的拴进行TFT的漏极和衬垫层的导电性连接的拴接触方式的TFT中，作为使拴上与衬垫层接触的部分为N型、使其上部为P型的方法，还有先将N型多晶硅填入接触孔内、然后再填入P型多晶硅的方法。
以下，用图36说明用该方法形成的TFT113的结构及制造方法。在图36中，贯穿第3氧化膜16、、漏极6、第2氧化膜4的规定位置，形成到达衬垫层3的上表面的接触孔51，在该接触孔51内填入拴22。
拴22被完全填入接触孔51内，拴22的端面在第3氧化膜16的表面上露出来。而且，拴22与衬垫层3接触的下部成为N型多晶硅部NP(第4多晶硅半导体层)，其上部成为有比衬垫层3中的磷浓度高的例如为磷浓度的2倍的硼的P型多晶硅部PP(第3多晶硅半导体层)。其它结构与用图18说明过的TFT106相同，且标以相同的符号，重复说明从略。
<8-2.制造方法>
直至形成接触孔51的工序与用图19说明的TFT106的制造工序相同，故重复说明从略。
接触孔51形成后，用CVD法在第3氧化膜16上及接触孔51内淀积掺磷多晶硅膜。这时，例如接触孔51的开口尺寸如果为400nm，淀积的膜厚为200～300nm左右。
其次，用干式刻蚀法对掺磷多晶硅膜全面地进行刻蚀。刻蚀一直进行到将规定的深度处的接触孔51内的掺磷多晶硅膜除去的时刻中止刻蚀。中止刻蚀的深度要考虑漏极6的形成位置来决定，至少要达到使漏极6完全露出的深度。
其次，用CVD法在第3氧化膜16上及接触孔51内淀积不掺杂的多晶硅膜。然后，用离子注入法全面注入硼离子，形成P型多晶硅膜后，利用光刻技术将该P型多晶硅膜加工成所希望的图形，即只将接触孔51内的P型多晶硅膜留下，构成P型多晶硅部PP。
<8-3.特征性的作用效果>
通过以上工序，形成下部为N型多晶硅部NP、其上部成为P型多晶硅部PP的拴22，拴22的下部即使与在硅基板1上形成的N型扩散层接触时，也能防止在与N型扩散层之间形成不想要的寄生PN结。
<实施形态9>
<9-1.装置结构>
在以上说明的TFT113中，给出了将N型多晶硅和P型多晶硅这两种类型的多晶硅依次填入在1个工序中形成的接触孔内，形成双层结构的拴的例，但也可以单独地分别形成填入N型多晶硅的接触孔和填入P型多晶硅的接触孔。
以下，用表示用这种方法形成的TFT114的结构的图37，说明该结构及制造方法。
在图37中，形成第2氧化膜4A，以便覆盖硅基板1及衬垫层3。然后贯穿第2氧化膜4A的规定位置，形成到达衬垫层3的上表面的接触孔53(下部开口部)，在该接触孔53内填入N型多晶硅的拴231(第4多晶硅半导体层)。
然后，形成中间氧化膜70，以便覆盖第2氧化膜4A，在该中间氧化膜70的上部形成TFT主要部分11。另外，形成第3氧化膜16，以便覆盖TFT主要部分11，贯穿第3氧化膜16、漏极6及中间氧化膜70的规定位置，形成到达拴231的上表面的接触孔54(上部开口部)，在该接触孔54内填入拴232(第3多晶硅半导体层)。
拴232被完全填入接触孔54内，拴232的端面在第3氧化膜16的表面上露出来。
第2氧化膜4A及中间氧化膜70是同一种类的氧化膜，所以形成后不能加以识别，可作为一层氧化膜使用。此外，与用图18说明的TFT106相同的结构标以相同的符号，重复说明从略。
<9-2.制造方法>
以下说明TFT114的制造方法。直至形成第2氧化膜4A的工序与用图19说明的TFT106的制造工序相同，故重复说明从略。
形成第2氧化膜4A，以便覆盖衬垫层3及第1氧化膜2。所形成的该第2氧化膜4A的厚度本来需要的厚度薄，例如是该厚度的一半。
其次，贯穿第2氧化膜4A的规定位置，形成到达衬垫层3的上表面的接触孔53，用CVD法在第2氧化膜4A上及接触孔53内淀积掺磷多晶硅膜。
其次，用干式刻蚀法对掺磷多晶硅膜全面地进行刻蚀。只在接触孔53内部保留掺磷多晶硅膜即N型多晶硅膜，形成拴231。
其次，在第2氧化膜4A的上部形成中间氧化膜70。该中间氧化膜70的厚度这样确定，即其厚度与第2氧化膜4A的厚度之和应为第2氧化膜4A所要求的本来厚度。
其次，在中间氧化膜70上形成TFT主要部分11，再在TFT主要部分11上形成第3氧化膜16后，通过光刻贯穿硅基板16、漏极6及中间氧化膜70的规定位置，形成到达拴231的上表面的接触孔54。
其次，用CVD法在第3氧化膜16上及接触孔54内淀积不掺杂的多晶硅膜。然后，用离子注入法全面注入硼离子，形成P型多晶硅膜后，通过光刻将该P型多晶硅膜加工成所希望的图形，即只将接触孔54内的P型多晶硅膜留下，形成拴232。
<9-3.特征性的作用效果>
通过以上工序，由N型多晶硅的拴231和P型多晶硅的拴232形成双层结构的拴，拴231的下部即使与在硅基板1上形成的N型扩散层接触时，也能防止在与N型扩散层之间形成不想要的寄生PN结。
由于拴231和拴232是用各自独立的工序形成的，所以在结构上能进行各种变形。以下说明变形例。
<9-4.变形例>
由于拴231和拴232是用各自独立的工序形成的，所以拴231和拴232的位置关系可任意变更。
图38表示拴231和拴232的中心轴偏移后构成的TFT115。在图38中，拴232的中心轴的位置与拴231的中心轴的位置相比较，偏向图纸的右侧、即向远离沟道7的方向偏移。
利用这种结构，使得从N型多晶硅的拴231的上表面(即结合部)到沟道7和漏极6的边界部的距离(边界间距离)被延长，所以能降低来自拴231的磷扩散的影响。
另外，不仅拴232，也可以是拴231的中心轴的位置向远离沟道7的方向偏移，但受衬垫层3的配置情况的制约，例如，在如果移动拴231就会离开衬垫层3时，或者会离开在硅基板1上形成的N型扩散层时等情况下，移动上述的拴232才有效。
<实施形态10>
在以上说明的TFT115中，给出了通过使拴232和拴231的中心轴偏移，来延长从N型多晶硅的拴231的上表面即结合部到沟道7和漏极6的边界部的距离(边界距离)的结构，但也可以任意地形成阶梯部或凹凸部来延长边界距离。
在图39～图41所示的拴接触方式的TFT中，示出了延长边界距离的结构。
<10-1.TFT116的结构>
在图39所示的TFT116中，第2氧化膜4的厚度不均匀，拴17和衬垫层3的结合部附近的厚度比其它部分厚，向远离硅基板1的主面的方向形成了阶梯部DP。
然后，形成漏极6，以便到达阶梯部DP上，贯穿该阶梯部DP形成接触孔51，由于将拴17填入，使得漏极6的长度变长，同时从拴17和衬垫层3的结合部到漏极6的距离变长，从而边界距离被延长，能降低来自衬垫层3的磷扩散的影响。
<10-2.TFT117的结构>
在图40所示的TFT117中，拴17和衬垫层3的结合部附近的第2氧化膜4的厚度比其它部分厚，向远离硅基板1的主面的方向形成了阶梯部DP，使该阶梯部DP和沟道7之间的第2氧化膜4的厚度比其它部分薄，形成凹部RP。
然后，在凹部RP上和阶梯部DP上形成漏极6，另外，贯穿阶梯部DP形成接触孔51，且由于将拴17填入，使得漏极6的长度更变长，同时从拴17和衬垫层3的结合部到漏极6的距离变长，从而边界距离进一步被延长，能降低来自衬垫层3的磷扩散的影响。
<10-3.TFT118的结构>
在图41所示的TFT118中，第2氧化膜4的厚度均匀，但在拴17和沟道7之间的第2氧化膜4上设有凸部CP。另外，通过在第2氧化膜4上例如形成规定厚度的氮化膜，能获得凸部CP。如果这样做，则不需要刻蚀第2氧化膜4，能简化工序。
然后在凸部CP上及在拴17和衬垫层3的结合部附近的第2氧化膜4上形成漏极6，所以漏极6的长度变得更长，从而边界距离进一步被延长，能降低来自衬垫层3的磷扩散的影响。
在TFT116～TFT118中，使用了T形拴17，当然也可以使用完全被填入接触孔51内的拴或U形拴。
<实施形态11>
在以上说明的TFT116～TFT118中，示出了通过任意地形成阶梯部或凹凸部来延长边界距离的结构，但即使采用以下所示的结构，也能延长边界距离。图42～图44示出了延长了边界距离的TFT的结构。
<11-1.TFT119的结构>
在图42所示的TFT119中，在第2氧化膜4A(绝缘膜)上用P型多晶硅形成延长的多晶硅层80(第3多晶硅半导体层)，并形成中间氧化膜70A(绝缘膜)，以便覆盖该延长的多晶硅层80。然后在中间氧化膜70A的上部形成TFT主要部分11，再形成第3氧化膜16来覆盖TFT主要部分11。这时在与形成拴17的一侧相对的一侧形成TFT主要部分11的漏极6，将沟道7夹在中间，在延长的多晶硅层80的上部形成TFT主要部分11。
然后，贯穿第3氧化膜16、中间氧化膜70A、延长的多晶硅层80及第2氧化膜4A的规定位置，形成到达衬垫层3的上表面的接触孔51，拴17被填入该接触孔51内。
另外，将沟道7夹在中间，在与接触孔51相对的一侧，贯穿中间氧化膜70A到达延长多晶硅层80的上表面形成接触孔55，漏极6被填入该接触孔55。
第2氧化膜4A和中间氧化膜70A可以统称为绝缘膜，延长的多晶硅层80可看作是在绝缘膜内形成的。
在这样的结构中，直接与拴17结触的是延长的多晶硅层80，漏极6和拴17通过延长的多晶硅层80而被导电性地连接起来，漏极6的长度实际上变长。因此，边界距离被大幅度延长，能降低来自衬垫层3的磷扩散的影响。
<11-2.TFT120的结构>
在用图42说明的TFT119中，示出了通过拴17连接延长的多晶硅层80和衬垫层3的例，但也可以采用将延长的多晶硅层80直接连接在衬垫层3上的结构。
将作为TFT120的这种结构示于图43。在图43中，与TFT119相同的结构标以相同的符号，重复说明从略。
在图43中，贯穿第2氧化膜4A的规定位置，形成到达衬垫层3的上表面的接触孔56，延长的多晶硅层80被填入该接触孔56内。
即使这样构成，实际上也能延长漏极6的长度，边界距离被大幅度延长，能降低来自衬垫层3的磷扩散的影响。
另外，由于不使用拴而将延长的多晶硅层80直接连接在衬垫层3上，所以容易形成接触孔56，不需要形成用于拴的多晶硅膜，能简化工序。
<11-3.TFT121的结构>
在用图42说明的TFT119中，示出了在TFT主要部分11的下部形成延长多晶硅层80的结构，但也可以采用在TFT主要部分11的上部形成延长多晶硅层80的结构。
即在图44所示的TFT121中，在第2氧化膜4上形成TFT主要部分11，再形成第3氧化膜16(第2绝缘膜)，以便覆盖TFT主要部分11。这时，在与形成拴17的一侧相对的一侧形成TFT主要部分11的漏极6，将沟道7夹在中间。
在第3氧化膜16的上部用P型多晶硅形成延长的多晶硅层80，以便覆盖TFT主要部分11，再形成第4绝缘膜90，以便覆盖延长多晶硅层80。
然后，贯穿第4绝缘膜90、延长多晶硅层80、第3氧化膜16及第2氧化膜4的规定位置，形成到达衬垫层3的上表面的接触孔51，拴17被填入该接触孔51内。
另外，将沟道7夹在中间，在与接触孔51相对的一侧，贯穿第3氧化膜16到达漏极6的上表面形成接触孔55，延长的多晶硅层80被填入该接触孔55。
在这样的结构中，直接与拴17结触的是延长的多晶硅层80，漏极6和拴17通过延长的多晶硅层80而被导电性地连接起来，漏极6的长度实际上变长。因此，边界距离被大幅度延长，能降低来自衬垫层3的磷扩散的影响。
<11-4.TFT122的结构>
在用图44说明的TFT121中，示出了通过拴17连接延长多晶硅层80和衬垫层3的例，但也可以采用将延长的多晶硅层80直接连接在衬垫层3上的结构。
将作为TFT121的这种结构示于图45。在图45中，与TFT121相同的结构标以相同的符号，重复说明从略。
在图45中，贯穿第3氧化膜16和第2氧化膜4的规定位置，形成到达衬垫层3的上表面的接触孔55，延长的多晶硅层80被填入该接触孔55内。
即使这样构成，实际上也能延长漏极6的长度，边界距离被大幅度延长，能降低来自衬垫层3的磷扩散的影响。
另外，由于不使用拴而将延长多晶硅层80直接连接在衬垫层3上，所以不需要在延长多晶硅层80的上部形成氧化膜，也不需要形成用于拴的多晶硅膜，能简化工序。
<实施形态1 2>
<12-1.装置结构>
在直接接触方式的TFT中，也可采用下述结构延长边界距离。
在图46所示的TFT123中，在覆盖第1氧化膜2及衬垫层3的第2氧化膜4(绝缘膜)的上部形成含有硼或磷等杂质的掺杂氧化膜91，在该掺杂氧化膜91的上部与第2氧化膜4一样形成不掺杂的氧化膜4A(绝缘膜)，在氧化膜4A的上部形成TFT主要部分11。
另外，可将第2氧化膜4及氧化膜4A统称为绝缘膜，掺杂氧化膜91可以作为在绝缘膜中形成的中间层使用。
而且，通过贯穿氧化膜4A、掺杂氧化膜91及第2氧化膜4到达衬垫层3的上表面形成的接触孔5A，形成漏极6，以便与衬垫层3连接。
这里，接触孔5A在掺杂氧化膜91部分的开口尺寸比其它部分大，接触孔5A的轮廓形状呈有凹凸的结构。而且，漏极6沿该接触孔5A的壁面形成，所以边界距离(这时为漏极长度)被延长，能降低来自衬垫层3的磷扩散的影响。
<12-2.制造方法>
在形成接触孔5A时，用各向异性干法刻蚀形成到达衬垫层3的孔之后，再用氢氟酸进行湿法刻蚀，就能在掺杂氧化膜91部分形成开口尺寸比其它部分大的形状。
这是因为与氧化膜4A及第2氧化膜4相比，掺杂氧化膜91用湿法刻蚀进行的刻蚀速度(刻蚀率)快，比氧化膜4A及第2氧化膜4用氢氟酸的浸蚀要大。
<实施形态13>
防止来自N型衬垫层的磷的扩散引起的漏极的N型化的方法之一，是设置防止杂质进入的结构来防止来自衬垫层的磷进入漏极。
以下，作为防止杂质进入的结构，说明备有吸收磷的热沉层的结构。
<13-1.装置结构>
图47所示的TFT124在衬垫层3的上部备有作为热沉层的硅化钨膜(WSi膜)201，贯穿第2氧化膜4形成到达WSi膜201表面的接触孔5，漏极6通过接触孔5连接着WSi膜201。与用图1说明的TFT101相同的结构标以相同的符号，重复说明从略。
因WSi膜201具有吸收杂质的性质，所以通过将其重叠在衬垫层3上，吸收从衬垫层3扩散的磷，能抑制磷进入漏极6。WSi膜201的厚度最好在50nm以上。
也可以使用非晶硅膜或粒径在100埃以下的晶粒微小的多晶硅(finegrain poly-silicon)膜代替WSi膜201。
非晶硅膜或晶粒微小的多晶硅膜的内部晶粒边界处有吸收杂质的性质。因此，如果在3上形成这些膜，则磷被吸收在该晶粒边界处，能抑制磷进入漏极6。
晶粒微小的多晶硅可用下述方法获得，即用离子注入法将硅和N(氮)、O(氧)、B(硼)等杂质离子以例如1×1016cm-2的密度注入用CVD法形成的多晶硅中，能获得更微细的多晶硅结晶。
通过在衬垫层3上设置上述的热沉层，防止衬垫层3中磷的浓度变到必要的浓度以下，所以与不设热沉层的结构相比，必须预先将磷的浓度设定得高一些。这在漏极6中也一样。
<13-2.变形例1>
用图47说明的TFT124在衬垫层3的上部备有热沉层，但即使在衬垫层3的下部备有热沉层，也能获得同样的作用效果。
但是，使用WSi膜201作为热沉层时，随着在其下部形成的膜的种类不同，有时由于与WSi膜201组合而产生不够理想的情况。例如，当作为在硅基板1的表面上形成的MOS晶体管的栅极也使用WSi膜201时，在WSi膜201的下部形成了栅氧化膜，但如果WSi膜201和栅氧化膜直接接触时，由于应力的作用会产生栅氧化膜的绝缘耐压性能的降低等问题。
因此，在图48所示的TFT125中，在N型多晶硅的衬垫层3的下部备有WSi膜201，同时在WSi膜201的下部也形成N型多晶硅的衬垫层31(第3多晶硅半导体层)。
由于衬垫层3和及31是相同的，所以使哪个在WSi膜201的上部或下部形成都可以。
由于这样构成，将WSi膜201兼作在硅基板1的表面内形成的MOS晶体管的栅极使用时，由于在WSi膜201和硅基板1内的图中未示出的栅氧化膜之间存在N型多晶硅的衬垫层31，所以能防止发生上述问题
另外，由于在WSi膜201和漏极6之间存在衬垫层3，所以能防止漏极6内的杂质即硼被WSi膜201吸收。
<13-3.变形例2>
用图48说明的TFT125在WSi膜201的上部及下部都备有N型多晶硅的衬垫层3及31，但在WSi膜201的上部形成的衬垫层没有必要是N型多晶硅。
例如，在图49所示的TFT126中，在WSi膜201的上部也可以形成P型多晶硅的衬垫层32(第3多晶硅半导体层)。这时也具有与TFT125同样的效果。
<13-4.变形例3>
在用图47说明的TFT124中，所形成的接触孔5直达WSi膜201的上表面，漏极6通过接触孔5与WSi膜201连接，但也可以使漏极6与衬垫层3直接接触。
例如，如图50中的TFT127所示，也可以贯穿第2氧化膜4及WSi膜201形成到达衬垫层3表面的接触孔5，且使漏极6与衬垫层3接触。即使是这样构成，由于WSi膜201与漏极6接触，所以能吸收从衬垫层3扩散的磷，抑制漏极6的N型化。
<实施形态14>
作为杂质进入防止结构，说明备有阻止磷进入的扩散阻挡层的结构。
<14-1.装置结构>
图51所示的TFT128备有氮化硅膜(SiN膜)作为扩散阻挡层。该氮化硅膜203的厚度为1～10nm，且在从衬垫层3和拴17的结合面及接触孔51的壁面至第3氧化膜16的上表面的全部区域形成。与用图18说明的TFT106相同的结构标以相同的符号，重复说明从略。
SiN膜本来呈现电绝缘性，且具有不使硼和磷等杂质通过的性质。可是，如果膜的厚度在10nm以下，由于隧道效应，会使电子和硼通过，呈现出导电性。另一方面，如果膜的厚度在1nm以下时，变成能使磷等杂质原子通过了。因此，如果膜的厚度在1～10nm的范围内，可以说具有导电性，同时具有阻止磷等杂质移动的特性。
因此，如果形成图51所示的SiN膜203，则由于在与衬垫层3和拴17的结合面之间及在与接触孔51内的拴17和漏极6的结合面之间这两个地方存在SiN膜203，所以能可靠地防止来自衬垫层3的磷进入漏极6。
另外，由于SiN膜203将拴17的脚部完全覆盖，所以拴17不必是P型多晶硅，也可以是N型多晶硅。
<14-2.变形例1>
在用图51说明的TFT128中，在与衬垫层3和拴17的结合面之间及在与接触孔51内的拴17和漏极6的结合面之间这两个地方存在SiN膜203，但也可以是SiN膜203存在于与衬垫层3和拴17的结合面之间的结构。
例如，如图52中的TFT129所示，也可以只在衬垫层3的上部形成SiN膜203，接触孔51到达SiN膜203的表面，拴17与SiN膜203接触。
即使这样构成时，也能防止来自衬垫层3的磷进入拴17，能防止漏极6的N型化。
另外，SiN膜203虽有导电性，但不能忽略其阻值。特别是如果在电流路径上存在大量SiN膜203时，会对TFT的工作特性有影响。可是，在TFT129中，由于SiN膜203只存在于与衬垫层3和拴17的结合面之间，所以能减小其电阻产生的影响。
<14-3.变形例2>
用图52说明过的TF129在N型多晶硅的上部备有SiN膜203，拴17与SiN膜203连接，但也可如下构成。
即，如图53中的TFT130所示，在SiN膜203的上部还备有P型多晶硅的衬垫层32(第4多晶硅半导体层)，拴17与该衬垫层32连接。即使这样构成，也能获得与TFT129同样的作用效果。
另外，在这种结构中，由于SiN膜203与具有相同面积的衬垫层32连接，所以与SiN膜203直接同拴17连接时相比，能减小接触电阻。
<14-4.变形例3>
用图53说明过的TFT130是在SiN膜203的上部形成P型多晶硅的衬垫层32、连接P型多晶硅的拴17的一种结构，但也可使用掺硼的WSi代替P型多晶硅的拴17及衬垫层32。
即，如图54中的TFT131所示，也可在SiN膜203的上部形成掺硼WSi的衬垫层32A(第2硅化钨层)，连接掺硼WSi的拴17D(第1硅化钨层)。
之所以将硼掺入WSi中，是因为WSi吸收漏极6中的硼而为了防止漏极6中的硼浓度下降的缘故。
另外，在用CVD法淀积WSi膜时，通过将B2H6气体加入CVD气体中来形成掺硼WSi。
<14-5.变形例4>
以上说明的TFT128～TFT131备有SiN膜203作为扩散阻挡层，但也可使用氧化膜(氧化硅膜)作为扩散阻挡层。但是，在氧化膜的情况下，膜的厚度以0.5～5nm为好。
另外，也可使用氧化膜和氮化膜构成的双层膜或氧化膜(SiO2)和氮化膜(SiN)的混合膜即氮氧化硅(SiOXNY)膜。
<实施形态15>
作为杂质进入防止结构，说明备有阻止磷进入的扩散阻挡层的结构。
<15-1.装置结构>
图55所示的TFT132备有氮化钛(TiN)膜205作为扩散阻挡层，漏极6和衬垫层3的导电性连接由钨拴17E进行。
在图55中，TiN膜205沿着从衬垫层3和拴17的结合面及接触孔51的壁面至拴17E的头部下表面形成。与用图18说明的TFT106相同的结构标以相同的符号，重复说明从略。
由于TiN膜有致密的结构，所以对磷等杂质原子所起的扩散势垒的作用比前面说明过的SiN膜或氧化膜等其它物质的作用大，能更可靠地防止来自衬垫层3的磷的扩散。
另外，TiN膜205具有作为防止拴17E中的钨扩散到由多晶硅构成的衬垫层3和漏极6中的阻挡金属的作用。
<15-2.制造方法>
以下，用图56说明TFT132的制造方法。在图56中直至形成接触孔51的工序与用图19说明过的TFT106的制造方法相同，重复说明从略。
如图56所示，用CVD法从第3氧化膜16的上部至接触孔51内普遍形成TiN膜205。与SiN膜或氧化膜相比，TiN膜205的电阻小，所以可以使膜的厚度厚一些，厚度为10～100nm。其次，用CVD法在TiN膜205的上部全部表面上形成钨膜173。
然后，通过光刻将钨膜173和TiN膜205加工成规定的图形，获得图55所示的TFT132。
<15-3.变形例1>
在用图55说明的TFT132中，在与衬垫层3和拴17E的结合面之间及在与接触孔51内的拴17E和漏极6的结合面之间这两个地方存在TiN膜205，但也可以是TiN膜205存在于与衬垫层3和拴17E的结合面之间的结构。
例如，如图57中的TFT133所示，也可以只在衬垫层3的上部形成TiN膜205，接触孔51到达TiN膜205的表面，拴17E与TiN膜205接触。
即使这样构成时，也能防止来自衬垫层3的磷进入拴17E，能防止漏极6的N型化。
在这样的结构中，N型多晶硅的衬垫层3和P型多晶硅的漏极6通过金属即TiN膜205和拴17E接触，所以不存在构成PN结的部分，获得良好的欧姆接触，能降低接触电阻。
<15-4.变形例2>
在以上说明的TFT132及TFT133中，拴17E是T形拴，其头部及脚部都是钨制成的，但头部也可以用其它材料制成。
即如图58中的TFT134所示，也可以用例如硅铝合金膜(AlSi膜)206在第3氧化膜16上形成突出部分。
制造方法如下，即在用图56说明过的TFT132的制造工序中，通过光刻将TiN膜205及钨膜173加工成规定的图形时，将拴17E头部上的部分除去，代替它的是用溅射法淀积AlSi膜206，通过光刻加工成规定的图形即可。这时，不仅将头部除去也可同时将其下部的TiN膜205除去。
在这种结构中，可以用AlSi膜206进行其它元件的接触部(金属接触部)和拴17E之间的连接，能简化制造工序。
<15-5.变形例3>
在以上说明的TFT132～TFT134中，拴17E是导电性地连接漏极6和衬垫层3用的，但如果在与拴17E的同一工序中形成将在硅基板1上形成的其它元件(例如MOS晶体管)连接到布线层上用的接触部(金属接触部)，则能简化制造工序。
图59示出了它的一个例子。在图59中，在除去了头部的拴17E及第3氧化膜16上形成第4氧化膜90。然后，在远离TFT主要部分11的位置贯穿第3氧化膜16、第2氧化膜4、第1氧化膜2形成到达硅基板1的拴7F。贯穿第4氧化膜90形成的AlSi膜206被连接在拴17F的上部。这里，拴17F与拴17E的结构相同，可在同一工序中形成。
<实施形态16>
作为杂质进入防止结构，说明备有阻止磷进入的扩散阻挡层的结构。
<16-1.装置结构>
图60所示的TFT135备有表面构成TiSiN合金的TiSi膜208作为扩散阻挡层。只在衬垫层3和拴17的结合面及接触孔51的拴17和漏极6的结合面上形成TiSi膜208。与用图18说明的TFT106相同的结构标以相同的符号，重复说明从略。
TiSiN合金层是具有不使硼和磷等杂质通过的性质的导体。因此，在图60所示的位置形成TiSi膜208后，能可靠地防止来自衬垫层3的磷进入漏极6。
另外，TiSi膜208由于存在于衬垫层3和拴17的结合面之间及接触孔51内的拴17和漏极6的结合面之间，所以拴17不必是P型多晶硅，也可以是N型多晶硅。
<16-2.制造方法>
其次，用图61说明TFT135的制造方法。在图61中直至形成接触孔51的工序与用图19说明过的TFT106的制造方法相同，重复说明从略。
如图61所示，用溅射法从第3氧化膜16的上部至接触孔51内普遍淀积厚为50nm的Ti膜207。
其次，用灯退火法在700℃的温度下进行热处理，使接触孔51内露出的漏极6和Ti膜207的结合面及衬垫层3和Ti膜207的结合面变成硅化物，然后用氨水将未成为硅化物的Ti膜207除去。
其次，在氨气氛中进行退火，使已成为硅化物的Ti膜207的表面变为TiSiN合金层，形成表面成为TiSiN合金层的TiSi膜208(参照图60)。
然后，从第3氧化膜16的上部至接触孔51内普遍地形成掺硼多晶硅膜后通过光刻加工成规定的图形，获得图60所示的TFT135。
<16-3.变形例>
在用图60说明的TFT135中，表面成为TiSiN合金层的TiSi膜208在与衬垫层3和拴17的结合面之间、以及在与接触孔51内的拴17和漏极6的结合面之间构成，但表面成为TiSiN合金层的TiSi膜208也可以只在与衬垫层3和拴17的结合面之间构成。
例如，如图62中的TFT136所示，在衬垫层3的上部备有TiSi膜208A，只在与TiSi膜208A和拴17的结合面之间形成表面成为TiSiN合金层的TiSi膜208，使拴17与该TiSi膜208接触即可。
即使在这样的结构中，也能防止来自衬垫层3的磷进入拴17，不仅能防止漏极6的N型化，而且与TFT135的制造工序相比，能简化工序。
即，在衬垫层3的上部形成TiSi膜208之后，经过与用图19说明过的TFT106的制造工序相同的工序，形成到达TiSi膜208A的表面的接触孔51。然后，在氨气氛中进行退火，使露出的TiSi膜208A的表面变成TiSiN合金层。
因此，不需要在接触孔51内形成TiSi膜，所以能简化工序。
<实施形态17>
作为杂质进入防止结构，说明备有阻止磷进入的扩散阻挡层的结构。
<17-1.装置结构>
图63所示的TFT137备有氮化钛膜209作为扩散阻挡层，通过由TiSi构成的拴17G进行漏极6和衬垫层3的导电性连接。
在图63中，在与衬垫层3和拴17G的结合面之间形成TiN膜209。与用图18说明的TFT106相同的结构标以相同的符号，重复说明从略。
由于TiN膜有致密的结构，所以对磷等杂质原子所起的扩散势垒的作用比前面说明过的SiN膜或氧化膜等其它物质的作用大，能更可靠地防止来自衬垫层3的磷的扩散。
制造方法如下，即形成接触孔后，在全部表面上淀积TiN膜，填入接触孔后进行刻蚀，以便只在接触孔的底部保留TiN膜，在全部表面上淀积TiSi膜后，通过光刻加工成规定的图形，获得图63所示的TFT137。
<17-2.变形例>
即使在直接接触方式的TFT中，如果采用同样的结构，就能获得同样的效果。
例如，在图64所示的TFT138中，在衬垫层3的上部形成TiN膜209，成为漏极6与该TiN膜209相连接的结构。
<实施形态18>
为了防止由于来自N型衬垫层的磷的扩散引起的漏极的N型化，采用使拴中的磷的浓度达不到规定值以上的结构即可。
例如，在TFT的漏极和由N型多晶硅构成的拴相接触的结构的情况下，当接触距离(这里是从沟道和漏极的边界部到拴的距离)为0.1μm时，如果使拴中的磷浓度在2×1020cm-3以下，就能防止漏极的N型化。
用图65说明其根据。在图65中，如白圈所示，当拴中的磷浓度在3×1020cm-3以上时，TFT的泄漏电流增大。因而，如栓中的磷浓度不超过3×1020cm-3就能防止泄漏电流增大。即，能防止漏极的N型化。
可是，在图65中，如实线所示，由于使拴中的磷浓度下降后，多晶硅的电阻就会上升，所以如果考虑这一点，那么在形成拴时，使磷浓度在1×1020cm-3至2×1020cm-3的范围内即可。
这表明即使是用P型多晶硅形成拴而从N型多晶硅的衬垫层扩散的磷进入拴内的结构，为了将拴中的磷浓度抑制在上述范围内，设置杂质进入防止结构等即可。
另外，在TFT的P型漏极与N型多晶硅的衬垫层直接接触的直接接触方式的情况下，使衬垫层的杂质浓度在2×1020cm-3以下即可。
<实施形态19>
在前面说明过的本发明的实施形态3中，说明了将氮导入漏极中来抑制磷扩散的结构，但也可以将氮导入拴中来抑制磷扩散。以下，用说明制造工序的图66及图67说明该结构。
在图66中，直至贯穿第2氧化膜4的规定位置，形成到达衬垫层3的上表面的接触孔51的工序与用图21说明过的TFT107的制造工序相同。
然后，在图66所示的工序中，用CVD法在氧化膜91的全部表面及接触孔51内淀积含磷的掺磷多晶硅膜172，使其厚度例如为100nm。
其次，用离子注入法沿掺磷多晶硅膜172的全部表面注入氮离子。使掺磷多晶硅膜172中的氮浓度为1～10×1020cm-3。而且，为了氮的活化，注入后增加700℃以上的热处理。
其次，通过光刻将掺磷多晶硅膜172及氧化膜91加工成规定的图形，形成具有与图67所示的栅极10相同的N型多晶硅的拴17B的TFT139。
这里，拴17B是N型多晶硅，但由于注入了氮，所以能防止杂质从拴17B跑到外部或从外部进入拴17B，因此能防止由于来自N型衬垫层3的磷的扩散引起的漏极6的N型化。
由于能用相同的N型多晶硅形成栅极10和拴17B，所以能减少多晶硅膜的制造工序，能简化工序。
另外，可以认为多晶硅内的杂质的扩散是通过晶粒边界的未结合的硅进行的，但导入氮后，与未结合的硅结合，使其不活化，所以能抑制杂质扩散。另外，将氮导入掺磷多晶硅膜172中，不限定于以上说明的离子注入法，也可以在形成掺磷多晶硅膜172时，通过添加氨(NH3)气等进行。
<实施形态20>
在以上说明过的本发明的实施形态1～19中，说明了在用掺硼多晶硅形成漏极时，防止由于来自N型衬垫层的磷引起的漏极的N型化，但作为形成漏极的杂质，即使用铟代替硼，也能防止N型化。
漏极N型化的机理与由于来自衬垫层的磷的进入和漏极内的P型杂质扩散而使浓度下降有着密切关系。即，即使磷进入，但如果P型杂质的浓度足够高，则能够防止用磷进行补偿。这时，因为铟在硅中的扩散系数是硼的十分之一左右，所以能抑制在以后的工序中的热处理扩散导致杂质浓度减小，进而能防止由于磷补偿导致N型化。
另外，原因在于来自衬垫层的磷的扩散，所以作为形成衬垫层的杂质，如果使用比磷的扩散系数小的As或Sb，则能抑制扩散，能防止漏极的N型化。
另外，在以上说明过的本发明的实施形态1～19中，说明了TFT的结构采用在沟道上部形成的顶栅型的栅，但即使是在沟道下部形成的背栅型的栅，或是在沟道上下部形成的双栅型的栅，或是使沟道卷曲而形成的全周型的栅，也能获得同样的效果。
另外，不仅来自衬垫层的磷的扩散，而且在来自硅基板上的杂质扩散层的磷的扩散成问题时，也能获得同样的效果。
如果采用本发明的第1方面所述的薄膜晶体管，则能防止由从第2多晶半导体层进入第1多晶半导体层的第2导电型杂质引起的导电型的改变，能防止晶体管变成二极管。因此，能获得防止在不能将漏极电流截止的情况下而有异常的泄漏电流流动的不正常现象的薄膜晶体管。
如果采用本发明的第2方面所述的薄膜晶体管，则由于不仅第2导电型杂质，而且第1导电型杂质也从第1导电型的半导体区进入第1多晶半导体层内，所以能防止第1导电型杂质在第1多晶半导体层内被补偿，能防止导电型的改变。
如果采用本发明的第3方面所述的薄膜晶体管，则由于第1多晶半导体层有比第2多晶半导体层的杂质浓度高的杂质浓度，所以即使第2导电型杂质进入，也能防止第1导电型杂质被补偿，能防止导电型的改变。
如果采用本发明的第4方面所述的薄膜晶体管，则由于第1多晶半导体层的结晶缺陷通过导入氮而被补偿，所以即使第2导电型杂质进入，也能抑制在第1多晶半导体层内扩散，能防止导电型的改变。另外，由于还能抑制第1多晶半导体层中的第1导电型杂质的扩散，所以能保持高浓度，能防止导电型的改变。
如果采用本发明的第5方面所述的薄膜晶体管，则由于不仅第2导电型杂质，而且第1导电型杂质也从第1导电型的第3多晶半导体层进入第1多晶半导体层内，所以能防止第1导电型杂质在第1多晶半导体层内被补偿，能防止导电型的改变。
如果采用本发明的第6方面所述的薄膜晶体管，则由于使偏置部的杂质浓度为1～50×1018cm-3，所以满足了第1多晶半导体层和栅极之间的电场的减弱及阻值降低的条件，能防止第1多晶半导体层的导电型的改变。
如果采用本发明的第7方面所述的薄膜晶体管，则由于不仅第2导电型杂质，而且第1导电型杂质也从第3多晶半导体层进入第1多晶半导体层内，所以能防止第1导电型杂质在第1多晶半导体层内被补偿，能防止导电型的改变。
如果采用本发明的第8方面所述的薄膜晶体管，则由于实际上延长了边界间距离，所以即使第2导电型杂质进入，也能防止第1多晶半导体层内的第1导电型杂质被全部补偿，能防止导电型的改变。
如果采用本发明的第9方面所述的薄膜晶体管，则能提供一种实际上延长边界间距离用的具体结构。
如果采用本发明的第10方面所述的薄膜晶体管，则能防止第2导电型杂质从第2多晶半导体层进入第1多晶半导体层，能防止晶体管变成二极管。因此，能获得防止在不能将漏极电流截止的情况下而有异常的泄漏电流流动的不正常现象的薄膜晶体管。
如果采用本发明的第11方面所述的薄膜晶体管，则至少在第2多晶半导体层形成的厚度为1～10nm的氮化硅膜或厚度为0.5～5nm的氧化硅膜具有导电性，且能阻止杂质移动，所以能防止第2导电型杂质进入第1多晶半导体层。
如果采用本发明的第12方面所述的薄膜晶体管，则至少在第2多晶半导体层形成的氮化钛膜具有致密的结构，所以对杂质原子起的扩散势垒的作用大，能可靠地防止来自第2多晶半导体层的第2导电型杂质的进入。
如果采用本发明的第13方面所述的薄膜晶体管，则至少在第2多晶半导体层形成的表面构成TiSiN合金层的钛硅化合物膜是具有不使杂质通过的性质的导体，能可靠地防止来自第2多晶半导体层的第2导电型杂质的进入。
如果采用本发明的第14方面所述的薄膜晶体管的制造方法，则能在开口部内露出的第1多晶半导体层的表面及在开口部的底部露出的第2多晶半导体层的表面上形成表面构成TiSiN合金层的钛硅化合物膜。
如果采用本发明的第15方面所述的薄膜晶体管的制造方法，则能在开口部的底部露出的钛硅化合物层上形成表面为TiSiN合金层的钛硅化合物膜。另外，由于不必在开口部内形成钛硅化合物层，所以能简化工序。

Claims (4)

1.一种薄膜晶体管，具有
第1多结晶半导体层，形成在具有开口部的绝缘膜上，并具有包含规定沟道层的第1导电型杂质的第1导电型的源层和漏层；和
第2多结晶半导体层，形成在上述绝缘膜内，与上述漏层在上述开口部连接、为包含第2导电型杂质的第2导电型；
在上述开口部的上述漏层包含与上述第2导电型的杂质相同的杂质，在上述开口部的上述第2多结晶半导体层包含与上述第1导电型杂质相同的杂质；
在上述开口部的上述漏层内，上述第1导电型杂质的浓度高于上述第2导电型杂质的浓度，并且高于上述源层的上述第1导电型杂质的浓度。
2.根据权利要求1所述的薄膜晶体管，上述漏层的上述第1导电型杂质的浓度，即使在上述开口部以外的部分中，也高于上述源层的上述第1导电型杂质的浓度。
3.一种薄膜晶体管，具有
第1多结晶半导体层，形成在具有开口部的绝缘膜上，并具有包含规定沟道层的第1导电型杂质的第1导电型的源层和漏层；和
第2多结晶半导体层，形成在上述绝缘膜内，与上述漏层在上述开口部连接、为包含第2导电型杂质的第2导电型；
上述源层、上述漏层和上述第2多结晶半导体层中包含氮原子。
4.一种薄膜晶体管，具有
第1多结晶半导体层，形成在绝缘膜上，并具有规定沟道层的第1导电型的源层和漏层；和
第2多结晶半导体层，形成在上述绝缘膜内，且是与上述漏层电连接的第2导电型；
上述第1多结晶半导体层和上述第2多晶半导体层，通过填入在贯通上述第1多结晶半导体层和上述绝缘膜而形成的开口部的第1导电型的第3多结晶半导体层而连接；
上述第3多结晶半导体层的上述第1导电型杂质的浓度，高于上述第2多结晶半导体层的上述第2导电型杂质的浓度。
CNB971097976A 1996-11-18 1997-05-07 薄膜晶体管 Expired - Fee Related CN1153302C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP306626/96 1996-11-18
JP306626/1996 1996-11-18
JP8306626A JPH10150198A (ja) 1996-11-18 1996-11-18 薄膜トランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
CN1182962A CN1182962A (zh) 1998-05-27
CN1153302C true CN1153302C (zh) 2004-06-09

Family

ID=17959359

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971097976A Expired - Fee Related CN1153302C (zh) 1996-11-18 1997-05-07 薄膜晶体管

Country Status (5)

Country Link
US (3) US7112854B1 (zh)
JP (1) JPH10150198A (zh)
KR (1) KR100258378B1 (zh)
CN (1) CN1153302C (zh)
TW (1) TW342534B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150198A (ja) * 1996-11-18 1998-06-02 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法
KR100532398B1 (ko) * 1998-12-24 2006-01-27 삼성전자주식회사 금속막으로구성된게이트전극을갖는모스트랜지스터
US6838329B2 (en) * 2003-03-31 2005-01-04 Intel Corporation High concentration indium fluorine retrograde wells
KR101281991B1 (ko) * 2005-07-27 2013-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
DE102007010563A1 (de) * 2007-02-22 2008-08-28 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Selektives Wachstum von polykristallinem siliziumhaltigen Halbleitermaterial auf siliziumhaltiger Halbleiteroberfläche
JP5512931B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102269900B (zh) * 2010-06-03 2013-04-24 北京京东方光电科技有限公司 Tft阵列基板及其制造方法
US8723115B2 (en) * 2012-03-27 2014-05-13 Kla-Tencor Corporation Method and apparatus for detecting buried defects
CN102789971A (zh) * 2012-07-31 2012-11-21 京东方科技集团股份有限公司 多晶硅tft、多晶硅阵列基板及其制备方法、显示装置
US9449788B2 (en) 2013-09-28 2016-09-20 Kla-Tencor Corporation Enhanced defect detection in electron beam inspection and review
RU2571456C1 (ru) * 2014-07-15 2015-12-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова Способ изготовления тонкопленочного транзистора
US10396300B2 (en) * 2015-12-03 2019-08-27 International Business Machines Corporation Carbon nanotube device with N-type end-bonded metal contacts
JP6732713B2 (ja) * 2017-10-04 2020-07-29 株式会社Ｊｏｌｅｄ 半導体装置および表示装置
JP6706587B2 (ja) * 2017-03-13 2020-06-10 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
JP6781051B2 (ja) * 2017-01-12 2020-11-04 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
KR102538000B1 (ko) 2018-03-29 2023-05-31 삼성디스플레이 주식회사 디스플레이 장치
CN112825332B (zh) * 2019-11-21 2024-04-12 南通尚阳通集成电路有限公司 Ldmos器件及其制造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59126671A (ja) * 1983-01-10 1984-07-21 Mitsubishi Electric Corp 半導体装置
US5349206A (en) * 1988-11-10 1994-09-20 Seiko Epson Corporation Integrated memory circuit with high density load elements
JPH02270335A (ja) 1989-04-12 1990-11-05 Toshiba Corp 半導体装置及びその製造方法
US5279990A (en) * 1990-03-02 1994-01-18 Motorola, Inc. Method of making a small geometry contact using sidewall spacers
JPH0496336A (ja) * 1990-08-11 1992-03-27 Nec Corp Ｍｏｓ型半導体装置
JPH0541378A (ja) 1991-03-15 1993-02-19 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH05102430A (ja) * 1991-04-23 1993-04-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH04334054A (ja) 1991-05-09 1992-11-20 Mitsubishi Electric Corp 半導体装置、電界効果トランジスタおよびその製造方法
JPH04370956A (ja) 1991-06-20 1992-12-24 Mitsubishi Electric Corp 半導体装置
JPH05235304A (ja) * 1992-02-25 1993-09-10 Sony Corp Ｔｆｔ負荷型ｓｒａｍ
JPH05251667A (ja) * 1992-03-05 1993-09-28 Fujitsu Ltd 半導体装置及びその製造方法
JPH05283650A (ja) * 1992-03-30 1993-10-29 Sony Corp 半導体装置の製造方法
JPH05315571A (ja) 1992-05-13 1993-11-26 Fujitsu Ltd 半導体記憶装置
US5432129A (en) 1993-04-29 1995-07-11 Sgs-Thomson Microelectronics, Inc. Method of forming low resistance contacts at the junction between regions having different conductivity types
JPH0799322A (ja) 1993-06-24 1995-04-11 Mitsubishi Electric Corp 薄膜トランジスタを有する半導体装置およびその製造方法
JP3830541B2 (ja) 1993-09-02 2006-10-04 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP3281700B2 (ja) * 1993-12-22 2002-05-13 三菱電機株式会社 半導体装置
JP3126573B2 (ja) 1993-12-24 2001-01-22 シャープ株式会社 半導体装置及びその製造方法
KR0124393B1 (ko) * 1994-03-18 1997-12-11 김주용 캐패시터 제조방법
JP3570052B2 (ja) * 1995-01-19 2004-09-29 セイコーエプソン株式会社 半導体メモリ装置及びその製造方法
US5844256A (en) * 1995-04-17 1998-12-01 Seiko Epson Corporation Semiconductor device comprising polysilicon interconnection layers separated by insulation films
JP2845176B2 (ja) * 1995-08-10 1999-01-13 日本電気株式会社 半導体装置
KR100215851B1 (ko) * 1995-12-26 1999-08-16 구본준 반도체 소자의 구조
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
JPH10150198A (ja) * 1996-11-18 1998-06-02 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法
US5831897A (en) * 1996-12-12 1998-11-03 Stmicroelectronics, Inc. SRAM memory cell design having complementary dual pass gates

Also Published As

Publication number Publication date
KR19980041712A (ko) 1998-08-17
KR100258378B1 (ko) 2000-06-01
TW342534B (en) 1998-10-11
CN1182962A (zh) 1998-05-27
JPH10150198A (ja) 1998-06-02
US7187040B2 (en) 2007-03-06
US7321152B2 (en) 2008-01-22
US20060267012A1 (en) 2006-11-30
US20050167673A1 (en) 2005-08-04
US7112854B1 (en) 2006-09-26

Similar Documents

Publication Publication Date Title
CN1153302C (zh) 薄膜晶体管
CN1236499C (zh) 半导体器件
CN1135626C (zh) 半导体器件及其制造方法
CN1199281C (zh) 半导体装置
CN1142586C (zh) 半导体集成电路器件和制造半导体集成电路器件的方法
CN1187839C (zh) 半导体装置
CN1268003C (zh) 半导体器件及其制造方法
CN1231978C (zh) 绝缘栅型半导体装置
CN1162912C (zh) 半导体装置及其制造方法
CN1405897A (zh) 具有resurf层的功率用半导体器件
CN1445838A (zh) 半导体器件及其制造方法
CN1589500A (zh) 半导体存储器件及其制造和操作方法及便携式电子装置
CN1728401A (zh) 半导体器件及其制造方法
CN1790743A (zh) 晶体管及其制造方法
CN1123470A (zh) 具有窄带隙-源区结构的绝缘栅器件及其制造方法
CN1199248A (zh) 半导体器件及其制造方法
CN101030585A (zh) 半导体存储器件以及其制造方法
CN1591877A (zh) 半导体存储器件及其制造方法
CN1767211A (zh) 具有resurf层的功率用半导体器件
CN1613153A (zh) 半导体存储装置及其制造方法
CN1402356A (zh) 纵向结构的半导体器件
CN1801491A (zh) 半导体器件及其制造方法
CN1691355A (zh) 半导体器件
CN1306615C (zh) 半导体器件及其制造方法
CN1359156A (zh) Cmos半导体器件及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040609