CN114051647A - 带电极的无源部件和带电极的无源部件的集合体 - Google Patents

带电极的无源部件和带电极的无源部件的集合体 Download PDF

Info

Publication number
CN114051647A
CN114051647A CN202080045058.1A CN202080045058A CN114051647A CN 114051647 A CN114051647 A CN 114051647A CN 202080045058 A CN202080045058 A CN 202080045058A CN 114051647 A CN114051647 A CN 114051647A
Authority
CN
China
Prior art keywords
passive component
electrode
layer
underfill layer
passive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080045058.1A
Other languages
English (en)
Other versions
CN114051647B (zh
Inventor
石原豪人
舟木达弥
池田治彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN114051647A publication Critical patent/CN114051647A/zh
Application granted granted Critical
Publication of CN114051647B publication Critical patent/CN114051647B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/0404—Pick-and-place heads or apparatus, e.g. with jaws
    • H05K13/0408—Incorporating a pick-up tool
    • H05K13/0409—Sucking devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0465—Surface mounting by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Wire Bonding (AREA)

Abstract

一种贴装于贴装对象物(200)的带电极的无源部件(1)，其特征在于，上述带电极的无源部件(1)具备无源部件主体(10)、设置于无源部件主体(10)的贴装面(11)的电极(20)和设置于无源部件主体(10)的贴装面(11)的底部填充层(30)，上述底部填充层(30)包含热固性树脂、助熔剂和溶剂，在其表面具有表皮层(31)，上述表皮层(31)的粘着力在常温下为25mN/mm2以下，且在40℃为60mN/mm2以上。

Description

带电极的无源部件和带电极的无源部件的集合体
技术领域
本发明涉及带电极的无源部件和带电极的无源部件的集合体。
背景技术
在基板贴装带焊料凸块(solder-bump)的半导体部件的情况下，多使用芯片焊接(同时进行接触加压和加热的方法)。
在专利文献1中记载了如下内容：得到在晶片的具有焊料凸块的面上层叠的带粘接剂层的晶片，将其切割而制成带粘接剂层的半导体芯片，进行半导体芯片的焊料凸块和布线基板的电极的位置对准，进行加热压接接合。
专利文献1中使用的粘接剂是B级组合物，通过进行加热压接接合而表现粘接性。因此，认为仅在常温下安装不会表现粘接性。因此，在半导体芯片与基板的位置对准的同时，对每个半导体芯片进行加热压接接合。
现有技术文献
专利文献
专利文献1：日本特表2015－503220号公报
发明内容
作为将电容器等无源部件贴装于基板、电子部件等贴装对象物的方式，有带电极的无源部件。带电极的无源部件是在作为无源部件发挥功能的无源部件主体的贴装面设置电极而成的。
以下，在本说明书中，作为无源部件，除非特别提及，否则是指带电极的无源部件。
无源部件相对于贴装对象物的搭载数多，因此如果将无源部件一个一个地加热压接而进行贴装，则从组装生产率的观点出发存在问题。因此，优选将多个无源部件配置于贴装对象物上，进行回流焊(reflow)，从而贴装于贴装对象物。
在进行回流焊前进行无源部件与贴装对象物的位置对准，但是在通过回流焊而无源部件固定于贴装对象物前，存在无源部件与贴装对象物的位置偏离、或无源部件旋转、倒置的问题。
因此，考虑在无源部件主体的贴装面设置作为粘接层的底部填充层。
这里，在无源部件主体的贴装面设置有底部填充层的情况下，底部填充层成为与拾取喷嘴接触的面。因此，如果底部填充层的粘接力强，则存在在拾取无源部件时底部填充层的成分附着于拾取喷嘴的问题。因此，在拾取时优选底部填充层没有粘接力或粘接力弱。
另一方面，在将无源部件与贴装对象物进行位置对准时，优选表现出底部填充层的粘接力而将无源部件与贴装对象物粘接。
本发明是为了对应这样的要求而完成的，目的在于提供一种具备底部填充层的带电极的无源部件，上述底部填充层在拾取时粘接力差而不易发生底部填充层残留在拾取喷嘴，并且在向贴装对象物进行位置对准时能够表现出在回流焊期间无源部件的位置不偏离的程度的粘接力。
本发明的带电极的无源部件是贴装于贴装对象物的带电极的无源部件，其特征在于，上述带电极的无源部件具备无源部件主体、设置于无源部件主体的贴装面的电极和设置于无源部件主体的贴装面的底部填充层，上述底部填充层包含热固性树脂、助熔剂和溶剂，在其表面具有表皮层，上述表皮层的粘着力在常温下为25mN/mm2以下，且在40℃为60mN/mm2以上。
另外，本发明的带电极的无源部件的集合体的特征在于，具备：环形框架、粘贴于上述环形框架的载带和集合多个以使得上述底部填充层朝向与上述载带相反的面而粘贴的本发明的带电极的无源部件。
根据本发明，能够提供一种具备底部填充层的带电极的无源部件，上述底部填充层在拾取时粘接力差而不易发生底部填充层残留在拾取喷嘴，并且在向贴装对象物进行位置对准时能够表现出在回流焊期间无源部件的位置不偏离的程度的粘接力。
附图说明
[图1]图1是示意性地表示带电极的无源部件的一个例子的截面图。
[图2]图2A、图2B、图2C和图2D是示意性地表示得到带电极的无源部件的工序的一部分的工序图。
[图3]图3A、图3B、图3C和图3D是示意性地表示得到带电极的无源部件的工序的一部分的工序图。
[图4]图4A、图4B、图4C和图4D是示意性地表示将带电极的无源部件贴装于贴装对象物的工序的一部分的工序图。
[图5]图5是示意性地表示带电极的无源部件的另一个例子的截面图。
具体实施方式
以下，对本发明的带电极的无源部件和带电极的无源部件的集合体进行说明。
然而，本发明不限定于以下的构成，在不变更本发明的要旨的范围内可以适当地变更而应用。应予说明，将以下记载的本发明的各实施方式的优选的构成组合两个以上而得的实施方式也是本发明。
本发明的带电极的无源部件是贴装于贴装对象物的带电极的无源部件，其特征在于，上述带电极的无源部件具备无源部件主体、设置于无源部件主体的贴装面的电极和设置于无源部件主体的贴装面的底部填充层，上述底部填充层包含热固性树脂、助熔剂和溶剂，在其表面具有表皮层，上述表皮层的粘着力在常温下为25mN/mm2以下，且在40℃为60mN/mm2以上。
图1是示意性地表示带电极的无源部件的一个例子的截面图。
带电极的无源部件1具备：具有贴装面11和与贴装面相反侧的面12的无源部件主体10、设置于无源部件主体的贴装面11的电极20和设置于无源部件主体的贴装面11的底部填充层30。
电极20具备：设置于无源部件主体的贴装面11上的焊盘(land)21和设置于焊盘21的上的凸块(bump)22。
底部填充层30被设置在无源部件主体的贴装面11上，覆盖电极20的凸块22。底部填充层30在其表面具有表皮层31。
作为无源部件，可以举出电容器、电感器、LC复合部件、电阻、振动器、滤波器等。
无源部件可以是通过薄膜工艺在半导体基板等上形成有电容器等的薄膜型的无源部件。另外，也可以是在半导体基板等上一体地形成有电容器和电感器的薄膜型的无源部件。
作为半导体基板，可以举出硅(Si)基板、镓砷(GaAs)基板、硅锗(SiGe)基板等。
另外，无源部件也可以是层叠陶瓷电容器、层叠陶瓷电感器等芯片部件。
图1所例示的带电极的无源部件为薄膜型的无源部件。
以下，对无源部件为薄膜型的无源部件的情况进行说明。对于无源部件为芯片部件的情况，使用其他附图在后面进行说明。
无源部件主体的贴装面是无源部件与贴装对象物对置的面。在无源部件主体的贴装面设置有电极。
在无源部件为薄膜型的电子部件的情况下，电极优选由设置于无源部件主体的贴装面的焊盘和设置于焊盘上的凸块构成。
设置于无源部件主体的贴装面的电极的数量不特别限定，可以是一个，也可以是两个以上的多个。另外，在无源部件主体的贴装面设置有多个电极的情况下的电极的配置也不特别限定，可以呈格子状设置于无源部件主体的整个贴装面，可以设置于无源部件主体的贴装面的外围，也可以设置于无源部件主体的贴装面的中心。
焊盘是形成于无源部件主体的贴装面的电极图案，其材质优选为金(Au)、银(Ag)、铜(Cu)、钯(Pd)、镍(Ni)、钛(Ti)、铝(Al)或包含至少1种这些金属的合金等。
另外，焊盘也可以是对这些金属设置有镀层的结构。作为镀层的构成，可以举出由Ni层、Au层、Sn层、Ag层或包含至少1种这些金属的合金构成的层等。
焊盘的大小和焊盘的形状不特别限定。
在无源部件为薄膜型的电子部件的情况下，焊盘也可以是设置于半导体基板的电极图案。
作为凸块，可以很好地使用焊料凸块。焊料凸块的组成不特别限定，优选为可以通过回流焊进行贴装的组成。
对于凸块的高度，由于在焊接时需要吸收与贴装对象物的阶梯差(段差)，所以需要某种程度以上的高度，但是如果凸块的高度过高，则担心凸块溢出、由过度供给引起的与邻接电极的短路。因此，优选凸块的高度例如为5μm～30μm。
另外，优选电极距离无源部件主体的贴装面的高度(焊盘厚度和凸块高度的合计)为7μm(焊盘厚度最小2μm)～45μm(焊盘厚度最大15μm)。
在图1中，用箭头He表示电极距离无源部件主体的贴装面的高度(以下也简称为电极高度)。
底部填充层是在通过回流焊将无源部件贴装于贴装对象物时能够以无源部件和贴装对象物的位置不偏离的程度表现出无源部件与贴装对象物的粘接力的由组合物构成的层。
底部填充层在其表面具有表皮层。表皮层是构成底部填充层的组合物干燥而形成的膜，构成表皮层的组合物与构成底部填充层的组合物相同。
为了表现粘接力，底部填充层包含热固性树脂、助熔剂和溶剂。
作为热固性树脂，可以使用环氧树脂、酚醛树脂、氨基树脂、不饱和聚酯树脂、丙烯酸树脂、有机硅树脂等。
作为环氧树脂，可以举出双酚A型环氧树脂、双酚F型环氧树脂、线型酚醛型环氧树脂等。这些环氧树脂也是酚醛树脂。另外，作为其他环氧树脂，可以举出缩水甘油胺型环氧树脂等。
作为丙烯酸树脂，可以举出聚甲基丙烯酸甲酯等。
作为有机硅树脂，可以举出聚甲基硅氧烷等。
作为可以包含在助熔剂中的成分，可以举出无机酸、无机盐、饱和脂肪酸、不饱和脂肪酸、羟基酸、芳香族羧酸、二羧酸。
作为无机酸，可以举出磷酸、盐酸、氢氟酸、氢溴酸、氟硼酸等。
作为无机盐，可以举出氯化锌、氯化亚锡、氯化铵、氟化铵、氟化钠等。
作为饱和脂肪酸，可以举出甲酸、乙酸、月桂酸、硬脂酸等。
作为不饱和脂肪酸，可以举出油酸、松香酸等。
作为羟基酸，可以举出乳酸、苹果酸等。
作为芳香族羧酸，可以举出苯甲酸等。
作为二羧酸，可以举出草酸、琥珀酸、戊二酸、己二酸、马来酸、谷氨酸等。
作为溶剂，可以使用醇系溶剂、醚系溶剂、二醇系溶剂、酯系溶剂等。
作为醇系溶剂，可以举出苯甲醇、α－松油醇、环己烷二甲醇等。
作为既是醇系溶剂也是醚系溶剂的溶剂(也称为醇醚系溶剂)，可以举出2－松油氧基乙醇、2－二氢松油氧基乙醇、1－(2－丁氧基－1－甲基乙氧基)丙烷－2－醇等。
作为既是醚系溶剂也是二醇系溶剂的溶剂(也称为二醇醚系溶剂)，可以举出乙二醇苄基醚、二乙二醇丁基醚、二乙二醇己基醚、二乙二醇乙基己基醚、丙二醇苯基醚等。
作为二醇系溶剂，可以举出己二醇等。
作为酯系溶剂，可以举出己二酸二异丁酯等。
这些成分中，作为构成底部填充层的组合物，优选热固性树脂为双酚A型环氧树脂、助熔剂包含己二酸、溶剂为1－(2－丁氧基－1－甲基乙氧基)丙烷－2－醇的组合物。
在这种情况下，优选为双酚A型环氧树脂为20重量％～30重量％、己二酸为10重量％～20重量％的组合物。
作为底部填充层的各成分的比率，优选热固性树脂为20重量％～30重量％、助熔剂为10重量％～20重量％、溶剂为15重量％～25重量％。
存在于底部填充层的表面的表皮层的粘着力在常温下为25mN/mm2以下，且在40℃为60mN/mm2以上。
表皮层的粘着力在常温下为25mN/mm2以下，这意味着在常温下表皮层的粘接性差。无源部件的拾取通常在常温下进行，因此如果在常温下的粘接性差，则在表皮层接触到拾取喷嘴时，防止表皮层的成分(底部填充层的成分)附着于拾取喷嘴。在这种情况下，防止附着于拾取喷嘴的表皮层被拾取喷嘴牵引而伸长的“拉丝”。应予说明，在本说明书中测定粘着力时的“常温”是指20℃。
另外，表皮层的粘着力在常温下也可以为10mN/mm2以上。
表皮层的粘着力在40℃为60mN/mm2以上，这意味着在40℃表皮层的粘接力变高。在将拾取的无源部件贴装于贴装对象物的情况下，预先将载置贴装对象物的台的温度设为40℃左右，对于加热到40℃左右的贴装对象物，使表皮层与贴装对象物对置，使无源部件与贴装对象物位置对准并粘接。在表皮层在40℃具有60mN/mm2以上的粘着力的情况下，可以以无源部件的位置在贴装对象物上不移动的程度使无源部件和贴装对象物粘接。
另外，表皮层的粘着力在40℃也可以是150mN/mm2以下。
表皮层的粘着力可以使用粘着力测试仪来测定，例如，可以使用RHESCA Co.,Ltd制的TAC1000来测定。
表皮层距离无源部件主体的贴装面的高度(以下也简称为表皮层的高度)在其下方有电极的部位变高，在多个电极彼此之间变低。
图1示出表皮层31的高度不恒定的样子，在多个电极20彼此之间表皮层31的高度变低。以电子部件主体的贴装面11为起点，将表皮层31的高度变低的部分的表皮层31的高度用箭头Hs表示。
由于底部填充层在电极间下沉，所以表皮层的形状成为这样的形状。
另一方面，将以电子部件主体的贴装面11为起点的电极20的高度用箭头He表示。
优选这样规定的多个电极间的表皮层的高度(Hs)比电极的高度(He)高。
如果存在上述关系，则在将无源部件贴装于贴装对象物时，表皮层与贴装对象物的电极可靠地相接，因此特别不易产生在回流焊前的定位阶段的位置偏离。
另外，表皮层的高度也可以说是底部填充层的厚度。这样规定的底部填充层的厚度优选为15μm～35μm。
应予说明，底部填充层的厚度的值与表皮层的高度的值(用箭头Hs表示的尺寸)相同。
优选底部填充层的厚度在底部填充层的外周区域变薄。
图1示出：在底部填充层的外周区域，底部填充层30的厚度朝向无源部件主体10的端面13变薄的形态。
底部填充层的外周区域是指在无源部件主体的贴装面中位于最外侧的电极的更外侧的区域，是图1中由箭头X表示的区域。应予说明，由箭头X表示的区域不包括形成有在无源部件主体的贴装面中位于最外侧的电极的区域。
底部填充层的厚度在底部填充层的外周区域变薄，这是指相对于在无源部件主体的贴装面中位于最外侧的电极的端部之中外侧的部分的底部填充层的厚度(图1中由双箭头T表示的厚度)，底部填充层的外周区域的底部填充层的厚度变薄。
如果底部填充层的外周区域的底部填充层的厚度没有超过在无源部件主体的贴装面中位于最外侧的电极的端部之中外侧的部分的底部填充层的厚度的地方，则定义为底部填充层的厚度在底部填充层的外周区域变薄。
底部填充层的外周区域的底部填充层的厚度优选朝向无源部件主体的端面变薄，优选在无源部件主体的端面变得最薄。
如果底部填充层的厚度在底部填充层的外周区域变薄，则可防止在贴装无源部件时产生的由底部填充层引起的填角(fillet)过度扩展，因此可以将多个无源部件窄邻接地贴装于贴装对象物。
另外，优选由于底部填充层的厚度在底部填充层的外周区域变薄而底部填充层的外周区域的底部填充层的高度比电极的高度低。这是指在“在无源部件主体的贴装面中位于最外侧的电极的端部之中外侧的部分”与“无源部件主体的端面”的中间点，底部填充层的高度比电极的高度低。如果底部填充层的高度为如上所述，则在贴装无源部件后，可以减少底部填充层从无源部件主体的端面伸出到外侧的量。
优选在无源部件主体的端面具有通过激光而形成的改性层。无源部件主体的端面是图1中由参考符号13表示的位置。
对于制造带电极的无源部件的方法，在后面进行叙述，但是在该过程中进行切割。如果使用激光进行切割作为单片化的方法，则在无源部件主体的端面形成有被激光改性的层(基于激光的改性层)。
如果在无源部件主体的端面存在基于激光的改性层，则在贴装无源部件时，底部填充层可以在无源部件主体的端面很好地湿润并扩展，因此优选。
接着，对得到本发明的带电极的无源部件的方法的一个例子进行说明。
图2A、图2B、图2C和图2D是示意性地表示得到带电极的无源部件的工序的一部分的工序图。
首先，准备通过薄膜工艺形成有作为电容器等无源部件而发挥功能的部分的半导体基板。
图2A所示的半导体基板110的第1主面111是图案形成面，通过薄膜工艺形成有多个电容器，无源部件的电极(焊盘和形成于焊盘上的凸块)露出。
半导体基板110的第2主面112是背面。
接着，如图2B所示，将半导体基板110的第1主面111粘贴于背磨胶带(back grindtape)120。粘贴于背磨胶带120的半导体基板110的第2主面112露出于上表面。
然后，如图2C所示，将磨石130抵接半导体基板110的第2主面112，磨削半导体基板110的背面侧而使半导体基板110的厚度减少。
接着，使用胶带安装机(tape mounter)等，如图2D所示，在环形框架140内将半导体基板110的背面(磨削面)粘贴于载带150。对于粘贴于载带150且背面磨削完毕的半导体基板110，其第1主面111露出于上表面。
这里使用的环形框架和载带在后面被供于切割工序，因此也分别被称为切割框架、切割胶带。
图3A、图3B、图3C和图3D是示意性地表示得到带电极的无源部件的工序的一部分的工序图。
如图3A所示，使用涂布机160等对半导体基板110的第1主面111涂布成为底部填充层的底部填充层形成用组合物165。
在图3A中用箭头表示涂布机160的移动方向。
底部填充层形成用组合物包含构成上述底部填充层的热固性树脂、助熔剂和溶剂。
接着，进行干燥工序，除去底部填充层形成用组合物所含的不需要的溶剂成分。在该过程中在底部填充层的表面形成表皮层。
通过上述工序，如图3B所示，得到带电极的无源部件的集合体171，该集合体171具备：相对于粘贴于环形框架140的载带150，以使得底部填充层朝向与载带150相反的面而粘贴的带底部填充层的半导体基板170。
带底部填充层的半导体基板170集合多个本发明的带电极的无源部件，通过在后面将带底部填充层的半导体基板170单片化而成为本发明的带电极的无源部件。
接着，对带底部填充层的半导体基板进行切割，将带底部填充层的半导体基板单片化。作为切割的方法，可以使用基于激光的隐形切割和基于扩大的方法。
图3C示出经隐形切割的带底部填充层半导体基板180。
通过隐形切割而在半导体基板内部形成龟裂。
接着，如图3D所示，将载带150扩大(扩张)。通过该工序，能够得到多个以粘贴于载带150的状态被单片化的带电极的无源部件190。
在至此所示的过程中，得到了本发明的带电极的无源部件的集合体。
本发明的带电极的无源部件的集合体具备环形框架、粘贴于环形框架的载带和使底部填充层相对于载带朝上且集合多个而粘贴的本发明的带电极的无源部件。
作为“集合多个而粘贴的本发明的带电极的无源部件”，可以是图3B所示的带底部填充层的半导体基板170的形态，可以是图3C所示的经隐形切割的带底部填充层的半导体基板180的形态，也可以是图3D所示的经单片化的带电极的无源部件190的形态。
即，图3B所示的具备带底部填充层的半导体基板170的带电极的无源部件的集合体171、图3C所示的具备经隐形切割的带底部填充层的半导体基板180的带电极的无源部件的集合体181、图3D所示的具备多个经单片化的带电极的无源部件190的带电极的无源部件的集合体191都是本发明的带电极的无源部件的集合体的一个形态。
图3D所示的经单片化的带电极的无源部件190为本发明的带电极的无源部件。
因此，通过上述过程可以得到本发明的带电极的无源部件。
应予说明，作为对带底部填充层的半导体基板进行切割的方法，例示了在隐形切割后进行扩大的方法，但是切割的方法不限定于上述方法，也可以是湿式的刀切割。
但是，如果是湿式的刀切割，则由于水溅到底部填充层的表面而底部填充层溶胀，在这一点上存在缺点，因此优选用隐形切割进行切割。
接着，对将带电极的无源部件贴装于贴装对象物的方法进行说明。
图4A、图4B、图4C和图4D是示意性地表示将带电极的无源部件贴装于贴装对象物的工序的一部分的工序图。
图4A示出使用拾取喷嘴210拾取带电极的无源部件1的工序。图4A的左侧示出工序的整体图，右侧示出放大截面图。
拾取喷嘴210与带电极的无源部件1的底部填充层30的表面的表皮层31接触，拾取带电极的无源部件1。
无源部件的拾取在小于40℃的温度下进行。优选在常温以下的温度进行。
在常温以下的温度下，表皮层的粘着力为25mN/mm2以下，较小，因此防止表皮层的成分(底部填充层的成分)附着于拾取喷嘴。在这种情况下，防止附着于拾取喷嘴的表皮层被拾取喷嘴牵引而伸长的“拉丝”。
图4B示出将带电极的无源部件1从拾取喷嘴210转移到贴装喷嘴220的工序。图4B的左侧示出将带电极的无源部件从拾取喷嘴转移到贴装喷嘴的工序的工序图，右侧示出将带电极的无源部件转移到贴装喷嘴后的放大截面图。
在刚拾取了带电极的无源部件1后，与无源部件主体的贴装面相反侧的面12朝下，因此将拾取喷嘴210反转使与无源部件主体的贴装面相反侧的面12朝上。使贴装喷嘴220从上方与其接触，使与无源部件主体的贴装面相反侧的面12吸附于贴装喷嘴220。由此，无源部件主体的贴装面11朝下露出。
图4C和图4D示意性地示出将无源部件贴装于贴装对象物的工序的一部分。
图4C和图4D的左侧示出工序的整体图，右侧示出放大截面图。
如图4C所示，预先将作为贴装带电极的无源部件1的贴装对象物的基板200加热到40℃以上。应予说明，加热的温度优选为130℃以下。
基板的加热可以通过升高载置基板的台的温度来进行。
然后，使底部填充层30的表皮层31与基板200对置地将带电极的无源部件1载置于基板200。
表皮层的粘着力在40℃为60mN/mm2以上，因此如果基板的温度为40℃以上，则可以以无源部件的位置在基板上不移动的程度使无源部件与基板粘接。
图4D示出经过回流焊而带电极的无源部件1被贴装于基板200的状态。
如果在回流焊炉进行加热，则凸块22(焊料凸块)熔化而与基板200接合，进行带电极的无源部件1向基板200的贴装。
另外，通过回流焊炉的加热而固化底部填充层30所含的热固性树脂固化。
回流焊的温度根据用作凸块的材料的适当加热温度调整即可，例如可以设为峰值温度200℃～260℃。
基于上述，作为将本发明的带电极的无源部件贴装于贴装对象物的带电极的无源部件的贴装方法，优选具备如下工序：在常温以下的温度使底部填充层的表皮层与拾取喷嘴接触而拾取本发明的带电极的无源部件的工序，将贴装对象物加热到40℃以上的工序，使底部填充层的表皮层与贴装对象物对置而载置本发明的带电极的无源部件的工序，以及对载置了带电极的无源部件的贴装对象物进行回流焊、使带电极的无源部件的电极接合于贴装对象物的工序。
另外，在上述带电极的无源部件的贴装方法中，优选带电极的无源部件的底部填充层的总体积大于从无源部件主体的贴装面与贴装对象物之间的空间除去电极的体积而得的体积。
如果成为这样的关系，则在回流焊后在无源部件主体的贴装面与贴装对象物之间不出现缝隙，因此能够提高带电极的无源部件的贴装的可靠性。
至此，对带电极的无源部件为薄膜型的无源部件的情况进行了说明，但带电极的无源部件也可以是芯片部件。
图5是示意性地表示带电极的无源部件的另一个例子的截面图。
图5示出作为芯片部件的层叠陶瓷电容器。
带电极的无源部件301具备相当于无源部件主体的层叠体310、形成于层叠体310的外部电极320和底部填充层330。
外部电极320相当于带电极的无源部件的电极。
作为外部电极，可以使用树脂电极、烘烤电极、镀覆电极等任意电极。
优选预先在外部电极的表面设置通过回流焊而熔化的材料的层、例如镀Sn层。
层叠体310具备成为贴装面的层叠体的第1主面311和与贴装面相反侧的第2主面312。层叠体具有未图示的内部电极层和介电陶瓷层，内部电极层的一端与外部电极电连接。
底部填充层330被设置于层叠体的第1主面311上并在第1主面311中覆盖外部电极320。底部填充层330在其表面具有表皮层331。
对于这样的带电极的无源部件，通过将贴装对象物的温度预先加热到40℃以上，使底部填充层的表皮层与贴装对象物对置地进行载置，也可以以无源部件的位置在贴装对象物上不移动的程度使无源部件与贴装对象物粘接。
然后，可以通过回流焊而使无源部件的外部电极接合于贴装对象物。
另外，防止表皮层的成分(底部填充层的成分)附着于拾取喷嘴。
实施例
对于如图1所示的构成的带电极的无源部件，使构成底部填充层的组合物的特性变化来进行比较。
(实施例1)
作为底部填充层形成用组合物，准备了热固性树脂包含双酚A型环氧树脂、助熔剂包含己二酸、溶剂包含1－(2－丁氧基－1－甲基乙氧基)丙烷－2－醇的组合物。
在该组合物中，双酚A型环氧树脂为20重量％～30重量％，己二酸为10重量％～20重量％。
在薄膜型无源部件主体的贴装面涂布底部填充层形成用组合物，使其干燥而得到带电极的无源部件。
使用粘着力测试仪(RHESCA Co.,Ltd制的TAC1000)测定底部填充层的表皮层的常温和40℃的粘着力。
表皮层的常温下的粘着力为25mN/mm2，在40℃的粘着力为97mN/mm2。
对所制造的带电极的无源部件在常温下进行利用拾取喷嘴的拾取时，不产生向拾取喷嘴的拉丝。
另外，在将基板加热到40℃而将带电极的无源部件载置于基板后，进行回流焊。
对100个以上的带电极的无源部件进行位置偏离不良的确认，位置偏离不良的发生概率为0％。
(实施例2)
变更底部填充层形成用组合物所含的溶剂的种类和组成，以使得表皮层的在40℃的粘着力为60mN/mm2。在常温下的粘着力小于13mN/mm2。
与实施例1同样地，对所制造的带电极的无源部件在常温下进行利用拾取喷嘴的拾取，结果不产生向拾取喷嘴的拉丝。
另外，在将基板加热到40℃而将带电极的无源部件载置于基板后，进行回流焊。对100个以上的带电极的无源部件进行位置偏离不良的确认，位置偏离不良的发生概率为0％。
(比较例1)
变更底部填充层形成用组合物所含的溶剂的种类和组成，以使得表皮层的在常温下的粘着力为30mN/mm2。在40℃的粘着力为60mN/mm2以上。
与实施例1同样地，对所制造的带电极的无源部件在常温下进行利用拾取喷嘴的拾取，结果产生了向拾取喷嘴的拉丝。
另外，在将基板加热到40℃而将带电极的无源部件载置于基板后，进行回流焊。对100个以上的带电极的无源部件进行位置偏离不良的确认，位置偏离不良的发生概率为0％。
(比较例2)
变更底部填充层形成用组合物所含的溶剂的种类和组成，以使得表皮层的在40℃的粘着力为25mN/mm2。在常温下的粘着力小于13mN/mm2。
与实施例1同样地，对所制造的带电极的无源部件在常温下进行利用拾取喷嘴的拾取，结果不产生向拾取喷嘴的拉丝。
另外，在将基板加热到40℃而将带电极的无源部件载置于基板后，进行回流焊。对100个以上的带电极的无源部件进行位置偏离不良的确认，位置偏离不良的发生概率为2.2％。
符号说明
1、301 带电极的无源部件
10 无源部件主体
11 无源部件主体的贴装面
12 与无源部件主体的贴装面相反侧的面
13 无源部件主体的端面
20 电极
21 焊盘
22 凸块
30、330 底部填充层
31、331 表皮层
110 半导体基板
111 半导体基板的第1主面
112 半导体基板的第2主面
120 背磨胶带
130 磨石
140 环形框架
150 载带
160 涂布机
165 底部填充层形成用组合物
170 带底部填充层的半导体基板
171、181、191 带电极的无源部件的集合体
180 经隐形切割的带底部填充层的半导体基板
190 经单片化的带电极的无源部件
200 基板(贴装对象物)
210 拾取喷嘴
220 贴装喷嘴
310 层叠体(无源部件主体)
311 层叠体的第1主面(无源部件主体的贴装面)
312 层叠体的第2主面
320 外部电极

Claims (5)

1.一种带电极的无源部件，是贴装于贴装对象物的带电极的无源部件，其特征在于，
所述带电极的无源部件具备无源部件主体、设置于无源部件主体的贴装面的电极和设置于无源部件主体的贴装面的底部填充层，
所述底部填充层包含热固性树脂、助熔剂和溶剂，在其表面具有表皮层，
所述表皮层的粘着力在常温下为25mN/mm2以下，且在40℃为60mN/mm2以上。
2.根据权利要求1所述的带电极的无源部件，其中，设置有多个所述电极，所述电极彼此之间的表皮层的高度比所述电极的高度高。
3.根据权利要求1或2所述的带电极的无源部件，其中，所述底部填充层的厚度在所述底部填充层的外周区域变薄。
4.根据权利要求1～3中任一项所述的带电极的无源部件，其中，在所述无源部件主体的端面具有通过激光形成的改性层。
5.一种带电极的无源部件的集合体，其特征在于，具备：
环形框架，
粘贴于所述环形框架的载带，和
集合多个以使得所述底部填充层朝向与所述载带相反的面而粘贴的权利要求1～4中任一项所述的带电极的无源部件。
CN202080045058.1A 2020-01-29 2020-10-22 带电极的无源部件和带电极的无源部件的集合体 Active CN114051647B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020012685 2020-01-29
JP2020-012685 2020-01-29
PCT/JP2020/039716 WO2021152934A1 (ja) 2020-01-29 2020-10-22 電極付き受動部品及び電極付き受動部品の集合体

Publications (2)

Publication Number Publication Date
CN114051647A true CN114051647A (zh) 2022-02-15
CN114051647B CN114051647B (zh) 2023-02-03

Family

ID=77078958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080045058.1A Active CN114051647B (zh) 2020-01-29 2020-10-22 带电极的无源部件和带电极的无源部件的集合体

Country Status (5)

Country Link
US (1) US11646155B2 (zh)
JP (1) JP7103515B2 (zh)
CN (1) CN114051647B (zh)
TW (1) TWI758109B (zh)
WO (1) WO2021152934A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101955735A (zh) * 2009-07-17 2011-01-26 日立化成工业株式会社 粘接剂组合物以及使用该组合物的电路部件的连接结构体
CN104039913A (zh) * 2011-11-02 2014-09-10 汉高知识产权控股有限责任公司 用于电子部件的粘合剂
CN105283948A (zh) * 2013-09-11 2016-01-27 迪睿合株式会社 底部填充材料以及采用底部填充材料的半导体装置的制造方法
CN107112254A (zh) * 2015-02-06 2017-08-29 迪睿合株式会社 半导体装置的制造方法及底部填充膜
CN108140570A (zh) * 2015-10-19 2018-06-08 迪睿合株式会社 保护带和半导体装置的制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002145380A (ja) 2000-11-08 2002-05-22 Sony Corp ウエハー梱包方法
JP5280597B2 (ja) * 2001-03-30 2013-09-04 サンスター技研株式会社 一液加熱硬化型エポキシ樹脂組成物および半導体実装用アンダーフィル材
US6610559B2 (en) * 2001-11-16 2003-08-26 Indium Corporation Of America Integrated void-free process for assembling a solder bumped chip
JP3971995B2 (ja) * 2002-12-25 2007-09-05 日本電気株式会社 電子部品装置
US6774497B1 (en) 2003-03-28 2004-08-10 Freescale Semiconductor, Inc. Flip-chip assembly with thin underfill and thick solder mask
JP2006523760A (ja) * 2003-04-01 2006-10-19 アグイラ テクノロジーズ インコーポレイテッド デバイス取付け用熱伝導性接着剤組成物および取付け方法
US8169090B2 (en) * 2005-05-31 2012-05-01 Sumitomo Bakelite Company, Ltd. Encapsulating resin composition for preapplication, semiconductor device made with the same, and process for producing the same
JP4752586B2 (ja) * 2006-04-12 2011-08-17 ソニー株式会社 半導体装置の製造方法
KR101036336B1 (ko) * 2008-04-02 2011-05-23 엘지이노텍 주식회사 반도체 패키징 방법
JP2012074636A (ja) 2010-09-29 2012-04-12 Sumitomo Bakelite Co Ltd 接合方法、半導体装置、多層回路基板および電子部品
JP2012146830A (ja) 2011-01-12 2012-08-02 Sumitomo Bakelite Co Ltd ダイシングテープ一体型接着シート、電子部品及び半導体装置
JP2012238699A (ja) * 2011-05-11 2012-12-06 Hitachi Chem Co Ltd 半導体装置の製造方法、半導体素子付き半導体ウェハの製造方法及び接着剤層付き半導体ウェハの製造方法
JP5891605B2 (ja) * 2011-05-11 2016-03-23 日立化成株式会社 半導体装置の製造方法、及び半導体ウェハ積層体の製造方法
JP5889625B2 (ja) 2011-12-16 2016-03-22 日東電工株式会社 半導体装置の製造方法
WO2016060088A1 (ja) * 2014-10-14 2016-04-21 三菱化学株式会社 半導体デバイス用層間充填剤組成物及び半導体デバイスの製造法
TWI756181B (zh) 2015-08-28 2022-03-01 日商昭和電工材料股份有限公司 緩衝片用組成物及緩衝片
US20170173745A1 (en) * 2015-12-22 2017-06-22 International Business Machines Corporation No clean flux composition and methods for use thereof
JP6918420B2 (ja) 2017-09-14 2021-08-11 株式会社ディスコ ウェーハの加工方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101955735A (zh) * 2009-07-17 2011-01-26 日立化成工业株式会社 粘接剂组合物以及使用该组合物的电路部件的连接结构体
CN104039913A (zh) * 2011-11-02 2014-09-10 汉高知识产权控股有限责任公司 用于电子部件的粘合剂
CN105283948A (zh) * 2013-09-11 2016-01-27 迪睿合株式会社 底部填充材料以及采用底部填充材料的半导体装置的制造方法
CN107112254A (zh) * 2015-02-06 2017-08-29 迪睿合株式会社 半导体装置的制造方法及底部填充膜
CN108140570A (zh) * 2015-10-19 2018-06-08 迪睿合株式会社 保护带和半导体装置的制造方法

Also Published As

Publication number Publication date
CN114051647B (zh) 2023-02-03
US11646155B2 (en) 2023-05-09
TW202217938A (zh) 2022-05-01
TWI758109B (zh) 2022-03-11
JPWO2021152934A1 (zh) 2021-08-05
WO2021152934A1 (ja) 2021-08-05
US20210304963A1 (en) 2021-09-30
JP7103515B2 (ja) 2022-07-20

Similar Documents

Publication Publication Date Title
KR100870288B1 (ko) 반도체 장치의 제조 방법
JP5703010B2 (ja) 半導体パッケージ及びその製造方法
KR101592044B1 (ko) 열 기계 플립 칩 다이 본딩
TWI436717B (zh) 可內設功能元件之電路板及其製造方法
KR101096614B1 (ko) 전자 부품 실장 구조 및 그 제조 방법
US8394677B2 (en) Method of fabricating semiconductor device
JP5879030B2 (ja) 電子部品パッケージ及びその製造方法
TW201834084A (zh) 半導體裝置及形成具有嵌入式電感或封裝的整合式系統級封裝模組之方法
US20090042336A1 (en) Fabrication method of an organic substrate having embedded active-chips
KR20010062373A (ko) 반도체장치 및 그 제조방법
KR102385561B1 (ko) 개방 단자를 갖는 차폐된 반도체 패키지 및 이의 제작 방법
US20130344658A1 (en) Method for manufacturing semiconductor device
JP4260617B2 (ja) 半導体装置の製造方法
JP2007059600A (ja) 部品実装方法および部品実装体
JP2011159701A (ja) 半導体装置およびその製造方法
US9960122B2 (en) Composite device with substrate and mounted component
JP4612450B2 (ja) 積層型半導体装置の製造方法
US20130050957A1 (en) Electronic component incorporating board and composite module
CN114051647B (zh) 带电极的无源部件和带电极的无源部件的集合体
KR100639737B1 (ko) 회로 장치의 제조 방법
JP2015144157A (ja) 回路基板、電子装置及び電子装置の製造方法
CN112714539A (zh) 电子组件及制造电子组件的方法
CN211792251U (zh) 微电子封装的嵌入式铜结构
JP4010311B2 (ja) 半導体装置および半導体装置の製造方法
US20100289129A1 (en) Copper plate bonding for high performance semiconductor packaging

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant