CN113764565A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN113764565A
CN113764565A CN202111018478.3A CN202111018478A CN113764565A CN 113764565 A CN113764565 A CN 113764565A CN 202111018478 A CN202111018478 A CN 202111018478A CN 113764565 A CN113764565 A CN 113764565A
Authority
CN
China
Prior art keywords
layer
electrode
metal bump
semiconductor device
mounting substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111018478.3A
Other languages
English (en)
Inventor
广木均典
林茂生
中岛健二
福久敏哉
政元启明
山田笃志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Nuvoton Technology Corp Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan filed Critical Nuvoton Technology Corp Japan
Publication of CN113764565A publication Critical patent/CN113764565A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/10—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating making use of vibrations, e.g. ultrasonic welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

半导体装置(1)具备：安装基板(20)；以及半导体元件(10)，隔着金属凸块(30)被配置在安装基板(20)，半导体元件(10)，具有半导体层叠结构(11)以及第1电极，安装基板(20)，具有第2电极，金属凸块(30)具有与半导体元件(10)的第1电极相接的第1层(31)、以及位于该第1电极的相反侧的第2层(32)，构成第1层(31)的结晶的平均结晶粒径，比构成第2层(32)的结晶的平均结晶粒径大，第2层(32)位于与半导体元件(10)的第1电极隔开的位置。

Description

半导体装置
本申请是申请日为2018年12月20日的PCT/JP2018/047041进入中国国家阶段的中国专利申请No.201880088260.5的分案申请。
技术领域
本公开涉及半导体装置，尤其涉及通过金属凸块接合了半导体元件与安装基板的半导体装置。
背景技术
LED(Light Emitting Diode：发光二极管)等半导体发光元件，作为各种设备的光源而被利用。例如，LED被用于DRL(Daytime Running Lights：日间行车灯)以及HL(HeadLamp：前照灯)等车载用照明装置的车载光源。尤其是使用光输出为1W以上的高功率LED的车载光源的市场发展，Halogen(卤素)灯或HID(High-Intensity Discharge：高强度气体放电)灯的LED化迅速扩大。
关于车载光源，对节省空间以及提高设计性的要求高涨，所以LED向小型化、高电流化、集成化的方向发展。因此在确保LED的可靠性时，如何对LED产生的热进行散热成为关键。
为了实现LED芯片等半导体芯片的小型、高电流化、集成化，作为半导体芯片与安装基板接合的技术，有倒装芯片焊接(倒装芯片接合)，以正面朝下方式将半导体芯片与安装基板接合。这个方式是将半导体芯片反转(flip)，利用金属凸块来直接接合安装基板的布线与半导体芯片的电极或者布线，这与半导体芯片的半导体布线面朝上方，以电线连接的朝上方式的接合情况相比，不拘于电线直径以及电线的铺设，适合高电流化、高集成化，作为高输出用途的安装方法，在车载光源中使用。
在专利文献1中，作为通过倒装芯片焊接，由金属凸块来接合半导体元件和安装基板的半导体装置，公开了半导体元件的半导体层与电极柱连接，将电极柱的前端隔着焊锡与安装基板的布线接合的半导体装置。
图28是在专利文献1公开的半导体装置200的截面图。
图28所示，半导体装置200具备由p型层211、活性层212以及n型层213构成的半导体层210、与p型层211连接的p侧电极220、与n型层213连接的n侧电极230、在p侧电极220层叠的p侧晶种层241以及p侧电极柱242、在n侧电极230层叠的n侧晶种层251以及n侧电极柱252、以及覆盖这些的密封树脂体260。在p侧电极柱242以及n侧电极柱252中，半导体层210侧的第1端部的结晶粒径，比半导体层210的相反侧的第2端部的结晶粒径小。从而，与p侧电极柱242以及n侧电极柱252的整体上结晶粒径大的情况相比能够吸收热应力，能够获得对热应力的耐受性高的半导体装置200。
(现有技术文献)
(专利文献)
专利文献1∶日本特开2014-38886号公报
然而，关于专利文献1公开的半导体装置，在长期可靠性试验中，发生电极不良等损伤，出现长期可靠性差的课题。
发明内容
本公开的目的在于，提供一种长期可靠性优秀的半导体装置。
本公开涉及的第1半导体装置的一个方案具备：安装基板；以及半导体元件，隔着金属凸块被配置在所述安装基板，所述半导体元件，具有半导体层叠结构以及第1电极，所述安装基板，具有第2电极，所述金属凸块具有与所述第1电极相接的第1层、以及位于所述第1电极的相反侧的第2层，构成所述第1层的结晶的平均结晶粒径，比构成所述第2层的结晶的平均结晶粒径大，所述第2层位于与所述第1电极隔开的位置。
本公开涉及的第2半导体装置的一个方案具备：安装基板；以及半导体元件，隔着金属凸块被配置在所述安装基板，所述半导体元件，具有半导体层叠结构以及第1电极，所述安装基板，具有第2电极，所述金属凸块具有与所述第1电极相接的第1层、以及位于所述第1电极的相反侧的第2层，所述第1层具有等轴的晶粒组织。
本公开涉及的第3半导体装置的一个方案具备：安装基板；以及半导体元件，隔着金属凸块被配置在所述安装基板，所述半导体元件，具有半导体层叠结构以及第1电极，所述安装基板，具有第2电极，所述金属凸块具有与所述第1电极相接的由金而成的第1层、以及位于所述第1电极的相反侧的第2层，构成所述第1层的结晶的平均结晶粒径，比构成所述第2层的结晶的平均结晶粒径大，所述第1电极由包括表面层的至少2层构成，所述表面层与所述金属凸块相接并且由金而成，在所述表面层的厚度设为A，所述表面层的平均结晶粒径设为B，所述第1层的厚度设为C，所述第1层与所述第2层的界面的最大高度粗糙度设为Rz时，满足如下关系式，C>Rz/2+1-A×B/8。
本公开涉及的第4半导体装置的一个方案具备：安装基板；以及半导体元件，隔着由多个金属层而成的金属凸块被配置在所述安装基板，所述半导体元件，具有半导体层叠结构以及第1电极，所述安装基板，具有第2电极，在所述半导体元件、所述安装基板以及所述金属凸块的与所述安装基板垂直的方向上的截面中，定义与所述金属凸块的截面形状具有相同的面积以及相同的高度的虚拟的长方形时，与所述第1电极相接的第1层与所述第1电极的接合部即第1接合部的宽度、以及与所述第2电极相接的第3层与所述第2电极的接合部即第2接合部的宽度的至少任一方，比所述长方形的底边的长度长。
通过本公开，在隔着金属凸块接合半导体元件与安装基板时，能够抑制由于电极的损伤以及剥离等金属凸块的接合引起的不良状况发生，能够实现长期可靠性优秀的半导体装置。
附图说明
图1是实施方式1涉及的半导体装置的截面图。
图2是示出实施方式1涉及的半导体装置的金属凸块的放大截面图与该金属凸块中结晶粒径的高度位置依赖性的图。
图3A是示出在实施方式1涉及的半导体装置的制造方法的第1工序中，准备基板的工序的图。
图3B是示出在实施方式1涉及的半导体装置的制造方法的第1工序中，形成半导体层叠结构的工序的图。
图4A是示出在实施方式1涉及的半导体装置的制造方法的第2工序中，对半导体层叠结构进行蚀刻的工序的图。
图4B是示出在实施方式1涉及的半导体装置的制造方法的第2工序中，形成绝缘膜的工序的图。
图4C是示出在实施方式1涉及的半导体装置的制造方法的第2工序中，形成第1n侧电极的欧姆接触层以及障壁电极的工序的图。
图4D是示出在实施方式1涉及的半导体装置的制造方法的第2工序中，形成第1p侧电极的反射电极的工序的图。
图4E是示出在实施方式1涉及的半导体装置的制造方法的第2工序中，形成第1p侧电极的障壁电极的工序的图。
图4F是示出在实施方式1涉及的半导体装置的制造方法的第2工序中，形成晶种膜的工序的图。
图4G是示出在实施方式1涉及的半导体装置的制造方法的第2工序中，形成保护材的工序的图。
图4H是示出在实施方式1涉及的半导体装置的制造方法的第2工序中，形成第1p侧电极以及第1n侧电极的覆盖电极的工序的图。
图4I是示出在实施方式1涉及的半导体装置的制造方法的第2工序中，消除保护材的工序的图。
图5A是示出在实施方式1涉及的半导体装置的制造方法的第3工序中，形成具有开口部的保护材的工序的图。
图5B是示出在实施方式1涉及的半导体装置的制造方法的第3工序中，形成镀金膜的工序的图。
图5C是示出在实施方式1涉及的半导体装置的制造方法的第3工序中，消除保护材的工序的图。
图5D是示出在实施方式1涉及的半导体装置的制造方法的第3工序中，消除晶种膜的一部分将电极分为pn的工序的图。
图5E是示出在实施方式1涉及的半导体装置的制造方法的第3工序中，进行热处理的工序的图。
图6A是示出在实施方式1涉及的半导体装置的制造方法的第4工序中，在安装基板之上配置半导体元件的工序的图。
图6B是示出在实施方式1涉及的半导体装置的制造方法的第4工序中，在安装基板之上安装半导体元件进行超声波接合的工序的图。
图7A是图5D中区域VIIA的放大图。
图7B是图5E中区域VIIB的放大图。
图7C是示出从图7B的状态，晶粒更加粗大化的状态的图。
图8是用于说明结晶粒径的测定方法的图。
图9是示出镀金膜的平均结晶粒径与单层镀金膜的硬度的关系的图。
图10是在实施方式1，将半导体元件安装到安装基板时的超声波接合的定时图。
图11A是示出在实施方式1中进行超声波接合之前的金属凸块周围的截面的图。
图11B是示出图10中Step.1紧之后的金属凸块与安装基板的第2电极的接合状态的图。
图11C是示出图10中Step.2的中途过程(从处理开始大约300ms之后)的金属凸块与安装基板的第2电极的接合状态的图。
图11D是示出图10中Step.2的结束时刻的金属凸块与安装基板的第2电极的接合状态的图。
图12是示出实施方式1涉及的半导体装置中金属凸块的结晶粒径的分布的图。
图13是用于说明观察半导体装置的电极面的方法的图。
图14A是示出半导体装置的测定剪切强度(Shear strength)的方法中，向剪切传感器施加荷载之前的状态的图。
图14B是示出半导体装置的测定剪切强度的方法中，向剪切传感器施加荷载之后的状态的图。
图15是与图12的点划线包围的区域XV对应的部分的SIM像。
图16是图1的点划线包围的区域XVI的放大截面图。
图17是示出在将半导体元件安装到安装基板时，在第1电极不发生凸块痕的区域的图。
图18是实施方式2涉及的半导体装置的截面图。
图19是示出实施方式2涉及的半导体装置的金属凸块的放大截面图与该金属凸块中结晶粒径的高度位置依赖性的图。
图20A是示出在实施方式2涉及的半导体装置的制造方法的第3工序中，形成具有开口部的保护材的工序的图。
图20B是示出在实施方式2涉及的半导体装置的制造方法的第3工序中，形成镀金膜的工序的图。
图20C是示出在实施方式2涉及的半导体装置的制造方法的第3工序中，消除保护材的工序的图。
图20D是示出在实施方式2涉及的半导体装置的制造方法的第3工序中，消除晶种膜的一部分从而对电极进行pn分离的工序的图。
图21A是示出在实施方式2涉及的半导体装置的制造方法的第4工序中，在安装基板之上配置半导体元件的工序的图。
图21B是示出在实施方式2涉及的半导体装置的制造方法的第4工序中，在安装基板之上安装半导体元件进行超声波接合的工序的图。
图22是在实施方式2中，将半导体元件安装到安装基板时的超声波接合的定时图。
图23A是示出实施方式2中进行超声波接合之前的镀金膜周围的截面的图。
图23B是示出图22中的Step.1紧之后的镀金膜与安装基板的第2电极的接合状态的图。
图23C是示出图22中Step.2的中途过程(从处理开始后大约300ms之后)的镀金膜与安装基板的第2电极的接合状态的图。
图23D是示出在图22中Step.2的结束时刻的镀金膜与安装基板的第2电极的接合状态的图。
图24是实施方式3涉及的半导体装置的截面图。
图25是示出实施方式3涉及的半导体装置的金属凸块的放大截面图与该金属凸块中结晶粒径的高度位置依赖性的图。
图26A是示出在实施方式3涉及的半导体装置的制造方法的安装基板的制作工序中，在安装基板形成第2p侧电极以及第2n侧电极的工序的图。
图26B是示出在实施方式3涉及的半导体装置的制造方法的安装基板的制作工序中，形成具有开口部的保护材的工序的图。
图26C是示出在实施方式3涉及的半导体装置的制造方法的安装基板的制作工序中，形成镀金膜的工序的图。
图26D是示出在实施方式3涉及的半导体装置的制造方法的安装基板的制作工序中，消除保护材的工序的图。
图26E是示出在实施方式3涉及的半导体装置的制造方法的安装基板的制作工序中，进行热处理工序的图。
图27A是示出在实施方式3涉及的半导体装置的制造方法的第4工序中，在安装基板之上配置半导体元件的工序的图。
图27B是示出在实施方式3涉及的半导体装置的制造方法的第4工序中，在安装基板之上安装半导体元件进行超声波接合的工序的图。
图28是示出专利文献1公开的半导体装置的截面图。
图29A是通过倒装芯片焊接，半导体元件安装到安装基板的比较例的半导体装置(进行倒装芯片焊接之前的状态)的截面图。
图29B是通过倒装芯片焊接，半导体元件安装到安装基板的比较例的半导体装置(进行倒装芯片焊接之后的状态)的截面图。
具体实施方式
(获得本公开的一个方案的过程)
随着LED等半导体发光元件的小型化以及高电流化，具备半导体发光元件的半导体发光装置等，要求半导体装置具有的可靠性水平越来越高。
在专利文献1公开的半导体装置中，公开了能够获得对热应力耐受性高的半导体装置，然而本发明者们通过研究发现了如下，随着半导体发光元件的小型化以及高电流化，在长期可靠性试验中，会发生电极不良等损坏。可以考虑这是因为压迫金属凸块进行接合时的应力，使半导体发光元件的电极发生歪斜，因为这个原因导致电极不良等。
在这里，利用图29A以及图29B，说明发生半导体发光元件的电极歪斜的原因。图29A以及图29B是通过倒装芯片焊接，将半导体元件10安装到安装基板20的比较例的半导体装置100的截面图。图29A示出倒装芯片焊接之前的状态，图29B示出倒装芯片焊接之后的状态。
如图29B所示，半导体装置100具备具有半导体层叠结构11的半导体元件10、以及安装基板20。半导体元件10与安装基板20，隔着金属凸块130接合。具体而言，在半导体元件10的半导体层叠结构11形成的第1电极(第1p侧电极12、第1n侧电极13)、与安装基板20的第2电极(第2p侧电极22、第2n侧电极23)，隔着金属凸块130而被接合。金属凸块130相当于，图28的专利文献1公开的半导体装置200的p侧电极柱242以及n侧电极柱252。
将半导体元件10安装到安装基板20时，如图29A所示，以被配置在安装基板20的第2电极(第2p侧电极22、第2n侧电极23)，与在半导体元件10的第1电极(第1p侧电极12、第1n侧电极13)上形成的金属凸块130相对的方式，来配置半导体元件10(例如LED)。之后，以从半导体元件10侧朝向安装基板20侧(与安装基板20垂直的方向)施加荷载的方式按压，并且施加超声波，从而使安装基板20的第2电极的最表面的金与金属凸块130的最表面的金，进行超声波接合。从而，半导体元件10与安装基板20，隔着金属凸块130被接合。
然而发现了通过安装时的荷载的按压，金属凸块130被压到半导体元件10侧的第1电极(第1p侧电极12、第1n侧电极13)上，半导体元件10的第1电极发生歪斜。半导体元件10的电极歪斜，导致半导体元件10的第1电极出现裂缝或凸块痕等，成为在长期可靠性试验时的电极不良等的原因。
半导体元件，尤其是随着LED的小型化以及高电流化，既保持半导体元件的安装时的强度，又不出现安装时的歪斜的电极以及凸块的开发，变得越来越重要。另外，在本公开中认为是课题的与机械应力有关的课题，没有记载在专利文献1中。
于是，本发明者们研究了即使通过倒装芯片焊接隔着金属凸块将半导体元件安装到安装基板的情况下，在安装时，半导体元件的电极以及凸块不发生歪斜的结构以及施工法。
而且，本发明者们反复研究的结果发现了如下，在半导体元件与安装基板隔着金属凸块被接合的半导体装置中，在金属凸块内设置与半导体元件的电极相接的第1层和与第1层相接的第2层，使第1层以及第2层的一方的结晶粒径设为比另一方的结晶粒径大，从而由金属凸块吸收与缓和安装时的冲击，能够抑制半导体元件对电极的损伤。
进而还发现了如下，关于金属凸块，在与半导体元件(或安装基板)的电极相接的部分设为柔软层，从而由于安装时的按压，该柔软层受压迫，半导体元件侧以及安装基板侧的至少一方的接合部成为向下方逐渐展开形状，使金属凸块与半导体元件(或安装电极)的电极的接合面积增大，使金属凸块与半导体元件的电极的接合强度增大。
本公开涉及的半导体装置，以这样的构想为基础而提出。
具体而言，本公开涉及的第1半导体装置，具备：安装基板；以及半导体元件，隔着金属凸块被配置在所述安装基板，所述半导体元件，具有半导体层叠结构以及第1电极，所述安装基板，具有第2电极，所述金属凸块具有与所述第1电极相接的第1层、以及位于所述第1电极的相反侧的第2层，构成所述第1层的结晶的平均结晶粒径，比构成所述第2层的结晶的平均结晶粒径大，所述第2层位于与所述第1电极隔开的位置。
此外，本公开涉及的第1半导体装置可以是，所述第1层在所述第2层侧具有过渡区域，所述过渡区域的平均结晶粒径，从所述第1层的平均结晶粒径逐渐接近于所述第2层的平均结晶粒径。
此外，本公开涉及的第1半导体装置可以是，所述第1层与所述第2层的界面的最大高度粗糙度是所述第2层的平均结晶粒径以上。
在这个情况下，所述第1层的平均结晶粒径可以是所述界面的最大高度粗糙度以上。
此外，本公开涉及的第1半导体装置可以是，所述第1电极由包括表面层的至少2层构成，所述表面层与所述金属凸块相接并且由金而成，在所述表面层的厚度设为A，所述表面层的平均结晶粒径设为B，所述第1层的厚度设为C，所述第1层与所述第2层的界面的最大高度粗糙度设为Rz时，满足如下关系式，C>Rz/2+1-A×B/8。
此外，本公开涉及的第1半导体装置可以是，所述第1层具有等轴的晶粒组织。
此外，本公开涉及的第1半导体装置可以是，所述第2层具有多轴的晶粒组织。
此外，本公开涉及的第1半导体装置可以是，在所述半导体元件、所述安装基板以及所述金属凸块的与所述安装基板垂直的方向上的截面中，定义与所述金属凸块的截面形状具有相同的面积以及相同的高度的虚拟的长方形时，与所述第1电极相接的所述第1层与所述第1电极的接合部即第1接合部的宽度，比所述长方形的底边的长度长。
此外，本公开涉及的第1半导体装置可以是，所述金属凸块，具有与所述第2电极相接的第3层，在所述半导体元件、所述安装基板以及所述金属凸块的与所述安装基板垂直的方向上的截面中，定义与所述金属凸块的截面形状具有相同的面积以及相同的高度的虚拟的长方形时，与所述第3层与所述第2电极的接合部即第2接合部的宽度，比所述长方形的底边的长度长。
此外，本公开涉及的第1半导体装置可以是，所述第2层的宽度，比所述长方形的底边的长度短。
此外，本公开涉及的第1半导体装置可以是，所述半导体层叠结构具有基板、和从所述基板侧依次层叠的第1导电型半导体层、活性层以及第2导电型半导体层。
此外，本公开涉及的第1半导体装置可以是，所述第1电极包括金属膜，该金属膜与所述第2导电型半导体层相接配置，且对来自所述活性层的光进行反射。
此外，本公开涉及的第2半导体装置，具备：安装基板；以及半导体元件，隔着金属凸块被配置在所述安装基板，所述半导体元件，具有半导体层叠结构以及第1电极，所述安装基板，具有第2电极，所述金属凸块具有与所述第1电极相接的第1层、以及位于所述第1电极的相反侧的第2层，所述第1层具有等轴的晶粒组织。
此外，本公开涉及的第2半导体装置可以是，所述第2层具有多轴的晶粒组织。
此外，本公开涉及的第3半导体装置，具备：安装基板；以及半导体元件，隔着金属凸块被配置在所述安装基板，所述半导体元件，具有半导体层叠结构以及第1电极，所述安装基板，具有第2电极，所述金属凸块具有与所述第1电极相接的由金而成的第1层、以及位于所述第1电极的相反侧的第2层，构成所述第1层的结晶的平均结晶粒径，比构成所述第2层的结晶的平均结晶粒径大，所述第1电极由包括表面层的至少2层构成，所述表面层与所述金属凸块相接并且由金而成，在所述表面层的厚度设为A，所述表面层的平均结晶粒径设为B，所述第1层的厚度设为C，所述第1层与所述第2层的界面的最大高度粗糙度设为Rz时，满足如下关系式，C>Rz/2+1-A×B/8。
此外，本公开涉及的第4半导体装置，具备：安装基板；以及半导体元件，隔着由多个金属层而成的金属凸块被配置在所述安装基板，所述半导体元件，具有半导体层叠结构以及第1电极，所述安装基板，具有第2电极，在所述半导体元件、所述安装基板以及所述金属凸块的与所述安装基板垂直的方向上的截面中，定义与所述金属凸块的截面形状具有相同的面积以及相同的高度的虚拟的长方形时，与所述第1电极相接的第1层与所述第1电极的接合部即第1接合部的宽度、以及与所述第2电极相接的第3层与所述第2电极的接合部即第2接合部的宽度的至少任一方，比所述长方形的底边的长度长。
此外，本公开涉及的第4半导体装置可以是，所述金属凸块，在所述第1层与所述第3层之间，具有宽度比所述长方形的底边的长度短的第2层。
(实施方式)
以下，针对本公开的实施方式等，参考附图进行说明。另外，以下说明的实施方式都是示出本公开的一个具体例子。因此，以下实施方式中示出的数值、形状、材料、构成要素、构成要素的配置位置以及连接形式、以及工序及工序的顺序等是一个例子，主旨并非限定本公开。此外，以下的实施方式中的构成要素中，示出最上位概念的技术方案没有记载的构成要素，作为任意的构成要素来说明。
此外，各图是示意图，并非是严谨的图示。因此，在各图中缩尺等也并非一致。此外，在各图中，对实质上相同的构成赋予相同的符号，省略或简化重复说明。
(实施方式1)
[半导体装置]
首先，利用图1说明实施方式1涉及的半导体装置1的构成。图1是实施方式1涉及的半导体装置1的截面图。
如图1所示，实施方式1涉及的半导体装置1具备半导体元件10、安装基板20、金属凸块30。
半导体元件10，隔着金属凸块30被配置在安装基板20。换言之，半导体元件10隔着金属凸块30与安装基板20接合。
在本实施方式中，半导体元件10是发光二极管(LED)芯片。因此，半导体装置1是具备LED芯片的半导体发光装置。
半导体元件10具有半导体层叠结构11、和作为第1电极被形成在半导体层叠结构11的第1p侧电极12以及第1n侧电极13。第1p侧电极12以及第1n侧电极13，由包含与金属凸块30相接的由金而成的表面层的至少2层来构成。
另外，在本说明书中，第1p侧电极12与第1n侧电极13，在没有必要特别区分地说明的情况下，会统称为半导体元件10的第1电极。
半导体层叠结构11，具有基板11a、n型半导体层11b(第1导电型半导体层)、活性层11c、p型半导体层11d(第2导电型半导体层)。n型半导体层11b、活性层11c以及p型半导体层11d是与基板11a相接的半导体层叠体，从基板11a侧按照该顺序来层叠。具体而言，n型半导体层11b、活性层11c以及p型半导体层11d，在基板11a上按照n型半导体层11b、活性层11c以及p型半导体层11d的顺序来层叠。
第1p侧电极12以及第1n侧电极13，被形成在半导体层叠结构11之上。第1p侧电极12，被形成在p型半导体层11d之上。此外，第1n侧电极13，被形成在n型半导体层11b之上。具体而言，第1n侧电极13，被形成在通过消除p型半导体层11d以及活性层11c的一部分从而使n型半导体层11b的一部分露出的露出区域。
在本实施方式，在半导体层叠结构11之上，作为绝缘膜被形成有氧化膜14。第1p侧电极12，被形成在从氧化膜14的开口部露出的p型半导体层11d之上，第1n侧电极13，被形成在从氧化膜14的开口部露出的n型半导体层11b之上。
第1p侧电极12具有从半导体层叠结构11侧依次层叠的反射电极12a、障壁电极12b、晶种层12c以及覆盖电极12d。具体而言，反射电极12a、障壁电极12b、晶种层12c以及覆盖电极12d，在半导体层叠结构11之上，按照反射电极12a、障壁电极12b、晶种层12c以及覆盖电极12d的顺序来层叠。在第1p侧电极12中，反射电极12a是对来自半导体层叠结构11的活性层11c的光进行反射的金属膜，以与半导体层叠结构11的p型半导体层11d(第2导电型半导体层)相接的方式来配置。
此外，第1n侧电极13，具有从半导体层叠结构11侧依次层叠的欧姆接触层13a、障壁电极13b、晶种层13c以及覆盖电极13d。
此外，在第1p侧电极12以及第1n侧电极13中，覆盖电极12d以及13d是与金属凸块30相接的由金而成的表面层。具体而言，覆盖电极12d以及13d是将晶种层12c以及13c为底层而形成的镀金膜。
安装基板20具有基板21、以及作为第2电极在基板21的一方的表面形成的第2p侧电极22以及第2n侧电极23。第2p侧电极22以及第2n侧电极23，是用于对半导体元件10施加电流的引出电极。
第2p侧电极22与半导体元件10的第1p侧电极12，隔着金属凸块30而被接合。在n侧也同样，第2n侧电极23与半导体元件10的第1n侧电极13，隔着金属凸块30而被接合。
另外，在本说明书中，第2p侧电极22与第2n侧电极23，在没有必要区分说明的情况下，会统称为安装基板20的第2电极来记载。
金属凸块30，被形成在半导体元件10。p侧的金属凸块30与n侧的金属凸块30是同样的结构的金属凸块。换言之，半导体元件10的第1p侧电极12与安装基板20的第2p侧电极22之间的金属凸块30，和半导体元件10的第1n侧电极13与安装基板20的第2n侧电极23之间的金属凸块30，是相同的结构。在本实施方式，金属凸块30，是由镀金膜而成的金凸块。
具体而言，金属凸块30具有多个金属层，该多个金属层包括位于第1电极(第1p侧电极12、第1n侧电极13)侧的第1层31、以及位于第1电极的相反侧的第2层32。在本实施方式中，金属凸块30，具有第1层31与第2层32的两个层。
第1层31，与第1电极(第1p侧电极12、第1n侧电极13)相接。具体而言，第1层31，与第1p侧电极12的覆盖电极12d或者第1n侧电极13的覆盖电极13d直接接合。
另一方面，第2层32，与第1层31相接，并且与安装基板20的第2电极(第2p侧电极22与第2n侧电极23)相接。具体而言，第2层32与第2p侧电极22或第2n侧电极23直接接合。因此，第2层32，位于与第1电极(第1p侧电极12、第1n侧电极13)隔开的位置。具体而言，在第2层32与第1电极之间，存在第1层31。
另外，第1层31的宽度比第2层32的宽度宽。在本实施方式中，第1层31以及第2层32，均为大致圆柱形状，第1层31是比第2层32直径更大的圆柱形状。
图2是示出实施方式1涉及的半导体装置1的金属凸块30的放大截面图与该金属凸块30中结晶粒径的高度位置依赖性的图。在图2中，纵轴示出金属凸块30的高度，横轴示出金属凸块30的结晶粒径。
如图2所示，在金属凸块30中，构成第1层31的结晶的平均结晶粒径，比构成第2层32的结晶的平均结晶粒径大。换言之，金属凸块30由金属的结晶粒径不同的第1层31和第2层32来构成。
在这里说明金属中的结晶粒径与硬度之间的关系。通常金属的结晶粒径与硬度之间存在负的相关。换言之，结晶粒径越小，硬度越高。相反，结晶粒径越大，硬度越低。这是因为金属的硬度，由施加荷载时的金属的塑性变形量来决定，并且塑性变形量，是受相对于位错(dislocation)的增殖以及移动的障碍物、滑移面长度以及金属结晶方向的影响。
金属结晶的滑移面，由结晶格子的某个特定方向来决定，施加应力时，向该方向滑移，金属发生塑性变形。即结晶粒径大的金属结晶体，滑移线的长度长，在施加应力时应力集中到结晶边界，在该附近容易塑性变形。换言之称之为柔软。
相反，结晶粒径小的金属结晶体，单体的晶粒的滑移面的长度小，在施加某个应力的情况下，与应力方向不一致的滑移面多。从而，这些结晶成为抵抗难以产生滑移，金属难以塑性变形。换言之，结晶粒径小的金属结晶体，称之为硬。
关于这样的结晶粒径与硬度的关系，如后边所述，镀金膜也具有同样的关系。即关于由镀金膜构成的金属凸块30，在结晶粒径与硬度之间具有负的相关。换言之，构成镀金膜的结晶的平均结晶粒径越大，硬度越低。
而且，在本实施方式中的金属凸块30，第1层31通过在镀金之后加热引起的重结晶，从而结晶粒径粗大化。换言之，在金属凸块30中，结晶的平均结晶粒径相对大的第1层31，比结晶的平均结晶粒径相对小的第2层32柔软。
在这样构成的半导体装置1中，将被形成有金属凸块30的半导体元件10安装到安装基板20时，通过金属凸块30，能够缓和半导体元件10与安装基板20之间的冲击。从而，在将半导体元件10安装到安装基板20时，能够抑制半导体元件10的第1电极(第1p侧电极12、第1n侧电极13)受损伤。
[半导体装置的制造方法]
下面根据附图，说明实施方式1涉及的半导体装置1的制造方法。
实施方式1涉及的半导体装置1的制造方法包括如下工序，形成半导体元件10的半导体层叠结构11的第1工序(图3A～图3B)，接着形成半导体元件10的第1电极的第2工序(图4A～图4I)，接着在半导体元件10形成金属凸块30的第3工序(图5Aa～图5D)，接着通过倒装芯片焊接将半导体元件10安装到安装基板20的第4工序(图6A～图6B)。
[第1工序(半导体层叠结构的形成工序)]
首先，通过图3A～图3B示出的流程，形成半导体元件10的半导体层叠结构11。图3A～图3B是示出用于形成半导体元件10的半导体层叠结构11的流程的图。
具体而言，如图3A所示首先准备基板11a。在本实施方式中，基板11a作为半导体而成的透光性基板，采用了由GaN而成的晶片(GaN基板)。
接着，如图3B所示，在基板11a之上，通过MOVPE(Metal Organic Vapor PhaseEpitaxy：有机金属汽相外延生长)法的外延成长技术，依次层叠n型半导体层11b、活性层11c、p型半导体层11d，从而形成半导体层叠结构11。
在本实施方式，n型半导体层11b是n型氮化物半导体层(例如GaN层)，活性层11c是氮化物发光层，p型半导体层11d是p型氮化物半导体层。构成活性层11c的氮化物发光层，至少包含Ga和N，并且按照需要包含适量的In，从而能够获得所希望的发光波长。在本实施方式中，活性层11c是InGaN层，以发光峰值波长成为450nm的方式来设定In成分比。
[第2工序(第1电极的形成工序)]
接着，通过图4A～图4I示出的流程，形成半导体元件10的第1电极(第1p侧电极12、第1n侧电极13)。图4A～图4I是示出用于形成半导体元件10的第1电极的流程的图。
具体而言，首先如图4A所示，针对在所述第1工序形成的半导体层叠结构11，通过干蚀来消除p型半导体层11d与活性层11c与n型半导体层11b的一部分，从而使n型半导体层11b的一部分从p型半导体层11d以及活性层11c露出。从而能够在n型半导体层11b的一部分形成露出区域。
接着，如图4B所示，在包含n型半导体层11b的露出区域的半导体层叠结构11的上表面整体，作为绝缘膜来形成氧化膜14。
之后，虽然未图示，在氧化膜14之上涂布保护材，通过光刻在与n型半导体层11b的露出区域内对应的位置上的保护材形成开口部，通过使用氢氟酸的蚀刻法，来消除保护材的开口部内的氧化膜14。
接着，如图4C所示，利用EB(Electron Beam：电子束)蒸镀法，将用于形成第1n侧电极13的n侧电极形成材料成膜，通过保护材剥离法来消除保护材和多余的n侧电极形成材料，在消除氧化膜14的区域，形成第1n侧电极13的一部分。
在本实施方式中，作为n侧电极形成材料，从与n型半导体层11b近的一侧朝向远离的方向，依次形成成为欧姆接触层13a的Al层(膜厚0.3μm)和成为障壁电极13b的Ti层(膜厚0.1μm)的膜。从而，作为第1n侧电极13的一部分，能够形成由Al层而成的欧姆接触层13a与由Ti层而成的障壁电极13b的层叠结构层。
另外，在n型半导体层11b之上直接层叠的第1n侧电极13的Al层，作为针对n型半导体层11b的欧姆接触层来发挥作用。欧姆接触层的材料，例如能够设为Ti、V、Al、或者包含这些中任一种的金属的合金等。此外，在障壁电极13b使用的Ti层作为屏障来发挥作用，用于不使下层的Al层与后边工序形成的上层的Au层进行反应。
之后，虽然未图示，以覆盖第1n侧电极13以及氧化膜14的方式涂布保护材，通过光刻在p型半导体层11d的保护材形成开口部，通过使用氢氟酸的蚀刻法，来消除保护材的开口部内的氧化膜14。
接着，如图4D所示，利用EB蒸镀法，将用于形成第1p侧电极12的p侧电极形成材料成膜，通过保护材剥离法来消除保护材和多余的p侧电极形成材料，从而在p型半导体层11d上的消除氧化膜14的区域，形成作为第1p侧电极12的一部分的反射电极12a。
在本实施方式中，作为由Ag层而成的反射电极12a(p侧电极形成材料)，形成膜厚0.2μm的Ag层的膜。此时，反射电极12a，以与氧化膜14隔开的方式被形成。换句话说，以在反射电极12a与氧化膜14之间，露出p型半导体层11d的方式来形成。
另外，关于反射电极12a，为了反射活性层11c的光，可以使用反射率高的、包含Ag、Al、Rh的金属材料而成的金属膜。此外，反射电极12a的成膜方法，不限于EB蒸镀法，也可以使用溅射法。
接着，如图4E所示，以覆盖反射电极12a的上表面以及侧面的方式，形成障壁电极12b。在本实施方式中，使用溅射法，作为障壁电极12b，形成膜厚0.8μm的Ti层。作为障壁电极12b的材料，为了保护反射电极12a，可以使用Ti、Ni、Pt、TiW等。此时，障壁电极12b，以覆盖氧化膜14与反射电极12a之间露出的p型半导体层11d、以及在n型半导体层11b上的氧化膜14的端部的方式形成。
接着，如图4F所示，在形成有第1p侧电极12的障壁电极12b以及第1n侧电极13的障壁电极13b的晶片整个面，通过EB蒸镀法形成晶种膜12S。晶种膜12S是成为第1p侧电极12的晶种层12c以及第1n侧电极13的晶种层13c的金属膜，作为镀金的基底电极来使用。在本实施方式中，晶种膜12S是，从与障壁电极12b以及13b近的一侧朝向远离的方向，层叠有Ti层以及Au层的层叠结构层。
接着，如图4G所示，在与第1p侧电极12对应的障壁电极12b和与第1n侧电极13对应的障壁电极13b之间的边界区域中的晶种膜12S上，形成保护材15。
接着，如图4H所示，在晶片上的没有形成保护材15的区域(保护材非形成区域)，将晶种膜12S作为基底电极，通过电解镀金来析出金属，从而形成镀金膜即覆盖电极12d以及13d。覆盖电极12d，形成在障壁电极12b上的晶种膜12S上，覆盖电极13d，形成在障壁电极13b上的晶种膜12S上。作为覆盖电极12d以及13d形成镀金膜时的条件的一例是，使用镀金液温为50℃的非氰类Au镀液，析出速度设定为0.5μm/min，作为覆盖电极12d以及13d形成厚度为1.0μm的镀金膜。
在这里，关于覆盖电极12d以及13d，为了提高腐蚀耐受性，使用Au或包含Au的材料。此外，将半导体元件10从覆盖电极12d(覆盖电极13d)侧平面视的情况下，覆盖电极12d以内包障壁电极12b的方式形成，此外，覆盖电极13d，以内包障壁电极13b的方式形成。另外，在覆盖电极12d与覆盖电极13d之间的半导体层叠结构11侧，配置有氧化膜14。
接着，如图4I所示，消除保护材15。例如，通过有机溶剂等消除晶种膜12S上的保护材15。
[第3工序(金属凸块的形成工序)]
接着，如图5A～图5D示出的流程，在半导体元件10形成金属凸块30。图5A～图5D示出用于在半导体元件10形成金属凸块30的流程的图。
图1示出的金属凸块30，包括与第1p侧电极12对应的p侧的第1凸块，以及与第1n侧电极13对应的n侧的第2凸块。第1凸块，被形成在第1p侧电极12之上，第2凸块，被形成在第1n侧电极13之上。在本实施方式中，金属凸块30，是以镀金法来形成的镀金凸块。此外，金属凸块30，由多个金属层构成，是至少层叠了2层结晶粒径不同的镀金膜的层叠结构。以下，说明金属凸块30的形成方法。
在所述第2工序之后，首先，以盖住覆盖电极12d以及13d的整个面的方式涂布光刻用的保护材，以140℃进行20min左右的热处理来使保护材硬化。之后，如图5A所示，针对在第1p侧电极12的覆盖电极12d上以及第1n侧电极13的覆盖电极13d上的分别形成金属凸块30的规定区域的保护材16，通过光刻形成直径25μm的开口部16a。
接着，如图5B所示，通过金的电解镀金法使保护材16的开口部16a析出金，从而形成成为金属凸块30的镀金膜30X。具体而言，在保护材16的开口部16a露出的第1p侧电极12的覆盖电极12d之上和第1n侧电极13的覆盖电极13d之上分别同时形成镀金膜30X。作为在形成镀金膜30X时的条件的一例，使用镀液温为50℃的非氰类Au镀液，将析出速度设定为0.5μm/min，形成高度(厚度)为5μm的镀金膜30X。刚形成之后的镀金膜30X的结晶结构，是整体细小的晶粒集合体。
接着，如图5C所示，消除保护材16。例如，通过有机溶剂等消除保护材16。从而，在第1p侧电极12的覆盖电极12d上以及第1n侧电极13的覆盖电极13d上的各个规定的区域，形成直径为25μm、高度为5μm的圆柱形状的镀金膜30X。
接着，如图5D所示，针对在第1p侧电极12的障壁电极12b与第1n侧电极13的障壁电极13b之间的氧化膜14上的晶种膜12S，消除该晶种膜12S的一部分。在本实施方式，晶种膜12S是Au层与Ti层的层叠结构，首先，作为晶种膜12S的上层的Au层，通过碘溶液来消除，之后，作为晶种膜12S的下层的Ti层通过稀氢氟酸来消除，从而使氧化膜14露出。从而，在氧化膜14上，晶种膜12S分为晶种层12c以及晶种层13c，能够使电极的pn分离。具体而言，能够使作为由反射电极12a、障壁电极12b、晶种层12c以及覆盖电极12d层叠的层叠结构的第1p侧电极12，与作为由欧姆接触层13a、障壁电极13b、晶种层13c以及覆盖电极13d层叠的层叠结构的第1n侧电极13隔开。
接着，如图5E所示，将形成有镀金膜30X的晶片，在大气氛围中，以150℃进行1小时的热处理。通过这个热处理，镀金膜30X内的下侧区域与覆盖电极12d以及13d的结晶粒径发生变化。从而，能够获得由同一成分并且结晶粒径不同的第1层31以及第2层32的2层构成的金属凸块30。在金属凸块30中，离半导体层叠结构11近的一侧的第1层31，比离半导体层叠结构11远的一侧的第2层32，结晶粒径大。此外，金属凸块30的构成第1层31的结晶的结晶粒径，与构成覆盖电极12d以及13d的结晶的结晶粒径相同。
在这里，关于通过热处理的结晶粒径的变化，利用图7A～图7C来详细说明。图7A是图5D中区域VIIA的放大图。图7B是图5E中区域VIIB的放大图。图7C是示出从图7B的状态，晶粒更加粗大化的状态的图。在图7A～图7C示出第1p侧电极12上的一个镀金膜30X或金属凸块30，以及与位于其下方的第1p侧电极12的覆盖电极12d的一部分对应的区域。
图7A示出刚形成镀金膜30X之后的镀金膜30X的截面。如图7A所示，刚形成之后的镀金膜30X，整体由细小的晶粒的集合体构成。
将形成有镀金膜30X的晶片，在气氛炉开始热处理时，如图7B所示，从第1p侧电极12(覆盖电极12d)侧，向着箭头记号方向，热高效地传递到镀金膜30X。传递到镀金膜30X的热，成为构成镀金膜30X的金的重结晶的驱动能量，使第1p侧电极12侧的晶粒成长为很大。进而继续热处理时，从第1p侧电极12侧朝向镀金膜30X的前端，晶粒粗大化，最终如图7C所示，在镀金膜30X的整体遍布粗大化的晶粒。在热处理的温度越高，或者热处理的时间越长时，该晶粒越粗大。
在本实施方式中形成金属凸块30时的热处理条件(以150℃进行1h的热处理)，是如图7B示出在镀金膜30X的中途停止晶粒的粗大化的条件，并非是如图7C示出通过重结晶到镀金膜30X的前端为止粗大化的条件。换言之，针对镀金膜30X，在大气氛围中以150℃执行1h的热处理，从而形成的金属凸块30以结晶粒径进行区分时成为大致2层构造。具体而言，形成具有第1层31、以及第2层32的金属凸块30，该第1层31是位于与第1p侧电极12近的一侧的晶粒粗大化的层，该第2层32是位于第1p侧电极12的相反侧的晶粒相对较小的层。
另外，不仅是在第1p侧电极12之上形成的镀金膜30X，还有在第1n侧电极13之上形成的镀金膜30X中，也发生与第1p侧电极12之上形成的镀金膜30X同样的晶粒变化。换言之，通过以150℃进行1h的热处理，从而在第1n侧电极13之上形成的镀金膜30X，变化为结晶粒径不同的2层，如图7B所示形成具有第1层31、以及第2层32的金属凸块30，该第1层31是位于与第1n侧电极13近的一侧的晶粒粗大化的层，该第2层32是位于第1n侧电极13的相反侧的晶粒相对小的层。
在这里，本实施方式中使用的镀金膜30X以及金属凸块30的结晶粒径的测定方法示出如下。在本实施方式中，使用聚焦离子束(Focused Ion Beam：FIB)形成镀金膜30X或金属凸块30的截面之后，通过扫描型显微镜观察Scannig Ion Microscopy像(SIM像)的观察区域，适用截取法测定结晶粒径。
此时，如图8所示，一边为L的正方形中平均结晶粒径为d的结晶，在每一边存在n个的情况下，正方形的面积是L2，1个晶粒的面积是π(d/2)2。而且，针对晶粒，观察区域相对大的情况下，晶粒在正方形中有n2个，所以晶粒全部所占的面积成为n2×π(d/2)2，正方形面积＝结晶粒全部所占的面积，所以成为L2＝n2×π(d/2)2。将其用d来表示时，以d＝2L/n/(π)1/2的关系式来表示。利用这个关系式，在观察区域L×L划上直线(图8的点划线)，将与该直线相交的晶粒边界的数量作为结晶的数量n，求出镀金膜30X以及金属凸块30的水平方向以及高度方向的平均结晶粒径d。
在此，水平方向是指，与覆盖电极12d以及13d的上表面平行的方向，高度方向是指，与覆盖电极12d以及13d的上表面垂直的方向。另外，在图8中，点划线的直线与6个晶粒边界相交，所以n＝6。
在本实施方式中，具有不同结晶粒径的第1层31以及第2层32的金属凸块30的截面是图7B示出的截面。在这个情况下，金属凸块30的结晶粒径按照所述方法测定时，水平方向的平均结晶粒径，在第1层31为8μm，在第2层32为1μm。此外，高度方向的平均结晶粒径，在第1层31为3μm，在第2层32为2μm。
在这里，针对镀金膜的平均结晶粒径与单层镀金膜的硬度之间的关系进行实验，关于该实验结果，利用图9来说明。图9是示出镀金膜的平均结晶粒径与单层镀金膜的硬度的关系的图。
在这个实验中，使用镀金液温为50℃的非氰类Au镀液，将析出速度设定为0.5μm/min，制作厚度10μm的单层镀金膜。通过对该单层镀金膜变更热处理条件，从而控制平均结晶粒径，调查热处理后的镀金膜的平均结晶粒径与热处理前的单层镀金膜的硬度的关系。关于热处理后的镀金膜的平均结晶粒径，使用所述结晶粒径的测定方法来测定。在这个情况下，测定水平方向的平均结晶粒径。此外，在热处理前的单层镀金膜的硬度，以维氏硬度进行硬度测定。另外，在以后的说明中，没有特别说明的情况下，平均结晶粒径是指水平方向的平均结晶粒径。
如图9所示，镀金膜的平均结晶粒径与单层镀金膜的硬度的关系是，负的相关。换言之，构成镀金膜的结晶的平均结晶粒径越小，则硬度越高。相反，构成镀金膜的结晶的平均结晶粒径越大，硬度越低。这样，随着镀金膜的平均结晶粒径变大，镀金膜的硬度低下，随着镀金膜的平均结晶粒径变小，镀金膜的硬度变高。
在这里，如图9所示，构成镀金膜的结晶的平均结晶粒径是8μm的情况下，镀金膜的硬度是大约0.8GPa。换言之，在所述热处理条件下形成的金属凸块30，平均结晶粒径是8μm的第1层31的硬度为大约0.8GPa。
此外，在构成镀金膜的结晶的平均结晶粒径是1μm的情况下，镀金膜的硬度是大约1.9GPa。换言之，在所述热处理条件下形成的金属凸块30，平均结晶粒径是1μm的第2层32的硬度是大约1.9GPa。
这样通过比较平均结晶粒径，结晶粒径大的一方的膜成为柔软的层，结晶粒径小的一方的膜成为硬的层。换言之，平均结晶粒径是8μm的镀金膜(第1层31)，是比平均结晶粒径是1μm的镀金膜(第2层32)柔软的膜。
[第4工序(将半导体元件安装到安装基板的工序)]
接着，通过图6A～图6B示出的流程，将半导体元件10隔着金属凸块30以倒装芯片焊接来安装到安装基板20。图6A～图6B是示出半导体元件10隔着金属凸块30安装到安装基板20的流程的图。
首先，准备用于安装半导体元件10的安装基板20。具体而言，作为安装基板20，准备形成有第2p侧电极22以及第2n侧电极23的基板21。在本实施方式中，基板21是由AlN的烧结体而成的陶瓷基板。此外，第2p侧电极22以及第2n侧电极23是镀金膜，使用非氰类Au镀液来形成。另外虽然未图示，第2p侧电极22以及第2n侧电极23的各自与基板21之间，形成有由第2p侧电极22和第2n侧电极23分离的晶种层。
而且，如图6A所示，预先准备形成有金属凸块30的半导体元件10，以金属凸块30侧朝向安装基板20的方式，使安装机的保持用金属管40对半导体元件10进行真空吸附。另外，在本实施方式中，使用800μm长×800μm宽×100μm厚的半导体元件10。
接着，如图6B所示，一边使半导体元件10的金属凸块30与安装基板20的第2电极(第2p侧电极22、第2n侧电极23)接触，一边以200℃左右进行加热，通过保持用金属管40在与安装基板20垂直的方向上(图中的箭头记号X的朝向：第1方向)施加30N的荷载，同时在与安装基板20水平的方向上(图中的箭头记号Y的朝向：第2方向)施加200ms的超声波振动，从而使金属凸块30与安装基板20的第2电极(第2p侧电极22、第2n侧电极23)进行超声波接合。
在这里，关于通过超声波接合来使金属凸块30与安装基板20的第2电极接合时，在金属凸块30发生的变化，利用图10以及图11A～图11D进行详细说明。
图10是在实施方式1，将半导体元件10安装到安装基板20时的超声波接合的定时图。在图10中，横轴示出时间，纵轴示出荷载。另外，0ms(毫秒)是处理开始前(或者处理开始时)，300ms相当于本实施方式中的超声波接合的处理时间，400ms相当于在本实施方式中的超声波接合处理时间延长了100ms超声波施加时间的处理时间。
如图10所示，从开始半导体元件10与安装基板20的接合处理之后的100ms的期间(Step.1)，荷载慢慢增加。在该Step.1中，没有施加超声波，只施加了荷载。此外，在100ms～400ms之间(Step.2)，一边保持一定的荷载，一边施加超声波。通过进行这样的定时图示出的接合处理，从而隔着金属凸块30，半导体元件10与安装基板20超声波接合。
在这个情况下，分别在图11A～图11D示出从半导体元件10与安装基板20的接合处理开始后的0ms、100ms、300ms、400ms的各个时刻的半导体元件10与安装基板20的连接部分，具体而言是金属凸块30与安装基板20的第2电极的接合部分的截面。另外，在图11A～图11D中，安装基板20的第2电极中，只图示第2p侧电极22之上的接合部，关于第2n侧电极23上的接合部也同样。
图11A是示出在本实施方式中进行超声波接合之前的金属凸块30的周围的截面的图。图11A所示，构成金属凸块30的第1层31与第2层32的金(Au)的晶粒在各个层内保持大致相同的粒径，作为金属凸块30的整体，成为相同直径的圆柱形状。
图11B是示出图10中的Step.1紧之后的金属凸块30与安装基板20的第2电极的接合状态的图。具体而言，图11B示出在与安装基板20垂直的方向上(图中的箭头记号X的方向)只施加荷载之后的状态。在Step.1，随着施加荷载，比第2层32相对柔软的第1层31被压扁。其结果，第1层31的形状，向横方向扩张成为酒杯状。此时，比第1层31相对硬的第2层32，没有被压扁，大体上保持处理开始前的形状。此外，安装基板20的第2电极(第2p侧电极22、第2n侧电极23)的表面形状，也保持处理开始前的形状。
图11C是示出图10中Step.2的中途过程(从处理开始大约300ms之后、超声波振动开始200ms之后)的金属凸块30与安装基板20的第2电极的接合状态的图。具体而言，在图11C示出，在与安装基板20垂直的方向上(图中的箭头记号X的方向)施加30N的一定的荷载，并且施加超声波在与安装基板20水平的方向上(图中的箭头记号Y的方向)施加超声波振动，半导体元件10与安装基板20的第2电极接合的状态。
这样，通过施加超声波，在与安装基板20水平的方向上，金属凸块30振动，金属凸块30的第2层32与安装基板20的第2电极相接的界面通过摩擦而加热，金属凸块30与安装基板20的第2电极固态接合从而一体化。此时，安装基板20的第2电极的表面层的Au晶粒与金属凸块30的第2层32的Au晶粒，其一部分不维持原来形状而被一体化，金属凸块30的第2层32与安装基板20的第2电极的边界，失去了明确的边界。
图11D是示出图10中Step.2的结束时刻(从处理开始大约400ms之后、超声波振动开始300ms之后)的金属凸块30与安装基板20的第2电极的接合状态的图。
在图11D的接合状态下，在金属凸块30的第2层32与安装基板20的第2电极的接合界面，由第2层32而来的Au晶粒与由第2电极而来的Au晶粒被一体化。而且，Au晶粒之间被一体化，作为Au晶粒粗大化的层，形成第3层33。该第3层33以Au晶粒粗大化的方式而被形成，所以该层柔软。此外，第3层33，通过在与安装基板20水平的方向上(图中的箭头记号Y的方向)施加超声波振动来形成，所以比第2层32在横方向上更宽。
在本实施方式，半导体元件10与安装基板20的超声波接合，适用的条件是图11C示出的超声波施加到200ms。在这个情况下，通过金属凸块30的中心的截面，成为所述图2示出的截面。
该结果，如图2所示，具有第1层31以及第2层32的金属凸块30，被形成为第1层31侧扩张的酒杯的形状。
在本实施方式中，在金属凸块30内的相对柔软的第1层31的厚度(高度)，在连接前是2μm在连接后是1μm，在连接前后变薄1μm。对于此，在金属凸块30内相对硬的第2层32的厚度，在连接前后不变依然是3μm。这样，结晶粒径大并且柔软的第1层31的厚度在连接后还留下1μm，从而在第2层32的内部的结晶的边角没有到达第1电极的覆盖电极12d以及13d。从而，可以想到将半导体元件10安装到安装基板20时，冲击被缓和。
此外，金属凸块30的宽度，在第1电极与第1层31的接合面中宽度W1为30μm，第2层32的宽度W2为25μm。换言之，超声波接合后的金属凸块30的形状是，第1电极侧的接合面的宽度W1比第2层32的宽度W2更宽的酒杯的形状。
在这里，如图2的点划线所示，在半导体元件10、安装基板20以及金属凸块30的在与安装基板20垂直的方向上的截面，虚拟地定义具有与金属凸块30的截面形状具有相同的面积以及相同的高度的虚拟的长方形的截面的虚拟凸块30R时，虚拟凸块30R的长方形的底边的长度L成为25.6μm。将该虚拟凸块30R与本实施方式中的金属凸块30进行比较时，半导体元件10的第1电极与金属凸块30的第1层31的接合部(接合面)即第1接合部的宽度W1，比虚拟凸块30R的底边的长度L更长。因此，金属凸块30比具有相同的截面面积的虚拟凸块30R，被期待具有更高的接合强度。另外，金属凸块30的第2层32具有，比虚拟凸块30R的长方形的底边的长度L短的宽度。
在这里，详细确认超声波接合后的金属凸块30内的水平方向的结晶粒径分布的结果，如图12所示，可以知道随着与第1层31侧的第1电极(第1p侧电极12，第1n侧电极13)隔开，构成第1层31的结晶的平均结晶粒径慢慢变小。换言之，第1层31在第2层32侧具有过渡区域31a，在过渡区域31a中平均结晶粒径从第1层31的平均结晶粒径逐渐接近于第2层32的平均结晶粒径。该过渡区域是在第1层31中的与第2层32相接的区域，是具有第1层31与第2层32的中间的硬度的层。
在金属凸块30中存在这样的过渡区域的情况下，该过渡区域具有第1层31与第2层32的中间性的变形量，所以与图2示出的从第1层31到第2层32晶粒骤减的结构的金属凸块30比较时，通过过渡区域，能够进一步抑制对第1电极的直接的损伤。从而，能够抑制半导体元件10在被安装时接受冲击时的层间的剥离。换言之，过渡区域的存在能够缓解更大的冲击。
[效果的验证]
接着，对实施方式1涉及的半导体装置1的效果进行了验证，与比较例的半导体装置100进行比较，以下针对该验证结果进行说明。比较例的半导体装置100是与图29B示出的半导体装置同样的构成，金属凸块130的硬度变高。
关于比较例的半导体装置100，在本实施方式涉及的半导体装置1的制造方法中的形成镀金膜30X之后，没有进行使镀金膜30X的晶粒粗大化的热处理，而是将镀金膜30X原样作为金属凸块130来使用。在这里形成了厚度为5μm、直径为25μm的金属凸块130。这样，在比较例的半导体装置100中，在形成镀金膜30X之后，没有进行热处理，所以金属凸块130的结晶粒径很小，水平方向的平均结晶粒径是0.8μm。此外，金属凸块130的硬度是大约1.9GPa。
而且，比较例的半导体装置100，以与实施方式1中的半导体装置1同样的方法，通过倒装芯片焊接安装到安装基板20，关于第1p侧电极12通过该安装时的冲击所受的损伤，在比较例的半导体装置100与在实施方式1涉及的半导体装置1之间进行比较。各个半导体装置接受的损伤，如图13所示，在安装之后通过基板11a在光学上观察第1p侧电极12的电极面来评价。该评价结果如下所示。
在比较例的半导体装置100中，在第1p侧电极12的电极面，投影了金属凸块130的位置上，确认到对比度变化的位置。这是因为，通过金属凸块130被按压，第1p侧电极12被施加局部的压力，反射电极12a变形，有一部分变薄，所以反射率低下，被观察为对比度发生变化。这个现象，在第1n侧电极13的欧姆接触层13a也确认到有同样的变形。这样将对比度变化的位置称为凸块痕，作为损伤发生的指标。
另一方面，在实施方式1涉及的半导体装置1也进行同样的实验，在实施方式1涉及的半导体装置1中，没有观察到凸块痕。可以考虑有以下的理由。
实施方式1涉及的半导体装置1的金属凸块30，具有结晶粒径大且柔软的第1层31、以及结晶粒径小且硬的第2层32。从而，柔软的第1层31，吸收安装时的荷载施加的冲击，在安装时变形，对冲击起到缓冲材的作用，所以没有发生凸块痕。在这个情况下，可以想到通过安装时施加荷载，硬的第2层32贯通柔软的第1层31，但是在本实施方式中，第1层31具有1μm的厚度，所以知道第2层32没有贯通第1层31。实际上在截面的任一位置看时，第2层32与第1p侧电极12之间存在第1层31。
此外，在实施方式1涉及的半导体装置1中，第1p侧电极12在p型半导体层11d、活性层11c以及n型半导体层11b层叠的区域上形成，是由于安装时的冲击对第1p侧电极12的损伤导致pn间导通不良等容易发生电性故障的结构，但是没有发生这样的电性故障。
接着关于实施方式1涉及的半导体装置1的金属凸块30的接合强度，以下进行说明。在这个情况下，金属凸块30与安装基板20的接合部的强度，用剪切强度来测定并且进行评价。在这里，使用图14A以及图14B，说明剪切强度的测定方法。
首先，如图14A所示，将半导体装置1固定在金属台50，剪切传感器60从半导体元件10的侧方推压半导体元件10。接着，如图14B所示，将剪切传感器60在横方向上滑动，到半导体元件10从安装基板20偏离为止施加荷载。此时，直到半导体元件10偏离为止的最大荷载，被定义为是剪切强度。
其结果，比较例的半导体装置100的剪切强度是5kgF。另一方面，在实施方式1涉及的半导体装置1的剪切强度是8kgF。
此外，实施方式1涉及的半导体装置1相对于比较例的半导体装置100剪切强度高的理由可以考虑是，实施方式1涉及的半导体装置1的金属凸块30的截面形状为酒杯形状，第1p侧电极12以及第1n侧电极13与金属凸块30的接合面积增大。
具体而言，在图29B示出的比较例的半导体装置100中，第1p侧电极12以及第1n侧电极13与金属凸块130的接合面的宽度W1为25μm，相对于此图1示出的实施方式1涉及的半导体装置1中，第1p侧电极12以及第1n侧电极13与金属凸块30的接合面的宽度W1(参考图2)是30μm。这样，在实施方式1涉及的半导体装置1中，金属凸块30与安装基板20的接合部的面积增大成为酒杯形状，从而第1p侧电极12以及第1n侧电极13与金属凸块130的接合面的宽度W1增加，所以剪切强度也从5kgF增加为8kgF。
在实施方式1涉及的半导体装置1的金属凸块30，如图2所示，将第1电极(第1p侧电极12，第1n侧电极13)与金属凸块30的接合面的宽度W1，大于金属凸块30的同一截面面积的虚拟凸块30R的底边的长度L，作为形状上的特征，可以考虑这个特征对提高剪切强度有重要的作用。
在这里用图15来说明针对实施方式1涉及的半导体装置1的金属凸块30的Au晶粒的样子，利用扫描型显微镜的SIM像来观察的结果。图15是与图12的点划线包围的区域XV对应的部分的SIM像。
在SIM像的观察中，采用了利用FIB而形成的金属凸块30的截面。在这个方法中，能够将金相组织的晶向的差异，以对比度的差异来观察。
如图15所示可以知道，被观察为单一的对比度的层与被观察为多个对比度的集合体的层分开。
具体而言，与位于半导体层叠结构11侧的第1层31对应的部分，示出单一的对比度，取向统一的等轴的晶粒组织。该部分通过在形成镀金膜之后的热处理，晶粒粗大化并且异常晶粒成长，所以晶粒间边界极端减少。因此，成为容易塑性变形的柔软的层。
另一方面，与位于安装基板20侧的第2层32对应的部分，是多个对比度的集合体，是晶轴不齐的晶粒的集合组织。也就是，与第2层32对应的部分，是多轴的晶粒组织。在该部分，经过形成镀金膜之后的热处理，也没有发生异常晶粒成长，所以晶粒边界存在很多。因此，晶粒边界针对应力作为电阻来工作，成为难以塑性变形的硬层。
在具有多轴的晶粒组织的第2层32与第1p侧电极12以及第1n侧电极13之间，存在具有等轴的晶粒组织的第1层31，从而可以考虑第1层31作为基于塑性变形的冲击缓和层来工作，进而能够期待抑制凸块痕发生。
进而如图15所示，金属凸块30的内部的第1层31与第2层32的界面具有凹凸形状，成为凹凸界面。通过这个凹凸形状，第1层31与第2层32的层间的界面的面积增大，使层间的密合性增加。
此外，如上所述，在实施方式1涉及的半导体装置1，第1层31可以具有朝向第2层32平均结晶粒径变化的过渡区域。这个过渡区域，根据第1层31与第2层32的界面的凹凸的大小而不同。也就是，在第1层31与第2层32的界面没有凹凸时，在第1层31不存在过渡区域，第1层31与第2层32的界面的凹凸越大，过渡区域变得越大。在这里，制作了过渡区域的厚度不同的多个半导体装置并且测定各个的剪切强度。在这个情况下，在过渡区域中，在第1层31与第2层32的界面上的凹凸最高的顶部的高度与凹凸最低的谷部的深度的和，设为最大高度粗糙度Rz时，金属凸块30的高度相同的情况下，最大高度粗糙度Rz越大则剪切强度越高。尤其在第1层31与第2层32的界面上最大高度粗糙度Rz，比第2层32的平均结晶粒径大的情况下，剪切强度高。
另外，第1层31的平均结晶粒径是第1层31与第2层32的界面的最大高度粗糙度Rz以上时，不会因为安装时的冲击使硬的第2层32贯通第1层31而对第1电极(第1p侧电极12，第1n侧电极13)带来损伤，所以更加显著地发挥对安装时的冲击的缓冲材的效果。
此外，针对没有凸块痕的实施方式1涉及的半导体装置1，以及有凸块痕的比较例的半导体装置100，实施了高温高湿通电试验。具体而言，分别准备15个半导体装置1和半导体装置100的样品，在环境温度85℃、通电电流0.35A、湿度85％、Tj＝150℃的条件下实施通电试验1000h。
其结果，比较例的半导体装置100的不良发生数是5/15，相对于此实施方式1涉及的半导体装置1的不良发生数是0/15。换言之，实施方式1涉及的半导体装置1中，没有发生不良。
发生了不良的比较例的半导体装置100，作为不良原因，确认到短路故障。解析该比较例的半导体装置100的不良品的结果，确定了凸块痕发生部为短路发生位置。并且解析该短路发生位置的截面的结果，在第1p侧电极12的凸块痕发生部，发生了达到半导体层叠结构11的表面的裂痕。在高温高湿施加时，通过第1p侧电极12的裂缝浸入水分，使半导体层叠结构11的半导体层腐蚀，PN结短路从而发生短路故障。
另一方面，在实施方式1涉及的半导体装置1中，在金属凸块30内存在柔软的第1层31，所以如上所述，在安装时对第1电极的冲击缓和，能够抑制凸块痕的发生。并且柔软的第1层31针对第1电极的表面扩张，第1电极与金属凸块30的接合部的面积增大，所以接合强度增大。而且，第1层31与第2层32的界面的最大高度粗糙度Rz越大，界面的面积越增加，提高第1层31与第2层32的密合性。在这个情况下，第1层31的结晶粒径比最大高度粗糙度Rz大时，针对安装时的冲击的缓冲材的效果，显现地更加显著。
进一步，本发明者们讨论了在安装时不发生凸块痕的条件，以下说明该讨论结果。本发明者们通过反复讨论，调查了由倒装芯片焊接进行安装时的各个层的参数的关联性，发现了不发生凸块痕的条件。
具体而言，在图6A以及图6B所示，使在半导体元件10形成的金属凸块30与安装基板20的第2电极(第2p侧电极22、第2n侧电极23)接触并加热，通过保持用金属管40一边施加荷载一边施加超声波振动，从而使金属凸块30与安装基板20的第2电极进行超声波接合。关于这个情况下的凸块痕的发生条件，进行如下说明。
在限定不发生凸块痕的条件时，作为关注的各个层的参数，在定义了覆盖电极12d(第1电极的表面层)的厚度A、覆盖电极12d的平均结晶粒径B、半导体元件10侧的第1层31的厚度C、第1层31与第2层32的界面的最大高度粗糙度Rz的情况下，不发生凸块痕的条件，成为以下(式1)表示的范围。
C>Rz/2+1-A×B/8···(式1)
关于此通过以下的机理来说明。
图16是图1的点划线包围的区域XVI的放大截面图。
在图16，担负着防止凸块痕的缓冲材的作用的层，是覆盖电极12d与第1层31的两个层。
将从合计了该两个层的厚度(A+C)，减去第1层31与第2层32的界面凸凹的厚度D(＝Rz/2)的值，比1μm大的情况下，第2层32的晶粒的硬的界面凹凸的前端不会贯通到具有缓冲材作用的第1层31，不接触反射电极12a以及障壁电极12b，不发生第1电极的变形。即成为不发生凸块痕的条件。该条件用以下(式2)来表示。
A×α+C-Rz/2>1···(式2)
在这里，变数α是与覆盖电极12d的硬度相关联的覆盖电极12d的结晶粒径B的函数，利用定数k，用以下(式3)来表示。
α＝B×k···(式3)
利用这个(式3)对(式2)进行变形时，成为以下(式4)。
C>Rz/2+1-A×B×k···(式4)
在这里，为了求出k，将作为边界条件确认凸块痕的条件，作为下列的条件(I)，代入到以下(式5)。
条件(I)：Rz＝2μm、A＝1μm、B＝8μm、C＝1μm
C＝Rz/2+1-A×B×k···(式5)
其结果，成为以下(式6)。
1＝2/2+1-1×8×k···(式6)
在解(式6)时，k＝1/8。
因而，被确认凸块痕的条件，即发生凸块痕的边界条件，用以下(式7)来表示。
C＝Rz/2+1-A×B/8···(式7)
因此，关于不发生凸块痕的条件，可以用所述(式1)来表示。
在这里，为了图示条件(I)的B＝8μm、Rz＝2μm的情况，将这些代入(式1)，成为以下(式8)。
C>2/2+1-A×8/8···(式8)
对该(式8)进行整理，成为以下(式9)。
C>2-A···(式9)
将该(式9)的关系式，图示在图17。在图17，阴影的部分表示不发生凸块痕的区域。
这样，通过本发明者们的研究，明确了不发生凸块痕的区域，该凸块痕成为可靠性出现问题的原因。从而在批量生产半导体装置1时，能够进行考虑了各个参数不均的过程设计，能够提高半导体装置1的机械可靠度的级别。
以上根据本实施方式涉及的半导体装置1，在适用对厚度以及接合面积设计自由度高的镀金凸块技术等的情况下，由倒装芯片焊接将半导体元件10安装到安装基板20时，能够减少半导体元件10受的损伤，防止半导体元件10的第1电极发生的凸块痕引起的短路故障。进而，能够提高半导体元件10与安装基板20的密合性以及接合强度。从而，将半导体元件10安装到安装基板20时，能够抑制第1电极以及第2电极受损伤或者剥离等由于金属凸块的接合引起的故障发生，能够提高机械可靠度级别。因此，能够获得长期可靠性优秀的半导体装置1。
另外，这样长期可靠性优秀的半导体装置1，非常适合作为小型化、高电流化、集成化的车载用途的光源。
(实施方式2)
接着关于实施方式2涉及的半导体装置1A，利用图18以及图19进行说明。图18是实施方式2涉及的半导体装置1A的截面图。图19是示出该半导体装置1A的金属凸块30A的放大截面图，与该金属凸块30A中结晶粒径的高度位置依赖性的图。在图19，纵轴示出金属凸块30A的高度，横轴示出金属凸块30A的结晶粒径。
如图18所示，实施方式2涉及的半导体装置1A，具备半导体元件10、安装基板20、金属凸块30A。半导体元件10与安装基板20，隔着金属凸块30A接合。在本实施方式，半导体元件10与安装基板20的结构，与实施方式1相同。此外，在本实施方式，金属凸块30A，与实施方式1的金属凸块30同样具有位于半导体元件10侧的第1层31A、位于安装基板20侧的第2层32A。在本实施方式中，第1层31A，与半导体元件10的第1电极(第1p侧电极12、第1n侧电极13)相接。
本实施方式涉及的半导体装置1A与实施方式1涉及的半导体装置1的不同点在于，金属凸块30A的结构。
具体而言，在实施方式1的金属凸块30，第1层31具有比第2层32大的直径，但是本实施方式的金属凸块30A，图19所示，第1层31A具有比第2层32A小的直径。
此外，在实施方式1的金属凸块30中，构成第1层31的结晶的平均结晶粒径比构成第2层32的结晶的平均结晶粒径大，但是在本实施方式的金属凸块30A，构成第2层32A的结晶的平均结晶粒径比构成第1层31A的结晶的平均结晶粒径大。换句话说，在本实施方式的金属凸块30A中，位于半导体元件10侧的第1层31A比位于安装基板20侧的第2层32A，平均结晶粒径小。
此外，金属凸块30A的第2层32A与安装基板20的第2电极(第2p侧电极22、第2n侧电极23)的接合部的宽度，比第1层31A的宽度大，金属凸块30A的外形成为，从半导体元件10侧朝向安装基板20侧扩张的向下方逐渐展开形状，
这样，具有截面形状为向下方逐渐展开形状的金属凸块30A的半导体装置1A，因为金属凸块30A与安装基板20的第2电极的接合面积大，所以金属凸块30A与安装基板20的接合强度高。从而，能够提高在发生热应力时，金属凸块30A与安装基板20的第2电极(第2p侧电极22、第2n侧电极23)对剥离的耐受性。
接着，根据附图说明实施方式2涉及的半导体装置1A的制造方法。
在实施方式2涉及的半导体装置1A的制造方法中，包括形成半导体元件10的半导体层叠结构11的第1工序、接着形成半导体元件10的第1电极的第2工序、接着在半导体元件10作为凸块形成镀金膜30Y的第3工序、以及接着由倒装芯片焊接将半导体元件10安装到安装基板20的第4工序。
第1工序以及第2工序，与实施方式1相同所以省略说明。
在本实施方式，关于形成镀金膜30Y的第3工序，通过图20A～图20D的流程来进行。图20A～图20D是示出用于在半导体元件10形成镀金膜30Y的流程的图。
在本实施方式，作为凸块来形成的镀金膜30Y，包含与第1p侧电极12对应的p侧的第1凸块、以及与第1n侧电极13对应的n侧的第2凸块。第1凸块，被形成在第1p侧电极12之上，第2凸块，被形成在第1n侧电极13之上。此外，镀金膜30Y，是通过镀金法形成的镀金凸块。具体而言，镀金膜30Y是平均结晶粒径为1μm以下的镀金凸块。以下说明镀金膜30Y的形成方法。
在所述第2工序之后，首先，以对覆盖电极12d以及13d全面覆盖的方式，涂布光刻用保护材，以140℃进行20min左右的热处理，从而使保护材硬化。之后，如图20A所示，在第1p侧电极12的覆盖电极12d上以及第1n侧电极13的覆盖电极13d上的分别形成镀金膜30Y的规定的区域的保护材16，通过光刻形成直径25μm的开口部16a。
接着，如图20B所示，通过金的电解镀金法，使保护材16的开口部16a析出金，从而形成镀金膜30Y。具体而言，在保护材16的开口部16a露出的第1p侧电极12的覆盖电极12d之上与第1n侧电极13的覆盖电极13d之上，分别同时形成镀金膜30Y。作为形成镀金膜30Y时的条件的一例，利用镀金液温为50℃的非氰类Au镀液，析出速度设定为0.5μm/min，形成高度(厚度)为5μm的镀金膜30Y。刚形成之后的镀金膜30Y的结晶结构，是整体细小的晶粒的集合体。另外，关于这样形成的镀金膜30Y，平均结晶粒径是0.8μm，硬度是大约1.9GPa。
接着，如图20C所示，将保护材16用有机溶剂消除。从而，分别在第1p侧电极12的覆盖电极12d之上以及第1n侧电极13的覆盖电极13d之上的各个规定的区域，形成直径为25μm、高度为5μm的圆柱形状的镀金膜30Y。
接着，如图20D所示，针对第1p侧电极12的障壁电极12b与第1n侧电极13的障壁电极13b之间的氧化膜14上的晶种膜(Au/Ti)12S，消除一部分。具体而言，首先，将晶种膜12S的上层即Au层，通过碘溶液消除，之后，将晶种膜12S的下层即Ti层通过稀氢氟酸消除，使氧化膜14露出。从而，能够将晶种膜12S分为晶种层12c与晶种层13c，能够进行电极pn分离。这样，能够形成如下半导体元件10，该半导体元件10在第1p侧电极12之上以及第1n侧电极13之上，形成有由直径25μm的圆柱形状的镀金膜30Y构成的金属凸块。
在第3工序之后，进行第4工序，该第4工序是通过倒装芯片焊接将半导体元件10安装到安装基板20。第4工序，按照图21A～图21B示出的流程来进行。图21A～图21B示出隔着镀金膜30Y将半导体元件10安装到安装基板20的流程的图。
首先，准备用于安装半导体元件10的安装基板20。具体而言，作为安装基板20准备形成有第2p侧电极22以及第2n侧电极23的基板21。在本实施方式，基板21是由AlN烧结体而成的陶瓷基板。此外，第2p侧电极22以及第2n侧电极23是镀金膜，利用非氰类Au镀液而形成。另外，在第2p侧电极22以及第2n侧电极23的各个与基板21之间，可以形成第2p侧电极22与第2n侧电极23之间分离的晶种层。
之后，针对形成有第2p侧电极22以及第2n侧电极23的安装基板20，在大气氛围中以200℃进行1h的热处理。通过该热处理，构成第2p侧电极22以及第2n侧电极23的Au晶粒粗大化。从而，第2p侧电极22以及第2n侧电极23成为柔软的层。另外，在第2p侧电极22以及第2n侧电极23，粗大化的Au晶粒的粒径成为8μm。
而且，如图21A所示，准备作为凸块预先形成有镀金膜30Y的半导体元件10，将镀金膜30Y侧朝向安装基板20，使安装机的保持用金属管40对半导体元件10进行真空吸附。另外，在本实施方式中，使用800μm长×800μm宽×100μm厚的半导体元件10。
接着，如图21B所示，一边使半导体元件10的镀金膜30Y与安装基板20的第2电极(第2p侧电极22、第2n侧电极23)接触，一边以200℃左右进行加热，通过保持用金属管40一边在与安装基板20垂直的方向上(图中的箭头记号X的朝向：第1方向)施加30N左右的荷载，一边在与安装基板20水平的方向上(图中的箭头记号Y的朝向：第2方向)施加超声波振动300ms，从而使镀金膜30Y与安装基板20的第2电极(第2p侧电极22、第2n侧电极23)进行超声波接合。
在这里，关于通过超声波接合，镀金膜30Y与安装基板20的第2电极接合成为金属凸块30A时发生的变化，利用图22以及图23A～图23D进行详细说明。
图22是在实施方式2，将半导体元件10安装到安装基板20时的超声波接合的定时图。在图22中，横轴示出时间，纵轴示出荷载。另外，0ms是处理开始前(或者处理开始时)，300ms相当于本实施方式中的超声波接合的处理途中的时间(在实施方式1中的超声波结合的处理时间)，400ms相当于将本实施方式中的超声波接合的处理时间(在实施方式1中的超声波接合的处理时间延长了100ms超声波施加时间的处理时间)。
如图22所示，在开始半导体元件10与安装基板20的接合处理之后100ms的期间(Step.1)，荷载慢慢增加。在该Step.1中，没有施加超声波，只施加了荷载。此外，在100ms～400ms之间(Step.2)，一边保持一定的荷载，一边施加超声波。通过进行这样的定时图示出的接合处理，将金属膜30Y作为凸块，半导体元件10与安装基板20进行超声波接合。
在这个情况下，分别在图23A～图23D示出从半导体元件10与安装基板20的接合处理开始后在0ms、100ms、300ms、400ms的各个时刻的半导体元件10与安装基板20的连接部分，具体而言是镀金膜30Y与安装基板20的第2电极的接合部分的截面。另外，在图23A～图23D中，安装基板20的第2电极中，只图示第2p侧电极22之上的接合部，关于第2n侧电极23之上的接合部也同样。
图23A是示出在本实施方式中进行超声波接合之前的镀金膜30Y的周围的截面的图。图23A所示，构成镀金膜30Y的Au晶粒是大致相同的粒径，作为镀金膜30Y的整体，成为相同直径的圆柱形状。
图23B是示出图22中的Step.1紧之后的镀金膜30Y与安装基板20的第2电极的接合状态的图。具体而言，图23B示出在与安装基板20垂直的方向上(图中的箭头记号X的方向)仅施加荷载之后的状态。安装基板20的第2电极的表面的Au与镀金膜30Y的Au，在压接的状态下，明确地保持彼此的界面的边界。
图23C是示出图22中Step.2的中途过程(从处理开始大约300ms之后、从超声波振动开始200ms之后)的镀金膜30Y与安装基板20的第2电极的接合状态的图。具体而言，在图23C示出，在与安装基板20垂直的方向上(图中的箭头记号X的方向)施加30N的一定的荷载，施加超声波在与安装基板20水平的方向上(图中的箭头记号Y的方向)施加超声波振动，半导体元件10与安装基板20的第2电极接合的状态。
从而，镀金膜30Y，与安装基板20的第2电极接合成为金属凸块30A。从而通过施加超声波，在与安装基板20水平的方向上，镀金膜30Y振动，镀金膜30Y与安装基板20的第2电极相接的界面通过摩擦而加热，金属凸块30与安装基板20的第2电极固态接合而被一体化。此时，安装基板20的第2电极的表面层的Au晶粒与镀金膜30Y的Au晶粒，其一部分不维持原来形状而被一体化，镀金膜30Y与安装基板20的第2电极的边界，失去了明确的边界。
图23D是示出Step.2的结束时刻(从处理开始大约400ms之后、超声波振动开始300ms之后)的镀金膜30Y与安装基板20的第2电极的接合状态的图。
在图23D的接合状态中，在金属凸块30A与安装基板20的第2电极的接合界面，来自镀金膜30Y的Au晶粒与来自安装基板20的第2电极的Au晶粒被一体化。而且，Au晶粒之间彼此一体化，作为Au晶粒粗大化的层，形成第2层32A。此外，镀金膜30Y中，没有与安装基板20的第2电极的Au晶粒一体化的部分，成为第1层31A。
第2层32A，被形成为Au晶粒粗大化，所以该层柔软。另一方面，第1层31A中Au晶粒没有粗大化，所以该层硬。
此外，第2层32A是在与安装基板20水平的方向上(图中的箭头记号Y的方向)施加超声波振动来形成，所以比第1层31A向横方向扩张。其结果，如图19所示，具有第1层31A以及第2层32A的金属凸块30A，被形成为向第2层32B侧扩张的向下方逐渐展开的形状。
在测量被形成的金属凸块30A的各个部分的宽度时，半导体元件10的第1电极与第1层31A的接合面的宽度W1是25μm，安装基板20的第2电极与第2层32A的接合面的宽度W2(第2层32A的宽度)是30μm。换言之，金属凸块30A，成为安装基板20侧扩张的向下方逐渐展开形状。另外，在测量金属凸块30A的结晶粒径时，第1层31A的平均结晶粒径是0.8μm，第2层32A的平均结晶粒径是8μm。
在这里，如图19的点划线所示，在半导体元件10、安装基板20以及金属凸块30A的与安装基板20垂直的方向上的截面，虚拟地定义具有与金属凸块30A的截面形状具有相同的面积以及相同的高度的虚拟的长方形的截面的虚拟凸块30AR。将该虚拟凸块30AR与本实施方式中的金属凸块30A进行比较时，安装基板20的第2电极与金属凸块30A的第2层32A的接合部(接合面)即第2接合部的宽度W2，比虚拟凸块30AR的底边的长度L更长。因此，金属凸块30A比具有相同的截面面积的虚拟凸块30AR，被期待具有更高的接合强度。另外，金属凸块30A的第1层31A具有，比虚拟凸块30AR的长方形的底边的长度L短的宽度。
接着，测定了实施方式2涉及的半导体装置1A中的金属凸块30A的接合强度，在以下进行说明。具体而言，与实施方式1同样的方法，对金属凸块30A与安装基板20的接合部的强度，以剪切强度进行测定。
为了进行剪切强度的效果的验证，对图29B示出的比较例的半导体装置100的剪切强度进行确认的结果为5kgF。对于此，实施方式2涉及的半导体装置1A的剪切强度是8kgF。
这样，实施方式2的半导体装置1A与比较例的半导体装置100相比，剪切强度高的理由可以考虑为如下，金属凸块30A的形状是向安装基板20的一侧扩张的向下方逐渐展开的形状，金属凸块30A与安装基板20的接合面积增大。
具体而言，在图29B示出的比较例的半导体装置100中，安装基板20的第2电极与圆柱形状的金属凸块130的接合面的直径是25μm，相对于此，本实施方式涉及的半导体装置1A中，安装基板20的第2电极与金属凸块30A的接合面的直径是30μm。
这样，在本实施方式的半导体装置1A中，金属凸块30A具有与安装基板20接合面积增大的向下方逐渐展开形状，金属凸块30A与安装基板20的接合面积增加，所以剪切强度从5kgF增加到8kgF。
以上在本实施方式涉及的半导体装置1A，能够获得与所述实施方式1涉及的半导体装置1同样的效果。即，通过本实施方式涉及的半导体装置1A，在由倒装芯片焊接将半导体元件10安装到安装基板20时，减少对半导体元件10的损伤，能够防止在半导体元件10的第1电极发生的凸块痕引起的短路故障。进而，能够提高半导体元件10与安装基板20的密合性以及接合强度。从而，将半导体元件10安装到安装基板20时，能够抑制第1电极以及第2电极受损伤或者剥离等由于金属凸块的接合引起的故障发生，能够提高机械可靠度级别。因此，能够获得长期可靠性优秀的半导体装置1A。
另外，在本实施方式中，针对镀金膜30Y没有进行热处理(退火)，但是与实施方式1同样，可以在形成镀金膜30Y之后，对镀金膜30Y进行热处理。从而通过上述，能够进行金属凸块30A的半导体元件10侧的层的晶粒的粗大化、以及通过本实施方式的超声波的接合时间的长时间化而使金属凸块30A的安装基板20侧的层的晶粒的粗大化的双方，所以能够增加金属凸块30A的上表面以及下表面双方的接合面积。其结果，能够进一步提高半导体元件10与安装基板20的接合强度，所以能够获得接合强度更高的半导体装置1A。因此，能够获得长期可靠性更优秀的半导体装置1A。
在这个情况下，关于金属凸块30A中与半导体元件10连接的部分的层，可以与实施方式2中金属凸块30A的第2层32相同。
(实施方式3)
接着对实施方式3涉及的半导体装置1B，利用图24以及图25进行说明。图24是实施方式3涉及的半导体装置1B的截面图。图25是示出该半导体装置1B的金属凸块30B的放大截面图，与该金属凸块30B中结晶粒径的高度位置依赖性的图。在图25，纵轴示出金属凸块30B的高度，横轴示出金属凸块30B的结晶粒径。
如图24所示，实施方式3涉及的半导体装置1B，具备半导体元件10、安装基板20、金属凸块30B。半导体元件10与安装基板20，隔着金属凸块30B接合。在本实施方式，半导体元件10的结构，与实施方式1相同。
在本实施方式涉及的半导体装置1B与实施方式1涉及的半导体装置1的不同点，是金属凸块30B的结构。
具体而言，在实施方式1中金属凸块30，由直径大的第1层31与直径小的第2层32的两层来构成，但是本实施方式的金属凸块30B，如图25所示，从半导体元件10侧依次由第1层31、第2层32、第5层35、第4层34、以及第3层33的五层来构成。
而且，第1层31、第2层32、第5层35、第4层34以及第3层33均为大致圆柱形状，第1层31、第3层33、第5层35的直径，比第2层32以及第4层34的直径大。另外，第1层31、第3层33以及第5层35的直径，可以彼此相同，也可以彼此不同。此外，第2层32以及第4层34的直径，也可以彼此相同，也可以彼此不同。
在本实施方式中，第1层31，与半导体元件10的第1电极(第1p侧电极12、第1n侧电极13)相接，第2层32与第1层31相接。此外，第3层33，与安装基板20的第2电极(第2p侧电极22、第2n侧电极23)相接，第4层34与第3层33相接。由第2层32与第4层34夹着第5层35。
在金属凸块30B中，构成第1层31的结晶的平均结晶粒径，比构成第2层32的结晶的平均结晶粒径大。此外，构成第3层33的结晶的平均结晶粒径，比构成第4层34的结晶的平均结晶粒径大。此外，构成第5层35的结晶的平均结晶粒径，比构成第2层32以及第4层34的各个结晶的平均结晶粒径大。
此外，金属凸块30B的第1层31和半导体元件10的第1电极(第1p侧电极12、第1n侧电极13)的接合部的宽度比第2层32的宽度大，第1层31与第2层32构成的金属凸块30B的半导体元件10侧部分的外形，成为从安装基板20侧向半导体元件10侧扩张的逐渐展开的形状。
此外，金属凸块30B的第3层33与安装基板20的第2电极(第2p侧电极22、第2n侧电极23)的接合部的宽度比第4层34的宽度大，第3层33与第4层34构成的金属凸块30B的安装基板20侧部分的外形，成为从半导体元件10侧向安装基板20侧扩张的逐渐展开的形状。
进而，位于第2层32与第4层34之间的第5层35的宽度，比在上下邻接的第2层32以及第4层34的各个层的宽度大。
这样，具有截面形状是多台阶形状的金属凸块30B的半导体装置1B，金属凸块30B与安装基板20的第2电极的接合面积大，并且，金属凸块30B与半导体元件10的第1电极的接合面积大，所以金属凸块30B与第1电极以及第2电极各个的接合强度高。从而，在发生热应力时，提高金属凸块30B与半导体元件10以及安装基板20的剥离的耐受性，具体而言是提高金属凸块30B与第1电极以及第2电极的剥离的耐受性。
接着，根据附图说明实施方式3涉及的半导体装置1B的制造方法。
关于实施方式3涉及的半导体装置1B的制造方法，包括：形成半导体元件10的半导体层叠结构11的第1工序，接着形成半导体元件10的第1电极的第2工序，接着在半导体元件10形成金属凸块30的第3工序，接着由倒装芯片焊接将半导体元件10安装到安装基板20的第4工序。
第1工序至第3工序，与实施方式1相同所以省略说明。此外，将半导体元件10侧的金属凸块30设为第1金属凸块，安装基板20侧的金属凸块30C设为第2金属凸块。
将半导体元件10安装到安装基板20的第4工序之前，首先，作为用于安装半导体元件10的安装基板20，准备形成有金属凸块30C的安装基板20。
关于形成有金属凸块30C的安装基板20的制作方法，利用图26A～图26E来说明。图26A～图26E是示出制作形成有金属凸块30C的安装基板20的流程的图。
首先，如图26A所示，作为安装基板20，准备形成有第2p侧电极22以及第2n侧电极23的基板21。在本实施方式中，基板21是由AlN烧结体而成的陶瓷基板。此外，第2p侧电极22以及第2n侧电极23是镀金膜，利用非氰类Au镀液来形成。另外，虽然未图示，在第2p侧电极22以及第2n侧电极23的各个与基板21之间，形成有晶种层。晶种层，例如是上层的Au层与下层的Ti层的层叠结构。
接着，针对形成有第2p侧电极22以及第2n侧电极23的基板21，在大气氛围中以200℃进行1h的热处理。通过该热处理，构成第2p侧电极22以及第2n侧电极23的Au晶粒成为粗大化。从而，第2p侧电极22以及第2n侧电极23成为柔软的层。另外，在第2p侧电极22以及第2n侧电极23，粗大化的Au晶粒的粒径成为8μm。
接着，以全面覆盖第2p侧电极22以及第2n侧电极23的方式，涂布光刻用的保护材，以140℃进行20min左右的热处理，从而使保护材硬化。之后，如图26B所示，分别在第2p侧电极22上以及第2n侧电极23上的形成金属凸块30C(第2金属凸块)的规定的区域的保护材24，通过光刻形成直径25μm的开口部24a。
接着，如图26C所示，通过金的电解镀金法，使保护材24的开口部24a析出金，从而形成成为金属凸块30C的镀金膜30Z。具体而言，在保护材24的开口部24a露出的第2p侧电极22之上和第2n侧电极23之上，分别同时形成镀金膜30Z。作为形成镀金膜30Z时的条件的一例，利用镀金液温为50℃的非氰类Au镀液，析出速度设定为0.5μm/min，形成高度(厚度)为5μm的镀金膜30Z。刚形成之后的镀金膜30Z的结晶结构，是整体细小的晶粒的集合体。
接着，如图26D所示，利用有机溶剂消除保护材24。从而，分别在第2p侧电极22之上以及第2n侧电极23之上的各个规定的区域，形成直径为25μm、高度为5μm的圆柱形状的金属凸块30C。
之后，虽然未图示，针对在第2p侧电极22与第2n侧电极23之间的基板21上的晶种层，消除一部分。在本实施方式中，晶种层是Au层与Ti层的层叠结构，所以首先以碘溶液消除晶种层的上层的Au层，之后，以稀氢氟酸消除晶种层的下层的Ti层，使基板21露出。从而，分离晶种层，能够进行第2p侧电极22以及第2n侧电极23的pn分离。
接着，如图26E所示，针对形成有镀金膜30Z的安装基板20，在大气氛围中以150℃进行1h的热处理。通过该热处理，镀金膜30Z的结晶粒径发生变化，能够获得相同成分但是结晶粒径不同的第3层33与第4层34的2层构成的金属凸块30C。在金属凸块30C中，与基板21近的一侧的第3层33，比基板21远的一侧的第4层34，结晶粒径大。
接着，通过图27A～图27B所示的流程，隔着金属凸块30以及30C，由倒装芯片焊接将半导体元件10安装到安装基板20。图27A～图27B是示出隔着金属凸块30以及30C将半导体元件10安装到安装基板20的流程的图。
首先，如图27A所示，使安装机的保持用金属管40，对预先形成有金属凸块30的半导体元件10进行真空吸附。此时，在半导体元件10形成的金属凸块30(第1金属凸块)与在安装基板20形成的金属凸块30C(第2金属凸块)面对面的方式，使保持用金属管40真空吸附半导体元件10。另外，在本实施方式中，使用800μm长×800μm宽×100μm厚的半导体元件10。
接着，如图27B所示，一边使在半导体元件10形成的金属凸块30的第2层32与在安装基板20形成的金属凸块30C的第4层34接触，一边以大约200℃进行加热，通过保持用金属管40在与安装基板20垂直的方向上(图中的箭头记号X的朝向：第1方向)施加30N左右的荷载，在与安装基板20水平的方向上(图中的箭头记号Y的朝向：第2方向)施加超声波振动300ms，从而使在半导体元件10形成的金属凸块30的第2层32与在安装基板20形成的金属凸块30C的第4层34进行超声波接合。
此时，在半导体元件10的金属凸块30的第2层32与安装基板20的金属凸块30C的第4层34的接合界面，第2层32与第4层34的Au晶粒彼此一体化。而且，通过双方的Au晶粒彼此一体化，作为Au晶粒粗大化的层，形成第5层35。第5层35，被形成为Au晶粒粗大化，所以该层是柔软的。
此外，第5层35，通过与安装基板20水平的方向上(图中箭头记号Y的方向)施加超声波振动而被形成，所以比第2层32以及第4层34更向横方向扩张。换言之，第5层35的宽度，比第2层32的宽度以及第4层34的宽度大。从而，形成用于连接半导体元件10与安装基板20的多台阶形状的金属凸块30B。
测量被形成的金属凸块30B的各个部分的宽度的结果，被形成在半导体元件10的第1电极与第1层31的接合面的宽度是30μm，第2层32的宽度是25μm，被形成在安装基板20的第2电极与第3层33的接合面的宽度是30μm，第4层34的宽度是25μm，第5层35的宽度是28μm。
这样形成的金属凸块30B，在半导体元件10侧并且在安装基板20侧，均成为扩张的逐渐展开形状，作为被形成在半导体元件10的金属凸块30与被形成在安装基板20的金属凸块30C的接合部的第5层35，也是比第2层32以及第4层34的宽度大的形状。
另外，关于金属凸块30B的各部分的厚度，第1层31是1μm，第2层32是2μm，第3层33是1μm，第4层34是2μm，第5层35是2μm。
在这里，如图25的点划线所示，在半导体元件10、安装基板20以及金属凸块30B的在与安装基板20垂直的方向上的截面中，虚拟地定义具有与金属凸块30B的截面形状具有相同的面积以及相同的高度的虚拟的长方形的截面的虚拟凸块30BR，这时虚拟凸块30BR的长方形的底边的长度L成为27μm。对该虚拟凸块30BR与本实施方式中的金属凸块30B进行比较，半导体元件10的第1电极与金属凸块30B的第1层31的接合部(接合面)即第1接合部的宽度W1，比虚拟凸块30BR的底边的长度L长。进而，安装基板20的第2电极与金属凸块30B的第3层33的接合部即第2接合部的宽度，比虚拟凸块30BR的长方形的底边的长度L长。因此，能够期待金属凸块30B具有，比相同截面面积的虚拟凸块30BR更高的接合强度。另外，金属凸块30的第2层32以及第4层34具有的宽度，比虚拟凸块30BR的长方形的底边的长度L短。
接着，关于测定实施方式3涉及的半导体装置1B中的金属凸块30B的接合强度，进行如下说明。具体而言，利用与实施方式1同样的方法，对金属凸块30B与安装基板20的接合部的强度，由剪切强度进行测定。
其结果，本实施方式涉及的半导体装置1B的剪切强度是8kgF。另外，图29B示出的比较例的半导体装置100的剪切强度是5kgF，所以本实施方式涉及的半导体装置1B，与比较例的半导体装置100比较时能够知道提高了剪切强度。
这样，实施方式3的半导体装置1B相对于比较例的半导体装置100剪切强度高的理由如下，其一是金属凸块30B不仅在安装基板20侧还在半导体元件10侧也是逐渐展开的形状，其二是被形成在半导体元件10的金属凸块30与被形成在安装基板20的金属凸块30C的接合部的第5层35也成为展开的形状，从而容易发生剥离的各个接合部的接合面积增加。
这样通过提高金属凸块30B的接合强度，在热应力发生时会提高针对电极剥离的耐受性。因此，在本实施方式涉及的半导体装置1B，尤其适合作为车载用途的光源，因为今后LED等半导体元件会成为小型化、高电流化、集成化，预测发热带来的应力课题会显著地出现。
以上，本实施方式涉及的半导体装置1B，能够获得与所述实施方式1涉及的半导体装置1同样的效果。即，通过本实施方式涉及的半导体装置1B，由倒装芯片焊接将半导体元件10安装到安装基板20时，减少对半导体元件10的损伤，能够防止在半导体元件10的第1电极发生的凸块痕引起的短路故障。进而，能够提高半导体元件10与安装基板20的密合性以及接合强度。从而，将半导体元件10安装到安装基板20时，能够改善第1电极以及第2电极受损伤或者剥离等由于金属凸块的接合引起的故障，能够提高机械可靠度级别。因此，能够获得长期可靠性优秀的半导体装置1B。
(变形例)
以上基于实施方式1至3对本公开所涉及的半导体装置进行了说明，不过本公开并非受上述的实施方式所限。
例如，在所述各个实施方式中，作为半导体元件10，示出了LED芯片，但是不限于此，也可以是激光元件等其他固体发光元件。此外，半导体元件10，不限于发光元件。例如也可以是GaN、SiC等化合物场效应晶体管等功率半导体元件。
另外，针对各个实施方式实施本领域技术人员所想出的各种变形而获得的形式，以及在不超出本公开的宗旨的范围内，将各个实施方式中的构成要素以及功能任意组合而实现的形式，均包括在本公开中。
本公开涉及的半导体装置长期可靠性优秀，有用于车载用途等各种设备。
符号说明
1，1A，1B 半导体装置
10 半导体元件
11 半导体层叠结构
11a 基板
11b n型半导体层
11c 活性层
11d p型半导体层
12 第1p侧电极
12a 反射电极
12b，13b 障壁电极
12c，13c 晶种层
12d，13d 覆盖电极
12S 晶种膜
13 第1n侧电极
13a 欧姆接触层
14 氧化膜
15，16，24 保护材
16a，24a 开口部
20 安装基板
21 基板
22 第2p侧电极
23 第2n侧电极
30，30A，30B，30C 金属凸块
30X，30Y，30Z 镀金膜
30R，30AR，30BR 虚拟凸块
31，31A 第1层
31a 过渡区域
32，32A 第2层
33 第3层
34 第4层
35 第5层
40 保持用金属管
50 金属台
60 剪切传感器

Claims (13)

1.一种半导体装置，
所述半导体装置具备：
安装基板；以及
半导体元件，隔着金属凸块被配置在所述安装基板，
所述半导体元件，具有半导体层叠结构以及第1电极，
所述安装基板，具有第2电极，
所述第1电极，由包含障壁电极的层叠结构来构成，
被配置在与所述障壁电极在厚度方向上重叠的位置的所述金属凸块是单一形成的部件，所述金属凸块包含与所述第2电极相接的第2层、位于所述第2电极的相反侧的第1层、以及位于所述第1层与所述第2层之间的过渡区域，
构成所述第2层的结晶的平均结晶粒径，比构成所述第1层的结晶的平均结晶粒径大，
关于所述过渡区域的平均结晶粒径，随着从所述第1层侧朝向所述第2层侧，从所述第1层的平均结晶粒径逐渐接近于所述第2层的平均结晶粒径，
所述第1层位于与所述第2电极隔开的位置。
2.如权利要求1所述的半导体装置，
所述半导体层叠结构具有基板、和从所述基板侧依次层叠的第1导电型半导体层、活性层以及第2导电型半导体层。
3.一种半导体装置，
所述半导体装置具备：
安装基板；以及
发光二极管芯片，隔着由金而成的金属凸块被配置在所述安装基板，
所述发光二极管芯片具有半导体层叠结构以及第1电极，所述半导体层叠结构具有基板、和从所述基板侧依次层叠的第1导电型半导体层、活性层以及第2导电型半导体层，所述第1电极与所述第2导电型半导体层相接配置，
所述安装基板，具有由陶瓷而成的基板和第2电极，
所述金属凸块具有与所述第2电极相接的第2层、以及位于所述第2电极的相反侧的第1层，
构成所述第2层的结晶的平均结晶粒径，比构成所述第1层的结晶的平均结晶粒径大，
所述第1层位于与所述第2电极隔开的位置，
在将所述第1层的水平方向的平均结晶粒径设定为r11、将所述第1层的高度方向的平均结晶粒径设定为r12、将所述第2层的水平方向的平均结晶粒径设定为r21、将所述第2层的高度方向的平均结晶粒径设定为r22时，满足r11<r12、r21>r22、r12/r11<r22/r21的关系式。
4.一种半导体装置，
所述半导体装置具备：
安装基板；以及
发光二极管芯片，隔着由金而成的金属凸块被配置在所述安装基板，
所述发光二极管芯片具有半导体层叠结构以及第1电极，所述半导体层叠结构具有基板、和从所述基板侧依次层叠的第1导电型半导体层、活性层以及第2导电型半导体层，所述第1电极与所述第2导电型半导体层相接配置，
所述安装基板，具有由陶瓷而成的基板和第2电极，
所述金属凸块具有与所述第2电极相接的第2层、以及位于所述第2电极的相反侧的第1层，
构成所述第2层的结晶的平均结晶粒径，比构成所述第1层的结晶的平均结晶粒径大，
所述第1层位于与所述第2电极隔开的位置，
所述第1层与所述第2层的界面的最大高度粗糙度是所述第1层的平均结晶粒径以上。
5.如权利要求4所述的半导体装置，
所述第2层的平均结晶粒径是所述界面的最大高度粗糙度以上。
6.如权利要求1至5的任一项所述的半导体装置，
在所述半导体元件、所述安装基板以及所述金属凸块的与所述安装基板垂直的方向上的截面中，将所述金属凸块的截面面积设为S，将所述金属凸块的高度设为H时，与所述第2电极相接的所述第2层和所述第2电极的接合部即第2接合部的宽度，比S/H长。
7.如权利要求6所述的半导体装置，
所述第1层的宽度比所述S/H短。
8.如权利要求1至5的任一项所述的半导体装置，
所述第2层与所述第2电极的接合界面被一体化。
9.如权利要求1至5的任一项所述的半导体装置，
所述第1电极包括金属膜，该金属膜与所述第2导电型半导体层相接配置，且对来自所述活性层的光进行反射。
10.如权利要求1至5的任一项所述的半导体装置，
所述障壁电极由Ti而成。
11.如权利要求1至5的任一项所述的半导体装置，
所述安装基板是由AlN的烧结体而成的陶瓷基板。
12.如权利要求1至5的任一项所述的半导体装置，
所述第2层的厚度至少为1μm。
13.如权利要求6所述的半导体装置，
所述第2层的厚度至少为1μm。
CN202111018478.3A 2018-02-01 2018-12-20 半导体装置 Pending CN113764565A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-016712 2018-02-01
JP2018016712 2018-02-01
CN201880088260.5A CN111670488B (zh) 2018-02-01 2018-12-20 半导体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201880088260.5A Division CN111670488B (zh) 2018-02-01 2018-12-20 半导体装置

Publications (1)

Publication Number Publication Date
CN113764565A true CN113764565A (zh) 2021-12-07

Family

ID=67478058

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202110861192.5A Active CN113611785B (zh) 2018-02-01 2018-12-20 半导体装置
CN202111018478.3A Pending CN113764565A (zh) 2018-02-01 2018-12-20 半导体装置
CN201880088260.5A Active CN111670488B (zh) 2018-02-01 2018-12-20 半导体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110861192.5A Active CN113611785B (zh) 2018-02-01 2018-12-20 半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201880088260.5A Active CN111670488B (zh) 2018-02-01 2018-12-20 半导体装置

Country Status (4)

Country Link
US (3) US11183615B2 (zh)
JP (3) JP6698231B2 (zh)
CN (3) CN113611785B (zh)
WO (1) WO2019150825A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113611785B (zh) * 2018-02-01 2022-05-27 新唐科技日本株式会社 半导体装置
JP7084299B2 (ja) * 2018-12-27 2022-06-14 三洋電機株式会社 二次電池
CN115413401A (zh) * 2020-04-24 2022-11-29 株式会社村田制作所 高频模块以及通信装置
CN115485980A (zh) * 2020-04-24 2022-12-16 株式会社村田制作所 高频模块以及通信装置
JP2023070990A (ja) * 2021-11-10 2023-05-22 ヌヴォトンテクノロジージャパン株式会社 半導体発光素子、発光モジュール、及び発光モジュールの製造方法
JP7459358B1 (ja) 2023-07-26 2024-04-01 聯嘉光電股▲ふん▼有限公司 垂直型ｌｅｄ画素パッケージのコモンカソード構造

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63276247A (ja) 1987-05-08 1988-11-14 Fujitsu Ltd 半導体装置の製造方法
JPH065606A (ja) 1992-06-16 1994-01-14 Fujitsu Ltd 半導体装置の製造方法
JPH065609A (ja) 1992-06-17 1994-01-14 Tanaka Kikinzoku Kogyo Kk バンプ形成方法
JP3446021B2 (ja) * 1992-08-25 2003-09-16 カシオ計算機株式会社 半導体装置のバンプ電極構造およびその形成方法
JP2000340595A (ja) 1999-05-31 2000-12-08 Matsushita Electronics Industry Corp 金バンプおよびその形成方法
JP2002118137A (ja) 2000-07-31 2002-04-19 Nichia Chem Ind Ltd 半導体発光素子チップとそのバンプ形成方法及びその半導体発光素子チップを用いたディスプレイとセグメント表示部
JP2002134546A (ja) 2000-10-30 2002-05-10 New Japan Radio Co Ltd 半導体装置の製造方法
JP3912044B2 (ja) 2001-06-06 2007-05-09 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
JP3746719B2 (ja) 2002-03-19 2006-02-15 オリンパス株式会社 フリップチップ実装方法
JP4318886B2 (ja) * 2002-04-25 2009-08-26 シャープ株式会社 突起電極接合型半導体装置およびその製造方法
JP3882712B2 (ja) * 2002-08-09 2007-02-21 住友電気工業株式会社 サブマウントおよび半導体装置
JP2005123294A (ja) 2003-10-15 2005-05-12 Matsushita Electric Ind Co Ltd 半導体装置およびその半導体装置における金バンプの形成方法
JP4258367B2 (ja) * 2003-12-18 2009-04-30 株式会社日立製作所 光部品搭載用パッケージ及びその製造方法
EP2023412A1 (en) * 2006-05-02 2009-02-11 Mitsubishi Chemical Corporation Semiconductor light-emitting device
JP2008262993A (ja) 2007-04-10 2008-10-30 Nikon Corp 表示装置
JP5622137B2 (ja) * 2007-10-29 2014-11-12 デクセリアルズ株式会社 電気的接続体及びその製造方法
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
CN101855734B (zh) 2007-11-15 2011-11-02 松下电器产业株式会社 半导体发光装置
JP2009218495A (ja) * 2008-03-12 2009-09-24 Mitsubishi Chemicals Corp 半導体発光素子および半導体発光装置
JP5375041B2 (ja) * 2008-11-13 2013-12-25 日亜化学工業株式会社 発光装置およびその製造方法
JP2011009429A (ja) 2009-06-25 2011-01-13 Panasonic Corp 半導体装置およびその製造方法
EP2449582A4 (en) * 2009-07-02 2013-06-12 Flipchip Internat L L C METHODS AND STRUCTURES FOR VERTICAL COLUMN INTERCONNECTION
US9583678B2 (en) * 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
JP5507197B2 (ja) * 2009-10-23 2014-05-28 スタンレー電気株式会社 光半導体素子、光半導体素子の製造方法及び光半導体装置の製造方法
JP2011181576A (ja) 2010-02-26 2011-09-15 Citizen Holdings Co Ltd 半導体発光素子及びそれを用いた半導体発光装置
JP5226047B2 (ja) 2010-08-26 2013-07-03 シャープ株式会社 半導体発光素子の実装方法
US20150037917A1 (en) 2012-04-24 2015-02-05 Panasonic Corporation Method for manufacturing light-emitting element
US9673132B2 (en) * 2012-04-27 2017-06-06 Taiwan Semiconductor Manufacting Company, Ltd. Interconnection structure with confinement layer
US9461027B2 (en) 2012-08-07 2016-10-04 Koninklijke Philips N.V. LED package and manufacturing method
JP6001956B2 (ja) * 2012-08-10 2016-10-05 株式会社東芝 半導体装置
JP2014154749A (ja) 2013-02-12 2014-08-25 Olympus Corp 基板、半導体装置、撮像装置および基板の製造方法
WO2014175343A1 (ja) * 2013-04-25 2014-10-30 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6414391B2 (ja) 2013-04-30 2018-10-31 日亜化学工業株式会社 発光装置の製造方法
FR3009428B1 (fr) * 2013-08-05 2015-08-07 Commissariat Energie Atomique Procede de fabrication d'une structure semi-conductrice avec collage temporaire via des couches metalliques
US9331038B2 (en) 2013-08-29 2016-05-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor interconnect structure
KR102282141B1 (ko) * 2014-09-02 2021-07-28 삼성전자주식회사 반도체 발광소자
US10074594B2 (en) * 2015-04-17 2018-09-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
WO2017002793A1 (ja) * 2015-07-01 2017-01-05 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP6530298B2 (ja) 2015-10-09 2019-06-12 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
CN113611785B (zh) 2018-02-01 2022-05-27 新唐科技日本株式会社 半导体装置

Also Published As

Publication number Publication date
US20200365771A1 (en) 2020-11-19
CN113611785B (zh) 2022-05-27
JP6698231B2 (ja) 2020-05-27
US11417805B2 (en) 2022-08-16
US20220344547A1 (en) 2022-10-27
WO2019150825A1 (ja) 2019-08-08
JP2020129683A (ja) 2020-08-27
CN111670488A (zh) 2020-09-15
JPWO2019150825A1 (ja) 2020-02-06
JP6814903B2 (ja) 2021-01-20
JP7122363B2 (ja) 2022-08-19
US11742461B2 (en) 2023-08-29
US11183615B2 (en) 2021-11-23
CN111670488B (zh) 2021-08-17
US20220052231A1 (en) 2022-02-17
CN113611785A (zh) 2021-11-05
JP2021057608A (ja) 2021-04-08

Similar Documents

Publication Publication Date Title
CN113611785B (zh) 半导体装置
JP5513707B2 (ja) 半導体発光デバイスの相互接続
TWI242891B (en) Method for manufacturing vertical GaN light emitting diode
JP2005327820A (ja) 発光ダイオード用パッケージおよびそれを用いた発光装置およびその発光装置の製造方法
JPWO2017208535A1 (ja) 窒化物半導体紫外線発光装置及びその製造方法
US12087897B2 (en) Semiconductor device
US10651336B2 (en) Light-emitting device
US20120153329A1 (en) Wafer substrate bonding structure and light emitting device comprising the same
US11469344B2 (en) Method of producing light-emitting device
JP7407360B2 (ja) 発光装置の製造方法
JP2005158932A (ja) 半導体発光装置およびその製造方法
JP2006147675A (ja) 半導体装置およびその評価方法
Yang et al. Determination of maximum strength and optimization of LED chip structure
TW200418198A (en) Light emitting diode and method of making the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination