CN113454758A - 半导体元件的制造方法 - Google Patents

半导体元件的制造方法 Download PDF

Info

Publication number
CN113454758A
CN113454758A CN201980091663.XA CN201980091663A CN113454758A CN 113454758 A CN113454758 A CN 113454758A CN 201980091663 A CN201980091663 A CN 201980091663A CN 113454758 A CN113454758 A CN 113454758A
Authority
CN
China
Prior art keywords
layer
adhesive
substrate
protective layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980091663.XA
Other languages
English (en)
Other versions
CN113454758B (zh
Inventor
藤川正洋
西村邦彦
桧座秀一
柳生荣治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN113454758A publication Critical patent/CN113454758A/zh
Application granted granted Critical
Publication of CN113454758B publication Critical patent/CN113454758B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Abstract

目的在于提供能够抑制半导体元件的不良的技术。半导体装置的制造方法具备：形成层叠体的工序，该层叠体在半导体基板的第1主面上依次配设有粘接保护层、粘接层、剥离层、支撑基板；去除形成有多个电路元件的部分以外的半导体基板的工序；将形成有电路元件的部分接合到转印基板的工序；去除剥离层、支撑基板及粘接层的工序；通过化学处理去除粘接保护层的工序；以及分割多个电路元件的工序。

Description

半导体元件的制造方法
技术领域
本发明涉及半导体元件的制造方法。
背景技术
在半导体工业的领域中，要求用于小型化的高密度封装化以及用于高性能化的半导体元件的薄型化乃至散热提高化等。薄型化包括机械以及化学性地研磨形成有半导体图案等电路元件的半导体基板的背面。为了进行该薄型化，在将半导体的形成有电路元件的表面和支撑基板粘接之后，不仅是在研磨工序中，而且在研磨工序后的支撑基板剥离工序以及分割(切断)工序中，也需要使得不在电路元件中产生裂纹以及破损。
此外，在以往的粘接、研磨、分割、剥离工序中，进行(i)将形成有多个电路元件的表面用低熔点蜡、有机粘接剂、无机粘接剂、粘接带等粘接材料粘接到支撑基板，(ii)从背面对半导体基板进行薄型化(研磨)之后，进行将多个电路元件接合到其他基板的转印，(iii)分割多个电路元件，(iv)用光照射、加热、化学性蚀刻等，从电路元件剥离支撑基板(例如专利文献1以及2)。
现有技术文献
专利文献
专利文献1：日本特开2003-203886号公报
专利文献2：日本特开2005-159155号公报
发明内容
如上所述，在将半导体基板的形成有多个电路元件的表面和支撑基板粘接之后，进行半导体基板的背面的薄型化。如果薄壁后的半导体基板的厚度是50μm以上，则能够在电路元件中无破损等不良的状态下制作半导体元件。然而，在薄壁后的半导体基板的厚度成为20μm以下程度时，支撑电路元件的半导体基板几乎消失，电路元件的强度变弱。在该情况下，在进行分割以及剥离时，在电路元件中易于发生裂纹、破损、膜剥离等不良现象，所以存在变得不良的半导体元件变多，良品率降低这样的问题。
因此，本发明是鉴于如上述的问题而完成的，其目的在于提供能够抑制半导体元件的不良的技术。
本发明所涉及的半导体元件的制造方法具备：(a)形成层叠体的工序，该层叠体在半导体基板的、形成有多个电路元件的第1主面上依次配设有粘接保护层、粘接层、剥离层、支撑基板；(b)通过从所述半导体基板的与第1主面相反的一侧的第2主面进行研磨，去除形成有所述多个电路元件的部分以外的所述半导体基板的工序；(c)将形成有所述电路元件的部分接合到转印基板的工序；(d)通过对所述剥离层进行光照射，去除所述剥离层及所述支撑基板的工序；(e)通过加热处理，去除所述粘接层的工序；(f)通过化学处理，去除所述粘接保护层的工序；以及(g)分割所述多个电路元件的工序。
根据本发明，通过形成粘接保护层，能够抑制半导体元件的不良。
本发明的目的、特征、方式以及优点通过以下的详细的说明和附图将变得更加明确。
附图说明
图1是示出实施方式1所涉及的半导体元件的制造工序的流程图。
图2是示出实施方式1所涉及的半导体元件的制造工序的剖面图。
图3是示出实施方式1所涉及的半导体元件的制造工序的剖面图。
图4是示出实施方式1所涉及的半导体元件的制造工序的剖面图。
图5是示出实施方式1所涉及的半导体元件的制造工序的剖面图。
图6是示出实施方式1所涉及的半导体元件的制造工序的剖面图。
图7是示出实施方式1所涉及的半导体元件的制造工序的剖面图。
图8是示出实施方式1所涉及的半导体元件的制造工序的剖面图。
图9是示出实施方式1所涉及的半导体元件的制造工序的剖面图。
图10是示出实施方式1所涉及的半导体元件的制造工序的剖面图。
图11是示出实施方式1所涉及的半导体元件的制造工序的剖面图。
图12是示出实施方式1所涉及的半导体元件的制造工序的剖面图。
图13是示出实施方式2所涉及的半导体元件的制造工序的流程图。
图14是示出实施方式2所涉及的半导体元件的制造工序的剖面图。
图15是示出实施方式2所涉及的半导体元件的制造工序的剖面图。
图16是示出实施方式2所涉及的半导体元件的制造工序的剖面图。
图17是示出实施方式2所涉及的半导体元件的制造工序的剖面图。
(符号说明)
1：半导体基板；2：电路元件；3：粘接保护层；4：粘接层；5：剥离层；6：支撑基板；7：转印基板。
具体实施方式
<实施方式1>
以下，说明本发明的实施方式1所涉及的半导体元件的制造方法。图1是示出本实施方式1所涉及的半导体元件的制造工序的流程图。图2至图12是示出其制造工序的剖面图。在本实施方式1中，依次进行形成有多个电路元件的半导体基板上的粘接保护层以及粘接层的形成、粘接层和支撑基板的粘接(贴合)、基板薄膜化(研磨)、利用切割等的分割(切断)、转印基板的接合、支撑基板的剥离、粘接层的剥离、粘接保护层的剥离。
以下，作为一个例子，说明通过对形成有包括氮化镓半导体的高频电路元件的半导体基板的背面进行薄型化(研磨)，将高频电路元件转印到作为散热基板形成有金刚石膜的基板，从而制作散热效率提高的高输出半导体元件的制造方法。
在此，为了提高电路元件的散热效率而得到高输出，需要提高热传导性。为此，考虑通过薄型化去除半导体基板的形成有电路元件的部分以外的半导体基板。然而，在电路元件的厚度成为10μm程度时，其强度变低，所以电路元件乃至半导体元件有时在分割、接合、剥离工序的期间由于破损等变得不良。相对于此，根据以下说明的本实施方式1，能够抑制这样的半导体元件的不良。此外，以下的本实施方式1不限于以下的制造方法，能够应用于对半导体电路元件进行薄型化(研磨)的所有半导体元件的制造方法。
首先如图2所示，在硅晶片、SiC(碳化硅)晶片等半导体基板1的第1主面(表面)形成多个电路元件2。电路元件2例如包括：包含金属的电极以及半导体基板1中的杂质区域等。此外，在图2等中，多个电路元件2被简化，图示形成有多个电路元件2的部分。
接下来如图3所示，在半导体基板1的上述第1主面上涂敷形成粘接保护层3，通过粘接保护层3覆盖电路元件2(图1的步骤S1)。粘接保护层3是用于抑制在后工序中薄型化的电路元件2由于膜应力等而变形或者破损的、加强膜强度的层，是针对电路元件2具有比较强的粘接力的层。在电路元件2是包括如空气桥构造的中空构造的电极(未图示)的高频电路元件的情况下，以使得不在后面的剥离工序等中受到损伤的方式，通过粘接保护层3保护该电极。
粘接保护层3例如包括：包含包括加热硬化型树脂或者光硬化型树脂和有机溶剂的、在化学处理中能够去除的材料的粘接剂。该材料例如包含丙烯酸树脂、烯烃树脂、苯酚树脂、聚丙烯树脂、聚乙烯树脂、聚乙烯树脂等。
作为粘接保护层3的涂敷方法，例如，使用在半导体基板1的形成有电路元件2的第1主面上放置成为粘接保护层3的粘接剂后，以半导体基板1的面内的中心为基准高速旋转的旋涂法。粘接保护层3的涂敷厚度例如是5～8μm。粘接保护层3的涂敷方法也可以是印刷法、喷洒法等。通过用电热板等将涂敷的粘接保护层3加热到90～120℃，使粘接保护层3的溶剂成分蒸发，使粘接保护层3硬化。在粘接保护层3包含光硬化性树脂的情况下，也可以对干燥的粘接保护层3进行光照射而使其硬化。
之后如图4所示，与此前加工的半导体基板1独立地，在支撑基板6上形成剥离层5而形成第1构造体(图1的步骤S2)。剥离层5例如包括：包含包括如在进行光照射时吸收发热并热分解那样的碳材料的树脂和有机溶剂的粘接剂。剥离层5例如通过在用旋涂法、印刷法、喷洒法等涂敷之后加热干燥来形成。作为支撑基板6，例如使用无碱玻璃、蓝宝石玻璃等硬质并且具有光透射性的晶片。
另外如图4所示，形成在粘接保护层3上形成了粘接层4的第2构造体(图1的步骤S2)。在本实施方式1中，粘接层4包括：包含聚氨酯丙烯酸酯、丙烯酸树脂丙烯酸酯、环氧丙烯酸酯等紫外线硬化性树脂和有机溶剂等的粘接剂。粘接层4例如通过在用旋涂法、印刷法、喷洒法等涂敷之后加热干燥来形成。
之后如图5所示，使第1构造体和第2构造体重叠，使剥离层5和粘接层4接触。在该状态下，从具有光透射性的支撑基板6侧照射紫外线而使粘接层4树脂硬化，从而使第1构造体和第2构造体粘接而贴合(图1的步骤S3)。
此外，粘接层4也可以不包含紫外线硬化树脂。然而，如本实施方式1，在粘接层4包含紫外线硬化树脂的情况下，能够在比较短的时间内使粘接层4硬化，所以能够期待工序时间的缩短以及对位的偏移抑制。
在上述粘接(贴合)时，如果空气等进入到粘接层4以及剥离层5，则该部分成为未粘接部分，成为使粘接强度降低的主要原因。因此，在重叠后、粘接前，在真空中对粘接层4以及剥离层5进行脱泡，之后进行粘接时，能够降低未粘接部分，所以能够抑制粘接强度的降低。
通过以上，形成层叠体，该层叠体在半导体基板1的形成有多个电路元件2的第1主面上依次配设有粘接保护层3、粘接层4、剥离层5、支撑基板6。此外，该层叠体的形成不限于以上。例如，也可以通过在半导体基板1的第1主面上依次形成粘接保护层3、粘接层4、剥离层5、支撑基板6来形成层叠体。
接下来如图6所示，通过从半导体基板1的与第1主面相反的一侧的第2主面(背面)进行包括研磨的薄型化，去除形成有多个电路元件2的部分以外的半导体基板1(图1的步骤S4)。
研磨前的半导体基板1的厚度例如是500μm，研磨后的半导体基板1的厚度例如是20μm。在半导体基板1的研磨方法中，例如，使用机械研磨、化学研磨、机械化学研磨等。之后，例如，通过使用RIE(反应性离子蚀刻)等干蚀刻使半导体基板1进一步薄型化，使半导体基板1的厚度例如成为10μm。
之后如图7以及图8所示，通过利用切割等的分割工序(切断工序)，将多个电路元件2、粘接保护层3、粘接层4、剥离层5、支撑基板6分割而芯片化(图1的步骤S5)。由此，多个电路元件2的各个电路元件被个别化。此外，作为切割方法，例如，使用利用切割刀片的机械性的切割、激光切割、等离子切割等。
在此，在未设置粘接保护层3的制造方法中，保持多个电路元件2的半导体基板1大体上被去除，所以膜强度降低，由于残留膜应力而变形的力发挥作用。因此，有时在分割工序时等发生膜的裂纹、剥离、缺口等，电路元件2变得不良。但是，在本实施方式1中，薄型化的电路元件2强密接到粘接保护层3，电路元件2等的膜强度通过粘接保护层3提高，所以电路元件2的由于残留膜应力等引起的变形被抑制。因此，能够抑制由于分割工序等中的裂纹、剥离、缺口引起的电路元件2的不良乃至半导体元件的不良。
接下来如图9所示，将形成有电路元件2的部分接合到散热用的转印基板7(图1的步骤S6)。在本实施方式1中，针对个别化的每个电路元件2，将电路元件2接合到转印基板7。作为转印基板7例如使用在硅基板上形成厚度100μm的金刚石层，通过精密研磨使该金刚石层的表面粗糙度(例如均方根粗糙度Rq)成为1nm以下的基板。
作为电路元件2和转印基板7的接合，例如使用常温接合。具体而言，在真空腔内，对电路元件2侧的研磨面和转印基板7侧的金刚石接合面照射氩离子束，进行这些表面的氧化物去除(清洁化)。之后，进行去除氧化物后的表面彼此的对位，在使该表面彼此接触的状态下在真空中进行加压，从而进行常温接合。该常温接合由于不需要针对支撑基板6、转印基板7进行发生温度应力的加热，所以在能够抑制电路元件2的翘曲等变形的方面优异。
之后，通过以下说明的工序(图1的步骤S7～S9)，从通过此前的工序形成的构造体剥离(去除)支撑基板6、剥离层5、粘接层4、粘接保护层3。
首先如图10所示，对剥离层5进行光照射而加热分解，从而剥离剥离层5以及支撑基板6(图1的步骤S7)。在本实施方式1中，针对通过此前的工序形成的构造体，进行从支撑基板6侧的光照射，从而对剥离层5的树脂进行加热分解，与剥离层5一起剥离支撑基板6。在光照射中，例如使用扫描剥离层5整面的激光。通过对剥离层5照射激光，剥离层5的碳等吸收光被加热而热分解。其结果，支撑基板6与粘接层4之间的密接力(密接度、粘接力、粘接度)降低，所以能够容易地剥离剥离层5以及支撑基板6。
接下来如图11所示，通过加热处理剥离粘接层4(图1的步骤S8)。粘接层4与粘接保护层3牢固地粘接，所以无法使用粘接带剥离粘接层4。因此，为了使粘接层4和粘接保护层3的密接力降低而剥离，进行加热处理。通过该加热处理，有机成分从粘接层4以及粘接保护层3作为气体释放，粘接层4和粘接保护层3的密接力降低，所以能够剥离粘接层4。
此外，加热处理的温度也可以是形成粘接保护层3的硬化温度以上。例如，如果将在步骤S1中使用电热板在90℃下硬化的粘接保护层3在设定为200℃的电热板上加热10分钟，则能够容易地剥离粘接层4。此外，在用于剥离粘接层4的加热温度低于150℃的情况下，气体的释放少，所以上述密接力不会大幅降低，在粘接层4的剥离中需要大的力。相反地，在用于剥离粘接层4的加热温度大幅超过220℃时，发生电路元件2的翘曲等变形，成为后面的剥离工序中的破损、裂纹的原因。因此，用于剥离粘接层4的加热温度例如优选为170～220℃。在加热处理后，通过对粘接层4粘贴粘接带来剥除，能够简单并且无残渣地剥离粘接层4。
最后如图12所示，通过化学处理，剥离粘接保护层3(图1的步骤S9)。剥离例如通过将粘接保护层3浸渍到碱性、酸性、有机溶剂等剥离液而分解来进行。在去除粘接保护层3后，对包括电路元件2以及转印基板7的半导体元件进行洗净以及干燥，从而能够制作半导体元件。
<实施方式1的总结>
根据如以上的本实施方式1所涉及的半导体元件的制造方法，通过形成粘接保护层3，能够抑制高频器件元件等半导体元件的不良。
<实施方式2>
以下，说明本发明的实施方式2所涉及的半导体元件的制造方法。图13是示出本实施方式2所涉及的半导体元件的制造工序的流程图，图14至图17是示出其一部分的制造工序的剖面图。以下，关于本实施方式2所涉及的构成要素中的、与上述构成要素相同或者类似的构成要素，附加相同的参照符号，主要说明不同的构成要素。
在图13的制造工序中，与在实施方式1的制造工序(图1)中使步骤S5移动到步骤S8与步骤S9之间的制造工序相同。在本实施方式2中，依次进行形成有多个电路元件的半导体基板上的粘接保护层以及粘接层的形成、粘接层和支撑基板的粘接(贴合)、基板薄膜化(研磨)、转印基板的接合、支撑基板的剥离、粘接层的剥离、利用切割等的分割(切断)、粘接保护层的剥离。
在本实施方式2中，首先在图13的步骤S1～S4中，进行与在本实施方式1中说明的图1的步骤S1～S4的工序(图2～图6的工序)同样的工序。之后，进行与在本实施方式1中说明的图1的步骤S6～S8的工序同样的工序。以下，关于步骤S6以后的工序，仅说明主要的内容。
首先如图14所示，将形成有多个电路元件2的部分接合到散热用的转印基板7(图13的步骤S6)。作为电路元件2和转印基板7的接合，例如使用常温接合。接下来如图15所示，对通过此前的工序形成的构造体中的、剥离层5进行光照射而加热分解，从而剥离剥离层5以及支撑基板6(图13的步骤S7)。之后如图16所示，通过加热处理剥离粘接层4(图13的步骤S8)。
接下来如图17以及图11所示，通过利用切割等的分割工序(切断工序)，将多个电路元件2、粘接保护层3、转印基板7分割而芯片化(图13的步骤S5)。作为切割，例如使用从转印基板7照射激光的激光切割。其原因为，通过使用切割刀片的机械性的切割方法无法分割(切断)包括硬度高的金刚石层的转印基板7。此外，还考虑该激光的比较大的输出功率会影响电路元件2。因此，如果在去除粘接保护层3前进行分割工序，则能够通过粘接保护层3抑制电路元件2的缺口、裂纹等破损。但是，在激光功率对电路元件2的影响小的情况下，也可以在去除粘接保护层3后进行分割工序。
最后，如图12所示，通过化学处理剥离粘接保护层3(图13的步骤S9)，从而能够制作包括电路元件2以及转印基板7的半导体元件。
<实施方式2的总结>
在本实施方式2中也与实施方式1同样地，通过形成粘接保护层3，能够抑制高频器件元件等半导体元件的不良。
另外，在实施方式1中，对通过分割工序个别芯片化的电路元件2接合与该电路元件2相同的大小的转印基板7(图9)。相对于此，在本实施方式2中，先对电路元件2接合转印基板7并剥离粘接层4等后，进行分割工序。根据这样的本实施方式2的制造方法，例如能够将多个电路元件2一并地接合到转印基板7。因此，能够实现工序时间的缩短以及支撑基板6的再利用，所以能够削减工艺成本。另外，从能够在大型基板中均匀地制作作为散热用的转印基板7的金刚石层的成膜的观点看，也能够削减工艺成本。另外，能够一并进行剥离层5以及粘接层4的剥离工序，所以相比于从个别地芯片化的电路元件2剥离这些层的情况，能够增强剥离时的电路元件2的膜强度。因此，能够抑制在剥离工序中电路元件2破损。
<实施方式3>
粘接层4和粘接保护层3被牢固地粘接，在研磨、分割工序时几乎不剥离，所以不发生电路元件2的破损等。然而，粘接层4难以剥离，通过粘贴剥离带而剥除的方法是无法简单地剥离的。因此，在实施方式1以及2的步骤S8(图1以及图13)的加热处理中，从粘接保护层3释放有机溶剂成分，使粘接层4与粘接保护层3之间的界面的接合力降低，从而能够用剥除法等简单地剥离粘接层4。
粘接保护层3的有机成分在其形成工序中大体上蒸发，但未完全蒸发，通过在更高温下加热从而几乎完全蒸发。设想作为粘接保护层3的有机溶剂而使用沸点为120～200℃的有机溶剂，但在作为粘接保护层3的有机溶剂而使用沸点比较低的有机溶剂时，对粘接层4的剥离作出贡献的粘接保护层3变少。另一方面，在作为粘接保护层3的有机溶剂而使用沸点高的有机溶剂的情况下，如果不提高干燥温度则有机溶剂不蒸发，会形成膜强度低的粘接保护层3。
因此，在本发明的实施方式3中，粘接保护层3包含沸点不同的多个种类的有机溶剂成分。由此，即便在相同的干燥温度下，高沸点的溶剂比低沸点的溶剂残留更多，所以在粘接层4的剥离时蒸发的粘接保护层3的有机成分变多，能够更容易地进行粘接层4的剥离。另一方面，能够形成膜强度高的粘接保护层3。此外，作为粘接保护层3的有机溶剂，例如使用混合聚丙烯乙二醇、甲醚、3-甲氧基丁基乙酸酯、乳酸乙酯、乙二醇乙醚醋酸酯、乙酸丁酯、二甲苯、甲苯等中的沸点不同的2种以上的溶剂而成的溶剂。
<实施方式3的总结>
根据如以上的本实施方式3所涉及的半导体元件的制造方法，能够更容易地进行粘接层4的剥离。
<变形例>
在实施方式1的制造方法(图1)中，分割工序(步骤S5)在包括半导体基板1的研磨的薄膜化工序(步骤S4)与转印基板7的接合工序(步骤S6)之间进行。另外，在实施方式2的制造方法(图13)中，分割工序(步骤S5)在粘接层4的剥离工序(步骤S8)与粘接保护层3的剥离工序(步骤S9)之间进行。但是，不限于这些，分割工序(步骤S5)在薄膜化工序(步骤S4)后进行即可。
此外，本发明能够在该发明的范围内自由地组合各实施方式以及各变形例或者将各实施方式以及各变形例适当地变形、省略。
虽然详细说明了本发明，但上述说明在所有方式中为例示，本发明不限于此。应被理解为未例示的无数的变形例能够不脱离本发明的范围而被设想。

Claims (7)

1.一种半导体元件的制造方法，具备：
(a)形成层叠体的工序，该层叠体在半导体基板的、形成有多个电路元件的第1主面上依次配设有粘接保护层、粘接层、剥离层、支撑基板；
(b)通过从所述半导体基板的与第1主面相反的一侧的第2主面进行研磨，去除形成有所述多个电路元件的部分以外的所述半导体基板的工序；
(c)将形成有所述电路元件的部分接合到转印基板的工序；
(d)通过对所述剥离层进行光照射，去除所述剥离层及所述支撑基板的工序；
(e)通过加热处理，去除所述粘接层的工序；
(f)通过化学处理，去除所述粘接保护层的工序；以及
(g)分割所述多个电路元件的工序。
2.根据权利要求1所述的半导体元件的制造方法，其中，
所述工序(g)在所述工序(b)与所述工序(c)之间或者所述工序(e)与所述工序(f)之间进行。
3.根据权利要求1或者2所述的半导体元件的制造方法，其中，
所述工序(e)的所述加热处理的温度高于所述工序(a)的形成所述粘接保护层的温度。
4.根据权利要求1至3中的任意一项所述的半导体元件的制造方法，其中，
所述电路元件包括空气桥构造的电极。
5.根据权利要求1至4中的任意一项所述的半导体元件的制造方法，其中，
所述工序(c)包括将所述电路元件接合到转印基板的常温接合。
6.根据权利要求1至5中的任意一项所述的半导体元件的制造方法，其中，
所述粘接保护层包含沸点不同的多个种类的有机溶剂成分。
7.根据权利要求1至6中的任意一项所述的半导体元件的制造方法，其中，
所述粘接层包含紫外线硬化树脂。
CN201980091663.XA 2019-02-25 半导体元件的制造方法 Active CN113454758B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/007036 WO2020174529A1 (ja) 2019-02-25 2019-02-25 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
CN113454758A true CN113454758A (zh) 2021-09-28
CN113454758B CN113454758B (zh) 2024-04-26

Family

ID=

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697017A (ja) * 1992-09-16 1994-04-08 Fujitsu Ltd 半導体装置の製造方法
JPH06224299A (ja) * 1993-01-25 1994-08-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法及び分割システム
JPH09213662A (ja) * 1996-01-31 1997-08-15 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
US20010005043A1 (en) * 1999-12-24 2001-06-28 Masaki Nakanishi Semiconductor device and a method of manufacturing the same
KR20030004132A (ko) * 2001-07-04 2003-01-14 가부시끼가이샤 도시바 밀봉재를 이용하여 픽업시의 칩의 보강을 행하는 반도체장치의 제조 방법
JP2005050914A (ja) * 2003-07-30 2005-02-24 Sharp Corp 半導体装置の製造方法
US20050095742A1 (en) * 2001-05-02 2005-05-05 Kia Silverbrook Method of fabricating MEMS devices on a silicon wafer
WO2006014003A1 (ja) * 2004-08-03 2006-02-09 The Furukawa Electric Co., Ltd. 半導体装置製造方法およびウエハ加工用テープ
JP2006128577A (ja) * 2004-11-01 2006-05-18 Furukawa Electric Co Ltd:The 半導体チップの製造方法及びそれに使用されるダイボンドダイシングテープ
JP2010092945A (ja) * 2008-10-03 2010-04-22 Mitsui Chemicals Inc 半導体ウェハ保護用粘着フィルム及びそれを用いた半導体ウェハの保護方法
US20100330780A1 (en) * 2008-03-14 2010-12-30 Yong Ha Hwang Multi-function tape for a semiconductor package and method of manufacturing a semiconductor device using the same
WO2011004657A1 (ja) * 2009-07-09 2011-01-13 住友ベークライト株式会社 半導体用フィルムおよび半導体装置の製造方法
JP2012156523A (ja) * 2004-03-10 2012-08-16 Samsung Led Co Ltd 薄膜デバイスの供給体、薄膜デバイスの供給体の製造方法、転写方法、半導体装置の製造方法及び電子機器
CN105122427A (zh) * 2013-03-27 2015-12-02 富士胶片株式会社 半导体装置制造用临时粘合用层叠体、和半导体装置的制造方法
CN105273643A (zh) * 2014-06-10 2016-01-27 信越化学工业株式会社 晶片加工用暂时粘着材料、晶片加工体及使用这些的薄型晶片的制造方法
CN109564899A (zh) * 2016-08-05 2019-04-02 三菱瓦斯化学株式会社 支撑基板、带有支撑基板的层叠体及半导体元件搭载用封装基板的制造方法

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697017A (ja) * 1992-09-16 1994-04-08 Fujitsu Ltd 半導体装置の製造方法
JPH06224299A (ja) * 1993-01-25 1994-08-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法及び分割システム
JPH09213662A (ja) * 1996-01-31 1997-08-15 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
US20010005043A1 (en) * 1999-12-24 2001-06-28 Masaki Nakanishi Semiconductor device and a method of manufacturing the same
US20050095742A1 (en) * 2001-05-02 2005-05-05 Kia Silverbrook Method of fabricating MEMS devices on a silicon wafer
KR20030004132A (ko) * 2001-07-04 2003-01-14 가부시끼가이샤 도시바 밀봉재를 이용하여 픽업시의 칩의 보강을 행하는 반도체장치의 제조 방법
JP2005050914A (ja) * 2003-07-30 2005-02-24 Sharp Corp 半導体装置の製造方法
JP2012156523A (ja) * 2004-03-10 2012-08-16 Samsung Led Co Ltd 薄膜デバイスの供給体、薄膜デバイスの供給体の製造方法、転写方法、半導体装置の製造方法及び電子機器
WO2006014003A1 (ja) * 2004-08-03 2006-02-09 The Furukawa Electric Co., Ltd. 半導体装置製造方法およびウエハ加工用テープ
JP2006128577A (ja) * 2004-11-01 2006-05-18 Furukawa Electric Co Ltd:The 半導体チップの製造方法及びそれに使用されるダイボンドダイシングテープ
US20100330780A1 (en) * 2008-03-14 2010-12-30 Yong Ha Hwang Multi-function tape for a semiconductor package and method of manufacturing a semiconductor device using the same
JP2010092945A (ja) * 2008-10-03 2010-04-22 Mitsui Chemicals Inc 半導体ウェハ保護用粘着フィルム及びそれを用いた半導体ウェハの保護方法
WO2011004657A1 (ja) * 2009-07-09 2011-01-13 住友ベークライト株式会社 半導体用フィルムおよび半導体装置の製造方法
CN105122427A (zh) * 2013-03-27 2015-12-02 富士胶片株式会社 半导体装置制造用临时粘合用层叠体、和半导体装置的制造方法
CN105273643A (zh) * 2014-06-10 2016-01-27 信越化学工业株式会社 晶片加工用暂时粘着材料、晶片加工体及使用这些的薄型晶片的制造方法
CN109564899A (zh) * 2016-08-05 2019-04-02 三菱瓦斯化学株式会社 支撑基板、带有支撑基板的层叠体及半导体元件搭载用封装基板的制造方法

Also Published As

Publication number Publication date
JPWO2020174529A1 (ja) 2021-09-30
WO2020174529A1 (ja) 2020-09-03
US20220059386A1 (en) 2022-02-24
KR102588785B1 (ko) 2023-10-12
US11854856B2 (en) 2023-12-26
DE112019006915T5 (de) 2021-11-04
JP7016445B2 (ja) 2022-02-04
KR20210114489A (ko) 2021-09-23

Similar Documents

Publication Publication Date Title
JP6715345B2 (ja) デバイス層を転写基板に転写する方法
KR102156173B1 (ko) 양면 uv-경화가능 접착 필름을 이용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
KR102050541B1 (ko) 초박막 웨이퍼의 임시 본딩을 위한 방법 및 장치
KR102588785B1 (ko) 반도체 소자의 제조 방법
US20120045611A1 (en) Composite Carrier Structure
WO2012056803A1 (ja) 積層体、およびその積層体の分離方法
JP6308632B2 (ja) ウェハを分割する方法
KR102558905B1 (ko) 고열전도성의 디바이스 기판 및 그 제조 방법
JP5704602B2 (ja) 薄型半導体装置の製造方法および脆質部材用支持体
CN113454758B (zh) 半导体元件的制造方法
JP4462940B2 (ja) 半導体装置の製造方法
CN111312658B (zh) 晶片的加工方法
JP7370215B2 (ja) 半導体装置の製造方法
JP7186921B2 (ja) 半導体素子の製造方法
JP7170261B2 (ja) 素子チップの製造方法
JP2005129653A (ja) 半導体装置の製造方法
JP7182105B2 (ja) Ｉｉｉ族窒化物半導体デバイスの製造方法
JP7209246B2 (ja) 素子チップの製造方法
JP2009289809A (ja) 半導体装置の製造方法
JP2022191941A (ja) デバイスの製造方法
TW202236407A (zh) 晶圓的背面研磨方法及電子裝置的製造方法
JP2021118208A (ja) 半導体装置の製造方法
JP2012195503A (ja) 薄型半導体装置の製造方法
JP2010147353A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant