KR20030004132A - 밀봉재를 이용하여 픽업시의 칩의 보강을 행하는 반도체장치의 제조 방법 - Google Patents

밀봉재를 이용하여 픽업시의 칩의 보강을 행하는 반도체장치의 제조 방법 Download PDF

Info

Publication number
KR20030004132A
KR20030004132A KR1020020038237A KR20020038237A KR20030004132A KR 20030004132 A KR20030004132 A KR 20030004132A KR 1020020038237 A KR1020020038237 A KR 1020020038237A KR 20020038237 A KR20020038237 A KR 20020038237A KR 20030004132 A KR20030004132 A KR 20030004132A
Authority
KR
South Korea
Prior art keywords
wafer
chip
sealing material
manufacturing
bumps
Prior art date
Application number
KR1020020038237A
Other languages
English (en)
Other versions
KR100481658B1 (ko
Inventor
다뀨신야
기리따니미까
구로사와데쯔야
다까노데루나리
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20030004132A publication Critical patent/KR20030004132A/ko
Application granted granted Critical
Publication of KR100481658B1 publication Critical patent/KR100481658B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Abstract

소자가 형성된 웨이퍼의 주표면에, 상기 소자에 전기적으로 접속된 범프를 형성하고, 상기 웨이퍼의 다이싱 라인 또는 칩 분할 라인을 따라, 상기 웨이퍼의 주표면측으로부터 이면에 달하지 않은 깊이의 홈을 형성한다. 상기 웨이퍼의 범프 형성면측을 밀봉재로 피복하고, 상기 웨이퍼의 이면 연삭을 행하여, 웨이퍼의 박막화와 개개의 칩으로의 분리를 동시에 행한다. 상기 이면 연삭에 의해 개편화된 칩을 픽업하고, 픽업한 칩의 범프를 기판에 접합하여 실장하고, 또한 동시에 상기 밀봉재를 용융시켜 밀봉한다.

Description

밀봉재를 이용하여 픽업시의 칩의 보강을 행하는 반도체 장치의 제조 방법{MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE PERFORMING STRENGTHENING OF CHIP IN THE PICK-UP PROCESS USING SEALING MATERIAL}
본 발명은, 반도체 장치의 제조 방법에 관한 것으로, 특히 소자 형성이 종료한 웨이퍼를 개개의 칩으로 개편화하여, 각각의 칩을 픽업하여 실장하는 공정에 관한 것이다.
종래, 반도체 장치는 예를 들면 도 1의 흐름도에 도시한 바와 같은 제조 공정으로 형성된다. 우선, 반도체 기판(웨이퍼)에, 주지의 프로세스에 의해 소자를 형성한다(단계 STEP1). 이어서, 소자를 형성한 웨이퍼의 주표면에, 상기 소자에 전기적으로 접속된 범프를 형성한다(단계 STEP2). 상기 웨이퍼 이면에 이면 연삭용의 테이프(BSG 테이프)를 접착하고(단계 STEP3), 이면 연삭(BSG)을 행하여 웨이퍼를 박막화한다(단계 STEP4). 그 후, 박막화한 웨이퍼의 소자 형성면에 다이싱 테이프를 접착하고(단계 STEP5), 다이아몬드 블레이드나 레이저 블레이드 등에 의해 이면측으로부터 다이싱(풀컷트 다이싱)하여 개편화한다(단계 STEP6). 이어서, 웨이퍼를 개편화하여 형성한 칩의 이면을 콜릿이라고 하는 흡착 툴을 이용하여 픽업하고(단계 STEP7), 기판에 밀봉 수지를 접착한 후, 이 밀봉 수지를 접착한 기판에 칩을 접착하고(단계 STEP8), 플립 칩 접속 및 밀봉을 행하여 실장한다(단계 STEP9).
그러나, 상기한 바와 같은 제조 방법에서는, 하기 (a)∼(c)와 같은 문제가 있다.
(a) 범프를 형성한 후에 이면 연삭을 행하므로, 범프를 기점으로 하여 웨이퍼가 깨져, 제조 수율이 저하한다. 이 때문에, 범프의 높이를 제한하는 것이 필수가 되어, 볼 범프나 스터드 범프와 같은 높은 범프를 사용하는 칩은 웨이퍼를 얇게 할 수 없다.
(b) 기판에의 밀봉 수지의 접착과, 기판(밀봉 수지 부착)과 칩 접착의 두개의 공정이 필요해지기 때문에, 접착 위치 편차가 커진다.
(c) 상기 위치 편차를 회피하기 위해서는, 밀봉 수지의 사이즈를 칩 사이즈보다도 크게 하는 것이 필요해진다. 그러나, 밀봉 수지의 사이즈를 칩 사이즈보다도 크게 하면, 플립 칩 접속 시에, 칩 주변의 여분의 밀봉 수지가 칩 이면을 타고 올라가는 경우가 있다. 이것을 억제하기 위해서는, 플립 칩 접속 시에, 칩 이면을 테플론 시트 등으로 피복할 필요가 있어, 제조 비용이 비싸진다.
상기 (a)의 문제를 회피하기 위해, 도 2의 흐름도에 도시한 바와 같이, 웨이퍼를 개개의 칩으로 개편화(단계 STEP5 : 풀컷트 다이싱 및 단계 STEP6 : 픽업)하고 나서 범프를 형성하는 (단계 STEP7 : 스터드 범프 형성) 제조 방법이 제안되고 있다. 그러나, 각 칩마다 스터드 범프를 형성해야 하기 때문에, 웨이퍼 상태에서 범프를 형성하는 제조 방법과 비교하여 제조 공정이 복잡해져, 제조 비용의 상승은 피할 수 없다.
상기한 바와 같이, 종래의 반도체 장치의 제조 방법은, 이면 연삭 시에 범프를 기점으로 하여 웨이퍼가 깨져, 제조 수율이 저하한다는 문제가 있었다.
또한, 볼 범프나 스터드 범프와 같은 높은 범프를 사용하는 칩은, 웨이퍼를 얇게 할 수 없다는 문제가 있었다.
또한, 기판에의 밀봉 수지의 접착과, 기판(밀봉 수지 부착)과 칩을 접착하는 두개의 공정이 필요해져, 위치 편차에 의해 실장 정밀도가 저하한다는 문제가 있었다.
또한, 칩 이면으로 밀봉 수지가 올라오는 것을 방지하려면 테플론 시트 등이 필요해져, 제조 비용이 비싸진다는 문제가 있었다.
또한, 웨이퍼를 개편화하고 나서 범프를 형성하는 제조 방법은 제조 공정의 복잡화를 초래하여, 제조 비용도 상승한다는 문제가 있었다.
도 1은 종래의 반도체 장치의 제조 방법에 대하여 설명하기 위한 흐름도.
도 2는 종래의 다른 반도체 장치의 제조 방법에 대하여 설명하기 위한 흐름도.
도 3의 (a) 내지 (g)는 각각 본 발명의 제1 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 제조 공정을 순차 도시한 단면도.
도 4는 본 발명의 제1 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 흐름도.
도 5a 내지 도 5h는 각각 본 발명의 제2 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 제조 공정을 순차 도시한 단면도.
도 6은 본 발명의 제2 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 흐름도.
도 7a 내지 도 7f는 각각 본 발명의 제3 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 제조 공정을 순차 도시한 단면도.
도 8은 본 발명의 제3 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 흐름도.
도 9a 내지 도 9g는 각각 본 발명의 제4 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 제조 공정을 순차 도시한 단면도.
도 10은 본 발명의 제4 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 흐름도.
도 11a 내지 도 11g는 각각 본 발명의 제5 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 제조 공정을 순차 도시한 단면도.
도 12는 본 발명의 제5 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 흐름도.
도 13a 내지 도 13h는 각각 본 발명의 제6 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 제조 공정을 순차 도시한 단면도.
도 14는 본 발명의 제6 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 흐름도.
도 15a 내지 도 15f는 각각 본 발명의 제7 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 제조 공정을 순차 도시한 단면도.
도 16은 본 발명의 제7 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 흐름도.
도 17a 내지 도 17g는 각각 본 발명의 제8 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 제조 공정을 순차 도시한 단면도.
도 18은 본 발명의 제8 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 흐름도.
도 19a 내지 도 19h는 각각 본 발명의 제9 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 제조 공정을 순차 도시한 단면도.
도 20은 본 발명의 제9 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 흐름도.
도 21a 내지 도 21i는 각각 본 발명의 제10 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 제조 공정을 순차 도시한 단면도.
도 22는 본 발명의 제10 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 흐름도.
도 23a 내지 도 23g는 각각 본 발명의 제11 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 제조 공정을 순차 도시한 단면도.
도 24는 본 발명의 제11 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 흐름도.
도 25a 내지 도 25h는 각각 본 발명의 제12 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 제조 공정을 순차 도시한 단면도.
도 26은 본 발명의 제12 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 흐름도.
도 27a 내지 도 27h는 각각 본 발명의 제13 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 제조 공정을 순차 도시한 단면도.
도 28은 본 발명의 제13 실시예에 따른 반도체 장치의 제조 방법에 대하여설명하기 위한 흐름도.
도 29a 내지 도 29i는 각각 본 발명의 제14 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 제조 공정을 순차 도시한 단면도.
도 30은 본 발명의 제14 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 흐름도.
도 31a 내지 도 31g는 각각 본 발명의 제15 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 제조 공정을 순차 도시한 단면도.
도 32는 본 발명의 제15 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 흐름도.
도 33a 내지 도 33h는 각각 본 발명의 제16 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 제조 공정을 순차 도시한 단면도.
도 34는 본 발명의 제16 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 흐름도.
도 35a 내지 도 35i는 각각 본 발명의 제17 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 제조 공정을 순차 도시한 단면도.
도 36은 본 발명의 제17 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 흐름도.
도 37a 내지 도 37j는 각각 본 발명의 제18 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 제조 공정을 순차 도시한 단면도.
도 38은 본 발명의 제18 실시예에 따른 반도체 장치의 제조 방법에 대하여설명하기 위한 흐름도.
도 39a 내지 도 39h는 각각 본 발명의 제19 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 제조 공정을 순차 도시한 단면도.
도 40은 본 발명의 제19 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 흐름도.
도 41a 내지 도 41i는 각각 본 발명의 제20 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 제조 공정을 순차 도시한 단면도.
도 42는 본 발명의 제20 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 흐름도.
도 43a 내지 도 43i는 각각 본 발명의 제21 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 제조 공정을 순차 도시한 단면도.
도 44는 본 발명의 제21 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 흐름도.
도 45a 내지 도 45j는 각각 본 발명의 제22 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 제조 공정을 순차 도시한 단면도.
도 46은 본 발명의 제22 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 흐름도.
도 47a 내지 도 47h는 각각 본 발명의 제23 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 제조 공정을 순차 도시한 단면도.
도 48은 본 발명의 제23 실시예에 따른 반도체 장치의 제조 방법에 대하여설명하기 위한 흐름도.
도 49a 내지 도 49i는 각각 본 발명의 제24 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 제조 공정을 순차 도시한 단면도.
도 50은 본 발명의 제24 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 흐름도.
도 51a 내지 도 51g는 각각 본 발명의 제25 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 제조 공정을 순차 도시한 단면도.
도 52는 본 발명의 제25 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 흐름도.
도 53a 내지 도 53h는 각각 본 발명의 제26 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 제조 공정을 순차 도시한 단면도.
도 54는 본 발명의 제26 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 흐름도.
도 55a 내지 도 55h는 각각 본 발명의 제27 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 제조 공정을 순차 도시한 단면도.
도 56은 본 발명의 제27 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 흐름도.
도 57a 내지 도 57i는 각각 본 발명의 제28 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 제조 공정을 순차 도시한 단면도.
도 58은 본 발명의 제28 실시예에 따른 반도체 장치의 제조 방법에 대하여설명하기 위한 흐름도.
도 59a 내지 도 59i는 각각 본 발명의 제29 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 제조 공정을 순차 도시한 단면도.
도 60은 본 발명의 제29 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 흐름도.
도 61a 내지 도 61j는 각각 본 발명의 제30 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 제조 공정을 순차 도시한 단면도.
도 62는 본 발명의 제30 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 흐름도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 웨이퍼
1' : 칩
2 : 범프
3A : 밀봉재
4 : 홈
6 : 지석
9 : 픽업 테이프
10 : 모세관
11 : 상승핀
12 : 핀 홀더
13 : 백업 홀더
14 : 배선
본 발명의 한 특징에 따른 반도체 장치의 제조 방법은, 소자가 형성된 웨이퍼의 주표면에, 상기 소자에 전기적으로 접속된 범프를 형성하는 단계, 상기 웨이퍼의 다이싱 라인 또는 칩 분할 라인을 따라, 상기 웨이퍼의 주표면측으로부터 이면에 달하지 않은 깊이의 홈을 형성하는 단계, 상기 웨이퍼의 범프 형성면측을 밀봉재로 피복하는 단계, 상기 웨이퍼의 이면 연삭을 행하여, 웨이퍼의 박막화와 개개의 칩으로의 분리를 동시에 행하는 단계, 상기 이면 연삭에 의해 개편화된 칩을 픽업하는 단계, 및 가열하여, 픽업한 칩의 범프를 용융시켜 기판에 접합하여 실장하고, 또한 동시에 상기 밀봉재를 용융시켜 밀봉하는 단계를 포함한다.
본 발명의 다른 특징에 따른 반도체 장치의 제조 방법은, 소자가 형성된 웨이퍼의 다이싱 라인 또는 칩 분할 라인을 따라, 상기 웨이퍼의 주표면측으로부터 이면에 달하지 않은 깊이의 홈을 형성하는 단계, 상기 웨이퍼의 주표면에, 상기 소자에 전기적으로 접속된 범프를 형성하는 단계, 상기 웨이퍼의 범프 형성면측을 밀봉재로 피복하는 단계, 상기 웨이퍼의 이면 연삭을 행하여, 웨이퍼의 박막화와 개개의 칩으로의 분리를 동시에 행하는 단계, 상기 이면 연삭에 의해 개편화된 칩을 픽업하는 단계, 및 가열하여, 픽업한 칩의 범프를 용융시켜 기판에 접합하여 실장하고, 또한 동시에 상기 밀봉재를 용융시켜 밀봉하는 단계를 포함한다.
본 발명의 또 다른 특징에 따른 반도체 장치의 제조 방법은, 소자가 형성된 웨이퍼의 주표면에, 상기 소자에 전기적으로 접속된 범프를 형성하는 단계, 상기 웨이퍼의 범프 형성면측을 밀봉재로 피복하는 단계, 상기 웨이퍼의 다이싱 라인 또는 칩 분할 라인을 따라, 상기 밀봉재를 절단하고, 또한 상기 웨이퍼의 이면에 달하지 않은 깊이의 홈을 형성하는 단계, 상기 웨이퍼의 이면 연삭을 행하여, 웨이퍼의 박막화와 개개의 칩으로의 분리를 동시에 행하는 단계, 상기 이면 연삭에 의해 개편화된 칩을 픽업하는 단계, 및 가열하여, 픽업한 칩의 범프를 용융시켜 기판에 접합하여 실장하고, 또한 동시에 상기 밀봉재를 용융시켜 밀봉하는 단계를 포함한다.
[제1 실시예]
도 3의 (a) 내지 (g) 및 도 4는 각각 본 발명의 제1 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 도 3의 (a) 내지 (g)는 각각 제조 공정을 순차 도시한 단면도, 도 4는 그 흐름도이다.
우선, 반도체 기판(웨이퍼)에, 주지의 프로세스에 의해 여러 소자를 형성한다(단계 STEP1).
이어서, 도 3의 (a)에 도시한 바와 같이, 소자 형성이 종료한 웨이퍼(1)의 주표면에 범프(2)를 형성한다(단계 STEP2). 여기서는, 스터드 범프를 형성하는 경우를 예로 들어 나타내며, 모세관(10)을 이용하여 상기 소자에 전기적으로 접속된 범프(2)를 형성한다.
그 후, 도 3의 (b)에 도시한 바와 같이, 웨이퍼(1)의 소자 형성면측으로부터 다이싱 라인 또는 칩 분할 라인을 따라, 다이아몬드 스크라이버, 다이아몬드 블레이드, 혹은 레이저 스크라이버 등을 이용하여 이면에 달하지 않은 깊이의 홈(4)을 형성하고, 소위 하프컷트 다이싱을 실시한다(단계 STEP3).
이어서, 도 3의 (c)에 도시한 바와 같이 상기 웨이퍼(1)의 소자 형성면측을, 예를 들면 에폭시계 수지나 실리카 함유 수지 등의 액상 수지의 스핀 코팅에 의해, 상기 범프(2)를 매립하도록 밀봉재(3A)로 코팅한다(단계 STEP4). 이 밀봉재(3A)는, 100℃ 내지 130℃ 정도의 온도로 용융하는 것이 바람직하다. 또한, 이 밀봉재는, 시트 형상의 수지를 접착함에 의해 형성할 수도 있다.
그 후, 도 3의 (d)에 도시한 바와 같이, 상기 밀봉재(3A) 위에 표면 보호 테이프(BSG 테이프 : 5)를 접착하고(단계 STEP5), 도 3의 (e)에 도시한 바와 같이 지석(6)에 의해 웨이퍼(1)의 이면 연삭(단계 STEP6)을 행하여, 웨이퍼(1)의 박막화와 개개의 칩(1')으로의 분할을 동시에 행한다(선다이싱 공정).
연삭 종료 후, 개편화된 칩(1')을 픽업 장치의 고정 테이블에 장착하고, 픽업의 대상이 되는 칩(1')에 픽업 툴이 대응하도록, 고정 테이블을 XY 방향으로 이동시킨다. 그리고, 도 3의 (f)에 도시한 바와 같이 픽업 장치의 백업 홀더(13)의 내부를 진공으로 하여, 표면 보호 테이프(5)를 백업 홀더(13)의 상면에 흡착하여 고정한다. 이 상태에서, 상승핀(11)이 부착되어 있는 핀 홀더(12)를 상승시켜서, 상승핀(11)을 백업 홀더(13)의 상면으로부터 돌출시킴에 따라, 표면 보호 테이프(5)를 개재한 상태로 칩(1')을 밀봉재(3A) 측으로부터 화살표 방향으로 들어올려 칩(1')의 코너부를 표면 보호 테이프(5)로부터 박리한다. 그리고, 콜릿이라고 하는 흡착 툴로 칩(1')의 이면측을 흡착하여 박리함으로써 픽업한다(단계 STEP7). 이 때, 밀봉재(3A)는 홈(4) 위에 대응하는 위치에서 당겨져 절단된다.
그 후, 도 3의 (g)에 도시한 바와 같이 픽업한 칩(1')과 기판(배선 기판 : 14)과의 위치 결정을 행하고, 리플로우로에 넣어 범프(2)를 용융함으로써, 칩(1')의 범프(2)와 기판(14) 위에 형성된 패드 또는 범프를 플립 칩 접속으로 접합하여 실장함과 함께, 밀봉재(3A)를 용융시켜 칩(1')과 기판(14) 사이의 영역을 밀봉 수지(3)로 밀봉한다. 이것에 의해, 칩(1')의 기판(14)에의 실장과 수지 밀봉이 동시에 행해진다(단계 STEP8).
상기한 바와 같은 제조 방법에 따르면, 범프(2)의 형성 후에 웨이퍼(1)의 주표면을 밀봉재(3A)로 코팅하기 때문에, 범프(2) 이외의 부분이 밀봉재로 매립되어, 외관상의 범프(2)의 돌기가 없어지므로, 이면 연삭 시의 웨이퍼(1)의 균열을 저감시켜, 수율의 저하를 억제할 수 있다. 종래에는, 볼 범프나 스터드 범프 등의 높이가 높은 범프에 있어서는, 이면 연삭용의 표면 보호 테이프(5)로는 범프의 돌기에 의한 단차를 흡수할 수 없어서, 웨이퍼(1)가 깨질 우려가 있었다. 그러나, 밀봉재를 액상 수지에 의한 스핀 코팅으로 형성한 경우에는, 범프의 높이와 무관하게 범프(2)에 의한 단차의 흡수가 가능해져, 볼 범프나 스터드 범프 등의 높이가 높은 범프를 이용할 수 있다. 한편, 시트 형상의 수지를 접착한 경우에도, 밀봉재로서의 수지를 붙인 후에, 표면 보호 테이프(5)를 접착함에 따라, 두개의 부재로 단차를 흡수하므로, 종래보다도 높은 범프까지 대응 가능해진다.
또한, 칩(1')과 밀봉재(3A)가 일체화한 상태에서 픽업을 행하므로, 밀봉재(3A)가 칩(1')의 보강 부재로서 기능하여, 얇은 칩(1')을 픽업할 때에 발생하는 칩(1')의 균열을 대폭 저감시킬 수 있다.
또한, 픽업한 칩(1')을 플립 칩 접속으로 기판(14)에 실장할 때에, 밀봉재(3A)를 용융시켜 실장과 밀봉을 동시에 행할 수 있으므로, 제조 공정의 간단화와 저비용화를 도모할 수 있다.
또한, 픽업 시에 웨이퍼(1)의 소자 형성면에 형성한 밀봉재(3A)를 홈(4) 상에서 절단하므로, 밀봉재(3A)의 사이즈는 칩 사이즈와 거의 동일하게 되어, 칩(1')과 밀봉재(3A)의 위치 편차를 작게 하여 플립 칩 접속 시에 밀봉재(3A)가 칩 이면으로 올라오는 것을 억제할 수 있다. 따라서, 종래의 제조 방법에서 필요했던 테플론 시트 등이 불필요해져, 제조 비용의 삭감을 도모할 수 있다.
또한, 웨이퍼 상태에서 범프(2)를 형성하므로, 웨이퍼(1)를 개개의 칩(1')으로 개편화하고 나서 범프(2)를 형성하는 제조 방법에 비하여 제조 공정의 간단화와저비용화를 도모할 수 있다.
[제2 실시예]
도 5a 내지 도 5h 및 도 6은 각각 본 발명의 제2 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 도 5a 내지 도 5h는 각각 제조 공정을 순차 도시한 단면도, 도 6은 그 흐름도이다.
본 제2 실시예가 상술한 제1 실시예와 다른 것은, 도 5g에 도시한 공정(단계 STEP8)으로 칩(1')의 기판(14)에의 실장과 수지 밀봉을 동시에 행한 후, 도 5h에 도시한 바와 같이, 밀봉 수지(3)를 경화시키기 위해 애프터 큐어(화살표(15)로 나타냄)를 행하는 (단계 STEP9) 점에 있다.
다른 공정은, 제1 실시예와 마찬가지이므로, 동일 부분에 동일한 부호를 붙여 그 상세한 설명은 생략한다.
이러한 제조 방법이라도, 상기 제1 실시예와 실질적으로 마찬가지의 작용 효과를 얻을 수 있다.
[제3 실시예]
도 7a 내지 도 7f 및 도 8은 각각, 본 발명의 제3 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 도 7a 내지 도 7f는 각각 제조 공정을 순차 도시한 단면도, 도 8은 그 흐름도이다.
우선, 반도체 기판(웨이퍼)에, 주지의 프로세스에 의해 다양한 소자를 형성한다(단계 STEP1).
이어서, 도 7a에 도시한 바와 같이, 소자 형성이 종료한 웨이퍼(1)의 주표면에 범프(2)를 형성한다(단계 STEP2). 여기서는, 스터드 범프를 형성하는 경우를 예로 들어 나타내고 있으며, 모세관(10)을 이용하여 상기 소자에 전기적으로 접속된 범프(2)를 형성한다.
그 후, 도 7b에 도시한 바와 같이, 웨이퍼(1)의 소자 형성면측으로부터 다이싱 라인 또는 칩 분할 라인을 따라, 다이아몬드 스크라이버, 다이아몬드 블레이드, 혹은 레이저 스크라이버 등을 이용하여 이면에 달하지 않은 깊이의 홈(4)을 형성하여, 소위 하프컷트 다이싱을 실시한다(단계 STEP3).
계속해서, 도 7c에 도시한 바와 같이, 상기 웨이퍼(1)의 소자 형성면측에 시트 형상의 수지를 접착함에 의해, 상기 범프(2)를 매립하도록 밀봉재(3B)로 코팅한다(단계 STEP4). 이 밀봉재(3B)는, 시트 형상의 기재(3B-1)와, 이 기재(3B-1)의 표면에 형성된 예를 들면 에폭시계 수지나 실리카 함유 수지 등의 밀봉 수지층(3B-2)으로 형성되고, 상기 밀봉 수지층(3B-2)측이 상기 웨이퍼(1)의 소자 형성면에 접착된다. 이 밀봉 수지층(3B-2)은, 100℃ 내지 130℃ 정도의 온도로 용융하는 것이 바람직하다.
그 후, 도 7d에 도시한 바와 같이, 지석(6)에 의해 웨이퍼(1)의 이면 연삭(단계 STEP5)을 행하여, 웨이퍼(1)의 박막화와 개개의 칩(1')의 분할을 동시에 행한다 (선다이싱 공정).
연삭 종료 후, 개편화된 칩(1') 을 픽업 장치의 고정 테이블에 장착하고, 픽업의 대상으로 되는 칩(1')에 픽업 툴이 대응하도록, 고정 테이블을 XY 방향으로 이동시킨다. 그리고, 도 7e에 도시한 바와 같이, 픽업 장치의 백업 홀더(13)의 내부를 진공 상태로 하여, 상승핀(11)이 부착되어 있는 핀 홀더(12)를 상승시켜서, 상승핀(11)을 백업 홀더(13)의 상면으로부터 돌출시킴에 따라, 칩을 밀봉 수지(3B) 측으로부터 화살표 방향으로 상승시키고, 콜릿이라고 하는 흡착 툴로 칩(1')의 이면측을 흡착하여 박리함으로써 픽업한다(단계 STEP6). 이 때, 밀봉 수지층(3B-2)은, 기재(3B-1)로부터 박리되고, 칩(1')의 소자 형성면측에 잔존된다.
그 후, 도 7f에 도시한 바와 같이, 픽업한 칩(1')과 기판(배선 기판 : 14)과의 위치 결정을 행하고, 리플로우로에 넣어 범프(2)를 용융함으로써, 칩(1')의 범프(2)와 기판(14) 위에 형성된 패드 또는 범프를 플립 칩 접속으로 접합하여 실장함과 함께, 밀봉 수지층(3B-2)을 용융시켜 칩(1')과 기판(14) 사이의 영역을 밀봉 수지(3)로 밀봉한다. 이에 따라, 플립 칩 접속에 의한 실장과 수지 밀봉이 동시에 행해진다(단계 STEP7).
상기한 바와 같은 제조 방법에 따르면, 범프(2)의 형성 후에 웨이퍼(1)의 주표면을 밀봉재(3B)로 코팅하기 때문에, 범프(2) 이외의 부분이 밀봉재(3B)로 매립되어, 외관상의 범프(2)의 돌기가 없어지므로, 이면 연삭 시의 웨이퍼(1)의 균열을 저감시켜, 수율의 저하를 억제할 수 있다.
또한, 칩(1')과 밀봉 수지층(3B-2)이 일체화한 상태에서 픽업을 행하므로, 밀봉 수지층(3B-2)이 칩(1')의 보강 부재로서 기능하여, 얇은 칩(1')을 픽업할 때에 발생하는 칩(1')의 균열을 대폭 저감시킬 수 있다.
또한, 픽업한 칩(1')을 플립 칩 접속으로 기판(14)에 실장할 때에, 밀봉 수지층(3B-2)을 용융시켜 실장과 밀봉을 동시에 행할 수 있으므로, 제조 공정의 간단화와 저비용화를 도모할 수 있다.
또한, 픽업 시에 웨이퍼(1)의 소자 형성면에 형성한 밀봉 수지층(3B-2)을 홈(4) 상에서 절단하므로, 밀봉 수지층(3B-2)의 사이즈는 칩 사이즈와 거의 동일해져, 칩(1')과 밀봉재의 위치 편차를 작게 하여 플립 칩 접속 시에 밀봉재가 칩 이면으로 올라오는 것을 억제할 수 있다. 따라서, 종래의 제조 방법에서 필요했던 테플론 시트 등이 불필요해져, 제조 비용의 삭감을 도모할 수 있다.
또한, 웨이퍼 상태에서 범프(2)를 형성하므로, 웨이퍼(1)를 개개의 칩(1')으로 개편화하고 나서 범프(2)를 형성하는 제조 방법에 비하여 제조 공정의 간단화와 저비용화를 도모할 수 있다.
[제4 실시예]
도9a 내지 도 9g 및 도 10은 각각 본 발명의 제4 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 도9a 내지 도 9g는 각각 제조 공정을 순차 도시한 단면도, 도 10은 그 흐름도이다.
본 제4 실시예가 상술한 제3 실시예와 다른 것은, 도 9f에 도시한 공정(단계 STEP7)으로 칩(1')의 기판(14)에의 실장과 수지 밀봉을 동시에 행한 후, 도 9g에 도시한 바와 같이, 밀봉 수지(3)를 경화시키기 위해 애프터 큐어(화살표(15)로 나타냄)를 행하는 (단계 STEP8) 점에 있다.
다른 공정은, 제3 실시예와 마찬가지이므로, 동일 부분에 동일한 부호를 붙여 그 상세한 설명은 생략한다.
이러한 제조 방법이라도, 상기 제3 실시예와 실질적으로 마찬가지의 작용 효과를 얻을 수 있다.
[제5 실시예]
도 11a 내지 도 11g 및 도 12는 각각, 본 발명의 제5 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 도 11a 내지 도 11g는 각각 제조 공정을 순차 도시한 단면도, 도 12는 그 흐름도이다.
우선, 반도체 기판(웨이퍼)에 주지의 프로세스에 의해 다양한 소자를 형성한다(단계 STEP1).
이어서, 도 11a에 도시한 바와 같이 웨이퍼(1)의 소자 형성면측으로부터 다이싱 라인 또는 칩 분할 라인을 따라, 다이아몬드 스크라이버, 다이아몬드 블레이드, 혹은 레이저 스크라이버등을 이용하여 이면에 달하지 않은 깊이의 홈(4)을 형성, 소위 하프컷트 다이싱을 실시한다(단계 STEP2).
그 후, 도 11b에 도시한 바와 같이, 소자 형성이 종료한 웨이퍼(1)의 주표면에 범프(2)를 형성한다(단계 STEP3). 여기서는, 스터드 범프를 형성하는 경우를 예로 들어 나타내고 있고, 모세관(10)을 이용하여 상기 소자에 전기적으로 접속된 범프(2)를 형성한다.
이어서, 도 11c에 도시한 바와 같이, 상기 웨이퍼(1)의 소자 형성면측을, 예를 들면 에폭시계 수지나 실리카 함유 수지 등의 액상 수지의 스핀 코팅에 의해, 상기 범프(2)를 매립하도록 밀봉재(3A)로 코팅한다(단계 STEP4). 이 밀봉재(3A)는 100℃ 내지 130℃정도의 온도로 용융하는 것이 바람직하다. 또한, 이 밀봉재는 시트 형상의 수지를 접착함에 의해 형성할 수도 있다.
그 후, 도 11d에 도시한 바와 같이, 웨이퍼(1)의 소자 형성면측의 밀봉재(3A) 상에 표면 보호 테이프(BSG 테이프 : 5)를 접착하고(단계 STEP5), 도 11e에 도시한 바와 같이, 지석(6)에 의해 웨이퍼(1)의 이면 연삭(단계 STEP6)을 행하여, 웨이퍼(1)의 박막화와 개개의 칩(1')으로의 분할을 동시에 행한다(선다이싱 공정).
연삭 종료 후, 개편화된 칩(1')을 픽업 장치의 고정 테이블에 장착하고, 픽업의 대상으로 되는 칩(1')에 픽업 툴이 대응하도록, 고정 테이블을 XY 방향으로 이동시킨다. 그리고, 도 11f에 도시한 바와 같이, 픽업 장치의 백업 홀더(13)의 내부를 진공 상태로 하여, 표면 보호 테이프(5)를 백업 홀더(13)의 상면에 흡착하여 고정시킨다. 이 상태에서, 상승핀(11)이 부착되어 있는 핀 홀더(12)를 상승시켜서, 상승핀(11)을 백업 홀더(13)의 상면으로부터 돌출시킴에 따라, 표면 보호 테이프(5)를 개재한 상태로 칩(1')을 밀봉재(3A) 측으로부터 화살표 방향으로 올려 칩(1')의 코너부를 표면 보호 테이프(5)로부터 박리한다. 그리고, 콜릿이라고 하는 흡착 툴로 칩(1')의 이면측을 흡착하여 박리함으로써 픽업한다(단계 STEP7). 이 때, 밀봉재(3A)는, 홈(4) 상에 대응하는 위치에서 당겨져 절단된다.
그 후, 도 3의 (g)에 도시한 바와 같이, 픽업한 칩(1')과 기판(배선 기판 : 14)과의 위치 결정을 행하고, 리플로우로에 넣어 범프(2)를 용융함으로써, 칩(1')의 범프(2)와 기판(14) 위에 형성된 패드 또는 범프를 플립 칩 접속으로 접합하여 실장함과 함께, 밀봉재(3A)를 용융시켜 칩(1')과 기판(14) 사이의 영역을 밀봉 수지(3)로 밀봉한다. 이에 따라, 플립 칩 접속에 의한 실장과 수지 밀봉이 동시에행해진다(단계 STEP8).
상기한 바와 같은 제조 방법에 따르면, 범프(2)의 형성 후에 웨이퍼(1)의 주표면을 밀봉재(3A)로 코팅하기 때문에, 범프(2) 이외의 부분이 밀봉재로 매립되어, 외관상의 범프(2)의 돌기가 없어지므로, 이면 연삭 시의 웨이퍼(1)의 균열을 저감시키고, 수율의 저하를 억제할 수 있다. 밀봉재(3A)를 액상 수지에 의한 스핀 코팅으로 형성한 경우에는, 범프의 높이와 무관하게 범프(2)에 의한 단차의 흡수가 가능해져, 볼 범프나 스터드 범프 등의 높이가 높은 범프를 이용할 수 있다. 한편, 시트 형상의 수지를 접착한 경우에도, 밀봉재로서의 수지를 붙인 후에, 표면 보호 테이프(5)를 접착함에 따라, 두개의 부재로 단차를 흡수하므로, 종래보다도 높은 범프까지 대응 가능해진다.
또한, 칩(1')과 밀봉재(3A)가 일체화한 상태에서 픽업을 행하므로, 밀봉재(3A)가 칩(1')의 보강 부재로서 기능하여, 얇은 칩(1')을 픽업할 때에 발생하는 칩(1')의 균열을 대폭 저감시킬 수 있다.
또한, 픽업한 칩(1')을 플립 칩 접속으로 기판(14)에 실장할 때에, 밀봉재(3A)를 용융시켜 실장과 밀봉을 동시에 행할 수 있으므로, 제조 공정의 간단화와 저비용화를 도모할 수 있다.
또한, 픽업 시에 웨이퍼(1)의 소자 형성면에 형성한 밀봉재(3A)를 홈(4) 상에서 절단하므로, 밀봉재(3A)의 사이즈는 칩 사이즈와 거의 동일해져, 칩(1')과 밀봉재(3A)의 위치 편차를 작게 하여 플립 칩 접속 시에 밀봉재(3A)가 칩 이면으로 올라오는 것을 억제할 수 있다. 따라서, 종래의 제조 방법에서 필요했던 테플론시트 등이 불필요해져, 제조 비용의 삭감을 도모할 수 있다.
또한, 웨이퍼 상태에서 범프(2)를 형성하므로, 웨이퍼(1)을 개개의 칩(1')으로 개편화하고 나서 범프(2)를 형성하는 제조 방법에 비하여 제조 공정의 간단화와 저비용화를 도모할 수 있다.
[제6 실시예]
도 13a 내지 도 13h 및 도 14는 각각 본 발명의 제6 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 도 13a 내지 도 13h는 각각 제조 공정을 순차 도시한 단면도, 도 14는 그 흐름도이다.
본 제6 실시예가 상술한 제5 실시예와 다른 것은, 도 13g에 도시한 공정(단계 STEP8)으로 칩(1')의 기판(14)에의 실장과 수지 밀봉을 동시에 행한 후, 도 13h에 도시한 바와 같이, 밀봉 수지(3)를 경화시키기 위해 애프터 큐어(화살표(15)로 나타냄)를 행하는 (단계 STEP9) 점에 있다.
다른 공정은, 제5 실시예와 마찬가지이므로, 동일 부분에 동일한 부호를 붙여 그 상세한 설명은 생략한다.
이러한 제조 방법이라도, 상기 제5 실시예와 실질적으로 마찬가지의 작용 효과를 얻을 수 있다.
[제7 실시예]
도 15a 내지 도 15f 및 도 16은 각각 본 발명의 제7 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 도 15a 내지 도 15f는 각각 제조 공정을 순차 도시한 단면도, 도 16은 그 흐름도이다.
우선, 반도체 기판(웨이퍼)에, 주지의 프로세스에 의해 다양한 소자를 형성한다(단계 STEP1).
이어서, 도 15a에 도시한 바와 같이, 웨이퍼(1)의 소자 형성면측으로부터 다이싱 라인 또는 칩 분할 라인을 따라, 다이아몬드 스크라이버, 다이아몬드 블레이드, 혹은 레이저 스크라이버등을 이용하여 이면에 달하지 않은 깊이의 홈(4)을 형성, 소위 하프컷트 다이싱을 실시한다(단계 STEP2).
그 후, 도 15b에 도시한 바와 같이, 소자 및 홈(4)의 형성이 종료한 웨이퍼(1)의 주표면에 범프(2)를 형성한다(단계 STEP3). 여기서는, 스터드 범프를 형성하는 경우를 예로 들어 나타내고 있고, 모세관(10)을 이용하여 상기 소자에 전기적으로 접속된 범프(2)를 형성한다.
이어서, 도 15c에 도시한 바와 같이, 상기 웨이퍼(1)의 소자 형성면측을, 시트 형상의 수지를 접착함에 의해, 상기 범프(2)를 매립하도록 밀봉재(3B)로 코팅한다(단계 STEP4). 이 밀봉재(3B)는, 시트 형상의 기재(3B-1)와, 이 기재(3B-1)의 표면에 형성된 예를 들면 에폭시계 수지나 실리카 함유 수지 등의 밀봉 수지층(3B-2)으로 형성되고, 상기 밀봉 수지층(3B-2)측이 상기 웨이퍼(1)의 소자 형성면에 접착된다. 이 밀봉 수지층(3B-2)은, 100℃ 내지 130℃ 정도의 온도로 용융하는 것이 바람직하다.
그 후, 도 15d에 도시한 바와 같이, 지석(6)에 의해 웨이퍼(1)의 이면 연삭(단계 STEP5)을 행하여, 웨이퍼(1)의 박막화와 개개의 칩(1')으로의 분할을 동시에 행한다(선다이싱 공정).
연삭 종료 후, 개편화된 칩(1')을 픽업 장치의 고정 테이블에 장착하고, 픽업의 대상이 되는 칩(1')에 픽업 툴이 대응하도록, 고정 테이블을 XY 방향으로 이동시킨다.
그리고, 도 15e에 도시한 바와 같이, 픽업 장치의 백업 홀더(13)의 내부를 진공 상태로 하여, 밀봉재(3B)를 백업 홀더(13)의 상면에 흡착하여 고정한다. 이 상태에서, 상승핀(11)이 부착되어 있는 핀 홀더(12)를 상승시켜서, 상승핀(11)을 백업 홀더(13)의 상면으로부터 돌출시킴에 따라, 칩(1')을 밀봉재(3B) 측으로부터 화살표 방향으로 상승시키고, 콜릿이라고 하는 흡착 툴로 칩(1')의 이면측을 흡착하여 박리함으로써 픽업한다(단계 STEP6). 이 때, 밀봉 수지층(3B-2)은, 기재(3B-1)로부터 박리되고, 칩(1')의 소자 형성면측에 잔존된다.
그 후, 도 15f에 도시한 바와 같이, 픽업한 칩(1')과 기판(배선 기판 : 14)과의 위치 결정을 행하고, 리플로우로에 넣어 범프(2)를 용융함으로써, 칩(1')의 범프(2)와 기판(14) 위에 형성된 패드 또는 범프를 플립 칩 접속으로 접합하여 실장함과 함께, 밀봉 수지층(3B-2)을 용융시켜 칩(1')과 기판(14) 사이의 영역을 밀봉 수지(3)로 밀봉한다. 이에 따라, 플립 칩 접속에 의한 실장과 수지 밀봉이 동시에 행해진다(단계 STEP7).
상기한 바와 같은 제조 방법에 따르면, 범프(2)의 형성 후에 웨이퍼(1)의 주표면을 밀봉재(3B)로 코팅하기 때문에, 범프(2) 이외의 부분이 밀봉재(3B)로 매립되어, 외관상의 범프(2)의 돌기가 없어지므로, 이면 연삭 시의 웨이퍼(1)의 균열을 저감하여, 수율의 저하를 억제할 수 있다.
또한, 칩(1')과 밀봉 수지층(3B-2)이 일체화한 상태에서 픽업을 행하므로, 밀봉 수지층(3B-2)이 칩(1')의 보강 부재로서 기능하여, 얇은 칩(1')을 픽업할 때에 발생하는 칩(1')의 균열을 대폭 저감시킬 수 있다.
또한, 픽업한 칩(1')을 플립 칩 접속으로 기판(14)에 실장할 때에, 밀봉 수지층(3B-2)을 용융시켜 실장과 밀봉을 동시에 행할 수 있으므로, 제조 공정의 간단화와 저비용화를 도모할 수있다.
또한, 픽업 시에 웨이퍼(1)의 소자 형성면에 형성한 밀봉 수지층(3B-2)을 홈(4) 상에서 절단하므로, 밀봉 수지층(3B-2)의 사이즈는 칩 사이즈와 거의 동일해져, 칩(1')과 밀봉재의 위치 편차를 작게 하여 플립 칩 접속 시에 밀봉재가 칩 이면으로 올라오는 것을 억제할 수 있다. 따라서, 종래의 제조 방법에서 필요했던 테플론 시트 등이 불필요해져, 제조 비용의 삭감을 도모할 수 있다.
또한, 웨이퍼 상태에서 범프(2)를 형성하므로, 웨이퍼(1)를 개개의 칩(1')으로 개편화하고 나서 범프(2)를 형성하는 제조 방법에 비하여 제조 공정의 간단화와 저비용화를 도모할 수 있다.
[제8 실시예]
도 17a 내지 도 17g 및 도 18은 각각, 본 발명의 제8 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 도 17a 내지 도 17g는 각각 제조 공정을 순차 도시한 단면도, 도 18은 그 흐름도이다.
본 제8 실시예가 상술한 제7 실시예와 다른 것은, 도 17f에 도시한 공정(단계 STEP7)으로 칩(1')의 기판(14)에의 실장과 수지 밀봉을 동시에 행한 후, 도 17g에 도시한 바와 같이, 밀봉 수지(3)를 경화시키기 위해 애프터 큐어(화살표(15)로 나타냄)를 행하는 (단계 STEP8) 점에 있다.
다른 공정은, 제7 실시예와 마찬가지이므로, 동일 부분에 동일한 부호를 붙여 그 상세한 설명은 생략한다.
이러한 제조 방법이라도, 상기 제7 실시예와 실질적으로 마찬가지의 작용 효과를 얻을 수 있다.
[제9 실시예]
도 19a 내지 도 19h 및 도 20은 각각 본 발명의 제9 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 도 19a 내지 도 19h는 각각 제조 공정을 순차 도시한 단면도, 도 20은 그 흐름도이다.
우선, 반도체 기판(웨이퍼)에 주지의 프로세스에 의해 다양한 소자를 형성한다(단계 STEP1).
이어서, 도 19a에 도시한 바와 같이, 소자 형성이 종료한 웨이퍼(1)의 주표면에 범프(2)를 형성한다(단계 STEP2). 여기서는, 스터드 범프를 형성하는 경우를 예로 들어 나타내고 있고, 모세관(10)을 이용하여 상기 소자에 전기적으로 접속된 범프(2)를 형성한다.
그 후, 도 19b에 도시한 바와 같이, 웨이퍼(1)의 소자 형성면측으로부터 다이싱 라인 또는 칩 분할 라인을 따라, 다이아몬드 스크라이버, 다이아몬드 블레이드, 혹은 레이저 스크라이버등을 이용하여 이면에 달하지 않은 깊이의 홈(4)을 형성, 소위 하프컷트 다이싱을 실시한다(단계 STEP3).
이어서, 도 19c에 도시한 바와 같이, 상기 웨이퍼(1)의 소자 형성면측을, 예를 들면 에폭시계 수지나 실리카 함유 수지 등의 액상 수지의 스핀 코팅에 의해, 상기 범프(2)를 매립하도록 밀봉재(3A)로 코팅한다(단계 STEP4). 이 밀봉재(3A)는, 100℃ 내지 130℃ 정도의 온도로 용융하는 것이 바람직하다. 또한, 이 밀봉재는 시트 형상의 수지를 접착함에 의해 형성할 수도 있다.
그 후, 도 19d에 도시한 바와 같이, 웨이퍼(1)의 소자 형성면에 형성한 밀봉재(3A) 상에 표면 보호 테이프(BSG 테이프 : 5)를 접착하고(단계 STEP5), 도 19e에 도시한 바와 같이, 지석(6)에 의해 웨이퍼(1)의 이면 연삭(단계 STEP6)을 행하여, 웨이퍼(1)의 박막화와 개개의 칩(1')으로의 분할을 동시에 행한다(선다이싱 공정).
연삭 종료 후, 도 19f에 도시한 바와 같이, 플랫 링(웨이퍼 링 : 8)에 장착한 픽업 테이프(9)에, 상술한 바와 같은 공정으로 개편화된 각 칩(1')의 이면을 위치 결정하여 접착한 후, 표면 보호 테이프(5)를 박리한다. 이에 따라, 개개의 칩(1')이 표면 보호 테이프(5)로부터 픽업 테이프(9)로 전사된다(단계 STEP7).
이어서, 상기 플랫 링(8)을 픽업 장치의 고정 테이블에 장착하고, 픽업의 대상으로 되는 칩(1')에 픽업 툴이 대응하도록, 고정 테이블을 XY 방향으로 이동시킨다. 그 후, 각 칩(1')의 표면을 모니터하여, 개개의 칩(1')의 위치 검출, 및 양품/불량품을 판별하기 위한 마크 검출 등을 행한다. 그리고, 도 19g에 도시한 바와 같이, 픽업 장치의 백업 홀더(f3)의 내부를 진공 상태로 하여, 픽업 테이프(9)를 백업 홀더(13)의 상면에 흡착하여 고정한다. 이 상태에서, 상승핀(11)이 부착되어 있는 핀 홀더(12)를 상승시켜서, 상승핀(11)을 백업홀더(13)의 상면으로부터 돌출시킴에 따라, 픽업 테이프(9)를 개재한 상태로 칩(1')을 이면측으로부터 화살표 방향으로 올려 칩(1')의 코너부를 픽업 테이프(9)로부터 박리한다. 그리고, 콜릿이라고 하는 흡착 툴로 칩(1')의 소자 형성측을 흡착하여 박리함으로써 픽업한다(단계 STEP8). 이 때, 밀봉재(3A)는 홈(4)에 대응하는 위치에서 당겨져 절단된다.
그 후, 도 19h에 도시한 바와 같이, 픽업한 칩(1')과 기판(배선 기판 : 14)와의 위치 결정을 행하고, 리플로우로에 넣어 범프(2)를 용융함으로써, 칩(1')의 범프(2)와 기판(14) 위에 형성된 패드 또는 범프를 플립 칩 접속으로 접합하여 실장함과 함께, 밀봉재(3A)를 용융시켜 칩(1')과 기판(14) 사이의 영역을 밀봉 수지(3)로 밀봉한다. 이에 따라, 플립 칩 접속에 의한 실장과 수지 밀봉이 동시에 행해진다(단계 STEP9).
상기한 바와 같은 제조 방법에 따르면, 범프(2)의 형성 후에 웨이퍼(1)의 주표면을 밀봉재(3A)로 코팅하기 때문에, 범프(2) 이외의 부분이 밀봉재로 매립되어, 외관상 범프(2)의 돌기가 없어지므로, 이면 연삭 시의 웨이퍼(1)의 균열을 저감하여, 수율의 저하를 억제할 수 있다. 밀봉재(3A)를 액상 수지에 의한 스핀 코팅으로 형성한 경우에는, 범프의 높이와 무관하게 범프(2)에 의한 단차의 흡수가 가능해져, 볼 범프나 스터드 범프 등의 높이가 높은 범프를 이용할 수 있다. 한편, 시트 형상의 수지를 접착한 경우에도, 밀봉재로서의 수지를 붙인 후에, 표면 보호 테이프(5)를 접착함에 따라, 두개의 부재로 단차를 흡수하므로, 종래보다도 높은 범프까지 대응 가능해진다.
또한, 칩(1')과 밀봉재(3A)가 일체화한 상태에서 픽업을 행하므로, 밀봉재(3A)가 칩(1')의 보강 부재로서 기능하여, 얇은 칩(1')을 픽업할 때에 발생하는 칩(1')의 균열을 대폭 저감시킬 수 있다.
또한, 픽업한 칩(1')을 플립 칩 접속으로 기판(14)에 실장할 때에, 밀봉재(3A)를 용융시켜 실장과 밀봉을 동시에 행할 수 있으므로, 제조 공정의 간단화와 저비용화를 도모할 수 있다.
또한, 픽업 시에 웨이퍼(1)의 소자 형성면에 형성한 밀봉재(3A)를 홈(4) 상에서 절단하므로, 밀봉재(3A)의 사이즈는 칩 사이즈와 거의 동일해져, 칩(1')과 밀봉재(3A)의 위치 편차를 작게 하여 플립 칩 접속 시에 밀봉재(3A)가 칩 이면으로 올라오는 것을 억제할 수 있다. 따라서, 종래의 제조 방법에서 필요했던 테플론 시트 등이 불필요해져, 제조 비용의 삭감을 도모할 수 있다.
또한, 웨이퍼 상태에서 범프(2)를 형성하므로, 웨이퍼(1)를 개개의 칩(1')으로 개편화하고 나서 범프(2)를 형성하는 제조 방법에 비하여 제조 공정의 간단화와 저비용화를 도모할 수 있다.
[제10 실시예]
도 21a 내지 21i 및 22는 각각, 본 발명의 제10 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 도 21a 내지 21i는 각각 제조 공정을 순차 도시한 단면도, 도 22는 그 흐름도이다.
본 제10 실시예가 상술한 제9 실시예와 다른 것은, 도 21h에 도시한 공정(단계 STEP9)으로 칩(1')의 기판(14)에의 실장과 수지 밀봉을 동시에 행한 후, 도 21i에 도시한 바와 같이, 밀봉 수지(3)를 경화시키기 위해 애프터 큐어(화살표(15)로 나타냄)를 행하는 (단계 STEP10) 점에 있다.
다른 공정은, 제9 실시예와 마찬가지이므로, 동일 부분에 동일한 부호를 붙여 그 상세한 설명은 생략한다.
이러한 제조 방법이라도, 상기 제9 실시예와 실질적으로 마찬가지의 작용 효과를 얻을 수 있다.
[제11 실시예]
도 23a 내지 도 23g 및 도 24는 각각, 본 발명의 제11 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 도 23a 내지 도 23g는 각각 제조 공정을 순차 도시한 단면도, 도 24는 그 흐름도이다.
우선, 반도체 기판(웨이퍼)에, 주지의 프로세스에 의해 다양한 소자를 형성한다(단계 STEP1) .
이어서 도 23a에 도시한 바와 같이, 소자 형성이 종료한 웨이퍼(1)의 주표면에 범프(2)를 형성한다(단계 STEP2). 여기서는, 스터드 범프를 형성하는 경우를 예로 들어 나타내고 있고, 모세관(10)을 이용하여 상기 소자에 전기적으로 접속된 범프(2)를 형성한다.
그 후, 도 23b에 도시한 바와 같이, 웨이퍼(1)의 소자 형성면측으로부터 다이싱 라인 또는 칩 분할 라인을 따라, 다이아몬드 스크라이버, 다이아몬드 블레이드, 혹은 레이저 스크라이버등을 이용하여 이면에 달하지 않은 깊이의 홈(4)을 형성, 소위 하프컷트 다이싱을 실시한다(단계 STEP3).
이어서, 도 23c에 도시한 바와 같이, 상기 웨이퍼(1)의 소자 형성면측을, 예를 들면 에폭시계 수지나 실리카 함유 수지 등의 액상 수지의 스핀 코팅에 의해, 상기 범프(2)를 매립하도록 밀봉재(3A)로 코팅한다(단계 STEP4). 이 밀봉재(3A)는, 100℃ 내지 130℃ 정도의 온도로 용융하는 것이 바람직하다. 또한, 이 밀봉재는, 시트 형상의 수지를 접착함에 의해 형성할 수도 있다.
그 후, 도 23d에 도시한 바와 같이, 지석(6)에 의해 웨이퍼(1)의 이면 연삭(단계 STEP5)을 행하여, 웨이퍼(1)의 박막화와 개개의 칩(1')으로의 분할을 동시에 행한다(선다이싱 공정).
연삭 종료 후, 도 23e에 도시한 바와 같이, 플랫 링(8)에 장착한 픽업 테이프(9)에, 개편화된 각 칩(1')의 이면을 위치 결정하여 접착한다(단계 STEP6) .
이어서, 상기 플랫 링(8)을 픽업 장치의 고정 테이블에 장착하고, 픽업의 대상으로 되는 칩(1')에 픽업 툴이 대응하도록, 고정 테이블을 XY 방향으로 이동시킨다. 그 후, 각 칩(1')의 표면을 모니터하여, 개개의 칩(1')의 위치 검출, 및 양품/불량품을 판별하기 위한 마크 검출 등을 행한다.
그리고, 도 23f에 도시한 바와 같이, 픽업 장치의 백업 홀더(13)의 내부를 진공 상태로 하여, 픽업 테이프(9)를 백업 홀더(13)의 상면에 흡착하여 고정한다. 이 상태에서, 상승핀(11)이 부착되어 있는 핀 홀더(12)를 상승시켜서, 상승핀(11)을 백업 홀더(13)의 상면으로부터 돌출시킴에 따라, 픽업 테이프(9)를 개재한 상태로 칩을 이면측으로부터 화살표 방향으로 올려 칩(1')의 코너부를 픽업 테이프(9)으로부터 박리한다. 그리고, 콜릿이라고 하는 흡착 툴로 칩(1')의 소자 형성면측을 흡착하여 박리함으로써 픽업한다(단계 STEP7). 이 때, 밀봉재(3A)는, 홈(4)에 대응하는 위치에서 당겨져 절단된다.
그 후, 도 23g에 도시한 바와 같이, 픽업한 칩(1')과 기판(배선 기판; 14)과의 위치 결정을 행하고, 리플로우로에 넣어 범프(2)를 용융함으로써, 칩(1')의 범프(2)와 기판(14) 위에 형성된 패드 또는 범프를 플립 칩 접속으로 접합하여 실장함과 함께, 밀봉재(3A)를 용융시켜 칩(1')과 기판(14) 사이의 영역을 밀봉 수지(3)로 밀봉한다. 이에 따라, 플립 칩 접속에 의한 실장과 수지 밀봉이 동시에 행해진다(단계 STEP8).
상기한 바와 같은 제조 방법에 따르면, 범프(2)의 형성 후에 웨이퍼(1)의 주표면을 밀봉재(3A)로 코팅하기 때문에, 범프(2) 이외의 부분이 밀봉재로 매립되어, 외관상 범프(2)의 돌기가 없어지므로, 이면 연삭 시의 웨이퍼(1)의 균열을 저감하여, 수율의 저하를 억제할 수 있다. 밀봉재(3A)를 액상 수지에 의한 스핀 코팅으로 형성한 경우에는, 범프의 높이와 무관하게 범프(2)에 의한 단차의 흡수가 가능해져, 볼 범프나 스터드 범프 등의 높이가 높은 범프를 이용할 수 있다.
또한, 칩(1')과 밀봉재(3A)가 일체화한 상태에서 픽업을 행하므로, 밀봉재(3A)가 칩(1')의 보강 부재로서 기능하여, 얇은 칩(1')을 픽업할 때에 발생하는 칩(1')의 균열을 대폭 저감시킬 수 있다.
또한, 픽업한 칩(1')을 플립 칩 접속으로 기판(14)에 실장할 때에, 밀봉재(3A)를 용융시켜 실장과 밀봉을 동시에 행할 수 있으므로, 제조 공정의 간단화와 저비용화를 도모할 수있다.
또한, 픽업 시에 웨이퍼(1)의 소자 형성면에 형성한 밀봉재(3A)를 홈(4) 상에서 절단하므로, 밀봉재(3A)의 사이즈는 칩 사이즈와 거의 동일해져, 칩(1')과 밀봉재(3A)의 위치 편차를 작게 하여 플립 칩 접속 시에 밀봉재(3A)가 칩 이면으로 올라오는 것을 억제할 수 있다. 따라서, 종래의 제조 방법에서 필요했던 테플론 시트 등이 불필요해져, 제조 비용의 삭감을 도모할 수 있다.
또한, 웨이퍼 상태에서 범프(2)를 형성하므로, 웨이퍼(1)를 개개의 칩(1')으로 개편화하고 나서 범프(2)를 형성하는 제조 방법에 비하여 제조 공정의 간단화와 저비용화를 도모할 수 있다.
[제12 실시예]
도 25a 내지 도 25h 및 도 26은 각각 본 발명의 제12 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 도 25a 내지 도 25h는 각각 제조 공정을 순차 도시한 단면도, 도 26은 그 흐름도이다.
본 제12 실시예가 상술한 제11 실시예와 다른 것은, 도 25g에 도시한 공정(단계 STEP8)으로 칩(1')의 기판(14)에의 실장과 수지 밀봉을 동시에 행한 후, 도 25h에 도시한 바와 같이, 밀봉 수지(3)를 경화시키기 위해 애프터 큐어(화살표(15)로 나타냄)를 행하는 (단계 STEP9) 점에 있다.
다른 공정은, 제11 실시예와 마찬가지이므로, 동일 부분에 동일한 부호를 붙여 그 상세한 설명은 생략한다.
이러한 제조 방법이라도, 상기 제11 실시예와 실질적으로 마찬가지의 작용 효과를 얻을 수 있다.
[제13 실시예]
도 27a 내지 도 27h 및 도 28은 각각 본 발명의 제13 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 도 27a 내지 도 27h는 각각 제조 공정을 순차 도시한 단면도, 도 28은 그 흐름도이다.
우선, 반도체 기판(웨이퍼)에, 주지의 프로세스에 의해 다양한 소자를 형성한다(단계 STEP1).
이어서, 도 27a에 도시한 바와 같이, 웨이퍼(1)의 소자 형성면측으로부터 다이싱 라인 또는 칩 분할 라인을 따라, 다이아몬드 스크라이버, 다이아몬드 블레이드, 혹은 레이저 스크라이버등을 이용하여 이면에 달하지 않은 깊이의 홈(4)을 형성, 소위 하프컷트 다이싱을 실시한다(단계 STEP2).
그 후, 소자 및 홈(4)을 형성한 웨이퍼(1)의 주표면에 범프(2)를 형성한다(단계 STEP3). 여기서는, 스터드 범프를 형성하는 경우를 예로 들어 나타내고 있고, 모세관(10)을 이용하여 상기 소자에 전기적으로 접속된 범프(2)를 형성한다.
이어서, 도 27c에 도시한 바와 같이 상기 웨이퍼(1)의 소자 형성면측을, 예를 들면 에폭시계 수지나 실리카 함유 수지 등의 액상 수지의 스핀 코팅에 의해, 상기 범프(2)를 매립하도록 밀봉재(3A)로 코팅한다(단계 STEP4). 이 밀봉재(3A)는, 100℃ 내지 130℃ 정도의 온도로 용융하는 것이 바람직하다. 또한, 이 밀봉재는 시트 형상의 수지를 접착함에 의해 형성할 수도 있다.
그 후, 도 27d에 도시한 바와 같이, 상기 밀봉재(3A) 상에 표면 보호 테이프(BSG 테이프 : 5)를 접착하고(단계 STEP5), 도 27e에 도시한 바와 같이, 지석(6)에 의해 웨이퍼(1)의 이면 연삭(단계 STEP6)을 행하여, 웨이퍼(1)의 박막화와 개개의 칩(1')으로의 분할을 동시에 행한다(선다이싱 공정).
연삭 종료 후, 도 27f에 도시한 바와 같이, 플랫 링(8)에 장착한 픽업 테이프(9)에, 개편화된 각 칩(1')의 이면을 위치 결정하여 접착한 후, 표면 보호 테이프(5)를 박리한다. 이에 따라, 칩(1')이 표면 보호 테이프(5)으로부터 픽업 테이프(9)로 전사된다(단계 STEP7).
이어서, 상기 플랫 링(8)을 픽업 장치의 고정 테이블에 장착하고, 픽업의 대상으로 되는 칩(1')에 픽업 툴이 대응하도록, 고정 테이블을 XY 방향으로 이동시킨다. 그 후, 각 칩(1') 의 표면을 모니터하여, 개개의 칩(1') 의 위치 검출, 및 양품/불량품을 판별하기 위한 마크 검출 등을 행한다.
그리고, 도 27g에 도시한 바와 같이, 픽업 장치의 백업 홀더(13)의 내부를 진공으로 하여, 픽업 테이프(9)를 백업 홀더(13)의 상면에 흡착하여 고정한다. 이 상태에서, 상승핀(11)이 부착되어 있는 핀 홀더(12)를 상승시켜서, 상승핀(11)을 백업 홀더(13)의 상면으로부터 돌출시킴에 의해, 픽업 테이프(9)를 개재한 상태로 칩(1')을 이면측으로부터 화살표 방향으로 올려 칩(1')의 코너부를 픽업 테이프(9)으로부터 박리한다. 그리고, 콜릿이라고 하는 흡착 툴로 칩(1')의 소자 형성면측을 흡착하여 박리함으로써 픽업한다(단계 STEP8). 이 때, 밀봉재(3A)는, 홈(4)에 대응하는 위치에서 당겨져 절단된다.
그 후, 도 27h에 도시한 바와 같이, 픽업한 칩(1')과 기판(배선 기판 : 14)과의 위치 결정을 행하고, 리플로우로에 넣어 범프(2)를 용융함으로써, 칩(1')의범프(2)와 기판(14) 위에 형성된 패드 또는 범프를 플립 칩 접속으로 접합하여 실장함과 함께, 밀봉재(3A)를 용융시켜 칩(1')과 기판(14) 사이의 영역을 밀봉 수지(3)로 밀봉한다. 이에 따라, 플립 칩 접속에 의한 실장과 수지 밀봉이 동시에 행해진다(단계 STEP9).
상기한 바와 같은 제조 방법에 따르면, 범프(2)의 형성 후에 웨이퍼(1)의 주표면을 밀봉재(3A)로 코팅하기 때문에, 범프(2) 이외의 부분이 밀봉재로 매립되어, 외관상 범프(2)의 돌기가 없어지므로, 이면 연삭 시의 웨이퍼(1)의 균열을 저감하여, 수율의 저하를 억제할 수 있다. 밀봉재(3A)를 액상 수지에 의한 스핀 코팅으로 형성한 경우에는, 범프의 높이와 무관하게 범프(2)에 의한 단차의 흡수가 가능해져, 볼 범프나 스터드 범프 등의 높이가 높은 범프를 이용할 수 있다. 한편, 시트 형상의 수지를 접착한 경우에도, 밀봉재로서의 수지를 붙인 후에, 표면 보호 테이프(5)를 접착함에 따라, 두개의 부재로 단차를 흡수하므로, 종래보다도 높은 범프까지 대응 가능해진다.
또한, 칩(1')과 밀봉재(3A)가 일체화한 상태에서 픽업을 행하므로, 밀봉재(3A)가 칩(1')의 보강 부재로서 기능하여, 얇은 칩(1')을 픽업할 때에 발생하는 칩(1')의 균열을 대폭 저감시킬 수 있다.
또한, 픽업한 칩(1')을 플립 칩 접속으로 기판(14)에 실장할 때에, 밀봉재(3A)를 용융시켜 실장과 밀봉을 동시에 행할 수 있으므로, 제조 공정의 간단화와 저비용화를 도모할 수있다.
또한, 픽업 시에 웨이퍼(1)의 소자 형성면에 형성한 밀봉재(3A)를 홈(4) 상에서 절단하므로, 밀봉재(3A)의 사이즈는 칩 사이즈와 거의 동일해져, 칩(1')과 밀봉재(3A)의 위치 편차를 작게 하여 플립 칩 접속 시에 밀봉재(3A)가 칩 이면으로 올라오는 것을 억제할 수 있다. 따라서, 종래의 제조 방법에서 필요했던 테플론 시트 등이 불필요해져, 제조 비용의 삭감을 도모할 수 있다.
또한, 웨이퍼 상태에서 범프(2)를 형성하므로, 웨이퍼(1)를 개개의 칩(1')으로 개편화하고 나서 범프(2)를 형성하는 제조 방법에 비하여 제조 공정의 간단화와 저비용화를 도모할 수 있다.
[제14 실시예]
도 29a 내지 도 29i 및 도 30은 각각 본 발명의 제14 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 도 29a 내지 도 29i는 각각 제조 공정을 순차 도시한 단면도, 도 30은 그 흐름도이다.
본 제14 실시예가 상술한 제13 실시예와 다른 것은, 도 29h에 도시한 공정(단계 STEP9)으로 칩(1')의 기판(14)에의 실장과 수지 밀봉을 동시에 행한 후, 도 29i에 도시한 바와 같이, 밀봉 수지(3)를 경화시키기 위해 애프터 큐어(화살표(15)로 나타냄)를 행하는 (단계 STEP10) 점에 있다.
다른 공정은, 제13 실시예와 마찬가지이므로, 동일 부분에 동일한 부호를 붙여 그 상세한 설명은 생략한다.
이러한 제조 방법이라도, 상기 제13 실시예와 실질적으로 마찬가지의 작용 효과를 얻을 수 있다.
[제15 실시예]
도 31a 내지 도 31g 및 도 32는 각각 본 발명의 제15 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 도 31a 내지 도 31g는 각각 제조 공정을 순차 도시한 단면도, 도 32는 그 흐름도이다.
우선, 반도체 기판(웨이퍼)에, 주지의 프로세스에 의해 다양한 소자를 형성한다(단계 STEP1).
이어서, 도 31a에 도시한 바와 같이, 웨이퍼(1)의 소자 형성면측으로부터 다이싱 라인 또는 칩 분할 라인을 따라, 다이아몬드 스크라이버, 다이아몬드 블레이드, 혹은 레이저 스크라이버등을 이용하여 이면에 달하지 않은 깊이의 홈(4)을 형성, 소위 하프컷트 다이싱을 실시한다(단계 STEP2).
계속해서, 도 31b에 도시한 바와 같이, 소자 및 홈을 형성한 웨이퍼(1)의 주표면에 범프(2)를 형성한다(단계 STEP3). 여기서는, 스터드 범프를 형성하는 경우를 예로 들어 나타내고 있고, 모세관(10)을 이용하여 상기 소자에 전기적으로 접속된 범프(2)를 형성한다.
그 후, 도 31c에 도시한 바와 같이, 상기 웨이퍼(1)의 소자 형성면측을, 예를 들면 에폭시계 수지나 실리카 함유 수지 등의 액상 수지의 스핀 코팅에 의해, 상기 범프(2)를 매립하도록 밀봉재(3A)로 코팅한다(단계 STEP4). 이 밀봉재(3A)는, 100℃ 내지 130℃ 정도의 온도로 용융하는 것이 바람직하다. 또한, 이 밀봉재는, 시트 형상의 수지를 접착함에 의해 형성할 수도 있다.
그 후, 도 31d에 도시한 바와 같이, 지석(6)에 의해 웨이퍼(1)의 이면 연삭(단계 STEP5)을 행하여, 웨이퍼(1)의 박막화와 개개의 칩(1')으로의 분할을 동시에행한다(선다이싱 공정).
연삭 종료 후, 도 31e에 도시한 바와 같이, 플랫 링(8)에 장착한 픽업 테이프(9)에, 개편화된 각 칩(1')의 이면을 위치 결정하여 접착한다. 이에 따라, 칩(1')이 픽업 테이프(9)로 전사된다(단계 STEP6).
이어서, 상기 플랫 링(8)을 픽업 장치의 고정 테이블에 장착하고, 픽업의 대상으로 되는 칩(1')에 픽업 툴이 대응하도록, 고정 테이블을 XY 방향으로 이동시킨다. 그 후, 각 칩(1')의 표면을 모니터하여, 개개의 칩(1') 의 위치 검출, 및 양품/불량품을 판별하기 위한 마크 검출 등을 행한다. 그리고, 도 31f에 도시한 바와 같이, 픽업 장치의 백업 홀더(13)의 내부를 진공 상태로 하여, 픽업 테이프(9)를 백업 홀더(13)의 상면에 흡착하여 고정한다. 이 상태에서, 상승핀(11)이 부착되어 있는 핀 홀더(12)를 상승시켜서, 상승핀(11)을 백업 홀더(13)의 상면으로부터 돌출시킴에 따라, 픽업 테이프(9)를 개재한 상태로 칩을 이면측으로부터 화살표 방향으로 올려 칩(1')의 코너부를 픽업 테이프(9)로부터 박리한다. 그리고, 콜릿이라고 하는 흡착 툴로 칩(1')의 소자 형성면측을 흡착하여 박리함으로써 픽업한다(단계 STEP7). 이 때, 밀봉재(3A)는, 홈(4)에 대응하는 위치에서 당겨져 절단된다.
그 후, 도 31g에 도시한 바와 같이, 픽업한 칩(1')과 기판(배선 기판 : 14)과의 위치 결정을 행하고, 리플로우로에 넣어 범프(2)를 용융함으로써, 칩(1')의 범프(2)와 기판(14) 위에 형성된 패드 또는 범프를 플립 칩 접속으로 접합하여 실장함과 함께, 밀봉재(3A)를 용융시켜 칩(1')과 기판(14) 사이의 영역을 밀봉 수지(3)로 밀봉한다. 이에 따라, 플립 칩 접속에 의한 실장과 수지 밀봉이 동시에행해진다(단계 STEP8).
상기한 바와 같은 제조 방법에 따르면, 범프(2)의 형성 후에 웨이퍼(1)의 주표면을 밀봉재(3A)로 코팅하기 때문에, 범프(2) 이외의 부분이 밀봉재로 매립되어, 외관상의 범프(2)의 돌기가 없어지므로, 이면 연삭 시의 웨이퍼(1)의 균열을 저하시키고, 수율의 저하를 억제할 수 있다. 밀봉재(3A)를 액상 수지에 의한 스핀 코팅으로 형성한 경우에는, 범프의 높이와 무관하게 범프(2)에 의한 단차의 흡수가 가능해져, 볼 범프나 스터드 범프 등의 높이가 높은 범프를 이용할 수 있다.
또한, 칩(1')과 밀봉재(3A)가 일체화한 상태에서 픽업을 행하므로, 밀봉재(3A)가 칩(1')의 보강 부재로서 기능하여, 얇은 칩(1')을 픽업할 때에 발생하는 칩(1')의 균열을 대폭 저감시킬 수 있다.
또한, 픽업한 칩(1')을 플립 칩 접속으로 기판(14)에 실장할 때에, 밀봉재(3A)를 용융시켜 실장과 밀봉을 동시에 행할 수 있으므로, 제조 공정의 간단화와 저비용화를 도모할 수 있다.
또한, 픽업 시에 웨이퍼(1)의 소자 형성면에 형성한 밀봉재(3A)를 홈(4) 상에서 절단하므로, 밀봉재(3A)의 사이즈는 칩 사이즈와 거의 동일해져, 칩(1')과 밀봉재(3A)의 위치 편차를 작게 하여 플립 칩 접속 시에 밀봉재(3A)가 칩 이면으로 올라오는 것을 억제할 수 있다. 따라서, 종래의 제조 방법에서 필요했던 테플론 시트 등이 불필요해져, 제조 비용의 삭감을 도모할 수 있다.
또한, 웨이퍼 상태에서 범프(2)를 형성하므로, 웨이퍼(1)을 개개의 칩(1')으로 개편화하고 나서 범프(2)를 형성하는 제조 방법에 비하여 제조 공정의 간단화와저비용화를 도모할 수 있다.
[제16 실시예]
도 33a 내지 도 33h 및 도 34는 각각, 본 발명의 제16 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 도 33a 내지 도 33h는 각각 제조 공정을 순차 도시한 단면도, 도 34는 그 흐름도이다.
본 제16 실시예가 상술한 제15 실시예와 다른 것은, 도 33g에 도시한 공정(단계 STEP8)으로 칩(1')의 기판(14)에의 실장과 수지 밀봉을 동시에 행한 후, 도 33h에 도시한 바와 같이, 밀봉 수지(3)를 경화시키기 위해 애프터 큐어(화살표(15)로 나타냄)를 행하는 (단계 STEP9) 점에 있다.
다른 공정은, 제15 실시예와 마찬가지이므로, 동일 부분에 동일한 부호를 붙여 그 상세한 설명은 생략한다.
이러한 제조 방법이라도, 상기 제15 실시예와 실질적으로 마찬가지의 작용 효과를 얻을 수 있다.
[제17 실시예]
도 35a 내지 도 35i 및 도 36은 각각 본 발명의 제17 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 도 35a 내지 도 35i는 각각 제조 공정을 순차 도시한 단면도, 도 36은 그 흐름도이다.
우선, 반도체 기판(웨이퍼)에, 주지의 프로세스에 의해 다양한 소자를 형성한다(단계 STEP1).
이어서, 도 35a에 도시한 바와 같이, 소자 형성이 종료한 웨이퍼(1)의 주표면에 범프(2)를 형성한다(단계 STEP2). 여기서는, 스터드 범프를 형성하는 경우를 예로 들어 나타내고 있고, 모세관(10)을 이용하여 상기 소자에 전기적으로 접속된 범프(2)를 형성한다.
그 후, 도 35b에 도시한 바와 같이, 웨이퍼(1)의 소자 형성면측으로부터 다이싱 라인 또는 칩 분할 라인을 따라, 다이아몬드 스크라이버, 다이아몬드 블레이드, 혹은 레이저 스크라이버등을 이용하여 이면에 달하지 않은 깊이의 홈(4)을 형성, 소위 하프 컷트 다이싱을 실시한다(단계 STEP3).
이어서, 도 34c에 도시한 바와 같이, 상기 웨이퍼(1)의 소자 형성면측을, 예를 들면 에폭시계 수지나 실리카 함유 수지 등의 액상 수지의 스핀 코팅에 의해, 상기 범프(2)를 매립하도록 밀봉재(3A)로 코팅한다(단계 STEP4). 이 밀봉재(3A)는, 100℃ 내지 130℃ 정도의 온도로 용융하는 것이 바람직하다. 또한, 이 밀봉재는, 시트 형상의 수지를 접착함에 의해 형성할 수도 있다.
그 후, 도 35d에 도시한 바와 같이, 상기 밀봉재(3A) 상에 표면 보호 테이프(BSG 테이프 : 5)를 접착하고(단계 STEP5), 도 35e에 도시한 바와 같이, 지석(6)에 의해 웨이퍼(1)의 이면 연삭(단계 STEP6)을 행하여, 웨이퍼(1)의 박막화와 개개의 칩(1')으로의 분할을 동시에 행한다(선다이싱 공정).
연삭 종료 후, 도 35f에 도시한 바와 같이, 플랫 링(8)에 장착한 자외선(UV) 경화형의 픽업 테이프(9UV)에, 개편화된 각 칩(1')의 이면을 위치 결정하여 접착하고, 표면 보호 테이프(5)를 박리한다. 이에 따라, 칩(1')이 표면 보호 테이프(5)로부터 픽업 테이프(9UV)로 전사된다(단계 STEP7).
그 후, 도 35g에 도시한 바와 같이, 상기 픽업 테이프(9UV)에 광원(16)으로부터 자외선을 조사하여 경화시킴에 따라 점착력을 저하시킨다(단계 STEP8).
이어서, 상기 플랫 링(8)을 픽업 장치의 고정 테이블에 장착하고, 픽업의 대상으로 되는 칩(1')에 픽업 툴이 대응하도록, 고정 테이블을 XY 방향으로 이동시킨다. 그 후, 각 칩(1')의 표면을 모니터하여, 개개의 칩(1')의 위치 검출, 및 양품/불량품을 판별하기 위한 마크 검출 등을 행한다.
그리고, 도 35h에 도시한 바와 같이, 픽업 장치의 백업 홀더(13)의 내부를 진공 상태로 하여, 픽업 테이프(9UV)를 백업 홀더(13)의 상면에 흡착하여 고정한다. 이 상태에서, 상승핀(11)이 부착되어 있는 핀 홀더(12)를 상승시켜서, 상승핀(11)을 백업 홀더(13)의 상면으로부터 돌출시킴에 따라, 픽업 테이프(9UV)를 개재한 상태로 칩을 이면측으로부터 화살표 방향으로 올려 칩(1')의 코너부를 픽업 테이프(9UV)로부터 박리한다. 그리고, 콜릿이라고 하는 흡착 툴로 칩(1')의 소자 형성면측을 흡착하여 박리함으로써 픽업한다(단계 STEP9). 이 때, 밀봉재(3A)는 홈(4)에 대응하는 위치에서 당겨져 절단된다.
그 후, 도 35i에 도시한 바와 같이, 픽업한 칩(1')과 기판(배선 기판 : 14)과의 위치 결정을 행하고, 리플로우로에 넣고 범프(2)를 용융함으로써, 칩(1')의 범프(2)와 기판(14) 위에 형성된 패드 또는 범프를 플립 칩 접속으로 접합하여 실장함과 함께, 밀봉재(3A)를 용융시켜 칩(1')과 기판(14) 사이의 영역을 밀봉 수지(3)로 밀봉한다. 이에 따라, 플립 칩 접속에 의한 실장과 수지 밀봉이 동시에 행해진다(단계 STEP10).
상기한 바와 같은 제조 방법에 따르면, 범프(2)의 형성 후에 웨이퍼(1)의 주표면을 밀봉재(3A)로 코팅하기 때문에, 범프(2) 이외의 부분이 밀봉재로 매립되어, 외관상 범프(2)의 돌기가 없어지므로, 이면 연삭 시의 웨이퍼(1)의 균열을 저감하여, 수율의 저하를 억제할 수 있다. 밀봉재(3A)를 액상 수지에 의한 스핀 코팅으로 형성한 경우에는, 범프의 높이와 무관하게 범프(2)에 의한 단차의 흡수가 가능해져, 볼 범프나 스터드 범프 등의 높이가 높은 범프를 이용할 수 있다. 한편, 시트 형상의 수지를 접착한 경우에도, 밀봉재로서의 수지를 붙인 후에, 표면 보호 테이프(5)를 접착함에 따라, 두개의 부재로 단차를 흡수하므로, 종래보다도 높은 범프까지 대응 가능해진다.
또한, 칩(1')과 밀봉재(3A)가 일체화한 상태에서 픽업을 행하므로, 밀봉재(3A)가 칩(1')의 보강 부재로서 기능하여, 얇은 칩(1')을 픽업할 때에 발생하는 칩(1')의 균열을 대폭 저감시킬 수 있다.
또한, 픽업한 칩(1')을 플립 칩 접속으로 기판(14)에 실장할 때에, 밀봉재(3A)를 용융시켜 실장과 밀봉을 동시에 행할 수 있으므로, 제조 공정의 간단화와 저비용화를 도모할 수 있다.
또한, 픽업 시에 웨이퍼(1)의 소자 형성면에 형성한 밀봉재(3A)를 홈(4) 상에서 절단하므로, 밀봉재(3A)의 사이즈는 칩 사이즈와 거의 동일해져, 칩(1')과 밀봉재(3A)의 위치 편차를 작게 하여 플립 칩 접속 시에 밀봉재(3A)가 칩 이면으로 올라오는 것을 억제할 수 있다. 따라서, 종래의 제조 방법에서 필요했던 테플론 시트 등이 불필요해져, 제조 비용의 삭감을 도모할 수 있다.
또한, 웨이퍼 상태에서 범프(2)를 형성하므로, 웨이퍼(1)를 개개의 칩(1')으로 개편화하고 나서 범프(2)를 형성하는 제조 방법에 비하여 제조 공정의 간단화와 저비용화를 도모할 수 있다.
또, 픽업 테이프(9UV)에 자외선을 조사하여 경화시킴에 따라 점착력을 저하시키므로, 픽업을 용이화할 수 있다.
[제18 실시예]
도 37a 내지 도 37j 및 도 38은 각각, 본 발명의 제18 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 도 37a 내지 도 37j는 각각 제조 공정을 순차 도시한 단면도, 도 38은 그 흐름도이다.
본 제18 실시예가 상술한 제17 실시예와 다른 것은, 도 37i에 도시한 공정(단계 STEP10)으로 칩(1')의 기판(14)에의 실장과 수지 밀봉을 동시에 행한 후, 도 37j에 도시한 바와 같이, 밀봉 수지(3)를 경화시키기 위해 애프터 큐어(화살표(15)로 나타냄)를 행하는 (단계 STEP11) 점에 있다.
다른 공정은, 제17 실시예와 마찬가지이므로, 동일 부분에 동일한 부호를 붙여 그 상세한 설명은 생략한다.
이러한 제조 방법이라도, 상기 제11 실시예와 실질적으로 마찬가지의 작용 효과를 얻을 수 있다.
[제19 실시예]
도 39a 내지 도 39h 및 도 40은 각각, 본 발명의 제19 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 도 39a 내지 도 39h는 각각 제조 공정을 순차 도시한 단면도, 도 40은 그 흐름도이다.
우선, 반도체 기판(웨이퍼)에, 주지의 프로세스에 의해 다양한 소자를 형성한다(단계 STEP1).
이어서, 도 39a에 도시한 바와 같이, 소자 형성이 종료한 웨이퍼(1)의 주표면에 범프(2)를 형성한다(단계 STEP2). 여기서는, 범프를 형성하는 경우를 예로 들어 나타내고 있고, 모세관(10)을 이용하여 상기 소자에 전기적으로 접속된 범프(2)를 형성한다.
그 후, 도 39b에 도시한 바와 같이, 웨이퍼(1)의 소자 형성면측으로부터 다이싱 라인 또는 칩 분할 라인을 따라, 다이아몬드 스크라이버, 다이아몬드 블레이드, 혹은 레이저 스크라이버등을 이용하여 이면에 달하지 않은 깊이의 홈(4)을 형성, 소위 하프컷트 다이싱을 실시한다(단계 STEP3).
이어서, 도 39c에 도시한 바와 같이, 상기 웨이퍼(1)의 소자 형성면측을, 예를 들면 에폭시계 수지나 실리카 함유 수지 등의 액상 수지의 스핀 코팅에 의해, 상기 범프(2)를 매립하도록 밀봉재(3A)로 코팅한다(단계 STEP4). 이 밀봉재(3A)는, 100℃ 내지 130℃ 정도의 온도로 용융하는 것이 바람직하다. 또한, 이 밀봉재는 시트 형상의 수지를 접착함에 의해 형성할 수도 있다.
그 후, 도 39d에 도시한 바와 같이, 지석(6)에 의해 웨이퍼(1)의 이면 연삭(단계 STEP5)을 행하여, 웨이퍼(1)의 박막화와 개개의 칩(1')으로의 분할을 동시에 행한다(선다이싱 공정).
연삭 종료 후, 도 39e에 도시한 바와 같이, 플랫 링(8)에 장착한 자외선(UV)경화형의 픽업 테이프(9UV)에, 개편화된 각 칩(1')의 이면을 위치 결정하여 접착한다. 이에 따라, 칩(1')이 픽업 테이프(9UV)로 전사된다(단계 STEP6).
그 후, 도 39f에 도시한 바와 같이, 상기 픽업 테이프(9UV)에 자외선을 조사(단계 STEP7)하여 경화시킴에 따라 점착력을 저하시킨다. 이어서, 상기 플랫 링(8)을 픽업 장치의 고정 테이블에 장착하고, 픽업의 대상으로 되는 칩(1')에 픽업 툴이 대응하도록, 고정 테이블을 XY 방향으로 이동시킨다. 그 후, 각 칩(1')의 표면을 모니터하여, 개개의 칩(1')의 위치 검출, 및 양품/불량품을 판별하기 위한 마크 검출 등을 행한다.
그리고, 도 39g에 도시한 바와 같이, 픽업 장치의 백업 홀더(13)의 내부를 진공 상태로 하여, 픽업 테이프(9UV)를 백업 홀더(13)의 상면에 흡착하여 고정한다. 이 상태에서, 상승핀(11)이 부착되어 있는 핀 홀더(12)를 상승시켜서, 상승핀(11)을 백업 홀더(13)의 상면으로부터 돌출시킴에 따라, 픽업 테이프(9UV)를 개재한 상태로 칩을 이면측으로부터 화살표 방향으로 올려 칩(1')의 코너부를 픽업 테이프(9UV)로부터 박리한다. 그리고, 콜릿이라고 하는 흡착 툴로 칩(1')의 소자 형성면측을 흡착하여 박리함으로써 픽업한다(단계 STEP8). 이 때, 밀봉재(3A)는 홈(4)에 대응하는 위치에서 당겨져 절단된다.
그 후, 도 39h에 도시한 바와 같이, 픽업한 칩(1')과 기판(배선 기판 : 14)과의 위치 결정을 행하고, 리플로우로에 넣어 범프(2)를 용융함으로써, 칩(1')의 범프(2)와 기판(14) 위에 형성된 패드 또는 범프를 플립 칩 접속으로 접합하여 실장함과 함께, 밀봉재(3A)를 용융시켜 칩(1')과 기판(14) 사이의 영역을 밀봉수지(3)로 밀봉한다. 이에 따라, 플립 칩 접속에 의한 실장과 수지 밀봉이 동시에 행해진다(단계 STEP9).
상기한 바와 같은 제조 방법에 따르면, 범프(2)의 형성 후에 웨이퍼(1)의 주표면을 밀봉재(3A)로 코팅하기 때문에, 범프(2) 이외의 부분이 밀봉재로 매립되어, 외관상의 범프(2)의 돌기가 없어지므로, 이면 연삭 시의 웨이퍼(1)의 균열을 저감하여, 수율의 저하를 억제할 수 있다. 밀봉재(3A)를 액상 수지에 의한 스핀 코팅으로 형성한 경우에는, 범프의 높이와 무관하게 범프(2)에 의한 단차의 흡수가 가능해져, 볼 범프나 스터드 범프 등의 높이가 높은 범프를 이용할 수 있다.
또한, 칩(1')과 밀봉재(3A)가 일체화한 상태에서 픽업을 행하므로, 밀봉재(3A)가 칩(1')의 보강 부재로서 기능하여, 얇은 칩(1')을 픽업할 때에 발생하는 칩(1')의 균열을 대폭 저감시킬 수 있다.
또한, 픽업한 칩(1')을 플립 칩 접속으로 기판(14)에 실장할 때에, 밀봉재(3A)를 용융시켜 실장과 밀봉을 동시에 행할 수 있으므로, 제조 공정의 간단화와 저비용화를 도모할 수 있다.
또한, 픽업 시에 웨이퍼(1)의 소자 형성면에 형성한 밀봉재(3A)를 홈(4) 상에서 절단하므로, 밀봉재(3A)의 사이즈는 칩 사이즈와 거의 동일해져, 칩(1')과 밀봉재(3A)의 위치 편차를 작게 하여 플립 칩 접속 시에 밀봉재(3A)가 칩 이면으로 올라오는 것을 억제할 수 있다. 따라서, 종래의 제조 방법에서 필요했던 테플론 시트 등이 불필요해져, 제조 비용의 삭감을 도모할 수 있다.
또한, 웨이퍼 상태에서 범프(2)를 형성하므로, 웨이퍼(1)를 개개의 칩(1')으로 개편화하고 나서 범프(2)를 형성하는 제조 방법에 비하여 제조 공정의 간단화와 저비용화를 도모할 수 있다.
또한, 픽업 테이프(9UV)에 자외선을 조사하여 경화시킴에 따라 점착력을 저하시키므로, 픽업을 용이화할 수 있다.
[제20 실시예]
도 41a 내지 도 41i 및 도 42는 각각, 본 발명의 제20 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 도 41a 내지 도 41i는 각각 제조 공정을 순차 도시한 단면도, 도 42는 그 흐름도이다.
본 제20 실시예가 상술한 제19 실시예와 다른 것은, 도 41h에 도시한 공정(단계 STEP9)으로 칩(1')의 기판(14)에의 실장과 수지 밀봉을 동시에 행한 후, 도 41i에 도시한 바와 같이, 밀봉 수지(3)를 경화시키기 위해 애프터 큐어(화살표(15)로 나타냄)를 행하는 (단계 STEP10) 점에 있다.
다른 공정은, 제19 실시예와 마찬가지이므로, 동일 부분에 동일한 부호를 붙여 그 상세한 설명은 생략한다.
이러한 제조 방법이라도, 상기 제19 실시예와 실질적으로 마찬가지의 작용 효과를 얻을 수 있다.
[제21 실시예]
도 43a 내지 도 43i 및 도 44는 각각, 본 발명의 제21 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 도 43a 내지 도 43i는 각각 제조 공정을 순차 도시한 단면도, 도 44는 그 흐름도이다.
우선, 반도체 기판(웨이퍼)에, 주지의 프로세스에 의해 다양한 소자를 형성한다(단계 STEP1).
이어서, 도 43a에 도시한 바와 같이, 웨이퍼(1)의 소자 형성면측으로부터 다이싱 라인 또는 칩 분할 라인을 따라, 다이아몬드 스크라이버, 다이아몬드 블레이드, 혹은 레이저 스크라이버등을 이용하여 이면에 달하지 않은 깊이의 홈(4)을 형성, 소위 하프컷트 다이싱을 실시한다(단계 STEP2).
이어서, 도 43b에 도시한 바와 같이, 소자 및 홈(4)을 형성한 웨이퍼(1)의 주표면에 범프(2)를 형성한다(단계 STEP3). 여기서는, 스터드 범프를 형성하는 경우를 예로 들어 나타내고 있고, 모세관(10)을 이용하여 상기 소자에 전기적으로 접속된 범프(2)를 형성한다.
그 후, 도 43c에 도시한 바와 같이, 상기 웨이퍼(1)의 소자 형성면측을, 예를 들면 에폭시계 수지나 실리카 함유 수지 등의 액상 수지의 스핀 코팅에 의해, 상기 범프(2)를 매립하도록 밀봉재(3A)로 코팅한다(단계 STEP4). 이 밀봉재(3A)는, 100℃ 내지 130℃ 정도의 온도로 용융하는 것이 바람직하다. 또한, 이 밀봉재는 시트 형상의 수지를 접착함에 의해 형성할 수도 있다.
그 후, 도 43d에 도시한 바와 같이, 상기 밀봉재(3A) 상에 표면 보호 테이프(BSG 테이프 : 5)를 접착하고(단계 STEP5), 도 43e에 도시한 바와 같이, 지석(6)에 의해 웨이퍼(1)의 이면 연삭(단계 STEP6)을 행하여, 웨이퍼(1)의 박막화와 개개의 칩(1')으로의 분할을 동시에 행한다(선다이싱 공정).
연삭 종료 후, 도 43f에 도시한 바와 같이, 플랫 링(8)에 장착한 자외선(UV)경화형의 픽업 테이프(9UV)에 개편화된 각 칩(1')의 이면을 위치 결정하여 접착한 후, 표면 보호 테이프(5)를 박리한다. 이에 따라, 칩(1')이 표면 보호 테이프(5)로부터 픽업 테이프(9UV)로 전사된다(단계 STEP7).
그 후, 도 43g에 도시한 바와 같이, 상기 픽업 테이프(9UV)에 광원(16)으로부터 자외선을 조사하여 경화시킴에 따라 점착력을 저하시킨다(단계 STEP8).
이어서, 상기 플랫 링(8)을 픽업 장치의 고정 테이블에 장착하고, 픽업의 대상으로 되는 칩(1')에 픽업 툴이 대응하도록, 고정 테이블을 XY 방향으로 이동시킨다. 그 후, 각 칩(1')의 표면을 모니터하여, 개개의 칩(1')의 위치 검출, 및 양품/불량품을 판별하기 위한 마크 검출 등을 행한다.
그리고, 도 43h에 도시한 바와 같이, 픽업 장치의 백업 홀더(13)의 내부를 진공 상태로 하여, 픽업 테이프(9UV)를 백업 홀더(13)의 상면에 흡착하여 고정한다. 이 상태에서, 상승핀(11)이 부착되어 있는 핀 홀더(12)를 상승시켜서, 상승핀(11)을 백업 홀더(13)의 상면으로부터 돌출시킴에 따라, 픽업 테이프(9UV)를 개재한 상태로 칩을 이면측으로부터 화살표 방향으로 올려 칩(1')의 코너부를 픽업 테이프(9UV)로부터 박리한다. 그리고, 콜릿이라고 하는 흡착 툴로 칩(1')의 소자 형성면측을 흡착하여 박리함으로써 픽업한다(단계 STEP9). 이 때, 밀봉재(3A)는 홈(4)에 대응하는 위치에서 당겨져 절단된다.
그 후, 도 43i에 도시한 바와 같이, 픽업한 칩(1')과 기판(배선 기판 : 14)과의 위치 결정을 행하고, 리플로우로에 넣어 범프(2)를 용융함으로써, 칩(1')의 범프(2)와 기판(14) 위에 형성된 패드 또는 범프를 플립 칩 접속으로 접합하여 실장함과 함께, 밀봉재(3A)를 용융시켜 칩(1')과 기판(14) 사이의 영역을 밀봉 수지(3)로 밀봉한다. 이에 따라, 플립 칩 접속에 의한 실장과 수지 밀봉이 동시에 행해진다(단계 STEP10).
상기한 바와 같은 제조 방법에 따르면, 범프(2)의 형성후에 웨이퍼(1)의 주표면을 밀봉재(3A)로 코팅하기 때문에, 범프(2) 이외의 부분이 밀봉재로 매립되어, 외관상 범프(2)의 돌기가 없어지므로, 이면 연삭 시의 웨이퍼(1)의 균열을 저감하여, 수율의 저하를 억제할 수 있다. 밀봉재(3A)를 액상 수지에 의한 스핀 코팅으로 형성한 경우에는, 범프의 높이와 무관하게 범프(2)에 의한 단차의 흡수가 가능해져, 볼 범프나 스터드 범프 등의 높이가 높은 범프를 이용할 수 있다. 한편, 시트 형상의 수지를 접착한 경우에도, 밀봉재로서의 수지를 붙인 후에, 표면 보호 테이프(5)를 접착함에 따라, 두개의 부재로 단차를 흡수하므로, 종래보다도 높은 범프까지 대응 가능해진다.
또한, 칩(1')과 밀봉재(3A)가 일체화한 상태에서 픽업을 행하므로, 밀봉재(3A)가 칩(1')의 보강 부재로서 기능하여, 얇은 칩(1')을 픽업할 때에 발생하는 칩(1')의 균열을 대폭 저감시킬 수 있다.
또한, 픽업한 칩(1')을 플립 칩 접속으로 기판(14)에 실장할 때에, 밀봉재(3A)를 용융시켜 실장과 밀봉을 동시에 행할 수 있으므로, 제조 공정의 간단화와 저비용화를 도모할 수 있다.
또한, 픽업 시에 웨이퍼(1)의 소자 형성면에 형성한 밀봉재(3A)를 홈(4) 상에서 절단하므로, 밀봉재(3A)의 사이즈는 칩 사이즈와 거의 동일해져, 칩(1')과 밀봉재(3A)의 위치 편차를 작게 하여 플립 칩 접속 시에 밀봉재(3A)가 칩 이면으로 올라오는 것을 억제할 수 있다. 따라서, 종래의 제조 방법에서 필요했던 테플론 시트 등이 불필요해져, 제조 비용의 삭감을 도모할 수 있다.
또한, 웨이퍼 상태에서 범프(2)를 형성하므로, 웨이퍼(1)를 개개의 칩(1')으로 개편화하고 나서 범프(2)를 형성하는 제조 방법에 비하여 제조 공정의 간단화와 저비용화를 도모할 수 있다.
또한, 픽업 테이프(9UV)에 자외선을 조사하여 경화시킴에 따라 점착력을 저하시키므로, 픽업을 용이화할 수 있다.
[제22 실시예]
도 45a 내지 도 45j 및 도 46은 각각, 본 발명의 제22 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 도 45a 내지 도 45j는 각각 제조 공정을 순차 도시한 단면도, 도 46은 그 흐름도이다.
본 제22 실시예가 상술한 제21 실시예와 다른 것은, 도 45i에 나타내는 공정(단계 STEP10)으로 칩(1')의 기판(14)에의 실장과 수지 밀봉을 동시에 행한 후, 도 45j에 도시한 바와 같이, 밀봉 수지(3)를 경화시키기 위해서 애프터 큐어(화살표(15)로 나타냄)를 행하는 (단계 STEP11)점에 있다.
다른 공정은, 제21 실시예와 마찬가지이므로, 동일 부분에 동일한 부호를 붙여 그 상세한 설명은 생략한다.
이러한 제조 방법이라도, 상기 제21 실시예와 실질적으로 마찬가지의 작용 효과를 얻을 수 있다.
[제23 실시예]
도 47a 내지 47h 및 48는 각각, 본 발명의 제23 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 도 47a 내지 도 47h는 각각 제조 공정을 순차 도시한 단면도, 도 48은 그 흐름도이다.
우선, 반도체 기판(웨이퍼)에, 주지의 프로세스에 의해 다양한 소자를 형성한다(단계 STEP1).
이어서, 도 47a에 도시한 바와 같이, 웨이퍼(1)의 소자 형성면측으로부터 다이싱 라인 또는 칩 분할 라인을 따라, 다이아몬드 스크라이버, 다이아몬드 블레이드, 혹은 레이저 스크라이버등을 이용하여 이면에 달하지 않은 깊이의 홈(4)을 형성, 소위 하프컷트 다이싱을 실시한다(단계 STEP2).
이어서, 도 47b에 도시한 바와 같이, 소자 및 홈을 형성한 웨이퍼(1)의 주표면에 범프(2)를 형성한다(단계 STEP3). 여기서는, 스터드 범프를 형성하는 경우를 예로 들어 나타내고 있고, 모세관(10)을 이용하여 상기 소자에 전기적으로 접속된 범프(2)를 형성한다.
그 후, 도 47c에 도시한 바와 같이, 상기 웨이퍼(1)의 소자 형성면측을, 예를 들면 에폭시계 수지나 실리카 함유 수지 등의 액상 수지의 스핀 코팅에 의해, 상기 범프(2)를 매립하도록 밀봉재(3A)로 코팅한다(단계 STEP4). 이 밀봉재(3A)는, 100℃ 내지 130℃ 정도의 온도로 용융하는 것이 바람직하다. 또한, 이 밀봉재는, 시트 형상의 수지를 접착함에 의해 형성할 수도 있다. 그 후, 도 47d에 도시한 바와 같이, 지석(6)에 의해 웨이퍼(1)의 이면 연삭(단계 STEP5)을 행하여, 웨이퍼(1)의 박막화와 개개의 칩(1')으로의 분할을 동시에 행한다(선다이싱 공정).
연삭 종료 후, 도 47e에 도시한 바와 같이, 플랫 링(8)에 장착한 자외선(UV) 경화형의 픽업 테이프(9UV)에, 개편화된 각 칩(1')의 이면을 위치 결정하여 접착한다(단계 STEP6).
그 후, 도 47f에 도시한 바와 같이, 상기 픽업 테이프(9UV)에 광원(16)으로부터 자외선을 조사하여 경화시킴에 따라 점착력을 저하시킨다(단계 STEP7).
이어서, 상기 플랫 링(8)을 픽업 장치의 고정 테이블에 장착하고, 픽업의 대상으로 되는 칩(1')에 픽업 툴이 대응하도록, 고정 테이블을 XY 방향으로 이동시킨다. 그 후, 각 칩(1')의 표면을 모니터하여, 개개의 칩(1')의 위치 검출, 및 양품/불량품을 판별하기 위한 마크 검출 등을 행한다. 그리고, 도 47g에 도시한 바와 같이, 픽업 장치의 백업 홀더(13)의 내부를 진공 상태로 하여, 픽업 테이프(9UV)를 백업 홀더(13)의 상면에 흡착하여 고정한다. 이 상태에서, 상승핀(11)이 부착되어 있는 핀 홀더(12)를 상승시켜서, 상승핀(11)을 백업 홀더(13)의 상면으로부터 돌출시킴에 따라, 픽업 테이프(9UV)를 개재한 상태로 칩을 이면측으로부터 화살표 방향으로 올려 칩(1')의 코너부를 픽업 테이프(9UV)로부터 박리한다. 그리고, 콜릿이라고 하는 흡착 툴로 칩(1')의 소자 형성면측을 흡착하여 박리함으로써 픽업한다(단계 STEP8). 이 때, 밀봉재(3A)는, 홈(4)에 대응하는 위치에서 당겨져 절단된다.
그 후, 도 47h에 도시한 바와 같이 픽업한 칩(1')과 기판(배선 기판 : 14)과의 위치 결정을 행하고, 리플로우로에 넣어 범프(2)를 용융함으로써, 칩(1')의 범프(2)와 기판(14) 위에 형성된 패드 또는 범프를 플립 칩 접속으로 접합하여 실장함과 함께, 밀봉재(3A)를 용융시켜 칩(1')과 기판(14) 사이의 영역을 밀봉 수지(3)로 밀봉한다. 이에 따라, 플립 칩 접속에 의한 실장과 수지 밀봉이 동시에 행해진다(단계 STEP9).
상기한 바와 같은 제조 방법에 따르면, 범프(2)의 형성 후에 웨이퍼(1)의 주표면을 밀봉재(3A)로 코팅하기 때문에, 범프(2) 이외의 부분이 밀봉재로 매립되어, 외관상 범프(2)의 돌기가 없어지므로, 이면 연삭 시의 웨이퍼(1)의 균열을 저감하여, 수율의 저하를 억제할 수 있다. 밀봉재(3A)를 액상 수지에 의한 스핀 코팅으로 형성한 경우에는, 범프의 높이와 무관하게 범프(2)에 의한 단차의 흡수가 가능해져, 볼 범프나 스터드 범프 등의 높이가 높은 범프를 이용할 수 있다. 한편, 시트 형상의 수지를 접착한 경우에도, 밀봉재로서의 수지를 붙인 후에, 표면 보호 테이프(5)를 접착함에 따라, 두개의 부재로 단차를 흡수하므로, 종래보다도 높은 범프까지 대응 가능해진다.
또한, 칩(1')과 밀봉재(3A)가 일체화한 상태에서 픽업을 행하므로, 밀봉재(3A)가 칩(1')의 보강 부재로서 기능하여, 얇은 칩(1')을 픽업할 때에 발생하는 칩(1')의 균열을 대폭 저감시킬 수 있다.
또한, 픽업한 칩(1')을 플립 칩 접속으로 기판(14)에 실장할 때에, 밀봉재(3A)를 용융시켜 실장과 밀봉을 동시에 행할 수 있으므로, 제조 공정의 간단화와 저비용화를 도모할 수 있다.
또한, 픽업 시에 웨이퍼(1)의 소자 형성면에 형성한 밀봉재(3A)를 홈(4) 상에서 절단하므로, 밀봉재(3A)의 사이즈는 칩 사이즈와 거의 동일해져, 칩(1')과 밀봉재(3A)의 위치 편차를 작게 하여 플립 칩 접속 시에 밀봉재(3A)가 칩 이면으로 올라오는 것을 억제할 수 있다. 따라서, 종래의 제조 방법에서 필요했던 테플론 시트 등이 불필요해져, 제조 비용의 삭감을 도모할 수 있다.
또한, 웨이퍼 상태에서 범프(2)를 형성하므로, 웨이퍼(1)를 개개의 칩(1')으로 개편화하고 나서 범프(2)를 형성하는 제조 방법에 비하여 제조 공정의 간단화와 저비용화를 도모할 수 있다.
또한, 픽업 테이프(9UV)에 자외선을 조사하여 경화시킴에 따라 점착력을 저하시키므로, 픽업을 용이화할 수 있다.
[제24 실시예]
도 49a 내지 도 49i 및 도 50f는 각각, 본 발명의 제24 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 도 49a 내지 도 49i는 각각 제조 공정을 순차 도시한 단면도, 도 50은 그 흐름도이다.
본 제24 실시예가 상술한 제23 실시예와 다른 것은, 도 49h에 도시한 공정(단계 STEP9)에서 칩(1')의 기판(14)에의 실장과 수지 밀봉을 동시에 행한 후, 도 49i에 도시한 바와 같이, 밀봉 수지(3)를 경화시키기 위해 애프터 큐어(화살표(15)로 나타냄)를 행하는 (단계 STEP10) 점에 있다.
다른 공정은, 제23 실시예와 마찬가지이므로, 동일 부분에 동일한 부호를 붙여 그 상세한 설명은 생략한다.
이러한 제조 방법이더라도, 상기 제23 실시예와 실질적으로 마찬가지의 작용효과를 얻을 수 있다.
[제25 실시예]
도 51a 내지 도 51g 및 도 52는 각각, 본 발명의 제25 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 도 51a 내지 도 51g는 각각 제조 공정을 순차 도시한 단면도, 도 52는 그 흐름도이다.
우선, 반도체 기판(웨이퍼)에, 주지의 프로세스에 의해 다양한 소자를 형성한다(단계 STEP1).
이어서, 도 51a에 도시한 바와 같이, 소자 형성이 종료한 웨이퍼(1)의 주표면에 범프(2)를 형성한다(단계 STEP2). 여기서는, 스터드 범프를 형성하는 경우를 예로 들어 나타내고 있고, 모세관(10)을 이용하여 상기 소자에 전기적으로 접속된 범프(2)를 형성한다.
그 후, 도 51b에 도시한 바와 같이, 상기 웨이퍼(1)의 소자 형성면측을, 예를 들면 에폭시계 수지나 실리카 함유 수지 등의 액상 수지의 스핀 코팅에 의해, 상기 범프(2)를 매립하도록 밀봉재(3A)로 코팅한다(단계 STEP3). 이 밀봉재(3A)는, 100℃ 내지 130℃ 정도의 온도로 용융하는 것이 바람직하다. 또한, 이 밀봉재는, 시트 형상의 수지를 접착함에 의해 형성할 수도 있다.
이 상태에서, 도 51c에 도시한 바와 같이, 웨이퍼(1)의 다이싱 라인 또는 칩 분할 라인을 따라, 다이아몬드 스크라이버, 다이아몬드 블레이드, 혹은 레이저 스크라이버등을 이용하여, 밀봉재(3A)를 절단하고 또한 웨이퍼(1) 이면에 달하지 않은 깊이의 홈(4)을 형성, 소위 하프컷트 다이싱을 실시한다(단계 STEP4).
그 후, 도 51d에 도시한 바와 같이, 상기 밀봉재(3A) 위에 표면 보호 테이프(BSG 테이프 : 5)를 접착하고(단계 STEP5), 도 51e에 도시한 바와 같이 지석(6)에 의해 웨이퍼(1)의 이면 연삭(단계 STEP6)을 행하여, 웨이퍼(1)의 박막화와 개개의 칩(1')에 대한 분할을 동시에 행한다(선다이싱 공정).
연삭 종료 후, 도 51f에 도시한 바와 같이, 픽업 장치의 백업 홀더(13)의 내부를 진공 상태로 하여, 표면 보호 테이프(5)를 백업 홀더(13)의 상면에 흡착하여 고정한다. 이 상태에서, 상승핀(11)이 부착되어 있는 핀 홀더(12)를 상승시켜서, 상승핀(11)을 백업 홀더(13)의 상면으로부터 돌출시킴에 따라, 표면 보호 테이프(5)를 개재한 상태로 칩을 밀봉재(3A) 측으로부터 화살표 방향으로 상승시켜서, 칩(1')의 코너부를 표면 보호 테이프(5)으로부터 박리한다. 그리고, 콜릿이라고 하는 흡착 툴로 칩(1')의 이면측을 흡착하고 박리함으로써 픽업한다(단계 STEP7). 이 때, 밀봉재(3A)는 홈(4)에 대응하는 위치에서 당겨져 절단된다.
그 후, 도 51g에 도시한 바와 같이, 픽업한 칩(1')과 기판(배선 기판 : 14)과의 위치 결정을 행하고, 리플로우로에 넣어 범프(2)를 용융함으로써, 칩(1')의 범프(2)와 기판(14) 위에 형성된 패드 또는 범프를 플립 칩 접속으로 접합하여 실장함과 함께, 밀봉재(3A)를 용융시켜 칩(1')과 기판(14) 사이의 영역을 밀봉 수지(3)로 밀봉한다. 이에 따라, 플립 칩 접속에 의한 실장과 수지 밀봉이 동시에 행해진다(단계 STEP8).
상기한 바와 같은 제조 방법에 따르면, 범프(2)의 형성 후에 웨이퍼(1)의 주표면을 밀봉재(3A)로 코팅하기 때문에, 범프(2) 이외의 부분이 밀봉재로 매립되어,외관상의 범프(2)의 돌기가 없어지므로, 이면 연삭 시의 웨이퍼(1)의 균열을 저감하여, 수율의 저하를 억제할 수 있다. 밀봉재(3A)를 액상 수지에 의한 스핀 코팅으로 형성한 경우에는, 범프의 높이와 무관하게 범프(2)에 의한 단차의 흡수가 가능해져, 볼 범프나 스터드 범프 등의 높이가 높은 범프를 이용할 수 있게 된다. 한편, 시트 형상의 수지를 접착한 경우에도, 밀봉재로서의 수지를 붙인 후에, 표면 보호 테이프(5)를 접착함에 따라, 두개의 부재로 단차를 흡수하므로, 종래보다도 높은 범프까지 대응 가능해진다.
또한, 웨이퍼(1) 상에 밀봉 수지(밀봉재 : 3)를 형성하고, 이들이 일체가 된 상태에서 하프컷트 다이싱을 행하여, 웨이퍼(1)와 밀봉재(3A)를 동시에 절단하여 홈(4)을 형성하므로, 칩(1')과 밀봉재(3A)의 위치 편차가 발생하지 않는다. 그 결과, 밀봉재(3A)의 사이즈는 칩 사이즈와 거의 동일해져, 플립 칩 접속 시에 밀봉재(3A)가 칩 이면으로 올라오는 일이 없다. 따라서, 종래의 제조 방법에서 필요했던 테플론 시트 등이 불필요해져, 제조 비용의 삭감을 도모할 수 있다.
또한, 칩(1')과 밀봉재(3A)가 일체화한 상태에서 픽업을 행하므로, 밀봉재(3A)가 칩(1')의 보강 부재로서 기능하여, 얇은 칩(1')을 픽업할 때에 발생하는 칩(1')의 균열을 대폭 저감시킬 수 있다.
또한, 픽업한 칩(1')을 플립 칩 접속으로 기판(14)에 실장할 때에, 밀봉재(3A)를 용융시켜 실장과 밀봉을 동시에 행할 수 있으므로,
제조 공정의 간단화와 저비용화를 도모할 수있다.
더구나, 웨이퍼 상태에서 범프(2)를 형성하므로, 웨이퍼(1)을 개개의 칩(1')으로 개편화하고 나서 범프(2)를 형성하는 제조 방법에 비하여 제조 공정의 간단화와 저비용화를 도모할 수 있다.
[제26 실시예]
도 53a 내지 53h 및 54는 각각, 본 발명의 제26 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 도 53a 내지 도 53h는 각각 제조 공정을 순차 도시한 단면도, 도 54는 그 흐름도이다.
본 제26 실시예가 상술한 제25 실시예와 다른 것은, 도 53g에 도시한 공정(단계 STEP8)으로 칩(1')의 기판(14)에의 실장과 수지 밀봉을 동시에 행한 후, 도 53h에 도시한 바와 같이, 밀봉 수지(3)를 경화시키기 위해 애프터 큐어(화살표(15)로 나타냄)를 행하는 (단계 STEP9) 점에 있다.
다른 공정은, 제25 실시예와 마찬가지이므로, 동일 부분에 동일한 부호를 붙여 그 상세한 설명은 생략한다.
이러한 제조 방법이라도, 상기 제25 실시예와 실질적으로 마찬가지의 작용 효과를 얻을 수 있다.
[제27 실시예]
도 55a 내지 도 55h 및 도 56은 각각, 본 발명의 제27 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 도 55a 내지 도 55h는 각각 제조 공정을 순차 도시한 단면도, 도 56은 그 흐름도이다.
우선, 반도체 기판(웨이퍼)에, 주지의 프로세스에 의해 다양한 소자를 형성한다(단계 STEP1).
이어서, 도 55a에 도시한 바와 같이 소자 형성이 종료한 웨이퍼(1)의 주표면에 범프(2)를 형성한다(단계 STEP2). 여기서는, 스터드 범프를 형성하는 경우를 예로 들어 나타내고 있고, 모세관(10)을 이용하여 상기 소자에 전기적으로 접속된 범프(2)를 형성한다.
그 후, 도 55b에 도시한 바와 같이, 상기 웨이퍼(1)의 소자 형성면측을, 예를 들면 에폭시계 수지나 실리카 함유 수지 등의 액상 수지의 스핀 코팅에 의해, 상기 범프(2)를 매립하도록 밀봉재(3A)로 코팅한다(단계 STEP3). 이 밀봉재(3A)는, 100℃ 내지 130℃ 정도의 온도로 용융하는 것이 바람직하다. 또한, 이 밀봉재는 시트 형상의 수지를 접착함에 의해 형성할 수도 있다.
이 상태에서, 도 55c에 도시한 바와 같이, 웨이퍼(1)의 다이싱 라인 또는 칩 분할 라인을 따라, 다이아몬드 스크라이버, 다이아몬드 블레이드, 혹은 레이저 스크라이버등을 이용하여, 밀봉재(3A)를 절단하고, 또한 웨이퍼(1)'의 이면에 달하지 않은 깊이의 홈(4)을 형성, 소위 하프컷트 다이싱을 실시한다(단계 STEP4).
그 후, 도 55d에 도시한 바와 같이, 상기 밀봉재(3A) 상에 표면 보호 테이프(BSG 테이프 : 5)를 접착하고(단계 STEP5), 도 55e에 도시한 바와 같이, 지석(6)에 의해 웨이퍼(1)의 이면 연삭(단계 STEP6)을 행하여, 웨이퍼(1)의 박막화와 개개의 칩(1')으로의 분할을 동시에 행한다(선다이싱 공정).
연삭 종료 후, 도 55f에 도시한 바와 같이, 플랫 링(8)에 장착한 픽업 테이프(9)에, 개편화된 각 칩(1') 을 위치 결정하여 접착한 후, 표면 보호 테이프(5)를 박리한다. 이에 따라, 칩(1')이 표면 보호 테이프(5)로부터 픽업 테이프(9)로 전사된다(단계 STEP7).
이어서, 상기 플랫 링(8)을 픽업 장치의 고정 테이블에 장착하고, 픽업의 대상으로 되는 칩(1')에 픽업 툴이 대응하도록, 고정 테이블을 XY 방향으로 이동시킨다. 그 후, 각 칩(1')의 표면을 모니터하여, 개개의 칩(1')의 위치 검출, 및 양품/불량품을 판별하기 위한 마크 검출 등을 행한다.
그리고, 도 55g에 도시한 바와 같이, 픽업 장치의 백업 홀더(13)의 내부를 진공 상태로 하여, 픽업 테이프(9)를 백업 홀더(13)의 상면에 흡착하여 고정한다. 이 상태에서, 상승핀(11)이 부착되어 있는 핀 홀더(12)를 상승시켜서, 상승핀(11)을 백업 홀더(13)의 상면으로부터 돌출시킴에 따라, 픽업 테이프(9)를 개재한 상태로 칩을 이면측으로부터 화살표 방향으로 올려 칩(1')의 코너부를 픽업 테이프(9)로부터 박리한다. 그리고, 콜릿이라고 하는 흡착 툴로 칩(1')의 소자 형성면측을 흡착하여 박리함으로써 픽업한다(단계 STEP8). 이 때, 밀봉재(3A)는, 홈(4)에 대응하는 위치에서 당겨져 절단된다.
그 후, 도 55h에 도시한 바와 같이, 픽업한 칩(1')과 기판(배선 기판 : 14)과의 위치 결정을 행하고, 리플로우로에 넣어 범프(2)를 용융함으로써, 칩(1')의 범프(2)와 기판(14) 위에 형성된 패드 또는 범프를 플립 칩 접속으로 접합하여 실장함과 함께, 밀봉재(3A)를 용융시켜 칩(1')과 기판(14) 사이의 영역을 밀봉 수지(3)로 밀봉한다. 이에 따라, 플립 칩 접속에 의한 실장과 수지 밀봉이 동시에 행해진다(단계 STEP9).
상기한 바와 같은 제조 방법에 따르면, 범프(2)의 형성 후에 웨이퍼(1)의 주표면을 밀봉재(3A)로 코팅하기 때문에, 범프(2) 이외의 부분이 밀봉재로 매립되어, 외관상의 범프(2)의 돌기가 없어지므로, 이면 연삭 시의 웨이퍼(1)의 균열을 저감하여, 수율의 저하를 억제할 수 있다. 밀봉재(3A)를 액상 수지에 의한 스핀 코팅으로 형성한 경우에는, 범프의 높이와 무관하게 범프(2)에 의한 단차의 흡수가 가능해져, 볼 범프나 스터드 범프 등의 높이가 높은 범프를 이용할 수 있다. 한편, 시트 형상의 수지를 접착한 경우에도, 밀봉재로서의 수지를 붙인 후에, 표면 보호 테이프(5)를 접착함에 따라, 두개의 부재로 단차를 흡수하므로, 종래보다도 높은 범프까지 대응 가능해진다.
또한, 웨이퍼(1) 상에 밀봉 수지(밀봉재 : 3)를 형성하고, 이들이 일체가 된 상태에서 하프컷트 다이싱을 행하여, 웨이퍼(1)와 밀봉재(3A)를 동시에 절단하여 홈(4)을 형성하므로, 칩(1')과 밀봉재(3A)의 위치 편차가 발생하지 않는다. 이 결과, 밀봉재(3A)의 사이즈는 칩 사이즈와 거의 동일해져, 플립 칩 접속 시에 밀봉재(3A)가 칩 이면으로 올라오는 일이 없다. 따라서, 종래의 제조 방법에서 필요했던 테플론 시트 등이 불필요해져, 제조 비용의 삭감을 도모할 수 있다.
또한, 칩(1')과 밀봉재(3A)가 일체화한 상태에서 픽업을 행하므로, 밀봉재(3A)가 칩(1')의 보강 부재로서 기능하여, 얇은 칩(1')을 픽업할 때에 발생하는 칩(1')의 균열을 대폭 저감시킬 수 있다.
또한, 픽업한 칩(1')을 플립 칩 접속으로 기판(14)에 실장할 때에, 밀봉재(3A)를 용융시켜 실장과 밀봉을 동시에 행할 수 있으므로, 제조 공정의 간단화와 저비용화를 도모할 수 있다.
또한, 웨이퍼 상태에서 범프(2)를 형성하므로, 웨이퍼(1)를 개개의 칩(1')으로 개편화하고 나서 범프(2)를 형성하는 제조 방법에 비하여 제조 공정의 간단화와 저비용화를 도모할 수 있다.
[제28 실시예]
도 57a 내지 도 57i 및 도 58은 각각, 본 발명의 제28 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 도 57a 내지 도 57i는 각각 제조 공정을 순차 도시한 단면도, 도 58은 그 흐름도이다.
본 제28 실시예가 상술한 제27 실시예와 다른 것은, 도 53h에 도시한 공정(단계 STEP9)으로 칩(1')의 기판(14)에의 실장과 수지 밀봉을 동시에 행한 후, 도 57i에 도시한 바와 같이, 밀봉 수지(3)를 경화시키기 위해 애프터 큐어(화살표(15)로 나타냄)를 행하는 (단계 STEP10) 점에 있다.
다른 공정은, 제27 실시예와 마찬가지이므로, 동일 부분에 동일한 부호를 붙여 그 상세한 설명은 생략한다.
이러한 제조 방법이라도, 상기 제27 실시예와 실질적으로 마찬가지의 작용 효과를 얻을 수 있다.
[제29 실시예]
도 59a 내지 도 59i 및 도 60은 각각, 본 발명의 제29 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 도 59a 내지 도 59i는 각각 제조 공정을 순차 도시한 단면도, 도 60은 그 흐름도이다.
우선, 반도체 기판(웨이퍼)에 주지의 프로세스에 의해 다양한 소자를 형성한다(단계 STEP1).
이어서, 도 59a에 도시한 바와 같이, 소자 형성이 종료한 웨이퍼(1)의 주표면에 범프(2)를 형성한다(단계 STEP2). 여기서는, 스터드 범프를 형성하는 경우를 예로 들어 나타내고 있고, 모세관(10)을 이용하여 상기 소자에 전기적으로 접속된 범프(2)를 형성한다.
그 후, 도 59b에 도시한 바와 같이, 상기 웨이퍼(1)의 소자 형성면측을, 예를 들면 에폭시계 수지나 실리카 함유 수지 등의 액상 수지의 스핀 코팅에 의해, 상기 범프(2)를 매립하도록 밀봉재(3A)로 코팅한다(단계 STEP3). 이 밀봉재(3A)는, 100℃ 내지 130℃ 정도의 온도로 용융하는 것이 바람직하다. 또한, 이 밀봉재는 시트 형상의 수지를 접착함에 의해 형성할 수도 있다.
이 상태에서, 도 59c에 도시한 바와 같이, 웨이퍼(1)의 소자 형성면측으로부터 다이싱 라인 또는 칩 분할 라인을 따라, 다이아몬드 스크라이버, 다이아몬드 블레이드, 혹은 레이저 스크라이버등을 이용하여, 밀봉재(3A)를 절단하고, 또한 웨이퍼(1)'의 이면에 달하지 않은 깊이의 홈(4)을 형성, 소위 하프컷트 다이싱을 실시한다(단계 STEP4).
그 후, 도 59d에 도시한 바와 같이, 상기 밀봉재(3A) 상에 표면 보호 테이프(BSG 테이프 : 5)를 접착하고 (단계 STEP5), 도 59e에 도시한 바와 같이, 지석(6)에 의해 웨이퍼(1)의 이면 연삭(단계 STEP6)을 행하여, 웨이퍼(1)의 박막화와 개개의 칩(1')으로의 분할을 동시에 행한다(선다이싱 공정).
연삭 종료 후, 도 59f에 도시한 바와 같이, 플랫 링(8)에 장착한 자외선(UV)경화형의 픽업 테이프(9UV)에, 개편화된 각 칩(1')의 이면을 위치 결정하여 접착한 후, 표면 보호 테이프(5)를 박리한다. 이에 따라, 칩(1')이 표면 보호 테이프(5)로부터 픽업 테이프(9UV)로 전사된다(단계 STEP7).
그 후, 도 59g에 도시한 바와 같이, 상기 픽업 테이프(9UV)에 자외선을 조사(단계 STEP8)하여 경화시킴에 따라 점착력을 저하시킨다.
이어서, 상기 플랫 링(8)을 픽업 장치의 고정 테이블에 장착하고, 픽업의 대상으로 되는 칩(1')에 픽업 툴이 대응하도록, 고정 테이블을 XY 방향으로 이동시킨다. 그 후, 각 칩(1')의 표면을 모니터하여, 개개의 칩(1')의 위치 검출, 및 양품/불량품을 판별하기 위한 마크 검출 등을 행한다.
그리고, 도 59h에 도시한 바와 같이, 픽업 장치의 백업 홀더(13)의 내부를 진공 상태로 하여, 픽업 테이프(9UV)를 백업 홀더(13)의 상면에 흡착하여 고정한다. 이 상태에서, 상승핀(11)이 부착되어 있는 핀 홀더(12)를 상승시켜서, 상승핀(11)을 백업 홀더(13)의 상면으로부터 돌출시킴에 따라, 픽업 테이프(9UV)를 개재한 상태로 칩을 이면측으로부터 화살표 방향으로 올려 칩(1')의 코너부를 픽업 테이프(9UV)로부터 박리한다. 그리고, 콜릿이라고 하는 흡착 툴로 칩(1')의 소자 형성면측을 흡착하여 박리함으로써 픽업한다(단계 STEP9). 이 때, 밀봉재(3A)는 홈(4)에 대응하는 위치에서 당겨져 절단된다.
그 후, 도 59i에 도시한 바와 같이, 픽업한 칩(1')과 기판(배선 기판 : 14)과의 위치 결정을 행하고, 리플로우로에 넣어 범프(2)를 용융함으로써, 칩(1')의 범프(2)와 기판(14) 위에 형성된 패드 또는 범프를 플립 칩 접속으로 접합하여 실장함과 함께, 밀봉재(3A)를 용융시켜 칩(1')과 기판(14) 사이의 영역을 밀봉 수지(3)로 밀봉한다. 이에 따라, 플립 칩 접속에 의한 실장과 수지 밀봉이 동시에 행해진다(단계 STEP10).
상기한 바와 같은 제조 방법에 따르면, 범프(2)의 형성 후에 웨이퍼(1)의 주표면을 밀봉재(3A)로 코팅하기 때문에, 범프(2) 이외의 부분이 밀봉재로 매립되어, 외관상의 범프(2)의 돌기가 없어지므로, 이면 연삭 시의 웨이퍼(1)의 균열을 저감하여, 수율의 저하를 억제할 수 있다. 밀봉재(3A)를 액상 수지에 의한 스핀 코팅으로 형성한 경우에는, 범프의 높이와 무관하게 범프(2)에 의한 단차의 흡수가 가능해져, 볼 범프나 스터드 범프 등의 높이가 높은 범프를 이용할 수 있다. 한편, 시트 형상의 수지를 접착한 경우에도, 밀봉재로서의 수지를 붙인 후에, 표면 보호 테이프(5)를 접착함에 따라, 두개의 부재로 단차를 흡수하므로, 종래보다도 높은 범프까지 대응 가능해진다.
또한, 웨이퍼(1) 상에 밀봉재(3A)를 형성하고, 이들이 일체가 된 상태에서 하프컷트 다이싱을 행하고, 웨이퍼(1)와 밀봉재(3A)를 동시에 절단하여 홈(4)을 형성하므로, 칩(1')과 밀봉재(3A)의 위치 편차가 발생하지 않는다. 이 결과, 밀봉재(3A)의 사이즈는 칩 사이즈와 거의 동일해져, 플립 칩 접속 시에 밀봉재(3A)가 칩 이면으로 올라오는 일이 없다. 따라서, 종래의 제조 방법에서 필요했던 테플론 시트 등이 불필요해져, 제조 비용의 삭감을 도모할 수 있다.
또한, 칩(1')과 밀봉재(3A)가 일체화한 상태에서 픽업을 행하므로, 밀봉재(3A)가 칩(1')의 보강 부재로서 기능하여, 얇은 칩(1')을 픽업할 때에 발생하는 칩(1')의 균열을 대폭 저감시킬 수 있다.
또한, 픽업한 칩(1')을 플립 칩 접속으로 기판(14)에 실장할 때에, 밀봉재(3A)를 용융시켜 실장과 밀봉을 동시에 행할 수 있으므로, 제조 공정의 간단화와 저비용화를 도모할 수 있다.
또한, 픽업 테이프(9UV)에 자외선을 조사하여 경화시킴에 따라 점착력을 저하시키므로, 픽업을 용이화할 수 있다.
또한, 웨이퍼 상태에서 범프(2)를 형성하므로, 웨이퍼(1)를 개개의 칩(1')으로 개편화하고 나서 범프(2)를 형성하는 제조 방법에 비하여 제조 공정의 간단화와 저비용화를 도모할 수 있다.
[제30 실시예]
도 61a 내지 도 61j 및 도 62는 각각, 본 발명의 제30 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기 위한 것으로, 도 61a 내지 도 61j는 각각 제조 공정을 순차 도시한 단면도, 도 62는 그 흐름도이다.
본 제30 실시예가 상술한 제29 실시예와 다른 것은, 도 61i에 도시한 공정(단계 STEP10)으로 칩(1')의 기판(14)에의 실장과 수지 밀봉을 동시에 행한 후, 도 61j에 도시한 바와 같이, 밀봉 수지(3)를 경화시키기 위해 애프터 큐어(화살표(15)로 나타냄)를 행하는 (단계 STEP11) 점에 있다.
다른 공정은, 제29 실시예와 마찬가지이므로, 동일 부분에 동일한 부호를 붙여 그 상세한 설명은 생략한다.
이러한 제조 방법이라도, 상기 제29 실시예와 실질적으로 마찬가지의 작용효과를 얻을 수 있다.
이상 제1 내지 제30 실시예를 이용하여 본 발명의 설명을 행했지만, 본 발명은 상기 각 실시예에 한정되는 것이 아니고, 실시 단계에서는 그 요지를 일탈하지 않은 범위에서 다양하게 변형하는 것이 가능하다.
이하, 본 발명의 다양한 변형예에 대하여 설명한다.
[변형예1]
상기 각 실시예에서의 표면 보호 테이프(5)에 자외선 경화형의 것을 이용하여, 웨이퍼의 이면 연삭 공정 후에, 표면 보호 테이프(5)에 자외선을 조사하고 점착력을 저하시키도록 해도 된다.
[변형예2]
상기 각 실시예에서의 이면 연삭(BSG) 공정에서는, 웨이퍼(1)를 고정하는 척 테이블과 연삭용 지석을 회전시키고, 지석을 강하시키면서 웨이퍼(1)의 이면을 깎는 인피드 연삭이라고 하는 방법이나, 웨이퍼(1)와 지석(6)을 회전시키면서 깎는 스루피드 연삭 또는 크립피드 연삭이라고 하는 방법을 이용할 수 있다. 이 때, 웨이퍼(1)의 이면을 홈(4)에 달할 때까지 깎으면, 웨이퍼는 개개의 칩(1')으로 분할되지만, 웨이퍼(1)가 개개의 칩(1')으로 분할된 후에도 연삭(및 연마)을 계속하여, 적어도 5㎛ 이상 연삭 및 연마함으로써, 하프컷트 다이싱에 의해 형성된 홈(4)의 측벽면과 연삭 및 연마에 의해 형성된 면이 교차하는 부분에 치핑이 발생해도, 이 영역을 연삭 및 연마에 의해 제거할 수 있다. 연삭 및 연마하는 량을 증가시키면, 보다 큰 치핑을 제거할 수 있지만, 이 연삭 및 연마량은 웨이퍼(1)의 두께나 완성시의 칩(1')의 두께 등 필요에 따라 설정하면 된다. 이에 따라, 칩(1')의 완성 시의 두께는, 예를 들면 30∼50㎛까지 박막화가 가능해진다.
또한, 상기 웨이퍼(1)의 이면을, 홈(4)에 달할 때까지 깎아 개개의 칩(1')으로 분할할 때, 1 종류의 지립 직경의 연삭 지석을 이용해도 무방하지만, 연삭 시간의 단축과 치핑의 발생의 방지와의 양방을 고려하면, 다음과 같이 적어도 2 종류의 지립 직경의 연삭 지석을 이용하여 2 단계, 혹은 그 이상으로 행하는 것이 바람직하다. 즉, 우선 #360 (주요한 지립 직경이 40∼60㎛) 정도의 지립 직경이 큰 연삭 지석에 의해 연삭 및 연마한 후, #2000(주요한 지립 직경이 4∼6㎛) 정도의 지립 직경이 작은 연삭 지석에 의해 연삭 및 연마하여 개개의 칩(1')으로 분리하면, 웨이퍼]를 개개의 칩(1')으로 분리하기까지의 시간 단축을 도모할 수 있고, 또한 최종적으로 분리할 때에는 지립 직경이 작은 연삭 지석을 이용하므로 치핑의 발생도 저감시킬 수 있다.
[변형예3]
상기 각 실시예에서의 칩(1')의 기판(14)에의 플립 칩 접속 시에, 초음파를 인가해도 된다. 이에 따라, 보다 강고하게 접합할 수 있다.
[변형예4]
상기 각 실시예에서의 칩(1')의 기판(14)에의 실장 공정은, 금속 고상 확산 접합, 금속 액상 확산 접합, 및 접촉 접합 등을 이용할 수 있다. 상기 금속 고상 확산 접합으로는, 예를 들면 범프에 Au/Au나 Au/Cu를 이용하는 초음파 열압착을 이용할 수 있다. 초음파 열압착은, 고속 또한 저온 접합이 가능하고, 언더필레스가필요한 디바이스에 대응할 수 있다.
또한, 상기 금속 액상 확산 접합으로는, 예를 들면 범프에 땜납/땜납을 이용하는 C4 접속(Controlled Co1lapse Chip Connection)를 이용할 수 있다. C4 접속은, 접합 신뢰성이 높아, 표면 실장 기술(SMT : Surface Mount Techno1ogy) 동일 프로세스를 실현할 수 있다.
또한, 상기 접촉 접합으로는, Au/Sn-Ag, Au/Sn, Au/Bi를 이용한 일괄 밀봉 접속이나, Cu/Sn-Bi를 이용한 압접 접합을 이용할 수 있다. 압접 접합은, 저온 프로세스이고, 유리 기판에의 실장에도 대응할 수 있고, 협피치화가 가능하다.
이상 설명한 바와 같이, 본 발명의 하나의 측면에 따르면, 웨이퍼의 균열에 의한 제조 수율의 저하를 억제할 수 있는 반도체 장치의 제조 방법이 얻어진다.
또한, 땜납 범프와 같은 높은 범프를 사용하는 칩이라도 웨이퍼를 얇게 할 수 있는 반도체 장치의 제조 방법을 얻을 수 있다.
또한, 기판의 밀봉 수지의 접착과, 기판(밀봉 수지 부착)과 칩의 접착 위치 편차를 작게 하여 실장 정밀도를 향상할 수 있는 반도체 장치의 제조 방법을 얻을 수 있다.
또한, 플립 칩 접속 시에 칩 이면을 코팅하기 위한 테플론 시트 등이 불필요하게 하여 저비용화를 도모할 수 있는 반도체 장치의 제조 방법이 얻어진다.
또한, 제조 공정의 간단화와 저비용화를 도모할 수 있는 반도체 장치의 제조 방법이 얻어진다.
당 분야의 업자라면 부가적인 장점 및 변경들이 용이하게 생성될 수 있다. 따라서, 광의의 관점에서의 본 발명은 본 명세서에 예시되고 기술된 상세한 설명 및 대표 실시예들에 한정되는 것은 아니다. 따라서, 첨부된 청구범위들 및 그 등가물들에 의해 정의된 바와 같은 일반적인 발명적 개념의 정신 또는 범위로부터 벗어나지 않고 다양한 변경들이 생성될 수 있다.
본 발명에 따르면, 범프의 형성 후에 웨이퍼의 주표면을 밀봉재로 코팅하기 때문에, 범프 이외의 부분이 밀봉재로 매립되어, 외관상의 범프의 돌기가 없어지므로, 이면 연삭 시의 웨이퍼의 균열을 저감시켜, 수율의 저하를 억제할 수 있다. 종래에는, 볼 범프나 스터드 범프 등의 높이가 높은 범프에 있어서는, 이면 연삭용의 표면 보호 테이프로는 범프의 돌기에 의한 단차를 흡수할 수 없어서, 웨이퍼가 깨질 우려가 있었다. 그러나, 밀봉재를 액상 수지에 의한 스핀 코팅으로 형성한 경우에는, 범프의 높이와 무관하게 범프에 의한 단차의 흡수가 가능해져, 볼 범프나 스터드 범프 등의 높이가 높은 범프를 이용할 수 있다. 한편, 시트 형상의 수지를 접착한 경우에도, 밀봉재로서의 수지를 붙인 후에, 표면 보호 테이프를 접착함에 따라, 두개의 부재로 단차를 흡수하므로, 종래보다도 높은 범프까지 대응 가능해진다.
또한, 칩과 밀봉재가 일체화한 상태에서 픽업을 행하므로, 밀봉재가 칩의 보강 부재로서 기능하여, 얇은 칩을 픽업할 때에 발생하는 칩의 균열을 대폭 저감시킬 수 있다.
또한, 픽업한 칩을 플립 칩 접속으로 기판)에 실장할 때에, 밀봉재를 용융시켜 실장과 밀봉을 동시에 행할 수 있으므로, 제조 공정의 간단화와 저비용화를 도모할 수 있다.
또한, 픽업 시에 웨이퍼의 소자 형성면에 형성한 밀봉재를 홈 상에서 절단하므로, 밀봉재의 사이즈는 칩 사이즈와 거의 동일하게 되어, 칩과 밀봉재의 위치 편차를 작게 하여 플립 칩 접속 시에 밀봉재가 칩 이면으로 올라오는 것을 억제할 수 있다. 따라서, 종래의 제조 방법에서 필요했던 테플론 시트 등이 불필요해져, 제조 비용의 삭감을 도모할 수 있다.
또한, 웨이퍼 상태에서 범프를 형성하므로, 웨이퍼를 개개의 칩으로 개편화하고 나서 범프를 형성하는 제조 방법에 비하여 제조 공정의 간단화와 저비용화를 도모할 수 있다.

Claims (36)

  1. 소자가 형성된 웨이퍼의 주표면에, 상기 소자에 전기적으로 접속된 범프를 형성하는 단계,
    상기 웨이퍼의 다이싱 라인 또는 칩 분할 라인을 따라, 상기 웨이퍼의 주표면측으로부터 이면에 달하지 않은 깊이의 홈을 형성하는 단계,
    상기 웨이퍼의 범프 형성면측을 밀봉재로 피복하는 단계,
    상기 웨이퍼의 이면 연삭을 행하여, 웨이퍼의 박막화와 개개의 칩으로의 분리를 동시에 행하는 단계,
    상기 이면 연삭에 의해 개편화된 칩을 픽업하는 단계, 및
    가열하여, 픽업한 칩의 범프를 용융시켜 기판에 접합하여 실장하고, 또한 동시에 상기 밀봉재를 용융시켜 밀봉하는 단계
    를 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 범프는 볼 범프인 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 범프는 스터드 범프인 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 밀봉재는 액상 수지를 이용한 스핀 코팅법으로 형성되는 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 밀봉재는 시트 형상의 수지를 접착함에 의해 형성되는 반도체 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 웨이퍼의 이면 연삭을 행하기 전에, 상기 웨이퍼의 범프 형성면을 피복하는 상기 밀봉재 위에, 표면 보호 테이프를 접착하는 단계를 더 포함하는 반도체 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 웨이퍼의 이면 연삭을 행하기 전에, 상기 웨이퍼의 범프 형성면을 피복하는 상기 밀봉재 위에, 자외선 경화형의 표면 보호 테이프를 접착하고, 상기 웨이퍼의 이면 연삭을 행한 후에, 상기 표면 보호 테이프에 자외선을 조사하여 점착력을 저하시키는 단계를 더 포함하는 반도체 장치의 제조 방법.
  8. 제1항에 있어서,
    상기 픽업하는 단계 전에, 개편화된 각 칩의 이면에 픽업 테이프를 접착하는 단계를 더 포함하는 반도체 장치의 제조 방법.
  9. 제1항에 있어서,
    상기 픽업하는 단계 전에, 개편화된 각 칩의 이면에 자외선 경화형의 픽업 테이프를 접착하는 단계, 및 상기 픽업 테이프에 자외선을 조사하여 점착력을 저하시키는 단계를 더 포함하는 반도체 장치의 제조 방법.
  10. 제1항에 있어서,
    픽업한 칩의 상기 범프를 기판에 접합하여 실장하고, 또한 동시에 상기 밀봉재를 용융시켜 밀봉하는 단계는, 플립 칩 접속에 의해 행해지는 반도체 장치의 제조 방법.
  11. 제10항에 있어서,
    상기 플립 칩 접속에서, 상기 범프의 기판에의 접합은, 초음파를 인가한 상태에서 행해지는 반도체 장치의 제조 방법.
  12. 제1항에 있어서,
    픽업한 칩의 상기 범프를 기판에 접합하여 실장하고, 또한 동시에 상기 밀봉재를 용융시켜 밀봉한 후에, 애프터 큐어하는 단계를 더 포함하는 반도체 장치의제조 방법.
  13. 소자가 형성된 웨이퍼의 다이싱 라인 또는 칩 분할 라인을 따라, 상기 웨이퍼의 주표면측으로부터 이면에 달하지 않은 깊이의 홈을 형성하는 단계,
    상기 웨이퍼의 주표면에, 상기 소자에 전기적으로 접속된 범프를 형성하는 단계,
    상기 웨이퍼의 범프 형성면측을 밀봉재로 피복하는 단계,
    상기 웨이퍼의 이면 연삭을 행하여, 웨이퍼의 박막화와 개개의 칩으로의 분리를 동시에 행하는 단계,
    상기 이면 연삭에 의해 개편화된 칩을 픽업하는 단계, 및
    가열하여, 픽업한 칩의 범프를 용융시켜 기판에 접합하여 실장하고, 또한 동시에 상기 밀봉재를 용융시켜 밀봉하는 단계
    를 포함하는 반도체 장치의 제조 방법.
  14. 제13항에 있어서,
    상기 범프는 볼 범프인 반도체 장치의 제조 방법.
  15. 제13항에 있어서,
    상기 범프는 스터드 범프인 반도체 장치의 제조 방법.
  16. 제13항에 있어서,
    상기 밀봉재는, 액상 수지를 이용한 스핀 코팅법으로 형성되는 반도체 장치의 제조 방법.
  17. 제13항에 있어서,
    상기 밀봉재는, 시트 형상의 수지를 접착함에 의해 형성되는 반도체 장치의 제조 방법.
  18. 제13항에 있어서,
    상기 웨이퍼의 이면 연삭을 행하기 전에, 상기 웨이퍼의 범프 형성면을 피복하는 상기 밀봉재 위에, 표면 보호 테이프를 접착하는 단계를 더 포함하는 반도체 장치의 제조 방법.
  19. 제13항에 있어서,
    상기 웨이퍼의 이면 연삭을 행하기 전에, 상기 웨이퍼의 범프 형성면을 피복하는 상기 밀봉재 위에, 자외선 경화형의 표면 보호 테이프를 접착하고, 상기 웨이퍼의 이면 연삭을 행한 후에, 상기 표면 보호 테이프에 자외선을 조사하여 점착력을 저하시키는 단계를 더 포함하는 반도체 장치의 제조 방법.
  20. 제13항에 있어서,
    상기 픽업하는 단계 전에, 개편화된 각 칩의 이면에 픽업 테이프를 접착하는 단계를 더 포함하는 반도체 장치의 제조 방법.
  21. 제13항에 있어서,
    상기 픽업하는 단계 전에, 개편화된 각 칩의 이면에 자외선 경화형의 픽업 테이프를 접착하는 단계, 및 상기 픽업 테이프에 자외선을 조사하여 점착력을 저하시키는 단계를 더 포함하는 반도체 장치의 제조 방법.
  22. 제13항에 있어서,
    픽업한 칩의 상기 범프를 기판에 접합하여 실장하고, 또한 동시에 상기 밀봉재를 용융시켜 밀봉하는 단계는, 플립 칩 접속에 의해 행해지는 반도체 장치의 제조 방법.
  23. 제22항에 있어서,
    상기 플립 칩 접속에서, 상기 범프의 기판에의 접합은, 초음파를 인가한 상태에서 행해지는 반도체 장치의 제조 방법.
  24. 제13항에 있어서,
    픽업한 칩의 상기 범프를 기판에 접합하여 실장하고, 또한 동시에 상기 밀봉재를 용융시켜 밀봉한 후에, 애프터 큐어하는 단계를 더 포함하는 반도체 장치의제조 방법.
  25. 소자가 형성된 웨이퍼의 주표면에, 상기 소자에 전기적으로 접속된 범프를 형성하는 단계,
    상기 웨이퍼의 범프 형성면측을 밀봉재로 피복하는 단계,
    상기 웨이퍼의 다이싱 라인 또는 칩 분할 라인을 따라, 상기 밀봉재를 절단하고 또한 상기 웨이퍼의 이면에 달하지 않은 깊이의 홈을 형성하는 단계,
    상기 웨이퍼의 이면 연삭을 행하여, 웨이퍼의 박막화와 개개의 칩으로의 분리를 동시에 행하는 단계,
    상기 이면 연삭에 의해 개편화된 칩을 픽업하는 단계, 및
    가열하여, 픽업한 칩의 범프를 용융시켜 기판에 접합하여 실장하고, 또한 동시에 상기 밀봉재를 용융시켜 밀봉하는 단계
    를 포함하는 반도체 장치의 제조 방법.
  26. 제25항에 있어서,
    상기 범프는 볼 범프인 반도체 장치의 제조 방법.
  27. 제25항에 있어서,
    상기 범프는 스터드 범프인 반도체 장치의 제조 방법.
  28. 제25항에 있어서,
    상기 밀봉재는, 액상 수지를 이용한 스핀 코팅법에 의해 형성되는 반도체 장치의 제조 방법.
  29. 제25항에 있어서,
    상기 밀봉재는, 시트 형상의 수지를 접착함에 의해 형성되는 반도체 장치의 제조 방법.
  30. 제25항에 있어서,
    상기 웨이퍼의 이면 연삭을 행하기 전에, 상기 웨이퍼의 범프 형성면을 피복하는 상기 밀봉재 위에, 표면 보호 테이프를 접착하는 단계를 더 포함하는 반도체 장치의 제조 방법.
  31. 제25항에 있어서,
    상기 웨이퍼의 이면 연삭을 행하기 전에, 상기 웨이퍼의 범프 형성면을 피복하는 상기 밀봉재 위에, 자외선 경화형의 표면 보호 테이프를 접착하고, 상기 웨이퍼의 이면 연삭을 행한 후에, 상기 표면 보호 테이프에 자외선을 조사하여 점착력을 저하시키는 단계를 더 포함하는 반도체 장치의 제조 방법.
  32. 제25항에 있어서,
    상기 픽업하는 단계 전에, 개편화된 각 칩의 이면에 픽업 테이프를 접착하는 단계를 더 포함하는 반도체 장치의 제조 방법.
  33. 제25항에 있어서,
    상기 픽업하는 단계 전에, 개편화된 각 칩의 이면에 자외선 경화형의 픽업 테이프를 접착하는 단계, 및 상기 픽업 테이프에 자외선을 조사하여 점착력을 저하시키는 단계를 더 포함하는 반도체 장치의 제조 방법.
  34. 제25항에 있어서,
    픽업한 칩의 상기 범프를 기판에 접합하여 실장하고, 또한 동시에 상기 밀봉재를 용융시켜 밀봉하는 단계는, 플립 칩 접속에 의해 행해지는 반도체 장치의 제조 방법.
  35. 제34항에 있어서,
    상기 플립 칩 접속에서, 상기 범프의 기판에의 접합은, 초음파를 인가한 상태에서 행해지는 반도체 장치의 제조 방법.
  36. 제25항에 있어서,
    픽업한 칩의 상기 범프를 기판에 접합하여 실장하고, 또한 동시에 상기 밀봉재를 용융시켜 밀봉한 후에, 애프터 큐어하는 단계를 더 포함하는 반도체 장치의제조 방법.
KR10-2002-0038237A 2001-07-04 2002-07-03 밀봉재를 이용하여 픽업시의 칩의 보강을 행하는 반도체장치의 제조 방법 KR100481658B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00203647 2001-07-04
JP2001203647A JP4330821B2 (ja) 2001-07-04 2001-07-04 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20030004132A true KR20030004132A (ko) 2003-01-14
KR100481658B1 KR100481658B1 (ko) 2005-04-08

Family

ID=19040245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0038237A KR100481658B1 (ko) 2001-07-04 2002-07-03 밀봉재를 이용하여 픽업시의 칩의 보강을 행하는 반도체장치의 제조 방법

Country Status (4)

Country Link
US (1) US6777313B2 (ko)
JP (1) JP4330821B2 (ko)
KR (1) KR100481658B1 (ko)
TW (1) TW546813B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113454758A (zh) * 2019-02-25 2021-09-28 三菱电机株式会社 半导体元件的制造方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794751B2 (en) * 2001-06-29 2004-09-21 Intel Corporation Multi-purpose planarizing/back-grind/pre-underfill arrangements for bumped wafers and dies
US6649445B1 (en) * 2002-09-11 2003-11-18 Motorola, Inc. Wafer coating and singulation method
US8026126B2 (en) * 2002-11-27 2011-09-27 Asm Assembly Automation Ltd Apparatus and method for thin die detachment
JP4599075B2 (ja) * 2003-03-26 2010-12-15 株式会社東芝 半導体製造装置及び半導体装置の製造方法
SG116533A1 (en) * 2003-03-26 2005-11-28 Toshiba Kk Semiconductor manufacturing apparatus and method of manufacturing semiconductor device.
JP2004311576A (ja) 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
JP2004335916A (ja) * 2003-05-12 2004-11-25 Toshiba Corp 半導体装置の製造方法
JP4342832B2 (ja) * 2003-05-16 2009-10-14 株式会社東芝 半導体装置およびその製造方法
JP2005019667A (ja) * 2003-06-26 2005-01-20 Disco Abrasive Syst Ltd レーザ光線を利用した半導体ウエーハの分割方法
JP4406300B2 (ja) 2004-02-13 2010-01-27 株式会社東芝 半導体装置及びその製造方法
JP4515129B2 (ja) * 2004-03-26 2010-07-28 シャープ株式会社 半導体装置の製造方法
KR100574983B1 (ko) 2004-07-06 2006-05-02 삼성전자주식회사 반도체소자 제조를 위한 반도체웨이퍼 처리방법
US20060019468A1 (en) 2004-07-21 2006-01-26 Beatty John J Method of manufacturing a plurality of electronic assemblies
US8124455B2 (en) * 2005-04-02 2012-02-28 Stats Chippac Ltd. Wafer strength reinforcement system for ultra thin wafer thinning
JP2007266191A (ja) * 2006-03-28 2007-10-11 Nec Electronics Corp ウェハ処理方法
JP5151104B2 (ja) * 2006-09-22 2013-02-27 パナソニック株式会社 電子部品の製造方法
JP2008305833A (ja) * 2007-06-05 2008-12-18 Disco Abrasive Syst Ltd ウェーハの加工方法
JP5032231B2 (ja) * 2007-07-23 2012-09-26 リンテック株式会社 半導体装置の製造方法
MY151354A (en) * 2007-10-09 2014-05-15 Hitachi Chemical Co Ltd Method for producing semiconductor chip with adhesive film, adhesive film for semiconductor used in the method, and method for producing semiconductor device
EP2200074A4 (en) * 2007-10-09 2011-12-07 Hitachi Chemical Co Ltd METHOD FOR MANUFACTURING SEMICONDUCTOR CHIP WITH ADHESIVE FILM, SEMICONDUCTOR ADHESIVE FILM USED IN THE METHOD, AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD
JP5493311B2 (ja) * 2008-03-26 2014-05-14 日立化成株式会社 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法
JP5710098B2 (ja) * 2008-03-27 2015-04-30 日立化成株式会社 半導体装置の製造方法
US20100264566A1 (en) * 2009-03-17 2010-10-21 Suss Microtec Inc Rapid fabrication of a microelectronic temporary support for inorganic substrates
US8148239B2 (en) * 2009-12-23 2012-04-03 Intel Corporation Offset field grid for efficient wafer layout
US9064686B2 (en) 2010-04-15 2015-06-23 Suss Microtec Lithography, Gmbh Method and apparatus for temporary bonding of ultra thin wafers
JP5993845B2 (ja) 2010-06-08 2016-09-14 ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング 先ダイシング法を行う微細加工されたウェーハへの接着剤の被覆
JP2014511559A (ja) 2011-02-01 2014-05-15 ヘンケル コーポレイション プレカットされウェハに塗布されるアンダーフィル膜
KR101997293B1 (ko) 2011-02-01 2019-07-05 헨켈 아이피 앤드 홀딩 게엠베하 다이싱 테이프 상에 사전 절단 웨이퍼가 도포된 언더필 필름
KR101504461B1 (ko) * 2011-07-29 2015-03-24 헨켈 아이피 앤드 홀딩 게엠베하 반도체 웨이퍼를 개개의 반도체 다이로 개별화하는 방법
JP5810958B2 (ja) 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
JP5810957B2 (ja) 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
JP6030938B2 (ja) * 2012-12-07 2016-11-24 リンテック株式会社 シート貼付装置およびシート貼付方法
US9466585B1 (en) * 2015-03-21 2016-10-11 Nxp B.V. Reducing defects in wafer level chip scale package (WLCSP) devices
CN110010550B (zh) * 2019-04-18 2021-01-22 京东方科技集团股份有限公司 一种阵列基板制备方法及显示面板制备方法
KR102045187B1 (ko) 2019-06-26 2019-12-02 (주)인암 다용도 핸드 호이스트 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3007497B2 (ja) * 1992-11-11 2000-02-07 三菱電機株式会社 半導体集積回路装置、その製造方法、及びその実装方法
JPH07161764A (ja) 1993-12-03 1995-06-23 Toshiba Corp 樹脂封止型半導体装置およびその製造方法
US6294439B1 (en) 1997-07-23 2001-09-25 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6184109B1 (en) 1997-07-23 2001-02-06 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
JPH1140520A (ja) 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
US6063646A (en) * 1998-10-06 2000-05-16 Japan Rec Co., Ltd. Method for production of semiconductor package
JP4040819B2 (ja) 1999-02-03 2008-01-30 株式会社東芝 ウェーハの分割方法及び半導体装置の製造方法
JP2000294607A (ja) * 1999-04-08 2000-10-20 Hitachi Ltd 半導体装置の製造方法
JP3423245B2 (ja) 1999-04-09 2003-07-07 沖電気工業株式会社 半導体装置及びその実装方法
KR20000066816A (ko) * 1999-04-21 2000-11-15 최완균 적층 칩 패키지의 제조 방법
JP2001094005A (ja) * 1999-09-22 2001-04-06 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113454758A (zh) * 2019-02-25 2021-09-28 三菱电机株式会社 半导体元件的制造方法
CN113454758B (zh) * 2019-02-25 2024-04-26 三菱电机株式会社 半导体元件的制造方法

Also Published As

Publication number Publication date
KR100481658B1 (ko) 2005-04-08
TW546813B (en) 2003-08-11
US6777313B2 (en) 2004-08-17
JP4330821B2 (ja) 2009-09-16
JP2003017513A (ja) 2003-01-17
US20030017663A1 (en) 2003-01-23

Similar Documents

Publication Publication Date Title
KR100481658B1 (ko) 밀봉재를 이용하여 픽업시의 칩의 보강을 행하는 반도체장치의 제조 방법
KR100640112B1 (ko) 적층형 ｍｃｐ 및 그 제조 방법
KR100609806B1 (ko) 반도체 장치의 제조 방법
US8546244B2 (en) Method of manufacturing semiconductor device
US7291543B2 (en) Thin flip-chip method
US7071572B2 (en) Pre-back-grind and underfill layer for bumped wafers and dies
KR100468748B1 (ko) 프리컷 다이싱 테이프와 범용 다이싱 테이프를 웨이퍼에 마운팅할 수 있는 다이싱 테이프 부착 장비 및 이를포함하는 인라인 시스템
JP4848153B2 (ja) 半導体装置の製造方法
JP4757398B2 (ja) 半導体装置の製造方法
JP2003017513A5 (ko)
JP2009010178A (ja) ウェーハの加工方法
TWI445104B (zh) 半導體封裝結構及其製程
JP2005064362A (ja) 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法
JP2003060154A (ja) 半導体装置およびその製造方法
CN113270375A (zh) 半导体装置及其制造方法
US8652939B2 (en) Method and apparatus for die assembly
KR20140017544A (ko) 다이싱 테이프 상에 사전 절단 웨이퍼가 도포된 언더필 필름
KR100539271B1 (ko) 휨 방지 재질을 사용하는 반도체 칩의 다이 접착 방법
JP4778667B2 (ja) アンダーフィル用シート材、半導体チップのアンダーフィル方法および半導体チップの実装方法
JP7438973B2 (ja) 半導体装置の製造方法
US20110155297A1 (en) Method of applying an adhesive layer on thincut semiconductor chips of a semiconductor wafer
KR20140128714A (ko) 솔더범프와 웨이퍼의 결합력 강화방법
JP7402176B2 (ja) 半導体装置の製造方法
JP2001176896A (ja) 半導体装置の製造方法
JP2014053353A (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120302

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee