TW546813B - Manufacturing method of semiconductor device for die reinforcement during picking using sealing material - Google Patents

Manufacturing method of semiconductor device for die reinforcement during picking using sealing material Download PDF

Info

Publication number
TW546813B
TW546813B TW091114071A TW91114071A TW546813B TW 546813 B TW546813 B TW 546813B TW 091114071 A TW091114071 A TW 091114071A TW 91114071 A TW91114071 A TW 91114071A TW 546813 B TW546813 B TW 546813B
Authority
TW
Taiwan
Prior art keywords
wafer
manufacturing
sealing material
semiconductor device
bumps
Prior art date
Application number
TW091114071A
Other languages
English (en)
Inventor
Shinya Takyu
Mika Kiritani
Tetsuya Kurosawa
Terunari Takano
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW546813B publication Critical patent/TW546813B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

546813 A7 ______B7 五、發明説明(i ) 【發明敘述之參照】 本發明是以日本專利申請號N 〇 . 2 〇 Q 1 - (請先閲讀背面之注意事項再填寫本頁) 203647 (2〇〇1年7月4臼)作爲本發明之優先 權資料。 【發明之技術領域】 本發明是關於半導體之製造方法,尤其是將元件形成 兀成後之晶圓個片化成各個晶片,拾取各個晶片後予以安 裝之工程。 【先行技術】 以往,半導體裝置是利用例如第1圖之流程圖所示般 之製造工程所形成。首先,藉由眾知之工程在半導體基板 (晶圓)上形成元件(步驟1 )。接著,在形成有元件之 晶圓之主表面上,形成與上述元件電氣性連接的凸塊(步 驟2 )。在上述晶圓之背面貼上背面硏磨用之膠帶( 蛵濟部智慧財產局員工消費合作社印製 B S G膠帶)(步驟3 ),進行背面硏磨(B S G )使晶 圓予以薄膜化(步驟4 )。之後,在薄膜化後之晶圓的元 件形成面上貼上分塊膠帶(步驟5 ),藉由鑽石嵌入式車 刀或雷射嵌入式車刀等自背面側予以分塊(全切斷分塊) 而成爲個片化(步驟6 )。接著,使用稱爲彈性夾頭之吸 附工具拾取晶圓被個片化而所形成之晶片的背面(步驟7 ),將密封樹脂貼上於基板之後,於貼上該密封樹脂之基 板上貼上晶片(步驟8 ),執行覆晶接合及密封後予以安 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -4 - 546813 A7 B7 五、發明説明(3 ) 則有無法使晶圓變薄之問題。 (請先閲讀背面之注意事項再填寫本頁) 而且,因需要有將密封樹脂貼上於基板,和將基板( 具有密封樹脂)和晶片予以貼合之2個工程,故有由於位 置偏離而導致安裝精度下降之問題。 又,爲了防止密封樹脂攀沿至晶片背面而需要聚四氟 乙烯薄板等,故有製造成本變高之問題。 再者,將晶圓個片化成各個晶片後再形成凸塊之製造 方法,則有導致製造工程之複雜化,也提高製造成本之問 題。 【發明之簡單槪述】 經濟部智慧財產局K工消f合作社印製 依據本發明之一實施形態的半導體裝置之製造方法, 是包含有在形成有元件的晶圓主表面上形成與上述元件電 氣性連接的凸塊,沿著上述晶圓之分塊線或晶片分割線, 形成自上述晶圓主表面無穿透至背面之深度的溝,以密封 材料覆蓋上述晶圓之凸塊形成面側,進行上述晶圓之背面 硏磨,並同時進行晶圓之薄化和分離成各個晶片,拾取依 據上述背面硏磨而被個片化的晶片,和予以加熱,使所拾 取之晶片的凸塊予以溶解後,接合安裝於基板,並且同時 使上述密封材料溶解而予以密封。 依據本發明之另一實施形態的半導體裝置之製造方法 ,是包含有沿著形成有元件之晶圓的分塊線或晶片分割,線 ,形成自上述晶圓主表面無穿透至背面之深度的溝,在晶 圓主表面上形成與上述元件電氣性連接的凸塊,以密封材 ^氏張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) " -6 - 546813 A7 ----- -B7___ 五、發明説明(4 ) (請先閱讀背面之注意事項再填寫本頁) 料覆蓋上述晶圓之凸塊形成面側,進行上述晶圓之背面硏 ®,並同時進行晶圓之薄化和分離成各個晶片,拾取依據 上述背面硏磨而被個片化的晶片,和予以加熱,使所拾取 t晶片的凸塊予以溶解後,而接合安裝於基板,並且同時 使上述密封材料溶解而予以密封。 f衣據本發明之又一實施形態的半導體裝置之製造方法 ’胃包含有在晶圓主表面上形成與上述元件電氣性連接的 β i鬼,以密封材料覆蓋上述晶圓之凸塊形成面側,沿著形 $有* %件之晶圓的分塊線或晶片分割線,形成自上述晶圓 ΐ $面無穿透至背面之深度的溝,進行上述晶圓之背面硏 _,並同時進行晶圓之薄化和分離成各個晶片,拾取依據 ±述背面硏磨而被個片化的晶片,和予以加熱,使所拾取 之晶片的凸塊予以溶解後,而接合安裝於基板,並且同時 使上述密封材料溶解而予以密封。 【發明之實施態樣】 (第1實施態樣) 經濟部智慧財產局員工消費合作社印製 第3圖A至G和第4圖是各用以說明本發明之第1實 施態樣所涉及之半導體裝置之製造方法的圖示,第3圖A 至G是依次表示製造工程之剖面圖,第4圖爲其流程圖。 首先,藉由眾知之工程在半導體基板(晶圓)上形成 各種元件(步驟1 )。 接著,如第3圖A所示般,在元件形成完成的晶圓1 之主表面上形成凸塊2 (步驟2 )。在此,舉例表示形成 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -7- 546813 A7 B7 五、發明説明(5 ) 柱狀凸塊之情形,{吏用毛細管丄◦形成與上述元件電氣性 連接之凸塊2。 (請先閲讀背面之注意事項再填寫本頁) 之後,$口弟3圖B所示般,自晶圓丄之元件形成面側 沿著分塊線或是晶片分割線,使用鑽石劃線器、鑽石嵌入 型車刀或是雷射劃線器等,形成無到達背面之深度的溝4 ,即所謂的實施半切斷分塊(步驟3 )。 接者,如第3圖C所示,藉由例如環氧樹脂或含有矽 石之樹脂等的液狀樹脂之旋轉塗層,使上述凸塊2可以予 以掩埋地利用密封材料3 A塗層上述晶圓1之元件形成面 側(步驟4 )。該密封材料3 A是以1 〇 0 t至丄3 〇。〇 左右之溫度溶解爲最佳。再者,該密封材料亦可以藉由貼 上薄板狀之樹脂而形成。 之後,如弟3圖D所不般,在上述密封材料3 a上貼 上表面保護膠帶(B S G膠帶)5 (步驟5 ),如第3 E 圖所不般,藉由磨石6進行晶圓1之背面硏磨(步驟6 ) ,同時進行晶圓1之薄化和分割成各個晶片1,(事先分 塊)。 經濟部智慧財產局g(工消費合作社印製 硏磨完成後,將被個片化之晶片1 ’安裝至拾取裝置 之固定台,將固定台往XY方向移動使拾取工具可對應於 爲拾取對象之晶片1 ’ 。然後,如第3圖F所示般,以真 空吸取拾取裝置之後備座1 3之內部,使表面保護膠帶吸 附固定於後備座1 3之上面。在該狀態下,使安裝有上推 插銷1 1的插銷座1 2上昇,依據上推插銷1 1自後備座 1 3之上面突出,使晶片1 ’經由保護膠帶5從密封材料 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -8- 546813 A7 ___B7 五、發明説明(6 ) (請先閲讀背面之注意事項再填寫本頁) 3 A側向箭號方向上推,而使晶片1 ’之偶角部自表面保 叆膠帶5剝離。然後,依據利用被稱做彈性夾頭之吸附工 具吸取剝離晶片1 ’之背面側而予以拾取(步驟7 )。此 時,密封材料3 A是在對應於溝4上之位置上被扯掉而切 斷。 之後,如第3圖G所示般,執行拾取後之晶片1 ’和 基板(配線基板)1 4之定位,依據放入迴焊爐內溶解凸 塊2,以覆晶接合安裝形成在晶片1’之凸塊2和基板 1 4上之墊片或凸塊,同時,使密封材料3 A予以溶解而 以密封樹脂3密封晶片1 ’和基板1 4之間的區域。依此 ,问時進行晶片安裝至基板1 4和樹脂密封(步驟8 )。 經濟部智慧財產局員工消費合作社印製 若依據上述般之製造方法,因於凸塊2形成後以密封 材料3 A塗層晶圓1之主表面,使得凸塊2以外之部分被 密封材料掩埋,因於外觀上凸塊2之凸起消失,故可降低 背面硏磨時晶圓1之破裂,抑制良率下降。於以往,球型 凸塊或柱狀凸塊等之高度較高的凸塊,有背面硏磨用之表 面保護膠帶5無法吸收因凸塊凸起所引起之段差,而導致 晶圓1破裂之危險。但是,於以藉由液狀樹脂之旋轉塗層 而形成密封材料之時,可不依存凸塊之高度而吸收因凸塊 2所產生之段差,可使用如球狀凸塊或柱狀凸塊等之高度 的較高凸塊。另外,也於貼上薄板狀樹脂之時,於貼上作 爲密封材料之後,因依據貼上表面保護膠帶5,以2個構 件吸收段差,故可對應比以往還高之凸塊。 再者,因在將晶片1 ’和密封材料3 A —體化的狀態 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -9- 546813 Α7 Β7 7 五、發明説明( 下,進行拾取,故密封材料3Α可當作晶片工,之補強構 (請先閲讀背面之注意事項再填寫本頁) 件而動作,大幅度降低於拾取薄晶片i,賴生之晶片 1,之破裂。 而且,當以覆晶接合將所拾取的晶片i,安裝於基板 1 4時,目可以使密封材料3 A溶解而同時進行安裝和密 Θ,故可達到簡化製造工程和低成本化。 而且,因在溝4上切斷於拾取時形成在晶圓i之元件 形成面上的密封材料3 A,故密封材料3 A之尺寸幾乎與 晶片尺寸相等,可以縮小晶片!,與密封材料3A之位置 偏離,並抑制密封材料3 A於覆晶接合時攀沿至晶片背面 。依此,不需要以往之製造方法所需之聚四氟乙烯薄板等 ,可達到降低製造成本。 再者,因在晶圚狀態下形成凸塊2,故比起將晶圓工 個片化成各個晶片1 ’後才形成凸塊2之製造方法,可使 製造工程達到簡化和低成本化。 (第2實施態樣) 經齊部智慧財產局員工消費合作社印製 桌5圖A至Η和第6圖是各用以說明本發明之第2實 施態樣所涉及之半導體裝置之製造方法的圖示,第5圖Α 至Η是依次表示製造工程之剖面圖,第4圖爲其流程圖。 本第2實施態樣與上述第1實施態樣不同的是在第5 圖G所示之工程(步驟8 )中同時進行晶片1,安裝至基 板1 4和樹脂密封後,如第5圖Η所示般,爲了硬化密封 樹脂3,而執行後固化(以箭號1 5所示)(步驟9 )。 本紙張尺度適用中國國家標準(CNS ) A4規格(210XM7公釐) -10- 546813 A7 B7 五、發明説明(8 ) 其他工程因與第1實施形態相同,故相同部分賦予相 同符號,省略其詳細說明。 (請先閱讀背面之注意事項再填寫本頁) 即使於如此之製造方法,亦可以得到實質上與上述第 1實施形態相同之作用效果。 (第3實施態樣) 第7圖A至F和第8圖是各用以說明本發明之第3實 施態樣所涉及之半導體裝置之製造方法的圖示,第7圖a 至F是依次表示製造工程之剖面圖,第8圖爲其流程圖。 首先,藉由眾知之工程在半導體基板(晶圓)上形成 各種元件(步驟1 )。 接著,如第7圖A所示般,在元件形成完成的晶圓1 之主表面上形成凸塊2 (步驟2)。在此,舉例表示形成 柱狀凸塊之情形,使用毛細管1 〇形成與上述元件電氣性 連接之凸塊2。 經濟部智慧財產局8工消費合作社印製 之後,如第7圖B所示般,自晶圓1之元件形成面側 沿著分塊線或是晶片分割線,使用鑽石劃線器、鑽石嵌入 型車刀或是雷射劃線器等,形成無到達背面之深度的溝4 ,即所謂的實施半切斷分塊(步驟3 )。 接著,如第7圖C所示,依據在上述晶圓1之元件形 成面側上,貼上薄板狀之樹脂,以密封材料3 b旋轉塗層 使上述凸塊2可以予以掩埋(步驟4 )。該密封材料3 B 是由薄板狀之基材3 B - 1,和形成於該基材3 B 一丄之 表面上的例如壌氧樹脂或含有矽石之樹脂等的密封樹脂 本紙張尺度適用中國國家標準(CMS ) A4規格(210x 297公釐) -11 - 經濟部智慧財產局員工消費合作社印製 546813 A7 _____B7_ 五、發明説明(9 ) 3 B - 2所形成,上述密封樹脂層3 B - 2側是被黏著於 上述晶圓1之元件形成面。該密封樹脂層3 B - 2是以 1 0 0 °C至1 3 0 °C左右之溫度溶解爲最佳。 之後,如第7圖D所示般,藉由磨石6進行晶圓1.之 背面硏磨(步驟5 ),同時進行晶圓1之薄化和分割成各 個晶片1’ (事先分塊)。 硏磨完成後,將被個片化之晶片1 ’安裝至拾取裝置 之固定台,將固定台往XY方向移動使拾取工具可對應於 爲拾取對象之晶片1 ’ 。然後,如第7圖E所示般,在以 真空吸取拾取裝置之後備座1 3之內部的狀態下,使安裝 有上推插銷1 1的插銷座1 2上昇,依據上推插銷1 1自 後備座1 3之上面突出,使晶片1 ’從密封材料3 B側向 箭號方向上推,依據利用被稱做彈性夾頭之吸附工具吸取 剝離晶片1 ’之背面側而予以拾取(步驟6 )。此時,密 封樹脂層3 B - 2是自基材3 B - 1剝離,而殘存於晶片 1 ’之元件形成面側上。 之後,如第7圖F所示般,執行拾取後之晶片1 ’和 基板(配線基板)1 4之定位,依據放入迴焊爐內溶解凸 塊2,以覆晶接合安裝形成在晶片1 ’之凸塊2和基板 1 4上之墊片或凸塊,同時,使密封樹脂層3 B - 2予以 溶解而以密封樹脂3密封晶片1 ’和基板1 4之間的區域 。依此,同時進行藉由覆晶接合之安裝和樹脂密封(步驟 7 )。 若依據上述般之製造方法,因於凸塊2形成後以密封 本紙張尺度適用^國家標準(〇灿)六4規格(210><297公釐) ~ -12- ---------0------1T------#1 (請先閱讀背面之注意事項再填寫本頁) 546813 A7 B7 五、發明説明(10) (請先閲讀背面之注意事項再填寫本頁) 材料3 B塗層晶圓1之主表面,使得凸塊2以外之部分被 密封材料掩埋,因於外觀上凸塊2之凸起消失,故可降低 背面硏磨時晶圓1之破裂,抑制良率下降。 再者,因在將晶片1 ’和密封樹脂層3 B - 2 —體化 的狀態下,進行拾取,故密封樹脂層3 B - 2可當作晶片 1 ’之補強構件而動作,大幅度降低於拾取薄晶片1 ’時 所發生之晶片1 ’之破裂。 而且,當以覆晶接合將所拾取的晶片1 ’安裝於基板 1 4時,因可以使密封樹脂層3 B - 2溶解而同時進行安 裝和密封,故可達到簡化製造工程和低成本化。 而且,因在溝4上切斷於拾取時形成在晶圓1之元件 形成面上的密封樹脂層3 B,故密封樹脂層3 B - 2 3 A 之尺寸幾乎與晶片尺寸相等,可以縮小晶片1,與密封材 料之位置偏離,並抑制密封材料於覆晶接合時攀沿至晶片 背面。依此,不需要以往之製造方法所需之聚四氟乙烯薄 板等,可達到降低製造成本。 經濟部智葸財產局員工消費合作社印製 再者,因在晶圓狀態下形成凸塊2,故比起將晶圓1 個片化成各個晶片1 ’後才形成凸塊之製造方法,可使製 造工程達到簡化和低成本化。 (第4實施態樣) 第9圖A至G和第1〇圖是各用以說明本發明之第4 實施態樣所涉及之半導體裝置之製造方法的圖示,第9圖 A至G是依次表示製造工程之剖面圖,第1 〇圖爲其流程 本紙張尺度適用中.國國家標準(CNS ) A4規格(210X297公釐) -13- 546813 A7 _____ B7_____ 五、發明説明(Μ) 圖。 (請先閱讀背面之注意事項再填寫本頁) 本第4實施態樣與上述第3實施態樣不同的是在第9 圖F所不之工程(步驟7)中同時進行晶片1’安裝至基 板1 4和樹脂密封後,如第9圖G所示般,爲了硬化密封 樹脂3,而執行後固化(以箭號1 5所示)(步驟8 )。 其他工程因與第3實施形態相同,故相同部分賦予相 同符號,省略其詳細說明。 即使於如此之製造方法,亦可以得到實質上與上述第 3實施形態相同之作用效果。 (第5實施態樣) 第1 1圖Α至G和第1 2圖是各用以說明本發明之第 5實施態樣所涉及之半導體裝置之製造方法的圖示,第 1 1圖A至G是依次表示製造工程之剖面圖,第1 2圖爲 其流程圖。 首先,藉由眾知之工程在半導體基板(晶圓)上形成 各種元件(步驟1 )。 經濟部智慧財產局員工消費合作社印製 接著,如1 1圖A所示般,自晶圓1之元件形成面側 沿著分塊線或是晶片分割線,使用鑽石劃線器、鑽石嵌入 型車刀或是雷射劃線器等,形成無到達背面之深度的溝4 ,即所謂的實施半切斷分塊(步驟2 )。 之後,如第1 1圖B所示般,在元件形成完成的晶圓 1之主表面上形成凸塊2 (步驟3 )。在此,舉例表示形 成柱狀凸塊之情形,使用毛細管1 0形成與上述元件電氣 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -14- 546813 A7 B7 五、發明説明(12) 性連接之凸塊2。 (請先閱讀背面之注意事項再填寫本頁} 接者,如第1 1圖C所示,藉由例如環氧樹脂或含有 矽石之樹脂等的液狀樹脂之旋轉塗層,使上述凸塊2可以 予以掩埋地利用密封材料3 A塗層上述晶圓i之元件形成 面側(步驟4 )。該密封材料3 A是以1 〇 〇至丄3 〇 °C左右之溫度溶解爲最佳。再者,該密封材料亦可以藉由 貼上薄板狀之樹脂而形成。 之後,如第1 1圖0所示般,在晶圓1之元件形成面 側之密封材料3 A上貼上表面保護膠帶(B s G膠帶)5 (步驟5 ),如第1 1圖E所示般,藉由磨石6進行晶圓 1之背面硏磨(步驟6 ),同時進行晶圓χ之薄化和分割 成各個晶片1 ’ (事先分塊)。 經濟部智慧財產局員工消費合作社印製 硏磨完成後,將被個片化之晶片1 ’安裝至拾取裝置 之固定台,將固定台往X Y方向移動使拾取工具可對應於 爲拾取對象之晶片1’ 。然後,如第1 1圖F所示般,以 真空吸取拾取裝置之後備座1 3之內部,使表面保護膠帶 吸附固定於後備座1 3之上面。在該狀態下,使安裝有上 推插銷1 1的插銷座1 2上昇,依據上推插銷1 1自後備 座1 3之上面突出,使晶片1 ’經由保護膠帶5從密封材 料3 A側向箭號方向上推,而使晶片1 ’之偶角部自表面 保護膠帶.5剝離。然後,依據利用被稱做彈性夾頭之吸附 工具吸取剝離晶片1 ’之背面側而予以拾取(步驟7 )。 此時,密封材料3 A是在對應於溝4上之位置上被扯掉而 切斷。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -15- 546813 A7 __B7 五、發明説明(13) (請先閱讀^:面之注意事項再填寫本頁) 之後,如桌1 1圖G所不般,執行拾取後之晶片1 和基板(配線基板)1 4之定位,依據放入迴焊爐內溶解 凸塊2,以覆晶接合安裝形成在晶片1,之凸塊2和基板 1 4上之墊片或凸塊,同時,使密封材料3 a予以溶解而 以密封樹脂3密封晶片1 ’和基板1 4之間的區域。依此 ,同時進行藉由覆晶接合之安裝和樹脂密封(步驟8 )。 若依據上述般之製造方法,因於凸塊2形成後以密封 材料3 A塗層晶圓1之主表面,使得凸塊2以外之部分被 密封材料掩埋,因於外觀上凸塊2之凸起消失,故可降低 背面硏磨時晶圓1之破裂,抑制良率下降。於以藉由液狀 樹脂之旋轉塗層而形成密封材料之時,可不依存凸塊之高 度而吸收因凸塊2所產生之段差,可使用如球狀凸塊或柱 狀凸塊等之高度的較高凸塊。另外,也於貼上薄板狀樹脂 之時,於貼上作爲密封材料之後,因依據貼上表面保護膠 帶5,以2個構件吸收段差,故可對應比以往還高之凸塊 經濟部智慧財產局員工消費合作社印製 再者,因在將晶片1,和密封材料3 A —體化的狀態 下,進行拾取,故密封材料3 A可當作晶片1 ’之補強構 件而動作,大幅度降低於拾取薄晶片1,時所發生之晶片 1 ’之破裂。 而且,當以覆晶接合將所拾取的晶片1,安裝於基板 1 4時,因可以使密封材料3 A溶解而同時進行安裝和密 封,故可達到簡化製造工程和低成本化。 而且,因在溝4上切斷於拾取時形成在晶圓1之元件 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -16- 546813 A7 B7 五、發明説明(14) 形成面上的密封材料3 A,故密封材料3 A之尺寸幾乎與 晶片尺寸相等’可以縮小晶片1,與密封材料3 A之位置 (請先閲讀背面之注意事項再填寫本頁) 偏離’並抑制密封材料3 A於覆晶接合時攀沿至晶片背面 。依此’丨需要以往之製造方法所需之聚四截乙烯薄板等 ,可達到降低製造成本。 再者’因在晶圓狀態下形成凸塊2,故比起將晶圓i 個片化成各個晶片1,帛才形成凸塊2之製造方法,可使 製造工程達到簡化和低成本化。 (第6實施態樣) 第1 3圖A至Η和第χ 4圖是各用以說明本發明之第 6貫Μ _樣所涉及之半導體裝置之製造方法的圖示,第 1 3圖Α至Η是依次表示製造工程之剖面圖,第i 4圖爲 其流程圖。 經濟部智慧財產局員工消費合作社印製 本第6貫施態樣與上述第5實施態樣不同的是在第 1 3圖G所不之工程(步驟8)中同時進行晶片1’安裝 至基板1 4和樹脂密封後,如第χ 3圖η所示般,爲了硬 化密封樹脂3,而執行後固化(以箭號1 5所示)(步驟 9 ) 〇 其他工程因與第5實施形態相同,故相同部分賦予相 同符號,省略其詳細說明。 即使於如此之製造方法,亦可以得到實質上與上述第 5實施形態相同之作用效果。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ 297公釐) -17- 546813 A7 B7 五、發明説明(15) (第7實施態樣) (請先閱讀背面之注意事項再填寫本頁) 第15圖A至F和第16圖是各用以說明本發明之第 7實施態樣所涉及之半導體裝置之製造方法的圖示,第 1 5圖A至F是依次表示製造工程之剖面圖,第1.6圖爲 其流程圖。 首先,藉由眾知之工程在半導體基板(晶圓)上形成 各種元件(步驟1 )。 之後,如第1 5圖A所示般,自晶圓χ之元件形成面 側沿著分塊線或是晶片分割線,使用鑽石劃線器、鑽石嵌 入型車刀或是雷射劃線器等,形成無到達背面之深度的溝 4,即所謂的實施半切斷分塊(步驟2 )。 接著,如第1 5圖B所示般,在元件及溝4形成完成 的晶圓1之主表面上形成凸塊2 (步驟3 )。在此,舉例 表示形成柱狀凸塊之情形,使用毛細管1 〇形成與上述元 件電氣性連接之凸塊2。 經濟部智慧財4局員工消費合作社印製 接著,如第1 5圖C所示,依據在上述晶圓1之元件 形成面側上,貼上薄板狀之樹脂,以密封材料3 B旋轉塗 層使上述凸塊2可以予以掩埋(步驟4 )。該密封材料 3 B是由薄板狀之基材3 B — 1,和形成於該基材3 B -1之表面上的例如環氧樹脂或含有砂石之樹脂等的密封樹 脂層3 B - 2所形成,上述密封樹脂層3 B - 2側是被黏 著於上述晶圓1之元件形成面。該密封樹脂層3 b - 2是 以1 0 0 °C至1 3 0 t左右之溫度溶解爲最佳。 之後,如第1 5圖D所示般,藉由磨石6進行晶圓工 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 546813 A7 _______B7 五、發明説明(16) 之背面硏磨(步驟5 ),同時進行晶圓1之薄化和分割成 各個晶片1 ’ (事先分塊)。 (請先閲讀背面之注意事項再填寫本頁) 硏磨完成後,將被個片化之晶片1 ’安裝至拾取裝置 之固定台,將固定台往X γ方向移動使拾取工具可對應於 爲拾取對象之晶片1 ’ 。 然後,如第1 5圖E所示般,以真空吸取拾取裝置之 後備座1 .3之內部,密封材料3 B吸著固定於後備座1 3 之上面。於該狀態下,使安裝有上推插銷1 1的插銷座 1 2上昇,依據上推插銷1 1自後備座1 3之上面突出, 使晶片1 ’從密封材料3 B側向箭號方向上推,依據利用 被稱做彈性夾頭之吸附工具吸取剝離晶片1 ’之背面側而 予以拾取(步驟6 )。此時,密封樹脂層3 B - 2是自基 材3 B - 1剝離,而殘存於晶片1 ’之元件形成面側上。 經濟部智慧財產局員工消費合作社印製 之後,如第1 5圖F所示般,執行拾取後之晶片1 ’ 和基板(配線基板)1 4之定位,依據放入迴焊爐內溶解 凸塊2,以覆晶接合安裝形成在晶片1 ’之凸塊2和基板 1 4上之墊片或凸塊,同時,使密封樹脂層3 B — 2予以 溶解而以密封樹脂3密封晶片1 ’和基板1 4之間的區域 。依此,同時進行藉由覆晶接合之安裝和樹脂密封(步驟 7 ) ° 若依據上述般之製造方法,因於凸塊2形成後以密封 材料3 B塗層晶圓1之主表面,使得凸塊2以外之部分被 密封材料掩埋,因於外觀上凸塊2之凸起消失,故可降低 背面硏磨時晶圓1之破裂,抑制良率下降。 本紙張尺度適用中國國家標準(CNS ) A4規格(2〗〇Χ297公釐) -19- 546813 A7 B7 五、發明説明(17) (請先閲讀背面之注意事項再填寫本頁) 再者,因在將晶片1 ’和密封樹脂層3 B - 2 —體化 的狀態下,進行拾取,故密封樹脂層3 B - 2可當作晶片 1 ’之補強構件而動作,大幅度降低於拾取薄晶片1 ’時 所發生之晶片1 ’之破裂。 而且,當以覆晶接合將所拾取的晶片1 ’安裝於基板 1 4時,因可以使密封樹脂層3 B - 2溶解而同時進行安 裝和密封,故可達到簡化製造工程和低成本化。 而且,因在溝4上切斷於拾取時形成在晶圓1之元件 形成面上的密封樹脂層3 B,故密封樹脂層3 B - 2 3 A 之尺寸幾乎與晶片尺寸相等,可以縮小晶片1 ’與密封材 料之位置偏離,並抑制密封材料於覆晶接合時攀沿至晶片 背面。依此,不需要以往之製造方法所需之聚四氟乙烯薄 板等,可達到降低製造成本。 再者,因在晶圓狀態下形成凸塊2,故比起將晶圓1 個片化成各個晶片1 ’後才形成凸塊之製造方法,可使製 造工程達到簡化和低成本化。 經濟部智慧財產局貸工消費合作社印製 (第8實施態樣) 第1 7圖A至G和第1 8圖是各用以說明本發明之第 8實施態樣所涉及之半導體裝置之製造方法的圖示,第 17圖A至G是依次表示製造工程之剖面圖,第18圖爲 其流程圖。 本第8實施態樣與上述第7實施態樣不同的是在第 1 7圖F所示之工程(步驟7 )中同時進行晶片1 ’安裝 本紙張尺度適用中.國國家標準(CNS ) A4規格(210X 297公釐) -20- 546813 A7 B7 五、發明説明(18 ) 至基板1 4和樹脂密封後,如第1 7圖G所示般,爲了硬 化密封樹脂3,而執行後固化(以箭號1 5所示)(步驟 8 ) ° 其他工程因與第7實施形態相同,故相同部分賦予相 同符號,省略其詳細說明。 即使於如此之製造方法,亦可以得到實質上與上述第 7實施形態相同之作用效果。 (第9實施態樣) 第19圖A至Η和第20圖是各用以說明本發明之第 9實施態樣所涉及之半導體裝置之製造方法的圖示,第 1 9圖Α至Η是依次表示製造工程之剖面圖,第2 0圖爲 其流程圖。 首先,藉由眾知之工程在半導體基板(晶圓)上形成 各種元件(步驟1 )。 接著,如第1 9圖Α所示般,在元件形成完成的晶圓 1之主表面上形成凸塊2 (步驟2 )。在此,舉例表示形 成柱狀凸塊之情形,使用毛細管1 0形成與上述元件電氣 性連接之凸塊2。 之後,如1 9圖B所示般,自晶圓1之元件形成面側 沿著分塊線或是晶片分割線,使用鑽石劃線器、鑽石嵌入 型車刀或是雷射劃線器等,形成無到達背面之深度的溝4 ,即所謂的實施半切斷分塊(步驟3 ) ° 接著,如第1 9圖C所示,藉由例如環氧樹脂或含有 本紙張尺度適用中.國國家標準(CNS ) A4規格(2I0X297公釐) ---------0 —I (請先閱讀背面之注意事項再填寫本頁) 訂 •I. 經濟部智慈財產局員工消費合作社印製 -21 - 546813 A7 •_ -- _ B7 五、發明説明(19) (請先閲讀背面之注意事項再填寫本頁) 矽石之樹脂等的液狀樹脂之旋轉塗層,使上述凸塊2可以 予以掩埋地利用治封材料3 A塗層上述晶圓1之元件形成 面側(步驟4 )。該密封材料3 A是以2 〇 〇。〇至丄3 〇 °C左右之溫度溶解爲最佳。再者,該密封材料亦可以藉由 貼上薄板狀之樹脂而形成。 之後,如第1 9圖D所示般,在形成在晶圓1之元件 形成面的密封材料3 A上貼上表面保護膠帶(B s ^膠帶 )5 (步驟5),如第19圖E所示般,藉由磨石6進行 晶圓1之背面硏磨(步驟6 ),同時進行晶圓1之薄化和 分割成各個晶片1 ’ (事先分塊)。 硏磨兀成後,如弟1 9圖F所不般,將以上述之工程 而被個片化之各晶片1 ’之背面,定位黏著於在平坦環( 晶圓環)安裝有拾取膠帶9之後,剝離表面保護膠帶5。 依此,使各個晶片1 ’自表面保護膠帶被複製至拾取膠帶 9上(步驟7 )。 經濟部智慧財產局員工消費合作社印製 接著,將上述平坦環8安裝於拾取裝置之固定台上, 使固定台往X Y方向移動使拾取工具可對應於爲拾取對象 之晶片1 ’ 。之後,監視各晶片1 ’之表面,進行用以判 別各個晶片1 ’之檢測位置及良品/不良品的標記檢測等 。然後,如第1 9圖G所示般,以真空吸取拾取裝置之後 備座1 3之內部,使拾取膠帶9吸附固定於後備座1 3之 上面。在該狀態下,使安裝有上推插銷1 1的插銷座1 2 上昇,依據上推插銷1 1自後備座1 3之上面突出,使晶 片1 ’經由拾取膠帶9從背面側向箭號方向上推,而使晶 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -22- 546813 A7 _______B7 五、發明説明(20) (請先閱讀背面之注意事項再填寫本頁) 片1 ’之偶角邰自拾取膠帶9剝離。然後,依據利用被稱 做彈性夾頭之吸附工具吸取剝離晶片1,之背面側而予以 拾取(步驟8 )。此時,密封材料3 A是在對應於溝4上 之位置上被扯掉而切斷。 之後,如第1 9圖Η所示般,執行拾取後之晶片1 ’ 和基板(配線基板)1 4之定位,依據放入迴焊爐內溶解 凸塊2,以覆晶接合安裝形成在晶片1 ’之凸塊2和基板 1 4上之墊片或凸塊,同時,使密封材料3 Α予以溶解而 以密封樹脂3密封晶片1 ’和基板1 4之間的區域。依此 ,同時進行藉由覆晶接合之安裝和樹脂密封(步驟9 )。 經濟部智慈財產局員工消費合作社印製 若依據上述般之製造方法,因於凸塊2形成後以密封 材料3 A塗層晶圓1之主表面,使得凸塊2以外之部分被 密封材料掩埋,因於外觀上凸塊2之凸起消失,故可降低 背面硏磨時晶圓1之破裂,抑制良率下降。於以藉由液狀 樹脂之旋轉塗層而形成密封材料之時,可不依存凸塊之高 度而吸收因凸塊2所產生之段差,可使用如球狀凸塊或柱 狀凸塊等之高度的較高凸塊。另外,也於貼上薄板狀樹脂 之時,於貼上作爲密封材料之後,因依據貼上表面保護膠 帶5,以2個構件吸收段差,故可對應比以往還高之凸塊 0 再者,因在將晶片1 ’和密封材料3 A —體化的狀態 下,進行拾取,故密封材料3 A可當作晶片1 ’之補強構 件而動作,大幅度降低於拾取薄晶片1 ’時所發生之晶片 1 ’之破裂。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X29*7公釐) -23- 546813 Μ ___ _Β7 五、發明説明(21 ) (請先閱讀背面之注意事項再填寫本頁) 而且,當以覆晶接合將所拾取的晶片1 ’安裝於基板 1 4時,因可以使密封材料3 Α溶解而同時進行安裝和密 封,故可達到簡化製造工程和低成本化。 而且,因在溝4上切斷於拾取時形成在晶圓1之元件 形成面上的密封材料3 A,故密封材料3 A之尺寸幾乎與 晶片尺寸相等,可以縮小晶片1 ’與密封材料3 A之位置 偏離,並抑制密封材料3 A於覆晶接合時攀沿至晶片背面 。依此,不需要以往之製造方法所需之聚四氟乙烯薄板等 ,可達到降低製造成本。 再者,因在晶圓狀態下形成凸塊2,故比起將晶圓1 個片化成各個晶片1 ’後才形成凸塊2之製造方法,可使 製造工程達到簡化和低成本化。 (第1 〇實施態樣) 第2 1圖Α至I和第2 2圖是各用以說明本發明之第 1 0實施態樣所涉及之半導體裝置之製造方法的圖示,第 經濟部智慧財產局員工消費合作社印製 2 1圖A至I是依次表示製造工程之剖面圖,第2 2圖爲 其流程圖。 本第1 0實施態樣與上述第9實施態樣不同的是在第 2 lfflH所示之工程(步驟9 )中同時進行晶片1,安裝 至基板1 4和樹脂密封後,如第2 1圖I所示般,爲了硬 化愁封樹脂3,而執行後固化(以箭號1 5所示)(步驟 10)。 其他工程因與第9實施形態相同,故相同部分賦予相 本紙張尺度適用中.國國豕標準(CNS ) A4規格(2】〇χ297公釐) -24 546813 A7 B7 五、發明説明(22) 同符號,省略其詳細說明。 (請先閱讀背面之注意事項再填寫本頁) 即使於如此之製造方法,亦可以得到實質上與上述第 9實施形態相同之作用效果。 (第1 1實施態樣) 第2 3圖A至G和第2 4圖是各用以說明本發明之第 1 1實施態樣所涉及之半導體裝置之製造方法的圖示,第 23圖A至G是依次表示製造工程之剖面圖,第24圖爲 其流程圖。 首先,藉由眾知之工程在半導體基板(晶圓)上形成 各種元件(步驟1 )。 接著,如第2 3圖A所示般,在元件形成完成的晶圓 1之主表面上形成凸塊2 (步驟2 )。在此,舉例表示形 成柱狀凸塊之情形,使用毛細管1 〇形成與上述元件電氣 性連接之凸塊2。 經濟部智慧財產局員工消費合作社印製 之後,如2 3圖B所示般,自晶圓1之元件形成面側 沿著分塊線或是晶片分割線,使用鑽石劃線器、鑽石嵌入 型車刀或是雷射劃線器等,形成無到達背面之深度的溝4 ,即所謂的實施半切斷分塊(步驟3 )。 接著,如第2 3圖C所示,藉由例如環氧樹脂或含有 矽石之樹脂等的液狀樹脂之旋轉塗層,使上述凸塊2可以 予以掩埋地利用密封材料3 A塗層上述晶圓1之元件形成 面側(步驟4 )。該密封材料3 A是以1 0 0 °C至1 3 0 °C左右之溫度溶解爲最佳。再者,該密封材料亦可以藉由 U_:____________ 本紙張尺度適用中.國國家標準(CNS ) A4規格(21〇χ 297公釐) -25- 546813 A7 B7 五、發明説明(23) 貼上薄板狀之樹脂而形成。 (請先閲讀背面之注意事項再填寫本頁) 之後,如第2 3圖D所示般,藉由磨石6進行晶圓1 之背面硏磨(步驟5 ),同時進行晶圓1之薄化和分割成 各個晶片1 (事先分塊)。 硏磨完成後,如第2 3圖E所示般,將以上述之工程 而被個片化之各晶片1 ’之背面,定位黏著於在平坦環( 晶圓環)安裝有拾取膠帶9 (步驟6 )。 接著,將上述平坦環8安裝於拾取裝置之固定台上, 使固定台往X Y方向移動使拾取工具可對應於爲拾取對象 之晶片1 ’ 。之後,監視各晶片1 ’之表面,進行用以判 別各個晶片1 ’之檢測位置及良品/不良品的標記檢測等 〇 經濟部智慧財產局g(工消費合作社印製 然後,如第23圖F所示般,以真空吸取拾取裝置之 後備座1 3之內部,使拾取膠帶9吸附固定於後備座1 3 之上面。在該狀態下,使安裝有上推插銷1 1的插銷座 1 2上昇,依據上推插銷1 1自後備座1 3之上面突出, 使晶片1 ’經由拾取膠帶9從背面側向箭號方向上推,而 使晶片1 ’之偶角部自拾取膠帶9剝離。然後,依據利用 被稱做彈性夾頭之吸附工具吸取剝離晶片1,之背面側而 予以拾取(步驟7 )。此時,密封材料3 A是在對應於溝 4上之位置上被扯掉而切斷。 之後,如第2 3圖G所示般,執行拾取後之晶片1 ’ 和基板(配線基板)1 4之定位,依據放入迴焊爐內溶解 凸塊2,以覆晶接合安裝形成在晶片1 ’之凸塊2和基板 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -26- 546813 A7 B7 _____ 五、發明説明(24) (請先閱讀背面之注意事項再填寫本頁) 1 4上之墊片或凸塊,同時,使密封材料3 A予以溶解而 以密封樹脂3密封晶片1 ’和基板1 4之間的區域。依此 ,同時進行藉由覆晶接合之安裝和樹脂密封(步驟8 )。 若依據上述般之製造方法,因於凸塊2形成後以密封 材料3 A塗層晶圓1之主表面,使得凸塊2以外之部分被 密封材料掩埋,因於外觀上凸塊2之凸起消失,故可降低 背面硏磨時晶圓1之破裂,抑制良率下降。於以藉由液狀 樹脂之旋轉塗層而形成密封材料之時,可不依存凸塊之高 度而吸收因凸塊2所產生之段差,可使用如球狀凸塊或柱 狀凸塊等之局度的較高凸塊。另外,也於貼上薄板狀樹脂 之時,於貼上作爲密封材料之後,因依據貼上表面保護膠 帶5,以2個構件吸收段差,故可對應比以往還高之凸塊 〇 再者,因在將晶片1 ’和密封材料3 A —體化的狀態 下,進行拾取,故密封材料3 A可當作晶片1,之補強構 件而動作,大幅度降低於拾取薄晶片1,時所發生之晶片 1 ’之破裂。 經濟部智慧財產局8工消費合作社印製 而且,當以覆晶接合將所拾取的晶片1,安裝於基板 1 4時,因可以使密封材料3 A溶解而同時進行安裝和密 封,故可達到簡化製造工程和低成本化。 而且,因在溝4上切斷於拾取時形成在晶圓i之元件 形成面上的密封材料3 A,故密封材料3 A之尺寸幾乎與 曰曰片尺寸相等,可以縮小晶片1,與密封材料3 A之位置 偏離,並抑制密封材料3 A於覆晶接合時攀沿至晶片背面 尺度適用中國國家標準(CNS ) A4規格(210X297公t ) ~~ -------- -27- 546813 經濟部智慧財產局g(工消費合作社印製 Α7 Β7 五、發明説明(25) 。依此,不需要以往之製造方法所需之聚四氟乙烯薄板等 ,可達到降低製造成本。 再者,因在晶圓狀態下形成凸塊2,故比起將晶圓1 個片化成各個晶片1 ’後才形成凸塊2之製造方法,可使 製造工程達到簡化和低成本化。 (第1 2實施態樣) 第2 5圖A至Η和第2 6圖是各用以說明本發明之第 1 2實施態樣所涉及之半導體裝置之製造方法的圖示,第 25圖Α至Η是依次表示製造工程之剖面圖,第圖爲 其流程圖。 本桌1 2貫Μ態樣與上述第1 1實施態樣不同的是在 第2 5圖G所不之工程(步驟8)中同時進行晶片1,安 裝至基板1 4和樹脂密封後,如第2 5圖Η所示般,爲了 硬化給封樹β日3,而執丫了後固化(以箭號1 $所示)(步 驟9 )。 其他工程因與第1 1實施形態相同,故相同部分賦予 相同符號,省略其詳細說明。 即使於如此之製造方法,亦可以得到實質上與上述第 1 1實施形態相同之作用效果。 (第1 3實施態樣) 第2 7圖A至Η和第2 8圖是各用以說明本發明之第 1 3實施態樣所涉及之半導體裝置之製造方法的圖示,第 本纸張尺度適用中國國家標準(CNS ) Α4規格(2WX 297公釐) Φ------、玎------#1 (請先閱讀背面之注意事項再填寫本頁) -28- 546813 A7 _ B7 五、發明説明(26) 27圖A至Η是依次表示製造工程之剖面圖,第28圖爲 其流程圖。 (請先閱讀背面之注意事項再填寫本頁) 首先,藉由眾知之工程在半導體基板(晶圓)上形成 各種元件(步驟1 )。 接著,如第27圖Α所示般,自晶圓1之元件形成面 側沿著分塊線或是晶片分割線,使用鑽石劃線器、鑽石嵌 入型車刀或是雷射劃線器等,形成無到達背面之深度的溝 4,即所謂的實施半切斷分塊(步驟2 )。 之後,在元件形成完成的晶圓1之主表面上形成凸塊 2 (步驟3 )。在此,舉例表示形成柱狀凸塊之情形,使 用毛細管1 0形成與上述元件電氣性連接之凸塊2。 接者,如桌2 7圖C所不,藉由例如環氧樹脂或含有 矽石之樹脂等的液狀樹脂之旋轉塗層,使上述凸塊2可以 予以掩埋地利用密封材料3 A塗層上述晶圓1之元件形成 面側(步驟4 )。該密封材料3 A是以1 〇 〇 t:至丄3 〇 C左右之溫度溶解爲最佳。再者,該密封材料亦可以藉由 貼上薄板狀之樹脂而形成。 經濟部智慧財產局員工消費合作社印製 之後,如弟2 7圖D所不般,在上述密封材料3 a上 貼上表面保護膠帶(B S G膠帶)(步驟5 ),如第2 7 圖E所示般,藉由磨石6進行晶圓1之背面硏磨(步驟6 ),同時進·行晶圓1之薄化和分割成各個晶片1,(事先 分塊)。 硏磨完成後,如第2 7圖F所示般,將被個片化之各 晶片1 ’之背面,定位黏著於安裝在平坦環8之拾取p _ 本纸張尺度適用中.國國家標準(CNS ) A4規格(210X 297公釐) -29- 546813 A7 B7 五、發明説明(27) 9上之後,剝離表面保護膠帶5。依此,晶片1 ’自表面 保護膠帶5被複製至拾取膠帶9上(步驟7 )。 接著,將上述平坦環8安裝於拾取裝置之固定台上, 使固定台往X Y方向移動使拾取工具可對應於爲拾取對象 之晶片1 ’ 。之後,監視各晶片1,之表面,進行用以判 別各個晶片1 ’之檢測位置及良品/不良品的標記檢測等 〇 然後,如第27圖G所示般,以真空吸取拾取裝置之 後備座1 3之內部,使拾取膠帶9吸附固定於後備座1 3 之上面。在該狀態下,使安裝有上推插銷1 1的插銷座 1 2上昇,依據上推插銷1 1自後備座1 3之上面突出, 使晶片1 ’經由拾取膠帶9從背面側向箭號方向上推,而 使晶片1 ’之偶角部自拾取膠帶9剝離。然後,依據利用 被稱做彈性夾頭之吸附工具吸取剝離晶片1 ’之背面側而 予以拾取(步驟8 )。此時,密封材料3 A是在對應於溝 4上之位置上被扯掉而切斷。 之後,如第2 7圖Η所示般,執行拾取後之晶片1 ’ 和基板(配線基板)1 4之定位,依據放入迴焊爐內溶解 凸塊2,以覆晶接合安裝形成在晶片1 ’之凸塊2和基板 1 4上之墊片或凸塊,同時,使密封材料3 Α予以溶解而 以密封樹脂3密封晶片1 ’和基板1 4之間的區域。依此 ,同時進行藉由覆晶接合之安裝和樹脂密封(步驟9 )。 若依據上述般之製造方法,因於凸塊2形成後以密封 材料3 A塗層晶圓1之主表面,使得凸塊2以外之部分被 $張尺度適用中國國家標準(CNS ) A4規格(21〇χ297公釐) -- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -30- 546813 A7 B7 五、發明説明(28) (請先閱讀背面之注意事項再填寫本頁) 密封材料掩埋,因於外觀上凸塊2之凸起消失,故可降低 背面硏磨時晶圓1之破裂,抑制良率下降。於以藉由液狀 樹脂之旋轉塗層而形成密封材料之時,可不依存凸塊之高 度而吸收因凸塊2所產生之段差,可使用如球狀凸塊或柱 狀凸塊等之高度的較高凸塊。另外,也於貼上薄板狀樹脂 之時,於貼上作爲密封材料之後,因依據貼上表面保護膠 帶5,以2個構件吸收段差,故可對應比以往還高之凸塊 0 再者,因在將晶片1 ’和密封材料3 A —體化的狀態 下,進行拾取,故密封材料3 A可當作晶片χ,之補強構 件而動作,大幅度降低於拾取薄晶片1 ’時所發生之晶片 1 ’之破裂。 而且,當以覆晶接合將所拾取的晶片1,安裝於基板 1 4時,因可以使密封材料3 A溶解而同時進行安裝和密 戈寸,故可達到簡化製造工程和低成本化。 經濟部智慧財產局員工消費合作社印製 而且,因在溝4上切斷於拾取時形成在晶圓1之元件 形成面上的密封材料3 A,故密封材料3 A之尺寸幾乎與 晶片尺寸相等,可以縮小晶片丨,與密封材料3A之位置 偏離,並抑制密封材料3 A於覆晶接合時攀沿至晶片背面 。依此,不需要以往之製造方法所需之聚四氟乙_薄板等 ,可達到降低製造成本。 再者’因在晶圓狀態下形成凸塊2,故比起將晶圓丄 個片化成各個晶片】’後才形成凸塊2之製造方法,可使 製造工程達到簡化和低成本化。 jsi度適财關家辟(cns -31 - 546813 A7 B7 五、發明説明(29) (第1 4實施態樣) (請先閲讀背面之注意事項再填寫本頁) 第2 9圖A至I和第3 〇圖是各用以說明本發明之第 1 4實施態樣所涉及之半導體裝置之製造方法的圖示,第 2 9圖A至I是依次表示製造工程之剖面圖,第3 〇圖爲 其流程圖。 本第1 4實施態樣與上述第1 3實施態樣不同的是在 第2 9圖Η所不之工程(步驟9 )中同時進行晶片1,安 裝至基板1 4和樹脂密封後,如第2 9圖I所示般,爲了 硬化密封樹脂3,而執行後固化(以箭號1 5所示)(步 驟 1 0 )。 其他工程因與第1 3實施形態相同,故相同部分賦予 相同符號,省略其詳細說明。 即使於如此之製造方法,亦可以得到實質上與上述第 1 3實施形態相同之作用效果。 (第1 5實施態樣) 經濟部智慧財產局員工消費合作社印製 第31圖Α至G和第32圖是各用以說明本發明之第 1 5實施態樣所涉及之半導體裝置之製造方法的圖示,第 3 1圖A至G是依次表示製造工程之剖面圖,第3 2圖爲 .其流程圖。 首先,藉由眾知之工程在半導體基板(晶圓)上形成 各種元件(步驟1 )。 接著,如第3 1圖A所示般,自晶圓1之元件形成面 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -32- 546813 A7 _ B7_ 五、發明説明(3〇) (請先閱讀背面之注意事項再填寫本頁) 側沿者分塊線或是晶片分割線,使用鑽石劃線器、鑽石嵌 入型車刀或是雷射劃線器等,形成無到達背面之深度的溝 4,即所謂的實施半切斷分塊(步驟2 )。 之後,如弟3 1圖B所不般,在形成有元件及溝的晶 圓1之主表面上形成凸塊2 (步驟3 )。在此,舉例表示 形成柱狀凸塊之情形,使用毛細管1 〇形成與上述元件電 氣性連接之凸塊2。 接者,如弟3 1圖C所不,藉由例如環氧樹脂或含有 矽石之樹脂等的液狀樹脂之旋轉塗層,使上述凸塊2可以 予以掩埋地利用密封材料3 A塗層上述晶圓1之元件形成 面側(步驟4 )。該密封材料3 A是以1 〇 〇 °c至;[3 0 °C左右之溫度溶解爲最佳。再者,該密封材料亦可以藉由 貼上薄板狀之樹脂而形成。 之後,如第3 1圖D所示般,藉由磨石6進行晶圓1 之背面硏磨(步驟5 ),同時進行晶圓1之薄化和分割成 各個晶片1 ’ (事先分塊)。 經濟部智慧財產局員工消費合作社印製 硏磨完成後,如第3 1圖E所示般,將被個片化之各 晶片1 ’之背面,定位黏著於安裝在平坦環8之拾取膠帶 9上。依此,晶片1 ’自表面保護膠帶5被複製至拾取膠 帶9上(步驟6 )。 接著,將上述平坦環8安裝於拾取裝置之固定台上, 使固定台往X Y方向移動使拾取工具可對應於爲拾取對象 之晶片1 ’ 。之後,監視各晶片1 ’之表面,進行用以判 別各個晶片1 ’之檢測位置及良品/不良品的標記檢測等 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -33- 546813 A7 B7 五、發明説明(31 ) (請先閱讀背面之注意事項再填寫本頁) 。然後,如第3 1圖F所不般,以真空吸取拾取裝置之後 備座1 3之內部,使拾取膠帶9吸附固定於後備座1 3之 上面。在該狀態下,使安裝有上推插銷1 1的插銷座1 2 上昇,依據上推插銷1 1自後備座1 3之上面突出,使晶 片1 ’經由拾取膠帶9從背面側向箭號方向上推,而使晶 片1 ’之偶角部自拾取膠帶9剝離。然後,依據利用被稱 做彈性夾頭之吸附工具吸取剝離晶片1 ’之背面側而予以 拾取(步驟7 )。此時,密封材料3 A是在對應於溝4上 之位置上被扯掉而切斷。 之後,如第3 1圖G所不般,執行拾取後之晶片1 ’ 和基板(配線基板)1 4之定位,依據放入迴焊爐內溶解 凸塊2,以覆晶接合安裝形成在晶片1’之凸塊2和基板 1 4上之墊片或凸塊,同時,使密封材料3 A予以溶解而 以密封樹脂3密封晶片1 ’和基板1 4之間的區域。依此 ,同時進行藉由覆晶接合之安裝和樹脂密封(步驟8 )。 經濟部智慧財產局員工消費合作社印製 若依據上述般之製造方法,因於凸塊2形成後以密封 材料3 A塗層晶圓1之主表面,使得凸塊2以外之部分被 密封材料掩埋,因於外觀上凸塊2之凸起消失,故可降低 背面硏磨時晶圓1之破裂,抑制良率下降。於以藉由液狀 樹脂之旋轉塗層而形成密封材料之時,可不依存凸塊之高 度而吸收因凸塊2所產生之段差,可使用如球狀凸塊或柱 狀凸塊等之高度的較高凸塊。另外,也於貼上薄板狀樹脂 之時,於貼上作爲密封材料之後,因依據貼上表面保護膠 帶5,以2個構件吸收段差,故可對應比以往還高之凸塊 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -34- 546813 Α7 Β7 五、發明説明(32) 〇 再者,因在將晶片1 ’和密封材料3 A —體化的狀態 下,進行拾取,故密封材料3 A可當作晶片1 ’之補強構 件而動作,大幅度降低於拾取薄晶片1 ’時所發生之晶片 1 ’之破裂。 而且,當以覆晶接合將所拾取的晶片1 ’安裝於基板 1 4時,因可以使密封材料3 A溶解而同時進行安裝和密 封,故可達到簡化製造工程和低成本化。 而且,因在溝4上切斷於拾取時形成在晶圓1之元件 形成面上的密封材料3 A,故密封材料3 A之尺寸幾乎與 晶片尺寸相等,可以縮小晶片1 ’與密封材料3 A之位置 偏離,並抑制密封材料3 A於覆晶接合時攀沿至晶片背面 。依此,不需要以往之製造方法所需之聚四氟乙烯薄板等 ,可達到降低製造成本。 再者,因在晶圓狀態下形成凸塊2,故比起將晶圓1 個片化成各個晶片1 ’後才形成凸塊2之製造方法,可使 製造工程達到簡化和低成本化。 (第1 6實施態樣) 第3 3圖A至Η和第3 4圖是各用以說明本發明之第 16實施態樣所涉及之半導體裝置之製造方法的圖不,第 3 3圖Α至Η是依次表示製造工程之剖面圖,第3 4圖爲 其流程圖。 本第1 6實施態樣與上述第1 5實施態樣不同的是在 本紙張尺度適用中國國家標準(CNS ) A4規格(2i〇X297公釐) ----------- (請先閲讀背面之注意事項再填寫本頁} 訂 經濟部智慧財產局員工消費合作社印製 -35- 546813 A7 _____B7_ 五、發明説明(33) (請先閱讀背面之注意事項再填寫本頁) 第3 3圖G所示之工程(步驟8 )中同時進行晶片1,安 裝至基板1 4和樹脂密封後,如第3 3圖Η所示般,爲了 硬化密封樹脂3,而執行後固化(以箭號1 5所示)(歩 驟9 )。 其他工程因與第1 5實施形態相同,故相同部分賦予 相同符號,省略其詳細說明。 即使於如此之製造方法,亦可以得到實暂上粗上述第 1 5實施形態相同之作用效果。 (第1 7實施態樣) 第3 5圖Α至I和第3 6圖是各用以說明本發明之第 17實施態樣所涉及之半導體裝置之製造方法的圖示,第 35圖A至I是依次表示製造工程之剖面圖,第36圖爲 其流程圖。 首先,藉由眾知之工程在半導體基板(晶圓)上形成 各種元件(步驟1 )。 經濟部智慧財產局員工消費合作社印製 接者,如第35圖A所不般,元件形成完成的晶圓1 之主表面上形成凸塊2 (步驟2 )。在此,舉例表示形成 柱狀凸塊之情形,使用毛細管1 〇形成與上述元件電氣性 連接之凸塊2。 之後,如第3 5圖B所示般,自晶圓χ之元件形成面 側沿著分塊線或是晶片分割線,使用鑽石劃線器、鑽石嵌 入型車刀或是雷射劃線器等,形成無到達背面之深度的溝 4,即所謂的實施半切斷分塊(步驟3 )。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -36 - 546813 Α7 Β7 五、發明説明(34) (請先閱讀背面之注意事項再填寫本頁) 接著,如第3 4圖C所示,藉由例如環氧樹脂或含有 矽石之樹脂等的液狀樹脂之旋轉塗層,使上述凸塊2可以 予以掩埋地利用密封材料3 A塗層上述晶圓1之元件形成 面側(步驟4 )。該密封材料3 A是以1 〇 〇。〇至3 〇 °C左右之溫度溶解爲最佳。再者,該密封材料亦可以藉由 貼上薄板狀之樹脂而形成。 之後,如第3 5圖D所示般,在上述密封材料3 a上 貼上表面保護膠帶(B S G膠帶)(步驟5 ),如第3 5 圖E所示般,藉由磨石6進行晶圓1之背面硏磨(步驟6 ),同時進行晶圓1之薄化和分割成各個晶片1 ’ (事先 分塊)。 硏磨完成後,如第3 5圖F所示般,將被個片化之各 晶片1 ’之背面,定位黏著於安裝在平坦環8之紫外線( U V )硬化型之拾取膠帶9 u V上。依此,晶片1 ’自表 面保護膠帶5被複製至拾取膠帶9 U V上(步驟7 )。 經濟部智慧財產局員工消費合作社印製 之後,如第3 5圖G所示般,依據自光源1 6照射紫 外線至上述拾取膠帶9 U V並使予以硬化,而使黏著力降 低(步驟8 )。 接著,將上述平坦環8安裝於拾取裝置之固定台上, 使固定台往X Y方向移動使拾取工具可對應於爲拾取對象 之晶片1 ’ 。之後,監視各晶片1 ’之表面,進行用以判 別各個晶片1 ’之檢測位置及良品/不良品的標記檢測等 〇 然後,如第3 5圖Η所示般,以真空吸取拾取裝置之 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) -37 - 546813 A7 B7 五、發明説明(35) (請先閲讀背面之注意事項再填寫本頁) 後備座1 3之內部,使拾取膠帶9 U V吸附固定於後備座 1 3之上面。在該狀態下,使安裝有上推插銷1 1的插銷 座1 2上昇,依據上推插銷1 1自後備座1 3之上面突出 ,使晶片1 ’經由拾取膠帶9 u v從背面側向箭號方向上 推,而使晶片1 ’之偶角部自拾取膠帶9 U V剝離。然後 ,依據利用被稱做彈性夾頭之吸附工具吸取剝離晶片1 ’ 之背面側而予以拾取(步驟9 )。此時,密封材料3 A是 在對應於溝4上之位置上被扯掉而切斷。 之後,如第3 5圖Ϊ所示般,執行拾取後之晶片1 ’ 和基板(配線基板)1 4之定位,依據放入迴焊爐內溶解 凸塊2,以覆晶接合安裝形成在晶片1 ’之凸塊2和基板 1 4上之墊片或凸塊,同時,使密封材料3 A予以溶解而 以密封樹脂3密封與基板1 4之間旳區域。依此,同時進 行藉由覆晶接合之安裝和樹脂密封(步驟1 〇 )。 經濟部智慧財產局員工消費合作社印製 若依據上述般之製造方法,因於凸塊2形成後以密封 材料3 A塗層晶圓1之主表面,使得凸塊2以外之部分被 密封材料掩埋,因於外觀上凸塊2之凸起消失,故可降低 背面硏磨時晶圓1之破裂,抑制良率下降。於以藉由液狀 樹脂之旋轉塗層而形成密封材料之時,可不依存凸塊之高 度而吸收因凸塊2所產生之段差,可使用如球狀凸塊或柱 狀凸塊等之高度的較高凸塊。另外,也於貼上薄板狀樹脂 之時,於貼上作爲密封材料之後,因依據貼上表面保護膠 帶5,以2個構件吸收段差,故可對應比以往還高之凸塊 0 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -38- 546813 A7 --—__ B7 五、發明説明(36) 再者,因在將晶片1 ’和密封材料3 A —體化的狀態 下,進行拾取,故密封材料3 A可當作晶片丨,之補強構 (請先閲讀背面之注意事項再填寫本頁} 件而動作’大幅度降低於拾取薄晶片1 ’時所發生之晶片 1 ’之破裂。 而且,當以覆晶接合將所拾取的晶片1 ’安裝於基板 1 4時,因可以使密封材料3 a溶解而同時進行安裝和密 太寸,故可達到fe化製造工程和低成本化。 而且,因在溝4上切斷於拾取時形成在晶圓1之元件 形成面上的密封材料3 A,故密封材料3 Α之尺寸幾乎與 晶片尺寸相等,可以縮小晶片1 ’與密封材料3 a之位置 偏離,並抑制密封材料3 A於覆晶接合時攀沿至晶片背面 。依此,不需要以往之製造方法所需之聚四氟乙烯薄板等 ,可達到降低製造成本。 再者,因在晶圓狀態下形成凸塊2,故比起將晶圓1 個片化成各個晶片1 ’後才形成凸塊2之製造方法,可使 製造工程達到簡化和低成本化。 經濟部智慧財產苟K工消費合作社印製 又,依據將紫外線照射至拾取膠帶9 U V並予以硬化 ,使得黏著力降低,可亦於拾取。 (第1 8實施態樣) 第3 7圖A至;r和第3 8圖是各用以說明本發明之第 1 8實施態樣所涉及之半導體裝置之製造方法的圖示,第 37圖A至J是依次表示製造工程之剖面圖,第38圖爲 其流程圖。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -39- 546813 A7 B7_ 五、發明説明(37) 本第1 8實施態樣與上述第1 7實施態樣不同的是在 第3 7圖I所示之工程(步驟1 〇 )中同時進行晶片1, 安裝至基板1 4和樹脂密封後,如第3 7圖J所示般,爲 了硬化密封樹脂3,而執行後固化(以箭號1 5所示)( 步驟1 1 )。 其他工程因與第1 7實施形態相同,故相同部分賦予 相同符號,省略其詳細說明。 即使於如此之製造方法,亦可以得到實質上與上述第 1 7實施形態相同之作用效果。 (第1 9實施態樣) 第3 9圖A至Η和第4 0圖是各用以說明本發明之第 1 9實施態樣所涉及之半導體裝置之製造方法的圖示,第 3 9圖Α至Η是依次表示製造工程之剖面圖,第4 0圖爲 其流程圖。 首先,藉由眾知之工程在半導體基板(晶圓)上形成 各種元件(步驟1 ) ° 接著,如第3 9圖Α所示般,元件形成完成的晶圓1 之主表面上形成凸塊2 (步驟2 )。在此,舉例表示形成 柱狀凸塊之情形,使用毛細管1 0形成與上述元件電氣性 連接之凸塊2。 之後,如第3 9圖B所示般,自晶圓1之元件形成面 側沿著分塊線或是晶片分割線,使用鑽石劃線器、鑽石嵌 入型車刀或是雷射劃線器等,形成無到達背面之深度的溝 本纸張尺度適用中國國家#準(CNS ) A4規格(2】ΟΧ297公釐) ~~~ ' -40- 衣— 〔請先閲讀背面之注意事項再填寫本頁j 訂 經濟部智慧財產局員工消費合作社印製 546813 經濟部智慧財產局Μ工消費合作社印製 A7 B7 五、發明説明(38) 4,即所謂的實施半切斷分塊(步驟3 )。 接著,如第3 9圖C所示,藉由例如環氧樹脂或含有 矽石之樹脂等的液狀樹脂之旋轉塗層,使上述凸塊2可以 予以掩埋地利用密封材料3 A塗層上述晶圓1之元件形成 面側(步驟4 )。該密封材料3 A是以1 0 〇 °c至1 3 0 °C左右之溫度溶解爲最佳。再者,該密封材料亦可以藉由 貼上薄板狀之樹脂而形成。 之後,如第3 9圖D所示般,藉由磨石6進行晶圓1 之背面硏磨(步驟5 ),同時進行晶圓1之薄化和分割成 各個晶片1’ (事先分塊)。 硏磨τη成後,如桌3 9圖E所不般,將被個片化之各 晶片1 ’之背面,定位黏著於安裝在平坦環8之紫外線( U V )硬化型之拾取膠帶9 u v上。依此,晶片1 ’被複 製至拾取膠帶9 U V上(步驟6 )。 之後,如第3 9圖F所示般,依據將紫外線照射至上 述拾取膠帶9 U V並使予以硬化,而使黏著力降低。接著 ,將上述平坦環8安裝於拾取裝置之固定台上,使固定台 往X Y方向移動使拾取工具可對應於爲拾取對象之晶片 1 。之後,監視各晶片1 ’之表面,進行用以判別各個 晶片1 ’之檢測位置及良品/不良品的標記檢測等。 然後,如第39圖G所示般,以真空吸取拾取裝置之 後備座1 3之內部,使拾取膠帶9 U V吸附固定於後備座 1 3之上面。在該狀態下,使安裝有上推插銷1 1的插銷 座1 2上昇,依據上推插銷1 1自後備座1 3之上面突出 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ---------^衣-- C請先聞讀背面之注意事項再填寫本頁) 、11 f -41 - 546813 A7 B7 五、發明説明(39) (請先閱讀背面之注意事項存填寫本頁) ,使晶片1 ’經由拾取膠帶9 U V從背面側向箭號方向上 推,而使晶片1 ’之偶角部自拾取膠帶9 U V剝離。然後 ,依據利用被稱做彈性夾頭之吸附工具吸取剝離晶片1 ’ 之背面側而予以拾取(步驟8 )。此時,密封材料3 A是 在對應於溝4上之位置上被扯掉而切斷。 之後,如第3 9圖Η所示般,執行拾取後之晶片1 ’ 和基板(配線基板)1 4之定位,依據放入迴焊爐內溶解 凸塊2,以覆晶接合安裝形成在晶片1 ’之凸塊2和基板 1 4上之墊片或凸塊,同時,使密封材料3 Α予以溶解而 以密封樹脂3密封晶片1 ’與基板1 4之間的區域。依此 ,同時進行藉由覆晶接合之安裝和樹脂密封(步驟9 )。 經濟部智慧財產局員工消費合作社印製 若依據上述般之製造方法,因於凸塊2形成後以密封 材料3 A塗層晶圓1之主表面,使得凸塊2以外之部分被 密封材料掩埋,因於外觀上凸塊2之凸起消失,故可降低 背面硏磨時晶圓1之破裂,抑制良率下降。於以藉由液狀 樹脂之旋轉塗層而形成密封材料之時,可不依存凸塊之高 度而吸收因凸塊2所產生之段差,可使用如球狀凸塊或柱 狀凸塊等之高度的較高凸塊。另外,也於貼上薄板狀樹脂 之時,於貼上作爲密封材料之後,因依據貼上表面保護膠 帶5,以2個構件吸收段差,故可對應比以往還高之凸塊 〇 再者,因在將晶片1 ’和密封材料3 A —體化的狀態 下,進行拾取,故密封材料3 A可當作晶片1 ’之補強構 件而動作,大幅度降低於拾取薄晶片1 ’時所發生之晶片 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇><297公釐) -42- 546813 A7 __ B7 五、發明説明(4〇)^ ~一--- 1 ’之破裂。 而且,當以覆晶接合將所拾取的晶片i,安裝於基板 (請先閲讀背面之注意事項再填寫本頁) 1 4時,因可以使密封材料3 A溶解而同時進行安裝和密 戈寸,故可達到簡化製造工程和低成本化。 而且,因在溝4上切斷於拾取時形成在晶圓i之元件 形成面上的密封材料3 A,故密封材料3 A之尺寸幾乎與 晶片尺寸相等,可以縮小晶片i,與密封材料3 A之位置 偏離,並抑制密封材料3 A於覆晶接合時攀沿至晶片背面 。依此,不需要以往之製造方法所需之聚四氟乙烯薄板等 ,可達到降低製造成本。 再者,因在晶圓狀態下形成凸塊2,故比起將晶圓1 個片化成各個晶片1 ’後才形成凸塊2之製造方法,可使 製造工程達到簡化和低成本化。 又,依據將紫外線照射至拾取膠帶9 U V並予以硬化 ,使得黏著力降低,可亦於拾取。 經濟部智慧財產局員工消費合作社印製 第第爲 在安了 之 ,圖 是,爲 明示 2 的 1 , 發圖 4 同片般 本的第 不晶示 明法, 樣行所 說方圖 態進 I 以造面 施時圖 用m剖 實同1 各之之 9 中 4 是置程 1 } 第 圖裝工 第.9 如 2 體造 述驟, 4 導製 上步後 第半示 與彳封 和之表 樣程密 } I 及次 態工脂 «)至涉依 施之樹 0 A 所是 實示和 施 圖 樣 ^-- ο 所 4 實 1 態至 。2 Η 1 04 施 Α 圖第圖板 2 第實 圖程本 1 基 第 ο 1 流 4 至 彳 2 4 其 第裝 本纸張尺度適用中國國家標準(CN’S ) A4規格(210X 297公釐) -43- 546813 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(41) 硬化密封樹脂3,而執行後固化(以箭號i 5所示)(步 驟 1 〇 )。 其他工程因與第1 9實施形態相同,故相同部分賦予 相同符號,省略其詳細說明。 即使於如此之製造方法,亦可以得到實質上與上述第 1 9實施形態相同之作用效果。 (第2 1實施態樣) 第4 3圖A至I和第44圖是各用以說明本發明之第 2 1實施態樣所涉及之半導體裝置之製造方法的圖示,第 43圖A至I是依次表示製造工程之剖面圖,第44圖爲 其流程圖。 首先,藉由眾知之工程在半導體基板(晶圓)上形成 各種元件(步驟1 )。 接著,如第4 3圖A所示般,自晶圓1之元件形成面 側沿著分塊線或是晶片分割線,使用鑽石劃線器、鑽石嵌 入型車刀或是雷射劃線器等,形成無到達背面之深度的溝 4,即所謂的實施半切斷分塊(步驟2 )。 之後,如第4 3圖B所示般,在形成有元件及溝4的 晶圓1之主表面上形成凸塊2 (步驟3 )。在此,舉例表 示形成柱狀凸塊之情形,使用毛細管1 0形成與上述元件 電氣性連接之凸塊2。 接著,如第4 3圖C所示,藉由例如環氧樹脂或含有 矽石之樹脂等的液狀樹脂之旋轉塗層,使上述凸塊2可以 ϋ張尺度適用中國國家標準(CNS ) A4規格(ilOX297公釐) ^ ~ ' - 44- ---------------IT------Awl (請先閱讀背面之注意事項再填寫本頁) 546813 A7 B7 五、發明説明(42 予以掩埋地利用密封材料3 A塗層上述晶圓工之元件形成 面側(步驟4 )。該密封材料3 A是以丄〇 c至1 3 〇 (請先閱讀背面之注意事項再填寫本頁) °C左右之溫度溶解爲最佳。再者,該密封材料亦可以藉由 貼上薄板狀之樹脂而形成。 θ 之後,如第4 3圖D所示般,在上述密封材料3 a上 貼上保護膠帶(B S G膠帶)5 (步驟5 ),如第4 3圖 E所示般,藉由磨石6進行晶圓i之背面硏磨(步驟6 ) ,同時進行晶圓1之薄化和分割成各個晶片i,(事先分 塊)。 硏磨;π:成後,如第4 3圖F所示般,將被個片化之各 晶片1 ’之背面,定位黏著於安裝在平坦環8之紫外線( U V )硬化型之拾取膠帶9 u v上之後,剝離表面保護膠 帶5。依此,晶片1 ’從表面保護膠帶5被複製至拾取膠 帶9 U V上(步驟7 )。 之後,如第4 3圖G所示般,依據自光源χ 6照射紫 外線至上述拾取膠帶9 U V並使予以硬化,而使黏著力降 低(步驟8 )。 經濟部智慈財產局員工消費合作社印製 接著,將上述平坦環8安裝於拾取裝置之固定台上, 使固定台往X Y方向移動使拾取工具可對應於爲拾取對象 之晶片1 ’ 。之後,監視各晶片1 ’之表面,進行用以判 別各個晶片1 ’之檢測位置及良品/不良品的標記檢測等 〇 然後,如第4 3圖Η所示般,以真空吸取拾取裝置之 後備座1 3之內部,使拾取膠帶9 U V吸附固定於後備座 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 45- 546813 A7 __B7_ 五、發明説明(43) (請先閲讀背面之注意事項再填寫本頁) 1 3之上面。在該狀態下,使安裝有上推插銷1 1的插銷 座1 2上昇,依據上推插銷1 1自後備座1 3之上面突出 ,使晶片1 ’經由拾取膠帶9 U V從背面側向箭號方向上 推,而使晶片1 ’之偶角部自拾取膠帶9 U V剝離。然後 ,依據利用被稱做彈性夾頭之吸附工具吸取剝離晶片1, .之背面側而予以拾取(步驟9 )。此時,密封材料3 A是 在對應於溝4上之位置上被扯掉而切斷。 之後,如第4 3圖I所示般,執行拾取後之晶片工, 和基板(配線基板)1 4之定位,依據放入迴焊爐內溶解 凸塊2,以覆晶接合安裝形成在晶片1 ’之凸塊2和基板 1 4上之墊片或凸塊,同時,使密封材料3 A予以溶解而 以密封樹脂3密封晶片1 ’與基板1 4之間的區域。依此 ,同時進行藉由覆晶接合之安裝和樹脂密封(步驟1 〇 ) 〇 經濟部智慈財產局員工消費合作社印製 若依據上述般之製造方法,因於凸塊2形成後以密封 材料3 A塗層晶圓1之主表面,使得凸塊2以外之部分被 密封材料掩埋,因於外觀上凸塊2之凸起消失,故可降低 背面硏磨時晶圓1之破裂,抑制良率下降。於以藉由液狀 樹脂之旋轉塗層而形成密封材料之時,可不依存凸塊之高 度而吸收因凸塊2所產生之段差,可使用如球狀凸塊或柱 狀凸塊等之高度的較高凸塊。另外,也於貼上薄板狀樹脂 之時,於貼上作爲密封材料之後,因依據貼上表面保護膠 帶5,以2個構件吸收段差,故可對應比以往還高之凸塊 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -46- 546813 A7 15/ 44 五、發明説明( 再者’奸曰曰片1禾口密封材料3 A 一體化的狀態 下,進行拾取,故密封材料3A可當作晶片工,之補強構 件而動作,大幅度降低於柃前蘧曰 (請先閱讀背面之注意事項再填寫本頁} 5、f口取s日曰片1 時所發生之晶片 1 ’之破裂。 而且,當以覆晶接纟將所拾取的晶彳1,$㈣基板 1 4時’目可以使密封材A㊣解而同時進行安裝和密 封,故可達到簡化製造工程和低成本化。 而且,因在溝4上切斷於拾取時形成在晶圓i之元件 形成面上的密封材料3 A,故密封材料3 A之尺寸幾乎與 曰曰片尺寸相等,可以縮小晶片1,與密封材料3 A之位置 偏離,並抑制密封材料3 A於覆晶接合時攀沿至晶片背面 。依此,不需要以往之製造方法所需之聚四氟乙烯薄板等 ,可達到降低製造成本。 再者,因在晶圓狀態下形成凸塊2,故比起將晶圓工 個片化成各個晶片1 ’後才形成凸塊2之製造方法,可使 製造工程達到簡化和低成本化。 經濟部智慧財產局員工消費合作社印製 又,依據將紫外線照射至拾取膠帶9 U V並予以硬化 ,使得黏著力降低,可亦於拾取。 (第2 2實施態樣) 第4 5圖A至J和第4 6圖是各用以說明本發明之第 2 2實施態樣所涉及之半導體裝置之製造方法的圖示,第 4 5圖A至J是依次表示製造工程之剖面圖,第4 6圖爲 其流程圖。 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) >47- 5妬813 Α7 Β7 i、發明説明(45) (請先閲讀背面之注意事項再填寫本頁} 本第2 2實施態樣與上述第2 1實施態樣不同的是在 第4 5圖I所示之工程(步驟1 〇 )中同時進行晶片1, 安裝至基板1 4和樹脂密封後,如第4 5圖J所示般,爲 了硬化密封樹脂3,而執行後固化(以箭號1 5所示)( 步驟11)。 其他工程因與第2 1實施形態相同,故相同部分賦予 相同符號,省略其詳細說明。 即使於如此之製造方法,亦可以得到實質上與上述第 2 1實施形態相同之作用效果。 (第2 3實施態樣) 第4 7圖A至Η和第4 8圖是各用以說明本發明之第 23實施態樣所涉及之半導體裝置之製造方法的圖示,第 47圖Α至Η是依次表示製造工程之剖面圖,第48圖爲 其流程圖。 首先,藉由眾知之工程在半導體基板(晶圓)上形成 各種元件(步驟1 )。 經濟部智慈財產局W工消費合作社印製 接著,如第4 7圖A所示般,自晶圓1之元件形成面 側沿著分塊線或是晶片分割線,使用鑽石劃線器、鑽石嵌 入型車刀或是雷射劃線器等,形成無到達背面之深度的溝 4,即所謂的實施半切斷分塊(步驟2 )。 之後,如第4 7圖B所不般,在形成有元件及溝4的 晶圓1之主表面上形成凸塊2 (步驟3 )。在此,舉例表 示形成柱狀凸塊之情形,使用毛細管1 〇形成與上述元件 本纸張尺度適用中國國家標準(CNS ) A4規格(210Χ297公釐) 一 48- 546813 A7 B7 五、發明説明(46) 電氣性連接之凸塊2。 接者,如弟 4 7 圖 C PR1 C ^ r4-t /7;li -^η τω 所7Π,籍由例如运氧樹脂或含有 (請先閲讀背面之注意事項再填寫本頁) 矽石之樹脂等的液狀樹脂之γ /由U、+ 鈿轉塗層,使上述凸塊2可以 予以掩埋地利用密封材料3Α塗層上述晶圓i之元件形成 面側(步驟4 )。該密封材料3 A是以1 0 〇。。至i 3 〇 °〇左右之溫度溶解爲最佳。再者,該密封材料亦可以藉由 貼上薄板狀之樹脂而形成。&後,如第4 7圖〇所示般, 藉由磨石6進行晶圓1之背面硏磨(步驟5 ),同時進行 晶圓1之薄化和分割成各個晶片1,(事先分塊)。 硏磨兀成後,如第.4 7圖Ε所示般,將被個片化之各 晶片1 ’之背面,定位黏著於安裝在平坦環8之紫外線( U V )硬化型之拾取膠帶9 υ ν上(步驟6 )。 之後,如第4 7圖F所示般,依據自光源1 6照射紫 外線至上述拾取膠帶9 U V並使予以硬化,而使黏著力降 低(步驟7 )。 經濟部智绝財產局8工消費合作社印製 接著,將上述平坦環8安裝於拾取裝置之固定台上, 使固定台往X Υ方向移動使拾取工具可對應於爲拾取對象 之晶片1 ’ 。之後,監視各晶片1 ’之表面,進行用以判 別各個晶片1 ’之檢測位置及良品/不良品的標記檢測等 。然後,如第4 7圖G所示般,以真空吸取拾取裝置之後 備座1 3之內部,使拾取膠帶9 U V吸附固定於後備座 1 3之上面。在該狀態下,使安裝有上推插銷1 1的插銷 座1 2上昇,依據上推插銷1 1自後備座1 3之上面突出 ,使晶片經由拾取膠帶9 U V從背面側向箭號方向上推, 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 49 546813 A7 _____ B7 五、發明説明(47) (請先閱讀背面之注意事項再填寫本頁) 而使晶片1 ’之偶角部自拾取膠帶9 U V剝離。然後,依 據利用被稱做彈性夾頭之吸附工具吸取剝離晶片1,之背 面側而予以拾取(步驟8 )。此時,密封材料3 A是在對 應於溝4上之位置上被扯掉而切斷。 之後,如第4 7圖Η所示般,執行拾取後之晶片χ ’ 和基板(配線基板)1 4之定位,依據放入迴焊爐內溶解 凸塊2,以覆晶接合安裝形成在晶片1 ’之凸塊2和基板 1 4上之墊片或凸塊,同時,使密封材料3 A予以溶解而 以密封樹脂3密封晶片1 與基板1 4之間的區域。依此 ,同時進行藉由覆晶接合之安裝和樹脂密封(步驟9 )。 經濟部智慧財產局Μ工消費合作社印製 右依據上述般之製造方法,因於凸塊2形成後以密封 材料3 A塗層晶圓1之主表面,使得凸塊2以外之部分被 密封材料掩埋,因於外觀上凸塊2之凸起消失,故可降低 背面硏磨時晶圓1之破裂,抑制良率下降。於以藉由液狀 樹脂之旋轉塗層而形成密封材料之時,可不依存凸塊之高 度而吸收因凸塊2所產生之段差,可使用如球狀凸塊或柱 狀凸塊等之高度的較高凸塊。另外,也於貼上薄板狀樹脂 之時,於貼上作爲密封材料之後,因依據貼上表面保護膠 帶5,以2個構件吸收段差,故可對應比以往還高之凸塊 〇 再者,因在將晶片1 ’和密封材料3 A —體化的狀態 下,進行拾取,故密封材料3 A可當作晶片1 ’之補強構 件而動作,大幅度降低於拾取薄晶片1,時所發生之晶片 1 ’之破裂。 本紙張尺度ϋ中國國家標準了CNS )八4規格(21〇χ—297公釐)一~~~ -50- 546813 A 7 ___ B7 五、發明説明(48) (請先閲讀背面之注意事項再填寫本頁) 而且,當以覆晶接合將所拾取的晶片1,安裝於基板 1 4時,因可以使密封材料3 A溶解而同時進行安裝和密 封,故可達到簡化製造工程和低成本化。 而且,因在溝4上切斷於拾取時形成在晶圓1之元件 形成面上的密封材料3 A,故密封材料3 A之尺寸幾乎與 晶片尺寸相等,可以縮小晶片1 ’與密封材料3 A之位置 偏離,並抑制密封材料3 A於覆晶接合時攀沿至晶片背面 。依此,不需要以往之製造方法所需之聚四氟乙烯薄板等 ,可達到降低製造成本。 再者,因在晶圓狀態下形成凸塊2,故比起將晶圓1 個片化成各個晶片1 ’後才形成凸塊2之製造方法,可使 製造工程達到簡化和低成本化。 又,依據將紫外線照射至拾取膠帶9 U V並予以硬化 ,使得黏著力降低,可亦於拾耳又。 (第2 4實施態樣) 經濟部智慧財產局員工消費合作社印製 第4 9圖A至I和第5 〇圖是各用以說明本發明之第 2 4實施態樣所涉及之半導體裝置之製造方法的圖示,第 4 9圖A至I是依次表示製造工程之剖面圖,第5〇圖爲 其流程圖。 本第2 4貫施態樣與上述第2 3實施態樣不同的是在 第4 9圖Η所示之工程(步驟9 )中同時進行晶片1 ’安 裝至基板1 4和樹脂密封後,如第4 9圖1所示般,爲了 硬化密封樹脂3,而執行後固化(以箭號1 5所示)(步 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇>< 297公釐) -51 - 546813 A7 _____B7 五、發明説明(49) 驟 1 0 ) 〇 其他工程因與第2 3實施形態相同,故相同部分賦予 相伺符號,省略其詳細說明。 〔請先閲讀背面之注意事項再填寫本頁} 即使於如此之製造方法,亦可以得到實質上與上述第 2 3實施形態相同之作用效果。 (第2 5實施態樣) 弟5 1圖A至G和弟5 2圖是各用以說明本發明之第 2 5實施態樣所涉及之半導體裝置之製造方法的圖示,第 5 1圖A至G是依次表示製造工程之剖面圖,第5 2圖爲 其流程圖。 首先,藉由眾知之工程在半導體基板(晶圓)上形成 各種元件(步驟1 )。 接著,如第5 1圖A所示般,在元件形成完成的晶圓 1之主表面上形成凸塊2 (步驟2 )。在此,舉例表示形 成柱狀凸塊之情形,使用毛細管1 0形成與上述元件電氣 性連接之凸塊2。 經濟部智慧財產局g(工消費合作社印製 ί女者,如弟5 1圖B所不,藉由例如環氧樹脂或含有 矽石之樹脂等的液狀樹脂之旋轉塗層,使上述凸塊2可以 予以掩埋地利用愁封材料3 Α塗層上述晶圓1之元件形成 面側(步驟3 )。該密封材料3 A是以1 〇 〇 t至1 3 0 °C左右之溫度溶解爲最佳。再者,該密封材料亦可以藉由 貼上薄板狀之樹脂而形成。 在該狀態下,如第5 1圖C所不般,沿著晶圓1之分 ϋ張尺度適用中國國家標準(CMS ) A4規格(U〇x 297公釐) ~ " -- -52- 546813 Μ __ Β7 五、發明説明(5〇) (請先閲讀背面之注意事項再填寫本頁) 塊線或是晶片分割線,使用鑽石劃線器、鑽石嵌入型車刀 或是雷射劃線器等,切斷密封材料3 Α並形成無到達背面 之深度的溝4,即所謂的實施半切斷分塊(步驟4 )。 之後,如第5 1圖D所示般,在上述密封材料3 A上 貼上表面保護膠帶(B S G膠帶)5 (步驟5 ),如第 5 1圖E所示般,藉由磨石6進行晶圓1之背面硏磨(步 驟6 ),R時進彳丁晶圓1之薄化和分割成各個晶片1,( 事先分塊)。 硏磨完成後,如第5 1圖F所示,以真空吸取拾取裝 置之後備座1 3之內部,使表面保護膠帶5吸附固定於後 備座1 3之上面。在該狀態下,使安裝有上推插銷1 1的 插銷座1 2上昇,依據上推插銷1 1自後備座1 3之上面 突出,使晶片經由表面保護膠帶5自密封材料3 A側向箭 號方向上推,而使晶片1 ’之偶角部自表面保護膠帶5剝 離。然後,依據利用被稱做彈性夾頭之吸附工具吸取剝離 晶片1 ’之背面側而予以拾取(步驟7 )。此時,密封材 料3 A是在對應於溝4上之位置上被扯掉而切斷。 經濟部智慈財產局員工消費合作社印製 之後,如第5 1圖G所示般,執行拾取後之晶片1, 和基板(配線基板)1 4之定位,依據放入迴焊爐內溶解 凸塊2,以覆晶接合安裝形成在晶片1 ’之凸塊2和基板 1 4上之墊片或凸塊,同時,使密封材料3 A予以溶解而 以密封樹脂3密封晶片1 ’與基板1 4之間的區域。依此 ,同時進行藉由覆晶接合之安裝和樹脂密封(步驟8 )。 若依據上述般之製造方法,因於凸塊2形成後以密封 本纸張尺度適用中國國家標準(CNS ) A4規格(21〇><297公釐) -53- 546813 A7 _ B7 五、發明説明(51) 材料3 A塗層晶圓1之主表面,使得凸塊2以外之部分被 密封材料掩埋,因於外觀上凸塊2之凸起消失,故可降低 背面硏磨時晶圓丨之破裂,抑制良率下降。於以藉由液狀 樹脂之旋轉塗層而形成密封材料之時,可不依存凸塊之高 度而吸收因凸塊2所產生之段差,可使用如球狀凸塊或柱 狀凸塊等之高度的較高凸塊。另外,也於貼上薄板狀樹脂 之時,於貼上作爲密封材料之後,因依據貼上表面保護膠 帶5,以2個構件吸收段差,故可對應比以往還高之凸塊 〇 再者,因在晶圓1上形成密封樹脂(密封材料)3, 以將該些成爲一體之狀態下,進行半切斷·分塊,並同時 切斷晶圓1和密封材料3 A而形成溝4,故不會發生晶片 1 ’和密封材料3 A之位置偏離。其結果,密封材料3 A 之尺寸幾乎與晶片尺寸相等,密封材料3 A不會於覆晶接 合時攀沿至晶片背面。依此,不需要以往之製造方法所需 之聚四氟乙烯薄板等,可達到降低製造成本。 再者,因在晶片1 ’和密封材料3 A —體化之狀態下 進行拾取,故密封材料3 A可當作晶片1,之補強構件而 動作,大幅度降低於拾取薄晶片1,時所發生之晶片1 ’ 之破裂。 而且,當以覆晶接合將所拾取的晶片1,安裝於基板 1 4時,因可以使密封材料3 a溶解而同時進行安裝和密 封,故可達到簡化製造工程和低成本化。 並且,因以晶圓狀態形成凸塊2,故比起將晶圓1個 本紙張尺度適用中國國家標準(CNS ) A4規格(210x297公麓) (請先閲讀背面之注意事項再填寫本頁) 衣· 經濟部智慧財產局員工消費合作社印製 -54- 546813 Α7 __ Β7_ 五、發明説明(52) 片化成各個晶片1 ’後才形成凸塊2之製造方法,可達到 簡化製造工程和低成本化。 (請先閱讀背面之注意事項再填寫本頁) (第2 6實施態樣) 第5 3圖Α至Η和第5 4圖是各用以說明本發明之第 2 6貫施_彳永所涉及之半導體裝置之製造方法的圖示第 53圖Α至Η是依次表示製造工程之剖面圖,第圖爲 其流程圖。 本第2 6實施態樣與上述第2 5實施態樣不同的是在 第5 3圖G所示之工程(步驟8 )中同時進行晶片i,安 裝至基板1 4和樹脂密封後,如第5 3圖Η所示般,爲了 硬化愁封樹脂3,而執行後固化(以箭號1 5所示)(步 驟9 )。 其他工程因與第2 5實施形態相同,故相同部分賦予 相同符號,省略其詳細說明。 即使於如此之製造方法,亦可以得到實質上與上述第 2 5實施形態相同之作用效果。 經濟部智慧財產局員工消費合作社印製 (第2 7實施態樣) 第5 5圖A至Η和第5 6圖是各用以說明本發明之第 2 5實施態樣所涉及之半導體裝置之製造方法的圖示,第 55圖Α至Η是依次表示製造工程之剖面圖,第56圖爲 其流程圖。 首先,藉由眾知之工程在半導體基板(晶圓)上形成 本紙張尺度適用中.國國家標準(CNS ) Α4規格(210Χ297公釐) -55- 546813 A7 B7 五、發明説明(53) 各種元件(步驟1 )。 (請先閲讀背面之注意事項再填寫本頁) 接著,如第5 5圖A所示般,在元件形成完成的晶圓 1之主表面上形成凸塊2 (步驟2 )。在此,帛例表示形 成柱狀凸塊之情形,使用毛細管工〇形成與上述元件電氣 性連接之凸塊2。 接著,如第5 5圖B所示,藉由例如環氧樹脂或含有 矽石之樹脂等的液狀樹脂之旋轉塗層,使上述凸塊2可以 予以掩埋地利用密封材料3 A塗層上述晶圓1之元件形成 面側(步驟3 )。該密封材料3 A是以丄〇 〇艺至丄3 〇 °C左右之溫度溶解爲最佳。再者,該密封材料亦可以藉由 貼上薄板狀之樹脂而形成。 在該狀態下,如第5 5圖C所示般,沿著晶圓丄之分 塊線或是晶片分割線,使用鑽石劃線器、鑽石嵌入型車刀 或疋雷射劃線窃_,切bff始封材料3 A並形成無到達背面 之深度的溝4,即所謂的實施半切斷分塊(步驟4 )。 經濟部智慧財產局員工消費合作社印製 之後,如第5 5圖D所示般,在上述密封材料3 a上 貼上表面保護膠帶(B S G膠帶)5 (步驟5 ),如第 5 5圖E所示般,藉由磨石6進行晶圓1之背面硏磨(步 驟6 ),同時進行晶圓1之薄化和分割成各個晶片χ,( 事先分塊)。 硏磨完成後,如第5 5圖F所示,將被個片化之各晶 片1 ’之背面,定位黏著於安裝在平坦環8之拾取膠帶9 上之後,剝離表面保護膠帶5。依此,晶片1 ’自表面保 護膠帶5被複製至拾取膠帶9上(步驟7 )。 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇X^7公釐) »56- 546813 Μ Β7___ 五、發明説明(54) (請先閲讀背面之注意事項再填寫本頁) 接著,將上述平坦環8安裝於拾取裝置之固定台上, 使固定台往X Υ方向移動使拾取工具可對應於爲拾取對象 之晶片1 ’ 。之後,監視各晶片1 ’之表面,進行用以判 別各個晶片1 ’之檢測位置及良品/不良品的標記檢測等 〇 然後,如第5 5圖G所示般,以真空吸取抬取裝置之 後備座1 3之內部,使拾取膠帶9吸附固定於後備座1 3 之上面。在該狀態下,使安裝有上推插銷1 1的插銷座 1 2上昇,依據上推插銷1 1自後備座1 3之上面突出, 使晶片經由拾取膠帶9自背面側側向箭號方向上推,而使 晶片1 ’之偶角部自拾取膠帶9剝離。然後,依據利用被 稱做彈性夾頭之吸附工具吸取剝離晶片1 ’之背面側而予 以拾取(步驟8 )。此時,密封材料3 Α是在對應於溝4 上之位置上被扯掉而切斷。 經濟部智1財產局8工消費合作社印製 之後,如第5 5圖Η所示般,執行拾取後之晶片1 ’ 和基板(配線基板)1 4之定位,依據放入迴焊爐內溶解 凸塊2,以覆晶接合女裝形成在晶片1 之凸塊2和基板 1 4上之墊片或凸塊,同時,使密封材料3 Α予以溶解而 以密封樹脂3密封晶片1 ’與基板1 4之間的區域。依此 ,同時進行藉由覆晶接合之安裝和樹脂密封(步驟9 )。 若依據上述般之製造方法,因於凸塊2形成後以密封 材料3 A塗層晶圓1之主表面,使得凸塊2以外之部分被 密封材料掩埋,因於外觀上凸塊2之凸起消失,故可降低 背面硏磨時晶圓1之破裂,抑制良率下降。於以藉由液狀 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)~一 " -57- 546813 A7 B7 五、發明説明(55) (請先閲讀背面之注意事項再填寫本頁) 樹脂之旋轉塗層而形成密封材料之時,可不依存凸塊之高 度而吸收因凸塊2所產生之段差,可使用如球狀凸塊或柱 狀凸塊等之高度的較高凸塊。另外,也於貼上薄板狀樹脂 之時,於貼上作爲密封材料之後,因依據貼上表面保護膠 帶5,以2個構件吸收段差,故可對應比以往還高之凸塊 〇 再者,因在晶圓1上形成密封樹脂(密封材料)3, 以將該些成爲一體之狀態下,進行半切斷·分塊,並同時 切斷晶圓1和密封材料3 A而形成溝4,故不會發生晶片 1 ’和密封材料3 A之位置偏離。其結果,密封材料3 a 之尺寸幾乎與晶片尺寸相等,密封材料3 A不會於覆晶接 合時攀沿至晶片背面。依此,不需要以往之製造方法所需 之聚四氟乙烯薄板等,可達到降低製造成本。 再者,因在晶片1 ’和密封材料3 A —體化之狀態下 進行拾取,故密封材料3 A可當作晶片1 ’之補強構件而 動作,大幅度降低於拾取薄晶片1 ’時所發生之晶片1 ’ 之破裂。 經濟部智慧財產局S工消費合作社印製 而且,當以覆晶接合將所拾取的晶片1 ’安裝於基板 1 4時,因可以使密封材料3 A溶解而同時進行安裝和密 封,故可達到簡化製造工程和低成本化。 並且,因以晶圓狀態形成凸塊2,故比起將晶圓1個 片化成各個晶片1 ’後才形成凸塊2之製造方法,可達到 簡化製造工程和低成本化。. 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -58- 546813 A7 B7 五、 發明説明(56 (第2 8實施態樣) 第5 7圖A至I和第5 8圖是各用 2 8實施態樣所涉及之半導體裝置之製 5 7圖A至I是依次表示製造工程之剖 其流程圖。 本第2 8實施態樣與上述第2 7實 第5 7圖Η所示之工程(步驟9 )中同 #至基板1 4和樹脂密封後,如第5 7 硬化密封樹脂3,而執行後固化(以箭 驟 1 0 )。 其他工程因與第2 7實施形態相同 相同符號,省略其詳細說明。 即使於如此之製造方法,亦可以得 2 7實施形態相同之作用效果。 以說明本發明之第 造方法的圖不,第 面圖,第5 8圖爲 施態樣不同的是在 時進行晶片1 ’安 圖I所示般,爲了 號1 5所示)(步 ,故相同部分賦予 到實質上與上述第 -- (請先閲讀背面之注意事項再填寫本頁} '、11 經濟部智慧財產局員工消費合作社印t (第2 9實施態樣) 第5 9圖Α至I和第6 〇圖是各用以說明本發明之 2 9實施態樣戶斤涉及之半導體裝g之製造方法的圖示, 59圖A至H是依次表示製造工程之剖面圖,第6〇圓 其流程圖。 首先,藉由眾知之工程在半導體基板(晶圓)上报 各種元件(步驟1 )。 接著,如第5 9圖A所示般,在元件形成完成的晶 1之主表面上形成凸塊2 (步驟2 )。在此,舉例表开 本紙張尺度適用中周國家標準(CNS ) A4規格(2丨0>< 297公釐 -59- 546813 A7 _____B7 五、發明説明(57) 成柱狀凸塊之情形,使用毛細管1 〇形成與上述元件電氣 性連接之凸塊2。 (請先閲讀背面之注意事項再填寫本頁) 接著,如第5 9圖B所示,藉由例如環氧樹脂或含有 石夕石之樹脂等的液狀樹脂之旋轉塗層,使上述凸塊2可以 予以掩埋地利用密封材料3 A塗層上述晶圓1之元件形成 面側(步驟3 )。該密封材料3 A是以1 〇 〇 〇c至i 3 〇 C左右之溫度洛解爲最佳。再者,該密封材料亦可以藉由 貼上薄板狀之樹脂而形成。 在該狀態下,如第5 9圖C所示般,自晶圓1之元件 形成面側沿著分塊線或是晶片分割線,使用鑽石劃線器、 鑽石嵌入型車刀或是雷射劃線器等,切斷密封材料3 A並 形成無到達背面之深度的溝4,即所謂的實施半切斷分塊 (步驟4 )。 經濟部智慧財產局員工消費合作社印製 之後,如第5 9圖D所示般,在上述密封材料3 a上 貼上表面保護膠帶(B S G膠帶)5 (步驟5 ),如第5 9圖E所示般,藉由磨石6進行晶圓1之背面硏磨(步驟 6 ),同時進行晶圓1之薄化和分割成各個晶片1 ’ (事 先分塊)。 硏磨完成後,如第5 9圖F所示,將被個片化之各晶 片1 ’之背面,定位黏著於安裝在平坦環8之紫外線( U V )硬化型之拾取膠帶9 U V上之後,剝離表面保護膠 帶5。依此,晶片1 ’自表面保護膠帶5被複製至拾取膠 帶9 U V上(步驟7 )。 之後,如第5 9 G所示般,依據將紫外線照射至上述 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇><297公釐) -60- 546813 A7 B7 五、發明説明(58) 拾取膠帶9 U V上(步驟8 )並予以硬化,使黏著力下降 〇 (請先閱讀背面之注意事項再填寫本頁) 接著,將上述平坦環8安裝於拾取裝置之固定台上, 使固定台往X Y方向移動使拾取工具可對應於爲拾取對象 之晶片1 ’ 。之後,監視各晶片1 ’之表面,進行用以判 別各個晶片1 ’之檢測位置及良品/不良品的標記檢測等 〇 然後,如第5 9圖Η所示般,以真空吸取拾取裝置之 後備座1 3之內部,使拾取膠帶9 U V吸附固定於後備座 1 3之上面。在該狀態下,使安裝有上推插銷1 1的插銷 座1 2上昇,依據上推插銷1 1自後備座1 3之上面突出 ,使晶片經由拾取膠帶9 U V自背面側側向箭號方向上推 ,而使晶片1 ’之偶角部自拾取膠帶9剝離。然後,依據 利用被稱做彈性夾頭之吸附工具吸取剝離晶片1 ’之背面 側而予以拾取(步驟9 )。此時,密封材料3 Α是在對應 於溝4上之位置上被扯掉而切斷。 經濟部智慧財產局員工消費合作社印製 之後,如第5 9圖I所示般,執行拾取後之晶片1 ’ 和基板(配線基板)1 4之定位,依據放入迴焊爐內溶解 凸塊2,以覆晶接合安裝形成在晶片1’之凸塊2和基板 1 4上之墊片或凸塊,同時,使密封材料3 A予以溶解而 以密封樹脂3密封晶片1 ’與基板1 4之間的區域。依此 ,同時進行藉由覆晶接合之安裝和樹脂密封(步驟1 0 ) 〇 若依據上述般之製造方法,因於凸塊2形成後以密封 本紙張尺度適用中國國家榇準(CNS ) A4規格(210X297公釐) ' -61 - 546813 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明説明(59) 材料3 A塗層晶圓1之主表面,使得凸塊2以外之部分被 密封材料掩埋,因於外觀上凸塊2之凸起消失,故可降低 背面硏磨時晶圓1之破裂,抑制良率下降。於以藉由液狀 樹脂之旋轉塗層而形成密封材料之時,可不依存凸塊之高 度而吸收因凸塊2所產生之段差,可使用如球狀凸塊或柱 狀凸塊等之高度的較高凸塊。另外,也於貼上薄板狀樹脂 之時,於貼上作爲密封材料之後,因依據貼上表面保護膠 帶5,以2個構件吸收段差,故可對應比以往還高之凸塊 〇 再者,因在晶圓1上形成密封材料3 A,以將該些成 爲一體之狀態下,進行半切斷·分塊,並同時切斷晶圓1 和密封材料3 A而形成溝4,故不會發生晶片丨,和密封 材料3 A之位置偏離。其結果,密封材料3 a之尺寸幾乎 與晶片尺寸相等,密封材料3 A不會於覆晶接合時攀沿至 晶片背面。依此,不需要以往之製造方法所需之聚四氟乙 烯薄板等,可達到降低製造成本。 再者,因在晶片1 ’和密封材料3 A 一體化之狀態下 進行拾取,故抗封材料3 A可當作晶片1,之補強構件而 動作,大幅度降低於拾取薄晶片1,時所發生之晶片1, 之破裂。 而且,當以覆晶接合將所拾取的晶片1,安裝於基板 1 4時’因可以使密封材料3 A溶解而同時進行安裝和密 •封,故可達到簡化製造工程和低成本化。 再者,因依據將紫外線照射至拾取膠帶guv並予以 本紙張χΖϊ用中國國家標準(CNS ) A4規格ΰΤ^Γ297公釐)^ _____ I ------IT------ (請先閱讀背面之注意事項再填寫本頁) -62- 546813 A7 _________ B7_ 五、發明説明(60) 硬化,而使黏著力下降,故可易於拾取。 並且,因以晶圓狀態'形成凸塊2,故比起將晶圓丄個 片化成各個晶片1 ’後才形成凸塊2之製造方法,可達至^ 簡化製造工程和低成本化。 (第3 0實施態樣) 第61圖Α至J和第62圖是各用以說明本發明之第 3 0實施態樣所涉及之半導體裝置之製造方法的圖示,第 61圖A至J是依次表示製造工程之剖面圖,第62圖爲 其流程圖。 本第3 0貫施懸樣與上述第2 9實施態樣不同的是在 第6 1圖I所示之工程(步驟1 〇 )中同時進行晶片工, 安裝至基板1 4和樹脂密封後,如第6 1圖〗所示般,爲 了硬化密封樹脂3,而執行後固化(以箭號1 5所示)( 步驟11)。 其他工程因與第2 9實施形態相同,故相同部分賦予 相同符號,省略其詳細說明。 即使於如此之製造方法,亦可以得到實質上與上述第 2 9實施形態相同之作用效果。 雖然使用以上第1至第3 0實施態樣說明本發明,但 是本發明並不限定於上述各實’施形態,於實施階段只要不 脫離本發明主旨之範圍下,亦可做各種變形。 以下,針對該發明之各種變形例予以說明。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁} 訂 經濟部智慧財產局員工消費合作社印製 -63- 546813 A7 _______B7 五、發明説明(61 ) (變形例1 ) (請先閲讀背面之注意事項存填寫本頁) 上述各實施形態中之表面保護膠帶5即使使用紫外線 型者,於晶圓之背面硏磨工程後,將紫外線照射至表面膠 帶5而使黏著力降低亦可。 (變形例2 ) 經濟部智慈財產局員工消費合作社印製 於上述各實施態樣中之背面硏磨(B S G )工程中, 可以使用使固定晶圓1之夾爪台和硏磨用磨石旋轉,一面 降下磨石一面硏磨晶圓1之背面的被稱做送料進給硏磨的 方法,或一面旋轉晶圓1和磨石6 —面硏磨之被稱做貫穿 進給硏磨或是滯緩硏磨的方法。此時,當硏削晶圓1之背 面到達溝4時,晶圓雖然被分割成各個晶片1 ’ ,但是即 使於晶圓1被分割成各個晶片1 ’後亦持續硏削,依據至 少硏削及硏磨5 // m以上,於藉电半切割.分塊而所形成 之溝4的側壁面和藉由硏削及硏磨而所形成之面相交之部 分發生碎片,亦可以藉由硏削及硏磨除去該領域。若增加 該硏削及硏磨量,雖然可以除去更大的碎片,但是該硏削 及硏磨量若因應其所需來設定著晶圓1之厚度或完成時之 晶片1 ’之厚度等即可。依此,晶片1 ’之完成時之厚度 可薄化至例如3 0〜5 0 // m。 再者,將上述晶圓1之背面磨削至溝4而分割成各個 晶片1 ’時,雖然即使使用1種類之磨石粒徑的硏削磨石 亦可,但是當考慮短縮硏削時間和防止發生碎片之雙方, 使用至少2種類之磨石粒徑的硏削磨石以2階段或其上來 本紙張尺度適用中國國家標準(CNS)A4規格H〇x297公襲1 -64- 546813 A7 B7 五、發明説明(62) (請先閱讀背面之注意事項再填寫本頁) 進行爲最佳。即是,首先,若藉由#360 (主要之磨石 粒徑爲4 0〜6 0 // m )左右之磨石粒徑大的硏消磨石, 施予硏削及硏磨後,再藉由# 2 0 0 0 (主要磨石粒徑爲 4〜6 // m )左右之磨石粒徑小的硏削磨石施予硏削及硏 磨,而分離成各個晶片1 ’ ,即可達到短縮晶晶圓1分離 至各個晶片1 ’的時間,並且,因於最終分離時使用磨石 粒徑較小的削磨石,故可以降低碎片之發生。 (變形例3 ) 於上述各實施態樣中之晶片1 ’覆晶接合至基板1 4 時,即使施加超音波亦可。依此,可以更強固地接合。 (變形例4 ) 經濟部智慧財產局員工消費合作社印製 上述各實施態樣中之晶片1 ’安裝至基板1 4之工程 ,是可以使用金屬固相擴散接合、金屬液相擴散接合及接 觸接合等。作爲上述金屬固相擴散接合,是可以使用例如 於凸塊上採用A u/A u或A u/C u之超音波熱壓。超 音波熱壓可高速並且低溫接合,可對應於需要缺少塡膠之 裝置。 再者,作爲上述金屬液相擴散接合,是可以使用例如 於凸塊上採用焊料/焊料的C 4連接(Controlled Collapse Clnp Connection) 。C 4連接是接合信賴性高,可以實現表 面安裝技術(S Μ T : Surface Mount Technology )相同製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -65- 546813 A7 B7 五、發明説明(63) 而且,作爲上述接觸接合,是可以使用採用A u / (請先閲讀背面之注意事項存填寫本頁)
Sn — Ag、Au/Sn、Au/B i 的一倂密封連接, 或採用C u / S n - B i的壓接接合。壓接接合爲低溫製 程,亦可對應於玻璃基板之安裝,可以使間距狹窄化。 如上述說明般,若依據本發明中之1個手段,則可以 得到可以抑制因晶片破裂而引起之製造良率下降的半導體 之製造方法。 再者,可得到即使爲使用如焊料凸塊般之高凸塊的晶 片亦可以使晶片薄化之半導體裝置之製造方法。 而且,可得到當基板之密封樹脂貼上時,縮小基板( 具有密封樹脂)和晶片貼合之位置偏離而使安裝精度提昇 之半導體裝置之製造方法。 再者,可得到於覆晶接合時不需要用以塗層晶片背面 之聚四氟乙烯薄板等而可達到低成本化之板導體裝置之製 造方法。 又,可得到可達成簡化製造工程和低成本化之半導體 裝置之製造方法。 經濟部智慧財產局員工消費合作社印製 【圖面之簡單說明】 第1圖是用以說明以往之半導體裝置之製造方法的流 程圖。 第2圖是用以說明以往之半導體裝置之製造方法的流 程圖。 第3圖A至G是用以說明本發明之第1實施態樣所涉 本纸張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) -66- 546813 A7 ________ B7 五、發明説明(64) 及之半導體裝置之製造方法的圖不,依序表示製造工程的 剖面圖。 (請先閲讀背面之注意事項再填寫本頁} 第4圖是用以說明本發明之第1實施態樣所涉及之半 導體裝置之製造方法的流程圖。 第5圖A至Η是用以說明本發明之第2實施態樣所涉 及之半導體裝置之製造方法的圖示,依序表示製造工程的 剖面圖。 桌6圖是用以說明本發明之第2實施態樣所涉及之半 導體裝置之製造方法的流程圖。 第7圖Α至F是用以說明本發明之第3實施態樣所涉 及之半導體裝置之製造方法的圖示,依序表示製造工程的 剖面圖。 第8圖是用以說明本發明之第3實施態樣所涉及之半 導體裝置之製造方法的流程圖。 第9圖A至G是用以說明本發明之第4實施態樣所涉 及之半導體裝置之製造方法的圖示,依序表示製造工程的 剖面圖。 經濟部智慧財產局g(工消費合作社印製 第1 0圖是用以說明本發明之第4實施態樣所涉及之 半導體裝置之製造方法的流程圖。 第1 1圖A至G是用以說明本發明之第5實施態樣所 涉及之半導體裝置之製造方法的圖示,依序表示製造工程 的剖面圖。 第1 2圖是用以說明本發明之第5實施態樣所涉及之 半導體裝置之製造方法的流程圖。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公楚) -67- 546813 A7 B7 五、發明説明(65) (請先閲讀背面之注意事項再填寫本頁) 第1 3圖A至Η是用以說明本發明之第6實施態樣所 涉及之半導體裝置之製造方法的圖示,依序表示製造工程 的剖面圖。 第1 4圖是用以說明本發明之第6實施態樣所涉及之 半導體裝置之製造方法的流程圖。 第1 5圖Α至F是用以說明本發明之第7實施態樣所 涉及之半導體裝置之製造方法的圖示,依序表示製造工程 的剖面圖。 第1 6圖是用以說明本發明之第7實施態樣所涉及之 半導體裝置之製造方法的流程圖。 第1 7圖A至G是用以說明本發明之第8實施態樣所 涉及之半導體裝置之製造方法的圖示,依序表示製造工程 的剖面圖。 第1 8圖是用以說明本發明之第8實施態樣所涉及之 半導體裝置之製造方法的流程圖。 經濟部智慈財產局工消費合作社印製 第1 9圖A至Η是用以說明本發明之第9實施態樣所 涉及之半導體裝置之製造方法的圖不,依序表不製造工程 的剖面圖。 第2 0圖是用以說明本發明之第9實施態樣所涉及之 半導體裝置之製造方法的流程圖。 第2 1圖Α至I是用以說明本發明之第1 〇實施態樣 所涉及之半導體裝置之製造方法的圖示,依序表示製造工 程的剖面圖。 第2 2圖是用以說明本發明之第1 〇實施態樣所涉及 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -68- 546813 A7 ___ B7 五、發明説明(66) 之半導體裝置之製造方法的流程圖。 第2 3圖A至G是用以說明本發明之第1 1實施態樣 所涉及之半導體裝置之製造方法的圖示,依序表示製造工 程的剖面圖。 第2 4圖是用以說明本發明之第1 1實施態樣所涉及 之半導體裝置之製造方法的流程圖。 第2 5圖A至Η是用以說明本發明之第1 2實施態樣 所涉及之丰導體裝置之製造方法的圖示,依序表示製造工 程的剖面圖。 第2 6圖是用以說明本發明之第1 2實施態樣所涉及 之半導體裝置之製造方法的流程圖。 第2 7圖Α至Η是用以說明本發明之第1 3實施態樣 所涉及之半導體裝置之製造方法的圖示,依序表示製造工 程的剖面圖。 第2 8圖是用以說明本發明之第1 3實施態樣所涉及 之半導體裝置之製造方法的流程圖。 第2 9圖Α至I是用以說明本發明之第1 4實施態樣 所涉及之半導體裝置之製造方法的圖示,依序表示製造工 程的剖面圖。 第3 0圖是用以說明本發明之第1 4實施態樣所涉及 之半導體裝置之製造方法的流程圖。 第3 1圖A至G是用以說明本發明之第1 5實施態樣 所涉及之半導體裝置之製造方法的圖示,依序表示製造工 程的剖面圖。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X29*7公釐) (請先閱讀背面之注意事項再填寫本頁) 衣· 經濟部智慧財產局g(工消費合作社印製 -69- 546813 Α7 ____ _ Β7 五、發明説明(67) 第3 2圖是用以說明本發明之第1 5實施態樣所涉及 之半導體裝置之製造方法的流程圖。 (請先閱讀背面之注意事項再填寫本頁) 第3 3圖A至Η是用以說明本發明之第1 6實施態樣 所涉及之半導體裝置之製造方法的圖示,依序表示製造工 程的剖面圖。 第3 4圖是用以說明本發明之第1 6實施態樣所涉及 之半導體裝置之製造方法的流程圖。 第3 5圖Α至I是用以說明本發明之第1 7實施態樣 所涉及之半導體裝置之製造方法的圖示,依序表示製造工 程的剖面圖。 第3 6圖是用以說明本發明之第1 7實施態樣所涉及 之半導體裝置之製造方法的流程圖。 第3 7圖A至J是用以說明本發明之第1 8實施態樣 所涉及之半導體裝置之製造方法的圖示,依序表示製造工 程的剖面圖。 第3 8圖是用以說明本發明之第1 8實施態樣所涉及 之半導體裝置之製造方法的流程圖。 經濟部智慈財產局8工消費合作社印製 第3 9圖A至Η是用以說明本發明之第1 9實施態樣 所涉及之半導體裝置之製造方法的圖示,依序表示製造工 程的剖面圖。 第4 0圖是用以說明本發明之第1 9實施態樣所涉及 之半導體裝置之製造方法的流程圖。 弟4 1圖Α至I是用以δ兌明本發明之第2 0竇施態樣 所涉及之半導體裝置之製造方法的圖示,依序表示製造工 本纸張尺度適用中國國家標準(CNS ) Α4規格(210Χ 297公釐) -70- 546813 A7 __ B7 五、發明説明(68) 程的剖面圖。 (請先閲讀背面之注意事項再填寫本頁) 第4 2圖是用以說明本發明之第2 〇實施態樣所涉及 之半導體裝置之製造方法的流程圖。 第4 3圖A至I是用以說明本發明之第2 1實施態樣 所涉及之半導體裝置之製造方法的圖示,依序表示製造工 程的剖面圖。 第4 4圖是用以說明本發明之第2 1實施態樣所涉及 之半導體裝置之製造方法的流程圖。 第4 5圖A至J是用以說明本發明之第2 2實施態樣 所涉及之半導體裝置之製造方法的圖示,依序表示製造工 程的剖面圖。 第4 6圖是用以說明本發明之第2 2實施態樣所涉及 之半導體裝置之製造方法的流程圖。 第4 7圖A至Η是用以說明本發明之第2 3實施態樣 所涉及之半導體裝置之製造方法的圖示,依序表示製造工 程的剖面圖。 經濟部智慧財產局B(工消費合作社印製 第4 8圖是用以說明本發明之第2 3實施態樣所涉及 之半導體裝置之製造方法的流程圖。 第4 9圖Α至I是用以說明本發明之第2 4實施態樣 所涉及之半導體裝置之製造方法的圖示,依序表示製造工 程的剖面圖。 第5 0圖是用以說明本發明之第2 4實施態樣所涉及 之半導體裝置之製造方法的流程圖。 第5 1圖A至G是用以說明本發明之第2 5實施態樣 中國國家標準(CNS ) A4規格(210X 297公釐) -71 - 546813 A7 _____B7 五、發明説明(69) 所涉及之半導體裝置之製造方法的圖示,依序表示製造工 程的剖面圖。 (請先閲讀背面之注意事項再填寫本頁) 第5 2圖是用以說明本發明之第2 5實施態樣所涉及 之半導體裝置之製造方法的流程圖。 第5 3圖A至Η是用以說明本發明之第2 6實施態樣 所涉及之半導體裝置之製造方法的圖示,依序表示製造工 程的剖面圖。 第5 4圖是用以說明本發明之第2 6實施態樣所涉及 之半導體裝置之製造方法的流程圖。 第5 5圖Α至Η是用以說明本發明之第2 7實施態樣 所涉及之半導體裝置之製造方法的圖示,依序表示製造工 程的剖面圖。 第5 6圖是用以說明本發明之第2 7實施態樣所涉及 之丰導體裝置之製造方法的流程圖。 第5 7圖Α至I是用以說明本發明之第2 8實施態樣 所涉及之半導體裝置之製造方法的圖示,依序表示製造工 程的剖面圖。 經濟部智慧財產局資工消費合作社印製 第5 8圖是用以說明本發明之第2 8實施態樣所涉及 之半導體裝置之製造方法的流程圖。 第5 9圖A至I是用以說明本發明之第2 9實施態樣 所涉及之半導體裝置之製造方法的圖示,依序表示製造工 程的剖面圖。 第6 〇圖是用以說明本發明之第2 9實施態樣所涉及 之半導體裝置之製造方法的流程圖。 本紙張尺度適用中國國&準(ΙνΓΪ μ規格(210X297公釐) ' ' -72- 546813 A7 B7
五、發明説明(70) (請先閱讀背面之注意事項再填寫本頁) 第6 1圖A至J是用以說明本發明之第3 ο實施態樣 涉及之半導體裝置之製造方法的圖示,依序表示製造工 程的剖面圖。 第6 2 Η是用以說明本發明之第3 〇實施態樣所涉及 之半導體裝置之製造方法的流程圖。 【符號說明】 1 晶圓 2 凸塊 3 A、3 Β 密封材料’ 3B— 1、3B — 2 基材 4 溝 5 表面保護膠帶 6 磨石 8 平坦環 9 拾取膠帶 9 U V 紫外線硬化型之拾取膠帶 經濟部智慧財產局員工消費合作社印製 10 毛細管 11 上推插銷 1 2 插銷座 13 後備座 14 基板 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) -73-

Claims (1)

  1. 546813 ABCD 六、申請專利範圍彳 1·一種半導體裝置之製造方法,其特徵爲:包含有 在形成有元件的晶圓主表面上形成與上述元件電氣性 連接的凸塊, 沿著上述晶圓之分塊線或晶片分割線,形成自上述晶. 圓主表面無穿透至背面之深度的溝, 以密封材料覆蓋上述晶圓之凸塊形成面側, 進行上述晶圓之背面硏磨,並同時進行晶圓之薄化和 分離成各個晶片, 拾取依據上述背面硏磨而被個片化的晶片,和 · 予以加熱、使所拾取之晶片的凸塊予以溶解後,接合 安裝於基板,並且同時使上述密封材料溶解而予以密封。’ 2 ·如申請專利範圍第1項所記載之半導體裝置之製 造方法,其中,上述凸塊爲球狀凸塊。 3 ·如申請專利範圍第1項所記載之半導體裝置之製 造方法,其中,上述凸塊爲柱狀凸塊。 4 ·如申請專利範圍第1項所記載之半導體裝置之製 造方法,其中,上述密封材料是依據使用液狀樹脂之旋轉 塗層法而所形成。 5 .如申請專利範圍第1項所記載之半導體裝置之製 造方法,其中,上述密封材料是依據貼上薄膜狀之樹脂而 所形成。 6 ·如申請專利範圍第1項所記載之半導體裝置之製 造方法,其中,又具備有於進行晶圓之背面硏磨之前,在 覆蓋上述晶圓之凸塊形成面的上述密封材料上,貼上表面 本紙張尺度國家標準(CNS ) Α4ϋ210χ297公釐) (請先閲讀背面之注意事項再填寫本頁) 1= -I · 訂 經濟部智慧財產局員工消費合作社印製 -74- 546813 A8 B8 C8 D8 六、申請專利範圍2 保護膠帶。 7 .如申請專利範圍第1項所記載之半導體裝置之製 姐方法,其中,又具備有於進行晶圓之背面硏磨之前,在 覆蓋上述晶圓之凸塊形成面的上述密封材料上,貼上紫外. 線硬化型之表面保護膠帶,於進行晶圓之背面硏磨之後, 將紫外線照射至上述表面保護膠帶,使黏著力降低。 8 ·如申請專利範圍第1項所記載之半導體裝置之製 造方法,其中,又具備有於上述拾取之前,在被個片化之 各晶片的背面上貼上拾取膠帶。 - 9 _如申請專利範圍第1項所記載之半導體裝置之製 .造方法,其中,又具·備有於上述拾取之前,在被個片化之 各晶片的背面上貼上紫外線硬化型之拾取膠帶,和將紫外 線照射至上述表面保護膠帶,使黏著力降低。 1 0 .如申請專利範圍第1項所記載之半導體裝·置之 製造方法,其中,將所拾取之晶片的上述凸塊接合安裝於 基板,並且同時使上述密封材料溶解而予以密封,是藉由 覆晶接合而所執行。 1 1 ·如申請專利範圍第1 0項所記載之半導體裝置 之製造方法,其中,上述覆晶接合中,與上述凸塊之基板 接合是在施加有超音波的狀態下而所執行。 1 2 ·如申請專利範圍第1項所記載之半導體裝置之 製造方法,其中,又具備有將所拾取之晶片的上述凸塊接 合安裝於基板,並且R時使上述抬封材料溶解而予以密、封 之後,施予後固化(A f t e 1· c u 1· e )。 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐) (請先聞讀背面之注意事項再填寫本頁) 訂 争 經濟部智慧財產局員工消費合作社印製 -75、 546813 A8 B8 C8 D8 六、申請專利範圍 3 ~^ 1 3 . —種半導體裝置之製造方法,其特徵爲:包含 有 (請先閱讀背面之注意事項再填寫本頁) 沿著形成有元件之晶圓的分塊線或晶片分割線,形成 自上述晶圓主表面無穿透至背面之深度的溝, 在晶圓主表面上形成與上述元件電氣性連接的凸塊, 以密封材料覆蓋上述晶圓之凸塊形成面側, 進行上述晶圓之背面硏磨,並同時進行晶圓之薄化和 分離成各個晶片, 拾取依據上述背面硏磨而被個片化的晶片,和 · 予以加熱,使所拾取之晶片的凸塊予以溶解後,而接 合安裝於基板,並且·同時使上述密封材料溶解而予以密封 〇 · 1 4 .如申請專利範圍第1 3項所記載之半導體裝置 之製造方法,其中,上述凸塊爲球狀凸塊。 1 5 .如申請專利範圍第1 3項所記載之半導體裝置 之製造方法,其中,上述凸塊爲柱狀凸塊。 經濟部智慧財產局員工消費合作社印製 1 Θ ·如申請專利範圍第1 3項所記載之半導體裝置 之製造方法,其中,上述密封材料是依據使用液狀樹脂之 旋轉塗層法而所形成。 1 7 ·如申請專利範圍第1 3項所記載之半導體裝置 之製造方法,其中,上述密封材料是依據貼上薄膜狀之樹 脂而所形成。 1 8 ·如申請專利範圍第1 3項所記載之半導體裝置 之製造方法,其中,又具備有於進行晶圓之背面硏磨之前 本[張尺度適用中國g檩準(CNS ) A视格(21〇χ297公釐] ---:--- -76- 546813 A8 B8 C8 ___ D8 六、申請專利範圍 4 ,在覆蓋上述晶圓之凸塊形·成面的上述密封材料上,貼上 表面保護膠帶。 1 9 .如申請專利範圍第1 3項所記載之半.導體裝置 之製造方法,其中,又具備有於進行晶圓之背面硏磨之前 ,在覆蓋上述晶圓之凸塊形成面的上述密封材料上,貼上 紫外線硬化型之表面保護膠帶,於進行晶圓之背面硏磨之 後,將紫外線照射至上述表面保護膠帶,使黏著力降低。 2 0 .如申請專利範圍第χ 3項所記載之半導體裝置 之製造方法,其中,又具備有於上述拾取之前,在被個片 化之各晶片的背面上貼上拾取膠帶。 2 1 .如申請專利範圍第1 3項所記載之半導體裝置 之製造方法,其中,又具備有於上述拾取之前,在被個片 化之各晶片的背面上貼上紫外線硬化型之拾取膠帶,並且 將紫外線照射至上述表面保護膠帶,使黏著力降低。 . 2 2 ·如申請專利範圍第1 3項所記載之半導體裝置 之製造方法,其中,將所拾取之晶片的上述凸塊接合安裝 於基板,並且同時使上述密封材料溶解而予以密封,是藉 由覆晶接合而所執行。 2 3 .如申請專利範圍第2 2項所記載之半導體裝置 之製造方法,其中,上述覆晶接合中,與上述凸塊之基板 接合是在施加有超音波的狀態下而所執行。. 2 4 ·如申請專利範圍第1 3項所記載之半導體裝置 之製造方法,其中,又具備有將所拾取之晶片的上述凸塊 接合安裝於基板,並且同時使上述密封材料溶解而予以密 本紙張从適用中國國家樣準(CNS) (21GX297公着) (請先閲讀背面之注意事項再填寫本頁) *1T 經濟部智慧財產局員工消費合作社印製 -77 - 經濟部智慧財產局員工消費合作社印製 546813 A8 B8 C8 D8 六、申請專利範圍 5 封之後,施予後固化(A f t e ι· c u ι· e )。 2 5 · —種半導體裝置之製造方法,其特徵爲:包含 有 · 在晶圓主表面上形成與上述元件電氣性連接的凸塊, 以密封材料覆蓋上述晶圓之凸塊形成面側, 沿著形成有元件之晶圓的分塊線或晶片分割線,形成 自上述晶圓主表面無穿透至背面之深度的溝, 進行上述晶圓之背面硏磨,並同時進行晶圓之薄化和 分離成各個晶片, · 拾取依據上述背面硏磨而被個片化的晶片,和 予以加熱,使所拾取之晶片的凸塊予以溶解後,而接 合安裝於基板,並且同時使上述密封材料溶解而予以密封 2 6 ·如申請專利範圍第2 5項所記載之半導體‘裝置 之製造方法,其中,上述凸塊爲球狀凸塊。 2 7 ·如申請專利範圍第2 5項所記載之半導體裝置 之製造方法,其中,上述凸塊爲柱狀凸塊。 2 8 .如申請專利範圍第2 5項所記載之半導體裝置 之製造方法,其中,上述密封材料是依據使用液狀樹脂之 旋轉塗層法而所形成。 2 9 .如申請專利範圍第2 5項所記載之半導體裝置 之製造方法,其中,上述密封材料是依據貼上薄膜狀之樹 脂而所形成。 3 0 ·如申請專利範圍第2 5項所記載之半導體裝置 訂 ~ (請先閲讀背面之注意事項再填寫本頁) -78- 546813 8 S 8 8 ABCD 六、申請專利範圍6 之造方法,其中,又具備有於進行晶圓之背面硏磨之前 (請先閱讀背面之注意事項再填寫本頁) S蓋上述晶圓之凸塊形成面的上述密封材料上,貼上 表面保護膠帶。 3 1 ·如申請專利範圍第2 5項所記載之半導體裝置 t _造方法,其中,又具備有於進行晶圓之背面硏磨之前 ’在覆蓋上述晶圓之凸塊形成面的上述密封材料上,貼上 紫外線硬化型之表面保護膠帶,於進行晶圓之背面硏磨之 後,將紫外線照射至上述表面保護膠帶,使黏著力降低。 3 2 ·如申請專利範圍第2 5項所記載之半導體裝置 之製造方法,其中,又具備有於上述拾取之前,在被個片 化之各晶片的背面上貼上拾取膠帶。 3 3 ·如申請專利範圍第2 5項所記載之半導體裝置 之製造方法,其中,又具備有於上述拾取之前,在被個片 化之各晶片的背面上貼上紫外線硬化型之拾取膠帶,並且. 將紫外線照射至上述表面保護膠帶,使黏著力降低。 經濟部智慧財產局員工消費合作社印製 3 4 ·如申請專利範圍第2 5項所記載之半導體裝置 之製造方法,其中,將所拾取之晶片的上述凸塊接合安裝 於基板,並且同時使上述密封材料溶解而予以密封,是藉 由覆晶接合而所執行。 3 5 ·如申請專利範圍第3 4項所記載之半導體裝置 之製造方法,其中,上述覆晶接合中,與上述凸塊之基板 接合是在施加有超音波的狀態下而所執行。 3 6 ·如申請專利範圍第2 5項所記載之半導體裝置 之製造方法,其中,又具備有將所拾取之晶片的上述凸塊 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -79- 546813 A8 B8 C8 D8 六、申請專利範圍 7 接合安裝於基板,並且同時使上述密封材料溶解而予以密 封之後,施予後固化(Aftercure )。 (請先閲讀背面之注意事項再填寫本頁) 『裝· 、π 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) - 80 -
TW091114071A 2001-07-04 2002-06-26 Manufacturing method of semiconductor device for die reinforcement during picking using sealing material TW546813B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001203647A JP4330821B2 (ja) 2001-07-04 2001-07-04 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW546813B true TW546813B (en) 2003-08-11

Family

ID=19040245

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091114071A TW546813B (en) 2001-07-04 2002-06-26 Manufacturing method of semiconductor device for die reinforcement during picking using sealing material

Country Status (4)

Country Link
US (1) US6777313B2 (zh)
JP (1) JP4330821B2 (zh)
KR (1) KR100481658B1 (zh)
TW (1) TW546813B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214361B2 (en) 2012-02-17 2015-12-15 Fujitsu Limited Semiconductor device manufacturing method and electronic device manufacturing method
US9312151B2 (en) 2012-02-17 2016-04-12 Fujitsu Limited Method of manufacturing semiconductor device and method of manufacturing electronic device including an adhesive layer on a support member

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794751B2 (en) * 2001-06-29 2004-09-21 Intel Corporation Multi-purpose planarizing/back-grind/pre-underfill arrangements for bumped wafers and dies
US6649445B1 (en) * 2002-09-11 2003-11-18 Motorola, Inc. Wafer coating and singulation method
US8026126B2 (en) * 2002-11-27 2011-09-27 Asm Assembly Automation Ltd Apparatus and method for thin die detachment
JP4599075B2 (ja) * 2003-03-26 2010-12-15 株式会社東芝 半導体製造装置及び半導体装置の製造方法
SG116533A1 (en) * 2003-03-26 2005-11-28 Toshiba Kk Semiconductor manufacturing apparatus and method of manufacturing semiconductor device.
JP2004311576A (ja) 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
JP2004335916A (ja) * 2003-05-12 2004-11-25 Toshiba Corp 半導体装置の製造方法
JP4342832B2 (ja) * 2003-05-16 2009-10-14 株式会社東芝 半導体装置およびその製造方法
JP2005019667A (ja) * 2003-06-26 2005-01-20 Disco Abrasive Syst Ltd レーザ光線を利用した半導体ウエーハの分割方法
JP4406300B2 (ja) 2004-02-13 2010-01-27 株式会社東芝 半導体装置及びその製造方法
JP4515129B2 (ja) * 2004-03-26 2010-07-28 シャープ株式会社 半導体装置の製造方法
KR100574983B1 (ko) 2004-07-06 2006-05-02 삼성전자주식회사 반도체소자 제조를 위한 반도체웨이퍼 처리방법
US20060019468A1 (en) * 2004-07-21 2006-01-26 Beatty John J Method of manufacturing a plurality of electronic assemblies
US8124455B2 (en) * 2005-04-02 2012-02-28 Stats Chippac Ltd. Wafer strength reinforcement system for ultra thin wafer thinning
JP2007266191A (ja) * 2006-03-28 2007-10-11 Nec Electronics Corp ウェハ処理方法
JP5151104B2 (ja) * 2006-09-22 2013-02-27 パナソニック株式会社 電子部品の製造方法
JP2008305833A (ja) * 2007-06-05 2008-12-18 Disco Abrasive Syst Ltd ウェーハの加工方法
JP5032231B2 (ja) * 2007-07-23 2012-09-26 リンテック株式会社 半導体装置の製造方法
KR20120002556A (ko) 2007-10-09 2012-01-05 히다치 가세고교 가부시끼가이샤 접착 필름이 부착된 반도체칩의 제조 방법 및 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법
US8198176B2 (en) 2007-10-09 2012-06-12 Hitachi Chemical Company, Ltd. Method for producing semiconductor chip with adhesive film, adhesive film for semiconductor used in the method, and method for producing semiconductor device
JP5493311B2 (ja) * 2008-03-26 2014-05-14 日立化成株式会社 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法
JP5710098B2 (ja) * 2008-03-27 2015-04-30 日立化成株式会社 半導体装置の製造方法
US20100264566A1 (en) * 2009-03-17 2010-10-21 Suss Microtec Inc Rapid fabrication of a microelectronic temporary support for inorganic substrates
US8148239B2 (en) * 2009-12-23 2012-04-03 Intel Corporation Offset field grid for efficient wafer layout
US9064686B2 (en) 2010-04-15 2015-06-23 Suss Microtec Lithography, Gmbh Method and apparatus for temporary bonding of ultra thin wafers
WO2011156228A2 (en) 2010-06-08 2011-12-15 Henkel Corporation Coating adhesives onto dicing before grinding and micro-fabricated wafers
EP2671248A4 (en) 2011-02-01 2015-10-07 Henkel Corp ON A PRECUTED WAFER APPLIED FILM ON A DICING TAPE
EP2671249A4 (en) 2011-02-01 2015-10-07 Henkel IP & Holding GmbH FILLING FILM APPLIED TO A PRE-CUTTING WAFER
WO2013019499A2 (en) * 2011-07-29 2013-02-07 Henkel Corporation Dicing before grinding after coating
JP6030938B2 (ja) * 2012-12-07 2016-11-24 リンテック株式会社 シート貼付装置およびシート貼付方法
US9704823B2 (en) 2015-03-21 2017-07-11 Nxp B.V. Reduction of defects in wafer level chip scale package (WLCSP) devices
US11854856B2 (en) * 2019-02-25 2023-12-26 Mitsubishi Electric Corporation Method of manufacturing semiconductor element
CN110010550B (zh) * 2019-04-18 2021-01-22 京东方科技集团股份有限公司 一种阵列基板制备方法及显示面板制备方法
KR102045187B1 (ko) 2019-06-26 2019-12-02 (주)인암 다용도 핸드 호이스트 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3007497B2 (ja) * 1992-11-11 2000-02-07 三菱電機株式会社 半導体集積回路装置、その製造方法、及びその実装方法
JPH07161764A (ja) 1993-12-03 1995-06-23 Toshiba Corp 樹脂封止型半導体装置およびその製造方法
US6294439B1 (en) 1997-07-23 2001-09-25 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6184109B1 (en) 1997-07-23 2001-02-06 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
JPH1140520A (ja) 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
US6063646A (en) * 1998-10-06 2000-05-16 Japan Rec Co., Ltd. Method for production of semiconductor package
JP4040819B2 (ja) 1999-02-03 2008-01-30 株式会社東芝 ウェーハの分割方法及び半導体装置の製造方法
JP2000294607A (ja) * 1999-04-08 2000-10-20 Hitachi Ltd 半導体装置の製造方法
JP3423245B2 (ja) 1999-04-09 2003-07-07 沖電気工業株式会社 半導体装置及びその実装方法
KR20000066816A (ko) * 1999-04-21 2000-11-15 최완균 적층 칩 패키지의 제조 방법
JP2001094005A (ja) * 1999-09-22 2001-04-06 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214361B2 (en) 2012-02-17 2015-12-15 Fujitsu Limited Semiconductor device manufacturing method and electronic device manufacturing method
US9312151B2 (en) 2012-02-17 2016-04-12 Fujitsu Limited Method of manufacturing semiconductor device and method of manufacturing electronic device including an adhesive layer on a support member

Also Published As

Publication number Publication date
US20030017663A1 (en) 2003-01-23
KR20030004132A (ko) 2003-01-14
US6777313B2 (en) 2004-08-17
KR100481658B1 (ko) 2005-04-08
JP4330821B2 (ja) 2009-09-16
JP2003017513A (ja) 2003-01-17

Similar Documents

Publication Publication Date Title
TW546813B (en) Manufacturing method of semiconductor device for die reinforcement during picking using sealing material
TW484194B (en) Semiconductor device and method of manufacturing the same
EP0828292B1 (en) Manufacture of a semiconductor device
TWI284960B (en) Manufacturing method of semiconductor device
JP4544143B2 (ja) 半導体装置の製造方法、半導体装置、回路基板及び電子機器
TWI242826B (en) Electrical performance enhanced wafer level chip scale package with ground
KR100693664B1 (ko) Wl-csp용 충전 페이스트 구조물 및 프로세스
KR100661042B1 (ko) 반도체 장치의 제조 방법
US7445963B2 (en) Semiconductor package having an interfacial adhesive layer
JP4100936B2 (ja) 半導体装置の製造方法
US8546244B2 (en) Method of manufacturing semiconductor device
KR20040092435A (ko) 반도체 장치 및 그 제조 방법
US8647966B2 (en) Method and apparatus for dicing die attach film on a semiconductor wafer
TWI677035B (zh) 半導體封裝及半導體封裝的製程方法
EP2040294A1 (en) Method of manufacturing a semiconductor device
KR20050054864A (ko) 반도체 장치 및 그 제조 방법
JP2001135598A (ja) ウエハのダイシング方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP4427535B2 (ja) 半導体装置の実装方法
JP3880762B2 (ja) 半導体装置
CN108735799A (zh) 半导体装置、半导体晶圆及半导体装置制造方法
JP2007294575A (ja) 半導体装置の製造方法
CN114388417A (zh) 面板级封装的精确重构
US20100184257A1 (en) Method of manufacturing semiconductor device
EP2568499A2 (en) Semiconductor device including insulating resin film provided in a space between semiconductor chips
JP2005166807A (ja) 半導体素子の製造方法および基板の個片化方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees