CN1134069C - 改进的薄膜晶体管,其制作方法及装有此薄膜晶体管的矩阵显示器 - Google Patents

改进的薄膜晶体管,其制作方法及装有此薄膜晶体管的矩阵显示器 Download PDF

Info

Publication number
CN1134069C
CN1134069C CNB961970693A CN96197069A CN1134069C CN 1134069 C CN1134069 C CN 1134069C CN B961970693 A CNB961970693 A CN B961970693A CN 96197069 A CN96197069 A CN 96197069A CN 1134069 C CN1134069 C CN 1134069C
Authority
CN
China
Prior art keywords
drain electrode
source electrode
grid
refers
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB961970693A
Other languages
English (en)
Other versions
CN1196803A (zh
Inventor
斯考特・H・豪尔伯格
斯考特·H·豪尔伯格
德・L・胡夫
罗那尔德·L·胡夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Image Quest Tech Inc
Original Assignee
Image Quest Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Image Quest Tech Inc filed Critical Image Quest Tech Inc
Publication of CN1196803A publication Critical patent/CN1196803A/zh
Application granted granted Critical
Publication of CN1134069C publication Critical patent/CN1134069C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136268—Switch defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Abstract

改进的薄膜晶体管，用以减少装有此晶体管的装置的缺陷，包括有源矩阵显示器(10)。实施第一项改进措施的方法是在底部金属层(52)上形成一双层绝缘材料层(60，62)，该金属层可是栅极线同时也是有源矩阵显示器中的行线。第一层绝缘材料层(60)通过对此金属层阳极氧化而形成，第二绝缘材料层(62)淀积在第一层上面。此双层绝缘材料结构层可再次进行阳极氧化以排除针孔效应。第二项改进措施包括，提供一种交叉梳状的晶体管结构以增加沟道宽度，最大限度地减少内部短路和最大限度减小漏极电容。此交叉梳状的结构(94，96；100，102)包括至少一个源极或漏极指，分别成形于至少两个漏极或源极指之间。一个已短路的源极指可被断开，以维护工作的晶体管。利用双层绝缘材料层形成有源矩阵显示器存储电容而构成另一项改进措施。利用第二层上覆的金属层(90)可形成冗余的列线(74，90)。缺陷屏蔽晶体管(49)同样也可从每一象素连至前面的栅极或行线。

Description

改进的薄膜晶体管，其制作方法及 装有此薄膜晶体管的矩阵显示器
本发明涉及一种改进的薄膜晶体管，该薄膜晶体管的制作方法以及装有此种晶体管的显示器。具体说，本发明涉及提供一种制作薄膜晶体管的方法，以提高此制成的晶体管和由其制成的装置的成品率。
近年来，薄膜晶体管和装有此种薄膜晶体管的装置，如存储器阵列，各种集成电路以及机械开关和继电器的替代品，日益引起人们的兴趣。例如，舌簧继电器会发生疲劳，MOS开关显示出过多的漏电流。
薄膜晶体管的一个具体应用是平板显示器，诸如使用液晶，场致发射，等离子体，电致变色或场致发光的那些装置，用以替代传统的阴极射线管(CRT)。平板显示器比之CRT可有重量轻，体积小和显著低功耗的优点。此外，由于CRT的运行方式，它们总会有某些失真。CRT是通过将一束电子束注射到涂磷荧光屏上而工作的。此电子束将使其聚焦点发光，其强度与束流强度成正比。通过恒定运动的束流在荧光屏上产生不同光强的发光点。由于电子束由其固定射源到达荧光屏的边缘比它到达中部要运行更远一些的距离，此束流以不同的角度投射到屏上不同地点从而导致光点大小及形状的改变(即，失真)。
平板显示器就可以避免此类失真，因为每一象素在基片上以光刻方式构图，而不是像CRT电子束抛射到涂磷荧光屏那样。制作此平板显示器时，在一基片上，如玻璃上，电路元件大体是以光刻来淀积和构图的。电路元件分阶段地淀积和刻蚀以组成带有矩阵的装置，该矩阵由电路控制线组成垂直的行和列构成，在控制线行和列之间有象素触点和控制元件。象素触点上有一介质，此介质是一种在阈电压加于此介质控制元件上时可发光(发射的)或可调制环境光线传输的(非发射的)的物质。此介质可是液晶，场致发光或电致变色的材料，如锌硫化物，等离子气体，例如氖和氩等离子气体，双色染料，或其他适宜的，随其上施加的电压而发光或改变光学性质的材料或装置。在每一触点处的此种光活性介质通常称为图象元或“象素”。
通常设计平板显示器的电路使得数据移进每一列与一预置电压对应的所有的列线上。接着每一行激励以导通在此行上所有的晶体管(此时一行被写入)。然后该行关断，下一行的数据移进所有列线，接着此第二行激励和写入。此过程重复进行直至所有行均被访问。通常在一般来说约为1/60秒或16.7毫秒的帧周期内所有的行均被写入。以后，表示此数据的电压有选择地施加于特定的列以导致选定的象素随着行被写入而发光或改变光学性质。制作象素使其能在施加一大的电压或电流，或一长脉冲电压或电流时改变强度。利用扭曲向列活性材料的液晶显示器在未激活时基本上是透明的，而在激活时成为光吸收的，反之亦然，均取决于起偏器方位。于是通过跨越显示器一行一行地顺序激活象素而在显示器上产生图象。上述关于CRT的几何失真对平板显示器来说就不成其为问题，因为每一象素位置是以光刻的方式来决定和固定的。
关于现有技术制作有源矩阵显示器结构(例如在每一象素处使用薄膜晶体管)的方法的一个主要问题在于，它们通常面临与集成电路的产品成品率类似的问题。就是说，所生产的装置的成品率通常不是100％，而且在最坏的情况下成品率(无缺陷装置的百分比)可能为0％。高质量显示器不容许晶体管或别的元件有一点缺陷。此外，大尺寸显示器比小尺寸显示器要求更严。因此，厂商面临着当不只几个晶体管有缺陷并从而不只几个象素有缺陷时，为了制作大尺寸和/或高清晰度显示器而不得不丢弃整个产品的难题。换言之，厂商承受着产品成品率降低而导致的每一件产品制造成本提高的困难。
本发明通过提供一种制作晶体管的方法而显著地改进成本上升和成品率下降的问题，该方法所提供的晶体管缺陷数量大为减小，可在各种类型的集成电路，如有源矩阵显示器中使用。
提供一种制作薄膜晶体管的改进方法，以减少装有此晶体管的装置，包括有源矩阵显示器中的缺陷。实施第一项改进措施的方法是，在底部金属层上面形成一双层绝缘层，该层可是栅极线也可是一有源矩阵显示器中的行线。第一绝缘层通过对此金属层作阳极氧化处理而形成，第二绝缘层淀积在第一层之上。此双绝缘结构可再作阳极氧化处理以消除层内的针孔效应。第二项改进措施包括，提供一种交叉梳状的晶体管结构，以增大通道宽度，最大限度地减少内部短路和将漏电容降至最小。此交叉梳状结构包括至少一个源极或漏极指，分别成形于至少两个漏极或源极指之间。可将一已短路的源极指断开以保持运行中的晶体管。利用此双层绝缘层形成有源矩阵显示器的存储电容器构成另一项改进措施。利用第二个上覆的金属层形成冗余列线。缺陷掩蔽晶体管也可连接于每一象素和前面的栅或行线之间。
图1是一个平面图，概略说明装有本发明晶体管的有源矩阵显示器；
图2是本发明晶体管和存储电容器实施例的错开的横截面图；
图3是图2晶体管实施例的第二个横截面图；
图4-10是此晶体管和显示器制作步骤的部分平面图；以及
图11是完成的显示器的部分略图。
如前所述，利用薄膜晶体管(TFT)可形成许多装置，一种具体的应用就是用于有源矩阵液晶显示器上(AMLCD)，本发明的此种TFT将作为AMLCD的一部分描述如下。参看图1，本发明的AMLCD总体上用标号10表示。
图示中AMLCD 10包括一组可选的外侧短路棒12，14，16和18，于1997年9月16日签发的美国共同未决申请USP No.5,668,032“ACTIVE MATRIXESD PROTECTION AND TESTING SCHEME”中对此有充分的描述，本文在此引用以参考。此外侧短路棒12，14，16和18在加工过程中可沿划线20断开而将其去掉。
图示中AMLCD 10还包括一组内侧的短路棒22，24，26和28，此内侧短路棒22，24，26和28在加工过程中也要用到，在USP No.5,668,032中有更充分的描述。然而，此内侧短路棒22，24，26和28只是沿线30从电气上与AMLCD 10断开，例如利用激光来断开，而仍保留为AMLCD 10的实体部分。
AMLCD 10淀积在基片32上，通常由玻璃板来作此基片，该板沿划线20断开，如上所述。基片32也可使用其他类型的绝缘材料来制作，包括应用不透光的，带有一绝缘涂层的金属板。AMLCD 10由多个行线34和多个列线36形成一个大的矩阵而组成，图中只示出了一小部分。行线34包括连于每一行线34的多个驱动器接触焊盘38中的一个，列线36也同样包括连于每一列线36的多个驱动器接触焊盘40中的一个。
AMLCD 10包括多个形成于行线34和列线36之间的相同的象素，本文仅对一个象素42加以详细描述。在一个行线34和一个列线36相交处的每一矩阵交叉点44处形成TFT 46，以将该行线和列线与象素触点48相连。有源液晶介质起码要在此触点48上形成，该介质将根据底板和施加于此象素42上的数据电压而改变性质。象素42上的介质通常在AMLCD 10的整体矩阵中呈方形或点状。晶体管46和触点48的实际大小不是按比例画出的，仅用作简略的图解说明。
需要指出的是，可使用的或在AMLCD 10外部区域的行线34和列线36的数量在理论上是没有限制的。加工装置时在实践中提供一外部线数的限制，当装置改进时此限制也会不断变化。
在制作AMLCD 10中所遇到的问题是，如果此AMLCD 10包含有缺陷的TFT或其他有缺陷的电路元件，使得不只几个象素不工作，通常必须丢弃此显示器。掩蔽有缺陷象素42的一种方法是使用一附加的(可选的)晶体管49连同象素42一起将象素42连接到一邻近行R1上。因此，当行R1被写入时，数据不仅是施加到前一象素42中，而且也通过晶体管49进入此象素42。接着当行R2被写入时，象素42的数据是利用来自前一象素的数据通过晶体管46而被写入的。然而，如果此晶体管46是有缺陷的，象素42不会表现出不工作的状态，而是保留着取自前一行R1的数据。这就掩蔽了象素42未能正确运行的情况。
如图11中所进一步描述的，此象素42还可包括一存储电容器50，连于行R1，它在每一帧的过程中维持并稳定写入象素42的电压。
制作本发明TFT 46和AMLCD 10的目的是提高有源象素的成品率。参看图2描述TFT 46。制作TFT 46时，首先淀积栅极52作为行线34。完成的TFT 46示于图2和图3中，各个加工步骤则尽量在图4-10中画出。虽然各种各样的层厚度在本发明中并不至关重要，但本文仍提出最可取的厚度和材料以提供制作TFT 46和AMLCD 10的最佳实施方案。
栅极52最好由两层金属来制作，第一层是铝，最好是铝/铜合金，将此层淀积并构图形成一线元54(见图4)。为了形成一冗余行线34，将第二栅层钽淀积在铝元件54之上并构图成形为一线元56(见图5)，该线元覆盖着线元54。线元56还有指58(图5)，形成各个TFT 46现在的栅极。线元54最好由铝或铝合金来制成。由于铝的优良导电性所以可用它制成长的线，但对于小的显示器来说并不是必不可少的，如果需要的话小显示器也可不用它。将铝淀积至约1200埃的厚度以保证导电性能，但仍要足够薄以避免对元件54的台阶覆盖。为冗余将钽元件56或其他的阳极耐熔金属最好分别地淀积至约2000埃的厚度，形成TFT 46栅极的指58不需要铝层，通常只用钽来制成。
然后，通过将此露出的钽元件56加以阳极氧化形成第一栅绝缘层60，从钽氧化物，Ta2O2，经强阳极氧化处理而形成此绝缘层60。可利用0.1％到4.0％的柠檬酸去离子水溶液来实行强阳极氧化。利用约为60伏的电压形成一十分精确和均匀的，约为每伏1.5埃或厚度为900埃的氧化层60。焊盘38和40可覆盖以光阻材料以避免此焊盘的阳极氧化，或者可将焊盘先作阳极氧化处理然后再加以刻蚀。
或者，此第一栅绝缘层60可由淀积的电介质层来制成。第二或冗余的栅绝缘层62最好淀积以氮化硅Si3N4，厚度约为3000埃。再顺次淀积二附加层，一层是非晶硅64，接着是一层涂N+的非晶硅66。选择刻蚀N+层66和非晶硅层64以留出氮化层62的栅部58上分立的区域70(图6)。将此非晶硅层64淀积至约1500埃的厚度，N+层66淀积至约300埃的厚度。在图形化之后，剩余的N+层形成欧姆接触部68。在淀积下一金属层之前进行再阳极氧化以避免可能的短路，特别是避免发生在漏极或源极金属层覆盖此栅极金属层的任何点处的短路。再阳极氧化要以源、栅线之间正常存在的最大电压值的至少两倍的电压下进行。此再阳极氧化会在钽或下面的铝层内形成新的氧化物，以防止后面淀积上的金属通过暴露棚金属的针孔而与此栅线短路。
然后，淀积源-漏(S--D)层72，对于大尺寸显示器，最好用多层金属层来制成此层，对于小尺寸显示器，层72可以是单金属层的，例如用铝或钼。最可取的大型装置的多层72是通过淀积一层厚度为500埃数量级的第一钼阻挡层来形成的，然后，第二层铝或铝合金的导电增强层淀积至约5000埃的厚度。第三层钼或钼合金的阻挡层淀积至约300埃的厚度。另一种方法是，只要求最初两层是淀积层。
S-D层72构图以形成源极部分74，漏极部分76和顶部电容触点部78。然后在此源、漏部74和76之间移去在触点部68之间的N+涂层形成此晶体管的沟道区80；而触点部仍处在S-D金属部74和76之下。这里晶体管46是有导电功能的。
存储电容器50也是有导电功能的，它是由触点部78和氮化层62下面的氧化层60和栅极52所形成。此时，晶体管46和电容器50均可按要求进行电气试验。
接着，淀积第一钝化层82，最好用Si3N4，厚度约为7000埃来形成。此电介质层亦可由淀积的SiO2旋涂玻璃(SOG)或其他有机电介质材料来形成。层82构图以形成漏极触点开口84和电容器触点开口86。当要形成一冗余列线时，形成通路88(图3)以构成下面列线36的触点。
然后，象素ITO层90淀积并构图，形成开口84处漏极触点，开口86处的电容器触点，接触贯穿通道88(可贴合处)以及此象素48的冗余列线。象素48不是按比例画出的，此部分被偏移以便同时包括晶体管46和电容器结构50，二者是彼此错开的。此部分没有完全示出在列ITO和象素ITO48(见图1和图9)之间的电隔离。未示出此附加的晶体管49(图1)，但它的制作方法与晶体管46相同。
形成最后钝化层92后，此TFT结构就完成了。钝化层92厚度约为2000-3000埃，与层82形成方法相同。层92也可在滤色基片上形成或在这两层之上形成。
如图7A和图7B所示，源极线74与漏极76呈交叉梳状。如图7A，漏极76最好至少有一个指94，而源极线74最好包括一对指96。穿过源极线74在邻接指96处刻蚀一闭合的缝隙或闭合的开口98。指型交叉梳状结构有若干优点。第一，沟道宽度可增至最大，而漏、栅间电容减至最小。另外的优点是，在电子测试过程中，此源极指96中一个指的短路可通过断开此已短路的指96而排除。通过将已短路的指96的两边都切通至缝98即可有效地排除此短路。
虽然根据图7A所示的交叉梳状的实施方案可将漏、棚之间的电容减至最小，仍可利用如图7B所示的形成附加指的方法而获得更大的驱动电流。图7B中，漏极76包括一对指100而源极74包括三个匹配的指102。
图9示出ITO层90，形成分开的象素触点48和冗余的列线104。此列线104通过通道88而与下面的列线36相连。
图10中示出此AMLCD 10的总体合成的版图。
图11示出此完成的AMLCD 10的一部分以及使用存储电容器50的原因。此存储电容器50当象素行，此处是行3，未编址时，在此帧周期内可稳定加于象素42中液晶材料的电压。一给定的象素行在一帧周期内只能编址一次，此帧通常是1/60秒或16.7毫秒。对于一480行AMLCD 10来说，一已给定行只在此帧周期的1/480的时间内或约34.7微秒内编址。在此帧周期中，当象素行未编址时，此TFT 46是断开的。然而施加在晶体材料上的象素电压应保持恒定。此液晶材料有一电容CLC和一有限电阻RLC。晶体管46能在驱动器和源极之间和/或通过此液晶材料电阻RLC而有漏电。为了最大限度地减小加于液晶材料的电压降(数据衰减)，电容为CS的存储电容50制作成与液晶电容CLC并联。由行3处的晶体管46所驱动的象素42通过电容器50而连于前一行2。此处假定行2恰好在行3之前被驱动。当关于某一给定行的晶体管46导通时，由于总电容等于CLC+CS，晶体管46对CLC和CS充电。晶体管46和液晶材料二者的漏电流在越高的运行温度下均会越大(越差)。液晶材料包含在TFT基片32和一滤色片或单色底板94之间。利用隔板(未画出)将此底板94与基片32分开。

Claims (38)

1.一种制作改进的薄膜晶体管的方法，改进措施包括：
形成交叉梳状的源极和漏极，包括，在所述源极内提供一闭合的开口，形成从所述源极伸向所述漏极的至少两个指和邻接所述开口相对两边的一个指，以及在所述漏极上形成至少一个指，从所述二源极指之间的所述漏极伸出并与之隔开一定距离。
2.如权利要求1所述的方法，包括，至少形成三个从所述源极伸出的指以及至少两个从所述漏极伸出的指，每一所述漏极指从所述一对源极指之间伸出并与之隔开一定距离。
3.如权利要求1所述的方法，包括：对源极和漏极进行短路测试以及在所述已短路的源极指的两侧上将所述源极指切至所述源极开口从而断开短路的源极指。
4.如权利要求1所述的方法，包括，在冗余的栅极绝缘材料上形成所述源极和漏极，包括，通过淀积一栅极金属，阳极氧化所述栅极金属以形成一绝缘层并在所述已阳极氧化的绝缘层上面淀积第二层绝缘材料来形成所述栅极绝缘材料。
5.如权利要求4所述的方法，包括，在形成源极和漏极之前对所述已阳极氧化的绝缘层再进行阳极氧化。
6.如权利要求1所述的方法，包括，在栅极上方且偏离栅极形成所述漏极，至少所述一个漏极指的一部分在所述栅极上方延伸。
7.如权利要求6所述的方法，包括：形成所述漏极，仅使所述漏极指在所述栅极的一部分上延伸。
8.如权利要求7所述的方法，包括，形成所述栅极和只是部分地在所述栅极宽度上方延伸的所述漏极指。
9.一种制作改进的有源矩阵显示器的方法，包括，多个薄膜晶体管，每一晶体管将一象素连到此显示器中的一行和一列线上，此改进措施包括：
形成包括有交叉梳状的源极和漏极的每一晶体管，包括在所述源极内提供一闭合的开口，形成从所述源极伸向所述漏极的至少两个指和邻接所述开口相对两边的一个指，以及在所述漏极上形成至少一个指，从所述二源极指之间的所述漏极伸出并与之隔开一定距离。
10.如权利要求9所述的方法，包括，形成每一晶体管具有至少三个指，从所述源极伸出，以及至少两个指，从所述漏极伸出，每一所述漏极指从一对所述源极指之间伸出，但与之隔开一段距离。
11.如权利要求9所述的方法，包括对每一晶体管的源极和漏极进行短路测试，以及通过在所述已短路的指两侧上将所述源极指切至所述源极开口从而断开一已短路的源极指。
12.如权利要求9所述的方法，包括，形成冗余的栅极绝缘材料上的每一晶体管的所述源极和漏极，包括，通过淀积一栅极金属，阳极氧化所述栅极金属以形成一绝缘层并在所述已阳极氧化的绝缘层上淀积第二层绝缘材料从而形成所述栅极绝缘材料。
13.如权利要求12所述的方法，包括，在形成每一所述源极和漏极之前对所述已阳极氧化的绝缘层再进行阳极氧化。
14.如权利要求9所述的方法，包括，对每一象素形成一存储电容并将所述存储电容连于每一所述象素和一个邻接的行线之间。
15.如权利要求14所述的方法，包括，形成所述存储电容器作为所述邻接行线的一部分。
16.如权利要求15所述的方法，包括，从包括所述冗余的栅极绝缘材料一部分的所述邻接行线的一部分形成所述存储电容器。
17.如权利要求9所述的方法，包括，形成一附加的晶体管，将每一象素连于相邻接的象素行线。
18.如权利要求9所述的方法，包括，通过形成第二透明金属层来形成冗余的列线，该透明金属层覆盖并且连于所述列线。
19.如权利要求9所述的方法，包括，在栅极上方且偏离栅极形成所述漏极，至少所述一个漏极指的一部分在所述栅极上方延伸。
20.如权利要求19所述的方法，包括：形成所述漏极，仅使所述漏极指在所述栅极的一部分上延伸。
21.如权利要求20所述的方法，包括，形成所述栅极和只是部分地在所述栅极宽度上方延伸的所述漏极指。
22.一种改进的薄膜晶体管，此改进措施包括：
交叉梳状的源极和漏极，包括所述源极内的闭合开口，从所述源极伸向所述漏极的至少两个指和邻接所述开口相对两边的一个指，以及所述漏极上的从所述二源极指之间的漏极伸出并与之隔开一定距离的至少一个指。
23.如权利要求22所述的改进措施，包括，至少三个指从所述源极伸出，以及至少两个指从所述漏极伸出，每一所述漏极指在一对所述源极指之间伸出，但与之隔开一定距离。
24.如权利要求22所述的改进措施，包括，在冗余的栅极绝缘材料上形成的所述源极和漏极，所述栅极绝缘材料由第一阳极氧化栅极金属层形成一绝缘层和淀积在所述已阳极氧化的第一绝缘层上的第二绝缘层所形成。
25.如权利要求22所述的改进措施，包括，在栅极上方且偏离栅极形成的所述漏极，至少所述一个漏极指的一部分在所述栅极上方延伸。
26.如权利要求25所述的改进措施，包括：所述漏极形成为仅使所述漏极指在所述栅极的一部分上延伸。
27.如权利要求26所述的改进措施，包括，所述漏极指只是部分地在所述栅极宽度上方延伸。
28.一种改进的有源矩阵显示器，包括多个薄膜晶体管，每一晶体管将一象素连于此显示器中的一行线和一列线上，此改进措施包括：
每一晶体管包括交叉梳状的源极和漏极，包括，在所述源极中的闭合开口，从所述源极伸向所述漏极的至少两个指和邻接所述开口相对两边的一个指，以及所述漏极上从所述二源极指之间的漏极伸出并与之隔开一定距离的至少一个指。
29.如权利要求28所述的改进措施，包括，每一晶体管有至少三个指从所述源极伸出，以及至少两个指从所述漏极伸出，每一所述漏极指在所述一对源极指之间伸出，但与之隔开一定距离。
30.如权利要求28所述的改进措施，包括，在冗余的栅极绝缘材料上面形成的每一晶体管的所述源极和漏极，所述栅极绝缘材料由第一阳极氧化栅极金属层形成一绝缘层和淀积在所述已阳极氧化的第一绝缘层上的第二绝缘层所形成。
31.如权利要求28所述的改进措施，包括，一存储电容，连于每一所述象素和一相邻接的行线之间。
32.如权利要求31所述的改进措施，包括，形成所述存储电容器作为所述相邻接的行线的一部分。
33.如权利要求32所述的改进措施，包括，由所述邻接行线一部分形成的所述存储电容器包括所述冗余栅极绝缘材料的一部分。
34.如权利要求28所述的改进措施，包括，一附加的晶体管，将每一象素连至相邻接的象素行线。
35.如权利要求28所述的改进措施，包括，冗余的列线，由第二透明的金属层形成，该金属层覆盖并且连于所述列线。
36.如权利要求28所述的改进措施，包括，在栅极上方且偏离栅极形成的所述漏极，至少所述一个漏极指的一部分在所述栅极上方延伸。
37.如权利要求36所述的改进措施，包括：所述漏极形成为仅使所述漏极指在所述栅极的一部分上延伸。
38.如权利要求37所述的改进措施，包括，所述栅极，所述漏极指只是部分地在所述栅极宽度上方延伸。
CNB961970693A 1995-07-31 1996-07-30 改进的薄膜晶体管,其制作方法及装有此薄膜晶体管的矩阵显示器 Expired - Fee Related CN1134069C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/497,371 US5737041A (en) 1995-07-31 1995-07-31 TFT, method of making and matrix displays incorporating the TFT
US08/497,371 1995-07-31

Publications (2)

Publication Number Publication Date
CN1196803A CN1196803A (zh) 1998-10-21
CN1134069C true CN1134069C (zh) 2004-01-07

Family

ID=23976590

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB961970693A Expired - Fee Related CN1134069C (zh) 1995-07-31 1996-07-30 改进的薄膜晶体管,其制作方法及装有此薄膜晶体管的矩阵显示器

Country Status (8)

Country Link
US (3) US5737041A (zh)
EP (1) EP0842455B1 (zh)
JP (1) JP3273793B2 (zh)
CN (1) CN1134069C (zh)
AU (1) AU6641596A (zh)
DE (1) DE69624248T2 (zh)
TW (1) TW277147B (zh)
WO (1) WO1997005523A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100463018C (zh) * 2005-05-23 2009-02-18 夏普株式会社 有源矩阵衬底、显示装置以及像素缺陷修正方法

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0166894B1 (ko) * 1995-02-20 1999-03-30 구자홍 액정표시장치
US5737041A (en) * 1995-07-31 1998-04-07 Image Quest Technologies, Inc. TFT, method of making and matrix displays incorporating the TFT
JPH0964366A (ja) * 1995-08-23 1997-03-07 Toshiba Corp 薄膜トランジスタ
KR100204071B1 (ko) * 1995-08-29 1999-06-15 구자홍 박막트랜지스터-액정표시장치 및 제조방법
US5731216A (en) * 1996-03-27 1998-03-24 Image Quest Technologies, Inc. Method of making an active matrix display incorporating an improved TFT
KR100223153B1 (ko) * 1996-05-23 1999-10-15 구자홍 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
KR100247493B1 (ko) * 1996-10-18 2000-03-15 구본준, 론 위라하디락사 액티브매트릭스기판의 구조
KR100271038B1 (ko) * 1997-09-12 2000-11-01 구본준, 론 위라하디락사 전기적 특성 검사를 위한 단락 배선의 제조 방법 및 그 단락 배선을 포함하는 액티브 기판의 구조(a method for manufacturing a shorting bar probing an electrical state and a structure of an lcd comprising the shorting bar)
JPH11177102A (ja) * 1997-12-08 1999-07-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100276442B1 (ko) * 1998-02-20 2000-12-15 구본준 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치
US6704133B2 (en) 1998-03-18 2004-03-09 E-Ink Corporation Electro-optic display overlays and systems for addressing such displays
US7075502B1 (en) * 1998-04-10 2006-07-11 E Ink Corporation Full color reflective display with multichromatic sub-pixels
KR100333180B1 (ko) * 1998-06-30 2003-06-19 주식회사 현대 디스플레이 테크놀로지 Tft-lcd제조방법
US6157048A (en) * 1998-08-05 2000-12-05 U.S. Philips Corporation Thin film transistors with elongated coiled electrodes, and large area devices containing such transistors
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
EP0996176B8 (en) * 1998-10-13 2005-10-19 Sony Deutschland GmbH Method of fabricating an active matrix light-emitting display device
US6395586B1 (en) * 1999-02-03 2002-05-28 Industrial Technology Research Institute Method for fabricating high aperture ratio TFT's and devices formed
US6313512B1 (en) 1999-02-25 2001-11-06 Tyco Electronics Logistics Ag Low source inductance compact FET topology for power amplifiers
DE19914581A1 (de) * 1999-03-31 2000-10-12 Grundfos A S Bjerringbro Kreiselpumpenaggregat
JP3527168B2 (ja) * 1999-06-02 2004-05-17 シャープ株式会社 液晶表示装置
US6545291B1 (en) 1999-08-31 2003-04-08 E Ink Corporation Transistor design for use in the construction of an electronically driven display
TW437097B (en) * 1999-12-20 2001-05-28 Hannstar Display Corp Manufacturing method for thin film transistor
KR100370800B1 (ko) * 2000-06-09 2003-02-05 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제작방법
DE10034873B4 (de) * 2000-07-18 2005-10-13 Pacifica Group Technologies Pty Ltd Verfahren und Bremsanlage zum Regeln des Bremsvorgangs bei einem Kraftfahrzeug
KR100386631B1 (ko) * 2000-08-29 2003-06-02 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
GB0100733D0 (en) * 2001-01-11 2001-02-21 Koninkl Philips Electronics Nv A method of manufacturing an active matrix substrate
KR20040043116A (ko) * 2001-04-10 2004-05-22 사르노프 코포레이션 유기 박막 트랜지스터를 이용한 고성능 액티브 매트릭스화소 제공방법 및 제공장치
KR100776768B1 (ko) * 2001-07-21 2007-11-16 삼성전자주식회사 액정표시패널용 기판 및 그 제조방법
CN1557024B (zh) * 2001-07-24 2010-04-07 美商克立股份有限公司 绝缘栅铝镓氮化物/氮化钾高电子迁移率晶体管(hemt)
KR100391157B1 (ko) * 2001-10-25 2003-07-16 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
GB0126720D0 (en) * 2001-11-07 2002-01-02 Koninkl Philips Electronics Nv Active matrix pixel device
WO2004062819A2 (en) * 2003-01-10 2004-07-29 Laux Christopher J Broom with scuff remover
KR100980010B1 (ko) * 2003-07-14 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판
KR100711001B1 (ko) 2003-12-29 2007-04-24 엘지.필립스 엘시디 주식회사 유기전계발광 소자
JP2005223254A (ja) * 2004-02-09 2005-08-18 Sharp Corp 薄膜トランジスタ
KR101086477B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
JP4628040B2 (ja) * 2004-08-20 2011-02-09 株式会社半導体エネルギー研究所 半導体素子を備えた表示装置の製造方法
GB0426563D0 (en) 2004-12-03 2005-01-05 Plastic Logic Ltd Alignment tolerant patterning on flexible substrates
US7538399B2 (en) * 2004-12-15 2009-05-26 Samsung Electronics Co., Ltd. Thin film transistor substrate and manufacturing method thereof
TWI339442B (en) * 2005-12-09 2011-03-21 Samsung Mobile Display Co Ltd Flat panel display and method of fabricating the same
US20070290205A1 (en) * 2006-06-14 2007-12-20 Chin-Sheng Chen Dual-channel thin film transistor
KR20080009888A (ko) * 2006-07-25 2008-01-30 삼성전자주식회사 액정 표시 장치
TWI328878B (en) * 2006-09-15 2010-08-11 Au Optronics Corp Electrode structure of a transistor, and pixel structure and display apparatus comprising the same
US20080135891A1 (en) * 2006-12-08 2008-06-12 Palo Alto Research Center, Incorporated Transistor Device Formed on a Flexible Substrate Including Anodized Gate Dielectric
KR101490485B1 (ko) * 2008-10-30 2015-02-05 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP4743348B2 (ja) * 2009-03-17 2011-08-10 凸版印刷株式会社 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置
US20140014951A1 (en) * 2011-01-13 2014-01-16 Sharp Kabushiki Kaisha Semiconductor device
KR101770969B1 (ko) * 2011-01-21 2017-08-25 삼성디스플레이 주식회사 터치 센싱 기판 및 이의 제조 방법
JP2014072225A (ja) * 2012-09-27 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
GB2519084A (en) * 2013-10-08 2015-04-15 Plastic Logic Ltd Transistor addressing
CN103680388B (zh) * 2013-12-26 2015-11-11 深圳市华星光电技术有限公司 用于平板显示的可修复的goa电路及显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1145991A (en) * 1965-03-12 1969-03-19 Mullard Ltd Improvements in and relating to methods of manufacturing electrical circuit arrangements
DE2408540C2 (de) * 1974-02-22 1982-04-08 Robert Bosch Gmbh, 7000 Stuttgart Halbleiterbauelement aus einer Vielzahl mindestens annähernd gleicher Schaltungselemente und Verfahren zum Erkennen und Abtrennen defekter Schaltungselemente
FR2389955B1 (zh) * 1977-05-05 1981-12-04 Thomson Csf
JPH0740101B2 (ja) * 1985-04-23 1995-05-01 旭硝子株式会社 薄膜トランジスタ
US5062690A (en) * 1989-06-30 1991-11-05 General Electric Company Liquid crystal display with redundant FETS and redundant crossovers connected by laser-fusible links
FR2662290B1 (fr) * 1990-05-15 1992-07-24 France Telecom Procede de realisation d'un ecran d'affichage a matrice active et a condensateurs de stockage et ecran obtenu par ce procede.
US5274264A (en) * 1990-12-12 1993-12-28 Hughes Aircraft Company Defect tolerant power distribution network and method for integrated circuits
US5202274A (en) * 1991-06-14 1993-04-13 Samsung Electronics Co., Ltd. Method of fabricating thin film transistor
US5563727A (en) * 1994-06-30 1996-10-08 Honeywell Inc. High aperture AMLCD with nonparallel alignment of addressing lines to the pixel edges or with distributed analog processing at the pixel level
US5737041A (en) * 1995-07-31 1998-04-07 Image Quest Technologies, Inc. TFT, method of making and matrix displays incorporating the TFT
KR100192373B1 (ko) * 1996-01-15 1999-06-15 구자홍 액정표시장치의 구조
US5954559A (en) * 1997-01-13 1999-09-21 Image Quest Technologies, Inc. Color filter structure and method of making

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100463018C (zh) * 2005-05-23 2009-02-18 夏普株式会社 有源矩阵衬底、显示装置以及像素缺陷修正方法
CN101447493B (zh) * 2005-05-23 2012-05-30 夏普株式会社 有源矩阵衬底、显示装置以及像素缺陷修正方法

Also Published As

Publication number Publication date
DE69624248D1 (de) 2002-11-14
EP0842455B1 (en) 2002-10-09
EP0842455A4 (en) 1998-11-18
JP3273793B2 (ja) 2002-04-15
US6066506A (en) 2000-05-23
AU6641596A (en) 1997-02-26
EP0842455A1 (en) 1998-05-20
US5737041A (en) 1998-04-07
TW277147B (en) 1996-06-01
JPH11510272A (ja) 1999-09-07
DE69624248T2 (de) 2003-08-07
WO1997005523A1 (en) 1997-02-13
CN1196803A (zh) 1998-10-21
US5874746A (en) 1999-02-23

Similar Documents

Publication Publication Date Title
CN1134069C (zh) 改进的薄膜晶体管,其制作方法及装有此薄膜晶体管的矩阵显示器
US5668032A (en) Active matrix ESD protection and testing scheme
US5177577A (en) Liquid crystal display device with TFT's each including a Ta gate electrode and an anodized Al oxide film
JP3418653B2 (ja) アクティブマトリクス型液晶表示装置
US6256076B1 (en) Liquid crystal displays having switching elements and storage capacitors and a manufacturing method thereof
JPS61245136A (ja) 薄膜トランジスタ
EP0717303A1 (en) An active matrix display device and a method of manufacturing the same
JPH05203994A (ja) 液晶表示装置
US5657101A (en) LCD having a thin film capacitor with two lower capacitor electrodes and a pixel electrode serving as an upper electrode
JPH06102537A (ja) アクティブマトリクス型液晶表示素子
US7427781B2 (en) Thin film transistor array substrate
CN1117998C (zh) 滤色器装置的制造方法
JPH0713196A (ja) アクティブマトリックス型液晶表示装置
JPH0358019A (ja) 液晶表示装置
JPH0416930A (ja) アクティブマトリクス型表示装置
JPH03290623A (ja) 液晶表示装置の製造方法
JP4298819B2 (ja) 液晶表示装置およびその製造方法
JPH04338728A (ja) アクティブマトリクス基板
KR100529572B1 (ko) 박막 트랜지스터 액정 표시 장치
JPH0750278B2 (ja) 液晶表示装置
JPH04265943A (ja) アクティブマトリクス表示装置
JPH02193121A (ja) 薄膜トランジスタパネル
JPH04265946A (ja) アクティブマトリクス表示装置
JPH0155460B2 (zh)
JP2000206573A (ja) アクティブマトリクス型液晶表示装置および画素欠陥修正方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1016698

Country of ref document: HK

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee