CN1129969C - 基准电压半导体器件 - Google Patents

基准电压半导体器件 Download PDF

Info

Publication number
CN1129969C
CN1129969C CN96103673A CN96103673A CN1129969C CN 1129969 C CN1129969 C CN 1129969C CN 96103673 A CN96103673 A CN 96103673A CN 96103673 A CN96103673 A CN 96103673A CN 1129969 C CN1129969 C CN 1129969C
Authority
CN
China
Prior art keywords
mos transistor
transistor
grid
substrate
enhancement mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN96103673A
Other languages
English (en)
Other versions
CN1136730A (zh
Inventor
浜口正直
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN1136730A publication Critical patent/CN1136730A/zh
Application granted granted Critical
Publication of CN1129969C publication Critical patent/CN1129969C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage

Abstract

一种基准电压半导体器件，其温度特性曲线平直，且产生的基准电压低。该器件包括：彼此串联的耗尽型MOS晶体管101和增强型MOS晶体管102；在耗尽型MOS晶体管的漏极处设置的高压供应端子103；在增强型MOS晶体管的源极处设置的低压供应端子104；耗尽型MOS晶体管的栅极接低压供应端子104；增强型MOS晶体管的栅极和漏极彼此连接；输出端子105设在两个MOS晶体管连接点处。这样就使温度特性曲线平直，且可产生低的基准电压。

Description

基准电压半导体器件
技术领域
本发明涉及一种基准电压半导体器件，该器件将两个或多个阈值电压不同、导电类型相同的MOS(金属氧化物半导体)晶体管串联起来以产生基准电压，其特征在于，其温度特性曲线平直，且有一个低基准电压发生装置。
背景技术
举例说，图2所示的基准电压电路就是一般用来在MOS集成电路中产生基准电压的。这种基准电压电路利用了耗尽型N沟道MOS晶体管201恒定的电流特性，并用栅极接漏极、在恒定电流下工作的增强型N沟道MOS晶体管202上产生的电压作为基准电压。
MOS晶体管处于饱和状态时满足(1)式的条件：
             I＝K(VG-VT)2                     (1)其中I表示在源极与漏极之间流动的电流，K表示电导率，VG表示源极和栅极两端的电压，VT表示阈值电压。
假设VTD表示耗尽型N沟道MOS晶体管201的阈值电压，VTB表示增强型N沟道MOS晶体管202的阈值电压，则流经耗尽型N沟道MOS晶体管201的电流ID和流经增强型N沟道MOS晶体管202的电流IE满足(2)式和(3)式的条件：
             ID＝KD(VGD-VTD)2                 (2)其中VGD和KD分别表示耗尽型N沟道MOS晶体管201的源极和栅极两端的电压，和其电导率。
           IE＝KE(VGE-VTE)2                     (3)其中VGE和KE分别表示增强型N沟道MOS晶体管202的源极和栅极两端的电压，和其电导率。
由于ID＝IE和VGD＝0伏，故得出的恒定源-栅极电压VGE满足(4)式的要求：
            VGE＝-(KD/KE)1/2VTD+VTE             (4)
通常总希望基准电压电路的温度特性曲线平直。要达到这一点，可以令耗尽型N沟道MOS晶体管201的电导率KD与增强型N沟道MOS晶体管202的电导率KE彼此相等。这时，恒定的源极电压VGE满足(5)式的条件：
           VGE＝-VTD+VTE                          (5)
MOS集成电路发展的趋势是采用较低的工作电压，这一趋势要求其中使用的基准电压电路能产生低的基准电压。而在图2所示的现有技术中，要制取温度特性曲线平直的基准电压电路，其基准电压必须满足(5)式的条件，因而取决于耗尽型N沟道MOS晶体管201的阈值电压VTD与增强型N沟道MOS晶体管202的阈值电压VTE之间的差值。为降低其基准电压，历来需要减小耗尽型N沟道MOS晶体管201的阈值电压VTD或增强型N沟道MOS晶体管202的阈值电压VTB。其中问题在于：集成电路阈值的降低总的效果是使MOS晶体管的漏电流增加。此外，仅一部分基准电压电路阈值电压的降低还会产生这样的问题，即造价因有关的掩模工序增加而提高。
发明内容
本发明的目的是提供一种能解决现有技术中上述问题的经改进的基准电压半导体器件。
为解决上述问题，本发明的特点在于，将若干导电类型相同的耗尽型MOS晶体管和至少一个增强型MOS晶体管各个串联连接；在各耗尽型MOS晶体管的漏极上设置第一电压供应端子；在其中一个增强型MOS晶体管的源极上设置第二电压供应端子；各耗尽型MOS晶体管的栅极和第二电压供应端子连接起来；各增强型MOS晶体管的栅极和漏极连接起来；将一输出端子设在该增强型MOS晶体管的栅极和漏极连接点处。
按照本发明，提供了一种半导体器件，包括：一个耗尽型MOS第一晶体管，该晶体管有第一基片，该基片上形成有第一棚极、第一源区和第一漏区，其中，第一漏区接第一电源端子，第一源区接所述第一基片，第一栅极接第二电源端子；一个增强型MOS第二晶体管，其沟道区的导电类型与所述耗尽型MOS第一晶体管的沟道区的导电类型相同，该第二晶体管含有第二基片，该基片上形成有第二栅极、第二源区和第二漏区，其中，第二栅极接第二漏区，而第二源区接第二基片和第二电源端子；以及一个输出端子，用于输出信号；其中所述耗尽型MOS第一晶体管和增强型MOS第二晶体管串联连接，所述输出端子是所述耗尽型MOS第一晶体管和所述增强型MOS第二晶体管连接的一个端子。
按照本发明，提供了一种半导体器件，包括：一个耗尽型MOS第一晶体管，该晶体管有第一基片，该基片上形成有第一栅极、第一源区和第一漏区，其中，第一漏区接第一电源端子，第一源区接所述第一基片，第一栅极接第二电源端子；一个增强型MOS第二晶体管，其沟道区的导电类型与所述耗尽型MOS第一晶体管的沟道区的导电类型相同，该第二晶体管含有第二基片，该基片上形成有第二栅极、第二源区和第二漏区，其中，第二栅极接第二漏区，而第二源区接第二基片和第二电源端子；一个增强型MOS第三晶体管，其沟道区的导电类型与所述增强型MOS第二晶体管的沟道区的导电类型相同，该第三晶体管含有第三基片，该基片上形成有第三栅极、第三源区和第三漏区，其中，第三栅极接第三漏区，而第三源区接第三基片，第一源区接第三漏区，第二漏区接第三源区；以及一个输出端子，用于输出信号；其中所述耗尽型MOS第一晶体管、所述增强型MOS第二晶体管和所述增强型MOS第三晶体管串联连接，而所述输出端子是所述增强型MOS第二和第三晶体管连接的一个端子。
按照本发明，还提供了一种供产生基准电压的半导体器件，包括：一个耗尽型MOS晶体管和至少一个导电类型与所述耗尽型MOS晶体管相同的增强型MOS晶体管，这些晶体管彼此串联连接；在所述耗尽型MOS晶体管的漏极上设置的第一电压供应端子；在其中一个所述增强型MOS晶体管的源极上设置的第二电压供应端子；所述耗尽型MOS晶体管的栅极和第二电压供应端子连接；各所述增强型MOS晶体管的栅极和漏极连接；以及在各所述增强型MOS晶体管的栅极和漏极连接点处设置的输出端子。
上述这种结构的基准电压半导体器件，即使为使基准电压电路的温度特性曲线平直而令耗尽型MOS晶体管的电导率KD与增强型MOS晶体管的电导率KE彼此相等时，也能产生低于耗尽型MOS晶体管阈值电压VTD与增强型MOS晶体管阈值电压VTE之间差值的基准电压。
附图说明
图1是本发明基准电压半导体器件一个实施例的电路图。
图2是一般基准电压半导体器件的电路图。
图3是图1所示电路的一个修改方案。
图4是图1所示电路的另一个修改方案。
具体实施方式
现在参看图1说明本发明的一个实施例。
图1中，各MOS晶体管满足上述(1)式的条件。
假设VTD表示耗尽型N沟道MOS晶体管101的阈值电压，VTE表示增强型N沟道MOS晶体管102的阈值电压。于是，流经耗尽型N沟道MOS晶体管101的电流ID和流经增强型N沟道MOS晶体管102的电流IE满足(6)式和(7)式的条件：
           ID＝KD(VGD-VTD)2                 (6)其中VGD和KD分别表示耗尽型N沟道MOS晶体管101的源极和栅极两端的电压和其电导率。
           IE＝KE(VGE-VTE)2                 (7)其中VGE和KE分别表示增强型N沟道MOS晶体管102的源极和栅极两端的电压和其电导率。
由于ID＝IE和VGD＝-VGE，故获得的恒定的源极-栅极电压VGE满足(8)式的要求：
VGE＝(-(KD/KE)1/2VTD+VTE)/((KD/KE)1/2+1)    (8)
这就是说，若采用晶体管规格和阈值电压都相同的晶体管，则可以提供比起一般基准电压电路得出的用上述(4)式所表示的更低的基准电压。
通常总希望基准电压电路的温度特性曲线平直。要达到这一点，可以令耗尽型N沟道MOS晶体管101的电导率KD和增强型N沟道MOS晶体管102的电导率KE彼此相等。这时恒定的源极-栅极电压VG满足(9)式的条件：
          VGE＝1/2(-VTD+VTE)                    (9)
这就是说，使温度特性曲线变平直时，源极-栅极电压降低到现有技术相应电压的一半。
图3示出了图1所示基准电压半导体器件的一个修改方案。
在图3所示的基准电压半导体器件中，栅极与漏极连接的增强型N沟道MOS晶体管306与第二电压供应端子304及增强型N沟道MOS晶体管302的源极串联连接。
图3中，各MOS晶体管满足上述(1)式的条件。
假设VTD表示耗尽型N沟道MOS晶体管301的阈值电压，VTE表示增强型N沟道MOS晶体管302和增强型N沟道MOS晶体管306的阈值电压。于是，流经耗尽型N沟道晶体管301的电流ID满足(10)式的条件，流经增强型N沟道MOS晶体管302的电流IE2满足(11)式的条件，流经增强型N沟道MOS晶体管306的电流IE6满足(12)式的条件：
         ID＝KD(VGD-VTD)2               (10)其中VGD和KD分别表示耗尽型N沟道MOS晶体管301的源极与棚极两端的电压和其电导率。
         IE2＝KE2(VGE2-VTE)2             (11)其中VGE2和KE2分别表示增强型N沟道MOS晶体管302的源极与栅极两端的电压和其电导率。
         IE6＝KE6(VGE6-VTE)2             (12)其中VGE6和KE6分别表示增强型N沟道MOS晶体管306的源极与栅极两端的电压和其电导率。
由于ID＝IE2＝IE6且VGD＝-VGE2-VGE6，故获得的恒定源极-栅极电压VGE6满足(13)式的要求：
 VGE6＝(-(A-A·B/(1+B))VTD
        +(1-A/(1+B))VTE)
        /(1+A-A·B/(1+B))                 (13)
        A＝(KD/KE6)1/2
        B＝(KD/KE2)1/2
要使基准电压电路的温度特性曲线平直，可以令耗尽型N沟道MOS晶体管301的电导率KD、增强型N沟道MOS晶体管302的电导率KE2和增强型N沟道MOS晶体管306的电导率KE6彼此相等。这时候，恒定的源极-栅极电压VGE6满足(14)式的条件：
        VGE6＝1/3(-VTD+VTE)               (14)
这就是说，使温度特性曲线平直时，源极-栅极电压降低到现有技术相应电压的1/3。
图4示出了图1所示基准电压半导体器件的一个修改方案。
图4中，各MOS晶体管在饱和状态下满足上述(1)式的条件。
假设VTD表示耗尽型P沟道MOS晶体管401的阈值电压，VTE表示增强型P沟道MOS晶体管402的阈值电压。于是，流经耗尽型P沟道MOS晶体管401的电流ID和流经增强型P沟道MOS晶体管402的电流IE满足(15)和(16)式的条件：
         ID＝KD(VGD-VTD)2                  (15)其中VGD和KD分别表示耗尽型P沟道MOS晶体管401的源极与栅极两端的电压和其电导率。
        IE＝KE(VGE-VTE)2                   (16)其中VGE和KE分别表示增强型P沟道MOS晶体管402的源极与栅极两端的电压和其电导率。
由于ID＝IE且VGD＝-VGE，故获得的恒定源极-栅极电压VGE满足(17)式的条件：
VGE＝(-(KD/KE)1/2VTD+VTE)/((KD/KE)1/2+1)   (17)
通常总希望基准电压电路的温度特性曲线平直。要达到这一点，可以令耗尽型P沟道MOS晶体管401的电导率KD和增强型P沟道MOS晶体管402的电导率KE彼此相等。这时，恒定的源极-栅极电压VGE满足(18)式的条件：
     VGE＝1/2(-VTD+VTE)                    (18)
这就是说，采用P沟道MOS晶体管和采用N沟道MOS晶体管的情况一样也能得出较低的基准电压。
综上所述，本发明的优点在于，可以低的成本制取温度特性曲线平直、产生的基准电压低的基准电压半导体器件。此外，装进MOS集成电路中时，本发明能有效地使MOS集成电路在低电压下工作。

Claims (3)

1.一种半导体器件，包括：
一个耗尽型MOS第一晶体管，该晶体管有第一基片，该基片上形成有第一栅极、第一源区和第一漏区，其中，第一漏区接第一电源端子，第一源区接所述第一基片，第一栅极接第二电源端子；
一个增强型MOS第二晶体管，其沟道区的导电类型与所述耗尽型MOS第一晶体管的沟道区的导电类型相同，该第二晶体管含有第二基片，该基片上形成有第二栅极、第二源区和第二漏区，其中，第二栅极接第二漏区，而第二源区接第二基片和第二电源端子；以及
一个输出端子，用于输出信号；
其中所述耗尽型MOS第一晶体管和增强型MOS第二晶体管串联连接，所述输出端子是所述耗尽型MOS第一晶体管和所述增强型MOS第二晶体管连接的一个端子。
2.一种半导体器件，包括：
一个耗尽型MOS第一晶体管，该晶体管有第一基片，该基片上形成有第一栅极、第一源区和第一漏区，其中，第一漏区接第一电源端子，第一源区接所述第一基片，第一栅极接第二电源端子；
一个增强型MOS第二晶体管，其沟道区的导电类型与所述耗尽型MOS第一晶体管的沟道区的导电类型相同，该第二晶体管含有第二基片，该基片上形成有第二栅极、第二源区和第二漏区，其中，第二栅极接第二漏区，而第二源区接第二基片和第二电源端子；
一个增强型MOS第三晶体管，其沟道区的导电类型与所述增强型MOS第二晶体管的沟道区的导电类型相同，该第三晶体管含有第三基片，该基片上形成有第三栅极、第三源区和第三漏区，其中，第三栅极接第三漏区，而第三源区接第三基片，第一源区接第三漏区，第二漏区接第三源区；以及
一个输出端子，用于输出信号；
其中所述耗尽型MOS第一晶体管、所述增强型MOS第二晶体管和所述增强型MOS第三晶体管串联连接，而所述输出端子是所述增强型MOS第二和第三晶体管连接的一个端子。
3.一种供产生基准电压的半导体器件，包括：一个耗尽型MOS晶体管和至少一个导电类型与所述耗尽型MOS晶体管相同的增强型MOS晶体管，这些晶体管彼此串联连接；在所述耗尽型MOS晶体管的漏极上设置的第一电压供应端子；在其中一个所述增强型MOS晶体管的源极上设置的第二电压供应端子；所述耗尽型MOS晶体管的栅极和第二电压供应端子连接；各所述增强型MOS晶体管的栅极和漏极连接；以及在各所述增强型MOS晶体管的栅极和漏极连接点处设置的输出端子。
CN96103673A 1995-04-05 1996-04-03 基准电压半导体器件 Expired - Lifetime CN1129969C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP8058695 1995-04-05
JP080586/1995 1995-04-05
JP080586/95 1995-04-05
JP017837/1996 1996-02-02
JP017837/96 1996-02-02
JP8017837A JPH08335122A (ja) 1995-04-05 1996-02-02 基準電圧用半導体装置

Publications (2)

Publication Number Publication Date
CN1136730A CN1136730A (zh) 1996-11-27
CN1129969C true CN1129969C (zh) 2003-12-03

Family

ID=26354422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96103673A Expired - Lifetime CN1129969C (zh) 1995-04-05 1996-04-03 基准电压半导体器件

Country Status (3)

Country Link
US (1) US5825695A (zh)
JP (1) JPH08335122A (zh)
CN (1) CN1129969C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI816912B (zh) * 2018-10-24 2023-10-01 日商艾普凌科有限公司 參考電壓電路以及電源啟動重置電路

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG83670A1 (en) * 1997-09-02 2001-10-16 Oki Techno Ct Singapore A bias stabilization circuit
US6552603B2 (en) 2000-06-23 2003-04-22 Ricoh Company Ltd. Voltage reference generation circuit and power source incorporating such circuit
JP2002140124A (ja) * 2000-10-30 2002-05-17 Seiko Epson Corp 基準電圧回路
JP2003283258A (ja) * 2002-03-20 2003-10-03 Ricoh Co Ltd 低電圧動作の基準電圧源回路
JP4781863B2 (ja) * 2006-03-17 2011-09-28 株式会社リコー 温度検出回路
JP2008118435A (ja) * 2006-11-06 2008-05-22 Fujifilm Corp 固体撮像素子及びその出力回路
JP4859754B2 (ja) * 2007-05-28 2012-01-25 株式会社リコー 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路
JP5078502B2 (ja) * 2007-08-16 2012-11-21 セイコーインスツル株式会社 基準電圧回路
JP5202976B2 (ja) * 2008-02-05 2013-06-05 セイコーインスツル株式会社 プルダウン回路を備える半導体装置
CN101677240B (zh) * 2008-09-18 2012-01-25 比亚迪股份有限公司 一种绝缘栅双极型晶体管驱动电路
CN101741364B (zh) * 2008-11-24 2012-07-11 无锡华润矽科微电子有限公司 模拟开关电路
US7808308B2 (en) * 2009-02-17 2010-10-05 United Microelectronics Corp. Voltage generating apparatus
JP5506594B2 (ja) 2009-09-25 2014-05-28 セイコーインスツル株式会社 基準電圧回路
CN101741361B (zh) * 2009-11-13 2011-12-28 清华大学 一种用于绝缘栅双极晶体管的斜率与峰值综合控制电路
CN101783666B (zh) * 2010-02-11 2012-07-04 西安科技大学 一种能可靠关断的增强-耗尽型器件组合开关电路
CN101917180B (zh) * 2010-06-01 2012-04-18 成爱林 继电接触器、固体继电器的万能电子控制器
JP5884234B2 (ja) * 2011-03-25 2016-03-15 エスアイアイ・セミコンダクタ株式会社 基準電圧回路
JP6292901B2 (ja) * 2014-01-27 2018-03-14 エイブリック株式会社 基準電圧回路
CN105245099A (zh) * 2015-09-25 2016-01-13 无锡华润矽科微电子有限公司 一种电压源电路
JP2017215638A (ja) * 2016-05-30 2017-12-07 ラピスセミコンダクタ株式会社 定電流回路及び半導体装置
CN107066003A (zh) * 2016-12-30 2017-08-18 西南技术物理研究所 低功耗基准电压源
JP7000187B2 (ja) * 2018-02-08 2022-01-19 エイブリック株式会社 基準電圧回路及び半導体装置
JP7190927B2 (ja) * 2019-02-08 2022-12-16 エイブリック株式会社 基準電圧回路及び半導体装置
JP7446747B2 (ja) * 2019-09-06 2024-03-11 株式会社東芝 半導体回路
CN115202430A (zh) * 2021-04-13 2022-10-18 拓尔微电子股份有限公司 基准电压产生电路和振荡器
CN113359933B (zh) * 2021-07-01 2023-06-23 西交利物浦大学 参考电压产生电路
FR3131481A1 (fr) * 2021-12-23 2023-06-30 Wise Integration Circuit de reference de tension
CN114489213B (zh) * 2022-02-09 2023-03-10 广芯电子技术（上海）股份有限公司 线性稳压电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0481531A2 (en) * 1987-05-21 1992-04-22 Kabushiki Kaisha Toshiba Charge transfer device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5629718A (en) * 1979-08-15 1981-03-25 Nec Corp Reference voltage circuit device
US5283762A (en) * 1990-05-09 1994-02-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device containing voltage converting circuit and operating method thereof
KR940002433B1 (ko) * 1991-07-03 1994-03-24 삼성전자 주식회사 정 전압회로
US5268871A (en) * 1991-10-03 1993-12-07 International Business Machines Corporation Power supply tracking regulator for a memory array
US5339272A (en) * 1992-12-21 1994-08-16 Intel Corporation Precision voltage reference
US5461591A (en) * 1993-12-02 1995-10-24 Goldstar Electron Co., Ltd. Voltage generator for semiconductor memory device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0481531A2 (en) * 1987-05-21 1992-04-22 Kabushiki Kaisha Toshiba Charge transfer device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI816912B (zh) * 2018-10-24 2023-10-01 日商艾普凌科有限公司 參考電壓電路以及電源啟動重置電路

Also Published As

Publication number Publication date
JPH08335122A (ja) 1996-12-17
US5825695A (en) 1998-10-20
CN1136730A (zh) 1996-11-27

Similar Documents

Publication Publication Date Title
CN1129969C (zh) 基准电压半导体器件
CN1109405C (zh) 具有低击穿电压的输出缓冲电路
CN1145260C (zh) 在低电源电压时也必定能操作的电平移动器电路
CN100350743C (zh) 功率器件的驱动电路
CN1773726A (zh) 半导体集成电路和半导体器件
CN1165427A (zh) 运算放大电路
CN1108017A (zh) 多电压系统的输出，输入缓冲电路及双向缓冲电路
CN1395310A (zh) 用于具有温度补偿基准电压发生器的集成电路的内部电源
CN1061864A (zh) 半导体存储器件基准电压生成电路
CN1497405A (zh) 电压调节器
CN1790217A (zh) 具有漏电流补偿电路的半导体器件
CN1229248A (zh) 电压转换缓冲电路
CN1052815C (zh) 薄膜半导体集成电路
CN1667537A (zh) 带有短路保护电路的电压调整电路
CN200983116Y (zh) 金属氧化物半导体电压基准电路
CN1236956A (zh) 电平检测电路
CN1908845A (zh) 参考电流产生电路
CN1130021C (zh) 输出电路
CN1081841C (zh) 具有小的输出电流波动的恒流电路
CN1156911C (zh) 半导体集成电路
CN101060317A (zh) 限幅电路
CN1802057A (zh) 用于驱动并联led的电流源电路
CN1158671C (zh) 信号发生器
CN1214393C (zh) 数据确定电路及数据确定方法
CN1159850C (zh) 低电压低频率偏移的电压控制振荡器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160325

Address after: Chiba County, Japan

Patentee after: SEIKO INSTR INC

Address before: Chiba, Chiba, Japan

Patentee before: Seiko Instruments Inc.

CX01 Expiry of patent term

Granted publication date: 20031203

EXPY Termination of patent right or utility model