CN1908845A - 参考电流产生电路 - Google Patents
参考电流产生电路 Download PDFInfo
- Publication number
- CN1908845A CN1908845A CN 200510088905 CN200510088905A CN1908845A CN 1908845 A CN1908845 A CN 1908845A CN 200510088905 CN200510088905 CN 200510088905 CN 200510088905 A CN200510088905 A CN 200510088905A CN 1908845 A CN1908845 A CN 1908845A
- Authority
- CN
- China
- Prior art keywords
- current
- transistor
- electric current
- reference current
- generating circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
一种参考电流产生电路,包括一电流镜具有一参考分支其上流有一第一电流以及一镜射分支从该第一电流镜射出一第二电流,一第一晶体管连接该参考分支,一第二晶体管连接该镜射分支,至少一第三晶体管,每一该第三晶体管从该第一或第二电流镜射出一参考电流给一负载,以及一与绝对温度具有一比例关系的电阻性组件连接该第一晶体管,其上流有一第三电流等于该第一电流与所有参考电流的和。
Description
技术领域
本发明是有关一种参考电流产生电路,特别是一种能减少面积及功率消耗的参考电流产生电路。
背景技术
参考电流产生电路用以在集成电路中供应电流给模拟电路。图1是现有的参考电流产生电路10,其包括与绝对温度具有比例关系的电阻Rptat,一电流Iptat1通过电阻Rptat产生一跨压ΔV,电流镜12包含由NMOS晶体管T4构成的参考分支连接电流Iptat1,及由NMOS晶体管T3构成的镜射分支镜射电流Iptat1产生电流Iptat2,PMOS晶体管T1连接在电源电压VDD及晶体管T3之间,其栅极与漏极共点,PMOS晶体管T2连接在晶体管T4与电阻Rptat之间,其栅极连接PMOS晶体管T1的栅极,NMOS晶体管T5的栅极连接NMOS晶体管T4的栅极,以产生一与电流Iptat1具有比例关系的电流Idc_ld1给连接在其与电源电压VDD之间的负载14。PMOS晶体管T1与T2的尺寸比为1∶α,NMOS晶体管T3、T4及T5的尺寸比为β∶1∶γ。
图2是现有的另一参考电流产生电路20,其与图1的电路10具有相同的架构,但是使用PMOS晶体管T5,其栅极连接PMOS晶体管T1的栅极,以产生电流Idc_1d2给连接在其与电源电压VDD及VSS之间的负载14。PMOS晶体管T1、T2及T5的尺寸比为1∶α∶γ,NMOS晶体管T3及T4的尺寸比为β∶1。
参照图1及图2,由于电流镜12中NMOS晶体管T3及T4尺寸比为β∶1,故电流
Iptat2=β×Iptat1 公式1
又电流
而电流
其中,Vt为热电压。将公式2及3代入公式1可得
又电阻Rptat上的跨压
ΔV=Iptat1×Rptat 公式5
根据公式4可将公式5改写为
由公式6可知,若要降低电流Iptat1以减少功率消耗,必须使用大阻值的电阻Rptat,但如此一来将增加参考电流产生电路的面积。因此,一种减少面积及功率消耗的参考电流产生电路,乃为所冀。
发明内容
本发明的目的,在于提出一种能减少面积及功率消耗的参考电流产生电路。
根据本发明,一种参考电流产生电路包括一电流镜具有一参考分支其上流有一第一电流以及一镜射分支从该第一电流镜射出一第二电流,一第一晶体管连接该参考分支,一第二晶体管连接该镜射分支,且其栅极连接该第一晶体管的栅极,至少一第三晶体管,每一该第三晶体管从该第一或第二电流镜射出一参考电流给一负载,以及一与绝对温度具有一比例关系的电阻性组件连接该第一晶体管,其上流有一第三电流等于该第一电流与所有该参考电流的和。
附图说明
图1是现有的参考电流产生电路;
图2是现有的另一参考电流产生电路;
图3是本发明的参考电流产生电路;以及
图4是本发明的另一实施例。
符号说明:
10 参考电流产生电路
12 电流镜
14 负载
20 参考电流产生电路
30 参考电流产生电路
32 电流镜
34 负载
40 参考电流产生电路
具体实施方式
图3是本发明的参考电流产生电路30,其包括电流镜32具有由NMOS晶体管T4构成的参考分支其上流有电流Iptat1,以及由NMOS晶体管T3构成的镜射分支镜射电流Iptat1产生电流Iptat2,PMOS晶体管T1具有一源极连接电源电压VDD,一漏极连接晶体管T3,以及一栅极与其漏极共点,PMOS晶体管T2具有一源极连接节点A,一漏极连接晶体管T4,以及一栅极连接晶体管T1的栅极,PMOS晶体管T1及T2工作在弱反转区(weak inversion),NMOS晶体管T3及T4则工作在强反转区(strong inversion),负载34耦接在节点A及NMOS晶体管T5之间,晶体管T5的栅极连接NMOS晶体管T4的栅极,以产生一与电流Iptat1具有比例关系的电流Idc_ld1给负载34,与绝对温度具有比例关系的电阻Rptat连接在电源电压VDD及节点A之间,因此通过电阻Rptat的电流
Itotal=Iptat1+Idc_Id1 公式7
在本实施例中,PMOS晶体管T1与T2的尺寸比为1∶α,NMOS晶体管T3、T4及T5的尺寸比为β∶1∶γ。
图4是本发明的另一实施例,参考电流产生电路40具有和图3的电路30相同的架构,但是使用PMOS晶体管T5,其栅极连接PMOS晶体管T1的栅极,以镜射电流Iptat2产生电流Idc_ld2给负载34,故通过电阻Rptat的电流
Itotal=Iptat1+Idc_Id2 公式8
在本实施例中,PMOS晶体管T1、T2及T5的尺寸比为1∶α∶γ,NMOS晶体管T3及T4的尺寸比为β∶1。
以图3的参考电流产生电路30作为说明,由于电流镜32中NMOS晶体管T3及T4尺寸比为β∶1,故电流
Iptat2=β×Iptat1 公式9
又电流
而电流
其中,Vt为热电压。将公式10及22代入公式9可得
又电阻Rptat上的跨压
ΔV=(Iptat1+Idc_ld1)×Rptat 公式13
而电流
Idc_ld1=γ×Iptat1 公式14
根据公式12及14可将公式13改写为
因此,在相同的α、β及Rptat的条件下,电流Iptat1减少为现有的或者在相同的α、β及Iptat1的条件下,电阻Rptat减小为现有的假设电流Iptat1=10nA,Vt=26mV,α=8,β=2,γ=10,将这些参数代入公式6可得
将上述参数代入公式15可得
在具有相同的电流Iptat1的情况下,本发明参考电流产生电路30的电阻Rptat的阻值远小于现有的参考电流产生电路10,换句话说,本发明的参考电流产生电路30占用的面积较小。同样地,在具有相同的电流Iptat1的情况下,本发明参考电流产生电路40的电阻Rptat的阻值远小于现有的参考电流产生电路20。
Claims (3)
1.一种参考电流产生电路,用以供应至少一参考电流给至少一负载,该参考电流产生电路包括:
一电流镜,具有一参考分支其上流有一第一电流,以及一镜射分支镜射该第一电流产生一第二电流;
一第一晶体管,连接该参考分支;
一第二晶体管,连接该镜射分支,其栅极连接该第一晶体管的栅极;
至少一第三晶体管,每一该第三晶体管从该第一或第二电流镜射出该至少一参考电流的其中之一给该至少一负载的其中之一;以及
一与绝对温度具有一比例关系的电阻性组件,连接该第一晶体管,其上流有一第三电流等于该第一电流与该至少一参考电流的和。
2.根据权利要求1所述的参考电流产生电路,其中该第一电流与该电阻性组件的阻值成反比。
3.根据权利要求1所述的参考电流产生电路,其中该第一电流与绝对温度具有比例关系。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510088905 CN1908845A (zh) | 2005-08-01 | 2005-08-01 | 参考电流产生电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510088905 CN1908845A (zh) | 2005-08-01 | 2005-08-01 | 参考电流产生电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1908845A true CN1908845A (zh) | 2007-02-07 |
Family
ID=37699971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200510088905 Pending CN1908845A (zh) | 2005-08-01 | 2005-08-01 | 参考电流产生电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1908845A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101359232B (zh) * | 2007-07-31 | 2010-09-08 | 辉芒微电子(深圳)有限公司 | 电流产生电路 |
CN102375468A (zh) * | 2010-08-23 | 2012-03-14 | 联咏科技股份有限公司 | 能带隙参考电路及能带隙参考电流源 |
CN101373389B (zh) * | 2007-05-18 | 2013-05-15 | 三星电子株式会社 | 电流生成电路、包括该电路的显示器设备及其方法 |
CN101751062B (zh) * | 2008-12-01 | 2013-11-06 | 芯光飞株式会社 | 用于改善环形振荡器频率变动的低噪声基准电压产生电路 |
CN106796833A (zh) * | 2014-10-22 | 2017-05-31 | 株式会社村田制作所 | 伪电阻电路和电荷检测电路 |
CN109074115A (zh) * | 2016-04-08 | 2018-12-21 | 高通股份有限公司 | 提供参考电压或电流的系统和方法 |
-
2005
- 2005-08-01 CN CN 200510088905 patent/CN1908845A/zh active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101373389B (zh) * | 2007-05-18 | 2013-05-15 | 三星电子株式会社 | 电流生成电路、包括该电路的显示器设备及其方法 |
US8994444B2 (en) | 2007-05-18 | 2015-03-31 | Samsung Electronics Co., Ltd. | Proportional to absolute temperature current generation circuit having higher temperature coefficient, display device including the same, and method thereof |
CN101359232B (zh) * | 2007-07-31 | 2010-09-08 | 辉芒微电子(深圳)有限公司 | 电流产生电路 |
CN101751062B (zh) * | 2008-12-01 | 2013-11-06 | 芯光飞株式会社 | 用于改善环形振荡器频率变动的低噪声基准电压产生电路 |
CN102375468A (zh) * | 2010-08-23 | 2012-03-14 | 联咏科技股份有限公司 | 能带隙参考电路及能带隙参考电流源 |
CN102375468B (zh) * | 2010-08-23 | 2014-08-20 | 联咏科技股份有限公司 | 能带隙参考电路及能带隙参考电流源 |
CN106796833A (zh) * | 2014-10-22 | 2017-05-31 | 株式会社村田制作所 | 伪电阻电路和电荷检测电路 |
CN106796833B (zh) * | 2014-10-22 | 2019-03-08 | 株式会社村田制作所 | 伪电阻电路和电荷检测电路 |
CN109074115A (zh) * | 2016-04-08 | 2018-12-21 | 高通股份有限公司 | 提供参考电压或电流的系统和方法 |
CN109074115B (zh) * | 2016-04-08 | 2020-10-02 | 高通股份有限公司 | 提供参考电压或电流的系统和方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1908845A (zh) | 参考电流产生电路 | |
CN1136730A (zh) | 基准电压半导体器件 | |
CN1162909C (zh) | 半导体集成电路 | |
Wang et al. | Reliability of wide band gap power electronic semiconductor and packaging: A review | |
CN1790217A (zh) | 具有漏电流补偿电路的半导体器件 | |
CN102298412B (zh) | 电流生成电路及使用它的基准电压电路 | |
CN1234584A (zh) | 提供稳定输出电压的基准电压生成电路 | |
US9294090B2 (en) | Carbon nanotube field-effect transistor encoder | |
CN1815888A (zh) | 延迟电路和采用该延迟电路的环形振荡器 | |
Aksin et al. | Switch bootstrapping for precise sampling beyond supply voltage | |
CN1707949A (zh) | 半导体集成电路 | |
Avino-Salvado et al. | SiC MOSFETs robustness for diode-less applications | |
Maddi et al. | The road to a robust and affordable SiC power MOSFET technology | |
Lu et al. | Tunnel FET analog benchmarking and circuit design | |
Majumder et al. | Introduction to microelectronics to nanoelectronics: design and technology | |
US9018933B2 (en) | Voltage buffer apparatus | |
Smaani et al. | Analytical compact model of nanowire junctionless gate-all-around MOSFET implemented in verilog-a for circuit simulation | |
CN1909232A (zh) | 半导体集成电路 | |
RU2702979C1 (ru) | Высоковольтный преобразователь уровня напряжения | |
CN1130021C (zh) | 输出电路 | |
US20050285630A1 (en) | Multiple-output transistor logic circuit | |
CN1592284A (zh) | 数据接收装置及数据传送系统 | |
Liu et al. | SPICE modeling and CMOS circuit development of a SiC power IC technology | |
JP4855668B2 (ja) | 電界効果トランジスタの高電圧動作方法とそのバイアス回路およびその高電圧動作回路要素 | |
KR950034763A (ko) | 반도체 집적회로 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |