CN1159850C - 低电压低频率偏移的电压控制振荡器 - Google Patents

Abstract

一种低电压低频率偏移的电压控制振荡器，以数个延迟单元串接成的闭合回路所构成，其中每一延迟单元由多个金属氧化物半导体场效应管构成差动对称结构，并且在电源及地线之间只有两层晶体管，因此可在低电压的条件下运作，并且不受电源变动影响，具有较低的频率偏移的良好性能。

Description

低电压低频率偏移的电压控制振荡器

技术领域

本发明涉及一种电压控制振荡器(Voltage controlled oscillator)，特别涉及一种可在低电压的条件下运作且具有低频率偏移(low jitter)的良好性能的电压控制振荡器。

背景技术

由于目前半导体技术的大幅度进步，使得近代计算机的运作速度越来越快，但另一方面，随着运作频率的提高，所消耗的功率也越高，为了降低功率的消耗，因此现在计算机的运作电压也逐渐降低，由以前的5V降到3.3V，到现在更降至2.5V，甚至可能降至2.0V以下。随着电源电压的降低，许多电路也需随之修改，以使其能在低电压的条件下工作，例如提供时脉的振荡器。由于目前计算机系统在运作中，同时使用多种频率的时脉，其中大部分都使用锁相回路，由一个参考时脉来产生不同比例的其他频率时脉，以提供系统中的多个子系统使用。影响锁相回路的性能的一个主要部分为电压控制振荡器。评估电压控制振荡器的性能可依据其长程与短程频率偏移(long termjitter与short term jitter)以及受电源电压变动的影响情形。

参照图1，其所示为一种电压控制振荡器的示意图。

如图所示，由三个反相器111、112、及113串接所形成的闭合回路，每个反相器并接受控制电压VC的控制，以决定其输入端至输出端之间的信号延迟时间，借着控制其延迟时间可以决定产生的输出信号VO的频率。

参照图2，其所示为一种以金属氧化物半导体场效应管(MOS FET)构成的公知电压控制振荡器的结构图。

如图所示，电压控制振荡器200由MOS FET 211与221、MOS FET 212与222、以及MOS FET 213与223分别构成三个反相器连接成的闭合回路所构成，并且MOS FET 211、212、及213的栅极接受控制电压VC的控制，可控制每一级反相器的反应速度，因而可决定此闭合回路所产生的输出信号VO的频率。

虽然电压控制振荡器200可达到以电压控制所产生的信号的频率，但是因为每一级反相器只由两个MOS FET构成，其特性很容易受电源Vps变动影响，因而改变其输出信号VO的频率。

参照图3，其所示为另一种公知电压控制振荡器的其中一级延迟单元，与前面相同，可使用三级延迟单元接成闭合回路以构成电压控制振荡器。

如图所示，相对于前面所述的其中一级反相器为单端输入与单端输出，延迟单元300具有互补的输入端与互补的输出端，以降低对电源Vps变动的敏感度。在延迟单元300中的MOS FET 311及312构成闩锁(latch)电路，接成二极管形式的MOS FET 321及322是当成有源负载元作，MOS FET 331及332则是当差动输入，其栅极分别为输入端IN及互补输入端IN，其漏极分别为输出端OUT及互补输出端OUT。MOS FET 340为提供电流源的功能，接受控制电压VC的控制，以产生与控制电压VC的电位成正比的漏极电流，进而决定延迟单元的状态变化的延迟时间，因此可控制由多级延迟单元构成的闭合回路所产生的振荡信号的频率。

虽然以延迟单元300构成的电压控制振荡器可具有较佳的性能，但是在电源Vps与地线之间有三层MOS FET相叠，需要有较高的工作电压。如下式可表示决定每一个MOS FET的漏极电流的条件，

$I_D=\frac{{\mathrm{\μ}}_0{\mathrm{\ϵ}}_0}{{2t}_{0x}}\frac{W}{L}(V_{\mathrm{gs}}-V_m)(1+{\mathrm{\λv}}_{\mathrm{DS}})$

以ΔV表示V_gs-V_m，则整个延迟单元300的所需的最低工作电压为

2V_t+3ΔV

令ΔV为0.3V，而V_t为0.9V，故其工作电压需超过2.7V才能正常运作，而现在的计算机系统中的电源已低至2.5V，甚至在2.0V以下，故延迟单元300无法在此条件下工作。

综上所述，可知公知的电压振荡器，有下列的缺点：

1.第一种公知的电压控制振荡器虽然具有简单的结构，但是容易受到电源变动而影响其所产生的振荡信号的频率。

2.第二种公知的电压控制振荡器的延迟单元虽然具有较佳的性能，但是需要较高的工作电压，无法符合使用低电压电源的计算机系统的要求。

发明内容

因此本发明的主要目的就是在提供一种低电压低频率偏移的电压控制振荡器，能在低电压的条件下运作，并且具有较低的频率偏移的良好性能。

为达到本发明的上述和其他目的，本发明提出一种低电压低频率偏移的电压控制振荡器，用以接受一控制电压，产生频率比例于该控制电压的一输出信号及一互补输出信号。

该电压控制振荡器包括一第一延迟单元、一第二延迟单元、及一第三延迟单元，每一该延迟单元具有一输入端与一互补输入端、一输出端与一互补输出端、及一电压控制端。

其中该第一延迟单元的该输入端与该互补输入端分别耦接至该第三延迟单元的该互补输出端与该输出端，该第二延迟单元的该输入端与该互补输入端分别耦接至该第一延迟单元的该互补输出端与该输出端，该第三延迟单元的该输入端与该互补输入端分别耦接至该第二延迟单元的该互补输出端与该输出端，该第三延迟单元的该输出端与该互补输出端输出该输出信号及该互补输出信号。所述延迟单元的电压控制端都接受所述控制电压，以控制该输入端与该互补输入端至该输出端与该互补输出端之间的延迟时间。

每一所述延迟单元包括一第一MOS FET、一第二MOS FET、一第一负载元件、一第二负载元件、一第三MOS FET、一第四MOS FET、一第一电流源、以及一第二电流源。

其中该第一MOS FET及该第二MOS FET的源极耦接至一电源，第一MOS FET其漏极耦接该互补输出端，该第二MOS FET的栅极耦接至该第一MOS FET的漏极，该第二MOS FET的漏极耦接至该第一MOS FET的栅极及该输出端。

该第一负载元件并联于该第一MOS FET的源极与漏极之间，该第二负载元件，并联于该第二MOS FET的源极与漏极之间。

该第三MOS FET的源极耦接至该电源，其漏极耦接至该第一MOS FET的漏极，其栅极为该输入端。

该第四MOS FET的源极耦接至该电源，其漏极耦接至该第二MOS FET的漏极，其栅极为该互补输入端。

该第一电流源与该第二电流源都具有一第一端、一第二端、及一控制端，其控制端即为该电压控制端，接受该控制电压的控制，以在该第一端与该第二端间产生比例于该控制电压的一电流。该第一电流源的该第一端耦接至该第一MOS FET的漏极，该第二电流源的该第一端耦接至该第二MOS FET的漏极，该第一电流源与该第二电流源的该第二端都耦接至一地线。

依照本发明的一较佳实施例，该第一负载元件及该第二负载元件为一MOS FET，其栅极都耦接至自身的漏极，且其源极都耦接至该电源，当成该第一负载元件的MOS FET的漏极则耦接至该第一MOS FET的漏极，当成该第二负载元件的MOS FET的漏极则耦接至该第二MOS FET的漏极。

该第一电流源及该第二电流源是一MOS FET，其栅极都为该控制端，当成该第一电流源的MOS FET的漏极耦接至该第一MOS FET的漏极，当成该第二电流源的MOS FET的漏极耦接至该第二MOS FET的漏极。

另外该第一电流源及该第二电流源也可分别由一第五MOS FET与一第六MOS FET以及一第七MOS FET与一第八MOS FET叠成串接(cascade)电流源来构成。其中在该第一电流源中，第五MOS FET的漏极耦接至第一MOSFET的漏极，第六MOS FET的漏极耦接至第五MOS FET的源极，第六MOSFET的源极则耦接至地线，第五MOS FET的栅极耦接至一固定偏压，第六MOS FET的栅极则为该控制端。同样的，在该第二电流源中，第七MOS FET的漏极耦接至第二MOS FET的漏极，第八MOS FET的漏极耦接至第七MOSFET的源极，第八MOS FET的源极则耦接至地线，第七MOS FET的栅极耦接至一固定偏压，第八MOS FET的栅极则为该控制端。

附图说明

为使本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下。

图1是一般电压控制振荡器的方块图。

图2是以MOS FET构成的公知电压控制振荡器的结构图。

图3是另一种公知电压控制振荡器的其中一级延迟单元的方块图。

图4是本发明的电压控制振荡器的方块图。

图5是图4的延迟单元的电路结构图。

图6是图5的延迟单元的进一步的电路结构图。

图7是图5的延迟单元的另一种实现方式的进一步的电路结构图。

具体实施方式

参照图4，其为依照本发明一较佳实施例的一种电压控制振荡器的方块图。如图所示，电压控制振荡器400可接受控制电压VC的控制，产生频率比例于控制电压VC的输出信号VO。

电压控制振荡器400中主要包括串接成闭合回路(close loop)的延迟单元411、延迟单元412、及延迟单元413，并且在最后一级延迟单元413之后可加上一级延迟单元414及电位调整器(level shifter)420，延迟单元414可用来防止最后的输出信号VO反弹(kick-back)回延迟单元411～413的闭合回路而使振荡频率偏移，另外电位调整器420则是将延迟单元414输出的差动(differential)信号转换成单端(single ended)的输出信号VO。

延迟单元411、412、及413具有相同的电路结构及特性，每一延迟单元具有输入端IN与互补输入端IN、输出端OUT与互补输出端OUT、及电压控制端C，其中输入端IN与互补输入端IN的状态为互补，输出端OUT与互补输出端OUT亦为互补。每一延迟单元在稳定状态时，输入端IN与互补输出端OUT的状态为相反，例如当输入端IN为高电位时，则互补输出端OUT的状态为低电位，反之，当输入端IN为低电位时，则互补输出端OUT的状态为高电位。同样的，互补输入端IN与输出端OUT的状态也是相反。当延迟单元的输入端在改变状态时，其输出端的状态也会随之改变，而电压控制端C的电位大小可决定输出端的状态改变速度，因此可控制输入端与输出端的状态改变的延迟时间。

延迟单元411、412、及413的串接方式如下，延迟单元411的输出端OUT与互补输出端OUT分别耦接至延迟单元412的互补输入端IN与输入端IN，延迟单元412的输出端OUT与互补输出端OUT分别耦接至延迟单元413的互补输入端IN与输入端IN，最后一级的延迟单元413的输出端OUT与互补输出端OUT则分别耦接回延迟单元411的互补输入端IN与输入端IN，因此延迟单元411、412、及413连接成一个闭合回路的振荡电路。每一个延迟单元的电压控制端C都接受控制电压VC，以控制输入端IN与互补输入端IN至输出端OUT与互补输出端OUT之间的延迟时间，因而改变此闭合回路所产生的振荡信号的频率。

参照图5，其所示为代表延迟单元411、412及413的延迟单元500的电路结构图。延迟单元500中的组成元件为MOS FET 511、512、531、532、电流源541与542、以及负载元件521与522。其中MOS FET 511、512、531、及532都为P型的MOS FET。

其中MOS FET 511及512接成闩锁器(latch)的形式，而负载元件521并联于MOS FET 511的源极与漏极之间，负载元件522则并联于MOS FET 512的源极与漏极之间。

MOS FET 531的源极与漏极也分别耦接至MOS FET 511的源极与漏极，MOS FET 531的栅极为输入端IN。同样的，MOS FET 532的源极与漏极也分别耦接至MOS FET 512的源极与漏极，MOS FET 532的栅极则为互补输入端IN。

输出端OUT的信号由连接MOS FET 511的漏极的节点取出，而互补输出端OUT的信号由连接MOS FET 512的漏极的节点取出。

电流源541耦接于MOS FET 511与地线之间，电流源542则耦接于MOSFET 512与地线之间，电流源541及542都接受控制电压VC的控制，以产生比例于控制电压VC的电位的电流。因此可经由控制电压VC控制整个延迟单元500的信号延迟特性，进而改变由延迟单元500构成的电压控制振荡器所产生的信号的频率。此种结构还有一个好处，即振荡器的振荡频率只由控制电压VC决定，也就是只由电流来决定，而与电源电压的大小无关。只要实现电流源的MOS FET保持在饱和区内操作，其电流即是固定的，只受控制电压VC的影响，而不会受电源Vps的影响。

在实际的集成电路中，延迟单元500中的负载元件521与522以及电流源541与542可以使用MOS FET来实现。参照图6，其所示为完全以MOSFET形成的延迟单元的电路结构图。其中除了负载元件521与522以及电流源541与542以实际的MOS FET代替之外，延迟单元600和延迟单元500是一样的，因此其余相同的元件部分都采用同样的标号。

如图所示，MOS FET 621的栅极耦接至自身的漏极，接成二极管的形式，以形成有源的负载元件，用来代替并联于MOS FET 511源极与漏极间的负载元件521的功能。同样的，MOS FET 622的栅极耦接至自身的漏极，接成二极管的形式，以形成有源的负载元件，用来代替并联于MOS FET 512源极与漏极间的负载元件522的功能。

MOS FET 641的功用为当作电流源541，控制电压VC耦接至MOS FET641的栅极，因此MOS FET 641的漏极电流大小为平方正比于控制电压VC的电位。同样的，MOS FET 642的功用为当作电流源542，控制电压VC也耦接至MOS FET 642的栅极，使MOS FET 642的漏极电流大小也平方正比于控制电压VC的电位。因此可经由控制电压VC控制整个延迟单元600的信号延迟特性，进而改变由延迟单元600构成的电压控制振荡器所产生的信号的频率。

参照图7，其所示为图5的延迟单元的另一种实现方式的进一步的电路结构图。

如图所示，为更进一步改善延迟单元的特性，在延迟单元700中，电流源541为采用两级MOS FET 741及641叠成串接(cascade)电流源来达到电流源541的功能，以及以两级MOS FET 742及642叠成的串接电流源来达到电流源542的功能，其中MOS FET 741及742的栅极耦接至一固定偏压Vbias，而MOS FET 641及642则接受控制电压VC的控制，以控制电流的大小。因为由两个MOS FET叠成的串接电流源具有非常高的输出阻抗，比单一MOS FET更接近理想电流源，因此可以使电流更稳定，输出频率更不易受到电源Vps及控制电压VC的变化的影响。

以上所述的本发明的电压控制振荡器，每一级的延迟单元中的电路为差动的对称结构，其小信号模式的等效电路与前面所述的图3的公知电路是类似的，因此与其具有同样的特性，可不受电源电压的变动而影响其所产生的振荡信号的频率，具有较低的频率偏移的特性。并且在电源及地线之间只有两层FET，其运作电源电压的条件降低为

V_t+2ΔV

按照前面的假设，令ΔV为0.3V，而V_t为0.9V，则其工作电压可低至1.5V即能正常运作，故可符合低电压工作之要求。

从以上的讨论，可知本发明的电压控制振荡器与公知作法比较，具有下列优点：

1.采用差动的对称结构，可避免受电源变动而影响其所产生的振荡信号的频率。

2.本发明的电压控制振荡器的延迟单元借助改变电路的配置结构，使其可以在较低的工作电压下运作，而又不影响其性能，故可符合使用低电压电源的计算机系统的需求。

虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，可作少许的更动与润饰，因此本发明的保护范围应当以权利要求书的范围所界定的为准。

Claims (11)

1.一种低电压低频率偏移的电压控制振荡器，用以接受一控制电压，产生频率比例于该控制电压的一输出信号与一互补输出信号，该电压控制振荡器包括一第一延迟单元、一第二延迟单元、及一第三延迟单元，每一该延迟单元具有一输入端与一互补输入端、一输出端与一互补输出端、及一电压控制端，其中该第一延迟单元的该输入端与该互补输入端分别耦接至该第三延迟单元的该互补输出端与该输出端，该第二延迟单元的该输入端与该互补输入端分别耦接至该第一延迟单元的该互补输出端与该输出端，该第三延迟单元的该输入端与该互补输入端分别耦接至该第二延迟单元的该互补输出端与该输出端，该第三延迟单元的该输出端与该互补输出端输出该输出信号与该互补输出信号，所述延迟单元的电压控制端都接受该控制电压，以控制该输入端与该互补输入端至该输出端与该互补输出端之间的延迟时间，

其中每一该延迟单元包括：

一第一金属氧化物半导体场效应管，其源极耦接至一电源，其漏极耦接该互补输出端；

一第二金属氧化物半导体场效应管，其源极耦接至该电源，其栅极耦接至该第一金属氧化物半导体场效应管的漏极，其漏极耦接至该第一金属氧化物半导体场效应管的栅极及该输出端；

一第一负载元件，并联于该第一金属氧化物半导体场效应管的源极与漏极之间；

一第二负载元件，并联于该第二金属氧化物半导体场效应管的源极与漏极之间；

一第三金属氧化物半导体场效应管，其源极耦接至该电源，其漏极耦接至该第一金属氧化物半导体场效应管的漏极，其栅极为该输入端；

一第四金属氧化物半导体场效应管，其源极耦接至该电源，其漏极耦接至该第二金属氧化物半导体场效应管的漏极，其栅极为该互补输入端；

一第一电流源，具有一第一端、一第二端、及一控制端，该控制端为该电压控制端，接受该控制电压的控制，以在该第一端与该第二端间产生比例于该控制电压的一电流，该第一端耦接至该第一金属氧化物半导体场效应管的漏极，该第二端耦接至一地线；以及

一第二电流源，具有一第一端、一第二端、及一控制端，该控制端为该电压控制端，接受该控制电压的控制，以在该第一端与该第二端间产生比例于该控制电压的一电流，该第一端耦接至该第二金属氧化物半导体场效应管的漏极，该第二端耦接至该地线。

2.如权利要求1所述的低电压低频率偏移的电压控制振荡器，其中该第一负载元件为一金属氧化物半导体场效应管，其栅极耦接至自身的漏极，其源极耦接至该电源，其漏极则耦接至该第一金属氧化物半导体场效应管的漏极。

3.如权利要求1所述的低电压低频率偏移的电压控制振荡器，其中该第二负载元件为一金属氧化物半导体场效应管，其栅极耦接至自身的漏极，其源极耦接至该电源，其漏极则耦接至该第二金属氧化物半导体场效应管的漏极。

4.如权利要求1所述的低电压低频率偏移的电压控制振荡器，其中该第一电流源是一金属氧化物半导体场效应管，其栅极为该控制端，其漏极耦接至该第一金属氧化物半导体场效应管的漏极，其源极耦接至地线。

5.如权利要求1所述的低电压低频率偏移的电压控制振荡器，其中该第二电流源是一金属氧化物半导体场效应管，其栅极为该控制端，其漏极耦接至该第二金属氧化物半导体场效应管的漏极，其源极耦接至地线。

6.如权利要求1所述的低电压低频率偏移的电压控制振荡器，其中该第一电流源包括一第五金属氧化物半导体场效应管及一第六金属氧化物半导体场效应管，该第五金属氧化物半导体场效应管的漏极耦接至该第一金属氧化物半导体场效应管的漏极，该第五金属氧化物半导体场效应管的源极耦接至该第六金属氧化物半导体场效应管的漏极，该第六金属氧化物半导体场效应管的源极耦接至地线，该第五金属氧化物半导体场效应管的栅极耦接至一固定偏压，该第六金属氧化物半导体场效应管的栅极耦接至该控制电压。

7.如权利要求1所述的低电压低频率偏移的电压控制振荡器，其中该第二电流源包括一第五金属氧化物半导体场效应管及一第六金属氧化物半导体场效应管，该第五金属氧化物半导体场效应管的漏极耦接至该第二金属氧化物半导体场效应管的漏极，该第五金属氧化物半导体场效应管的源极耦接至该第六金属氧化物半导体场效应管的漏极，该第六金属氧化物半导体场效应管的源极耦接至地线，该第五金属氧化物半导体场效应管的栅极耦接至一固定偏压，该第六金属氧化物半导体场效应管的栅极耦接至该控制电压。

8.一种低电压低频率偏移的电压控制振荡器，用以接受一控制电压，产生频率比例于该控制电压的一输出信号与一互补输出信号，该电压控制振荡器包括一第一延迟单元、一第二延迟单元、及一第三延迟单元，每一该延迟单元具有一输入端与一互补输入端、一输出端与一互补输出端、及一电压控制端，其中该第一延迟单元的该输入端与该互补输入端分别耦接至该第三延迟单元的该互补输出端与该输出端，该第二延迟单元的该输入端与该互补输入端分别耦接至该第一延迟单元的该互补输出端与该输出端，该第三延迟单元的该输入端与该互补输入端分别耦接至该第二延迟单元的该互补输出端与该输出端，该第三延迟单元的该输出端与该互补输出端输出该输出信号与该互补输出信号，所述延迟单元的电压控制端都接受该控制电压，以控制该输入端与该互补输入端至该输出端与该互补输出端之间的延迟时间，

每一该延迟单元包括：

一第一金属氧化物半导体场效应管，其源极耦接至一电源，其漏极耦接该互补输出端；

一第二金属氧化物半导体场效应管，其源极耦接至该电源，其栅极耦接至该第一金属氧化物半导体场效应管的漏极，其漏极耦接至该第一金属氧化物半导体场效应管的栅极及该输出端；

一第三金属氧化物半导体场效应管，其源极耦接至该电源，其漏极耦接至该第一金属氧化物半导体场效应管的漏极，其栅极为该输入端；

一第四金属氧化物半导体场效应管，其源极耦接至该电源，其漏极耦接至该第二金属氧化物半导体场效应管的漏极，其栅极为该互补输入端；

一第五金属氧化物半导体场效应管，其栅极耦接至自身的漏极，其源极耦接至该电源，其漏极则耦接至该第一金属氧化物半导体场效应管的漏极；

一第六金属氧化物半导体场效应管，其栅极耦接至自身的漏极，其源极耦接至该电源，其漏极则耦接至该第二金属氧化物半导体场效应管的漏极；

一第七金属氧化物半导体场效应管，其栅极为该电压控制端，其漏极耦接至该第一金属氧化物半导体场效应管的漏极，其源极耦接至一地线；以及

一第八金属氧化物半导体场效应管，其栅极为该电压控制端，其漏极耦接至该第二金属氧化物半导体场效应管的漏极，其源极耦接至一地线。

9.如权利要求8所述的低电压低频率偏移的电压控制振荡器，其中该第五金属氧化物半导体场效应管及该第六金属氧化物半导体场效应管是当作有源负载元件。

10.如权利要求9所述的低电压低频率偏移的电压控制振荡器，其中该第七金属氧化物半导体场效应管及该第八金属氧化物半导体场效应管是当作电流源。

11.一种低电压低频率偏移的电压控制振荡器，用以接受一控制电压，产生频率比例于该控制电压的一输出信号及一互补输出信号，该电压控制振荡器包括一第一延迟单元、一第二延迟单元、及一第三延迟单元，每一该延迟单元具有一输入端与一互补输入端、一输出端与一互补输出端、及一电压控制端，其中该第一延迟单元的该输入端与该互补输入端分别耦接至该第三延迟单元的该互补输出端与该输出端，该第二延迟单元的该输入端与该互补输入端分别耦接至该第一延迟单元的该互补输出端与该输出端，该第三延迟单元的该输入端与该互补输入端分别耦接至该第二延迟单元的该互补输出端与该输出端，该第三延迟单元的该输出端与该互补输出端输出该输出信号与该互补输出信号，所述延迟单元的电压控制端都接受该控制电压，以控制该输入端与该互补输入端至该输出端与该互补输出端之间的延迟时间，

每一该延迟单元包括：

一第一金属氧化物半导体场效应管，其源极耦接至一电源，其漏极耦接该互补输出端；

一第二金属氧化物半导体场效应管，其源极耦接至该电源，其栅极耦接至该第一金属氧化物半导体场效应管的漏极，其漏极耦接至该第一金属氧化物半导体场效应管的栅极及该输出端；

一第三金属氧化物半导体场效应管，其源极耦接至该电源，其漏极耦接至该第一金属氧化物半导体场效应管的漏极，其栅极为该输入端；

一第四金属氧化物半导体场效应管，其源极耦接至该电源，其漏极耦接至该第二金属氧化物半导体场效应管的漏极，其栅极为该互补输入端；

一第五金属氧化物半导体场效应管，其栅极耦接至自身的漏极，其源极耦接至该电源，其漏极则耦接至该第一金属氧化物半导体场效应管的漏极；

一第六金属氧化物半导体场效应管，其栅极耦接至自身的漏极，其源极耦接至该电源，其漏极则耦接至该第二金属氧化物半导体场效应管的漏极；

一第七金属氧化物半导体场效应管，其栅极耦接至一固定偏压，其漏极耦接至该第一金属氧化物半导体场效应管的漏极；

一第八金属氧化物半导体场效应管，其栅极为该电压控制端，其漏极耦接至该第七金属氧化物半导体场效应管的漏极，其源极耦接至一地线；

一第九金属氧化物半导体场效应管，其栅极耦接至一固定偏压，其漏极耦接至该第二金属氧化物半导体场效应管的漏极；以及

一第十金属氧化物半导体场效应管，其栅极为该电压控制端，其漏极耦接至该第九金属氧化物半导体场效应管的源极，其源极耦接至一地线。

Images