CN1147046C - 具有使能输入的复位置位触发器 - Google Patents

具有使能输入的复位置位触发器 Download PDF

Info

Publication number
CN1147046C
CN1147046C CNB981197329A CN98119732A CN1147046C CN 1147046 C CN1147046 C CN 1147046C CN B981197329 A CNB981197329 A CN B981197329A CN 98119732 A CN98119732 A CN 98119732A CN 1147046 C CN1147046 C CN 1147046C
Authority
CN
China
Prior art keywords
transistor
channel mos
reset
flop
phase inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB981197329A
Other languages
English (en)
Other versions
CN1216878A (zh
Inventor
B��Լ��ѷ
B·约翰逊
ε
R·施奈德
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN1216878A publication Critical patent/CN1216878A/zh
Application granted granted Critical
Publication of CN1147046C publication Critical patent/CN1147046C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356165—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit

Landscapes

  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一个触发器，其具有倒相器(14)，一个带有使能置位端口(ENS)的或非门(15)和一个带有使能复位端口(ENR)的与非门(17)和第一和第二晶体管(12或13)。或非门或者与非门(15或17)的输出端经过第一或者第二晶体管(12或13)连接在二个位于一列并形成保持网络的第三和第四晶体管(16或18)之一的晶体管的栅级，这二个晶体管的连接点与倒相器(14)的输出端和触发器的输出端口(Q)连接在一起。

Description

具有使能输入的复位置位触发器
技术领域
本发明涉及一种复位置位(RS)触发器，它包括一个倒相器，该倒相器连接在所述复位置位触发器的输入端口和输出端口之间，一个在其第一输入端口具有一个使能置位连接端的或非门，一个在其第一输入端口具有一个使能复位连接端的与非门，以及和所述与所述倒相器相连接的一个第一晶体管和一个第二晶体管，其中，所述倒相器由串联设置的一个p沟道MOS晶体管和一个n沟道MOS晶体管构成。
背景技术
现有的具有使能输入的RS触发器例如以图2中示的方式构造：RS触发器的一个输入端口IN与倒相器1的输入端相连，该倒相器的输出端接在与门2的一个输入端。该与门2的另一输入端与输入端口或使能端口ENS相连接。该与门2的输出端连接在一个触发器3的置位端口上。此外输入端口IN与第二与门4的一个输入端相连，在其另一输入端上连接一个用于使能复位信号的输入端口ENR。第二与门4的输出端与触发器3的复位输入端相连。
同下面的电路一样，在所示的电路中这是可能的，即端口ENS的信号可能与端口ENR的信号是倒相信号(ENS＝ ENR)。
图3指出一个具有触发器3的具体的电路结构，这里与非门5、6代替与门2、4，真正的触发器3包括二个另外的与非门7、8，他们从各自的一个输出端口反馈到另一个与非门的输入端口上。
不依赖具体的结构，在图2和3的RS触发器中从输入端IN到触发器输出端Q的信号必须穿过全部的三个门电路，即例如在图3的实施例中的门电路1、5和7。可是因此引起相对长的渡越时间，因此现有的RS触发器是相当缓慢的，并且不能快速构造一个脉冲。
发明内容
本发明的任务在于，获得一个RS触发器，其显示出特别快的渡越时间，并且能够快速造一个脉冲。
根据本发明的一种复位置位触发器，它包括一个倒相器，该倒相器连接在所述复位置位触发器的输入端口和输出端口之间，一个在其第一输入端口具有一个使能置位连接端的或非门，一个在其第一输入端口具有一个使能复位连接端的与非门，以及与所述倒相器相连接的一个第一晶体管和一个第二晶体管，其中，所述倒相器由串联设置的一个p沟道MOS晶体管和一个n沟道MOS晶体管构成，
其特征在于，
-所述或非门的输出端经过所述第一晶体管的栅极通路连接至一个第三晶体管的栅极，
-所述与非门的输出端经过所述第二晶体管的栅极通路连接至一个第四晶体管的栅极，
-所述第三晶体管和所述第四晶体管串联地连接，构成一个锁存元件，并且具有一个连接至所述复位置位触发器的所述输出端(Q)的共同连接点，
-所述第一晶体管、所述倒相器和所述第二晶体管串联地设置在一个工作电压和一个参考地电压之间，
-所述第三晶体管和所述第四晶体管串联地设置在所述参考地电压和所述工作电压之间，并且
-所述复位置位触发器的输出端口分别连接至所述或非门和所述与非门的一个第二输入端口。
适合本发明的RS触发器第一个主要优点在于，其需要四个晶体管，少于传统的触发器。此外，在已给出的结构中，RS触发器输入端和其输出端之间的信号只须穿过一个门电路，因为倒相器的输出端经过保持网络的公共连接点直接与RS触发器的输出端相连，这导致了已表明的短的渡越时间，因此该RS触发器是非常快的。通过控制或非门或者与非门的保持网络的第三和第四晶体管实现消除了第三和第四晶体管并联电路的“截止状态”，在此状态中晶体管将使工作电压VDD与参考电压VSS短路。
在普通方式中，倒相器包括一个P沟道MOS晶体管，其与一个N沟道MOS晶体管串联。此外通过或非门控制的第一晶体管同样是P沟道MOS晶体管，该MOS晶体管接在工作电压和倒相器的P沟道MOS晶体管的漏级或源级之间。在类似的方法中经过与非门控制的第二晶体管是N沟道MOS晶体管，该MOS晶体管串联在参考电压VSS和倒相器的N沟道MOS晶体管的漏级或源级之间。第一晶体管的栅级与第三晶体管的栅级相连，对此其涉及一个N沟道MOS晶体管。同样第二晶体管的栅级与第四晶体管的栅级相连，在这里其通过一个P沟道MOS晶体管形成。第三和第四晶体管串联在工作电压和参考电压之间。
附图说明
下面根据附图详细说明本发明。图示：
图1适合本发明的RS触发器的实施例的电路图，
图2现有RS触发器的方框图，
图3用于在图2中所说明的方式的触发器的方框图。
图2和3在开始时已详细说明。在图1中对于相应的部分来说使用了与图2和3相同的参考标号。
具体实施方式
在图1中RS触发器的输入端口IN与二个互相位于一列的MOS晶体管10、11的栅级相连，这二个晶体管形成倒相器，其中晶体管10是一个P沟道MOS晶体管，而晶体管11是一个N沟道MOS晶体管。同P沟道MOS晶体管10串联的是另一P沟道MOS晶体管12，然而N沟道MOS晶体管13与N沟道MOS晶体管11串联。晶体管10、11形成倒相器14，在晶体管10、11的连接点上的倒相器的输出端直接与RS触发器输出端口Q连接在一起。
晶体管10、11、12和13串接在工作电压VDD和参考电压VSS之间。
在或非门15的输入端口ENS上存在一个使能置位信号，然而该或非门15的另一输入端与输出端口Q相连接。或非门15的输出端口经过晶体管12的栅级与N沟道MOS晶体管16的栅级相连接。
在与非门17的输入端口ENR(ENR同ENR反向)上存在一个使能复位信号，然而该与非门17的另一输入端口与RS触发器的输出端口Q相连接。与非门17的输出端口经过N沟道MOS晶体管13的栅级与P沟道MOS晶体管18的栅级相连接。
晶体管18和16串接在工作电压VDD和参考电压VSS之间，他们的的公共接点连接在输出端口Q上，或者连接在晶体管10、11的连接点上。
在下表中，为在端口ENS上的触发信号ens、在端口ENR上的复位信号enr、对于接通前的状态在输出端口Q上的信号q-1、在输入端口IN上的信号“in”和对于接通后在输出端口上的信号q给出了触发器的不同状态，其中“x”为任意信号并且D意味数据，以及在一般方法中“1”为“使能”，“0”为“未使能”。
在第一状态中，触发器将被复位(参见左侧的相应栏)，于是被复位的触发器储存值“0”(参见右栏)。此外如果在第二状态中在端口ENS上存在信号“0”，并且输出端口Q也有值“0”，则储存“0”，这不依赖把那一信号“x”供给端口ENR和IN。在第三状态中触发器将被置位(参见左测的相应栏)，于是被置位的触发器储存值“1”(参见右栏)。此外如果在第四状态中在端口ENR上存在信号“1”(或者在ENR上存在“0”)，并且输出端口Q同样有值“1”，则储存“1”，这不依赖把那一信号“x”供给端口ENS和IN。在第五状态中触发器储存数据D，然而在第六状态中触发器是“显而易见的”，并且执行倒相器的功能。
表
       状态1   状态2   状态3   状态4   状态5   状态6
ens    0       0       1       x       0       1
enr   1       x       0       0       0       1
q-1   1       0       0       1       D
in             x               x               D
q      1   0   0       0   1   1       D       D
从图1这能够看出，通过仅一个由晶体管10、11形成的门电路把一个存在于输入端口IN上的信号供给输出端口Q，因此信号的渡越时间是极短的。因此根据本发明的RS触发器能够非常快地建立一个脉冲。
参考标记目录
1               倒相器
2               与非门
3               触发器
4               与门
5               与非门
6               与非门
7               与非门
8               与非门
10              晶体管
11              晶体管
12              晶体管
13              晶体管
14              倒相器
15              或非门
16              晶体管
17              与非门
18              晶体管
VDD             工作电压
VSS             参考电压
IN              输入端口
Q               输出端口
ENS             端口
ENR，ENR        端口

Claims (5)

1.一种复位置位触发器，它包括一个倒相器(14)，该倒相器连接在所述复位置位触发器的输入端口(IN)和输出端口(Q)之间，一个在其第一输入端口具有一个使能置位连接端(ENS)的或非门(15)，一个在其第一输入端口具有一个使能复位连接端(ENR)的与非门(17)，以及与所述倒相器(14)相连接的一个第一晶体管和一个第二晶体管(12和13)，其中，所述倒相器由串联设置的一个p沟道MOS晶体管和一个n沟道MOS晶体管构成，
其特征在于，
-所述或非门(15)的输出端经过所述第一晶体管(12)的栅极通路连接至一个第三晶体管(16)的栅极，
-所述与非门(17)的输出端经过所述第二晶体管(13)的栅极通路连接至一个第四晶体管(18)的栅极，
-所述第三晶体管(16)和所述第四晶体管(18)串联地连接，构成一个锁存元件，并且具有一个连接至所述复位置位触发器的所述输出端(Q)的共同连接点，
-所述第一晶体管(12)、所述倒相器(14)和所述第二晶体管(13)串联地设置在一个工作电压(VDD)和一个参考地电压(VSS)之间，
-所述第三晶体管(16)和所述第四晶体管(18)串联地设置在所述参考地电压(VSS)和所述工作电压(VDD)之间，并且
-所述复位置位触发器的输出端口(Q)分别连接至所述或非门(15)和所述与非门(17)的一个第二输入端口。
2.按照权利要求1所述的复位置位触发器，
其特征在于，
所述第一晶体管(12)是一个p沟道MOS晶体管，它与所述倒相器(14)的所述P沟道MOS晶体管(10)串联连接。
3.按照权利要求1或2所述的复位置位触发器，
其特征在于，
所述第二晶体管(13)是一个n沟道MOS晶体管，它与所述倒相器(14)的所述n沟道MOS晶体管(11)串联连接。
4.按照权利要求1或2所述的复位置位触发器，
其特征在于，
所述第三晶体管(16)是一个n沟道MOS晶体管。
5.按照权利要求1或2所述的复位置位触发器，
其特征在于，
所述第四晶体管(18)是一个p沟道MOS晶体管。
CNB981197329A 1997-09-30 1998-09-29 具有使能输入的复位置位触发器 Expired - Fee Related CN1147046C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19743347A DE19743347C2 (de) 1997-09-30 1997-09-30 RS-Flip-Flop mit Enable-Eingängen
DE19743347.2 1997-09-30

Publications (2)

Publication Number Publication Date
CN1216878A CN1216878A (zh) 1999-05-19
CN1147046C true CN1147046C (zh) 2004-04-21

Family

ID=7844252

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981197329A Expired - Fee Related CN1147046C (zh) 1997-09-30 1998-09-29 具有使能输入的复位置位触发器

Country Status (7)

Country Link
US (1) US5994936A (zh)
EP (1) EP0905892B1 (zh)
JP (1) JP3532422B2 (zh)
KR (1) KR100306325B1 (zh)
CN (1) CN1147046C (zh)
DE (2) DE19743347C2 (zh)
TW (1) TW417358B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602006002886D1 (de) * 2006-07-28 2008-11-06 Hynix Semiconductor Inc Betriebs-Resetschaltung für eine digitale Vorrichtung mit Spannungsabwärtswandler auf dem Chip
RU2427955C2 (ru) * 2009-07-01 2011-08-27 Учреждение Российской академии наук Институт проблем информатики РАН (ИПИ РАН) Самосинхронный rs-триггер с повышенной помехоустойчивостью (варианты)
KR101340248B1 (ko) * 2010-05-31 2013-12-10 한국전자통신연구원 고속 플립플롭 회로 및 그 구성 방법
CN102394606B (zh) * 2011-09-23 2014-03-26 宁波大学 一种防御能量攻击的jk触发器
RU2725780C1 (ru) * 2019-12-20 2020-07-06 Федеральное государственное учреждение "Федеральный исследовательский центр "Информатика и управление" Российской академии наук" (ФИЦ ИУ РАН) Сбоеустойчивый самосинхронный однотактный RS-триггер с нулевым спейсером
RU2725781C1 (ru) * 2019-12-20 2020-07-06 Федеральное государственное учреждение "Федеральный исследовательский центр "Информатика и управление" Российской академии наук" (ФИЦ ИУ РАН) Сбоеустойчивый самосинхронный однотактный RS-триггер с единичным спейсером

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3982985A (en) * 1972-06-14 1976-09-28 Imperial Chemical Industries Limited Method of forming panels
US4342927A (en) * 1980-03-24 1982-08-03 Texas Instruments Incorporated CMOS Switching circuit
US4617480A (en) * 1984-10-22 1986-10-14 Motorola, Inc. High speed data synchronizer which minimizes circuitry
US4800300A (en) * 1987-11-02 1989-01-24 Advanced Micro Devices, Inc. High-performance, CMOS latch for improved reliability
JPH0349410A (ja) * 1989-07-18 1991-03-04 Nec Corp セット優先セットリセット付ｃｍｏｓラッチ回路
KR920022699A (ko) * 1991-05-16 1992-12-19 김광호 지연 보상 회로
US5541881A (en) * 1995-06-07 1996-07-30 International Business Machines Corporation High gain feedback latch
WO1999003202A2 (fr) * 1997-07-07 1999-01-21 Sergei Kuzmich Luzakov Circuit bistable a retard commande en fonction du niveau

Also Published As

Publication number Publication date
EP0905892B1 (de) 2002-10-02
KR19990030231A (ko) 1999-04-26
US5994936A (en) 1999-11-30
JPH11163686A (ja) 1999-06-18
DE19743347C2 (de) 1999-08-12
DE59805775D1 (de) 2002-11-07
TW417358B (en) 2001-01-01
EP0905892A2 (de) 1999-03-31
EP0905892A3 (de) 2000-12-20
DE19743347A1 (de) 1999-04-08
CN1216878A (zh) 1999-05-19
KR100306325B1 (ko) 2001-10-19
JP3532422B2 (ja) 2004-05-31

Similar Documents

Publication Publication Date Title
CN1183587C (zh) 用于把两个集成电路直流上相互隔离的方法和设备
CN1129969C (zh) 基准电压半导体器件
CN1292540C (zh) 开电复位电路和方法
CN1109405C (zh) 具有低击穿电压的输出缓冲电路
CN1145260C (zh) 在低电源电压时也必定能操作的电平移动器电路
CN100350743C (zh) 功率器件的驱动电路
CN1212435A (zh) 具有三态逻辑门电路的半导体集成电路
CN1058681A (zh) 通信链路
CN1107379C (zh) 输出缓冲电路
CN1707949A (zh) 半导体集成电路
CN1147046C (zh) 具有使能输入的复位置位触发器
CN1175572C (zh) 时钟信号控制电路和方法以及同步延迟电路
CN1329396A (zh) 半导体集成电路、逻辑运算电路和触发器
CN1412947A (zh) 可调整工作周期的缓冲器及其操作方法
CN1428859A (zh) 电平变换电路
CN1846351A (zh) 静态锁存器
CN1107892C (zh) 将电压转换为多个电流输出的电压/电流转换电路
CN1276509C (zh) 半导体集成电路
CN1037981A (zh) 具有锁存器和奇偶校验能力的双向缓冲器
CN1158671C (zh) 信号发生器
CN1181850A (zh) 输出电路
CN1159850C (zh) 低电压低频率偏移的电压控制振荡器
CN1592284A (zh) 数据接收装置及数据传送系统
CN101030774A (zh) 电源起始重置信号产生电路及方法
CN1835402A (zh) 自偏压式高频逻辑门与应用其的或非门、与非门

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT

Effective date: 20130218

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130218

Address after: German Neubiberg

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: Siemens AG

Effective date of registration: 20130218

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: German Neubiberg

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160111

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040421

Termination date: 20160929

CF01 Termination of patent right due to non-payment of annual fee