CN1276509C

CN1276509C - 半导体集成电路

Info

Publication number: CN1276509C
Application number: CNB031600387A
Authority: CN
Inventors: 安井卓也; 松村阳一
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2003-03-20
Filing date: 2003-09-23
Publication date: 2006-09-20
Anticipated expiration: 2023-09-23
Also published as: US20040183581A1; JP2004286540A; CN1532933A

Abstract

本发明涉及一种半导体集成电路，包括：多个双稳态触发器电路，其分别在正常操作期间，通过用于正常操作的时钟信号操作，在扫描测试期间，构成一扫描链，通过用于扫描的时钟信号操作；用于正常操作的时钟电路，用于将用于正常操作的时钟信号输送到所述的双稳态触发器电路；用于扫描的时钟电路，用于将所述的用于扫描的时钟信号输送到所述的双稳态触发器电路；用于扫描的时钟电路具有格状连线部，将从所述的格状连线部提取的用于扫描的时钟信号供给所述的双稳态触发器电路，防止延迟计算误差或在微制造工艺中的制造偏差产生时钟脉冲相位差，防止扫描测试期间出现故障。

Description

半导体集成电路

技术领域

本发明涉及一种半导体集成电路，特别涉及一种具有测试内部电路或类似物连接状态的扫描测试电路的半导体集成电路。

背景技术

为了确认制造后的半导体集成电路的工作性能，通常采用的方法是用安装测试电路的扫描测试来测试它。在扫描测试中，为了识别由制造产生的所有半导体元件的瑕疵，确认在非正常操作条件下每个半导体元件是否可用低频率时钟信号正确地操作。

图7是显示现有半导体集成电路中的扫描测试电路的时钟连线结构的原理图。

该时钟连线结构包括：选择器600，其用于通过控制信号使能选择和输出用于扫描的时钟信号SCK或用于正常操作的时钟信号NCK；以链(chain)形式连接的扫描双稳态触发器电路F500(以下叫做“FF电路”)；和缓冲器N501，用于输送时钟信号到FF电路F500。

扫描测试中，信号从扫描输入端输入，信号经连接FF电路F500的链输送到扫描输出端，并通过观察该信号确认半导体器件的连通故障(pass-fail)。由于是通过连接FF电路F500之间的链来实现相邻的FF电路F500之间的连接，因此会出现由于信号输送时间短，与正常操作情况相比，而容易出现操作故障的问题。

此前，在以往扫描电路设计方法中，用以下两种主要的方法来防止扫描测试中的故障。

(1)根据模拟结果等，在扫描链中插入延迟元件或者用于反相的锁存电路来延迟扫描链的输送信号。

(2)根据模拟结果等改变扫描链的连接并使扫描链的布线长度更长来延迟扫描链的输送信号。

例如，日本公开的专利文献，日本特许公开平成-7-192043公开了一种通过根据时钟脉冲相位差改变扫描链的连接方法来防止在扫描测试中出现故障的措施。

但是，由于存在延迟计算误差造成的延迟变化，或者由于微制造工艺造成的制造偏差，特别是在比0.13μm更精细的工艺中，存在模拟结果与实际操作状态不同的情况。通常，延迟计算误差约为百分之几，制造偏差产生的误差约为百分之几十。因此，即使像常规方式一样，根据模拟结果重新连接扫描链，也还会存在这样的问题，即在实际上已经通过测试的大规模集成电路(LSI)，在扫描测试中不能通过。

发明内容

本发明的目的在于提供一种半导体集成电路，它能防止由于各种因素例如是在微制造工艺中经模拟不能检测的制造偏差和延迟计算误差造成的不同延迟(时钟脉冲相位差)，从而能防止在扫描测试中出现电路故障。

在本发明中的半导体集成电路包括：多个双稳态触发器电路，这些双稳态触发器电路在正常操作中，通过它们各自的用于正常操作的时钟信号进行操作，和在扫描测试中，构成一扫描链，通过用于扫描的时钟信号进行操作；用于正常操作的时钟电路，用于将用于正常操作的时钟信号输送到双稳态触发器电路；和用于扫描的时钟电路，用于将用于扫描的时钟信号输送到双稳态触发器电路；其中，用于扫描的时钟电路具有格状连线部，并构成这样一种用于扫描的时钟电路，即可以将从格状连线部提取的扫描时钟供给双稳态触发器电路。

按照这种结构，将用于扫描的时钟电路与用于正常操作的时钟电路分开，在用于扫描的时钟电路中设置格状连线部，并将格状连线部的用于扫描的时钟信号供给双稳态触发器电路，这样就可以防止产生由于延迟计算误差或制造偏差引起的时钟脉冲相位差，从而避免在扫描测试中微制造工艺中出现扫描链电路故障。

在本发明中，最好将双稳态触发器电路配置在用于扫描的时钟电路的格状连线部的内部区域及其附近区域；用于扫描的时钟电路构成具有用于输入用于扫描的时钟信号的用于扫描的外部时钟输入端，并能实现将从用于扫描的外部时钟输入端输送来的用于扫描的时钟信号输入到格状连线部的中心，和从格状连线部的各自预定位置提取用于扫描的时钟信号，并供给每个双稳态触发器电路。因此，由于用于扫描的时钟信号是输入到格状连线部的中心，因而即使供给双稳态触发器电路的用于扫描的时钟信号是从格状连线部任何位置提取的，也可以防止在每个双稳态触发器电路中产生用于扫描的时钟信号的不同延迟。

另外，在本发明中，优选在每个双稳态触发器电路中设置选择器电路，选择器电路输入经用于正常操作的时钟电路输送的用于正常操作的时钟信号和经用于扫描的时钟电路输送的用于扫描的时钟信号，并且在正常操作期间，选择用于正常操作的时钟信号输出到双稳态触发器电路，在扫描测试期间，选择用于扫描的时钟信号输出到双稳态触发器电路。因此，输入到双稳态触发器电路的时钟易于在正常操作期间和扫描测试期间之间转换。

而且，在本发明中，经按树状构成用于正常操作的时钟电路的用于正常操作的时钟信号的输送路径，使用于正常操作的时钟电路的电路结构变小，这样就可以控制在正常操作期间同步的双稳态触发器电路的用于正常操作的时钟信号的延迟。由于电路结构变紧凑了，所以时钟延迟减小了，从而防止了制造偏差的影响。

另外，在本发明中，具有多种类型的经用于正常操作的时钟电路输送的用于正常操作的时钟信号，它们中的任何一种类型的时钟信号供给构成扫描链的每个双稳态触发器电路，而且相同类型的时钟信号也供给在正常操作期间同步的双稳态触发器电路，和可以将用于正常操作的时钟电路构成为可以使任何类型的用于正常操作的时钟信号的输送路径都变成树状的。当经用于正常操作的时钟电路输送的用于正常操作的时钟信号具有多种类型时，将每种类型的用于正常操作的时钟信号的输送路径设定为树状，这样就可以使用于正常操作的时钟电路的电路结构变小，从而可以控制在正常操作期间同步的双稳态触发器电路的用于正常操作的时钟信号的延迟，由于电路结构变紧凑了，所以时钟延迟减小了，从而防止了制造偏差的影响。

此外，在本发明中，优选的是用于扫描的时钟电路具有输入用于扫描的时钟信号的用于扫描的外部时钟输入端，将驱动格状连线部的驱动元件连接在用于扫描的外部时钟输入端与格状连线部之间，驱动元件的电源连线与构成用于正常操作的时钟电路的元件的电源连线相比，宽度较宽，阻抗较小。因此，可以防止由驱动元件引起的电压降(IR-降)，和使扫描测试期间的操作更稳定。

在本发明中，优选的是用于扫描的时钟电路具有输入用于扫描的时钟信号的用于扫描的外部时钟输入端，和驱动格状连线部的驱动元件连接在用于扫描的外部时钟输入端与格状连线部之间，驱动元件的电源电压低于构成用于正常操作的时钟电路的元件的电源电压。由此，使驱动格状连线部的驱动元件的输出信号的幅度与其他信号的幅度相比变得更小，且将面积的增大压缩至最小，并且通过减小具有大的连线容量的格状连线部的电源电压能够降低功耗。

另外，在本发明中，优选的是用于扫描的时钟电路具有输入用于扫描的时钟信号的用于扫描的外部时钟输入端，和将驱动格状连线部的驱动元件连接在用于扫描的外部时钟输入端与格状连线部之间，从一自驱动元件经格状连线部输送到每个双稳态触发器电路的用于扫描的时钟信号的从驱动元件起算的最短输送路径较长的双稳态触发器电路开始朝着最短输送路径较短双稳态触发器电路进行扫描链连接。因此，可以防止由于格状连线部的不同延迟与双稳态触发器电路的电压降(IR-降)量之间的差而产生的不同延迟引起的保持误差，从而能防止在扫描测试期间出现故障。

另外，在本发明中，优选的是将用作用于正常操作的时钟电路的用于正常操作的时钟信号的输送路径的一部分的连线设置成与用于扫描的时钟电路的格状连线部的连线平行，在正常操作期间固定到地电位的信号代替用于扫描的时钟信号使用，在扫描测试期间固定到地电位的信号代替用于正常操作的时钟信号使用。因此，每根连线用作屏蔽，可以在不增加连线面积的条件下防止串扰噪声。

附图说明

图1是显示按本发明第一实施例的半导体集成电路的用于正常操作的时钟连线结构和用于扫描的时钟连线结构的示意图；

图2是显示按本发明第一实施例的用于扫描的时钟连线结构与元件之间的配置关系的示意图；

图3A-3C是显示按本发明第一实施例的双稳态触发器电路到选择器电路的连接实例的示意图；

图4是显示按本发明第二和第三实施例的半导体集成电路的用于正常操作的时钟连线结构、用于扫描的时钟连线结构和电源连线结构的示意图；

图5是显示按本发明第四实施例的半导体集成电路的用于扫描的时钟连线结构和扫描链的连接连线结构的示意图；

图6是按本发明第五实施例的半导体集成电路的用于正常操作的时钟连线结构和用于扫描的时钟连线结构的示意图；和

图7是显示现有的半导体集成电路的时钟连线结构的示意图。

具体实施方式

第一实施例

参见图1-3描述第一实施例。

图1是显示按本发明第一实施例的半导体集成电路的用于正常操作的时钟连线结构和用于扫描的时钟连线结构的示意图。

本实施例的半导体集成电路包括：用于扫描的时钟电路的格状连线S500；设置在用于扫描的时钟电路的格状连线S500中心的驱动元件S501；用于扫描的双稳态触发器电路(以下叫做“FF电路”)；选择器电路SL500，用于选择和输出用于扫描的时钟信号SCK或用于正常操作的时钟信号NCK(NCK1、NCK2、NCK3等)；和元件N501，用于驱动用于正常操作的时钟电路。本实施例中，尽管各个缓冲器用于扫描的时钟电路的驱动元件N501和用于正常操作的时钟电路的驱动元件N501，但是也可以用反相器。

图2是显示按本发明第一实施例的扫描时钟布线结构与元件之间的配置关系的示意图。顺便提一下，在图2中删除了选择器电路SL500。

驱动元件S501设置在用于扫描的时钟电路的格状连线S500的中心，用于扫描的FF电路F500设置在格状连线S500的内部区域和附近区域。

输入到用于正常操作的时钟电路的多个用于正常操作的时钟信号NCK(NCK1、NCK2、NCK3等)具有不同的频率，将其分别从正常操作的外部时钟输入端(未示出)或内部时钟发生电路(未示出)输入的，并通过用于正常操作的时钟电路输送，经选择器电路SL500供给FF电路F500。这样，用于扫描的FF电路F500在正常操作期间用多个时钟信号NCK操作，并分别输入不同的时钟信号。在正常操作期间，用多个驱动元件N501驱动来输送时钟信号NCK，并用其中由多个驱动元件N501以树形连接的树状结构控制时钟信号到达用于扫描的FF电路F500的到达时间TOA(以下叫做“TOA“)。另外，图1所示的实施例中，用于正常操作的时钟电路具有多个树状结构，和由于用不同树状结构控制TOA，用于扫描的FF电路F500之间的TOA的延迟时间根据时钟信号而存在不同，用于扫描的FF电路F500在扫描期间同步，而在正常操作期间不同步。

扫描时钟SCK从用于扫描的外部时钟输入端(未示出)输入，经用于扫描的时钟电路输送，经选择器电路SL500供给用于扫描的FF电路F500。如图2所示，在用于扫描的时钟电路中，输入扫描时钟SCK的驱动元件S501设置在格状连线S500的中心，驱动元件S501的输出连接到格状连线S500的中心。然后在扫描测试期间同步的全部用于扫描的FF电路F500的时钟端分别经选择器电路SL500连接到格状连线S500。

选择器电路SL500正好插在用于扫描的FF电路F500的时钟端前面，选择用于正常操作的时钟信号NCK，并在正常操作期间，将选择的用于正常操作的时钟信号NCK输出到用于扫描的FF电路F500，选择用于扫描的时钟信号SCK，并在扫描测试期间，将选择的用于扫描的时钟信号SCK输出到用于扫描的FF电路F500。该选择器电路SL500的选择操作的转换控制可以设置成将例如测试模式信号(未示出)作为控制信号输入，然后只需切换根据测试模式信号的输入的有无而选择的时钟信号便可。

另外，在扫描测试期间，随着扫描链的连接变得有效，用于扫描的FF电路F500配置一移位寄存器；但在正常操作期间，扫描链的连接变得无效时，用于扫描的FF电路F500单独操作。与选择器电路SL500类似，该用于扫描的FF电路F500的有效/无效扫描链连接之间的转换可以设置为用测试模式信号控制。

按照上述该实施方案，将用于扫描的时钟电路和用于正常操作的时钟电路分开，并在用于扫描的时钟电路中设置格状连线S500，并从格状连线S500向用于扫描的FF电路F500供给用于扫描的时钟信号SCK，由此可以防止在延迟计算误差或微制造工艺中制造偏差影响而产生的时钟脉冲相位差，从而防止扫描测试期间出现故障。

另外，利用树状结构，用于正常操作的时钟电路只控制在正常操作期间同步的用于扫描的FF电路F500的时钟信号的延迟，和可以用最小结构的时钟电路控制用于扫描的FF电路F500，其结果减小了功耗。而且，由于电路结构变紧凑了，所以时钟延迟减小了，从而避免了制造偏差的影响。

顺便提及，如图3A所示，连接到用于选择用于扫描的时钟信号SCK或用于止常操作的时钟信号NCK的选择器电路SL500的用于扫描的FF电路F500的数量可以是1个，或者，如图3B和3C所示，用于扫描的FF电路F500数量可以是1个以上。尽管图1所示实例中是一个用于扫描的FF电路F500连接到选择器电路SL500，图2所示实例中是两个用于扫描的FF电路F500连接到选择器电路SL500(但是，未示出选择器电路SL500)，但是连接到每个选择器电路SL500的用于扫描的FF电路F500的数量可以不同。

第二实施例

参见图4描述第二实施例。

图4是显示按本发明第二实施例的半导体集成电路的正常操作时钟布线结构、扫描时钟布线结构和电源布线结构的示意图，与第一实施例相同的元件用相同的符号标记，而且不再描述。

第二实施例中的特征如下：在第一实施例的结构中，增强电源布线P500用作用于扫描的时钟电路的驱动元件S501的电源布线，其中使增强电源布线P500的布线宽度比驱动元件N501等类似元件或用于正常操作的时钟电路(未示出)的其他电源布线的宽度要宽，由此减小了阻抗值，在这种情况下，将设有驱动元件S501的区域R500和设有驱动元件N501的区域R501设置成不同。其他结构与图1所示结构相同。须指出的是，尽管图4中省略了选择器电路SL500，和将驱动元件N501和用于扫描的FF电路F500通过用于正常操作的时钟电路的布线N500连接，但实际上，如图1所示，驱动元件N501和用于扫描的FF电路F500仍然是经选择器电路SL500连接的。

按本实施例，除具有第一实施例的效果外，由于使用具有低阻抗值的增强型电源布线P500仅向驱动元件S501供电，因此，从电流源到元件S501的阻抗值可以减小，从而防止了驱动格状连线S500的具有大功耗的元件S501引起的电压降(IR-降)，从而可使扫描操作期间的操作更稳定。

第三实施例

第三实施例参见描述第二实施例的图4。

图4是显示按本发明第三实施例的半导体集成电路的正常操作时钟布线结构、扫描时钟布线结构和电源布线结构的示意图，与第一实施例相同的元件用相同的符号标记，而且不再描述。

第三实施例中的特征如下：在第一实施例的结构中，比供给用于正常操作的时钟电路的驱动元件N501或类似元件的其他电源布线(未示出)低的电压供给用于扫描的时钟电路的驱动元件S501的电源布线P500，在这种情况下，将设有驱动元件S501的区域R500和设有驱动元件N501的区域R501设置成不同。其他结构与第一实施例所述的结构相同。因此，在第三实施例中电源布线P500的宽度与其他电源布线(未示出)的宽度相同。

按照本实施例，除具有第一实施例的效果之外，通过将驱动元件S501的电源电压设定成低于供给驱动元件N501和用于扫描的FF电路F500的电源电压，并将经由驱动元件S501驱动的格状连线S500输送的信号的幅度设置成比其他信号的幅度要小。因此，通过将低电源电压仅供给驱动元件S501，就可以将面积的增大压缩到最小，通过减小具有大布线容量的格状连线S500的电源电压能显著减小功耗。

第四实施例

参见图5描述第四实施例。

图5是显示按本发明第四实施例的半导体集成电路的扫描时钟布线结构和扫描链的连接布线结构的示意图，与第一实施例相同的元件用相同的符号标记，而且不再描述。

本第四实施例中，它的特征是，在第一实施例的结构中，执行扫描链连接(C500)，以从一用于扫描的时钟电路的驱动元件S501经格状连线S500输送的用于扫描的时钟信号SCK(图1)的最短输送路径为较长FF电路F500朝最短输送路径较短的FF电路F500发送扫描数据，而直接输向用于扫描的FF电路F500的最短输送路径为较短。关于用于扫描的FF电路F500的扫描链连接顺序，例如FF电路F501-F504，从驱动元件S501算起具有最长输送路径的用于扫描的FF电路F501开始，按F502、F503、和F504的顺序实现连接。其他结构与第一实施例的结构相同。

在格状连线S500中，存在这样一种趋势即离驱动元件S501的距离越远，在扫描操作期间由布线延迟引起的时钟信号的延迟就越大。而且，越是在电路中心，电压降(IR-降)的量越大，越是在电路的外围，电压降的量越小；越是在电路中心，从用于扫描的FF电路F500输出的信号的输送速度变得越快，越是在电路的外边，从用于扫描的FF电路F500输出的信号的输送速度变得越慢。因此，通过从位于格状连线S500外围的具有大的时钟信号输送延迟和低操作速度的用于扫描的FF电路F500朝位于靠近格状连线S500中心位置的具有高输送速度和高操作速度的用于扫描的FF电路F500之间执行一扫描链，就可以防止保持误差，由此可避免扫描测试期间出现故障。须指出的是，本实施例也能获得与第一实施例相同的效果。

第五实施例

参见图6描述第五实施例。

图6是按本发明第五实施例的半导体集成电路的正常操作时钟布线结构和扫描时钟布线结构的示意图，与第一实施例相同的元件用相同的符号标记，而且不再描述。

该第五实施例中，它的特征如下：在第一实施例的结构中，将用于正常操作的时钟电路N500的布线的一部分与用于扫描的时钟电路S500的格状连线的布线平行设置，在正常操作期间，将固定到地电位的信号代替用于扫描的时钟信号SCK使用，在扫描测试期间，固定到地电位的信号代替用于正常操作的时钟信号NCK使用，其他结构与第一实施例的结构相同，须提及的是图6中省去了选择器电路SL500。

按本实施例，除具有第一实施例的效果外，在正常操作期间，通过提供地电位以代替用于扫描的时钟信号SCK，靠近用于正常操作的时钟电路N500的布线的用于扫描的时钟电路S500的格状连线用作屏蔽布线，由此防止了串扰噪声。而且，在扫描操作期间，通过提供地电位以代替用于正常操作的时钟信号NCK，靠近用于扫描的时钟电路S500的格状连线的用于正常操作的时钟电路N500的布线用作屏蔽布线，由此防止串扰噪声。因此，利用用于扫描的时钟电路和用于正常操作的时钟电路的两条布线作为各自的屏蔽布线，不用形成只做屏蔽用的布线，也能防止串扰噪声，并减小面积。

顺便提及一下，在上述第一到第五实施例的说明中，例如图1中，尽管在正常操作期间，将多个不同的时钟信号NCK1、NCK2、和NCK3输入到构成扫描链的多个用于扫描的FF电路F500，它们中的每个时钟信号经树状结构输送。用于正常操作的时钟电路用多个树状结构构成，在正常操作期间，相同的时钟信号NCK输入到多个用于扫描的FF电路F500，用于正常操作的时钟电路可以用一个树状结构构成。而且，可以为所有在扫描测试期间同步的用于扫描的FF电路F500设置一个格状连线S500，在一个芯片中必须只设置一个格状连线S500。

Claims

1.一种半导体集成电路，包括：

多个双稳态触发器电路，其分别在正常操作期间，通过用于正常操作的时钟信号操作，在扫描测试期间，构成一扫描链，通过从一驱动元件输入的用于扫描的时钟信号操作；

用于正常操作的时钟电路，用于将所述的用于正常操作的时钟信号输送到所述的双稳态触发器电路；

用于扫描的时钟电路，用于将所述的用于扫描的时钟信号输送到所述的双稳态触发器电路；

其特征在于，所述的用于扫描的时钟电路具有格状连线，并将从所述的格状连线提取的所述用于扫描的时钟信号供给所述的双稳态触发器电路，从而防止所述双稳态触发器电路的时钟脉冲相位差的产生。

2.按照权利要求1的半导体集成电路，其特征在于，双稳态触发器电路设置在用于扫描的时钟电路的格状连线的内部和附近区域中，所述的用于扫描的时钟电路具有用于扫描的外部时钟输入端，用于输入用于扫描的时钟信号，将由所述用于扫描的外部时钟输入端输送来的用于扫描的时钟信号输入到所述格状连线的中心，并从所述格状连线提取用于扫描的时钟信号，并分别将其供给每个所述的双稳态触发器电路。

3.按照权利要求1的半导体集成电路，其特征在于，选择器电路设置在每个双稳态触发器电路，所述选择器电路输入用于正常操作的时钟信号并且输入用于扫描的时钟信号，其中用于正常操作的时钟信号通过用于正常操作的时钟电路输送，并且用于扫描的时钟信号通过用于扫描的时钟电路输送，在正常操作期间选择所述的用于正常操作的时钟信号，并将其输出到所述的双稳态触发器电路，和在扫描测试期间，选择用于扫描的时钟信号，并将其输出到所述的双稳态触发器电路。

4.按照权利要求1的半导体集成电路，其特征在于，用于正常操作的时钟电路构成这样一种形式，所述形式使用于正常操作的时钟信号的输送路径为树状结构。

5.按权利要求1的半导体集成电路，其特征在于，具有多种类型的通过用于正常操作的时钟电路输送的用于正常操作的时钟信号，所述多种类型的用于正常操作的时钟信号中的一种类型的用于正常操作的时钟信号供给一个双稳态触发器电路，双稳态触发器电路构成扫描链，相同类型的用于正常操作的时钟信号被提供给正常操作期间同步的所述双稳态触发器电路，所述的用于正常操作的时钟电路构成使每种用于正常操作的时钟信号的输送路径为树状结构。

6.按权利要求1的半导体集成电路，其特征在于，用于扫描的时钟电路具有用于输入用于扫描的时钟信号的用于扫描的外部时钟输入端，将驱动所述格状连线部的驱动元件连接在所述用于扫描的外部时钟输入端和该格状连线部之间，以及

所述驱动元件的电源布线与构成用于正常操作的时钟电路的元件的电源布线相比，具有较宽的宽度并具有较小的阻抗值。

7.按权利要求1的半导体集成电路，其特征在于，用于扫描的时钟电路具有用于扫描的外部时钟输入端，通过它输入用于扫描的时钟信号，所述的用于扫描的时钟电路将驱动所述格状连线部的驱动元件连接在所述用于扫描的外部时钟输入端和该格状连线部之间，以及

所述驱动元件的电源电压低于构成用于正常操作的时钟电路的元件的电源电压。

8.按权利要求1的半导体集成电路，其特征在于，用于扫描的时钟电路具有用于扫描的外部时钟输入端，通过它输入用于扫描的时钟信号，所述用于扫描的时钟电路将驱动元件连接在所述用于扫描的外部时钟输入端和该格状连线部之间，其中该驱动元件用于驱动所述格状连线部，以及

从一自所述驱动元件经所述格状连线部输送到每个双稳态触发器的用于扫描的时钟信号的从所述驱动元件起算的最短输送路径较长的双稳态触发器电路朝着该最短输送路径较短的双稳态触发器电路进行扫描链连接。

9.按权利要求1的半导体集成电路，其特征在于，用作用于正常操作的时钟电路的用于正常操作的时钟信号的输送路径的连线的一部分与用于扫描的时钟电路的格状连线部的布线平行配置，在正常操作期间，固定到地电位的信号代替用于扫描的时钟信号使用，在扫描测试期间，固定到地电位的信号代替用于正常操作的时钟信号使用。