JP2004286540A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2004286540A JP2004286540A JP2003077807A JP2003077807A JP2004286540A JP 2004286540 A JP2004286540 A JP 2004286540A JP 2003077807 A JP2003077807 A JP 2003077807A JP 2003077807 A JP2003077807 A JP 2003077807A JP 2004286540 A JP2004286540 A JP 2004286540A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- normal operation
- clock
- scan
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318594—Timing aspects
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】スキャン用クロック回路を通常動作用クロック回路と分離し、スキャン用クロック回路に格子配線S500を設け、その格子配線S500からスキャン用クロック信号SCKをスキャン用のフリップフロップ回路F500へ供給するようにしたことにより、微細プロセスにおいて遅延計算誤差や製造ばらつきの影響によるクロックスキューの発生を防止し、スキャンテスト時の誤動作を防止することができる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、内部回路の接続状態などをテストするためのスキャンテスト回路を備えた半導体集積回路に関するものである。
【0002】
【従来の技術】
半導体集積回路では、製造した半導体の動作確認のため、テスト回路を組み込んでテストを行う一般的な手法として、スキャンテストがある。スキャンテストでは、全半導体素子の製造上の不良を確認するために、通常動作以外に、低周波数のクロック信号にて、各半導体素子が動作しているかを確認する。
【0003】
図7は従来の半導体集積回路におけるスキャンテスト回路のクロック配線構造を示す概念図です。
【0004】
このクロック配線構造は、制御信号Enableによってスキャン用クロック信号SCKと通常動作用クロック信号NCKのいずれかを選択して出力するセレクタ600と、チェーン状に接続されたスキャン用のフリップフロップ回路(以下「FF回路」という)F500と、FF回路F500にクロック信号を伝播するバッファN501とを備えている。
【0005】
スキャンテスト時は、スキャン入力から信号を入力し、FF回路F500を繋ぐチェーンを経由してスキャン出力に信号を伝播させ、その信号を観測することで半導体素子の良・不良を確認する。FF回路F500間を接続するチェーンは、隣接するFF回路F500間で接続されるため、信号の伝播時間が短く、通常動作時に比べて誤動作しやすいという課題がある。
【0006】
従来、スキャン回路の設計方法では、スキャンテスト時の誤動作を防止するため主な手法として、以下の2つがあった。
(1)シミュレーション結果などに基づいて、スキャンチェーン上に遅延素子の挿入や反転のラッチ回路を挿入することで、スキャンチェーンの信号の伝播を遅らせる。
(2)シミュレーション結果などに基づいて、スキャンチェーンの接続を変更し、スキャンチェーンの配線長を長くすることで、スキャンチェーンの信号の伝播を遅らせる。
【0007】
例えば特許文献1には、クロックスキューに応じてスキャンチェーンの接続方法を変更することでスキャンテスト時の誤動作を防止する手法が記載されている。
【0008】
【特許文献1】
特開平7−192043号公報
【0009】
【発明が解決しようとする課題】
しかしながら、プロセスの微細化で、特に0.13μm以細のプロセスでは遅延計算誤差や製造ばらつきによる遅延変動があるため、シミュレーション結果と実物の動作状況が異なる場合がある。一般的に、遅延計算誤差は数%程度あり、製造ばらつきは数十%の誤差が発生すると言われている。そのため、従来のようにシミュレーション結果に応じてスキャンチェーンの再接続をしても、良品の実LSIがスキャンテスト時にフェイルするといった課題があった。
【0010】
本発明の目的は、微細プロセスにおいて製造ばらつき、遅延計算誤差などシミュレーションで検出されない要因による遅延差(クロックスキュー)の発生を防止し、スキャンテスト時の回路の誤動作を防止することができる半導体集積回路を提供することである。
【0011】
【課題を解決するための手段】
請求項1記載の半導体集積回路は、通常動作時にそれぞれ通常動作用クロック信号によって動作し、スキャンテスト時にスキャンチェーンを構成してスキャン用クロック信号によって動作する複数のフリップフロップ回路と、通常動作用クロック外部入力端子または内部クロック発生回路から入力される通常動作用クロック信号をフリップフロップ回路へ伝播する通常動作用クロック回路と、スキャン用クロック外部入力端子から入力されるスキャン用クロック信号をフリップフロップ回路へ伝播するスキャン用クロック回路とを備え、スキャン用クロック回路は、格子状の配線部を有し、格子状の配線部から取り出したスキャン用クロック信号をフリップフロップ回路へ供給するようにしている。
【0012】
この請求項1の構成によれば、スキャン用クロック回路と通常動作用クロック回路とを分離し、スキャン用クロック回路に格子状の配線部を設け、その格子状の配線部のスキャン用クロック信号をフリップフロップ回路へ供給するようにしたことにより、微細プロセスにおいてスキャンテスト時に遅延計算誤差や製造ばらつきの影響によるクロックスキューの発生を防止し、スキャンチェーン回路の誤動作を防止することができる。
【0013】
請求項2記載の半導体集積回路は、請求項1記載の半導体集積回路において、スキャン用クロック回路の格子状の配線部の内部およびその近傍の領域にフリップフロップ回路が配置され、スキャン用クロック回路は、その格子状の配線部ではその中央にスキャン用クロック外部入力端子から伝播されるスキャン用クロック信号を入力し、格子状の配線部のそれぞれ所定の位置からスキャン用クロック信号を取り出してそれぞれのフリップフロップ回路へ供給するようにしたことを特徴とする。
【0014】
この請求項2の構成によれば、請求項1の効果に加え、格子状の配線部の中央にスキャン用クロック信号が伝播されてくるので、格子状の配線部の任意の位置でフリップフロップ回路へ供給するスキャン用クロック信号を取り出しても、各フリップフロップ回路におけるスキャン用クロック信号の遅延差の発生を防止できる。
【0015】
請求項3記載の半導体集積回路は、請求項1または2記載の半導体集積回路において、それぞれのフリップフロップ回路に対してセレクタ回路を設け、セレクタ回路は、通常動作用クロック回路によって伝播される通常動作用クロック信号とスキャン用クロック回路によって伝播されるスキャン用クロック信号とを入力し、通常動作時には通常動作用クロック信号を選択してフリップフロップ回路へ出力し、スキャンテスト時にはスキャン用クロック信号を選択してフリップフロップ回路へ出力するようにしたことを特徴とする。
【0016】
この請求項3の構成によれば、請求項1または2の効果に加え、セレクタ回路を設けることで、フリップフロップ回路へ入力するクロックを通常動作時とスキャンテスト時とで容易に切り替えることができる。
【0017】
請求項4記載の半導体集積回路は、請求項1〜3のうちのいずれかに記載の半導体集積回路において、通常動作用クロック回路は、通常動作用クロック信号の伝播経路をツリー状に構成したことを特徴とする。
【0018】
この請求項4の構成によれば、請求項1〜3のうちのいずれかの効果に加え、通常動作用クロック信号の伝播経路をツリー状に構成したことにより、通常動作用クロック回路の回路構成を小さくして、通常動作時に同期するフリップフロップ回路の通常動作用クロック信号の遅延を制御することができ、回路構成が小さくなることでクロックの遅延が削減され、製造ばらつきの影響を受けにくくなる。
【0019】
請求項5記載の半導体集積回路は、請求項1〜3のうちのいずれかに記載の半導体集積回路において、通常動作用クロック回路で伝播される通常動作用クロック信号が複数種類あり、スキャンチェーンを構成するそれぞれのフリップフロップ回路には複数種類のうちのいずれか1種類の通常動作用クロック信号が供給されるとともに通常動作時に同期するフリップフロップ回路には同じ種類の通常動作用クロック信号が供給され、通常動作用クロック回路は、各種類ごとの通常動作用クロック信号の伝播経路をツリー状に構成したことを特徴とする。
【0020】
この請求項5の構成によれば、請求項1〜3のうちのいずれかの効果に加え、通常動作用クロック回路で伝播される通常動作用クロック信号が複数種類ある場合に、各種類ごとの通常動作用クロック信号の伝播経路をツリー状に構成したことにより、通常動作用クロック回路の回路構成を小さくして、通常動作時に同期するフリップフロップ回路の通常動作用クロック信号の遅延を制御することができ、回路構成が小さくなることでクロックの遅延が削減され、製造ばらつきの影響を受けにくくなる。
【0021】
請求項6記載の半導体集積回路は、請求項1〜5のうちのいずれかに記載の半導体集積回路において、スキャン用クロック回路は、スキャン用クロック外部入力端子と格子状の配線部との間に格子状の配線部を駆動する駆動素子を接続し、駆動素子の電源配線が通常動作用クロック回路を構成する素子の電源配線に比べて配線幅が太く低抵抗であることを特徴とする。
【0022】
この請求項6の構成によれば、請求項1〜5のうちのいずれかの効果に加え、スキャン用クロック回路の格子状の配線部を駆動する駆動素子の電源配線が通常動作用クロック回路を構成する素子の電源配線に比べて配線幅が太く低抵抗であることにより、駆動素子によるIR−Dropを防止し、スキャンテスト時の動作を安定化させることができる。
【0023】
請求項7記載の半導体集積回路は、請求項1〜5のうちのいずれかに記載の半導体集積回路において、スキャン用クロック回路は、スキャン用クロック外部入力端子と格子状の配線部との間に格子状の配線部を駆動する駆動素子を接続し、駆動素子の電源電圧を、通常動作用クロック回路を構成する素子の電源電圧よりも低くしたことを特徴とする。
【0024】
この請求項7の構成によれば、請求項1〜5のうちのいずれかの効果に加え、スキャン用クロック回路の格子状の配線部を駆動する駆動素子の電源電圧を、通常動作用クロック回路を構成する素子の電源電圧よりも低くすることにより、格子状の配線部を駆動する駆動素子の出力信号の振幅幅を他の信号に比べて小さくし、面積増加を最低限度に抑え、配線容量の大きい格子状の配線部の電源電圧を低くすることで消費電力を低減することができる。
【0025】
請求項8記載の半導体集積回路は、請求項1〜5のうちのいずれかに記載の半導体集積回路において、スキャン用クロック回路は、スキャン用クロック外部入力端子と格子状の配線部との間に格子状の配線部を駆動する駆動素子を接続し、駆動素子から格子状の配線部を介してそれぞれのフリップフロップ回路に伝播されるスキャン用クロック信号の駆動素子からの最短の伝播経路が長いフリップフロップ回路から短いフリップフロップ回路に向けてスキャンチェーン接続したことを特徴とする。
【0026】
この請求項8の構成によれば、請求項1〜5のうちのいずれかの効果に加え、スキャン用クロック回路の格子状の配線部を駆動する駆動素子から格子状の配線部を介してそれぞれのフリップフロップ回路に伝播されるスキャン用クロック信号の駆動素子からの最短の伝播経路が長いフリップフロップ回路から短いフリップフロップ回路に向けてスキャンチェーン接続したことにより、格子状の配線部の遅延差とフリップフロップ回路のIR−Drop量の差による遅延差が要因となるホールドエラーが防止され、スキャンテスト時の誤動作を防止することができる。
【0027】
請求項9記載の半導体集積回路は、請求項1〜5のうちのいずれかに記載の半導体集積回路において、通常動作用クロック回路の通常動作用クロック信号の伝播経路となる配線の一部をスキャン用クロック回路の格子状の配線部の配線と並行に配置し、通常動作時にはスキャン用クロック信号に代えて接地電位に固定された信号を用い、スキャンテスト時には通常動作用クロック信号に代えて接地電位に固定された信号を用いることを特徴とする。
【0028】
この請求項9の構成によれば、請求項1〜5のうちのいずれかの効果に加え、通常動作用クロック回路の通常動作用クロック信号の伝播経路となる配線の一部をスキャン用クロック回路の格子状の配線部の配線と並行に配置し、通常動作時にはスキャン用クロック信号に代えて接地電位に固定された信号を用い、スキャンテスト時には通常動作用クロック信号に代えて接地電位に固定された信号を用いることにより、それぞれの配線がシールドの役割を果たし、配線面積を増加させることなくクロストークノイズを防止することができる。
【0029】
【発明の実施の形態】
(第1の実施の形態)
第1の実施の形態について、図1〜図3を用いて説明する。
【0030】
図1は第1の実施の形態の半導体集積回路に係わる通常動作用のクロック配線とスキャン用のクロック配線構造を示す概念図である。
【0031】
本実施の形態の半導体集積回路は、スキャン用のクロック回路の格子配線S500と、スキャン用のクロック回路の格子配線S500の中心に配置された駆動素子S501と、スキャン用のフリップフロップ回路(以下「FF回路」という)F500と、スキャン用クロック信号SCKと通常動作用クロック信号NCK(NCK1,NCK2,NCK3等)を選択して出力するセレクタ回路SL500と、通常動作用のクロック回路の信号を駆動する素子N501とを備えている。本実施の形態では、スキャン用クロック回路の駆動素子S501、通常動作用クロック回路の駆動素子N501には、それぞれバッファを用いているが、インバータを用いても構わない。
【0032】
図2は第1の実施の形態に係わるスキャン用クロック回路のクロック配線構造と素子との配置関係を示した図である。尚、図2ではセレクタ回路SL500を省略している。
【0033】
スキャン用のクロック回路の格子配線S500の中心に駆動素子S501が配置され、スキャン用のFF回路F500が格子配線S500の内部領域およびその近傍の領域に配置される。
【0034】
通常動作用のクロック回路に入力される複数の通常動作用クロック信号NCK(NCK1,NCK2,NCK3等)は、それぞれ周波数が異なり、通常動作用クロック外部入力端子(図示せず)または内部クロック発生回路(図示せず)から入力され、通常動作用のクロック回路を伝播しセレクタ回路SL500を介しスキャン用のFF回路F500へ供給される。このようにスキャン用のFF回路F500は、通常動作時には複数のクロック信号NCKで動作し、それぞれ異なるクロック信号が入力される。通常動作時のクロック信号NCKは、駆動素子N501で駆動されて伝播し、駆動素子N501はツリー構造でスキャン用FF回路F500へのクロック信号の到着時間を制御する。また、図1の例では通常動作用のクロック回路は複数のツリー構造を有し、スキャン時には同期しても、通常動作時には同期しないFF回路F500間の到着時間は、異なるツリー構造でクロック信号の到着時間を制御するため、クロック信号によって遅延時間は異なる。
【0035】
スキャン用クロックSCKは、スキャン用クロック外部入力端子(図示せず)から入力され、スキャン用のクロック回路を伝播しセレクタ回路SL500を介しFF回路F500へ供給される。スキャン用のクロック回路は、図2のように格子配線S500の中心にスキャン用クロックSCKを入力する駆動素子S501が配置され、駆動素子S501の出力が格子配線S500の中心部に接続されている。そしてスキャンテスト時に同期する全てのスキャン用FF回路F500のクロック端子がそれぞれセレクタ回路SL500を介して格子配線S500に接続されている。
【0036】
セレクタ回路SL500は、スキャン用のFF回路F500のクロック端子の直前に挿入され、通常動作時には通常動作用クロック信号NCKを選択しFF回路F500へ出力し、スキャンテスト時にはスキャン用クロック信号SCKを選択しFF回路F500へ出力する。このセレクタ回路SL500の選択動作の切替え制御は、例えばテストモード信号(図示せず)を制御信号として入力する構成とし、テストモード信号の入力の有無により選択するクロック信号を切り替えるようにすればよい。
【0037】
また、スキャン用のFF回路F500は、スキャンテスト時にはスキャンチェーン接続が有効となりシフトレジスタを構成するが、通常動作時にはスキャンチェーン接続が無効となりそれぞれ個別に動作する。このスキャン用のFF回路F500のスキャンチェーン接続の有効・無効の切替えは、セレクタ回路SL500同様、テストモード信号を用いて制御するように構成できる。
【0038】
以上のように本実施の形態によれば、スキャン用クロック回路を通常動作用クロック回路と分離し、スキャン用クロック回路に格子配線S500を設け、その格子配線S500からスキャン用クロック信号SCKをFF回路F500へ供給するようにしたことにより、微細プロセスにおいて遅延計算誤差や製造ばらつきの影響によるクロックスキューの発生を防止し、スキャンテスト時の誤動作を防止することができる。
【0039】
また、通常動作用クロック回路は、通常動作時に同期するFF回路F500のみのクロック信号の遅延をツリー構造で制御し、最小限の構成のクロック回路でFF回路F500を制御することができ、消費電力を削減することができる。また、回路構成が小さくなることでクロックの遅延が削減され、製造ばらつきの影響を受けにくくなる。
【0040】
なお、スキャン用クロックSCKと通常動作用クロックNCKを選択するセレクタ回路SL500に接続されるスキャン用FF回路F500の個数は、図3(a)のように1個であってもよいし、図3(b)、(c)のように複数個であってもよい。図1では、セレクタ回路SL500にそれぞれ1個のスキャン用FF回路F500が接続された例を示し、図2では2個のスキャン用FF回路F500が接続される例(ただしセレクタ回路SL500は図示せず)を示しているが、それぞれのセレクタ回路SL500に接続されるスキャン用FF回路F500の個数が異なってもよい。
【0041】
(第2の実施の形態)
第2の実施の形態について、図4を用いて説明する。
【0042】
図4は第2の実施の形態の半導体集積回路に係わる通常動作用のクロック配線とスキャン用のクロック配線構造と電源配線構造を示した図であり、第1の実施の形態と同様のものには同一符号を付してその説明を省略する。
【0043】
この第2の実施の形態では、第1の実施の形態の構成において、スキャン用クロック回路の駆動素子S501の電源配線を補強電源配線P500として、通常動作用クロック回路の駆動素子N501等の他の電源配線(図示せず)よりも配線幅を太くして抵抗値を小さくしたことを特徴とし、この場合、駆動素子S501が配置される領域R500と駆動素子N501が配置される領域R501とが区別される。この他の構成については、第1の実施の形態と同様である。尚、図4ではセレクタ回路SL500を省略して示してあり、通常動作用のクロック回路の配線N500で駆動素子N501とスキャン用のFF回路F500とが接続されているが、実際は図1のようにセレクタ回路SL500を介して接続される。
【0044】
本実施の形態によれば、第1の実施の形態の効果に加え、駆動素子S501にのみ低抵抗の補強電源配線P500を用いて電源供給を行うことで、電流の供給源から素子S501までの抵抗を下げることができるため、消費電力の大きい、格子配線S500を駆動する素子S501によるIR−Dropを防止することができ、スキャン動作時の動作を安定化させることができる。
【0045】
(第3の実施の形態)
第3の実施の形態について、第2の実施の形態と同じ図4を用いて説明する。
【0046】
図4は第3の実施の形態に係わる通常動作のクロック配線とスキャン用のクロック配線構造と電源配線構造を示した図であり、第1の実施の形態と同様のものには同一符号を付してその説明を省略する。
【0047】
この第3の実施の形態では、第1の実施の形態の構成において、スキャン用クロック回路の駆動素子S501の電源配線P500に、通常動作用クロック回路の駆動素子N501等の他の電源配線(図示せず)に供給する電圧よりも低電圧を供給するようにしたことを特徴とし、この場合、駆動素子S501が配置される領域R500と駆動素子N501が配置される領域R501とが区別される。この他の構成については、第1の実施の形態と同様である。したがって、第3の実施の形態では、電源配線P500は他の電源配線(図示せず)と同じ配線幅である。
【0048】
本実施の形態によれば、第1の実施の形態の効果に加え、駆動素子S501の電源電圧を、駆動素子N501やスキャン用FF回路F500等に供給する電源電圧より低く設定することで、駆動素子S501が駆動する格子配線S500を伝播する信号の振幅幅を他の信号の振幅に比べて小さくしている。このように、駆動素子S501のみに低電源電圧を供給することで、面積増加を最低限度に抑え、配線容量の大きい格子配線S500の電源電圧を低くすることで消費電力が大幅に低減することができる。
【0049】
(第4の実施の形態)
第4の実施の形態について、図5を用いて説明する。
【0050】
図5は第4の実施の形態の半導体集積回路に係わるスキャン用のクロック配線構造とスキャンチェーンの接続の配線構造を示した図であり、第1の実施の形態と同様のものには同一符号を付してその説明を省略する。
【0051】
この第4の実施の形態では、第1の実施の形態の構成において、スキャン用クロック回路の駆動素子S501から格子配線S500を介して伝播されるスキャン用クロック信号SCK(図1)の最短の伝播経路が長いFF回路500から短いFF回路500に向けてスキャンデータが送られるようにスキャンチェーン接続(C500)したことを特徴とする。スキャン用FF回路500の例えばFF回路F501〜F504のスキャンチェーン接続順序は、駆動素子S501からの伝播経路が最も長いスキャン用FF回路F501から、F502、F503、F504の順に接続されている。この他の構成については、第1の実施の形態と同様である。
【0052】
スキャン動作時のクロック信号の遅延は、格子配線S500の場合、配線遅延の影響で駆動素子S501からの距離が長い程大きくなる傾向にある。また、IR−Drop量は回路の中央ほど大きく外側ほど小さいため、スキャン用のFF回路F500から出力される信号の伝播の速度は、中央ほど速く、外側ほど遅い。そのため、クロック信号の伝播遅延が大きく、動作の遅い格子配線S500の外側に位置するスキャン用のFF回路F500から、クロック信号の伝播速度が速く、動作の速い格子配線S500の中央に近いスキャン用のFF回路F500に向けてスキャンチェーンを接続することで、ホールドエラーが防止され、スキャン動作時の誤動作を防止することができる。なお、第1の実施の形態と同様の効果も得られることは言うまでもない。
【0053】
(第5の実施の形態)
第5の実施の形態について、図6を用いて説明する。
【0054】
図6は第5の実施の形態の半導体集積回路に係わる通常動作用のクロック配線とスキャン用のクロック配線構造を示した図であり、第1の実施の形態と同様のものには同一符号を付してその説明を省略する。
【0055】
この第5の実施の形態では、第1の実施の形態の構成において、通常動作用クロック回路の配線N500の一部をスキャン用クロック回路の格子配線S500の配線と並行に配置し、通常動作時にはスキャン用クロック信号SCKに代えて接地電位に固定された信号を用い、スキャンテスト時には通常動作用クロック信号NCKに代えて接地電位に固定された信号を用いることを特徴とし、この他の構成は第1の実施の形態と同様である。尚、図5ではセレクタ回路SL500を省略している。
【0056】
本実施の形態によれば、第1の実施の形態の効果に加え、通常動作時には、スキャン用のクロック信号SCKに代えて接地電位を印加することで、通常動作用のクロック回路の配線N500に隣接するスキャン用のクロック回路の格子配線S500がシールド配線の役割を果たし、クロストークノイズを防止することができる。また、スキャン動作時には、通常動作用のクロック信号NCKに代えて接地電位を印加することで、スキャン用のクロック回路の格子配線S500に隣接する通常動作用のクロック回路の配線N500がシールド配線の役割を果たし、クロストークノイズを防止することができる。このように、スキャン用のクロック配線と通常動作用のクロック配線同士をそれぞれシールド配線として活用することで、シールド専用の配線を生成することなく、クロストークを防止でき、面積削減ができる。
【0057】
なお、上記の第1〜第5の実施の形態では、例えば図1に示されるように、スキャンチェーンを構成する複数のスキャン用FF回路F500には、通常動作時に複数の異なるクロック信号NCK1、NCK2、NCK3が入力され、それぞれがツリー構造で伝播され、通常動作用のクロック回路が複数のツリー構造で構成されるものとしたが、複数のスキャン用FF回路F500に通常動作時に同じクロック信号NCKが入力され、通常動作用のクロック回路が1つのツリー構造で構成されてあってもよい。また、スキャンテスト時に同期する全てのスキャン用FF回路F500に対し1つの格子配線S500を設けることで、1つのチップ内には1つの格子配線S500を設ければすむ。
【0058】
【発明の効果】
請求項1の発明によれば、スキャン用クロック回路と通常動作用クロック回路とを分離し、スキャン用クロック回路に格子状の配線部を設け、その格子状の配線部のスキャン用クロック信号をフリップフロップ回路へ供給するようにしたことにより、微細プロセスにおいてスキャンテスト時に遅延計算誤差や製造ばらつきの影響によるクロックスキューの発生を防止し、スキャンチェーン回路の誤動作を防止することができる。
【0059】
請求項2の発明によれば、請求項1の効果に加え、格子状の配線部の中央にスキャン用クロック信号が伝播されてくるので、格子状の配線部の任意の位置でフリップフロップ回路へ供給するスキャン用クロック信号を取り出しても、各フリップフロップ回路におけるスキャン用クロック信号の遅延差の発生を防止できる。
【0060】
請求項3の発明によれば、請求項1または2の効果に加え、セレクタ回路を設けることで、フリップフロップ回路へ入力するクロックを通常動作時とスキャンテスト時とで容易に切り替えることができる。
【0061】
請求項4の発明によれば、請求項1〜3のうちのいずれかの効果に加え、通常動作用クロック信号の伝播経路をツリー状に構成したことにより、通常動作用クロック回路の回路構成を小さくして、通常動作時に同期するフリップフロップ回路の通常動作用クロック信号の遅延を制御することができ、回路構成が小さくなることでクロックの遅延が削減され、製造ばらつきの影響を受けにくくなる。
【0062】
請求項5の発明によれば、請求項1〜3のうちのいずれかの効果に加え、通常動作用クロック回路で伝播される通常動作用クロック信号が複数種類ある場合に、各種類ごとの通常動作用クロック信号の伝播経路をツリー状に構成したことにより、通常動作用クロック回路の回路構成を小さくして、通常動作時に同期するフリップフロップ回路の通常動作用クロック信号の遅延を制御することができ、回路構成が小さくなることでクロックの遅延が削減され、製造ばらつきの影響を受けにくくなる。
【0063】
請求項6の発明によれば、請求項1〜5のうちのいずれかの効果に加え、スキャン用クロック回路の格子状の配線部を駆動する駆動素子の電源配線が通常動作用クロック回路を構成する素子の電源配線に比べて配線幅が太く低抵抗であることにより、駆動素子によるIR−Dropを防止し、スキャンテスト時の動作を安定化させることができる。
【0064】
請求項7の発明によれば、請求項1〜5のうちのいずれかの効果に加え、
スキャン用クロック回路の格子状の配線部を駆動する駆動素子の電源電位を、通常動作用クロック回路を構成する素子の電源電位よりも低くすることにより、格子状の配線部を駆動する駆動素子の出力信号の振幅幅を他の信号に比べて小さくし、面積増加を最低限度に抑え、配線容量の大きい格子状の配線部の電源電位を低くすることで消費電力を低減することができる。
【0065】
請求項8の発明によれば、請求項1〜5のうちのいずれかの効果に加え、スキャン用クロック回路の格子状の配線部を駆動する駆動素子から格子状の配線部を介してそれぞれのフリップフロップ回路に伝播されるスキャン用クロック信号の駆動素子からの最短の伝播経路が長いフリップフロップ回路から短いフリップフロップ回路に向けてスキャンチェーン接続したことにより、格子状の配線部の遅延差とフリップフロップ回路のIR−Drop量の差による遅延差が要因となるホールドエラーが防止され、スキャンテスト時の誤動作を防止することができる。
【0066】
請求項9の発明によれば、請求項1〜5のうちのいずれかの効果に加え、通常動作用クロック回路の通常動作用クロック信号の伝播経路となる配線の一部をスキャン用クロック回路の格子状の配線部の配線と並行に配置し、通常動作時にはスキャン用クロック信号に代えて接地電位に固定された信号を用い、スキャンテスト時には通常動作用クロック信号に代えて接地電位に固定された信号を用いることにより、それぞれの配線がシールドの役割を果たし、配線面積を増加させることなくクロストークノイズを防止することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の半導体集積回路に係わる通常動作用のクロック配線とスキャン用のクロック配線構造を示す図
【図2】本発明の第1の実施の形態におけるスキャン用のクロック配線構造と素子との配置関係を示す図
【図3】本発明の第1の実施の形態におけるセレクタ回路に対するフリップフロップ回路の接続例を示す図
【図4】本発明の第2、第3の実施の形態の半導体集積回路に係わる通常動作のクロック配線とスキャン用のクロック配線構造と電源配線構造を示した図
【図5】本発明の第4の実施の形態の半導体集積回路に係わるスキャン用のクロック配線構造とスキャンチェーンの接続の配線構造を示した図
【図6】本発明の第5の実施の形態の半導体集積回路に係わる通常動作用のクロック配線とスキャン用のクロック配線構造を示した図
【図7】従来の半導体集積回路のクロック回路構造を示す図
【符号の説明】
F500 スキャン用のフリップフロップ回路
SL500 セレクタ回路
S500 スキャン用クロック回路の格子配線
S501 スキャン用クロック回路の駆動素子
N501 通常動作用クロック回路の駆動素子
Claims (9)
- 通常動作時にそれぞれ通常動作用クロック信号によって動作し、スキャンテスト時にスキャンチェーンを構成してスキャン用クロック信号によって動作する複数のフリップフロップ回路と、
通常動作用クロック外部入力端子または内部クロック発生回路から入力される前記通常動作用クロック信号を前記フリップフロップ回路へ伝播する通常動作用クロック回路と、
スキャン用クロック外部入力端子から入力される前記スキャン用クロック信号を前記フリップフロップ回路へ伝播するスキャン用クロック回路とを備え、
前記スキャン用クロック回路は、格子状の配線部を有し、前記格子状の配線部から取り出した前記スキャン用クロック信号を前記フリップフロップ回路へ供給するようにした半導体集積回路。 - スキャン用クロック回路の格子状の配線部の内部およびその近傍の領域にフリップフロップ回路が配置され、前記スキャン用クロック回路は、その格子状の配線部ではその中央にスキャン用クロック外部入力端子から伝播されるスキャン用クロック信号を入力し、前記格子状の配線部のそれぞれ所定の位置からスキャン用クロック信号を取り出してそれぞれのフリップフロップ回路へ供給するようにしたことを特徴とする請求項1記載の半導体集積回路。
- それぞれのフリップフロップ回路に対してセレクタ回路を設け、前記セレクタ回路は、通常動作用クロック回路によって伝播される通常動作用クロック信号とスキャン用クロック回路によって伝播されるスキャン用クロック信号とを入力し、通常動作時には前記通常動作用クロック信号を選択して前記フリップフロップ回路へ出力し、スキャンテスト時には前記スキャン用クロック信号を選択して前記フリップフロップ回路へ出力するようにしたことを特徴とする請求項1または2記載の半導体集積回路。
- 通常動作用クロック回路は、通常動作用クロック信号の伝播経路をツリー状に構成したことを特徴とする請求項1〜3のうちのいずれかに記載の半導体集積回路。
- 通常動作用クロック回路で伝播される通常動作用クロック信号が複数種類あり、スキャンチェーンを構成するそれぞれのフリップフロップ回路には複数種類のうちのいずれか1種類の前記通常動作用クロック信号が供給されるとともに通常動作時に同期する前記フリップフロップ回路には同じ種類の前記通常動作用クロック信号が供給され、前記通常動作用クロック回路は、各種類ごとの通常動作用クロック信号の伝播経路をツリー状に構成したことを特徴とする請求項1〜3のうちのいずれかに記載の半導体集積回路。
- スキャン用クロック回路は、スキャン用クロック外部入力端子と格子状の配線部との間に前記格子状の配線部を駆動する駆動素子を接続し、
前記駆動素子の電源配線が通常動作用クロック回路を構成する素子の電源配線に比べて配線幅が太く低抵抗であることを特徴とする請求項1〜5のうちのいずれかに記載の半導体集積回路。 - スキャン用クロック回路は、スキャン用クロック外部入力端子と格子状の配線部との間に前記格子状の配線部を駆動する駆動素子を接続し、
前記駆動素子の電源電圧を、通常動作用クロック回路を構成する素子の電源電圧よりも低くしたことを特徴とする請求項1〜5のうちのいずれかに記載の半導体集積回路。 - スキャン用クロック回路は、スキャン用クロック外部入力端子と格子状の配線部との間に前記格子状の配線部を駆動する駆動素子を接続し、
前記駆動素子から前記格子状の配線部を介してそれぞれのフリップフロップ回路に伝播されるスキャン用クロック信号の前記駆動素子からの最短の伝播経路が長い前記フリップフロップ回路から短い前記フリップフロップ回路に向けてスキャンチェーン接続したことを特徴とする請求項1〜5のうちのいずれかに記載の半導体集積回路。 - 通常動作用クロック回路の通常動作用クロック信号の伝播経路となる配線の一部をスキャン用クロック回路の格子状の配線部の配線と並行に配置し、通常動作時にはスキャン用クロック信号に代えて接地電位に固定された信号を用い、スキャンテスト時には通常動作用クロック信号に代えて接地電位に固定された信号を用いることを特徴とする請求項1〜5のうちのいずれかに記載の半導体集積回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003077807A JP2004286540A (ja) | 2003-03-20 | 2003-03-20 | 半導体集積回路 |
CNB031600387A CN1276509C (zh) | 2003-03-20 | 2003-09-23 | 半导体集成电路 |
US10/801,055 US20040183581A1 (en) | 2003-03-20 | 2004-03-16 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003077807A JP2004286540A (ja) | 2003-03-20 | 2003-03-20 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004286540A true JP2004286540A (ja) | 2004-10-14 |
Family
ID=32984849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003077807A Pending JP2004286540A (ja) | 2003-03-20 | 2003-03-20 | 半導体集積回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20040183581A1 (ja) |
JP (1) | JP2004286540A (ja) |
CN (1) | CN1276509C (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008085596A (ja) * | 2006-09-27 | 2008-04-10 | Nec Electronics Corp | クロック分配回路とテスト方法 |
US7444560B2 (en) * | 2004-10-28 | 2008-10-28 | Lsi Corporation | Test clocking scheme |
JP2008539523A (ja) * | 2005-04-25 | 2008-11-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | パイプライン型テスト・クロックを有する高速レベル・センシティブ・スキャン設計のテスト・スキーム |
JP2014142812A (ja) * | 2013-01-24 | 2014-08-07 | Fujitsu Ltd | 半導体装置および半導体装置の制御方法 |
JP2017191828A (ja) * | 2016-04-12 | 2017-10-19 | 三重富士通セミコンダクター株式会社 | 半導体集積回路及び半導体集積回路の設計方法 |
JP2021038982A (ja) * | 2019-09-02 | 2021-03-11 | 株式会社東芝 | 半導体装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006318967A (ja) * | 2005-05-10 | 2006-11-24 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
JP4899556B2 (ja) * | 2006-03-17 | 2012-03-21 | 富士通セミコンダクター株式会社 | 半導体集積回路 |
US10746795B2 (en) * | 2012-10-30 | 2020-08-18 | Nxp Usa, Inc. | Method and apparatus for at-speed scan shift frequency test optimization |
CN103983912B (zh) * | 2014-05-05 | 2017-07-11 | 三星半导体(中国)研究开发有限公司 | 适用于片上系统的扫描测试控制电路 |
CN107462828B (zh) * | 2016-06-03 | 2021-05-18 | 龙芯中科技术股份有限公司 | 网状扫描链结构及扫描触发器 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06244282A (ja) * | 1993-02-15 | 1994-09-02 | Nec Corp | 半導体集積回路装置 |
EP0752175B1 (de) * | 1994-03-24 | 1999-02-17 | Siemens Aktiengesellschaft | Verlustarme integrierte schaltung mit reduziertem takthub |
US5774474A (en) * | 1996-03-14 | 1998-06-30 | Sun Microsystems, Inc. | Pipelined scan enable for fast scan testing |
US5668490A (en) * | 1996-05-01 | 1997-09-16 | Sun Microsystems, Inc. | Flip-flop with full scan capability |
US5951702A (en) * | 1997-04-04 | 1999-09-14 | S3 Incorporated | RAM-like test structure superimposed over rows of macrocells with added differential pass transistors in a CPU |
US6550031B1 (en) * | 1999-10-06 | 2003-04-15 | Advanced Micro Devices Inc. | Transparently gathering a chips multiple internal states via scan path and a trigger |
US6452435B1 (en) * | 1999-11-08 | 2002-09-17 | International Business Machines Corporation | Method and apparatus for scanning and clocking chips with a high-speed free running clock in a manufacturing test environment |
US7739624B2 (en) * | 2002-07-29 | 2010-06-15 | Synopsys, Inc. | Methods and apparatuses to generate a shielding mesh for integrated circuit devices |
-
2003
- 2003-03-20 JP JP2003077807A patent/JP2004286540A/ja active Pending
- 2003-09-23 CN CNB031600387A patent/CN1276509C/zh not_active Expired - Fee Related
-
2004
- 2004-03-16 US US10/801,055 patent/US20040183581A1/en not_active Abandoned
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7444560B2 (en) * | 2004-10-28 | 2008-10-28 | Lsi Corporation | Test clocking scheme |
JP2008539523A (ja) * | 2005-04-25 | 2008-11-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | パイプライン型テスト・クロックを有する高速レベル・センシティブ・スキャン設計のテスト・スキーム |
JP2008085596A (ja) * | 2006-09-27 | 2008-04-10 | Nec Electronics Corp | クロック分配回路とテスト方法 |
JP2014142812A (ja) * | 2013-01-24 | 2014-08-07 | Fujitsu Ltd | 半導体装置および半導体装置の制御方法 |
JP2017191828A (ja) * | 2016-04-12 | 2017-10-19 | 三重富士通セミコンダクター株式会社 | 半導体集積回路及び半導体集積回路の設計方法 |
US10331602B2 (en) | 2016-04-12 | 2019-06-25 | Mei Fujitsu Semiconductor Limited | Semiconductor integrated circuit having different operation modes and design method thereof |
JP2021038982A (ja) * | 2019-09-02 | 2021-03-11 | 株式会社東芝 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20040183581A1 (en) | 2004-09-23 |
CN1276509C (zh) | 2006-09-20 |
CN1532933A (zh) | 2004-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009038072A (ja) | 半導体集積回路及びその開発方法 | |
JP2008070924A (ja) | 半導体集積回路設計方法、半導体集積回路設計プログラム、及び半導体集積回路設計装置 | |
JP2004286540A (ja) | 半導体集積回路 | |
JP4931308B2 (ja) | 半導体集積回路装置 | |
US6425115B1 (en) | Area efficient delay circuits | |
JP4130329B2 (ja) | スキャンパス回路および当該スキャンパス回路を備えた半導体集積回路 | |
US10354706B1 (en) | Delaying start of user design execution | |
JP2008218730A (ja) | 半導体装置の設計方法及び設計プログラム | |
JP5060991B2 (ja) | 集積回路の設計支援装置、集積回路の設計支援方法、集積回路の設計支援プログラム、及びこのプログラムが記録された記録媒体 | |
JP2009021306A (ja) | クロック供給回路及びその設計方法 | |
JP6978691B2 (ja) | 半導体集積回路装置 | |
JPH10104320A (ja) | 走査チェーンの走査保持時間エラー除去方法、走査チェーンの再配置方法及び集積回路 | |
JP4999632B2 (ja) | 半導体集積回路 | |
US10432182B2 (en) | Semiconductor integrated circuit | |
JP2004198269A (ja) | 半導体集積回路装置 | |
JP4786287B2 (ja) | 半導体集積回路の配線構造及び半導体集積回路の配線方法 | |
US8166438B2 (en) | Low RC local clock distribution | |
JP2002357636A (ja) | スキャンテスト用フリップフロップ回路、論理マクロ、スキャンテスト回路及びそのレイアウト方法 | |
JP2007041774A (ja) | 半導体集積回路の基本セル及びそのレイアウト方法 | |
JP2010073761A (ja) | 半導体装置及びその制御方法 | |
JP2009175154A (ja) | 半導体集積回路およびその設計方法 | |
JP4416469B2 (ja) | 半導体集積回路およびその設計方法 | |
US20060273350A1 (en) | Semiconductor integrated circuit | |
WO2011013270A1 (ja) | 半導体装置 | |
JP2006352886A (ja) | タイミング感知用回路のための方法及びシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050627 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060410 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080321 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080715 |