JP2008539523A - パイプライン型テスト・クロックを有する高速レベル・センシティブ・スキャン設計のテスト・スキーム - Google Patents
パイプライン型テスト・クロックを有する高速レベル・センシティブ・スキャン設計のテスト・スキーム Download PDFInfo
- Publication number
- JP2008539523A JP2008539523A JP2008509062A JP2008509062A JP2008539523A JP 2008539523 A JP2008539523 A JP 2008539523A JP 2008509062 A JP2008509062 A JP 2008509062A JP 2008509062 A JP2008509062 A JP 2008509062A JP 2008539523 A JP2008539523 A JP 2008539523A
- Authority
- JP
- Japan
- Prior art keywords
- shift
- test
- clock
- pipeline
- lssd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318594—Timing aspects
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】 この方法は、テスト・クロックを分配するためにラッチをパイプライン化することによるものであり、その場合、全てのパイプライン・ラッチはシステム・クロックによって同期化される。この拡張は、テスト・クロックが切り替わる周波数を向上させ、テスト時間を減少させることによってテスト・スループットを改善し、結果として従来のLSSD法に関連する利益のいずれをも損なうことなく、システム・テストに必要なテスト・ハードウェア及び全体の時間の大幅な減少をもたらす。この方法はさらに、所望のLBIST速度に応じて調整される分配ネットワークを用いて、チップ全体にわたるポイントへのテスト・クロック信号の分配を促進する。
【選択図】 図4
Description
別の目的は、向上したテスト・クロック周波数に基づいて、より高い機能性能を達成する方法を提供することである。
さらに別の目的は、テスト時間を減少させることによりテスト・スループットを向上させて高価なテスト・ハードウェアの大幅な節約をもたらすことである。
さらに進んだ目的は、システム・クロックからずらしてクロック制御される小さなパイプライン・ラッチを介して従来型LSSD構成を強化する装置を提供することである。
またさらに進んだ目的は、所望のLBIST速度に応じて調整される分配ネットワークを用いて、チップ全体にわたるポイントへのシフトA及びシフトBクロック信号の分配を促進する装置を提供することである。
図3に描かれた型のシフトA及びシフトBクロック分配構成(任意の実際の設計については、何千倍も複雑であることを除いて)が与えられると、これらの信号をシステム機能クロックに用いられるのと同じ仕方で分配することは、非常に費用がかかり非現実的であることは明らかである。一般に、シフトA及びシフトBクロックは、多くのレベルのバッファリング、長い配線分配、及び大規模なマイクロプロセッサ・チップの全てのポイントに到達するのに要する大幅な遅延により、必要に応じてバッファリングされる。結果として、幾つかのラッチは、シフトA及びシフトBクロック信号を非常に早期に受け取り、一方、他のラッチは、それらのクロック信号を遥かに後で受け取る。この型のスキームは、シフトA及びシフトBクロックが(チップの機能周波数と比較して)比較的低い周波数で動作することを必要とするが、その理由は、これらの大規模で複雑なネットワークのタイミングに関連する大きな不確実性と、一組の信号をチップ上の何十万ものラッチに伝搬することに伴う困難さのためである。シフトA及びシフトBクロックを分配するのに必要な大規模で複雑なネットワークは、これらのクロックに対して重大な伝搬遅延と大きな待ち時間をもたらし、シフトA及びシフトBクロックが動作する周波数を直接制限することが容易に分かる。
図5に示される波形は、システム・クロックの周波数と比較して、4:1の割合で減少した周波数におけるLSSD動作を示す。シフトA及びシフトBクロックをさらにより速く、例えば2:1の割合で、動作させることも可能であるが、クロックの重複を回避することが幾分より困難になる。シフトA及びシフトBクロックに対するローカル・バッファは、重複を回避するためにクロック波形の立ち上がりエッジを遅延させるようにスキューされることが好ましい。また、4:1(又は2:1)の走査速度では電力消費が高すぎると判明した場合には、滑らかに有効動作周波数を変更するために必要に応じてデッド・サイクルを挿入して、如何なる望ましい電力消費レベルにも適合させる。
200、201:スレーブ・ラッチ
150:テスト制御装置(TCU)
250:マルチプレクサ(MUX)
300、301、302、303、304、305、306、307:レジスタ
400:組合せ論理
110:パイプライン・ラッチ
210:スレーブ・ラッチ
410、510:ORゲート
Claims (15)
- レベル・センシティブ・スキャン設計(LSSD)システムにおけるテスト・クロックの周波数を向上させるための方法であって、非重複のシフトA及びシフトBテスト・クロックが全てのLSSDレジスタの入力において同時に立ち上がり、立ち下がるように同期化され、
前記システムの最も遠いコーナーに到達するのに必要なパイプライン・ステージの数を決定して前記パイプラインの深さを確立するステップと、
前記LSSDレジスタを、高速動作を保証するのに必要な前記パイプライン・ステージの数によって規定される領域にグループ分けするステップと、
前記パイプラインの深さを、前記LSSDレジスタの入力において信号の同時の立ち上がり又は立ち下がりを達成するために釣り合わせるステップと、
前記シフトA及びシフトBテスト・クロックの高速同期伝搬を可能にするために、全てのテスト・クロックが高速で分配されることを保証し、全ての前記パイプライン・ラッチが前記LSSDレジスタの近くに配置されることを検証するステップと
を含む方法。 - テスト・クロック動作の高速性能を保証するために、前記パイプライン・ラッチの配置を繰り返して調整するステップをさらに含む、請求項1に記載の方法。
- 前記パイプライン・ラッチをオーバーライドしてシステム・クロックの同期化の影響を除去するために、そして前記シフトA及びシフトBテスト・クロック信号の直接制御を達成するために、制御が前記パイプライン・ラッチに加えられる、請求項1に記載の方法。
- 前記フラッシュ制御は、前記システム全体にわたって前記シフトA及びシフトBテスト・クロックを分配する全ての前記パイプライン・ラッチに結合される、請求項3に記載の方法。
- 前記フラッシュ制御は主入力によって与えられる、請求項3に記載の方法。
- 前記フラッシュ制御は、アクティブでないときは、前記システム・クロックによる前記テスト・クロックの伝搬の制御を可能にする、請求項3に記載の方法。
- 前記フラッシュ制御は、通常のシステム・モードの間、前記パイプライン・ラッチ内の切替え機能を抑制して電力を節約する、請求項3に記載の方法。
- 前記LSSDレジスタをグループ分けするステップは、前記システムの階層区分化によって実行され、前記区分内のLSSDレジスタの位置によって決定される、請求項1に記載の方法。
- 前記シフトA及びシフトBテスト・クロックは、高速動作のためにローカルに同期化されてビルト・イン・セルフ・テスト(BIST)のテスト時間を減少させる、請求項1に記載の方法。
- 前記BISTは、論理BIST又はアレイBISTである、請求項9に記載の方法。
- 前記パイプラインの深さを釣り合わせる前記ステップは、前記LSSDレジスタの各々の領域の近くにパイプライン・ラッチを配置するステップと、前記LSSDレジスタの各々の入力において等しいパイプラインの深さを保証するステップとを含む、請求項1に記載の方法。
- 全ての前記シフトA及びシフトBテスト・クロックが高速で分配されることを保証する前記ステップは、配線分配、バッファリング、遅延、及び全ての前記パイプライン・ラッチのローディングを分析するステップをさらに含む、請求項1に記載の方法。
- 全ての前記シフトA及びシフトBテスト・クロック信号は、許容できるサイクル時間内に、次のパイプライン・ラッチにおいて又は前記LSSDレジスタの入力において受け取られる、請求項12に記載の方法。
- 前記シフトA及びシフトBテスト・クロックの高速動作を可能にするために、前記パイプライン・ラッチの配置又は構成を繰り返し調整するステップをさらに含む、請求項1に記載の方法。
- レベル・センシティブ・スキャン設計(LSSD)システムにおけるテスト・クロックの周波数を向上させるための方法ステップであって、非重複のシフトA及びシフトBテスト・クロックが全てのLSSDレジスタの入力において同時に立ち上がり、立ち下がるように同期化され、
前記システムの最も遠いコーナーに到達するのに必要なパイプライン・ステージの数を決定して前記パイプラインの深さを確立するステップと、
前記LSSDレジスタを、高速動作を保証するのに必要な前記パイプライン・ステージの数によって規定される領域にグループ分けするステップと、
前記パイプラインの深さを、前記LSSDレジスタの入力において信号の同時の立ち上がり又は立ち下がりを達成するために釣り合わせるステップと、
前記シフトA及びシフトBテスト・クロックの高速同期伝搬を可能にするために、全てのテスト・クロックが高速で分配されることを保証し、全ての前記パイプライン・ラッチが前記LSSDレジスタの近くに配置されることを検証するステップと
を含む方法を実行するための、機械によって実行可能な命令のプログラムを実体的に組み入れた、機械可読のプログラム記憶装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/908,007 US7178075B2 (en) | 2005-04-25 | 2005-04-25 | High-speed level sensitive scan design test scheme with pipelined test clocks |
PCT/US2006/015717 WO2006116446A2 (en) | 2005-04-25 | 2006-04-25 | High-speed level sensitive scan design test scheme with pipelined test clocks |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008539523A true JP2008539523A (ja) | 2008-11-13 |
JP2008539523A5 JP2008539523A5 (ja) | 2009-02-19 |
Family
ID=37188516
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008509062A Pending JP2008539523A (ja) | 2005-04-25 | 2006-04-25 | パイプライン型テスト・クロックを有する高速レベル・センシティブ・スキャン設計のテスト・スキーム |
Country Status (6)
Country | Link |
---|---|
US (1) | US7178075B2 (ja) |
EP (1) | EP1875255A4 (ja) |
JP (1) | JP2008539523A (ja) |
CN (1) | CN101142492A (ja) |
TW (1) | TW200708753A (ja) |
WO (1) | WO2006116446A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007294015A (ja) * | 2006-04-25 | 2007-11-08 | Matsushita Electric Ind Co Ltd | 半導体集積回路、及びbist回路設計方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7545196B1 (en) * | 2006-06-02 | 2009-06-09 | Altera Corporation | Clock distribution for specialized processing block in programmable logic device |
US20090160515A1 (en) * | 2007-12-19 | 2009-06-25 | James Douglas Warnock | Auto-tracking clock circuitry |
US8117579B2 (en) * | 2008-01-31 | 2012-02-14 | International Business Machines Corporation | LSSD compatibility for GSD unified global clock buffers |
US8677199B2 (en) * | 2010-02-16 | 2014-03-18 | Apple Inc. | Pulse dynamic logic gates with mux-D scan functionality |
US8423851B2 (en) * | 2010-09-16 | 2013-04-16 | Nanya Technology Corporation | Measured device and test system utilizing the same |
US9372501B2 (en) * | 2011-12-22 | 2016-06-21 | Intel Corporation | Block aligner-based dead cycle deskew method and apparatus |
US8914689B2 (en) * | 2012-09-14 | 2014-12-16 | Cadence Design Systems, Inc. | Controlled toggle rate of non-test signals during modular scan testing of an integrated circuit |
CN112955761A (zh) * | 2018-08-31 | 2021-06-11 | 辉达公司 | 用于在汽车应用部署中执行内建自测的测试系统 |
CN111239583A (zh) * | 2018-11-29 | 2020-06-05 | 希姆通信息技术(上海)有限公司 | 电子产品测试系统和测试方法 |
US11501047B2 (en) * | 2019-11-22 | 2022-11-15 | International Business Machines Corporation | Error injection for timing margin protection and frequency closure |
CN111933206B (zh) * | 2020-07-31 | 2021-06-18 | 上海安路信息科技股份有限公司 | Ddr物理层地址命令路径的内建自测试方法及测试系统 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11108999A (ja) * | 1997-10-03 | 1999-04-23 | Nec Corp | スキャンパス回路のクロックツリー形成方法 |
US6070260A (en) * | 1998-09-17 | 2000-05-30 | Xilinx, Inc. | Test methodology based on multiple skewed scan clocks |
US6452435B1 (en) * | 1999-11-08 | 2002-09-17 | International Business Machines Corporation | Method and apparatus for scanning and clocking chips with a high-speed free running clock in a manufacturing test environment |
US6539491B1 (en) * | 1999-11-08 | 2003-03-25 | International Business Machines Corporation | Method and apparatus for implementing IEEE 1149.1 compliant boundary scan |
US6567943B1 (en) * | 2000-04-07 | 2003-05-20 | International Business Machines Corporation | D flip-flop structure with flush path for high-speed boundary scan applications |
JP2004286540A (ja) * | 2003-03-20 | 2004-10-14 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
JP2005026335A (ja) * | 2003-06-30 | 2005-01-27 | Nec Micro Systems Ltd | 半導体集積回路装置、その試験装置及び試験方法 |
JP2005038159A (ja) * | 2003-07-14 | 2005-02-10 | Matsushita Electric Ind Co Ltd | 半導体装置及びクロックスキュー調整方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS647400A (en) * | 1987-06-29 | 1989-01-11 | Hitachi Ltd | Ic tester |
US6058496A (en) * | 1997-10-21 | 2000-05-02 | International Business Machines Corporation | Self-timed AC CIO wrap method and apparatus |
US6968514B2 (en) * | 1998-09-30 | 2005-11-22 | Cadence Design Systems, Inc. | Block based design methodology with programmable components |
CN1331079C (zh) * | 1998-09-30 | 2007-08-08 | 凯登丝设计系统公司 | 基于块的设计方法 |
US6204713B1 (en) * | 1999-01-04 | 2001-03-20 | International Business Machines Corporation | Method and apparatus for routing low-skew clock networks |
US6898749B2 (en) * | 2000-09-20 | 2005-05-24 | Texas Instruments Incorporated | IC with cache bit memory in series with scan segment |
US6639443B1 (en) * | 2002-04-22 | 2003-10-28 | Broadcom Corporation | Conditional clock buffer circuit |
-
2005
- 2005-04-25 US US10/908,007 patent/US7178075B2/en not_active Expired - Fee Related
-
2006
- 2006-04-20 TW TW095114083A patent/TW200708753A/zh unknown
- 2006-04-25 JP JP2008509062A patent/JP2008539523A/ja active Pending
- 2006-04-25 WO PCT/US2006/015717 patent/WO2006116446A2/en active Application Filing
- 2006-04-25 CN CNA2006800088730A patent/CN101142492A/zh active Pending
- 2006-04-25 EP EP06751419A patent/EP1875255A4/en not_active Withdrawn
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11108999A (ja) * | 1997-10-03 | 1999-04-23 | Nec Corp | スキャンパス回路のクロックツリー形成方法 |
US6070260A (en) * | 1998-09-17 | 2000-05-30 | Xilinx, Inc. | Test methodology based on multiple skewed scan clocks |
US6452435B1 (en) * | 1999-11-08 | 2002-09-17 | International Business Machines Corporation | Method and apparatus for scanning and clocking chips with a high-speed free running clock in a manufacturing test environment |
US6539491B1 (en) * | 1999-11-08 | 2003-03-25 | International Business Machines Corporation | Method and apparatus for implementing IEEE 1149.1 compliant boundary scan |
US6567943B1 (en) * | 2000-04-07 | 2003-05-20 | International Business Machines Corporation | D flip-flop structure with flush path for high-speed boundary scan applications |
JP2004286540A (ja) * | 2003-03-20 | 2004-10-14 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
JP2005026335A (ja) * | 2003-06-30 | 2005-01-27 | Nec Micro Systems Ltd | 半導体集積回路装置、その試験装置及び試験方法 |
JP2005038159A (ja) * | 2003-07-14 | 2005-02-10 | Matsushita Electric Ind Co Ltd | 半導体装置及びクロックスキュー調整方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007294015A (ja) * | 2006-04-25 | 2007-11-08 | Matsushita Electric Ind Co Ltd | 半導体集積回路、及びbist回路設計方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2006116446A2 (en) | 2006-11-02 |
TW200708753A (en) | 2007-03-01 |
EP1875255A2 (en) | 2008-01-09 |
WO2006116446A3 (en) | 2007-09-20 |
EP1875255A4 (en) | 2008-07-02 |
CN101142492A (zh) | 2008-03-12 |
US20060242506A1 (en) | 2006-10-26 |
US7178075B2 (en) | 2007-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7178075B2 (en) | High-speed level sensitive scan design test scheme with pipelined test clocks | |
KR101006822B1 (ko) | 투명한 테스트 방법 및 스캔 플립 플롭 | |
US7840861B2 (en) | Scan-based testing of devices implementing a test clock control structure (“TCCS”) | |
KR0156547B1 (ko) | 집적 회로용 검사셀 | |
US7793179B2 (en) | Test clock control structures to generate configurable test clocks for scan-based testing of electronic circuits using programmable test clock controllers | |
JP2948835B2 (ja) | 試験装置 | |
US6539491B1 (en) | Method and apparatus for implementing IEEE 1149.1 compliant boundary scan | |
US20150052411A1 (en) | Apparatus for at-speed testing, in inter-domain mode, of a multi-clock-domain digital integrated circuit according to bist or scan techniques | |
US20050235186A1 (en) | Multiple-capture DFT system for scan-based integrated circuits | |
US7870452B2 (en) | Scan testing methods | |
WO2002063313A2 (en) | Method for scan testing of digital circuit, digital circuit and program product | |
US6880137B1 (en) | Dynamically reconfigurable precision signal delay test system for automatic test equipment | |
US7228476B2 (en) | System and method for testing integrated circuits at operational speed using high-frequency clock converter | |
US20140372823A1 (en) | Managing ir drop | |
US20110181331A1 (en) | Integrated circuit with leakage reduction in static nets | |
US20220018902A1 (en) | Multi-capture at-speed scan test based on a slow clock signal | |
JP2008096440A (ja) | 遅延テストパターンの量を削減する部分的拡張スキャン方法 | |
Ohtake et al. | A non-scan DFT method for controllers to achieve complete fault efficiency | |
Josephson et al. | Test methodology for the McKinley processor | |
Lin et al. | An on-chip clock controller for testing fault in system on chip | |
Zhu et al. | DFT architecture for click-based bundled-data asynchronous circuits | |
King et al. | Testing micropipelined asynchronous circuits | |
Baláž et al. | Delay faults testing | |
Waayers et al. | Clock control architecture and atpg for reducing pattern count in soc designs with multiple clock domains | |
JP4953649B2 (ja) | 半導体集積回路、ディレイテスト回路、及び半導体集積回路のテスト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081224 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120306 |