CN1190845C - 信号跳动防止装置 - Google Patents

Abstract

本发明涉及一种信号跳动防止装置，包括：一电平转态电路，是对应一转态控制信号，以决定是否使一第一芯片的一内部信号进行电平转态，并输出一转态输出信号；以及一电平还原电路，电连接于该电平转态电路，该电平还原电路用以输入该转态输出信号且可对应一还原控制信号，以决定是否使该转态输出信号还原为该内部信号，并提供给一第二芯片使用；利用该信号跳动防止装置，可以低成本且具弹性的方式，达成防止该第一芯片产生电源跳动(powerbounce)或接地跳动(ground bounce)的问题。

Description

信号跳动防止装置

技术领域

本发明涉及一种信号跳动(bounce)防止装置，尤指一种可防止芯片(chip)产生电源跳动(power bounce)或接地跳动(ground bounce)现象的信号跳动防止装置。

背景技术

就目前的芯片(chip)设计而言，虽然整合进芯片的功能愈来愈多，但为了缩小芯片尺寸的缘故，接脚的数量有朝向愈来愈精简的趋势发展，所以，提供给芯片使用的电源(power)接脚以及接地(ground)接脚往往成为精简的对象之一，减少电源接脚以及接地接脚数目或线宽，都是可能的做法。另外，减少芯片接脚间的距离也是缩小芯片尺寸的常用方法之一。

如此一来，芯片便极易发生电源跳动(power bounce)或接地跳动(groundbounce)现象；即，由于电源接脚数目或线宽不足，因此，当芯片的多个输出组件中有过多输出信号的电平同时为高电平驱动(active high)时，便易发生电源供应量不足(或称之为驱动能力不足)的问题；甚至，因电源供应量不足而使电源信号产生上下跳动的不稳定现象(称之为电源跳动(power bounce))，将会连带使输出组件所产生的输出信号电平形成连续转态(tuggle)而让电连接于该芯片输出端处的另一芯片发生误动作。

同理，当接地接脚数目或线宽不足，或芯片接脚间的距离过小时，芯片中任一输出组件的输出信号发生转态动作，便会通过接地接脚而影响到相邻输出组件的输出信号电平，进而使其产生连续转态现象，尤其相邻的输出组件都欲同时转为接地(ground)状态时，此一现象更为明显；当然，接地接脚本身也会发生信号上下跳动的不稳定现象(称之为接地跳动(ground bounce))，如此结果，将严重影响到芯片输出的稳定性。

为进一步说明本发明的发明背景，请参阅图1，其为一芯片中输出组件的输出信号以及接地信号产生信号跳动(bounce)现象的结构与相关波形说明示意图。于图1中，一芯片C所包括的输出组件CQ1、CQ2为一互补式的MOS结构(包括有标示为Q11、Q12、Q21、Q22等晶体管)，且其输出端分别电连接于一输出接脚垫(PAD)pad1、pad2；另外，有一接地线VSSO作为该输出组件CQ1、CQ2的接地端使用。

假设，于该输出组件CQ2的输入端CI2处输入一高电平信号，则此时该输出组件CQ2的输出接脚垫pad2处所产生的输出信号应为一稳定的低电平信号(使其处于接地状态)；又，一旦于与该输出组件CQ2相邻的该输出组件CQ1的输入端CI1处也输入一高电平信号时，如果该芯片C有前述接地接脚数目或线宽不足，或该输出组件CQ1、CQ2的间距过小的问题存在时，则于该输出接脚垫pad1处达到一稳定的低电平信号(使其处于接地状态)之前，往往会有一段信号跳动的不稳定现象发生，且信号跳动的现象会通过该接地线VSSO的耦合作用而影响到该输出接脚垫pad2处的输出信号的电平，使其由原本稳定的低电平信号产生出信号上下跳动；当然，该接地线VSSO本身的接地信号电平也会一并受到影响。

为解决上述电源跳动(power bounce)或接地跳动(ground bounce)现象，早期常见做法采用许多方式来加以应对，其中包括有：增加电源接脚数目或线宽来提高芯片的驱动能力、加入延迟闸(delay gate)以形成可避免同时处于高电平驱动(active high)或低电平驱动(active low)的交错(interleave)驱动、抑或增加电平转态的变化时间(slew rate)、抑或使输出组件间的相隔距离加大等等方式，然而，不论采用何者做法，显然会面临必须增加芯片尺寸的缺失，抑或因芯片的运算频率太高而无法据以实施等设计上的难题；

另一种常见做法提出，以祈能解决上述问题。

请参阅图2，其为常见防止信号跳动的装置实施示例图；于图2中，设该芯片C包括有多个输出接脚P1～Pn，以输出多个输出信号S1～Sn，且倘若原本该芯片C的输出接脚P1～Pn中有过多的接脚同时属于高电平驱动，抑或同时属于低电平驱动时，常见做法即自其中挑选出若干接脚(例如，选定图2中所示的该输出接脚P1、P5、Pn等)分别接上电阻R1、R5、Rn、二极管D1、D5、Dn与电源+Vcc，如此，该些输出接脚P1、P5、Pn即可进行电平转态(包括使该输出信号S1转态为输出信号S1’、该输出信号S5转态为输出信号S5’、该输出信号Sn转态为输出信号Sn’)，与其它输出接脚的电平完全相反，此一做法显然可以彻底解决因该输出接脚P1～Pn中有过多的输出接脚同时属于高电平驱动，抑或同时属于低电平驱动所带来的信号跳动的问题；当然，作为该芯片C驱动对象的另一芯片(图未示出)，即需配合该些被挑选出来进行转态的输出接脚的电平状态而有相对应的设计，以避免产生误动作。

从上述对图2所为的描述应可得知，以加入电阻以及二极管来减少同时属于高电平驱动，抑或同时属于低电平驱动接脚数目的做法，虽然可行但实为缺乏设计上的弹性，且，一旦上述电源跳动或接地跳动现象是发生在该芯片C的电路欲进行测试或已完成设计时，为了要临时加入该些电阻以及二极管，显然必须重新规划(layout)整体芯片的电路，此等常见做法将显得十分不具成本效益与便利性。

发明内容

本发明的主要目的，即提供一种可弹性规划芯片接脚信号的驱动输出电平，避免使芯片本身的电源信号或接地信号发生信号跳动(bounce)现象的信号跳动防止装置。

本发明的另一目的，即提供一种可弹性规划芯片接脚信号的驱动输出电平，避免使芯片本身的电源信号或接地信号发生信号跳动(bounce)现象的防止信号跳动的芯片架构。

本发明的目的是这样实现的：

本发明公开了一种信号跳动防止装置，可包括：一电平转态电路，其设于该第一芯片内部的输出级中，该电平转态电路可对应一转态控制信号，以决定是否使该第一芯片的一内部信号进行电平转态，并输出一转态输出信号；以及一电平还原电路，其设于该第二芯片内部的输入级中，该电平还原电路电连接于该电平转态电路，用以输入该转态输出信号且可对应一还原控制信号，以决定是否使该转态输出信号还原为该内部信号，并提供给该第二芯片使用；利用该信号跳动防止装置，可防止该第一芯片产生电源跳动(power bounce)或接地跳动(ground bounce)现象。

依据本发明上述的构想，其中该内部信号可为具有第一数量的多个内部信号，且该转态控制信号可为具有第二数量的多个转态控制信号、该转态输出信号可为具有第二数量的多个转态输出信号，以及该还原控制信号可为具有第二数量的多个还原控制信号。

依据本发明上述的构想，其中该第二数量少于或等于该第一数量。

依据本发明上述的构想，其中该电平转态电路可包括具有该第二数量的多个电平转态组件，以分别输入具有该第二数量的多个转态控制信号，以及分别输入具有该第一数量的多个内部信号中的具有该第二数量的多个内部信号。

依据本发明上述的构想，其中该任一电平转态组件都可包括一缓存器，且该缓存器用以输入并储存该转态控制信号。

依据本发明上述的构想，其中该任一电平转态组件都更可包括一异或门(XOR gate)，该异或门具有两输入端，其一输入端电连接于该缓存器以输入该转态控制信号，另一输入端则输入该内部信号，且将该转态控制信号与该内部信号进行一异或运算，可得到该转态输出信号。

依据本发明上述的构想，其中该电平还原电路可包括具有该第二数量的多个电平还原组件，以分别输入具有该第二数量的多个还原控制信号，以及输入具有该第二数量的多个转态输出信号。

依据本发明上述的构想，其中该任一电平还原组件都可包括一缓存器，且该缓存器用以输入并储存该还原控制信号。

依据本发明上述的构想，其中该任一电平还原组件都更可包括一异或门(XOR gate)，该异或门具有两输入端，其一输入端电连接于该缓存器以输入该还原控制信号，另一输入端则输入该转态输出信号，且将该还原控制信号与该转态输出信号进行一异或运算，可决定是否还原得到内部信号。

以另一观点而言，本发明还公开一种具有防止信号跳动的芯片架构，可包括：一第一芯片，且于其输出级中设有一电平转态电路，该电平转态电路可使该第一芯片的一内部信号进行电平转态，并输出一转态输出信号；以及一第二芯片，电连接于该第一芯片，且于其输入级中设有一电平还原电路，该电平还原电路可用以输入并使该转态输出信号还原为该内部信号；利用该具有防止信号跳动的芯片架构，可防止该第一芯片产生电源跳动(power bounce)或接地跳动(ground bounce)现象。

依据本发明上述的构想，其中该电平转态电路可对应一转态控制信号，而决定是否使该内部信号进行电平转态，且该电平还原电路可对应一还原控制信号，以决定是否使该转态输出信号还原为该内部信号。

依据本发明上述的构想，其中该内部信号可为具有第一数量的多个内部信号，且该转态控制信号可为具有第二数量的多个转态控制信号、该转态输出信号可为具有第二数量的多个转态输出信号，以及该还原控制信号可为具有第二数量的多个还原控制信号。

依据本发明上述的构想，其中该第二数量小于或等于该第一数量。

依据本发明上述的构想，其中该电平转态电路可包括具有该第二数量的多个电平转态组件，以分别输入具有该第二数量的多个转态控制信号，以及分别输入具有该第一数量的多个内部信号中的具有该第二数量的多个内部信号。

依据本发明上述的构想，其中该任一电平转态组件都可包括一缓存器，且该缓存器用以输入并储存该转态控制信号。

依据本发明上述的构想，其中该任一电平转态组件都更可包括一异或门(XOR gate)，该异或门具有两输入端，其一输入端电连接于该缓存器以输入该转态控制信号，另一输入端则输入该内部信号，且将该转态控制信号与该内部信号进行一异或运算，可得到该转态输出信号。

依据本发明上述的构想，其中该电平还原电路可包括具有该第二数量的多个电平还原组件，以分别输入具有该第二数量的多个还原控制信号，以及输入具有该第二数量的多个转态输出信号。

依据本发明上述的构想，其中该任一电平还原组件都可包括一缓存器，且该缓存器用以输入并储存该还原控制信号。

依据本发明上述的构想，其中该任一电平还原组件都更可包括一异或门(XOR gate)，该异或门具有两输入端，其一输入端电连接于该缓存器以输入该还原控制信号，另一输入端则输入该转态输出信号，且将该还原控制信号与该转态输出信号进行一异或运算，俾可决定是否还原得到内部信号。

本发明得利用下列附图及详细说明，得一更深入的了解：

附图说明

图1为一芯片中输出组件的输出信号以及接地信号产生信号跳动现象的结构与相关波形说明示意图。

图2为常见防止信号跳动的装置实施示例图。

图3(a)为本发明的一较佳实施装置示例图。

图3(b)为本发明较佳实施装置中该第一芯片C1具有多个内部信号S1～Sn时的实施示例图。

图式中所包括的各组件列示如下：

图1～图2：

芯片  C            芯片的输出组件  CQ1、CQ2

互补式的MOS结构  Q11、Q12、Q21、Q22

输出组件CQ1的输入端  CI1

输出组件CQ2的输入端  CI2

输出接脚垫  pad1、pad2    接地线  VSSO

电阻  R1、R5、Rn    二极管  D1、D5、Dn

电源  +Vcc          输出信号  S1、S5、Sn

多个输出接脚  P1～Pn

多个输出信号  S1～Sn

转态后的输出信号  S1’、S5’、Sn’

图3(a)、(b)：

第一芯片  C1    第二芯片  C2

信号跳动防止装置  30

电平转态电路  31       电平还原电路  32

内部信号  S   转态控制信号  T

转态输出信号  St  还原控制信号  R

多个内部信号  S1～Sn

多个转态控制信号  T1～Tn

多个转态输出信号  St1～Stn

多个还原控制信号  R1～Rn

多个电平转态组件  311～31n

多个电平还原组件  321～32n

多个缓存器  TC1～TCn、RC1～RCn

多个异或门  TX1～TXn、RX1～RXn

具体实施方式

请参阅图3(a)，其为本发明的一较佳实施装置示例图，于图3(a)中，一信号跳动防止装置30包括有：一电平转态电路31以及一电平还原电路32；其中，该电平转态电路31可设于一第一芯片C1的输出级中；该电平转态电路31可对应一转态控制信号T，而决定是否使该第一芯片C1的一内部信号S进行电平转态，并输出一转态输出信号St至一第二芯片C2处。另外，该电平还原电路32则电连接于该第一芯片C1且可设于该第二芯片C2的输入级中；该电平还原电路32可对应一还原控制信号R，以决定是否使所输入的该转态输出信号St还原为该内部信号S。

当然，本发明如改以芯片架构的观点视的，则图3(a)所示者即为一种具有防止信号跳动的芯片架构，其包括有：该第一芯片C1以及电连接于该第一芯片C1的该第二芯片C2；其中，于该第一芯片C1的输出级处设有该电平转态电路31，而于该第二芯片C2的输入级处则设有该电平还原电路32。利用该电平转态电路31、该电平还原电路32以及该转态控制信号T与还原控制信号R间的运作架构(其详细运作情形，请参前所述)，可防止该第一芯片C1产生电源跳动(power bounce)或接地跳动(ground bounce)现象。

再请参阅图3(b)，其为本发明较佳实施装置中该第一芯片C1具有多个内部信号S1～Sn时的实施示例图。当图3(a)中该第一芯片C1的内部信号S指如图3(b)中所示包括有多个内部信号S1～Sn时，为达可弹性规划该多个内部信号S1～Sn的输出驱动或控制电平的目的，该电平转态电路31可包括多个电平转态组件311～31n，以分别输入多个转态控制信号T1～Tn，以及分别输入该多个内部信号S1～Sn。

进一步而论，其中该多个电平转态组件311～31n都分别包括有用以输入并储存该多个转态控制信号T1～Tn的多个缓存器TC1～TCn，以及提供异或(XOR)逻辑运算的多个异或门(XOR gate)TX1～TXn；也即，只要发现该多个内部信号S1～Sn中有过多的信号可能会同时处于高电平状态，抑或同时处于低电平状态，此时即可于该多个转态控制信号T1～Tn中选定部分转态控制信号并使其处于高电平状态，而其余的转态控制信号则使其处于低电平状态，如此一来，该多个内部信号S1～Sn与该多个转态控制信号T1～Tn分别经过该多个异或门TX1～TXn的逻辑运算后，显然输入处于高电平状态的转态控制信号的任一电平转态组件，会将另外输入其中的内部信号进行电平转态，以避免发生前述内部信号的电平有过多相同的情形。相反地，输入处于低电平状态的转态控制信号的任一电平转态组件，则不会改变另外输入其中的内部信号的电平。最后，该多个电平转态组件311～31n将会分别产生多个转态输出信号St1～Stn(包括有已被改变电平状态的该若干个内部信号)，并予以输出至该第二芯片C2中。利用设定该多个转态控制信号T1～Tn的电平模式，显然可以以非常弹性的方式控制该多个内部信号S1～Sn是否进行电平转态，以减少过多的内部信号同时处于高电平驱动，抑或同时处于低电平驱动的问题，并进而防止该第一芯片C1发生电源跳动(power bounce)或接地跳动(ground bounce)此等不稳定的现象。

再则，为使原先该多个内部信号S1～Sn中已进行电平转态的内部信号能予以还原，该信号跳动防止装置30所包括的该电平还原电路32显然可以达成此一目的；也即，电连接于该电平转态电路31的该电平还原电路32包括有多个电平还原组件321～32n，其用以分别对应还原控制信号R1～Rn而自该多个转态输出信号St1～Stn(包括有已被改变电平状态的该若干个内部信号)中还原出经电平转态的内部信号。

如图3(b)中所示的较佳做法一样，其中该多个电平还原组件321～32n也都分别包括有用以输入并储存该多个还原控制信号R21～R2n的多个缓存器RC1～RCn，以及提供异或(XOR)逻辑运算的多个异或门(XOR gate)RX1～RXn；如果，输入至任一电平还原组件中的转态输出信号，为经过该电平转态电路31遂行过电平转态的内部信号时，则此刻该任一电平还原组件再行输入设定为处于高电平状态的还原控制信号并经过其所包括的异或门的逻辑运算后，显然可将可还原出输入其中的转态输出信号的原始电平；当然，如果输入至该任一电平还原组件中的转态输出信号，事实上为未被该电平转态电路31遂行过电平转态的内部信号时，则此刻该任一电平还原组件再行输入设定为处于低电平状态的还原控制信号并经过其所包括的异或门的逻辑运算后，显然仍不会改变输入其中的转态输出信号的电平。

当然，如果图3(b)中该多个内部信号S1～Sn中不会有过多的信号同时处于相同的电平状态，抑或发生此等情形的频率不高时，本发明的另一做法可减少该电平转态电路31中所包括的该多个电平转态组件311～31n的使用数量，以及该电平还原电路32所包括的该多个电平还原组件321～32n的使用数量。如此一来，图3(b)中所示的该多个转态控制信号T1～Tn、该多个转态输出信号St1～Stn以及该多个还原控制信号R1～Rn等的数量当也可一并地减少，俾能降低芯片的整体制造成本与体积。

利用本发明的做法，显然可提供一种以兼具弹性与低成本的方式来控制芯片输出驱动信号电平状态的信号跳动防止装置或芯片架构，避免因芯片发生电源跳动或接地跳动现象，进而造成相电连接的其它芯片产生误动作的情况。

Claims (9)

1、一种信号跳动防止装置，其特征在于，包括：

一电平转态电路，其设于一第一芯片内部的输出级中，该电平转态电路对应一转态控制信号，以决定是否使该第一芯片的一内部信号进行电平转态，并输出一转态输出信号；以及

一电平还原电路，其设于一第二芯片内部的输入级中，该电平还原电路电连接于该电平转态电路，用以输入该转态输出信号且对应一还原控制信号，以决定是否使该转态输出信号还原为该内部信号，并提供给该第二芯片使用。

2、如权利要求1所述的信号跳动防止装置，其特征在于，该内部信号为具有第一数量的多个内部信号，且该转态控制信号为具有第二数量的多个转态控制信号、该转态输出信号为具有第二数量的多个转态输出信号，以及该还原控制信号为具有第二数量的多个还原控制信号。

3、如权利要求2所述的信号跳动防止装置，其特征在于，该第二数量少于或等于该第一数量。

4、如权利要求2所述的信号跳动防止装置，其特征在于，该电平转态电路包括具有该第二数量的多个电平转态组件，以分别输入具有该第二数量的多个转态控制信号，以及分别输入具有该第一数量的多个内部信号中的具有该第二数量的多个内部信号。

5、如权利要求4所述的信号跳动防止装置，其特征在于，该任一电平转态组件都包括一缓存器，且该缓存器用以输入并储存该转态控制信号。

6、如权利要求5所述的信号跳动防止装置，其特征在于，该任一电平转态组件都更包括一异或门，该异或门具有两输入端，其一输入端电连接于该缓存器以输入该转态控制信号，另一输入端则输入该内部信号，且将该转态控制信号与该内部信号进行一异或运算，以得到该转态输出信号。

7、如权利要求2所述的信号跳动防止装置，其特征在于，该电平还原电路包括具有该第二数量的多个电平还原组件，以分别输入具有该第二数量的多个还原控制信号，以及输入具有该第二数量的多个转态输出信号。

8、如权利要求7所述的信号跳动防止装置，其特征在于，该任一电平还原组件都包括一缓存器，且该缓存器输入并储存该还原控制信号。

9、如权利要求8所述的信号跳动防止装置，其特征在于，该任一电平还原组件都还包括一异或门，该异或门具有两输入端，其一输入端电连接于该缓存器以输入该还原控制信号，另一输入端则输入该转态输出信号，且将该还原控制信号与该转态输出信号进行一异或运算，以决定是否还原得到内部信号。

Images