CN112928120B - 半导体存储器装置及其制造方法 - Google Patents

半导体存储器装置及其制造方法 Download PDF

Info

Publication number
CN112928120B
CN112928120B CN202010655499.5A CN202010655499A CN112928120B CN 112928120 B CN112928120 B CN 112928120B CN 202010655499 A CN202010655499 A CN 202010655499A CN 112928120 B CN112928120 B CN 112928120B
Authority
CN
China
Prior art keywords
layer
preliminary
source
forming
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010655499.5A
Other languages
English (en)
Other versions
CN112928120A (zh
Inventor
柳丞昱
李起洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112928120A publication Critical patent/CN112928120A/zh
Application granted granted Critical
Publication of CN112928120B publication Critical patent/CN112928120B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

半导体存储器装置及其制造方法。半导体存储器装置包括：第一源极层；第二源极层，其在第一源极层上；层叠结构，其在第二源极层上方；以及公共源极线，其贯穿层叠结构。第二源极层包括与公共源极线接触的保护层和围绕保护层的导电层。

Description

半导体存储器装置及其制造方法
技术领域
本公开总体上涉及一种半导体存储器装置及其制造方法，并且更具体地，涉及一种三维半导体存储器装置及其制造方法。
背景技术
半导体存储器装置包括能够存储数据的存储器单元。
根据存储数据的方法和保持数据的方法，半导体存储器装置可以分类为易失性半导体存储器装置或非易失性半导体存储器装置。易失性半导体存储器装置是当供电中断时所存储的数据消失的存储器装置，而非易失性半导体存储器装置是即使供电中断也保持所存储的数据的存储器装置。
随着便携式电子装置越来越多地使用，非易失性半导体存储器装置也越来越多地使用，并且需要高集成度和大容量半导体存储器装置以实现便携性和大容量。为了实现便携性和大容量，已经提出了三维半导体存储器装置。
发明内容
根据本公开的一方面，一种半导体存储器装置包括：第一源极层；第二源极层，其在第一源极层上；层叠结构，其在第二源极层上方；以及公共源极线，其贯穿层叠结构。第二源极层包括与公共源极线接触的保护层和围绕保护层的导电层。
根据本公开的另一方面，一种半导体存储器装置包括：层叠结构，其包括彼此交替层叠的绝缘图案和栅极图案；第一源极层，其包括导电层和在导电层中的第一保护层；沟道结构，其贯穿层叠结构，沟道结构连接至第一源极层；以及公共源极线，其贯穿层叠结构，公共源极线与第一保护层接触。
根据本公开的又一方面，一种半导体存储器装置包括：第一源极层；第二源极层，其在第一源极层上；绝缘图案和栅极图案，其在第二源极层上方；以及沟道结构，其贯穿绝缘图案、栅极图案和第二源极层。第二源极层包括与沟道结构接触的导电层和被导电层围绕的保护层。
根据本公开的又一方面，一种制造半导体存储器装置的方法包括：形成包括源极牺牲结构的源极结构；在源极结构上形成层叠结构；形成贯穿层叠结构的沟槽；通过经由沟槽去除源极牺牲结构来形成第一腔；形成包括在沟槽中的第一初步导电部和在第一腔中的第二初步导电部的初步导电层；在第二初步导电部中形成第一保护层；以及去除第一初步导电部。
根据本公开的又一方面，一种制造半导体存储器装置的方法包括：形成源极牺牲结构；在源极牺牲结构上方交替地层叠绝缘层和栅极牺牲层；形成贯穿绝缘层和栅极牺牲层的沟槽；通过经由沟槽去除源极牺牲结构来形成第一腔；以及形成包括在第一腔中的导电层和在导电层中的保护层的源极层。
附图说明
现在将在下文中参照附图更充分地描述示例实施方式。然而，它们可以被实施为不同的形式，并且不应被解释为限于本文阐述的实施方式。而是，提供这些实施方式，使得本领域技术人员将能够实施本公开。
在附图中，为了例示清楚，可能会夸大尺寸。将理解的是，当元件被称为在两个元件“之间”时，该元件可以是两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。贯穿全文，相似的附图标记指代相似的元件。
图1A是根据本公开的实施方式的半导体存储器装置的平面图。
图1B是沿着图1A所示的线A-A′截取的截面图。
图2A至图2K是例示图1A和图1B所示的半导体存储器装置的制造方法的截面图。
图3是根据本公开的实施方式的半导体存储器装置的截面图。
图4A至图4E是例示图3所示的半导体存储器装置的制造方法的截面图。
图5是例示根据本公开的实施方式的存储器系统的配置的框图。
图6是例示根据本公开的实施方式的计算系统的配置的框图。
具体实施方式
本文中公开的特定结构和功能描述仅是示例性的，以用于描述根据本公开的构思的实施方式。根据本公开的构思的实施方式可以以各种形式来实现，并且不应被解释为限于本文阐述的特定实施方式。
一些实施方式涉及能够提高操作可靠性的半导体存储器装置。其它实施方式涉及这种半导体存储器装置的制造方法。
图1A是根据本公开的实施方式的半导体存储器装置的平面图。图1B是沿着图1A所示的线A-A′截取的截面图。
参照图1A和图1B，半导体存储器装置可以包括基板100。基板100可以具有沿着由第一方向D1和第二方向D2限定的平面延伸的板状。基板100可以是单晶半导体基板。例如，基板100可以是体硅基板、绝缘体上硅基板、锗基板、绝缘体上锗基板、硅锗基板或通过选择性外延生长工艺形成的外延薄膜。
基板100可以包括第一层叠区域SR1、第二层叠区域SR2和隔离区域DR。第一层叠区域SR1和第二层叠区域SR2可以在第一方向D1上彼此间隔开，并且隔离区域DR插置于它们之间。隔离区域DR可以是用于将层叠结构彼此隔离开的多个狭缝区域之一。
源极结构SL可以设置在基板100上。源极结构SL可以包括导电材料。
在示例中，如图所示，源极结构SL可以包括第一源极层至第三源极层SL1、SL2和SL3。在另一示例中，与附图所示不同，源极结构SL可以配置成单层。在下文中，尽管以源极结构SL包括第一源极层至第三源极层SL1、SL2和SL3的情况为例进行描述，但是源极结构SL的结构不限于此。
与附图所示不同，在本公开的另一实施方式中，可以在基板100和源极结构SL之间设置外围电路结构和连接结构。外围电路结构可以包括NMOS晶体管、PMOS晶体管、电阻器和电容器。NMOS晶体管、PMOS晶体管、电阻器和电容器可以用作组成行解码器、列解码器、页缓冲器电路和输入/输出电路的元件。连接结构可以包括接触插塞和线。
为了便于描述，在此实施方式中描述了源极结构SL直接设置在基板100上的情况。第一源极层SL1可以设置在基板100上。第一源极层SL1可以具有沿着由第一方向D1和第二方向D2限定的平面延伸的板状。在示例中，第一源极层SL1可以包括多晶硅。
第二源极层SL2可以设置在第一源极层SL1上。第三源极层SL3可以设置在第二源极层SL2上。层叠结构CE可以设置在第三源极层SL3上。第二源极层SL2和第三源极层SL3以及层叠结构CE可以设置在基板100的第一层叠区域SR1和第二层叠区域SR2上。公共源极线200可以设置在基板100的隔离区域DR上。公共源极线200可以贯穿层叠结构CE、第二源极层SL2和第三源极层SL3。
公共源极线200可以在第二方向D2上延伸。公共源极线200可以包括导电材料。在示例中，公共源极线200的下部可以包括多晶硅，并且公共源极线200的上部可以包括钨。
第二源极层SL2可以具有沿着由第一方向D1和第二方向D2限定的平面延伸的板状。第二源极层SL2可以包括导电层CL和第一保护层PL1。导电层CL可以连接到第一源极层SL1。第一保护层PL1可以设置在导电层CL中。换句话说，可以在导电层CL中形成第一腔CA1，并且第一保护层PL1可以填充第一腔CA1。换句话说，第一保护层PL1可以被导电层CL围绕。第一保护层PL1的上表面PL1_T、第一侧壁PL1_S1和下表面PL1_B可以与导电层CL接触。保护层PL1的第二侧壁PL1_S2可以与公共源极线200接触。第一保护层PL1可以具有沿着由第一方向D1和第二方向D2限定的平面延伸的板状。第一保护层PL1可以包括相对于导电层CL、第一源极层SL1和第三源极层SL3、以及第一绝缘图案IP1具有蚀刻选择性的材料。第一保护层PL1可以包括相对于氧化物、氮化物和多晶硅具有蚀刻选择性的材料。在示例中，第一保护层PL1可以包括SiCN、SiC和SiCO中的至少一种。在示例中，第一保护层PL1可以是单层，或者可以是包括多个层的多层。
导电层CL可以包括覆盖第一保护层PL1的上表面PL1_T的上部CL_U、覆盖第一保护层PL1的下表面PL1_B的下部CL_L、以及覆盖第一保护层PL1的第一侧壁PL1_S1的侧壁部CL_S。上部CL_U和下部CL_L可以通过侧壁部CL_S彼此连接。导电层CL可以与后面将描述的沟道结构CS接触。第一保护层PL1可以通过导电层CL与沟道结构CS间隔开。在示例中，导电层CL可以包括多晶硅。
上部CL_U可以包括与公共源极线200接触的第一缓冲图案BP1。第一缓冲图案BP1可以包括与上部CL_U的除了第一缓冲图案BP1以外的部分、下部CL_L和侧壁部CL_S的材料不同的材料。在示例中，第一缓冲图案BP1可以包括氧化硅。可以通过氧化上部CL_U的一部分来形成第一缓冲图案BP1。
第三源极层SL3可以具有沿着由第一方向D1和第二方向D2限定的平面延伸的板状。在示例中，第三源极层SL3可以包括多晶硅。
第三源极层SL3可以包括与公共源极线200接触的第二缓冲图案BP2。第二缓冲图案BP2可以连接至第一缓冲图案BP1。在示例中，第二缓冲图案BP2可以包括氧化硅。可以通过氧化第三源极层SL3的一部分来形成第二缓冲图案BP2。第一缓冲图案BP1和第二缓冲图案BP2可以一体地形成。换句话说，第一缓冲图案BP1和第二缓冲图案BP2可以无边界地彼此联接。
层叠结构CE可以包括第一绝缘图案IP1、第二绝缘图案IP2、栅极图案GP和覆盖图案CP。
第一绝缘图案IP1可以设置在第三源极层SL3上。在示例中，第一绝缘图案IP1可以包括氧化硅。
第二绝缘图案IP2和栅极图案GP可以设置在第一绝缘图案IP1上。第二绝缘图案IP2和栅极图案GP可以沿着第三方向D3交替地层叠。第三方向D3可以是与基板100的上表面相交的方向。在示例中，第三方向D3可以是与基板100的上表面垂直的方向。
栅极图案GP可以包括栅极导电层。在示例中，栅极导电层可以包括掺杂硅层、金属硅化物层、钨、镍和钴中的至少一种，并且可以用作连接到存储器单元的字线或连接到选择晶体管的选择线。栅极图案GP可以还包括围绕栅极导电层的栅极阻挡层。在示例中，栅极阻挡层可以包括氮化钛和氮化钽中的至少一种。在示例中，第二绝缘图案IP2可以包括氧化硅。
每个覆盖图案CP可以设置在第二绝缘图案IP2之间。每个覆盖图案CP可以设置在栅极图案GP和公共源极线200之间。栅极图案GP和公共源极线200可以通过覆盖图案CP彼此间隔开。栅极图案GP和公共源极线200可以通过覆盖图案CP彼此电隔离。在示例中，覆盖图案CP可以包括氧化硅。
与附图所示不同，代替覆盖图案CP的绝缘间隔物可以将栅极图案GP和公共源极线200彼此电隔离。绝缘间隔物可以沿着公共源极线200的侧壁延伸。在示例中，绝缘间隔物可以包括氧化硅。
根据此实施方式的半导体存储器装置可以进一步包括贯穿层叠结构CE的沟道结构CS。沟道结构CS可以贯穿第二源极层SL2和第三源极层SL3。沟道结构CS可以在第三方向D3上延伸。沟道结构CS可以与第一源极层SL1接触。沟道结构CS的最下部可以设置在第一源极层SL1中。沟道结构CS可以与第二源极层SL2接触。
每个沟道结构CS可以包括填充层FI、围绕填充层FI的沟道层CH、围绕沟道层CH的上部的第一隧道层TI1、围绕沟道层CH的下部的第二隧道层TI2、围绕第一隧道层TI1的第一储存层DS1、围绕第二隧道层TI2的第二储存层DS2、围绕第一储存层DS1的第一阻挡层BI1和围绕第二储存层DS2的第二阻挡层BI2。
填充层FI和沟道层CH可以贯穿第二源极层SL2。沟道层CH的侧壁可以与第二源极层SL2的导电层CL接触。第一隧道层TI1和第二隧道层TI2可以通过第二源极层SL2在第三方向D3上彼此间隔开。第一储存层DS1和第二储存层DS2可以通过第二源极层SL2在第三方向D3上彼此间隔开。第一阻挡层BI1和第二阻挡层BI2可以通过第二源极层SL2在第三方向D3上彼此间隔开。第一隧道层TI1、第一储存层DS1和第一阻挡层BI1的下表面可以与第二源极层SL2的导电层CL的上部CL_U的上表面接触。第二隧道层TI2、第二储存层DS2和第二阻挡层BI2的上表面可以与第二源极层SL2的导电层CL的下部CL_L的下表面接触。第二隧道层TI2、第二储存层DS2和第二阻挡层BI2可以设置在第一源极层SL1中。
在示例中，填充层FI可以包括氧化硅。在示例中，沟道层CH可以包括掺杂多晶硅或未掺杂多晶硅。第一隧道层TI1和第二隧道层TI2可以包括电荷可以通过其隧穿的氧化物。在示例中，第一隧道层TI1和第二隧道层TI2可以包括氧化硅。在示例中，第一隧道层TI1和第二隧道层TI2可以具有电荷可以隧穿的第一厚度。第一储存层DS1和第二储存层DS2可以包括可以捕获电荷的材料。在示例中，第一储存层DS1和第二储存层DS2可以包括氮化物、硅、相变材料和纳米点中的至少一种。第一阻挡层BI1和第二阻挡层BI2可以包括能够阻挡电荷的移动的材料。在示例中，第一阻挡层BI1和第二阻挡层BI2可以包括氧化硅。在示例中，第一阻挡层BI1和第二阻挡层BI2可以具有可以阻挡电荷的移动的第二厚度。第二厚度可以比第一厚度厚。
根据此实施方式的半导体存储器装置可以进一步包括连接至沟道结构CS的位线BL。位线BL可以在第一方向D1上延伸。位线BL可以布置成在第二方向D2上彼此间隔开。每条位线BL可以通过位线接触(未示出)电连接到沟道结构CS。位线BL可以包括导电材料。在示例中，位线BL可以包括钨、铝或铜。
在根据此实施方式的半导体存储器装置中，第二源极层SL2可以包括导电层CL和在导电层CL中的第一保护层PL1。因此，第二源极层SL2可以不包括任何气隙。另外，因为导电层CL由第一保护层PL1保护，所以能够防止导电层CL在半导体存储器装置的制造工艺中被损坏。
图2A至图2K是例示图1A和图1B所示的半导体存储器装置的制造方法的截面图。
为了便于描述，与参照图1A和图1B所描述的组件相同的组件由相似的附图标记指代，并且将省略重复描述。
以下描述的制造方法仅仅是制造图1A和图1B所示的半导体存储器装置的方法的实施方式，并且制造图1A和图1B所示的半导体存储器装置的方法不限于下述制造方法。
参照图2A，可以在基板100上形成源极结构SL。源极结构SL可以包括第一源极层SL1、源极牺牲结构SSC和第三源极层SL3。
在示例中，如图所示，源极牺牲结构SSC可以包括第一源极牺牲层至第三源极牺牲层SSC1、SSC2和SSC3。在另一示例中，与附图所示不同，源极牺牲结构SSC可以被配置成单层。在下文中，尽管以源极牺牲结构SSC包括第一源极牺牲层至第三源极牺牲层SSC1、SSC2和SSC3的情况为例进行描述，但是源极牺牲结构SSC的结构不限于此。
第一源极层SL1、第一源极牺牲层至第三源极牺牲层SSC1、SSC2和SSC3以及第三源极层SL3可以顺序地形成在基板100上，从而形成源极结构SL。
随后，可以在源极结构SL上形成第一绝缘层IL1，并且可以在第一绝缘层IL1上交替层叠第二绝缘层IL2和栅极牺牲层GSC。
在示例中，第一源极牺牲层SSC1可以包括氧化物或高介电常数(高k)材料。在示例中，高介电常数(高k)材料可以包括Al2O3。在示例中，第二源极牺牲层SSC2可以包括多晶硅。在示例中，第三源极牺牲层SSC3可以包括氧化物或高介电常数(高k)材料。
在示例中，第一绝缘层IL1和第二绝缘层IL2可以包括氧化硅。栅极牺牲层GSC可以包括相对于第二绝缘层IL2具有高蚀刻选择性的材料。在示例中，栅极牺牲层GSC可以包括氮化硅。
参照图2B，可以形成沟道结构CS，该沟道结构CS贯穿第一源极牺牲层至第三源极牺牲层SSC1、SSC2和SSC3，第三源极层SL3，第一绝缘层IL1，第二绝缘层IL2和栅极牺牲层GSC。沟道结构CS可以包括初步阻挡层pBI、初步储存层pDS、初步隧道层pTI、沟道层CH和填充层FI。
形成沟道结构CS的工艺可以包括孔HO贯穿第一源极牺牲层至第三源极牺牲层SSC1、SSC2和SSC3，第三源极层SL3，第一绝缘层IL1，第二绝缘层IL2和栅极牺牲层GSC，以及用初步阻挡层pBI、初步储存层pDS、初步隧道层pTI、沟道层CH和填充层FI顺序地填充每个孔HO的工艺。
在示例中，初步阻挡层pBI可以包括氧化硅。在示例中，初步储存层pDS可以包括氮化物、硅、相变材料和纳米点中的至少一种。在示例中，初步隧道层pTI可以包括氧化硅。
可以形成沟槽TR，该沟槽TR贯穿第一绝缘层IL1、第二绝缘层IL2和栅极牺牲层GSC。沟槽TR可以贯穿源极结构SL的至少一部分。在示例中，沟槽TR可以贯穿源极结构SL的第三源极层SL3。
沟槽TR可以在第二方向D2上延伸。第三源极牺牲层SSC3的上表面可以由沟槽TR暴露，并且第一绝缘层IL1和第二绝缘层IL2以及栅极牺牲层GSC的侧壁可以由沟槽TR暴露。沟槽TR可以与基板100的隔离区域DR垂直交叠。
可以形成间隔物层SP，该间隔物层SP共形地覆盖由沟槽TR暴露出的第三源极牺牲层SSC3的上表面，并且共形地覆盖第一绝缘层IL1和第二绝缘层IL2以及栅极牺牲层GSC的侧壁。
在示例中，如图所示，间隔物层SP可以包括第一间隔物层至第三间隔物层SP1、SP2和SP3。在另一示例中，与附图所示不同，间隔物层SP可以被配置成单层。在下文中，以间隔物层SP包括第一间隔物层至第三间隔物层SP1、SP2和SP3的情况为例进行描述，但间隔物层SP的结构不限于此。
第一间隔物层SP1可以形成在限定沟槽TR的表面上。在示例中，第一间隔物层SP1可以包括氮化硅。第二间隔物层SP2可以形成在第一间隔物层SP1上，并且第三间隔物层SP3可以形成在第二间隔物层SP2上。在示例中，第二间隔物层SP2可以包括氧化硅，并且第三间隔物层SP3可以包括氮化硅。
当形成孔HO和沟槽TR时，第一绝缘层IL1可以形成为第一绝缘图案IP1，并且第二绝缘层IL2可以形成为第二绝缘图案IP2。
参照图2C，可以去除第二源极牺牲层SSC2以及第一间隔物层至第三间隔物层SP1、SP2和SP3中的每个的一部分。去除第二源极牺牲层SSC2以及第一间隔物层至第三间隔物层SP1、SP2和SP3中的每个的一部分的工艺可以包括通过回蚀工艺去除第一间隔物层至第三间隔物层SP1、SP2和SP3中的每个的一部分、第三源极牺牲层SSC3的一部分和第二源极牺牲层SSC2的一部分的工艺以及通过浸出工艺去除整个第二源极牺牲层SSC2的工艺。
在去除整个第二源极牺牲层SSC2之后，可以对沟道结构CS的初步阻挡层pBI、初步储存层pDS和初步隧道层pTI进行图案化。通过图案化，初步阻挡层pBI可以形成有第一阻挡层BI1和第二阻挡层BI2，初步储存层pDS可以形成有第一储存层DS1和第二储存层DS2，并且初步隧道层pTI可以形成有第一隧道层TI1和第二隧道层TI2。在对沟道结构CS的初步阻挡层pBI、初步储存层pDS和初步隧道层pTI进行图案化的同时，可以去除第一源极牺牲层SSC1和第三源极牺牲层SSC3，并且可以去除第二间隔物层SP2和第三间隔物层SP3。当去除第一源极牺牲层至第三源极牺牲层SSC1、SSC2和SSC3并且对初步阻挡层pBI、初步储存层pDS和初步隧道层pTI进行图案化时，可以在第一源极层SL1和第三源极层SL3之间形成第二腔CA2。第二腔CA2可以包括通过去除第一源极牺牲层至第三源极牺牲层SSC1、SSC2和SSC3而形成的空的空间以及通过对初步阻挡层pBI、初步储存层pDS和初步隧道层pTI进行图案化而形成的空的空间。
参照图2D，可以形成初步导电层pCL，该初步导电层pCL填充第二腔CA2的一部分和沟槽TR的一部分。初步导电层pCL可以包括在第二腔CA2中的第一初步导电部pCL1和在沟槽TR中的第二初步导电部pCL2。第一初步导电部pCL1可以填充第二腔CA2的一部分。第一初步导电部pCL1可以覆盖限定了第二腔CA2的第一源极层SL1、第三源极层SL3和沟道结构CS的表面。第二初步导电部pCL2可以填充沟槽TR的一部分。第二初步导电部pCL2可以覆盖第一间隔物层SP1的侧壁。可以沿着由沟槽TR和第二腔CA2暴露出的表面形成初步导电层pCL。
第一腔CA1可以由第一初步导电部pCL1形成。第二腔CA2中的未被第一初步导电部pCL1填充的部分可以被限定为第一腔CA1。换句话说，第一腔CA1可以设置在第一初步导电部pCL1中。
参照图2E，可以在第一腔CA1和沟槽TR中形成第一初步保护层pPL1。第一初步保护层pPL1可以填充第一腔CA1的一部分和沟槽TR的一部分。第一初步保护层pPL1可以包括在第一腔CA1中的第一初步保护部pPL11和在沟槽TR中的第二初步保护部pPL12。第一初步保护部pPL11可以填充第一腔CA1的一部分。第一初步保护部pPL11可以覆盖限定第一腔CA1的第一初步导电部pCL1的表面。第二初步保护部pPL12可以填充沟槽TR的一部分。第二初步保护部pPL12可以覆盖第二初步导电部pCL2的侧壁。第一初步保护层pPL1可以包括相对于初步导电层pCL、第一源极层SL1和第三源极层SL3、以及第一绝缘图案IP1具有蚀刻选择性的材料。在示例中，可以通过沉积工艺形成第一初步保护层pPL1。
可以由第一初步保护部pPL11形成气隙AG。第一腔CA1的未被第一初步保护部pPL11填充的部分可以被定义为气隙AG。气隙AG可以被第一初步保护部pPL11围绕。气隙AG可以由第一初步保护部pPL11密封。
尽管以上描述了在第一初步保护层pPL1中形成气隙AG的情况，但是第一初步保护层pPL1可以形成为多层。当第一初步保护层pPL1形成为多层时，可能在第一初步保护层pPL1中不形成气隙AG，或者气隙AG的尺寸可以减小。
参照图2F和图2G，可以去除第二初步保护部pPL12。第一初步保护部pPL11的一部分可以与整个第二初步保护部pPL12一起被去除。去除整个第二初步保护部pPL12以及第一初步保护部pPL11的一部分的工艺可以包括通过氧化整个第二初步保护部pPL12和第一初步保护部pPL11的一部分来形成阻挡氧化物层BO的工艺(参见图2F)，以及去除阻挡氧化物层BO的工艺(参见图2G)。
在通过氧化整个第二初步保护部pPL12和第一初步保护部pPL11的一部分形成阻挡氧化物层BO的工艺中，可以氧化整个第二初步保护部pPL12，并且可以氧化第一初步保护部pPL11的一部分。可以通过向第一初步保护层pPL1供应氧气来氧化第一初步保护层pPL1。在示例中，当第一初步保护层pPL1包括SiCN、SiC和SiCO中的至少一种时，当向第一初步保护层pPL1的表面提供氧气时，可以通过第一初步保护层pPL1中所包括的碳与氧气结合而产生二氧化碳气体。因此，可以从第一初步保护层pPL1中去除碳，使得形成阻挡氧化物层BO。在示例中，阻挡氧化物BO可以包括氧化硅。
阻挡氧化物层BO可以包括第一氧化物部BO1和第二氧化物部BO2。可以通过氧化第一初步保护部pPL11的一部分来形成第一氧化物部BO1。可以通过氧化整个第二初步保护部pPL12来形成第二氧化物部BO2。第一氧化物部BO1可以与基板100的隔离区域DR垂直地交叠。当形成第一氧化物部BO1时，气隙AG可以被第一氧化物部BO1填充。第一氧化物部BO1的体积可以大于气隙AG的体积。在第一初步保护部pPL11中，未氧化部分可以被定义为第一保护层PL1。
在去除阻挡氧化物层BO的工艺中，可以去除阻挡氧化物层BO的第一氧化物部BO1，并且可以去除阻挡氧化物层BO的第二氧化物部BO2。当去除阻挡氧化物层BO的第二氧化物部BO2时，沟槽TR中的第二初步导电部pCL2的侧壁可以再次被暴露。当去除阻挡氧化物层BO的第一氧化物部BO1时，第一保护层PL1和初步导电层pCL的与第一氧化物部BO1相邻的部分可以与第一氧化物部BO1一起被去除，并且可以形成第三腔CA3。第三腔CA3的体积可以大于阻挡氧化物层BO的第一氧化物部的体积。
整个第二初步保护部pPL12和第一初步保护部pPL11的一部分可以被去除而不被氧化。可以通过蚀刻整个第二初步保护部pPL12和第一初步保护部pPL11的一部分来形成第一保护层PL1。在示例中，可以使用干法蚀刻工艺来蚀刻整个第二初步保护部pPL12和第一初步保护部pPL11的一部分。
参照图2H，可以去除初步导电层pCL的第二初步导电部pCL2。当去除第二初步导电部pCL2时，第一间隔物层SP1的侧壁可以再次被暴露。当去除第二初步导电部pCL2时，可以将剩余的第一初步导电部pCL1定义为导电层CL。当去除第二初步导电部pCL2时，可以扩展第三腔CA3。
可以通过蚀刻工艺去除第二初步导电部pCL2。在示例中，可以通过湿法蚀刻工艺去除第二初步导电部pCL2。当第一初步导电部pCL1包括气隙时，用于蚀刻第二初步导电部pCL2的蚀刻剂可以在第二初步导电部pCL2的蚀刻工艺中被引入到气隙中，并且第一初步导电部pCL1可以被蚀刻剂蚀刻。
根据本公开的实施方式，因为第一保护层PL1形成在第一初步导电部pCL1中，所以第一初步导电部pCL1可以由第一保护层PL1保护。因此，蚀刻剂被引入到第一初步导电部pCL1中，使得能够防止第一初步导电部pCL1被蚀刻。另外，可以选择性地蚀刻第二初步导电部pCL2。
基板100的第一层叠区域SR1上的导电层CL和基板100的第二层叠区域SR2上的导电层CL可以通过第三腔CA3在第一方向D1上彼此间隔开。基板100的第一层叠区域SR1上的第一保护层PL1和基板100的第二层叠区域SR2上的第一保护层PL1可以通过第三腔CA3在第一方向D1上彼此间隔开。
参照图2I，导电层CL的上部CL_U的被第三腔CA3暴露的部分可以被氧化。当导电层CL的上部CL_U的一部分被氧化时，形成第一缓冲图案BP1。在形成第一缓冲图案BP1的同时，第三源极层SL3的被沟槽TR暴露的侧壁可以被氧化，使得形成第二缓冲图案BP2。第一缓冲图案BP1和第二缓冲图案BP2可以一体地形成。
根据第一保护层PL1和导电层CL的下部CL_L中所包括的材料、氧化工艺条件等，导电层CL的上部CL_U和第三源极层SL3的侧壁可以被氧化，而导电层CL的下部CL_L和第一保护层PL1不被氧化。另选地，导电层CL的下部CL_L和第一保护层PL1的侧壁可以与导电层CL的上部CL_U和第三源极层SL3的侧壁一起被氧化，并且可以在导电层CL的下部CL_L或第一保护层PL1的侧壁上附加地形成缓冲图案。
在形成第一缓冲图案BP1和第二缓冲图案BP2之后，可以去除第一间隔物层SP1。随后，可以去除在第一间隔物层SP1被去除时暴露的栅极牺牲层GSC。
当第一保护层PL1设置在导电层CL中时，在去除第一间隔物层SP1和栅极牺牲层GSC的工艺中，能够保护导电层CL不受用于去除第一间隔物层SP1和栅极牺牲层GSC的蚀刻剂的影响。具体地，可以保护导电层CL的侧壁部CL_S不受蚀刻剂的影响。
参照图2J，可以在第二绝缘图案IP2之间形成栅极图案GP。随后，可以形成覆盖栅极图案GP的覆盖图案CP。覆盖图案CP可以起到将在后续工艺中形成的公共源极线200和栅极图案GP彼此电隔离的作用。可以通过氧化栅极图案GP的一些部分来形成覆盖图案CP。另选地，可以通过去除栅极图案GP的一些部分并其中在去除了栅极图案GP的一些部分的空的空间中形成绝缘材料来形成覆盖图案CP。
参照图2K，可以在沟槽TR和第三腔CA3中形成公共源极线200。公共源极线200可以完全填充沟槽TR和第三腔CA3。随后，可以形成连接到沟道结构CS的位线接触，并且可以形成连接到位线接触的位线。
图3是根据本公开的实施方式的半导体存储器装置的截面图。
除了下面描述的部分之外，图3的半导体存储器装置可以类似于图1A和图1B所示的半导体存储器装置。
参照图3，半导体存储器装置的第二源极层SL2可以进一步包括第二保护层PL2。第二保护层PL2可以设置在第一保护层PL1中。第二保护层PL2可以通过第一保护层PL1与导电层CL间隔开。第二保护层PL2可以位于公共源极线200的两侧。每个第二保护层PL2可以与公共源极线200接触。在示例中，第二保护层PL2可以包括氧化物。第二保护层PL2可以包括与第一保护层PL1的材料不同的材料。
对于根据此实施方式的半导体存储器装置，第一保护层PL1设置在导电层CL中，并且第二保护层PL2设置在第一保护层PL1中，使得导电层CL的内部能够被第一保护层PL1和第二保护层PL2填充。因此，在导电层CL中不形成任何气隙，并且能够防止导电层CL在半导体存储器装置的制造工艺中被损坏。
图4A至图4E是例示图3所示的半导体存储器装置的制造方法的截面图。
除了以下描述的部分之外，根据此实施方式的半导体存储器装置的制造方法可以类似于图2A至图2K所示的半导体存储器装置的制造方法。
参照图4A，类似于参照图2A至图2D描述的制造方法，可以形成基板100、第一源极层SL1、第三源极层SL3、第一绝缘图案IP1和第二绝缘图案IP2、栅极牺牲图案GSC、沟道结构CS和初步导电层pCL。
随后，可以形成第一初步保护层pPL1。第一初步保护层pPL1可以包括第一初步保护部pPL11和第二初步保护部pPL12。当形成第一初步保护层pPL1时，可以在第一初步保护部pPL11中形成气隙AG。
在根据此实施方式的制造方法中，气隙AG在第一方向D1上的宽度可以比在图2E所示的制造方法中气隙AG在第一方向D1上的宽度宽。换句话说，在根据此实施方式的制造方法中，气隙AG可以形成为具有相对宽的宽度。气隙AG可以通过沟槽TR连通到外部。
参照图4B，第二初步保护层pPL2可以形成在气隙AG和沟槽TR中。第二初步保护层pPL2可以填充整个气隙AG，并且填充沟槽TR的一部分。第二初步保护层pPL2可以形成在第一初步保护层pPL1的表面上。第二初步保护层pPL2可以包括在气隙AG中的第三初步保护部pPL21和在沟槽TR中的第四初步保护部pPL22。第三初步保护部pPL21可以覆盖第一初步保护部pPL11的表面，并且第四初步保护部pPL22可以覆盖第二初步保护部pPL12的侧壁。第二初步保护层pPL2可以包括可以通过与氧气反应而被氧化的材料。在示例中，第二初步保护层pPL2可以包括硅、氧化物或氮化物。
参照图4C，可以去除第二初步保护部pPL12和第四初步保护部pPL22。可以通过氧化工艺或蚀刻工艺去除第二初步保护部pPL12和第四初步保护部pPL22。
在氧化工艺中，整个第二初步保护部pPL12和整个第四初步保护部pPL22可以被氧化，并且第一初步保护部pPL11的一部分和第三初步保护部pPL21的一部分可以被氧化。可以通过将氧气提供到第二初步保护层pPL2上来氧化第一初步保护层pPL1和第二初步保护层pPL2。
阻挡氧化物层BO可以包括第一氧化物部BO1和第二氧化物部BO2。可以通过氧化第一初步保护部pPL11的一部分和第三初步保护部pPL21的一部分来形成第一氧化物部BO1。可以通过氧化整个第二初步保护部pPL12和整个第四初步保护部pPL22来形成第二氧化物部BO2。
在第一初步保护部pPL11中，未氧化部分可以被定义为第一保护层PL1。在第三初步保护部pPL21中，未氧化部分可以被定义为第二保护层PL2。第二保护层PL2可以位于第一保护层PL1中。
参照图4D，可以去除阻挡氧化物层BO。当去除阻挡氧化物层BO时，可以再次暴露出初步导电层pCL。当去除阻挡氧化物层BO时，可以形成第三腔CA3。
参照图4E，可以去除初步导电层pCL的第二初步导电部pCL2。当去除第二初步导电部pCL2时，可以再次暴露出第一间隔物层SP1的侧壁。
随后，类似于参照图2I至图2K所描述的，可以形成第一缓冲图案BP1和第二缓冲图案BP2，可以去除第一间隔物层SP1，可以去除栅极牺牲层GSC，可以形成栅极图案GP，可以形成覆盖图案CP，并且可以形成公共源极线200。
在根据此实施方式的半导体存储器装置的制造方法中，形成第一保护层PL1和第二保护层PL2，使得在导电层CL中不形成任何气隙。根据此实施方式，导电层CL由第一保护层PL1和第二保护层PL2保护。因此，能够防止导电层CL被用于蚀刻第二初始导电部pCL2的蚀刻剂和用于蚀刻栅极牺牲层GSC的蚀刻剂蚀刻。
图5是例示根据本公开的实施方式的存储器系统1100的配置的框图。
参照图5，存储器系统1100包括存储器装置1120和存储器控制器1110。
存储器装置1120可以包括参照图1A和图1B或图3描述的结构。存储器装置1120可以是配置有多个闪存芯片的多芯片封装件。
存储器控制器1110被配置为控制存储器装置1120，并且可以包括静态随机存取存储器(SRAM)1111、中央处理单元(CPU)1112、主机接口1113、纠错码(ECC)电路1114和存储器接口1115。SRAM 1111用作CPU 1112的操作存储器，CPU 1112执行存储器控制器1110的用于数据交换的整体控制操作，并且主机接口1113包括用于与存储器系统1100连接的主机的数据交换协议。ECC电路1114检测并校正从存储器装置1120读取的数据中包括的错误，并且存储器接口1115与存储器装置1120接口连接。此外，存储器控制器1110还可以包括用于存储用于与主机接口连接的代码数据的ROM等。
如上所述配置的存储器系统1100可以是其中存储器装置1120与控制器1110结合的存储卡或固态盘(SSD)。例如，当存储器系统1100是SSD时，存储器控制器1100可以通过诸如通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、PCI-快速(PCI-E)协议、高级技术附件(ATA)协议、串行ATA(SATA)协议、并行ATA(PATA)协议、小型计算机小型接口(SCSI)协议、增强型小磁盘接口(ESDI)协议和集成驱动电子设备(IDE)协议之类的各种接口协议中的一种与外部(例如，主机)进行通信。
图6是例示根据本公开的实施方式的计算系统1200的配置的框图。
参照图6，计算系统1200可以包括电连接到系统总线1260的CPU 1220、随机存取存储器(RAM)1230、用户接口1240、调制解调器1250和存储器系统1210。当计算系统1200是移动装置时，可以进一步包括用于向计算系统1200提供操作电压的电池，并且可以进一步包括应用芯片组、相机图像处理器(CIS)、移动D-RAM等。
存储器系统1210可以配置有如参照图5所述的存储器装置1212和存储器控制器1211。
在根据本公开的半导体存储器装置中，能够提供与沟道结构接触的导电层和位于导电层中的阻挡层。因此，能够提高半导体存储器装置的操作可靠性。
虽然已经参照本公开的一些实施方式例示和描述了本公开，但是本领域技术人员将理解，在不脱离如所附权利要求及其等同物定义的本公开的精神和范围的情况下，可以在形式和细节上进行各种变型。因此，本公开的范围不应限于上述实施方式，而是应由不仅所附权利要求书而且其等同物来确定。
在上述实施方式中，全部步骤可以选择性地被执行，或者可以省略一些步骤。在每个实施方式中，步骤并非必须根据所描述的顺序来执行而且可以重新布置。在本说明书和附图中公开的实施方式仅是示例，以促进对本公开的理解，并且本公开不限于此。也就是说，对于本领域技术人员而言显而易见的是，可以基于本公开的技术范围进行各种变型。
此外，已经在附图和说明书中描述了本公开的实施方式。尽管此处使用特定术语，但是这些仅是为了解释本公开的实施方式。因此，本公开不限于上述实施方式，并且在本公开的精神和范围内可以有许多变型。对于本领域技术人员显而易见的是，除了本文公开的实施方式之外，还可以基于本公开的技术范围进行各种变型。
相关申请的交叉引用
本申请要求于2019年12月6日在韩国知识产权局提交的韩国专利申请No.10-2019-0161366的优先权，其全部公开内容通过引用合并于此。

Claims (29)

1.一种半导体存储器装置，该半导体存储器装置包括：
第一源极层；
第二源极层，所述第二源极层在所述第一源极层上方；
层叠结构，所述层叠结构在所述第二源极层上方；以及
公共源极线，所述公共源极线贯穿所述层叠结构，
其中，所述第二源极层包括与所述公共源极线接触的保护层和围绕所述保护层的导电层，
其中，所述公共源极线的一部分在所述保护层下方突出，
其中，所述保护层的上表面、下表面和第一侧壁与所述导电层接触，并且
其中，所述保护层包括相对于氧化物、氮化物和多晶硅具有蚀刻选择性的材料。
2.根据权利要求1所述的半导体存储器装置，其中，所述保护层的第二侧壁与所述公共源极线接触。
3.根据权利要求1所述的半导体存储器装置，其中，所述层叠结构包括彼此交替层叠的绝缘图案和栅极图案。
4.根据权利要求1所述的半导体存储器装置，其中，所述导电层包括：
上部，所述上部覆盖所述保护层的所述上表面；
下部，所述下部覆盖所述保护层的所述下表面；以及
侧壁部，所述侧壁部覆盖所述保护层的所述第一侧壁，
其中，所述导电层的所述上部包括与所述公共源极线接触的缓冲图案。
5.根据权利要求4所述的半导体存储器装置，其中，所述缓冲图案包括氧化硅。
6.一种半导体存储器装置，该半导体存储器装置包括：
层叠结构，所述层叠结构包括彼此交替层叠的绝缘图案和栅极图案；
第一源极层，所述第一源极层包括导电层和在所述导电层中的第一保护层；
沟道结构，所述沟道结构贯穿所述层叠结构，所述沟道结构连接至所述第一源极层；以及
公共源极线，所述公共源极线贯穿所述层叠结构，所述公共源极线与所述第一保护层接触，
其中，所述公共源极线的一部分在所述第一保护层下方突出，
其中，所述导电层包括第一腔，
其中，所述第一保护层形成在所述第一腔中，并且
其中，所述第一保护层包括相对于氧化物、氮化物和多晶硅具有蚀刻选择性的材料。
7.根据权利要求6所述的半导体存储器装置，其中，所述第一保护层包括第二腔，
其中，所述第一源极层还包括在所述第二腔中的第二保护层。
8.一种半导体存储器装置，该半导体存储器装置包括：
第一源极层；
第二源极层，所述第二源极层在所述第一源极层上方；
绝缘图案和栅极图案，所述绝缘图案和所述栅极图案在所述第二源极层上方；以及
沟道结构，所述沟道结构贯穿所述绝缘图案、所述栅极图案和所述第二源极层，
其中，所述第二源极层包括与所述沟道结构接触的导电层和被所述导电层围绕的保护层，
其中，所述保护层包括相对于所述导电层具有蚀刻选择性的材料，并且
其中，所述保护层还包括相对于氧化物、氮化物和多晶硅具有蚀刻选择性的材料。
9.根据权利要求8所述的半导体存储器装置，该半导体存储器装置还包括与所述导电层和所述保护层接触的公共源极线。
10.根据权利要求8所述的半导体存储器装置，其中，所述保护层包括SiCO、SiC和SiCN中的至少一种。
11.根据权利要求8所述的半导体存储器装置，其中，所述导电层包括多晶硅。
12.一种制造半导体存储器装置的方法，该方法包括以下步骤：
形成包括源极牺牲结构的源极结构；
在所述源极结构上形成层叠结构；
形成贯穿所述层叠结构的沟槽；
通过经由所述沟槽去除所述源极牺牲结构来形成第一腔；
形成包括在所述沟槽中的第一初步导电部和在所述第一腔中的第二初步导电部的初步导电层；
在所述第二初步导电部中形成第一保护层；以及
去除所述第一初步导电部的在所述第一保护层下方的一部分，
其中，所述第一保护层包括相对于氧化物、氮化物和多晶硅具有蚀刻选择性的材料。
13.根据权利要求12所述的方法，其中，形成所述第一保护层的步骤包括以下步骤：
在所述沟槽中形成第一初步保护部；以及
在所述第一腔中形成第二初步保护部。
14.根据权利要求13所述的方法，其中，形成所述第一保护层的步骤还包括去除所述第一初步保护部。
15.根据权利要求14所述的方法，其中，去除所述第一初步保护部的步骤包括通过氧化所述第一初步保护部来形成氧化物部。
16.根据权利要求15所述的方法，其中，去除所述第一初步保护部的步骤还包括去除所述氧化物部。
17.根据权利要求14所述的方法，其中，去除所述第一初步保护部的步骤包括蚀刻所述第一初步保护部。
18.根据权利要求12所述的方法，该方法还包括以下步骤：形成贯穿所述层叠结构的沟道结构。
19.根据权利要求18所述的方法，其中，所述沟道结构被形成为包括与所述第二初步导电部接触的沟道层。
20.一种制造半导体存储器装置的方法，该方法包括以下步骤：
形成源极牺牲结构；
在所述源极牺牲结构上方交替地层叠绝缘层和栅极牺牲层；
形成贯穿所述绝缘层和所述栅极牺牲层的沟槽；
通过经由所述沟槽去除所述源极牺牲结构来形成第一腔；
形成包括在所述第一腔中的导电层和在所述导电层中的保护层的源极层；以及
去除所述导电层的在所述保护层下方的一部分，
其中，所述保护层包括相对于氧化物、氮化物和多晶硅具有蚀刻选择性的材料。
21.根据权利要求20所述的方法，其中，形成所述源极层的步骤包括形成初步导电层，所述初步导电层包括在所述第一腔中的第二腔。
22.根据权利要求21所述的方法，其中，形成所述源极层的步骤还包括在所述第二腔中形成初步保护层。
23.根据权利要求20所述的方法，该方法还包括以下步骤：形成贯穿所述源极牺牲结构、所述绝缘层和所述栅极牺牲层的沟道结构。
24.根据权利要求20所述的方法，其中，形成所述源极层的步骤包括以下步骤：
形成包括在所述第一腔中的第一初步导电部和在所述沟槽中的第二初步导电部的初步导电层；以及
在所述初步导电层中形成初步保护层。
25.根据权利要求24所述的方法，其中，形成所述初步保护层的步骤包括在所述第一腔中形成第一初步保护部以及在所述沟槽中形成第二初步保护部。
26.根据权利要求25所述的方法，其中，形成所述源极层的步骤还包括去除所述第二初步保护部。
27.根据权利要求26所述的方法，其中，去除所述第二初步保护部的步骤包括通过氧化所述第二初步保护部来形成氧化物部。
28.根据权利要求27所述的方法，其中，去除所述第二初步保护部的步骤还包括去除所述氧化物部。
29.根据权利要求26所述的方法，其中，去除所述第二初步保护部的步骤包括蚀刻所述第二初步保护部。
CN202010655499.5A 2019-12-06 2020-07-09 半导体存储器装置及其制造方法 Active CN112928120B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190161366A KR20210071307A (ko) 2019-12-06 2019-12-06 반도체 메모리 장치 및 그의 제조 방법
KR10-2019-0161366 2019-12-06

Publications (2)

Publication Number Publication Date
CN112928120A CN112928120A (zh) 2021-06-08
CN112928120B true CN112928120B (zh) 2024-04-12

Family

ID=76163102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010655499.5A Active CN112928120B (zh) 2019-12-06 2020-07-09 半导体存储器装置及其制造方法

Country Status (3)

Country Link
US (2) US11637114B2 (zh)
KR (1) KR20210071307A (zh)
CN (1) CN112928120B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210098141A (ko) 2020-01-31 2021-08-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 제조 방법
KR20220000096A (ko) * 2020-06-25 2022-01-03 삼성전자주식회사 반도체 소자
KR20220082619A (ko) * 2020-12-10 2022-06-17 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR20220135825A (ko) * 2021-03-31 2022-10-07 에스케이하이닉스 주식회사 반도체 장치 제조 방법

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353344A (ja) * 2001-05-29 2002-12-06 Toshiba Corp 不揮発性半導体記憶装置、不揮発性半導体記憶装置の製造方法
CN102760739A (zh) * 2011-04-26 2012-10-31 爱思开海力士有限公司 半导体存储器件及其制造方法
US8877590B1 (en) * 2013-06-28 2014-11-04 SK Hynix Inc. Semiconductor memory device and method of manufacturing the same
CN104835824A (zh) * 2014-02-06 2015-08-12 株式会社东芝 半导体存储装置及其制造方法
CN105845630A (zh) * 2015-01-13 2016-08-10 旺宏电子股份有限公司 一种存储器装置及其制造方法
CN106856198A (zh) * 2015-12-08 2017-06-16 爱思开海力士有限公司 半导体器件的制造方法
CN107293544A (zh) * 2016-03-31 2017-10-24 爱思开海力士有限公司 半导体器件及其制造方法
CN107425005A (zh) * 2016-05-23 2017-12-01 爱思开海力士有限公司 半导体装置及其制造方法
CN108063142A (zh) * 2016-11-08 2018-05-22 爱思开海力士有限公司 半导体装置及其制造方法
CN109346477A (zh) * 2018-11-08 2019-02-15 长江存储科技有限责任公司 3d存储器件及其制造方法
CN109659308A (zh) * 2017-10-12 2019-04-19 爱思开海力士有限公司 半导体器件及其制造方法
KR20190119439A (ko) * 2018-04-12 2019-10-22 에스케이하이닉스 주식회사 반도체 장치의 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150064520A (ko) * 2013-12-03 2015-06-11 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US9287379B2 (en) * 2014-05-19 2016-03-15 Micron Technology, Inc. Memory arrays
US9831266B2 (en) 2015-11-20 2017-11-28 Sandisk Technologies Llc Three-dimensional NAND device containing support pedestal structures for a buried source line and method of making the same
KR102607825B1 (ko) * 2016-01-18 2023-11-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20180053918A (ko) * 2016-11-14 2018-05-24 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US10224340B2 (en) 2017-06-19 2019-03-05 Sandisk Technologies Llc Three-dimensional memory device having discrete direct source strap contacts and method of making thereof
US10438964B2 (en) * 2017-06-26 2019-10-08 Sandisk Technologies Llc Three-dimensional memory device having direct source contact and metal oxide blocking dielectric and method of making thereof
KR102467456B1 (ko) 2017-10-13 2022-11-17 에스케이하이닉스 주식회사 식각액 조성물, 이를 이용한 반도체 장치의 제조 방법 및 반도체 장치
KR102549967B1 (ko) * 2017-11-21 2023-06-30 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR102380824B1 (ko) * 2017-12-04 2022-03-31 삼성전자주식회사 반도체 소자
KR102579108B1 (ko) * 2018-03-13 2023-09-18 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102624170B1 (ko) * 2018-04-30 2024-01-12 삼성전자주식회사 3차원 반도체 메모리 장치
KR20200126686A (ko) * 2019-04-30 2020-11-09 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
KR20210001071A (ko) * 2019-06-26 2021-01-06 삼성전자주식회사 수직형 반도체 소자
US11348939B2 (en) * 2019-12-20 2022-05-31 Micron Technology, Inc. Integrated assemblies, and methods of forming integrated assemblies

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353344A (ja) * 2001-05-29 2002-12-06 Toshiba Corp 不揮発性半導体記憶装置、不揮発性半導体記憶装置の製造方法
CN102760739A (zh) * 2011-04-26 2012-10-31 爱思开海力士有限公司 半导体存储器件及其制造方法
US8877590B1 (en) * 2013-06-28 2014-11-04 SK Hynix Inc. Semiconductor memory device and method of manufacturing the same
CN104835824A (zh) * 2014-02-06 2015-08-12 株式会社东芝 半导体存储装置及其制造方法
CN105845630A (zh) * 2015-01-13 2016-08-10 旺宏电子股份有限公司 一种存储器装置及其制造方法
CN106856198A (zh) * 2015-12-08 2017-06-16 爱思开海力士有限公司 半导体器件的制造方法
CN107293544A (zh) * 2016-03-31 2017-10-24 爱思开海力士有限公司 半导体器件及其制造方法
CN107425005A (zh) * 2016-05-23 2017-12-01 爱思开海力士有限公司 半导体装置及其制造方法
CN108063142A (zh) * 2016-11-08 2018-05-22 爱思开海力士有限公司 半导体装置及其制造方法
CN109659308A (zh) * 2017-10-12 2019-04-19 爱思开海力士有限公司 半导体器件及其制造方法
KR20190119439A (ko) * 2018-04-12 2019-10-22 에스케이하이닉스 주식회사 반도체 장치의 제조방법
CN109346477A (zh) * 2018-11-08 2019-02-15 长江存储科技有限责任公司 3d存储器件及其制造方法

Also Published As

Publication number Publication date
US11637114B2 (en) 2023-04-25
US20230217652A1 (en) 2023-07-06
US20210175241A1 (en) 2021-06-10
KR20210071307A (ko) 2021-06-16
CN112928120A (zh) 2021-06-08

Similar Documents

Publication Publication Date Title
CN112928120B (zh) 半导体存储器装置及其制造方法
US10014313B1 (en) Semiconductor device and method of manufacturing the same
CN113035881B (zh) 半导体存储器装置以及该半导体存储器装置的制造方法
US11751376B2 (en) Semiconductor memory device and manufacturing method thereof
CN112652629B (zh) 半导体存储器装置及其制造方法
CN113764431B (zh) 制造半导体器件的方法
US11189625B2 (en) Semiconductor memory device having cell source structure and manufacturing method thereof
US20240130134A1 (en) Semiconductor memory device and manufacturing method thereof
CN112447753A (zh) 半导体存储器件及其制造方法
US20240006495A1 (en) Semiconductor memory device and method of manufacturing the same
CN113113420B (zh) 半导体装置和制造该半导体装置的方法
CN113206103B (zh) 半导体存储器装置及其制造方法
US11943915B2 (en) Three-dimensional memory device with vias connected to staircase structure
US11594486B2 (en) Semiconductor device and manufacturing method of semiconductor device
KR102671791B1 (ko) 반도체 장치 및 그의 제조 방법
US20230020017A1 (en) Method of manufacturing semiconductor device
CN116896897A (zh) 制造半导体存储器装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant