CN112768584A - 一种发光二极管芯片及其应用 - Google Patents

一种发光二极管芯片及其应用 Download PDF

Info

Publication number
CN112768584A
CN112768584A CN202011625607.0A CN202011625607A CN112768584A CN 112768584 A CN112768584 A CN 112768584A CN 202011625607 A CN202011625607 A CN 202011625607A CN 112768584 A CN112768584 A CN 112768584A
Authority
CN
China
Prior art keywords
layer
substrate
semiconductor
light emitting
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011625607.0A
Other languages
English (en)
Other versions
CN112768584B (zh
Inventor
陈卫军
刘美华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Jingxiang Photoelectric Technology Co ltd
Shenzhen Jing Xiang Technologies Co ltd
Original Assignee
SHENZHEN JINGXIANG TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN JINGXIANG TECHNOLOGY CO LTD filed Critical SHENZHEN JINGXIANG TECHNOLOGY CO LTD
Priority to CN202011625607.0A priority Critical patent/CN112768584B/zh
Publication of CN112768584A publication Critical patent/CN112768584A/zh
Application granted granted Critical
Publication of CN112768584B publication Critical patent/CN112768584B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/021—Cleaning or etching treatments
    • C23C14/022—Cleaning or etching treatments by means of bombardment with energetic particles or radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0617—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/541—Heating or cooling of the substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H01L21/2036—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Thermal Sciences (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明提出一种发光二极管芯片及其应用，所述发光二极管芯片包括：多个发光二极管；多个电性连接件，分别连接于所述多个发光二极管；以及封装体，将多个所述发光二极管整合成所述发光二极管芯片；其中，所述多个发光二极管具有相同的光色。通过本发明提供的一种发光二极管芯片及其应用，提高发光二极管面板制造过程中的转印良率。

Description

一种发光二极管芯片及其应用
技术领域
本发明涉及半导体领域，特别涉及一种发光二极管芯片及其应用。
背景技术
微型发光二极管(Micro LED)是目前热门研究的下一代显示器的光源。微型发光二极管显示器具有低功率消耗、高亮度、超高分辨率、超高色彩饱和度、响应速度快、能耗低，及寿命长等优点。此外，微型发光二极管显示器的功率消耗量约为液晶显示器(LCD)的10％或有机发光二极管显示器(OLED)的50％。而与同样是自发光的OLED相比较，亮度高了30倍，且分辨率可以达到1500PPI(像素密度，Pixels Per Inch)。微型发光二极管显示器的的这些明显的优势，使得它有望取代现在的OLED和LCD，成为下一代的显示器。微型发光二极管目前还无法量产，是因为目前还有许多技术难题需要克服，其中一个重要的技术难题就是如何提高转印良率。
发明内容
鉴于上述现有技术的缺陷，本发明提出一种发光二极管芯片及其应用，所述发光二极体芯片内包括多个具有相同光色的发光二管结构。
为实现上述目的及其他目的，本发明提出一种发光二极管芯片，该发光二极管芯片包括：
多个发光二极管；
多个电性连接件，分别连接于所述多个发光二极管；以及
封装体，将多个所述发光二极管整合成所述发光二极管芯片；
其中，所述多个发光二极管具有相同的光色。
在本发明一实施例中，所述多个发光二极管的光色为蓝光、红光或绿光。
本发明还提供一种发光二极管面板，其包括：
电路基板；
多个所述发光二极管芯片，其设置于所述电路基板上；以及
波长转换层，设置于所述发光二极管芯片上。
在本发明一实施例中，相邻所述发光二极管芯片的间距小于所述发光二极管芯片的长度或宽度。
在本发明一实施例中，所述发光二极管面板还包括平坦化层，其设置于所述发光二极管芯片上。
在本发明一实施例中，所述发光二极管面板还包括光阻隔层，其设置于所述发光二极管芯片之间。
在本发明一实施例中，所述发光二极管面板还包括保护层，其设置于所述发光二极管芯片上。
在本发明一实施例中，所述发光二极管面板还包括保护基板，其设置于所述发光二极管芯片上。
在本发明一实施例中，所述发光二极管面板还包括透光基板，所述波长转换层形成于所述透光基板上。
本发明还提供一种电子装置，其特征在于，包括所述发光二极管面板。
综上所述，通过本发明提出一种发光二极管芯片及其应用，同一发光二管芯片上包括多个具有相同光色的发光二管结构，在生产微型显示器时。在进行巨量转移的过程中，通过减少转移的数量以及增大转移结构的体积，从而提高转印良率。
附图说明
图1：本实施例提出的生长腔体的简要示意图。
图2：本实施例中基座的另一简要示意图。
图3：本实施例中基座的背面示意图。
图4：本实施例中加热器的简要示意图。
图5：本实施例中加热器另一简要示意图。
图6：本实施例中测温装置的简要示意图。
图7：本实施例中磁体的简要示意图。
图8至图9：本实施例中磁体的另一简要示意图。
图10：本实施例中反射板的简要示意图。
图11：本实施例中卡箍的简要示意图。
图12：本实施例中冷却装置的简要示意图。
图13：本实施例中进气口的简要示意图。
图14：本实施例中进气管道的简要示意图。
图15：本实施例中进气管道的底部简要示意图。
图16至图19：本实施例中进气口的另一简要示意图。
图20：本实施例提出的半导体设备的简要示意图。
图21：本实施例中过渡腔体的简要示意图。
图22：本实施例中冷却板的简要示意图。
图23：本实施例中底座的简要示意图。
图24：本实施例中载台及托盘的简要示意图。
图25：本实施例中清洗腔体的简要示意图。
图26：本实施例中升降旋转机构的简要示意图。
图27：本实施例中清洗腔体的另一简要示意图。
图28：本实施例中衬套及线圈组件的简要示意图。
图29：本实施例中预热腔体的简要示意图。
图30：本实施例中加热器的简要示意图。
图31：本实施例中加热线圈的简要示意图。
图32：本实施例中测温点的简要示意图。
图33：本实施例中半导体设备的使用方法流程图。
图34：本实施例中氮化铝镀膜的分析图。
图35：本实施例中氮化铝薄膜的电镜图。
图36：本实施例中氮化铝薄膜的摇摆曲线图。
图37：本实施例中一种半导体外延结构图。
图38至图40：本实施例中另一种半导体外延结构图。
图41：本实施例中一种发光二极管结构图。
图42：本实施例中另一种半导体外延结构图。
图43：本实施例中一种半导体功率器件结构图。
图44至图45：本实施例中一种半导体功外延结构图。
图46：本实施例中一种发光二极管结构图。
图47至图51：本实施例中一种微发光二极管形成图。
图52至图58：本实施例中一种微发光二极管芯片形成图。
图59至图68：本实施例中另一种微发光二极管芯片形成图。
图69至图76：本实施例中一种微发光二极管面板形成图。
图77至图83：本实施例中另一种微发光二极管面板形成图。
图84：本实施例中一种微发光二极管面板结构图。
图85：本实施例中一种电子装置结构框图。
图86：本实施例中一种半导体器件结构图。
图87：本实施例中一种射频模组框图。
图88、图90、图92：本实施例中另一种半导体器件结构图。
图89、图91、图93：本实施例中另一种射频模组框图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1，本实施例提出一种半导体设备100，该半导体设备100包括生长腔体110，基座111，靶材123及磁体122。基座111设置在生长腔体110内，基座111可设置在生长腔体110的底端，在基座111上允许放置一个或多个基板112(例如四个、六个或更多个)。在一些实施例中，基座111的直径范围可例如在200mm-800mm。在一些实施例中，基座111的尺寸例如为2-12英寸。基座111可由多种材料形成，包括碳化硅或涂有碳化硅的石墨。基板112的材料可包括蓝宝石，碳化硅，硅，氮化镓，金刚石，铝酸锂，氧化锌，钨，铜和/或铝氮化镓，该基板112还可例如为钠钙玻璃和/或高硅玻璃。一般而言，基板112可能由以下各种组成：具有兼容的晶格常数和热膨胀系数的材料，与生长其上的III-V族材料兼容的基板或在III-V生长温度下热稳定和化学温定的基板。基板112的尺寸在直径上可从50mm至100mm(或更大)的范围。例如，该基板112可为硅衬底，并可在硅衬底上形成金属化合物膜，例如为氮化铝薄膜或氮化镓薄膜，例如为(002)取向的氮化铝膜。如图1所示，基座111还连接一驱动单元113，驱动单元113可电性连接控制单元(未显示)，驱动单元113用于驱动基座111上升或下降，驱动单元113可以采用诸如伺服电机或步进电机等的驱动装置，控制单元用于在磁控溅射的过程中控制驱动单元113驱动基座111上升，以使靶材123与基座111的间距可保持预定值不变，该预定值可以根据具体需要设定，以获得理想的薄膜均匀性、沉积速率等的工艺结果的最优值。因此，通过借助控制单元在磁控溅射的过程中控制驱动单元113驱动基座111上升，可使靶基间距保持不变，以提高薄膜均匀性和沉积速率，进而可以提高工艺质量。控制单元可以例如采用上位机或PLC等。在一些实施例中，基座111还可连接一旋转单元，旋转单元用于在膜沉积期间使基座111旋转，进一步改善镀膜的厚度均匀性，及改善镀膜的应力均匀性。
值得说明的是，在一些实施例中，半导体设备100还可例如包括负载锁定室、承载盒和选择性附加的MOCVD反应腔室(未显示)以供大量应用。在一些实施例中，半导体设备100的靶材123可包括，但不限于含Al金属，合金，化合物，比如Al、AlN，AlGa，Al2O3等，且靶材可例如II/IV/VI族元素掺杂，以改善层相容性与装置性能。在一些实施例中，溅射工艺气体可包括，但不限于，比如N2，NH3，NO2，NO等的含氮气体和比如Ar，Ne，Kr等的惰性气体。
在一些实施例中，本发明的半导体设备可用于形成高质量缓冲层和III-V族层的设备和方法，所述高品质缓冲层和III-V族层可用来形成可能的半导体组件，如射频组件、功率组件、或其它可能组件。
请参阅图2，在一些实施例中，基座111的中间部分可相对于边缘是凸起的，基板112设置在基座111的中间部分上，从而基板112的一部分覆盖边缘区域并且可与边缘区域间隔开。在基板112的边缘处，基座111与基板112之间没有直接的接触，这被认为能够减少基座111对基板112的接触冷却。当基板112在整个沉积过程因离子轰击而被加热时，由于基板112与基座111的中间部分热接触，所以基板112的中间部分可被基座111冷却，基板112的边缘不会受到直接接触冷却，因此经受较高的温度。这使得膜层的边缘更具拉伸性，从而再次起到膜层上应力的总体变化的作用。
请参阅图3-4，图3显示为基座111的背面。在一些实施例中，在基座111的背面上可设置有至少一个加热器，其中，加热器可包括多个加热电极126及一个加热线圈127，在靠近加热电极126的位置上还可设有测温点128。在本实施例中，多个加热电极126连接在一个加热线圈127。在一些实施例中，加热线圈127可包括第一部分及第二部分，第一部分及第二部分关于该加热线圈127的中心对称连接，其中第一部分从外至内依次包括第一弧边127a，第二弧边127b及第三弧边127c，第一弧边127a，第二弧边127b及第三弧边127c可以为同心圆形状。第一弧边127a的一端连接第二弧边127b的一端，第二弧边127b的另一端连接第三弧边127c，第一部分通过第三弧边127c连接第二部分，形成圆形的加热线圈127。第一弧边127a的另一端连接加热电极126，
如图3所示，在多个加热电极126连接外部电源后，该加热线圈127开始对该基座111进行加热。通过加热线圈127，能够保证对基座111的加热均匀性，从而能够保证基板112的温度均匀性。该加热线圈127可例如设置在热解氮化硼基底上。在一些实施例中，为进一步提高加热的均匀性，可对该加热线圈127的形状及圈数进行调整。在一实施例中，基座111的背面可设置7个、8个或更多個加热电极126。
请参阅图5，在一些实施例中，为进一步提高基座111的加热均匀性，可对该加热线圈127进行调整，例如该加热线圈127通过一漆包线127d经过弯折形成的，该漆包线127d的横截面可为圆形或方形或扁平形。可根据实际情况，调整该漆包线127d的饶制圈数，或者将该加热线圈127设置成非对称形状，或者将漆包线饶制成其他形状。
请参阅图3及图6，在本实施例中，靠近加热电极126的位置上还可设有测温点128，该测温点128连接至测温装置，在本实施例中，该测温装置包括依次连接的检测回路129a以及温度采集模块129b。其中，检测回路129a可例如由两种不同材质的导体构成，该检测回路129a的一端(工作端)与测温点128接触，以产生热电信号。温度采集模块129b用于通过检测回路129a的另一端(自由端)的第一检测点和第二检测点，接收热电信号，并根据该热电信号计算测温点128的温度。由于检测回路129a由多种不同材质的导体构成，该热电信号对第一检测点和第二检测点的电势差会产生影响，温度采集模块129b通过计算第一检测点和第二检测点的电势差来计算测温点128的温度。本实施例中，该测温装置可例如为热电偶。在一些实施例中，还可以使用其他测温仪来测量基座111上的温度，例如还可以通过红外感温仪来测量基座111上的温度。本实施例中通过测温装置可实时得知基座111各个位置上的温度情况，可以保证基座111上的温度处于均匀稳定的状态，同时还可以保证基座111上的基板112处于均匀稳定的温度环境中。
请再参阅图1，在本实施例中，靶材123可设置在生长腔体110的顶部，靶材123与溅射电源(未显示)电连接，在磁控溅射过程中，溅射电源向靶材123输出溅射功率，以使在生长腔体110内形成的等离子体刻蚀靶材123。在一些实施例中，靶材123的材料选自但不限于以下各者的群组：大体上的纯铝、含铝合金、含铝化合物(如AlN、AlGa、Al2O3)和掺杂有II/IV/VI族元素以改良层兼容性和装置性能的含铝靶材。在一些实施例中，可通过用掺杂靶材料和/或将掺杂气体输送至所产生溅射等离子体来将掺杂原子添加至沉积薄膜，以调节沉积PVD AlN缓冲层的电特性、机械特性和光学特性，例如以使得薄膜适合在其上制造III族氮化物装置。在一些实施例中，在生长腔体110内形成的薄膜(例如AlN缓冲层)的厚度在0.1-1000纳米之间。
请参阅图1，在本实施例中，磁体122可位于靶材123的上方，磁体122围绕靶材123的中心轴进行旋转，例如磁体122围绕靶材123的中心轴旋转90°或180°或360°或任意角度，或者磁体122可围绕靶材123的中心轴旋转任一角度。在本实施例中，该磁体122连接一驱动机构，该驱动机构带动该磁体122进行旋转的同时，还可以进行上下往复运动。该驱动机构包括第一电机114，传动杆115，第二电机116及升降组件。其中第一电机114通过传动杆115连接第二电机116，第一电机114例如为伺服电机或步进电机，传动杆115可例如为丝杆，第二电机116例如为旋转伺服电机，由此第一电机114可通过传动杆115带动第二电机116进行上下往复运动，第一电机114驱动传动杆115正向，或反向转动可使第二电机116作往复运动。在不同实施例中，该升降组件包括外轴118及内轴119，内轴119设置在外轴118内，内轴119允许沿着外轴118运动，同时外轴118设置在生长腔体110上，部分内轴119设置在生长腔体110内，在内轴119的一端上还设有一固定装置121，磁体122通过该固定装置121固定在内轴119的一端上，同时在外轴118在与生长腔体110接触的周围还设置有密封装置120，通过该密封装置120来实现真空密封，该密封装置120可例如为密封圈。在不同实施例中，第二电机116通过输出轴117连接内轴119，输出轴117部分位于外轴118内，第二电机116通过该输出轴117可带动内轴119进行旋转，同时第一电机114通过传动杆115带动第二电机116进行上下往复运动，由此当同时打开第一电机114及第二电机116时，该内轴119可在进行上下往复运动的同时，还可以进行旋转运动，从而可以带动内轴119上的磁体122也作相应的运动。当打开第一电机114，关闭第二电机116时，该内轴119可只进行上下往复运动。当关闭第一电机114，打开第二电机116时，该内轴119可只进行旋转运动。由此工作人员可根据实现情况选择打开和/或关闭第一电机114和/或第二电机116。
在一些实施中，磁体122在作旋转运动时，靶材123可保持静止状态，也可绕自身中心轴旋转，但是靶材123和磁体122之间可存在旋转速度差。当磁体122进行旋转时，可以通过动力源如电机来驱动靶材123环绕自身中心轴旋转，以使靶材123和磁体122之间存在速度差。靶材123和磁体122的相对运动，可使得磁体122所产生的磁场均匀地扫描过靶材123的溅射面，且由于本实施例中电场与均匀分布于靶材123溅射面的磁场同时作用于二次电子，可调整二次电子的运动轨迹以增加二次电子与氩原子的碰撞次数，使得靶材123溅射面附近的氩原子被充分电离，以产生更多的氩离子；且通过更多的氩离子轰击靶材123，可有效地提高靶材123的溅射利用率和溅射均匀性，进一步提高沉积薄膜的质量和均匀性。
请参阅图7，在本实施例中，该磁体122包括第一部分，第二部分及多个第三部分，多个第三部分连接在第一部分及第二部分之间。第一部分包括第一磁性单元1221，第二部分包括第二磁性单元1222，第三磁性单元1223及第四磁性单元1224，第三部分包括第五磁性单元1225，第六磁性单元1226及第七磁性单元1227。本实施例通过多个磁性单元拼接成对称的环形的磁体122，当磁体122静止时可形成弧形的磁场，当磁体122围绕靶材123旋转时可形成均匀磁场。通过该均匀的磁场可以提供靶材的溅射均匀性，从而实现镀膜的均匀性。
请参阅图8，在一些实施例中，该磁体122还可以为弧形结构，该磁体122包括第一磁性单元1221，第二磁性单元1222及多个第三磁性单元1223，第一磁性单元1221通过第三磁性单元1223连接第二磁性单元1222，其中，第一磁性单元1221和第二磁性单元1222例如为弧形，且第一磁性单元1221和第二磁性单元1222为相同的弧形结构，第三磁性单元1223连接在第一磁性单元1221及第二磁性单元1222之间，且关于第一磁性单元1221及第二磁性单元1222的中心轴对称。当磁体122静止时可形成弧形的磁场，该磁体122围绕靶材1223旋转时可以形成均匀的磁场。通过该均匀的磁场可以提供靶材的溅射均匀性，从而实现镀膜的均匀性。
请参阅图9，在一些实施例中，该磁体122还可以为近似矩形结构，该磁体122包括相对设置的多个第一磁性单元1221及相对设置的多个第二磁性单元1222，其中第一磁性单元1221连接第二磁性单元1222，第一磁性单元1221可以为弧形结构，且第一磁性单元1221可以向内或向外凹进，多个第一磁性单元1221还可以同时为向内或向外凹进的弧形结构，多个第一磁性单元1221也可以包括不同的弧形结构。该磁体122可以我对称结构或者非对称结构，当磁体122静止时可形成弧形的磁场，该磁体122围绕靶材123旋转时可以形成均匀磁场。通过该均匀磁场可以提供靶材的溅射均匀性，从而实现镀膜的均匀性。
请参阅图10，在一些实施例中，该生长腔体110可包括外壁110a及内壁110b，内壁110b设置在外壁110a内，内壁110b通过多个螺栓固定在外壁110a内，因此外壁110a及内壁110b形成环形的结构，当该半导体设备100工作时，该环形结构可减缓热量的散失。在内壁110b还设置多层反射板，例如内壁110b从内至外依次设置第一反射板111a及第二反射板111b，第一反射板111a及第二反射板111b依次贴合，在进行沉积工作时，基座112处于高温状态，通过在内壁110b上设置多层反射板可及时隔绝辐射热，防止热量向外散失。其中，第一反射板111a及第二反射板111b呈圆形设置在内壁110b上。第一反射板111a及第二反射板111b可由整体保温材料组成或由多块保温材料组成。本实施例在内壁110b上设置两层反射板，在一些实施例中可设置3层或4层或更多或更少层反射板。
请参阅图10-11，在本实施例中，在生长腔体110的内壁110b上设置多个卡箍132，该卡箍132用于固定第一反射板111a及第二反射板111b。其中，该卡箍132包括多个限位条1321，相邻两个限位条1321形成一卡槽1322，该卡箍132中一端的限位条1321设置在内壁110b上，然后将第一反射板111a及第二反射板111b设置在相应的卡槽1322内。在本实施例中，第一反射板111a及第二反射板111b设置在相邻的卡槽1322，在一些实施例中，第一反射板111a及第二反射板111b可间隔设置在相应的卡槽1322内。第一反射板111a及第二反射板111b的两端分别包括一弯折部(未显示)，第一反射板111a的两端的弯折部突出于卡槽1322，因此第一反射板111a成圆形设置在内壁110b上。在本实施例中，在内壁110b上设有例如六个卡箍132，卡箍132均匀设置在内壁110b上。在本实施例中，在外壁110a，内壁110b，第一反射板111a及第二反射板111b相同的位置上设有相同大小的通孔130，该通孔130的位置高于基座111，在外壁110a及内壁110b的通孔130上设置有耐高温透明材料。由此工作人员可从生长腔体110的外部了解生长腔体110内的生长情况。在内壁110b上还设有一挡片131。
请参阅图12，在该生长腔体110的外壁110a还设有一冷却装置140，该冷却装置140用于吸收散失到外壁110a上的热量，防止外壁110a由于高温出现变形的情况。在本实施例中，该冷却装置140例如为围绕在外壁110a上的水管，该水管的一端为进水口，该水管的另一端为出水口，通过将该水管形成循环的水路，有效吸收了外壁110a上的温度。
请参阅图1及图13-14，在本实施例中，该生长腔体110上包括至少一个进气口，该进气口连接外部气源124，外部气源124通过该进气口向该生长腔体110内送入气体。在生长腔体110上至少包括一个抽气口，该抽气口连接真空泵125，真空泵125通过该抽气口对该生长腔体110进行抽真空处理。在一些实施例中，该生长腔体110上至少包括两个进气口，例如包括第一进气口119a及第二进气口119b，第一进气口119a及第二进气口119b分别设置在生长腔体110的相对两侧上，第一进气口119a及第二进气口119b相互对称，通过第一进气口119a及第二进气口119b可向生长腔体110内输入气体。在本实施例中，第一进气口119a及第二进气口119b分别连接一个进气管道200，该进气管道200包括外套管210及内套管220，内套管220平行设置在外套管210内，内套管220的一端可以与外套管210的一端连接，形成封闭的环形空腔。该进气管道200的一端连接在进气口上，该进气管道200的另一端可接触生长腔体110的内壁或者进气管道200的另一端与生长腔体110的内壁具有一定的间隙。外套管210上包括多个第一排气孔211，内套管210上包括多个第二排气孔221，多个第一排气孔211分别均匀设置在外套管210上，多个第二排气孔221分别均匀设置在内套管220上，其中，第二排气孔221的尺寸大于或等于第一排气孔211的尺寸，因此第一排气孔211与第二排气孔221可相互错开或部分重叠或重叠。在本实施例中，第一排气孔211的尺寸小于第二排气孔221的尺寸，且第一排气孔211和第二排气孔221相互错开，第一排气孔211及第二排气孔221例如为圆形，长方形，三角形中或其他形狀的一种或其组合。外部气流先进入内套管220内，然后通过内套管220上的第二排气孔221进入到环形空腔中，再由外套管210上的第一排气孔211较均匀地进入到生长腔体110内，这样进入到生长腔体110内的气流的流速可得到较大程度的减缓、且不会紊乱，从而大大减轻了因气流冲击带来的设备及产品的震动，避免出现设备硬伤、产品破损的现象，同时进入生长腔体110内的气流均匀，也可以提高镀膜的均匀性。
请参阅图14，在本实施例中，该进气管道200通过一支管230连接在进气口上，该支管230，该支管230的一端固定在进气口上，该支管230的另一端连接在外套管210内，在生长腔体110的外壁上还设置一排气管240，排气管240与生长腔体110的外壁保持密封状态，该排气管240设置在进气口上，排气管240还连接一外部气源250，通过该外部气源250通过排气管240向支管230内输送气体，当气体进入到内套管220后，通过内套管220上的多个第二排气孔221进入到外套管210内，然后通过外套管210上的多个第一排气孔211进入到生长腔体110内，这样进入到生长腔体110内的气流的流速可得到较大程度的减缓、且不会紊乱，从而大大减轻了因气流冲击带来的设备及产品的震动，避免出现设备硬伤、产品破损的现象，同时进入生长腔体110内的气流均匀，也可以提高镀膜的均匀性。在一些实施例中，还可在支管230或排气管240上设置一气流调节器，该气流调节器可用于调整进气管道200内的气体流速。
请参阅图15，在一些实施例中，内套管220底部与外套管210的底部之间具有一定的间隙，该间隙例如2-3mm。在内套管220的底部上设置有多个第二排气孔221，在外套管210的底部上设置有多个第一排气孔211，同时第二排气孔221的直径大于第一排气孔211的直径，因此第一排气孔211的相对密度大于第二排气孔221的相对密度，同时第一排气孔211与第二排气孔221相互错开或重叠或部分重叠。在本实施例中，在进气管道200的一端上设有多个通孔，可进一步提高气流进入生长腔体110的均匀性。
请参阅图16，在一些实施例中，在生长腔体110的侧壁上设置多个进气口，例如分别为第一进气口119a，第二进气口119b，第三进气口119c及第四进气口119d。所述四个进气口分别连接一进气管道200，通过该四个进气口向该生长腔体110输入气体，由此可提高气体在生长腔体110内的均匀性，从而能够提高镀膜的均匀性。
请参阅图17，在一些实施例中，在生长腔体110的侧壁上设置有两个进气口，分别为第一进气口119a及第二进气口119b。第一进气口119a及第二进气口119b相互错开。在第一进气口119a及第二进气口119b分别接入一进气管道200，该进气管道200上包括多个排风孔201，以便气体进入生长腔体110后变得更加均匀。第一进气口119a及第二进气口119b连接的进气管道200的直径可相同或不同，以便调节气体的流速。
请参阅图18，在一些实施例中，在生长腔体110的侧壁上设有一进气口119a，在第一进气口119a接入一进气管道200，在进气管道200上包括多个排风孔201，多个排风孔201的直径可相同或不同，以便调节气体的流速。
请参阅图19，在一些实施例中，在生长腔体110的顶部设置多个进气口，分别为第一进气口119a及第二进气口119b，在第一进气口119a及第二进气口119b分别接入一进气管道200，进气管道200位于靶材112的上方，该进气管道200上包括多个排风孔201，以便气体进入生长腔体110后变得更加均匀，提高靶材112的溅射均匀性和靶材112的利用率，以提高镀膜的均匀性。第一进气口119a及第二进气口119b连接的进气管道200的直径可相同或不同，以便调节气体的流速。
请参阅图20，在一实施例中，还提出一种半导体设备300，该半导体设备300包括一传送腔体310，过渡腔体320，清洗腔体330，预热腔体340及多个生长腔体350。该传送腔体310可包括基板装卸机械手臂311，可操作基板装卸机械手臂311，用于过渡腔体320与生长腔体350之间传送基板。在一些实施例中，该半导体设备还包括一制造界面313，在制造界面313内包括卡匣及基板装卸机械手臂(未示出)，卡匣含有需要进行处理的基板，基板装卸机械手臂可包含基板规划系统，以将卡匣内的基板装载至过渡腔体320内。
请参阅图21，该过渡腔体320连接传送腔体310，其中该过渡腔体320位于制造界面313与传送腔体310之间。过渡腔体320在制造界面313与传送腔体310之间提供真空界面。该过渡腔体320可包括一壳体320a，该壳体320a例如为密封的圆柱体，同时在该壳体320a的侧壁上设有抽气口及排气口。该过渡腔体320内设有一冷却板322，冷却板322通过多个支架321固定在壳体320a的底部。通过该冷却板322可对基板进行冷却处理。在本实施例中，该冷却板322可例如为圆柱形或矩形或其他形状，该冷却板322可例如通过四个支架321固定在壳体320a内。
请参阅图22，该冷却板322可为圆柱形，该冷却板322上包括多个内螺纹孔322a，例如包括四个内螺纹孔322a。在支架321的两端设有相应的外螺纹，由此可将支架321的一端设置在该内螺纹孔322a内。
请参阅图23，该支架321的另一端通过底座3211固定在壳体320a内，该底座3211包括多个第一螺纹孔3211a及一个第二螺纹孔3211b，其中，第二螺纹孔3211b位于底座3211的中心位置上，多个第一螺纹孔3211a均匀设置在第二螺纹孔3211b的四周。该支架321的另一端设置在第二螺纹孔3211b内，多个第一螺纹孔3211a用于放置多个螺母，由此可将底座3211固定在壳体320a内。在本实施例中，在底座3211上包括六个第一螺纹孔3211a，在一些实施例中，在底座3211上可设置四个或其他多个第一螺纹孔3211a。
请再参阅图21，在该壳体320a内设置至少一载台325，例如设置两个载台，例如为第一载台325及第二载台328，第一载台325及第二载台328固定在支撑板323上，第一载台325位于第二载台328上。该支撑板323包括一主杆及两个侧板，两个侧板分别设置在主杆的两端，该第一载台325和第二载台328设置在两个侧板之间。该支撑板323还连接一控制杆324，具体地，该控制杆324连接在支撑板323的主杆上，且该控制杆324的一端还位于壳体320a外，该控制杆324可带动支撑板114上升和/或下降。在本实施例中，该控制杆324连接一驱动单元(未显示)，该驱动单元用于控制该控制杆324上升和/或下降。该控制杆324连接一驱动单元(未显示)，该驱动单元用于控制该控制杆324上升和/或下降。当驱动单元控制控制杆324下降时，第二载台328可接触冷却板322。
请参阅图24，第一载台325及第二载台328上可放置至少一个托盘，托盘用于放置基板，例如以第一载台325为例，该第一载台325上可放置至少一个托盘3251，例如放置两个或三个或更多个托盘3251。
请再参阅图21，该过渡腔体320还可包括一抽气口，该抽气口连接真空泵327，通过该真空泵327对过渡腔体320进行抽真空。本实施例通过多个步骤实现抽真空处理，例如先使用干泵(Dry Pump)将该过渡腔体320抽至1×10-2Pa，然后在使用涡轮高真空泵(TurboMolecular Pump)将该过渡腔体320抽至1×10-4Pa或小于1×10-4Pa，当该过渡腔体320以进入到真空状态后，控制杆324带动第一载台325及第二载台328沿着预设路径移动，例如控制杆324带动向上移动。本实施例中，该过渡腔体320连接至传送腔体，传送腔体内的基板装卸机械手臂将基板从过渡腔体320内传送至传送腔体，然后在由基板装卸机械手臂将该基板传输至其他腔体，例如预热腔体，清洗腔体或生长腔体，在生长腔体内，可在基板的表面上形成薄膜。当该基板完成镀膜工作后，传送腔体内的基板装卸机械手臂将该基板传输至过渡腔体320内的第二载台328上，然后控制杆324带动该第一载台325及第二载台328沿着与预设路径相反的方向移动，例如向下移动，将该第二载台328接触到冷却板322，通过该冷却板322对第二载台328及第二载台328上的基板进行冷却。同时在该壳体320a的一侧上还包括一排气口，该排气口连接一气源326，当对过渡腔体320进行破真空处理，首先通过控制杆324带动该第二载台328远离冷却板322，使得第二载台328与冷却板322之间具有预设的间距，该预设的间距例如为5-10mm，然后通过气源326通过排气口向过渡腔体320内通入氮气或氩气，对该过渡腔体320进行破真空处理，从而避免基板在冷却的同时，由于氮气的通入使得基板上产生裂纹。当该过渡腔体320完成破真空后，可将该基板取出，进行保存分析。
请再参阅图20，清洗腔体330连接传送腔体310，清洗腔体330位于传送腔体310的侧壁上，当基板进入过渡腔体320时，传送腔体310内的基板装卸机械手臂311随后将基板从过渡腔体320传送至清洗腔体330中以进行清洗。
请参阅图25，在该清洗腔体330内设置一基板支撑组件331，该基板支撑组件331设置在清洗腔体330的底部，且该基板支撑组件331未接触清洗腔体330。该基板支撑组件331包括台座电极3311及静电卡盘3312，静电卡盘3312设置在台座电极3311上，静电卡盘3312用于放置基板，该静电卡盘3312上可至少放置一个基板，在一些实施例中，可在静电卡盘3312上设置多个基板，同时对多个基板进行清洗工作，从而提高工作效率。
请再参阅图25，该基板支撑组件331还连接一升降旋转机构334，具体地，该升降旋转机构334连接在台座电极3311上，通过该升降旋转机构334可实现基板支撑组件331的升降或旋转，间接实现基板的升降或旋转。当基板支撑组件331旋转上升或下降时，基板与电极332的距离发生变化，以调整台座电极3311与电极332之间的电场强度，使得等离子体能够更好的清洗基板。
请参阅图26，该升降旋转机构334包括带动台座电极3311上升或下降的升降机构以及带动台座电极3311旋转的旋转机构。其中，该升降机构包括升降电机3341及导向杆3342。其中，导向杆3341的一端设置在清洗腔体330内，且与台座电极3311连接，导向杆3342与台座电极3311之间通过密封圈3343进行密封。在本实施例中，升降电机3341的输出轴连接导向杆3342，由此可通过升降电机3341带动台座电极3311上升或下降。在本实施例中，该旋转机构包括旋转电机3344，蜗杆3345及蜗轮3346。其中，旋转电机3344的输出轴连接蜗杆3345，蜗杆3345连接蜗轮3346，该蜗轮3346固定在导向杆3342上，蜗轮3346和蜗杆3345啮合传动，旋转电机3344例如为步进电机，旋转电机3344步进一次，台座电极3311旋转一个托持位，导向杆3342上固定有托持旋转机构的托架。
请再参阅图25，该清洗腔体330内还包括一电极332，该电极332相对设置在基板支撑组件331的上方，该电极332未接触清洗腔体330的顶部，在一些实施例中，电极332与基板支撑组件331的距离可在2-25cm，例如在10-20cm，又例如在16-18cm。该电极332同时还连接一升降旋转机构333，该升降旋转机构333的与升降旋转机构334的结构一致，本实施例不在对该升降旋转机构333进行阐述。当电极332进行旋转上升或下降时，电极332与基板之间的距离发生变化，以调节电极332与基板之间的电场强度，使得等离子体能够均匀的清洗基板。当电极332与基板支撑组件331同时发生旋转时，电极332的旋转速度与基板支撑组件331的旋转速度可相同或存在一定的速度差，以使得等离子体均匀的清洗基板。
请再参阅图25，基板支撑组件331还连接至少一个射频偏压电源338，具体地，该射频偏压电源338连接台座电极3311上。该射频偏压电源338的射频频率可以是高频、中频或低频。例如，高频可以是13.56MHZ的射频偏压源；中频可以是2MHZ的射频偏压源，低频可以是几300-500KHZ的射频偏压源。其中，利用高频射频可以进行硅刻蚀；利用中频或者低频射频可以进行电介质的刻蚀，因此，可以在台座电极3311上同时连接不同频率的射频偏压电源338以实现同时刻蚀硅和电介质。在本实施例中，该电极332还连接至少一射频电源337，该射频电源337的射频频率例如为13.56MHZ。该射频电源337和射频偏压电源338均由同步脉冲来驱动，能够同时开关，降低清洗腔体330内的电子温度，并且同步脉冲对于基板密集区域的清洗(刻蚀深度)具有良好的控制。
请再参阅图25，清洗腔体330还包括一进气口，该进气口靠近电极332，该进气口连接气体源335，通过气体源335向清洗腔体330内输送气体，该气体为用于清洗应用的前驱物气体，例如包括含氯气体、含氟气体、含碘气体、含溴气体、含氮气体和/或其它适合的反应性元素。当启动射频电源337和/或射频偏压电源338时，以在基板表面附件产生等离子体。在一个实施例中，向设置在基板支撑组件331中的台座电极3311施加约-5伏特～-1000伏特的偏压达约1秒至15分钟之久，基板设置在基板支撑组件331上。输送至清洗腔体330的处理区域的功率的频率可从约10千赫兹至100兆赫兹之间变化，并且功率水平可处于约1千瓦特与10千瓦特之间。该清洗腔体330还可包括一抽气口，该抽气口靠近基板支撑组件331，该抽气口连接一真空泵336，该真空泵336用于抽取清洗腔体330内的气体，使得清洗腔体330的压强进入预定的本底真空范围，预定本底真空范围例如为10-5-10-3Pa，向清洗腔体330混合通入用于清洗应用的前驱物气体，调整清洗腔体330的抽气速度，使得清洗腔体330的压强进入预定的工作压强范围，预定工作压强范围例如为1Pa-20Pa。
请参阅图27，在另一实施例中，提出另一种清洗腔体，包括反应腔200，下电极201，衬套(bushing)203，线圈组件204以及射频偏压源206。该反应腔200具有一反应空间，在该反应空间中可以容置产生的等离子及其他部件。在反应腔200的的腔壁可以是石英窗口205。下电极201可设置于反应腔200的底部，但不与反应腔200底部接触。该下电极201用于支撑待刻蚀的基板202，且下电极201为导电板，比如，可以是铁板等，但并不限于此。进一步地，下电极201可以与一温度控制器(未予以图示)相连接，该温度控制器控制下电极201的温度在0-100℃范围内，通过下电极201可以间接控制基板202达到工艺所需的温度。
请参阅图27及28，衬套203设置于反应腔200的顶部中心区域，即衬套203位于反应腔200上腔壁之上，不与上腔壁接触。衬套203可以是圆柱形或其他形状。另外，衬套203为导电板，比如，可以是铁板等，但并不限于此。进一步地，衬套203为可旋转型衬套，其旋转轴与反应腔200的上壁垂直，当然，也可以有一定角度的偏转。衬套203与线圈组件204之间的位置不是固定连接，其相对位置在刻蚀过程中通过衬套203的旋转发生变化，这样将会使得基板202上各个位置的刻蚀速率(清洗速率)更加均衡。
请参阅图27，该衬套203还与射频电源(图中未显示)相连接，该射频电源的频率例如是13.56MHZ。下电极201与至少一个射频偏压源206相连接，图27中只示意了一个射频偏压源206。该射频偏压源206的射频频率可以是高频、中频或低频。例如，高频可以是13.56MHZ的射频偏压源；中频可以是2MHZ的射频偏压源，低频可以是400-600KHZ的射频偏压源。
请再参阅图20，该预热腔体340连接传送腔体310，预热腔体340位于传送腔体310的侧壁上，当基板在预热腔体340内完成必要的半导体工艺后，传送腔体310内的基板装卸机械手臂311将基板传送至预热腔体340内，对该基板进行预热。
请参阅图29，该预热腔体340包括一壳体340a，在该壳体340a的底部设有一支架341，该支架341可例如为空心结构，然后将导线放置在支架341的内部结构中，将导线连接在加热器342上。在本实施例中，该支架341可例如为耐高温材料。
请参阅图29-30，在预热腔体340内设置一个加热器342，该加热器342固定在支架341上，该加热器342包括一底盘3421及加热线圈3424，该底盘3421包括多个限位条3422，多个限位条3422呈扇形分部在底盘3421上，相邻两个限位条3422之间设置有间隔腔体，该间隔腔体可利于漆包线散热。多个限位条3422及底盘3421可一体成型。在多个限位条3422上还设置有多个挡板3423，多个挡板3423呈扇形分布在多个限位条上，形成同心圆结构。
请参阅图31，该加热线圈3424的横截面为圆形，且挡板3423的高度大于该加热线圈3424的高度。
请参阅图32，该托盘343上靠近基板344的一面上还设有多个测量点，然后将多个测量点连接一测温装置，该测温装置可设置在预热腔体340内或者设置在该预热腔体340的外侧，通过该测温装置可实时测出基板344上的温度，从而可控制基板344的表面温度及其热均匀性。
请再参阅图29，在该预热腔体340的底部还可设有一抽气口，该抽气口连接真空泵345，通过该真空泵345对预热腔体340进行抽真空处理，以获得真空状态的预热腔体340。在预热腔体340内设置一个加热器342，需要说明的是，还可以在预热腔体340的侧壁上设置多个加热器342，还可以在预热腔体340的顶部上设置多个加热器，以保证预热腔体340整体温度的均匀性。
请再参阅图20，在该传送腔体310的侧壁上设置多个生长腔体350，当基板在预热腔体340内完成相应的工艺后，传送腔体310内的基板装卸机械手臂311将基板传送至生长腔体350内进行作业，由于在生长腔体350内形成均匀的弧形磁场，由此可在基板的表面形成均匀的溅射离子，从而在基板上形成均匀的薄膜。
请参阅图33，本实施例还提出一种半导体设备的使用方法，包括：S1：将所述基板放置在所述托盘上；
S2：进行抽真空处理，所述载台进行上升移动，以将所述基板运送至所述生长腔体内，以在所述基板上形成薄膜；
S3：进行破真空处理，所述载台与所述冷却板之间具有预设的间距。
请参阅图34，在一实施例中，对基板上的薄膜(例如氮化铝镀膜)进行分析，从图中可以看出，当相对温度小于0.1时，A1区表现为疏松纤维状微晶，在该结构为倒锥状纤维，同时晶界存在大量间隙，薄膜强度差。当相对温度在0.1-0.3时，A2区表现为致密纤维状微晶。当相对温度在0.3-0.5时，A3区表现为柱状晶特征，在该区域内各个晶粒分别生长获得均匀柱状晶，柱状晶晶体内缺陷密度低，晶界致密度高，呈现出晶体学平面特征。当相对温度大于0.5时，A4区表现为粗大的等轴晶，等轴晶内缺陷密度很低，薄膜结晶非常完整，强度较高。由此，当相对温度较低时，即0-0.3时，溅射离子在入射到基板表面后，未能发生充分的表面扩散，就被后续溅射离子不断覆盖，由此形成相互平行生长的较致密纤维组织，纤维间被相对较疏松的边界所包围，纤维组织边界致密度低，结合强度低，薄弱而易于开裂，且在断面形貌上表现出明显的束状纤维特征。当相对稳定较高时，即0.3-0.7时，溅射离子在入射到基板表面后，能发生充分的表面扩散，溅射离子的迁移距离增加，微细纤维组织由于表面扩散形成柱状晶，柱状晶在经过体扩散及晶界移动形成粗大的等轴晶，晶界间的缺陷减少。因此，本公开的半导体设备在均匀高温下沉积镀膜，可成膜速度快，薄膜(例如氮化铝)的晶格排列呈现柱状晶方向生长，成膜的结晶性好，成膜均匀性也得到提高。其中，相对温度为基板温度与薄膜熔化温度的比值，如果基板温度较低，则相对温度较低，如果基板温度较高，则相对温度较高。
请参阅图35，本实施例对在基板400上形成的氮化铝薄膜401进行分析，从图中可以看出，该氮化铝薄膜401为柱状晶晶体结构，氮化铝薄膜401内部致密度高，缺陷密度少，因此，通过该半导体设备形成的氮化铝薄膜质量高。
请参阅图36，图中显示为两种不同成膜条件下形成的氮化铝薄膜的摇摆曲线，然后通过摇摆曲线来研究氮化铝薄膜(002)晶面的位错密度。需要说明的是，两次成膜条件的差别仅在于对基板的前处理。从图36中可以看出，C1曲线的半峰宽为227弧角，C2曲线的半峰宽为259弧角，由此得出未对基板进行前处理获得的氮化铝薄膜的生长速度快，位错密度大，对基板进行前处理获得氮化铝薄膜的生长速度慢，位错密度小。因此在对基板进行前处理后，在相同条件下形成的氮化铝薄膜的质量得到提高。
然不限于上述举例说明的氮化铝薄膜，利用本申请的设备或制成方法也可应用与其他该质量薄膜，例如金属薄膜、半导体薄膜、绝缘薄膜、化合物薄膜或其他材料的薄膜。再者，在本申请中所形成高质量薄膜可应用于各种半导体结构、电子原件或电子装置中，例如开关元件、功率元件、射频元件、发光二极管、微型发光二极管、显示面板、手机、手表、笔记本电脑、投载式装置、充电装置、充电桩、虚拟现实(VR)装置、扩充现实(AR)装置、可携式电子装置、游戏机或其他电子装置。
请参阅图37，当利用本公开的半导体设备来制造一半导体外延结构时，所述半导体外延结构可包括基板1000、氮化铝层1001、第一氮化铝镓层1002、第二氮化铝镓层1003以及氮化镓层1004。其中，氮化铝层1001形成于基板1000上，第一氮化铝镓层形成于氮化铝层1001上，第二氮化铝镓层1003形成于第一氮化铝镓层1002上，氮化镓层1004形成于第二氮化铝镓层1003上，且第一氮化铝镓层1002的铝含量可高于第二氮化铝镓层1003的铝含量。基板1000可以是硅基材料的基板，例如硅(Si)或碳化硅(SiC)。在其他实施例中，基板1000也可以蓝宝石((Al2O3)、砷化镓(GaAs)、铝酸锂(LiAlO2)、氮化镓(GaN)或其他半导体基板材料。
请参阅图38，在一些实施例中，硅基板上表面可设置多个微凹部1000a，微凹部1000a的截面是倒三角形或其他形状，在其他实施例中，微凹部1000a的截面包括椭圆形或多边形。微凹部1000a将基板1000分割成若干介质柱，所述介质柱的横截面包括三角形、椭圆形或其他多边形，介质柱的横截面积自上而下一致，或者自下而上逐渐减小。所述倒三角形的微凹部1000a具有较大口径和较大深度来释放堆积应力。
请再参阅图37及38，在一些实施例中，氮化铝层1001可填充于微凹部1000a内。在基板1000与第一氮化铝镓层1002之间设置氮化铝层1001，可以防止基板1000中的硅与第一氮化铝镓层1002中的镓反应。
请再参阅图37，在不同实施例中，可利用半导体设备100，在基板1000表面溅射一层氮化铝薄膜，以形成氮化铝层1001。当形成氮化铝层1001时，基板1000的温度控制在例如800-1000℃之间，通过控制溅射速率、基底温度、溅射厚度等参数，氮化铝层1001的厚度可例如为0.01-1.6μm。在形成氮化铝层1001后，可对形成的外延结构进行高温退火处理，以提高氮化铝层1001的质量。其中，高温退火处理的条件例如为：退火温度为例如1100-1200℃，退火气体为H2+NH3。
请再参阅图37，第一氮化铝镓层1002的铝含量可高于第二氮化铝镓层1003的铝含量。例如，在氮化铝镓层中，铝的含量降低是呈梯度降低，导致晶格参数增加，从而提高所述半导体外延结构的质量。
请再参阅图37，在例如硅基板1000上形成氮化铝层1001，氮化铝与硅之间晶格失配可达到19％，氮化铝层1001的位错密度非常高。氮化铝镓层中铝含量降低的相对直向梯度，导致晶格参数增加，从而在生长过程中在随后的层中施加压应力。此时，氮化铝层1001存在高位错密度问题，可通过第一氮化铝镓层1002和第二氮化铝镓层1003的设计来进行改善，提高缓冲层的质量。
请再参阅图37，第一氮化铝镓层1002和第二氮化铝镓层1003可利用半导体设备100或化学气相沉积法制备而成，其中为了调控翘曲和表面平整度，第一氮化铝镓层1002或第二氮化铝镓层1003的厚度可以为例如600-1200nm。其中第一氮化铝镓层(AlxGa1-xN。)1002的X值大于第二氮化铝镓层(AlYGa1-YN。)1003中Y的值。
请再参阅图37，所述半导体外延结构还包括氮化镓层1004，氮化镓层1004设置于第二氮化铝镓层1003上，其中高阻值的氮化镓层1004可以提高器件的耐压性。为了获得高阻值的氮化镓材料，氮化镓层1004可以包括多层结构，其至少包括第一氮化镓层、第二氮化镓层以及第三氮化镓层。其中，第一氮化镓层可在高压高温环境下生长，例如生长温度1000-1050℃，反应室压力为400-500torr，生长速率为1-1.5um/h，生长厚度为300-500nm；第二氮化镓层可在中压低温环境下生长，例如生长温度900-1000℃，反应室压力为200-250torr，生长速率2.5-3.5um/h，生长厚度为1-4um；第三氮化镓层可在低压高温环境下生长，例如生长温度1000-1050℃，反应室压力为100-200torr，生长速率0.5-1um/h，生长厚度为300-500nm。
因此，在一些实施例中，通过第一氮化铝镓层1002和第二氮化铝镓层1003内铝含量的设置，提高所述半导体外延结构的质量。
请参阅图39，在一些实施例中，半导体外延结构可包括基板1100、第一氮化铝层1101、第一氮化镓层1102、第二氮化铝层1103和第二氮化镓层1104。其中，第一氮化铝层1101形成于基板1100上，第一氮化镓层1102形成于第一氮化铝层1101上，第二氮化铝层形1103成于第一氮化镓层1102上，第二氮化镓层1104形成于第二氮化铝层1103上。基板1100的材料可以为硅(Si)、碳化硅(SiC)、蓝宝石((Al2O3)、砷化镓(GaAs)、铝酸锂(LiAlO2)等半导体基板材料，在本实施例中，基板1100例如为硅(Si)基材料，例如硅(Si)或碳化硅(SiC)。
请再参阅图39，形成氮化铝层1101及/或1103的方法包括：例如利用本公开的半导体设备100，在基板表面上形成氮化铝薄膜。
请再参阅图39，形成氮化镓层1102及/或1104的方法包括：通过化学气相沉积法或者金属有机物化学气相沉积法在氮化铝层上生长氮化镓。首先，在生长氮化镓设备的反应室中，向反应室通入例如氦气、氩气、氮气和氢气的一种或多种，然后将反应室的温度升高至预设温度，其中，预设温度为氮化镓层的生长温度，在此条件下生长预设厚度的第一氮化镓层1102及/或第二氮化镓层1104。
请再参阅图39，通过使用多个间隔的氮化铝夹层，可以改进错位进而提高半导体外延结构的质量。在其他实施例中，可以根据氮化铝夹层的质量，进一步在第一氮化镓层1102或第二氮化镓层1104内部间隔设置多个氮化铝夹层，例如可以是第三氮化镓层和第四氮化镓层分别设置在第一氮化镓层1102和第二氮化镓层1104内部。
请参阅图40，在另一实施例中，第一氮化铝层1101与第一氮化镓层1102之间可以包括第一氮化铝镓层1105和第二氮化铝镓层1106。第一氮化铝镓层1105设置于第一氮化铝层1101上，第二氮化铝镓层1106设置在第一氮化铝镓层1105上，第一氮化镓层1102设置在第二氮铝镓层1106上。其中，第一氮化铝镓层1105的铝含量高于第二氮化铝镓层1106的铝含量。在氮化铝镓层中，铝的含量降低的相对直向梯度，导致晶格参数增加。
请参阅图41，在不同实施例中，当利用本公开的半导体设备及半导体外延结构来形成发光二极管结构时。具体地，所述发光二极管结构可包括半导体外延结构，第一半导体层1107、发光层1108、第二半导体层1109、第一电极1111和第二电极1112，第一半导体层1107位于第二氮化镓层1104上，发光层1108位于第一半导体层1107上，第二半导体层1109位于发光层1108上，第二半导体层1109上还设置一透明导电层1110，在第二半导体层1109的一侧设置有一依次穿过透明导电层1110、第二半导体层1109和发光层1108至第一半导体层1107的凹部，所述凹部与第一半导体层1107接触。第一电极1111形成于透明导电层1110上，第二电极1112形成于所述凹部内的第一半导体层1107上。
请再参阅图41，在一些实施例中，所述半导体外延结构可包括：基板1100、第一氮化铝层1101、第一氮化铝镓层1105、第二氮化铝镓层1106、第一氮化镓层1102、第二氮化铝层1103和第二氮化镓层1104。第一氮化铝层1101形成于基板1100上，第一氮化铝镓层1105形成于第一氮化铝层1101上，第二氮化铝镓层1106形成于第一氮化铝镓层1105上，第一氮化镓层1102形成于第二氮化铝镓层1106上，第二氮化铝层1103形成于第一氮化镓层1102上，第二氮化镓层1104形成于第二氮化铝层1103上。
请再参阅图41，在不同实施例中，在所述半导体外延结构上可设置有第一半导体层1107、发光层1108和第二半导体层1109。第一半导体层1107可以是掺有第一杂质的N型半导体层，或者是掺有第二杂质的P型半导体层，相对应的第二半导体层1109可以是掺有第二杂质的P型半导体层，或者是掺有第一杂质的N型半导体层。第一杂质例如为施主杂质，第二杂质例如为受主杂质，根据所使用的半导体材料，第一杂质和第二杂质可以为不同的元素，在本实施例中，第一半导体层1107可以为氮化镓半层，第一杂质可以为硅(Si)元素，第二杂质可以为镁(Mg)元素。在其他实施例中，第一半导体层1107和第二半导体层1109可以是氮化物化合物，例如第一半导体层1107为N型掺杂氮化镓，第二半导体层1109为P型掺杂氮化镓。在其他实施例中，第一半导体层1107和第二半导体层1109还可以是其他合适的透明材料形成。
请再参阅图41，在不同实施例中，发光层1108是本征半导体层或低掺杂半导体层，发光层1108掺杂浓度较相邻的同种掺杂类型的半导体层的更低，同时发光层1108可以是量子阱发光层。例如可以选用铟氮化镓(InGaN)。在不同实施例中，发光层可例如为发出不同光色波段的量子阱，发光层的材料可选铟氮化镓(InGaN)、硒化锌(ZnSe)、铟氮化镓/氮化镓(InGaN/GaN)、铟氮化镓/氮化镓(InGaN/GaN)、磷化镓(GaP)、铝磷化镓(AlGaP)、铝砷化镓(AlGaAs)、磷砷化镓(GaAsP)、磷化镓(GaP)等材料中的一种或多种。
请再参阅图41，所述发光二极管结构还包括一透明导电层1110，其设置在第二半导体1109上，位于第一电极1111与第二半导体结构1109之间。透明导电层1110可以使第二半导体层1109与第一电极1111之间形成良好的欧姆接触，透明导电层1110的材制可以为铟锡氧化物(indium tin oxide，简称ITO)、铟锌氧化物(indium zinc oxide，简称IZO)、氧化锌(zinc oxide，简称ZnO)、铟锡锌氧化物(indium tin zinc oxide，简称ITZO)、铝锡氧化物(aluminum tin oxide，简称ATO)、铝锌氧化物(aluminum zinc oxide，简称AZO)或其他适当的透明导电材质。
请参再阅图41，所述发光二极管结构还包括一个凹部，该凹部是位于透明导电层1110、第二半导体层1109、发光层1108的一侧。透明导电层1110上设置有第一电极1111，在所述凹部内设置有第二电极1112，第一电极1111和第二电极1112的材料可以是不透明的导电材料，不透明的导电材料可以包括钛(Ti)、铂(Pt)、金(Au)、铬(Cr)等金属材料，不透明的导电材料还可以铝(Al)、银(Ag)等高反射材料，从而第一电极1111和第二电极1112为高反射电极，在发光层1108发光时，减少电极对光的吸收，提高发光亮度。在本实施例中，可以通过蒸镀和/或溅射技术，分别在透明导电层1110和第一半导体层1107上形成第一电极1111和第二电极1112。
请参阅图42，在另一实施例中，当利用本公开的半导体设备来制造半导体外延结构时，半导体外延结构可包括基板1200、氮化铝层1201、超晶格结构1202和氮化镓层1203，超晶格结构1202包括多个氮化铝夹层和多个氮化铝镓夹层。其中，氮化铝层1201形成于基板1200上，超晶格结构1202形成于氮化铝层1201上，氮化镓层1203形成于超晶格结构1202上。
请再参阅图42，例如，可利用本公开的半导体设备100来形成氮化铝层1201。在氮化铝层1201上设置一超晶格结构1202，超晶格结构1202可由具有不同带隙的两种不同的半导体材料制成，所述两种不同的半导体材料相互交替生长形成周期性结构，在本实施例中，所述两种不同的半导体材料例如为氮化铝和氮化铝镓，超晶格结构1202包括多个氮化铝夹层和多个氮化铝镓夹层，氮化铝夹层和氮化铝镓夹层在氮化铝层上周期性生长。可以按照氮化铝夹层、氮化铝镓夹层、氮化铝夹层、氮化铝镓夹层周期性生长。在其他实施例中，所述两种不同的半导体材料可以例如是氮化铝和氮化镓，超晶格结构1202包括氮化铝夹层以及氮化镓夹层。
请再参阅图42，所述氮化铝夹层以及所述氮化铝镓夹层的厚度可为纳米级尺寸，生长周期为例如15-20个。所述氮化铝层的厚度为例如4-10nm，所述氮化铝镓层的厚度为例如10-30nm。这种超晶格结构1202具有很好的垂直泄露和击穿特性，例如可适用于功率器件。
请再参阅图42，生成超晶格结构1202中的所述氮化铝夹层以及所述氮化铝镓夹层的方法包括：通过沉积工艺在氮化铝层上依次形成所述氮化铝夹层和所述氮化铝镓夹层，后重复对两个夹层相互交替沉积，在生长方向上形成周期性结构。在单个周期内生长所述氮化铝夹层，所述氮化铝夹层的生长厚度可以为例如4nm，所述氮化铝镓夹层的生长厚度为例如20nm。
请再参阅图42，在超晶格结构1202上可设置有一氮化镓层1203。生长氮化镓层1203的生长条件例如是：生长温度为例如950-1000℃，在本实施例中，生长温度为例如980℃。
请再参阅图42，III-V族氮化物材料(诸如GaN)可在合适的基板1200上作为单晶(外延)层生长，其中氮化镓层1203有不同于基板1200的热膨胀系数，因此，当加工之后冷却时，氮化镓层1203由于较厚的基板1200对它们所产生的约束而具有碎裂的倾向。氮化镓层1203的碎裂会限制了它们的最终应用。本申请中提供的氮化铝层1201以及超晶格结构1202能够调节热失配，防止在基板1200加热和后续冷却器件易发生晶圆变形以及氮化镓层1203碎裂。
请参阅图43，在不同实施例中，当利用本公开的半导体设备及外延结构来制造半导体器件时，半导体器件可包括例如上述半导体外延结构、其源极1204、漏极1205及栅极1206。源极1204与漏极1205位于氮化镓层1023上，且分别位于氮化镓层1203的两侧，栅极1206位于源极1204与漏极1205之间，栅极1026可插入氮化镓层，且与超晶格结构1202具有一预设距离。
请再参阅图43，在一些实施例中，所述外延结构包括基板1200、氮化铝层1201、超晶格结构1202以及氮化镓层1203，氮化铝层1201位于基板1200上，超晶格结构1202设置在氮化铝层1201上，氮化镓层1203设置在超晶格结构1202上。其中，所述外延结构中超晶格结构1202中的铝含量可较低于氮化铝层1201中的铝含量，如此，这种外延结构具有很好的垂直泄露和击穿特性，其所形成的半导体器件(例如半导体功率器件)也具有很好的垂直泄露和击穿特性。
请参阅图44，在不同实施例中，当利用本公开的半导体设备来制造半导体外延结构时，所述半导体外延结构包可第一氮化镓层1207以及第二氮化镓层1208。其中，第二氮化镓层1208形成于第一氮化镓层1207上，第一氮化镓层1207的晶格结构(例如为多晶结构或单晶结构)可不同于第二氮化镓层1208的晶格结构(例如为非晶结构)。
请参阅图44，所述半导体外延结构的生长方法包括：在基板1200上形成氮化铝层1201，其中，基板1200可以为硅(Si)基材料，例如硅(Si)或碳化硅(SiC)。形成氮化铝层1201的方法包括：例如利用本公开的半导体设备，在基板1200表面形成一层氮化铝薄膜，通过控制溅射速率、基底温度、溅射厚度等参数控制保证基板1200表面铺满氮化铝材料，获得一定厚度的氮化铝层1201。在形成氮化铝层1201后，对氮化铝层1201进行高温退火处理以提高氮化铝层1201的质量。
请参阅图44，所述半导体外延结构的第一氮化镓层1207与第二氮化镓层1208可分别使用不同的制程方法或不同制程设备来形成。例如，当形成第一氮化镓层1207时，可利用本公开的半导体设备，并通过物理气相沉积法在氮化铝层1201上形成第一氮化铝层1201。例如，当形成第二氮化镓层1208时，可利用金属有机化合物化学气相沉淀的方法，在第一氮化镓层1207上第二氮化镓层1208。
请参阅图45，在一些实施例中，可将第一氮化镓层1207与第二氮化镓层1208从基板1200上剥离，而得到氮化镓外延结构。具体地，可以通过蚀刻或研磨生长基板1200与氮化铝层1201，将所述外延结构(1207、1208)与基板1200分离。其中，获得的所述氮化镓外延结构包括第一氮化镓层1207和第二氮化镓层1208。在不同实施例中，上述氮化镓外延结构可应用于垂直导通型的半导体器件。例如，可形成电极及其他半导体层(未显示)于第一氮化镓层1207和氮化镓层1208的上、下两侧，因而形成垂直导通型的半导体器件。
请参阅图46，当利用本公开的半导体设备及外延结构来制造发光二极管结构时，发光二极管结构至少包括：含碳基板1300、低温氮化铝层1301、高温氮化镓缓冲层1302、第一半导体层1303、发光层1304、第二半导体层1305、N型电极1306和P型电极1307。其中，低温氮化铝层1301形成于含碳基板1300上，高温氮化镓缓冲层1302形成于低温氮化铝层1301上，第一半导体层1303行成于高温氮化镓缓冲层1302上，发光层1304形成于第一半导体层1303上，第二半导体层1305形成于发光层1304上，在第二半导体层的一侧开设有一穿过第二半导体层1305、发光层1304至第一半导体层1303的凹部，所述凹部与第一半导体层1303接触，N型电极1306形成于所述凹部内的第一半导体层1303上，P型电极形成于第二半导体层1305上。
请参阅图46，在一些实施例中，可利用具有一含碳层的硅基(silicon-based)基板作为发光二极管结构的基板，以改善发光二极管结构装置的品质、性能和可靠度。其中，含碳基板1300中的含碳层可以避免或降低基板的硅原子和发光二极管结构的金属原子混合(inter-mixing)，因而改善第三族氮化物晶体的品质。品质改善的上述第三族氮化物晶体可以改善发光二极管结构装置的性能和可靠度。含碳层沿着含碳基板1300的表面设置且延伸进入基板的深度约小于20μm。在不同实施例中，除了碳原子，可选择性将例如硅、锗或类似原子的其他原子导入基板内。
具体地，在含碳基板1300上生长外延结构之前，可对含碳基板1300进行清洗以去除含碳基板1300表面的天然氧化物。所述清洗过程包括：首先，在例如为1100℃下，在氢气环境下对含碳基板1300进行一定时间的原位热清洗，例如为10～20分钟，清洗液可以为H2SO4:H2O2(3:1)溶液，可去除微粒和有机污染物；再用2％氢氟酸(HF)清洗以及去离子水清洗以移除金属污染物；最后可在N2条件下烘干。
请参阅图46，发光二极管低温氮化铝层1301厚度例如为5～30nm。氮化铝层1301的形成过程具体可以包括：例如利用本公开的半导体设备100，在含碳基板1300表面形成一层氮化铝薄膜，含碳基板1300的温度控制在例如为600～1200℃，通过控制溅射速率、基底温度、溅射厚度等参数控制保证含碳基板1300表面上，铺满氮化铝材料，以形成高质量的低温氮化铝层1301。
请参阅图46，在低温氮化铝层1301上可形成高温氮化镓缓冲层1302，高温氮化镓缓冲层1302包括第一高温氮化镓缓冲层1302a和第二高温氮化镓缓冲层1302b。其过程例如包括两个阶段：
第一阶段：将温度提高到一预设温度，例如为1050～1100℃，在低V/III比下采用低温化学气相沉积法例如等离子增强化学气相沉积法(PECVD)，生长一定厚度的非故意掺杂氮化镓层，为第一高温氮化镓缓冲层1302a，第一高温氮化镓缓冲层1302a厚度例如为200～400nm；
第二阶段：在第一阶段的温度下，例如为1050～1100℃，在高V/III比下采用低温化学气相沉积法例如等离子增强化学气相沉积法(PECVD)，生长一定厚度的非故意掺杂氮化镓层，为第二高温氮化镓缓冲层1302b，第二高温氮化镓缓冲层1302b的厚度例如为0.1～0.5mm。
请参阅图46，在高温氮化镓缓冲层1302上可形成第一半导体层1303，第一半导体层1303为硅掺杂N型氮化镓层，其中所述硅掺杂的材料例如可以使用硅烷(SiH4)。第一半导体层1303形成过程包括：在与形成高温氮化镓缓冲层1302的相同温度，在高V/III比下采用低温化学气相沉积法，例如等离子增强化学气相沉积法(PECVD)，生长一定厚度的硅掺杂N型氮化镓层为第一半导体层1303。在本实施例中，第一半导体层1303的厚度可以为例如2mm，同时在高V/III比下能够获得平坦光滑的第一半导体层1303。
请参阅图46，在第一半导体层1303上可形成发光层1304，在不同实施例中，发光层1304为周期性阱层与势垒层，发光层1304按照阱层、势垒层周期性生长。阱层的材料例如为In0.15Ga0.85N，势垒层的材料例如为In0.02Ga0.98N。发光层1304的形成过程可例如包括：单个生长周期内先生长阱层，生长温度为例如700～800℃，阱层的厚度可以是例如3～5nm，然后提高生长温度至800～900℃，在此条件下生长势垒层，势垒层的厚度可以是例如9～15nm。在本实施例中，生长周期例如为五个。通过生长周期性的阱层与势垒层获得发光层1304，在生长发光层1304的过程中，为了提高铟的掺入率，采用氮气作为载气。
请再参阅图46，在发光层1304上可形成第二半导体层1305，第二半导体层1305为P掺杂的P型氮化镓层。在一些实施例中，所述P掺杂材料具体可以是双环戊二烯基镁(CP2Mg)。第二半导体层1305的形成过程例如包括：在生长完发光层1304后，将衬底温度提高到例如1000℃，在发光层1304上沉积一定厚度的掺镁P型氮化镓层。在不同实施例中，第二半导体层1305的厚度可以为例如200～400nm。
请再参阅图46，在一些实施例中，所述发光二极管结构还包括N型电极1306和P型电极1307。在制作N型电极1306以及P型电极1307之前还可激活掺镁P型氮化镓层，即第二半导体层1305。所述激活过程例如包括：在氮气环境下，将所制备的所述发光二极管结构在例如730℃下退火一定时长，例如为30min，以激活第二半导体层1305，同时在一定的激光波长下，例如为600～700nm的激光波长下，通过反射测量对生长进行原位监测。
请再参阅图46，在一些实施例中，所述发光二极管结构还包括N型电极1306以及P型电极1307，N型电极1306形成于所述硅掺杂N型氮化镓层上，即形成于第一半导体层1303上。P型电极1307形成于所述P型氮化镓层上，即形成于第二半导体层1305上。其中N型电极1306和P型电极1307的形成过程例如包括：退火后，采用电感耦合等离子体刻蚀对上述结构表面进行部分刻蚀，直至暴露第一半导体层1303并继续刻蚀部分第一半导体层1303形成凹部，在所述凹部上沉积Ni/Au触点随后蒸发，形成N型电极1306。在暴露的第二半导体层1305上沉积Ti/Al/Ni/Au触头作为P型电极1307。
然不限于此，在一些实施例中，可移除基板1300、低温氮化铝层1301、高温氮化镓缓冲层1302，以暴露第一半导体层1303，而不需刻蚀部分第一半导体层1303形成凹部。接着，形成N型电极1306于第一半导体层1303上，因而形成了垂直导通型的发光二极管结构。
请参阅图46，通过本公开提供的一种发光二极管结构，可通过低温氮化铝层1301及高温氮化镓缓冲层1302，能够获得较无裂纹，表面形貌光滑的高质量发光二极管结构。
请参阅图47至图51，在一些实施例中，当应用本公开的半导体外延结构来制造微型发光二极管(Micro-LED)时，所述微发光二极管结构的制造方法可包括以下步骤：提供一生长基板500；形成一缓冲层501于生长基板上，形成第一半导体层502于缓冲层501上，形成发光层503于第一半导体层上，形成第二半导体层504与发光层503上；将第一半导体层502、发光层503及第二半导体层504区分成多个发光二极管结构505。生长基板500可以是各种适当的生长基板，例如生长基板的材料可以为硅(Si)、碳化硅(SiC)、蓝宝石((Al2O3)、砷化镓(GaAs)、铝酸锂(LiAlO2)等半导体基板材料，在本实施例中，生长基板500例如为硅(Si)基材料，例如硅(Si)或碳化硅(SiC)。
请参阅图47，在不同实施例中，当在基板500上形成缓冲层501时，例如可以利用本公开的半导体设备100，并通过物理气相沉积(PVD)工艺可在生长基板500上形成高质量的缓冲层501，缓冲层501的材料可以为氮化铝(AlN)或氮化镓(GaN)等形成的低温成核层。缓冲层501可用于减轻生长基板与第一半导体层之间的晶格不匹配，以降低晶格失配引起的晶格缺陷，降低错位密度，并提高微发光二极管的质量。
请再参阅图47，在缓冲层501上可形成第一半导体层502和在发光层503上形成第二半导体层504的过程中，第一半导体层502可以是掺有第一杂质的N型半导体层，或者是掺有第二杂质的P型半导体层，相对应的第二半导体层504可以是掺有第二杂质的P型半导体层，或者是掺有第一杂质的N型半导体层。在第一半导体层502上可形成发光层503，发光层503可以例如是本征半导体层或低掺杂半导体层(其掺杂浓度较相邻的同种掺杂类型的半导体层的更低)，或者可以为由量子阱形成的发光层。在不同实施例中，发光层503例如是量子阱发光层。例如可以选用铟氮化镓(InGaN)。在一些实施例中，发光层503可以发出蓝光波段，蓝光波段发光层的材料可选铟氮化镓(InGaN)、硒化锌(ZnSe)、铟氮化镓/氮化镓(InGaN/GaN)等材料中的一种或多种。然不限于此，在不同实施例中，发光层503也可以为为发出绿光或红光波段的发光层材料。
请参阅图48至51，在将第一半导体层502、发光层503及第二半导体层504区分成多个发光二极管结构505的过程中。例如可通过蚀刻、激光划槽或其他方法将第一半导体层502、发光层503及第二半导体层504区分成多个发光二极管结构，每一所述发光二极管包括部分的第一半导体层502、发光层503和第二半导体层504。
请参阅图48至51，在一实施例中，当分成多个发光二极管结构505时，具体地，在形成第二半导体层504后的结构上开设凹部或凹槽，用以将第一半导体层502、发光层503及第二半导体层504区分成多个发光二极管结构。之后，可在分离后的第一半导体层502上形成第一电极505，在分离后的第二半导体层504上形成第二电极506。之后，在分离后的第二半导体层502上形成一钝化层507。之后，可移除(例如蚀刻)生长基板500和缓冲层501，以形成多个分离的发光二极管结构(例如是微型发光二极管结构或微型发光二极管芯片)。
请参阅图48，当分成多个发光二极管结构时，具体地，在第二半导体504上形成凹部，所述凹部可包括第一凹部与第二凹部，第一凹部是从第二半导体层504形成至生长基板500，所述第二凹部从第二半导体层504延伸至第一半导体层502，所述第一凹部和所述第二凹部可以通过蚀刻或激光划槽形成。在第二半导体504上形成凹部时，具体地，在第二半导体层504上形成一层光刻胶，采用光刻工艺溶解光刻胶，得到设定图形的光刻胶图形，在光刻胶的保护下，本实施例采用例如感应耦合等离子体蚀刻工艺在第二半导体层504上开设从第二半导体层504至生长基板500的所述第一凹部，其中所述第一凹部穿过第二半导体层504、发光层503、第一半导体层502、缓冲层501到达生长基板500。再进行第二次蚀刻，通过同样的方法在所述第一凹部的一侧蚀刻出第一凹部，所述第一凹部穿过第二半导体层504和发光层503，与第一半导体层502接触，其中所述第一凹部与第二凹部连接形成台阶状。
请参阅图49，当在第一半导体层502上形成第一电极505，且在第二半导体层504上形成第二电极506时，具体地，可通过蒸镀和/或溅射技术在每个暴露的第一半导体层502上形成第一电极505，在第二半导体层上504形成第二电极506，第一电极505可位于所述第二凹部内。其中，第一电极505和第二电极506的材料可以是不透明的导电材料，不透明的导电材料可以包括钛(Ti)、铂(Pt)、金(Au)、铬(Cr)等金属材料，不透明的导电材料还可以铝(Al)、银(Ag)等高反射材料，从而第一电极505和第二电极506为高反射电极，在发光层503进行发光时，减少电极对光的吸收，提高发光亮度。在其他实施例中，也可以通过保护气流在第一半导体层502和第二半导体层504上回流焊形成锡球。
请参阅图50，当在第二半导体层502上形成一钝化层507时，具体地，首先在第二半导体层504表面形成一层钝化层507，然后在钝化层507上可形成一图案化光阻层，根据图案化光阻层对钝化层进行刻蚀，形成图案化的钝化层507，然后去除图案化光阻层并清洗干净。在本实施例中，钝化层507还位于第一电极505及第二电极506的附近。在本实施例中，钝化层507的材料例如包括氧化硅或者氧化铝，对所述微发光二极管结构进行保护，避免反向漏电等问题，提高二极体结构的可靠性，钝化层507的材料可以选用为氧化硅，便于腐蚀开孔，在一些实施例中，可通过缓冲氧化硅刻蚀液或干法刻蚀钝化层507。
请参阅图51，当移除生长基板500和缓冲层501时，具体地，可运用例如蚀刻技术蚀刻生长基板500和缓冲层501，以得到多个微发光二极管结构，所述蚀刻技术包括干法蚀刻和湿法蚀刻，在湿法蚀刻中需要用到蚀刻剂，所述蚀刻剂例如可以是硝酸、氢氟酸、过氧化物、碱、乙二胺邻苯二酚、胺没食子酸盐(aminegallate)、TMAH、肼等。
然不限于此，在一些实施例中，可移除生长基板500和缓冲层501之后，再形成第一电极505于第一半导体层502暴露出的底面上，因而形成了垂直导通型的发光二极管结构。
请参阅图47至图51，通过本实施例提供的一种微型发光二极管结构及其制造方法，可以同时获得多个微型发光二极管结构，提高获得所述微型发光二极管的制造效率。
请参阅图52至图58，在另一实施例中，当将第一半导体层502、发光层503及第二半导体层504区分成多个发光二极管结构505时，具体地，蚀刻生长基板500和缓冲层501，形成多个第一通道；使用导体材料对第一通道进行填充；蚀刻生长基板500、缓冲层501、第一半导体层502、导电层503，形成多个第二通道；使用导体材料对第二通道进行填充；在第一通道的导体材料上形成第一锡球508、在第二通道的导体材料上形成第二锡球509；在第二半导体层504上形成钝化层；在第二半导体层504上开设凹部，将第一半导体层502、发光层503及第二半导体层504区分成多个发光二极管结构，所述凹部穿过钝化层507、第二半导体层504、发光层503、第一半导体层502、缓冲层501和生长基板500，将整体结构区分为多个微发光二极管结构。
请再参阅图53，当使用导体材料对第一通道进行填充时，具体地，可将导体材料填充入第一通道中，例如可以利用真空下的气相沉积法、膜、糊料、液体涂覆、流延或它们的组合。例如，穿过第一通道在第一半导体层502上沉积反射金属层，随后使用导体材料来填充通道并形成接触。如上所述，导体材料可包含导电金属和金属氧化物，例如Al、Au、Cu、Ag、Pt等。
请再参阅图54，当蚀刻生长基板500、缓冲层501、第一半导体层502、导电层503，以形成多个第二通道时，具体地，通过蚀刻技术蚀刻生长基板500、缓冲层501、第一半导体层502、导电层503，所述蚀刻技术包括干法蚀刻和湿法蚀刻。所述第二通道可以是任意所需的形状，所述第一通道穿过生长基板500、缓冲层501、第一半导体层502、导电层503到达第二半导体层504。
请再参阅图55，当使用半导体材料对第二通道进行填充时，具体地，将导体材料填充入第二通道中，可以包括任选地处于真空下的气相沉积法、膜、糊料、液体涂覆、流延或它们的组合。例如，穿过第二通道在第二半导体层504上沉积反射金属层，随后使用导体材料来填充通道并形成接触。
请再参阅图56，当在第一通道的导体材料上形成第一锡球508、且在第二通道的导体材料上形成第二锡球509时，具体地，通过保护气流在与第一通道的导体材料上回流焊形成第一锡球508，在与第二通道的导体材料上形成第二锡球509，且第一锡球508和第二锡球509可以在同一水平面设置。然不于此，除了锡球，也可在电极上形成其他电性连接件，例如引脚。
请再参阅图57，当在第二半导体层504上形成钝化层时，钝化层507的材料例如可以包括氧化硅或者氧化铝，可对二极体结构进行保护，避免反向漏电等问题，提高二极体结构的可靠性。钝化层的材料可选用氧化硅，便于腐蚀开孔，可通过缓冲氧化硅刻蚀液或干法刻蚀钝化层。在一些实施例中，如图57所示，可通过钝化层507、封装体或封装胶，将多个微型发光二极管结构整合成微发光二极管芯片。其中，微发光二极管芯片的多个微发光二极管结构可具有相同光色(例如蓝光)或不同光色。
请再请参阅图57至图58，当在第二半导体层504上开设凹部，将第一半导体层502、发光层503及第二半导体层504区分成多个发光二极管结构时，具体地，在第二半导体上开设一个凹部，所述凹部贯穿钝化层507、第二半导体层504、发光层503、第一半导体层502、缓冲层501和生长基板500，开设工艺可以采用蚀刻或激光划槽。其中，所述凹部穿过第二半导体层504、发光层503、第一半导体层502、达缓冲层501和生长基板500，获得多个微发光二极管结构。
请参阅图59至图68，在又一实施例中，当将第一半导体层502、发光层503及第二半导体层504区分成多个发光二极管结构505时，具体地，在第二半导体层504上生长第二电极506；在第二电极506的一侧蚀刻出第一凹部510，第一凹部510穿过第二半导体层504、发光层503、第一半导体层502以及部分缓冲层501；在第一凹部510内填充绝缘层511，绝缘层511填充满第一凹部510及部分第二半导体层504，且绝缘层511与第二电极506侧面连接；在靠近第一凹部510的一侧形成第二凹部512，第二凹部512穿过第二半导体层504、发光层503、第一半导体层502以及部分缓冲层501；在第二凹部512填充导电材料，所述导电材料充满第二凹部512及部分绝缘层511，与第二电极506相对于发光层503的一侧连接，形成第二电极延长结构513；在第二半导体层504上生长一钝化层507；蚀刻生长基板500及缓冲层501；在第一半导体层502上形成第一电极505；在第一电极505上形成第一锡球508，在第二电极延长结构上形成第二锡球507；将整体结构区分为多个微型发光二极管结构。
请参阅图59，当在第二半导体层504上生长第二电极506时，具体地，可通过蒸镀和/或溅射技术在第二半导体层504上形成多个第二电极506，相邻的第二电极506之间具有一定的预设距离。
请参阅图60，当在第二电极506的一侧蚀刻出第一凹部510时，具体地，可在第二半导体层504上形成设定图形的光刻胶图形，在光刻胶的保护下，采用例如干蚀刻或湿蚀刻工艺在第二半导体层504上开设第一凹部510，第一凹部510穿过第一凹部510穿过第二半导体层504、发光层503、第一半导体层502以及部分缓冲层501。
请参阅图61，当在第一凹部510内填充绝缘层511时，具体地，使用绝缘材料对第一凹部510进行填充，该绝缘材料与第二电极506的侧面连接，形成绝缘层511。所述绝缘材料例如包括SiOx、SiNx和SiON、或其他无机绝缘材料。
请参阅图62，当在靠近第一凹部510的一侧形成第二凹部512时，具体地，在第二半导体层504上形成设定图形的光刻胶图形，在光刻胶的保护下，采用例如干蚀刻或湿蚀刻工艺在第二半导体层504上开设第二凹部512，第二凹部512穿过第二半导体层504、发光层503、第一半导体层502以及部分缓冲层501，第二凹部512的深度与第一凹部510可以相同或不同。
请参阅图63，当在第二凹部512填充导电材料，形成第二电极延长结构513时，具体地，使用导电材料对第二凹部512进行填充，该导电材料填充满第二凹部512，且覆盖绝缘层511，并于第二电极506相对于第二半导体504的一侧连接，形成第二电极延长结构513。所述导电材料例如可以是导电金属或者合金。
请参阅图64，当在第二半导体层504上生长一钝化层507时，具体地，在第二半导体层504上形成一钝化层507，钝化层507可覆盖第二电极延长结构513以及第二半导体层504。其中，钝化层507例如可以是氧化硅等材料。然不限于此，在一些实施例中，钝化层507可作为保护层或封装体，而形成在第二半导体层504及第二电极506上。
请参阅图65，当移除(例如蚀刻)生长基板500及缓冲层501时，具体地，运用例如蚀刻技术蚀刻生长基板500和缓冲层501，所述蚀刻技术包括干法蚀刻和湿法蚀刻。通过蚀刻生长基板500和缓冲层501，暴露出第一半导体层502以及部分绝缘层511以及第二电极延长结构513。
请参阅图66，当在第一半导体层502上形成第一电极505时，具体地，通过蒸镀和/或溅射技术在第一半导体层502上形成多个第一电极505，第一电极505的长度例如等于绝缘层511延伸至缓冲层501的厚度。
请参阅图67，当在第一电极505上形成第一锡球508，且在第二电极延长结构513上形成第二锡球507时，具体地，可通过保护气流在第一电极505上回流焊形成第一锡球508，在与第二电极延长结构513上形成第二锡球509，且第一锡球508和第二锡球509可以在同一水平面设置。然不于此，除了锡球，也可在电极上形成其他电性连接件，例如引脚。
请参阅图68，将整体结构区分(分离)为多个微型发光二极管结构时，具体地，可开设一凹部，所述凹部穿过第一半导体层502、发光层503以及第二半导体层505到达钝化层507，因而获得多个微型发光二极管结构。在一些实施例中，如图68所示，可通过钝化层507、封装体或封装胶，将多个微型发光二极管结构整合成微发光二极管芯片。其中，微发光二极管芯片的多个微发光二极管结构可具有相同光色(例如蓝光)或不同光色。
请参阅图69至图76，在一些实施例中，当应用本公开的半导体设备及微发光二极管芯片来制造微发光二极管面板，所述微发光二极管芯片面板可包括：电路基板700，衬底层701、多个微发光二极管芯片703，多个电性连接件702以及平坦化层704、光阻隔层705、红色波长转换层706、绿色波长转换层707、透明光阻707a、保护层708和保护基板709。衬底层701设置在电路基板700上，多个微发光二极管芯片703设置在衬底层701上，多个电性连接件702设置在衬底层701以及多个微发光二极管芯片703之间，平坦化层704设置在多个微发光二极管芯片703上，光阻隔层705、红色波长转换层706、绿色波长转换层707设置在平坦化层704上，保护层708设置在光阻隔层705、红色波长转换层706、绿色波长转换层707上及其间隙处，保护基板709设置在保护层708上。
请参阅图69，电路基板700可以是例如TFT驱动电路基板。在电路基板700上可设置一衬底层701，衬底层701可以是聚酰亚胺(PI)材料形成的衬底层，聚酰亚胺(PI)材料的耐热性保证了在制程高温(>400℃)中显示面板不受破坏，聚酰亚胺(PI)材料的低热膨胀系数特性保证了高解析度(>300ppi)以及在面板制程所需的制程对位精度。最后利用聚酰亚胺(PI)材料对紫外光的强吸收特性，使用紫外波段激光透过玻璃辐照聚酰亚胺(PI)材料可以使之剥离。
请参阅图70至图71，电路基板700靠近衬底层的一侧表面还设置驱动电路，所述驱动电路部分设置在电路基板700上，部分设置在衬底层701上。通过所述驱动电路的作用为点亮与之电性连接的微发光二极管芯片703，其中多个微发光二极管芯片703可具有相同或不同光色，例如是多个发出蓝光、红光或绿光的微发光二极管结构。通过驱动电路控制每个微发光二极管芯片703的开关。在不改变电流大小的情况下，通过控制微发光二极管芯片703的点亮数量可以改变微发光二极管面板的亮度。
请参阅图71，多个微发光二极管芯片703可在电路基板700上呈阵列设置，每个微发光二极管芯片703之间等距离间隔，相邻微发光二极管芯片703的间距小于微发光二极管芯片703的长度或宽度，使微发光二极管芯片构成的显示装置具有较高的解析度。微发光二极管芯片703的宽度例如是小于等于10微米，则相邻微发光二极管芯片703小于等于10微米。在其他实施例中，微发光二极管芯片703的宽度例如是小于等于5微米，则相邻微发光二极管芯片703小于等于5微米。
请参阅图70至图72，在衬底层701和多个微发光二极管芯片703之间还包括多个电性连接件702，通过多个电性连接件702，将衬底层701上的驱动电路与微发光二极管芯片703连接。所述驱动电路在衬底层701远离电路基板700的一侧设置有电性连接点，微发光二极管芯片703靠近衬底层701的一侧具有电极，电性连接件702可以将所述电性连接点与所述电极连接。电性连接件702可以是金属连接件，例如为铟/锡连接件。
请参阅图72，在多个微发光二极管芯片703之间以及其上方设置平坦化层704，平坦化层704可以包括聚合物类材料，所述聚合物类材料可以是透明的，例如可以包括硅基树脂、丙烯酸类树脂、环氧类树脂、PI、聚乙烯等。通过曝光和显影工艺在微发光二极管芯片703之间以及其上部形成平坦化层704。
请参阅图72，在另一些实施例中，平坦化层704还包括第一绝缘层和第二绝缘层(未显示)，其中，第一绝缘层设置在平坦化层704靠近多个微发光二极管芯片703的一侧，第二绝缘层设置在远离多个微发光二极管芯片703的一侧。在形成平坦化层的一些工艺中，例如清洗工艺，外部杂质(例如，湿气)可能会损坏微发光二极管芯片703。通过在平坦化层下方设置第一绝缘层，在平坦化层704上方设置第二绝缘层，可以防止在形成平坦化层704期间和之后防止湿气渗透或使湿气渗透最小化。第一绝缘层和第二绝缘层包括SiOx、SiNx和SiON等无机绝缘材料。第一绝缘层和第二绝缘层可以包括彼此相同的材料或彼此不同的材料。第二绝缘层可以具有大于第一绝缘层的厚度。在不同实施例中，第二绝缘层的厚度可以等于或小于第一绝缘层的厚度。
请再参阅图72，一个微发光二极管芯片703中包括多个微发光微二极管，在形成微发光二极管面板的过程中，可以降低巨量转移的次数，减少误差损失，提高生产制造中的良率。
请参阅图73，在平坦化层704上设置光阻隔层705，其中，光阻隔层705包括多个光阻隔层块，发光二极管芯片703位于相邻光阻隔层块的空隙处，微发光二极管芯片703发出的光穿过所述空隙。在本实施例中，光阻隔层705的形成方法包括：在平坦化层704上形成光阻隔层材质层；采用一次构图工艺对光阻隔层材质层进行处理得到光阻隔层图案，即多个光阻隔层块，其中，所述光阻隔层块位于微发光二极管芯片703之间；采用涂覆、磁控溅射或等离子增强化学气相沉淀法等方法，在光阻隔层材质层上形成光刻胶层；对光刻胶层进行曝光和显影得到光刻胶图案；通过光刻胶图案对光阻隔层材质层进行蚀刻，并剥离光刻胶图案，得到图案化的光阻隔层705，即多个光阻隔层块构成的光阻隔层。
在一些施例中，在形成光阻隔层705后，可以采用等离子氟化工艺对光阻隔层705的表面进行氟化处理。采用等离子氟化工艺对光阻隔层705的表面进行氟化处理，从而降低所得光阻隔层705的表面张力。
请参阅图74，当微发光二极管芯片703中的微发光二极管是发出蓝光时，所述微发光二极管面板还包括红色波长转换层706、绿色波长转换层707和透明光阻707a，用以将微发光二极管的发光转换成红光或绿光，因而可形成全彩色。红色波长转换层706和绿色波长转换层707分别设置在光阻隔层705之间，且可包覆光阻隔层705边缘处，可防止光学漏光。在其他实施例中，还包括蓝色波长转换层，可设置在光阻隔层705空隙处，且包覆光阻隔层705边缘处。
请参阅图74，形成红色波长转换层706的步骤可包括：在具有光阻隔层705的平坦化层704上形成红色色阻膜；在形成有红色色阻膜的绝缘层上涂覆光刻胶，形成光刻胶层；从光刻胶层远离绝缘层的一侧采用掩膜版对光刻胶层进行曝光；对曝光后的光刻胶层进行显影；刻蚀并剥离光刻胶层得到图案化的红色波长转换层706。
在一些施例中，形成红色色阻膜的过程可以包括：用刮胶板将红色色阻材料均匀刮满整个绝缘层；旋涂，将涂有红色色阻材料的绝缘层采用真空吸附的方式设置在旋涂机上，中央滴液并控制旋涂机高速旋转，在绝缘层上形成一定厚度的红色色阻膜；预烘，使红色色阻膜中的溶剂挥发，增强红色色阻膜与绝缘层的黏性。
请参阅图74，重复上述获得红色波长转换层706的方法得到图案化的绿色波长转换层707。红色波长转换层706和绿色波长转换层707间隔设置，通过红色波长转换层706、绿色波长转换层707和光阻隔层705还可防止光的反射。
请参阅图75，在形成所述微发光二极管芯片的过程中，还包括在光阻隔层705、红色波长转换层706、绿色波长转换层707和透明光阻707a上设置保护层708，保护层708位于光阻隔层705、红色波长转换层706、绿色波长转换层707和透明光阻707a的上方。保护层708的材料可以为透明的树脂材料，在本实施例中，所述保护层708的材料可以为丙酸酯聚合物。
请参阅图76，发光二极管在形成一种微发光二极管面板的过程中，还包括在保护层708上设置一保护基板709，保护基板709与保护层708键合形成密闭空腔。
请参阅图77至83，本公开还提供另一微发光二极管面板及其形成过程。在本实施例中，电路基板800靠近衬底层的一侧表面还设置驱动电路，所述驱动电路部分设置在电路基板800上，部分设置在衬底层801上。通过所述驱动电路的作用可以点亮与之电性连接的微发光二极管芯片803。在不改变电流大小的情况下，通过控制微发光二极管芯片803的点亮数量可以改变微发光二极管面板的亮度。
请参阅图77，在衬底层801和多个微发光二极管芯片803之间还包括多个电性连接件802，通过多个电性连接件802，将衬底层801上的驱动电路与微发光二极管芯片703连接。所述驱动电路在衬底层801远离电路基板800的一侧设置有电性连接点，微发光二极管芯片803靠近衬底层801的一侧具有电极，电性连接件802可以将所述电性连接点与所述电极连接。电性连接件802可以是金属连接件，例如为铟/锡连接件或锡球。
请参阅图78，在多个微发光二极管芯片803之间以及其上方设置平坦化层804，通过曝光和显影工艺在微发光二极管芯片803之间以及其上部形成平坦化层804。
请参阅图78，在一些实施例中，平坦化层804可以包括光学层，光学层可以改善从微发光二极管结构发射的光的发光效率或是见减小色差，将发散的光线收拢以较小的发散角度射出。光学层可以包括具有凹透镜或凸透镜形状的层并且可以包括具有不同折射率的多个层。
请参阅图79，提供一透光基板809，在透光基板809上设置光阻隔层805，其中，光阻隔层805包括多个光阻隔层块，在一些实施例中，光阻隔层805的形成方法包括：在透光基板809上形成光阻隔层材质层；采用一次构图工艺对光阻隔层材质层进行处理得到光阻隔层图案，即多个光阻隔层块，其中，每个所述光阻隔层块之间具有间隙。
请参阅图80，当微发光二极管芯片803中的微发光二极管是发出蓝光时，一种微发光二极管面板还包括红色波长转换层806、绿色波长转换层807和透明光阻807a，红色波长转换层806、绿色波长转换层807、透明光阻807a分别设置在光阻隔层805空隙处，且包覆光阻隔层805边缘处，可以防止光学漏光，且红色波长转换层806、绿色波长转换层807间隔设置。
请参阅图80，形成红色波长转换层806的步骤包括：在具有光阻隔层的透光基板808上形成红色色阻膜；在形成有红色色阻膜的绝缘层上涂覆光刻胶，形成光刻胶层；从光刻胶层远离绝缘层的一侧采用掩膜版对光刻胶层进行曝光；对曝光后的光刻胶层进行显影；刻蚀并剥离光刻胶层得到图案化的红色波长转换层806。
请参阅图80，重复上述获得红色波长转换层806的方法得到图案化的绿色波长转换层807。红色波长转换层806、绿色波长转换层807间隔设置，通过红色波长转换层806、绿色波长转换层807和光阻隔层805可以防止光的反射。
请参阅图81，在形成一种微发光二极管芯片的过程中，还包括形成一保护层808，保护层808位于光阻隔层805、红色波长转换层806、绿色波长转换层807和透明光阻807a的上方。保护层808的材料可以为透明的树脂材料，在本实施例中，保护层808的材料可以为丙酸酯聚合物，可以通过使用溅射或者蒸镀的方式沉积保护层808。
请参阅图82，在形成一种微发光二极管芯片的过程中，还包括在保护层808上形成一透明导电层809，透明导电层809的材质可以为但不仅限于为铟锡氧化物、铟锌氧化物等，可以通过使用溅射或者蒸镀的方式沉积透明导电层809。
请参阅图83，将透光基板808以及其上包括的结构，包括光阻隔层805、红色波长转换层806、绿色波长转换层805、保护层808和透明导电层809与电路基板800以及上的微发光二极管结构801以及偏向层802键合，形成为所述微发光二极管芯片。
请参阅图84，当利用本公开的半导体设备及微型二极体芯片制备微发光二极管面板，所述微发光二极管面板可包括电路基板、多个微发光二极管芯片903以及波长转换层906。所述电路基板可以为膜晶体管阵列基板，薄膜晶体管阵列基板具有多个薄膜晶体管(Thin Film Transistor，TFT)。所述电路基板包括基底900与电路层901，电路层901一般设置在基底900上部。基底900可以为玻璃基板、蓝宝石基板等，基底900具有固定性且表面平整。电路层901包括驱动电路以及多个开关元件。基板900包括显示区域与非显示区域，非显区域上包括驱动电路，显示区域上包括多个微发光二极管芯片903。
请再参阅图84，在电路基板上设置多个微发光二极管芯片903，微发光二极管芯片903与电路基板上的电路层901电性连接，电路基板上的驱动电路可以驱动多个微发光二极管芯片903发光。多个微发光二极管芯片903设置在电路基板上可构成一个像素结构，电路基板上包括多个像素结构，多个像素结构在电路基板的显示区域以阵列方式排列。
请参阅图84，电路层901上还设置多个接合触头902，多个微发光二极管芯片903具体设置在多个接合触头902上，具体来说，微发光二极管芯片903上设置有电极，多个所述电极电性连接于多个接合触头902。通过接合触头902多个发光二极管芯片与电路基板电性连接。电路基板上的驱动电路可以点亮与之连接的微发光二极管芯片903。在本实施例中，接合触头902可以是金属接合触头902，例如为铟/锡接合触头902。在其他实施例中，接合触头902可以包括苯并环丁烯(BCB)。
请参阅图84，微光二极体芯片903内部包括多个微发光二极管结构903a，多个微发光二极管结构903a以阵列形式设置在微发光二极管芯片903内。相邻的微发光二极管结构903a之间的距离小于微发光二极管结构903a的宽度，微发光二极管结构903a的宽度例如是5微米，则相邻的微发光二极管结构903a之间的距离小于5微米。
请参阅图84，在微发光二极管芯片903上方设置光阻隔层905，光阻隔层905位于相邻微发光二极管结构903a的间隙处。光阻隔层905在电路基板上的正投影与微发光二极管结构903a在电路基板上的正投影不重叠。光阻隔层905具有反射性、散射性或吸光的特性，在相邻的微发光二极管结构903a之间设置光阻隔层905可以避免微发光二极管结构903a发出的光互相干扰，并减少漏光的问题。
请参阅图84，在微发光二极管芯片903上方设置波长转换层，多个波长转换层906设置于多个微发光二极管结构903a的正上方，且位于电路基板相对于微发光二极管芯片903的另一侧。波长转换层位于相邻的光阻隔层905之间，且波长转换层的正投影重叠于微发光二极管结构903a在电路基板上的正投影。在一些实施例中，波长转换层906包覆部分光阻隔层905，可减少漏光。
请参阅图84，至少形成一波长转换层906于多个微发光二极管芯片903上，用于制作波长转换层906的材料包括磷光体和量子点等。波长转换层906例如可以包括第一波长转换层906a、第二波长转换层906b、第三波长转换层906c。微发光二极管结构903a例如都是发出蓝光的微发光二极管结构903a，第一波长转换层906a例如可以是红光波长转换层906，第二波长转换层906b可以是绿光波长转换层、第三波长转换层906c可以是由散射材料、波长转换结构组成的波长转换层906，但是不改变微发光二极管结构903a的出光。通过第一波长转换层906a可以呈现红光，通过第二波长转换层906b可以呈现绿光，通过第三波长转换层906c呈现蓝光，通过第一波长转换层906a、第二波长转换层906b、第三波长转换层906c使像素结构呈现全彩显示的效果。在其他实施例中，波长转换层906还可以包括蓝光波长转换层906。多个波长转换层906具有相同的厚度，可使光转换质量最佳且具有一致的出光效率。
请参阅图84，在一些实施例中，微发光二极管芯片903例如是发出红光的微发光二极管芯片903，第一波长转换层906a可以是绿光波长转换层，第二波长转换层906b可以是蓝光波长转换层。在其他实施例中，微发光二极管芯片903例如是发出绿光的微发光二极管芯片903，第一波长转换层906a可以是红光波长转换层，第二波长转换层906b可以是蓝光波长转换层。在其他实施例中，微发光二极管芯片903例如是发出紫外光的微发光二极管芯片903，第一波长转换层906a可以是红光波长转换层，第二波长转换层906b可以是绿光波长转换层，第三波长转换层906c可以是蓝光波长转换层。
值得说明的是，上述波长转换层可以是由不同颜色的光阻材料或量子点材料所形成，且上述波长转换层可以形成于微发光二极管芯片上或个别微发光二极管上，用以转换微发光二极管所发出的光波长，亦即转换微发光二极管所发出的光色。
请参阅图84，微发光显示面板包括保护层904，其设置在相邻像素之间与光阻隔层905、波长转换层906上方，保护层904可以避免微发光二极管面板产生水气或氧化的问题。微发光显示面板包括在保护层904上设置一保护基板907，保护基板907与保护层904键合形成密闭空腔。
值得说明的是，上述光阻隔层是设置于微发光二极管芯片或微发光二极管之间，用以阻隔不同光色。在一些实施例中，上述光阻隔层可例如是白色光阻层或高反光型阻隔层，用以反射微发光二极管所发出的光。再者，上述白色或高反光型的光阻隔层可例如是锥型，以向上反射微发光二极管所发出的光，提高出光效率。
请参阅图85，本公开还提供一种电子装置，所述电子装置包括微发光二极管面板910以及电子装置本体911，微发光二极管面板910与电子装置本体911连接，其中微发光二极管面板910包括电路基板、多个微发光二极管芯片903、至少一波长转换层906。电子装置本体911包括控制器911a、存储器911b、电源911c。其中，电源911c可以将市电(220V交流电)转换为控制器911a和存储器911b所需要的直流电，同时为微发光二极管面板910提供电源。存储器911b与电源911c连接，用于存储电子装置工作的相关数据，控制器911a与电源911c连接，同时与存储器911b连接，电源911c用于为控制器911a供电，控制器所述执行存储器911b内的程序控制所述电子装置。其中，电子装置可例如是显示面板、手机、手表、笔记本电脑、投载式装置、充电装置、充电桩、虚拟现实(VR)装置、扩充现实(AR)装置、可携式电子装置、游戏机或其他电子装置。
请参阅图86，当应用本公开的半导体外延结构来制造半导体器件时，所述半导体器件包括基板1400、缓冲层1401、第一半导体层1402、第二半导体层1403、源极1404、漏极1405以及栅极1406。其中，缓冲层1401设置于基板上，第一半导体层1402设置于缓冲层1401上，第二半导体层1403设置于第一半导体层1402上，源极1404形成于第二半导体层1403上，漏极1405形成于第二半导体层1403上，栅极1406形成于第二半导体层1403上，且位于源极1404和漏极1405之间。基板1400可是各种适当的生长基板1400，基板1400的材料可以为硅(Si)、碳化硅(SiC)、蓝宝石((Al2O3)、砷化镓(GaAs)、铝酸锂(LiAlO2)等半导体基板1400材料，在一些实施例中，基板1400例如为硅(Si)基材料，例如硅(Si)或碳化硅(SiC)等硅基材料。
请再参阅图86，缓冲层1401设置在基板1400和第一半导体层1402之间，可以缓和基板1400与第一半导体层1401之间晶格不匹配情况。第一半导体层1402的材料例如可以为含铟的氮化镓层。为缓和晶格不匹配的情况，缓冲层1401例如为氮化镓层，所述氮化镓层的厚度可以设置例如为5～10nm。同时在基板1400与第一半导体层1402之间设置的缓冲层1401有利于后续外延结构的的生长，提高所述半导体器件的质量。
请再参阅图86，第一半导体层1402的材料例如为含铟的氮化镓层(InGaN)。使用含铟的氮化镓层作为第一半导体层1402，可以降低所述半导体器件的噪声系数，且当第一半导体层1402含铟时，电子亲和力增加，为所述半导体器件提供高漏电流以及更高的截止频率。第一半导体层1402的厚度可以设置为例如70～80nm。然不限于此，在其他实施例中，第一半导体层1402也可以是氮化镓层。
请再参阅图86，所述半导体器件包括第二半导体层1403，第二半导体层1403位于第一半导体层1402上。在本实施例中，第二半导体层1403的材料可为含铟的氮化铝层(InAlN)，第二半导体层1403的厚度为可以为例如15～25nm。所述含铟的氮化铝层中，较高的铝含量具有较高的载流子密度，使所述半导体器件具有较高的漏电流和跨导，同时获得了较低的最小噪声系数。第二半导体层1403采用含铟的氮化铝层，可以改善与缓冲层1401之间晶格失配。在本实施例中，可以利用铟熔点低的原理，在高温下易扩散获得获得InAlN。第二半导体层1403的方法包括：周期性生长第一AlN层、第一InN层和第二AlN层获得所述第二半导体层1403，在生长第二半导体的过程中，通过控制生长温度以及第一AlN层、第一InN层和第二AlN层的厚度调节第二半导体层1403中铟的含量。第二半导体层1403利用铟的熔点低，高温下易扩散的原理获得InAlN为第二半导体层1403，第二半导体层1403可以有效降低所述半导体器件的暗电流，从而降低所述半导体器件的噪声电流，提高信噪比，提高所述所述半导体器件的质量。
请再参阅图86，所述半导体器件包括源极1404、漏极1405以及栅极1406，源极1404、漏极1405以及栅极1406均设置在第二半导体层1403上，且栅极1406位于源极1404与漏极1405之间。所述半导体器件的一侧设置有第一凹部和第二凹部，第一凹部内设置源极1404，第二凹部内设置漏极1405。其中所述第一凹部位于所述半导体器件的一侧，在第二半导体层1403上蚀刻第一凹部，所述第一凹部的深度小于第二半导体层1403的厚度，即所述第一凹部的底部距离第二半导体层1403底部具有一定的预设距离，即第一预设距离；所述第二凹部设置在第二半导体层1403上，且位于所述第一凹部的相对侧，在第二半导体层1403上蚀刻第二凹部，所述第二凹部的深度小于第二半导体层1403的厚度，即所述第二凹部的底部与第二半导体层1403底部具有一定的预设距离，即第二预设距离。在本实施例中所述第一预设距离与第二预设距离相等。
请参阅图86，源极1404设置在第一凹部内且高于所述第一凹部，漏极1405设置在第二凹部内且高于第二凹部，栅极1406设置在第二半导体层1403上，栅极1406位于源极1404与漏极1405之间，且更靠近源极1404的一侧。在不同实施例中，栅极1406可呈“T”字型，以改善噪声。
请参阅图86，栅极1406与第二半导体层1403之间还包括一氧化层1407，氧化层1407可包括ITO、ZnO、RuOx、TiOx或IrOx中的至少一种。在本实施例中，氧化层1407为二氧化钛层(TiO2)。与其它氧化物相比，通过设置二氧化钛层为氧化层1407可改进所述半导体器件的电流以及截止频率。同时氧化层1407可以减小栅极1406与第二半导体层1403之间的接触电阻，进而改善所述半导体器件的噪声，使其在最大有效电流情况下噪声更小。
请参阅图86，在一些实施例中，源极1404与第二半导体层1403接触的一侧包括第一N型重掺杂区1409，第一N型重掺杂区1409位于所述第一沟槽内，且第一N型重掺杂区1409的高度高于第二半导体层1403，保证第一N型重掺杂区1409与第二半导体层1403完全接触。漏极1405与二半导体层1403接触的一侧包括第二N型重掺杂区1408，第二N型重掺杂区1408位于所述第二沟槽内，且第二N型重掺杂区1408的高度高于第二半导体层1403，保证，第二N型重掺杂区1408与第二半导体层1403完全接触。第一N型重掺杂区1409和第二N型重掺杂区1408都是高掺杂区域，与第二半导体层1043之间形成良好的欧姆接触。
请参阅图87，当应用本公开的半导体器件来射频模组时，所述射频模组包括所述半导体器件。所述射频模组主要包括射频(radio frequency，RF)切换器件1411、射频(radio frequency，RF)有源器件1414、射频(radio frequency，RF)无源器件1412和控制器件1413。其中射频(radio frequency，RF)有源器件1414可以是本申请中的所述半导体器件，射频(radio frequency，RF)无源器件1412可以是电容器、电阻器和电感器等无源器件。其中，射频(radio frequency，RF)切换器件1411、射频(radio frequency，RF)有源器件1414、射频(radio frequency，RF)无源器件1412和控制器件1413均形成于半导体衬底1410上。
请参阅图88，在不同实施例中，当利用本公开提供的半导体设备及外延结构制造半导体器件时，所述半导体器件包括基板1400、缓冲层1501、第一半导体层1502、第二半导体层1504、源极1506、漏极1505、栅极1507以及第一半导体台状部1509。缓冲层1501设置在基板1400上，第一半导体层1502设置在缓冲层1501上，第二半导体层1504设置在第一半导体层1502上，源极1506、漏极1505形成于第二半导体层1504上，且位于相对的两侧，第一半导体台状部1509形成于第二半导体层1504上，且位于源极1506和漏极1505之间，栅极1507形成于第一半导体台状部1509上，其中栅极1507的长度或宽度是大于第一半导体台状部1509的长度或宽度。
基板1400的材料可以为硅(Si)、碳化硅(SiC)、蓝宝石((Al2O3)、砷化镓(GaAs)、铝酸锂(LiAlO2)等半导体基板1400材料，在一些实施例中，基板1400例如为硅(Si)基材料，例如硅(Si)或碳化硅(SiC)等硅基材料。第一半导体层1502行位于缓冲层1501上，且第一半导体层1502位于缓冲层1501与第二半导体层1504之间。在一些实施例中，第一半导体层1502例如为氮化镓层，第一半导体层1502的厚度可以设置为例如200～300nm。第二半导体层1504位于第一半导体层1502上，在本实施例中，第二半导体层1504例如为氮化铝镓层(AlGaN)，所述氮化铝镓层的厚度可以是例如10～15nm。
请再参阅图88，在一实施例中，第一半导体层1502为氮化镓层(GaN)，第二半导体层1504为氮化铝镓层(AlGaN)，氮化镓层与氮化铝镓层可构成异质型半导体结构，所述半导体结构为一种增强型半导体结构。依靠第一半导体层1502(氮化镓层)和第二半导体层1504(氮化铝镓层)较强的自发和压电极化效应，在第一半导体层1502和第二半导体层1504异质结构中诱导出一层二维电子气1503。
请再参阅图88，所述半结构还包括一图案化的钝化层1510，钝化层1510设置在第二半导体层1504上。钝化层1510的形成过程包括：首先在第二半导体层1504上形成一钝化层1510，然后在钝化层1510上形成一图案化光阻层，然后根据图案化光阻层对钝化层1510进行刻蚀，形成图案化的钝化层1510，然后去除图案化光阻层并清洗干净。钝化层1510的材料可以选用氧化硅或是氧化铝，可以对所述半导体器件进行保护，避免反向漏电的问题，提高芯片的可靠性。在一些实施例中，钝化层1510可选用材料SiO2，便于腐蚀开孔，在蚀刻时可通过缓冲氧化硅刻蚀液或干法刻蚀去除部分钝化层1510。
请参阅图88，在一实施例中，在钝化层1510上蚀刻出两个开口，第一开口和第二开口，同时在钝化层1510蚀刻出一凹部。所述凹部位于在钝化层1510的中间，且穿过钝化层1510与第二半导体层1504接触。第一开口与第二开口分别位于所述凹部的两侧，且第一开口与第二开口相对设置，第一开口与第二开口均穿过钝化层1510与第二半导体层1504接触。在本实施例中，在第一开口内设置源极1506，在第二开口内设置漏极1505，源极1506与漏极1505的高度均小于钝化层1510的厚度。
请参阅图88，所述半导体器件还包括栅极1507，栅极1507设置在源极1506与漏极1505之间，位于所述凹部内，且设置在第一半导体台状部1509上。在本实施例中，第一半导体台状部1509位于第二半导体层1504上，且设置在所述凹部内，第一半导体台状部1509的高度大于所述凹部的深度，第一半导体台状部1509与所述凹部侧壁具有一定的预设距离，第一半导体台状部1509的材料例如为P型氮化镓(P-GaN)。在埋入式P型GaN在没有被活化的情况下，未金属化的半导体结构结构在反向偏压下显示出高漏电流，而经过活化后，可以抑制电流的高漏。所述活化的的过程例如为：在干燥空气氛围中在725℃下退火30分钟来进行活化。
请参阅图88，栅极1507设置在第一半导体台状部1509上，且栅极1507的长度或宽度大于第一半导体台状部1509的长度或是宽度。栅极1507设置在在第一半导体台状部1509上与第二半导体层1504上，栅极1507填满第一半导体台状部1509与所述凹侧壁之间的沟道。栅极1507的截面呈倒置的“凹”字状扣在第一半导体台状部1509上，栅极1507的长度或宽度大于第一半导体台状部1509的长度或是宽度。在栅极1507的长度或宽度比第一半导体台状部1509的长度或是宽度大的情况下，更加容易开启沟道的二维电子气，从而产生更高的漏电流，第一半导体台状部1509与所述凹部侧壁之间的栅极1507具有更好的栅极控制、更好的跨导和更低的栅漏电流，从而提高所述半导体器件的性能。
请参阅图88，栅极1507与第一半导体台状部1509之间还包括一氧化层1508，氧化层1508设置在栅极1507与第一半导体台状部1509之间，通过设置氧化层1508降低栅极漏电流。在本实施例中，氧化层1508例如为氧化铝层。通过将氧化层1508设置为氧化铝层，可以增加氧化层的电容容量、正向电流密度以及跨导，有利于开通沟道的二维电子气，改善所述半导体器件的质量。
请参阅图89，当应用本公开的半导体器件来射频模组时，所述射频模组包括所述半导体器件。所述射频模组主要包括射频(radio frequency，RF)切换器件1511、射频(radio frequency，RF)有源器件1514、射频(radio frequency，RF)无源器件1512和控制器件1513。其中射频(radio frequency，RF)有源器件1514可以是本申请中的所述半导体器件，射频(radio frequency，RF)无源器件1512可以是电容器、电阻器和电感器等无源器件。其中，射频(radio frequency，RF)切换器件1511、射频(radio frequency，RF)有源器件1514、射频(radio frequency，RF)无源器件1512和控制器件1513均形成于半导体衬底1515上。
请参阅图88，在不同实施例中，当利用本公开提供的半导体设备及外延结构制造半导体器件时，所述半导体器件包括基板1400、缓冲层1601、第一半导体层1603、第二半导体层1604、第三半导体层1602以及源极1607、漏极1608和栅极1609。其中，缓冲层1601形成于基板1400上，第一半导体层1603形成于缓冲层1601上，第二半导体层1604形成于第一半导体层1603上，第三半导体层1602形成于第一半导体层1603与缓冲层1601之间。源极1607形成于第一半导体层1603的一侧，并由第二半导体层1604延伸至缓冲层1601，漏极1608形成于第一半导体层1603的另一侧，并由第二半导体层1604延伸至缓冲层1601，栅极1609形成于第二半导体层1604上，并位于源极1607与漏极1608之间。
请参阅图90，所述半导体器件包括一基板1400，基板1400一般可以是各种适当的生长基板1400，基板1400的材料可以为硅(Si)、碳化硅(SiC)、蓝宝石((Al2O3)、砷化镓(GaAs)、铝酸锂(LiAlO2)等半导体基板材料，在本实施例中，基板1400例如为硅(Si)基材料，例如硅(Si)或碳化硅(SiC)等硅基材料。
请参阅图90，所述半导体器件包括缓冲层1601，缓冲层1601设置在基板1400上，缓冲层1601设置在基板1400与半导体层之间，可缓和基板1400与所述半导体层之间晶格不匹配的情况，缓冲层1601的材料一般根据基板1400的材料以及基板1400上半导体材料决定。在本实施例中，缓冲层1601可以是氮化镓铝层，所述氮化镓铝的层的厚度设置在例如为115～125埃之间，例如为120埃。同时在基板1400上生长缓冲层1601有利于其上设置的外延结构的生长，提高所述半导体器件的质量。
请参阅图90，所述半导体器件包括第三半导体层1602，第三半导体层1602设位于缓冲层1601上方。在本实施例中，第三半导体层1602包括第三施主层1602a和第三间隔层1602b，第三施主层1602a为氮化镓铝层，第三施主层1602a设置在缓冲层1601上，第三施主层1602a的厚度设置在例如48～52埃之间，例如为50埃。第三施主层1602a的离子掺杂浓度例如为1×1024m-3～2×1024m-3。第三间隔层1602b设置在第三施主层1602a与第一半导体层1603之间，第三间隔层1602b为氮化镓铝层，第三间隔层1602b的厚度与第三施主层1602a的厚度设置相同，例如为50埃。
请参阅图90，所述半导体器件包括第一半导体层1603，第一半导体层1603上设置在第三半导体层1602上。在本实施例中，第一半导体层1603例如为氮化镓层，第一半导体层1603的厚度设置例如为195-205埃之间，例如为200埃。氮化镓是第三代宽禁带半导体材料，具有大禁带宽度(3.4eV)、高电子饱和速率、高击穿电场、较高的热导率、耐腐蚀和抗辐射性能，而且氮化镓层能够与但氮化镓铝层形成AlGaN/GaN异质结，进而形成高浓度、高迁移率的二维电子气，以便于制作半导体器件器件。
请参阅图90，所述半导体器件包括第二半导体层1604，第二半导体层1604形成于第一半导体层1603上。在本实施例中，第二半导体层1604包括第二施主层1604a和第二间隔层1604b，第二施主层1604a设置在第一半导体层1603上，第二施主层1604a也是氮化镓铝层，第二施主层1604a的厚度与第三施主层1602a相同设置，例如设置为50埃。第二施主层1604a的离子掺杂浓度与第三施主层的离子掺杂浓度相同，例如为1×1024m-3～2×1024m-3。第二间隔层1604b设置在第一半导体层1603和第二施主层1604a之间，第二间隔层1604b也为氮化镓铝层，其厚度与第二间隔层1604b相同设置，例如为50埃。
请参阅图90，所述半导体器件包括两个二维电子气层，第一二维电子气层1610和第二二维电子气层1611。第一二维电子气层1610形成于第一半导体层1603与第三半导体层1602之间，第二二维电子气层1611形成于第一半导体层1603与第二半导体层1604之间。两个二维电子气层使所述半导体器件具有更高的耐压性，也更有利于开通沟道的二维电子气。
请参阅图90，所述半导体器件包括阻挡层1605，阻挡层1605设置在第二半导体层1604上。在本实施例中，阻挡层1605为氮化镓铝层，阻挡层1606的厚度设置在115-125埃之间，例如为120埃。
请参阅图90，所述半导体器件还包括一氮化镓盖层1606，氮化镓盖层1606位于阻挡层上方，在本实施例中，氮化镓盖层1606的厚度设置在例如95-105埃之间，例如为100埃。
请参阅图90，所述半导体器件结构包括源极1607、漏极1608和栅极1609。源极1607设置在第一半导体的一侧，且源极1607由第二半导体层1604延伸至缓冲层1601，漏极1608设置第一半导体层1603的另一侧，且漏极1608由第二半导体层1604延伸至缓冲层1601。栅极1609设置在源极1607与漏极1608之间，且栅极1609设置在第二半导体层1604上。
请参阅图90，在本实施例中，源极1607依次穿过第二半导体层1604、第一半导体层1603和第三半导体层1602到达缓冲层1601，漏极1608也依次穿过第二半导体层1604、第一半导体层1603和第三半导体层1602到达缓冲层1601，源极1607与漏极1608均与第一二维电子层1610和第二二维电子层1611层欧姆连接。更加容易开通沟道的二维电子气。栅极1609设置在第二半导体层1604上，栅极1609的截面宽度小于源极1607和漏极1608的宽度。
请参阅图91，当应用本公开的半导体器件来射频模组时，所述射频模组包括所述半导体器件。所述射频模组主要包括射频(radio frequency，RF)切换器件1615、射频(radio frequency，RF)有源器件1618、射频(radio frequency，RF)无源器件1616和控制器件1617。其中射频(radio frequency，RF)有源器件1618可以是本申请中的所述半导体器件，射频(radio frequency，RF)无源器件1616可以是电容器、电阻器和电感器等无源器件。其中，射频(radio frequency，RF)切换器件1615、射频(radio frequency，RF)有源器件1618、射频(radio frequency，RF)无源器件1616和控制器件1617均形成于半导体衬底1619上。
请参阅图92，在不同实施例中，当利用本公开提供的半导体设备及外延结构制造半导体器件时，所述半导体器件包括基板1400、缓冲层1701、第一半导体层1702、第二半导体层1704，以及第二半导体层1704上的源极1705、漏极1707和栅极1706。缓冲层1701设置在基板1400上，第一半导体层1702设置在缓冲层1701上，第二半导体层1704设置在第一半导体层1702上。源极1705和漏极1707形成于所述第二半导体层1704上，且源极1705与漏极1707位于相对的两侧，栅极1706位于源极1705与漏极1707之间，其中，第一半导体层1702与第二半导体层1704之间形成一二维电子气层1702。
请参阅图92，基板1400的材料可以为硅(Si)、碳化硅(SiC)、蓝宝石((Al2O3)、砷化镓(GaAs)、铝酸锂(LiAlO2)等材料。利用本公开提供的半导体设备，利用物理气相沉积的方法在基板1400上形成一缓冲层1701，缓冲层1701设置在基板1400与半导体层之间，可缓和基板1400与所述半导体层之间晶格不匹配的情况，同时在基板1400上生长缓冲层1701有利于其上设置的外延结构的生长，提高所述半导体器件的质量。缓冲层1701的材料根据基板1400的材料以及基板1400上半导体材料决定。缓冲层1701例如可以是氮化镓缓层，且所述氮化镓缓冲层1701具有较大的厚度，所述氮化铝缓冲层1701的厚度可以设置为例如大于60nm。
请参阅图92，第一半导体层1702设置在缓冲层1701上，其中第一半导体层1702为非故意掺杂的氮化镓层。第二半导体层1704设置在第一半导体层1702上，第二半导体层1704为氮化铝镓层。所述氮化镓层与所述氮化铝镓之间具有较强的自发和压电极化效应，在第一半导体层1702和第二半导体层1704之间诱导出二维电子气层1702，使形成的半导体器件具有较好的垂直泄露和击穿特性。
请参阅图92，第二半导体层1704上包括源极1705、漏极1707和栅极1706，源极1705形成与第二半导体层1704的一侧，漏极1707位于相对于源极1705的一侧，栅极1706设置在源极1705与漏极1707之间。
请参阅图93，当应用本公开的半导体器件来射频模组时，所述射频模组包括所述半导体器件。所述射频模组主要包括射频(radio frequency，RF)切换器件1715、射频(radio frequency，RF)有源器件1718、射频(radio frequency，RF)无源器件1716和控制器件1717。其中射频(radio frequency，RF)有源器件1718可以是本申请中的所述半导体器件，射频(radio frequency，RF)无源器件1716可以是电容器、电阻器和电感器等无源器件。其中，射频(radio frequency，RF)切换器件1715、射频(radio frequency，RF)有源器件1718、射频(radio frequency，RF)无源器件1716和控制器件1717均形成于半导体衬底1719上。
综上所述，本申请提出一种半导体设备，能够提高镀膜的均匀性。利用本申请的设备或制成方法也可应用于其他该质量薄膜或外延结构，例如金属薄膜、半导体薄膜、绝缘薄膜、化合物薄膜或其他材料的薄膜。再者，在本申请中所形成高质量薄膜及外延结构可应用于各种半导体结构、电子原件或电子装置中，例如开关元件、功率元件、射频元件、发光二极管、微型发光二极管、显示面板、手机、手表、笔记本电脑、投载式装置、充电装置、充电桩、虚拟现实(VR)装置、扩充现实(AR)装置、可携式电子装置、游戏机或其他电子装置。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明，本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案，例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
除说明书所述的技术特征外，其余技术特征为本领域技术人员的已知技术，为突出本发明的创新特点，其余技术特征在此不再赘述。

Claims (10)

1.一种发光二极管芯片，其特征在于，包括：
多个发光二极管；
多个电性连接件，分别连接于所述多个发光二极管；以及
封装体，将多个所述发光二极管整合成所述发光二极管芯片；
其中，所述多个发光二极管具有相同的光色。
2.根据权利要求1所述的发光二极管芯片，其特征在于：所述多个发光二极管的光色为蓝光、红光或绿光。
3.一种发光二极管面板，其包括权1所述的发光二极管芯片，其特征在于，包括：
电路基板；
多个所述发光二极管芯片，其设置于所述电路基板上；以及
波长转换层，设置于所述发光二极管芯片上。
4.根据权利要求3所述的发光二极管面板，其特征在于：相邻所述发光二极管芯片的间距小于所述发光二极管芯片的长度或宽度。
5.根据权利要求3所述的发光二极管面板，其特征在于：所述发光二极管面板还包括平坦化层，其设置于所述发光二极管芯片上。
6.根据权利要求3所述的发光二极管面板，其特征在于：所述发光二极管面板还包括光阻隔层，其设置于所述发光二极管芯片之间。
7.根据权利要求3所述的发光二极管面板，其特征在于：所述发光二极管面板还包括保护层，其设置于所述发光二极管芯片上。
8.根据权利要求3所述的发光二极管面板，其特征在于：所述发光二极管面板还包括保护基板，其设置于所述发光二极管芯片上。
9.根据权利要求3所述的发光二极管面板，其特征在于：所述发光二极管面板还包括透光基板，所述波长转换层形成于所述透光基板上。
10.一种电子装置，其特征在于，包括根据权利要求3所述的发光二极管面板。
CN202011625607.0A 2019-09-20 2020-09-21 一种发光二极管芯片及其应用 Active CN112768584B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011625607.0A CN112768584B (zh) 2019-09-20 2020-09-21 一种发光二极管芯片及其应用

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201910894320.9A CN110643934A (zh) 2019-09-20 2019-09-20 一种半导体设备
CN202010997934.2A CN111962018A (zh) 2019-09-20 2020-09-21 一种半导体外延结构及其应用与制造方法
CN202011625607.0A CN112768584B (zh) 2019-09-20 2020-09-21 一种发光二极管芯片及其应用

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202010997934.2A Division CN111962018A (zh) 2019-09-20 2020-09-21 一种半导体外延结构及其应用与制造方法

Publications (2)

Publication Number Publication Date
CN112768584A true CN112768584A (zh) 2021-05-07
CN112768584B CN112768584B (zh) 2023-09-19

Family

ID=69010901

Family Applications (8)

Application Number Title Priority Date Filing Date
CN201910894320.9A Pending CN110643934A (zh) 2019-09-20 2019-09-20 一种半导体设备
CN202010997934.2A Pending CN111962018A (zh) 2019-09-20 2020-09-21 一种半导体外延结构及其应用与制造方法
CN202011625607.0A Active CN112768584B (zh) 2019-09-20 2020-09-21 一种发光二极管芯片及其应用
CN202011545882.1A Pending CN112802890A (zh) 2019-09-20 2020-09-21 一种半导体外延结构及其应用与制造方法
CN202011625059.1A Pending CN112820768A (zh) 2019-09-20 2020-09-21 一种半导体外延结构及其应用与制造方法
CN202011626200.XA Active CN112768571B (zh) 2019-09-20 2020-09-21 一种微型发光二极管结构的制造方法
CN202011540225.8A Pending CN113224140A (zh) 2019-09-20 2020-09-21 一种半导体基板上的薄膜生长方法及其应用
CN202011545765.5A Pending CN112786688A (zh) 2019-09-20 2020-09-21 一种半导体外延结构及其应用与制造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201910894320.9A Pending CN110643934A (zh) 2019-09-20 2019-09-20 一种半导体设备
CN202010997934.2A Pending CN111962018A (zh) 2019-09-20 2020-09-21 一种半导体外延结构及其应用与制造方法

Family Applications After (5)

Application Number Title Priority Date Filing Date
CN202011545882.1A Pending CN112802890A (zh) 2019-09-20 2020-09-21 一种半导体外延结构及其应用与制造方法
CN202011625059.1A Pending CN112820768A (zh) 2019-09-20 2020-09-21 一种半导体外延结构及其应用与制造方法
CN202011626200.XA Active CN112768571B (zh) 2019-09-20 2020-09-21 一种微型发光二极管结构的制造方法
CN202011540225.8A Pending CN113224140A (zh) 2019-09-20 2020-09-21 一种半导体基板上的薄膜生长方法及其应用
CN202011545765.5A Pending CN112786688A (zh) 2019-09-20 2020-09-21 一种半导体外延结构及其应用与制造方法

Country Status (1)

Country Link
CN (8) CN110643934A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110643934A (zh) * 2019-09-20 2020-01-03 深圳市晶相技术有限公司 一种半导体设备
WO2021052497A1 (zh) * 2019-09-20 2021-03-25 深圳市晶相技术有限公司 一种半导体设备
CN114121746A (zh) * 2020-09-30 2022-03-01 深圳市晶相技术有限公司 一种半导体外延结构及其应用
CN114220738B (zh) * 2021-12-22 2024-04-30 江苏第三代半导体研究院有限公司 一种GaN基半导体器件及其制备方法
WO2024044240A1 (en) * 2022-08-23 2024-02-29 Applied Materials, Inc. Precision z-stage with nanometer step size
CN115679300A (zh) * 2022-11-09 2023-02-03 中国工程物理研究院电子工程研究所 一种原子点缺陷的制备方法和具有原子点缺陷的结构
CN116695079B (zh) * 2023-06-09 2024-04-02 深圳市博源碳晶科技有限公司 一种导热绝缘金刚石复合材料基板及其制备方法和应用
CN118136486B (zh) * 2024-05-08 2024-07-26 深圳市矩阵多元科技有限公司 基材翻转机构、基材翻转装置及基材种子层制备系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101485001A (zh) * 2006-05-01 2009-07-15 三菱化学株式会社 集成型半导体发光装置及其制造方法
CN107993583A (zh) * 2017-11-27 2018-05-04 武汉华星光电技术有限公司 微型发光二极管显示装置及其制作方法
CN109962059A (zh) * 2017-12-14 2019-07-02 宏齐科技股份有限公司 显示设备及其光源模块
WO2020002815A1 (fr) * 2018-06-26 2020-01-02 Aledia Dispositif optoelectronique a diodes electroluminescentes
CN111028704A (zh) * 2019-12-10 2020-04-17 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法
CN111490061A (zh) * 2020-06-01 2020-08-04 深圳市奥视微科技有限公司 一种防串扰Micro-LED显示屏及其制造方法

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3946805B2 (ja) * 1997-01-30 2007-07-18 豊田合成株式会社 窒化ガリウム系化合物半導体の結晶成長方法
TW360983B (en) * 1997-03-20 1999-06-11 Ind Tech Res Inst Method for growing gallium nitride and its buffer layer structure
PL186905B1 (pl) * 1997-06-05 2004-03-31 Cantrum Badan Wysokocisnieniow Sposób wytwarzania wysokooporowych kryształów objętościowych GaN
GB2331307A (en) * 1997-11-15 1999-05-19 Sharp Kk Growth of buffer layer by molecular beam epitaxy
JP2001148477A (ja) * 1999-11-19 2001-05-29 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体
CN1178278C (zh) * 2002-06-28 2004-12-01 中国科学院上海微系统与信息技术研究所 射频等离子体分子束外延生长氮化镓的双缓冲层工艺
US8889530B2 (en) * 2003-06-03 2014-11-18 The Research Foundation Of State University Of New York Formation of highly dislocation free compound semiconductor on a lattice mismatched substrate
JP2005251922A (ja) * 2004-03-03 2005-09-15 Nagoya Kogyo Univ 半導体発光素子
CN1725445A (zh) * 2004-07-23 2006-01-25 深圳大学 硅衬底上ⅲ族氮化物半导体外延生长技术
JP2006237556A (ja) * 2005-01-31 2006-09-07 Kanagawa Acad Of Sci & Technol ＧａＮ膜生成方法及び半導体素子並びにＩＩＩ族窒化物の薄膜生成方法及びＩＩＩ族窒化物の薄膜を有する半導体素子
CN100433372C (zh) * 2005-04-15 2008-11-12 香港理工大学 一种紫外线检测装置
KR20090040357A (ko) * 2006-09-29 2009-04-23 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 화합물 반도체 적층 구조체의 성막방법
JP5082392B2 (ja) * 2006-11-06 2012-11-28 住友電気工業株式会社 ショットキバリアダイオード
JP4191227B2 (ja) * 2007-02-21 2008-12-03 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US8803189B2 (en) * 2008-08-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. III-V compound semiconductor epitaxy using lateral overgrowth
US20100044827A1 (en) * 2008-08-22 2010-02-25 Kinik Company Method for making a substrate structure comprising a film and substrate structure made by same method
US8148732B2 (en) * 2008-08-29 2012-04-03 Taiwan Semiconductor Manufacturing, Co., Ltd. Carbon-containing semiconductor substrate
CN101431018B (zh) * 2008-12-22 2010-06-02 武汉华灿光电有限公司 在图形化蓝宝石衬底上生长氮化镓薄膜的方法
CN101871098B (zh) * 2009-04-22 2012-10-10 北京大学 一种高晶体质量高阻GaN外延层的生长方法
JP5489117B2 (ja) * 2009-09-01 2014-05-14 シャープ株式会社 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子
JP4454689B1 (ja) * 2009-09-10 2010-04-21 有限会社ナプラ 発光ダイオード、発光装置、照明装置、ディスプレイ及び信号灯
JP5781292B2 (ja) * 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
US8592847B2 (en) * 2011-04-15 2013-11-26 Epistar Corporation Light-emitting device
US9691855B2 (en) * 2012-02-17 2017-06-27 Epistar Corporation Method of growing a high quality III-V compound layer on a silicon substrate
CN102956552B (zh) * 2012-08-21 2016-03-16 王伟明 薄膜光伏电池的制备方法
CN103633206B (zh) * 2012-08-24 2016-08-17 苏州纳方科技发展有限公司 GaN基发光二极管、其制备方法及应用
CN103123948A (zh) * 2013-01-15 2013-05-29 中国电子科技集团公司第五十五研究所 低弯曲度硅基iii族氮化物外延片及生长方法
US9245993B2 (en) * 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
CN104752162A (zh) * 2013-12-31 2015-07-01 江西省昌大光电科技有限公司 一种半绝缘GaN薄膜及其制备方法
CN103887326A (zh) * 2014-03-07 2014-06-25 中国科学院半导体研究所 高电阻低位错GaN薄膜及制备方法
DE102014105303A1 (de) * 2014-04-14 2015-10-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Schichtstruktur als Pufferschicht eines Halbleiterbauelements sowie Schichtstruktur als Pufferschicht eines Halbleiterbauelements
TWI546959B (zh) * 2015-01-21 2016-08-21 國立交通大學 高速電晶體
CN205231097U (zh) * 2015-06-29 2016-05-11 聚灿光电科技股份有限公司 Led外延结构
CN105225931B (zh) * 2015-09-30 2018-12-21 中国电子科技集团公司第四十八研究所 AlN模板及其生长方法、基于AlN模板的Si基GaN外延结构及其生长方法
TWI577842B (zh) * 2016-05-30 2017-04-11 光鋐科技股份有限公司 氮化鋁鎵的成長方法
CN106206894A (zh) * 2016-07-19 2016-12-07 厦门乾照光电股份有限公司 一种具有高阻值GaN电流阻挡层的发光二极管及其制作方法
CN106653839A (zh) * 2016-09-27 2017-05-10 华南理工大学 具有调制碳掺杂氮化镓高阻层的hemt结构及其制备方法
CN106783950B (zh) * 2016-12-19 2024-02-13 英诺赛科（珠海）科技有限公司 氮化镓半导体器件及其制备方法
KR101962201B1 (ko) * 2017-06-12 2019-03-26 (재)한국나노기술원 질화물계 반도체 및 그 제조방법
CN107887255B (zh) * 2017-09-18 2020-10-02 中国电子科技集团公司第五十五研究所 一种高阻GaN薄膜外延生长的方法
KR102293962B1 (ko) * 2017-12-01 2021-08-25 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법, 반도체 장치
WO2019123763A1 (ja) * 2017-12-19 2019-06-27 株式会社Sumco Ｉｉｉ族窒化物半導体基板の製造方法
CN109768126B (zh) * 2019-01-07 2020-05-19 华灿光电（浙江）有限公司 一种发光二极管外延片的制造方法
CN110112265B (zh) * 2019-05-22 2022-03-25 湘能华磊光电股份有限公司 一种led外延结构的生长方法
CN211445885U (zh) * 2019-09-20 2020-09-08 深圳市晶相技术有限公司 一种半导体设备
CN110643961B (zh) * 2019-09-20 2024-02-06 深圳市晶相技术有限公司 一种半导体设备的使用方法
CN110643934A (zh) * 2019-09-20 2020-01-03 深圳市晶相技术有限公司 一种半导体设备
CN110643962A (zh) * 2019-09-20 2020-01-03 深圳市晶相技术有限公司 一种半导体设备
CN111063726A (zh) * 2019-12-20 2020-04-24 西安电子科技大学芜湖研究院 一种Si基氮化镓器件的外延结构
CN111599904A (zh) * 2020-06-22 2020-08-28 宜兴曲荣光电科技有限公司 一种生长在Si衬底上的LED外延片及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101485001A (zh) * 2006-05-01 2009-07-15 三菱化学株式会社 集成型半导体发光装置及其制造方法
CN107993583A (zh) * 2017-11-27 2018-05-04 武汉华星光电技术有限公司 微型发光二极管显示装置及其制作方法
CN109962059A (zh) * 2017-12-14 2019-07-02 宏齐科技股份有限公司 显示设备及其光源模块
WO2020002815A1 (fr) * 2018-06-26 2020-01-02 Aledia Dispositif optoelectronique a diodes electroluminescentes
CN111028704A (zh) * 2019-12-10 2020-04-17 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法
CN111490061A (zh) * 2020-06-01 2020-08-04 深圳市奥视微科技有限公司 一种防串扰Micro-LED显示屏及其制造方法

Also Published As

Publication number Publication date
CN111962018A (zh) 2020-11-20
CN112768571B (zh) 2022-11-25
CN112802890A (zh) 2021-05-14
CN110643934A (zh) 2020-01-03
CN113224140A (zh) 2021-08-06
CN112768584B (zh) 2023-09-19
CN112820768A (zh) 2021-05-18
CN112786688A (zh) 2021-05-11
CN112768571A (zh) 2021-05-07

Similar Documents

Publication Publication Date Title
CN112768571B (zh) 一种微型发光二极管结构的制造方法
US9171994B2 (en) Chemical vapor deposition apparatus and method of forming semiconductor epitaxial thin film using the same
JP5521981B2 (ja) 半導体発光素子の製造方法
WO2021052498A1 (zh) 一种半导体外延结构及其应用与制造方法
WO2009154215A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
US20070246700A1 (en) Light Emitting Device and Method of Manufacturing the Same
TWI425560B (zh) 半導體裝置、發光裝置及其製造方法
KR101878742B1 (ko) 그래핀층 상에 ＧａＮ 층을 성장시키는 방법 및 상기 그래핀층 상의 ＧａＮ을 이용한 발광소자
KR101975929B1 (ko) 질산화물 채널층을 구비한 트랜지스터 및 그 제조방법
CN216793640U (zh) 一种半导体外延结构及其应用
WO2009142265A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2009141221A (ja) ＺｎＯ半導体膜の製造方法、ＺｎＯ半導体膜及びこれを用いた半導体装置
KR102174384B1 (ko) 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법
CN1862834A (zh) 氧化锌基薄膜晶体管及芯片制备工艺
CN213327795U (zh) 一种半导体外延结构及其应用
JP2008226868A (ja) Ｉｉｉ族窒化物化合物半導体積層構造体
JP2011159801A (ja) 半導体発光素子及びその製造方法、並びにランプ
CN114188458B (zh) 一种发光二极管的制作方法及发光二极管
JP5261969B2 (ja) Ｉｉｉ族窒化物化合物半導体発光素子
TW202006197A (zh) 電子裝置、發光元件、成長基板及其製造方法
JP2012244153A (ja) 半導体発光素子
JP2011091442A (ja) 窒化ガリウム系化合物半導体発光ダイオード

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220819

Address after: 529000 first floor, second floor and second floor of building 3 and building 7, No. 1 Caihong Road, Jianghai District, Jiangmen City, Guangdong Province

Applicant after: Guangdong Jingxiang Photoelectric Technology Co.,Ltd.

Applicant after: SHENZHEN JING XIANG TECHNOLOGIES Co.,Ltd.

Address before: 518000 s1704, building 17, merchants Garden City, Liuhe community, Pingshan street, Pingshan District, Shenzhen City, Guangdong Province

Applicant before: SHENZHEN JING XIANG TECHNOLOGIES Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant