CN112740330A - 用于存储器装置中的基于区段的数据保护的存取方案 - Google Patents

用于存储器装置中的基于区段的数据保护的存取方案 Download PDF

Info

Publication number
CN112740330A
CN112740330A CN201980062347.XA CN201980062347A CN112740330A CN 112740330 A CN112740330 A CN 112740330A CN 201980062347 A CN201980062347 A CN 201980062347A CN 112740330 A CN112740330 A CN 112740330A
Authority
CN
China
Prior art keywords
memory
voltage
component
segment
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980062347.XA
Other languages
English (en)
Other versions
CN112740330B (zh
Inventor
R·E·法肯索尔
D·维梅尔卡蒂
J·亚瓦尼法尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112740330A publication Critical patent/CN112740330A/zh
Application granted granted Critical
Publication of CN112740330B publication Critical patent/CN112740330B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2259—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2293—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2295—Protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • H03K21/10—Output circuits comprising logic circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0997—Controlling the number of delay elements connected in series in the ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本发明描述用于存储器装置中的基于区段的数据保护的方法、系统、及装置。在一个实例中，存储器装置可包含各自具有经配置以与相应存储器区段的存取线选择性地耦合的存储器单元的设置存储器区段。操作所述存储器装置的方法可包含：基于计时器的确定值选择用于电压调整操作的所述区段中的至少一者；及通过激活所选择的区段的多个字线中的每一者对所述所选择的区段执行所述电压调整操作。所述电压调整操作可包含将相等电压施加到所述存储器单元的相对端子，此可允许累积电荷，例如来自所述所选择的存储器区段的存取操作的泄漏电荷积累，以从所述所选择的区段的所述存储器单元消散。

Description

用于存储器装置中的基于区段的数据保护的存取方案
交叉参考
本专利申请案主张法肯塔尔(Fackenthal)等人在2018年8月17日申请的标题为“用于存储器装置中的基于区段的数据保护的存取方案(ACCESS SCHEMES FOR SECTION-BASED DATA PROTECTION IN A MEMORY DEVICE)”的第16/104,711号美国专利申请案的优先权，所述美国专利申请案与薇拉(Villa)在2018年8月17日申请的标题为“用于存储器装置中的基于活动的数据保护的存取方案(ACCESS SCHEMES FOR ACTIVITY-BASED DATAPROTECTION IN A MEMORY DEVICE)”的第16/104,693号美国专利申请案相关，所述申请案中的每一者被转让给其受让人，且以引用方式明确并入本文中。
背景技术
下文大体上涉及存储器系统，且更明确来说，涉及用于存储器装置中的基于区段的数据保护的存取方案。
存储器装置广泛用于在各种电子装置中存储信息，所述电子装置例如计算机、无线通信装置、相机、数字显示器及类似物。信息通过编程存储器装置的不同状态被存储。举例来说，二进制存储器装置具有两种逻辑状态，通常由逻辑“1”或逻辑“0”标示。在其它存储器装置中，可存储两种以上逻辑状态。为了存取经存储信息，电子装置的组件可读取或感测存储器装置中的经存储逻辑状态。为了存储信息，电子装置的组件可在存储器装置中写入或编程逻辑状态。
存在各种类型的存储器装置，包含采用磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)及其它的存储器装置。存储器装置可为易失性或非易失性的。例如PCM及FeRAM的非易失性存储器即使在无外部电源的情况下也可维持所存储逻辑状态达延长时段。例如DRAM的易失性存储器装置可随时间的推移丢失其经存储状态，除非其由电源周期性刷新。在一些情况中，非易失性存储器可使用类似于易失性存储器的装置架构，但可通过采用例如铁电电容或不同材料相的物理现象而具有非易失性性质。
改进存储器装置可包含增加存储器单元密度、提高读取/写入速度、提高可靠性、增加数据保留、降低电力消耗或降低制造成本等等。在一些情况中，对存储器装置的区段的所选择存储器单元的存取操作可导致电荷积累在存储器装置的区段的未选择存储器单元上，此可促进存储于未选择存储器单元中的数据丢失。
附图说明
图1说明根据本发明的实例的支持用于存储器装置中的基于区段的数据保护的存取方案的实例存储器装置。
图2说明根据本发明的实例的支持用于存储器装置中的基于区段的数据保护的存取方案的实例电路。
图3用根据本发明的实例的支持用于存储器装置中的基于区段的数据保护的存取方案的存储器单元的滞后图说明非线性电性质的实例。
图4说明根据本发明的实例的支持用于存储器装置中的基于区段的数据保护的存取方案的电路的实例。
图5展示说明根据本发明的各种实施例的用于存储器装置中的基于区段的数据保护的实例存取方案的操作的时序图。
图6A及6B展示说明根据本发明的各种实施例的可支持用于存储器装置中的基于区段的数据保护的存取方案的一或多种方法的流程图。
图7是说明根据本发明的实例的支持用于存储器装置中的基于区段的数据保护的存取方案的电路的实例。
图8展示根据本发明的各种实施例的可支持用于存储器装置中的基于区段的数据保护的存取方案的存储器装置的框图。
图9展示根据本发明的各种实施例的可支持用于存储器装置中的基于区段的数据保护的存取方案的存储器控制器的框图。
图10展示根据本发明的各种实施例的包含可支持用于存储器装置中的基于区段的数据保护的存取方案的装置的系统的图。
具体实施方式
可通过执行根据本发明的方面的用于存储器装置中的基于区段的数据保护的存取方案来维持存储器单元的逻辑状态。举例来说，存储器装置可划分成数个存储器区段。至少一些存储器区段(如果不是存储器区段中的每一者)可包含与存储器区段的数字线及板极线、或共同板极、或存储器区段的其它共同节点(例如，为存储器区段的所有存储器单元所共有的节点)耦合或耦合于其之间的一组存储器单元。存储器区段的存储器单元中的每一者可包含或以其它方式与经配置以选择性地耦合存储器单元与存储器区段的相关联数字线的单元选择组件相关联。在一些实例中，单元选择组件中的每一者可与存储器区段的一组字线中的一者耦合(例如，在控制节点、控制端子、选择节点、或单元选择组件的选择端子处)，此可用于激活或取消激活特定单元选择组件。
可对存储器区段的所选择的存储器单元(例如，经选择或以其它方式经识别用于相应存取操作的存储器单元)执行存取操作(例如读取操作、写入操作、重写操作、刷新操作、或其组合)。在一些实例中，存取操作可与偏置相关联存储器区段的板极线或数字线相关联。在存取操作期间，所选择的存储器单元的单元选择组件可经激活使得所选择的存储器单元可与相关联存储器区段的数字线及板极线选择性地耦合。因此，与存取操作相关联的信号(例如，与存取操作相关联的电压、与存取操作相关联的电荷、与存取操作相关联的电流)可由于偏置存储器区段的数字线或板极线来进行存取操作而传递到所选择的存储器单元、从所选择的存储器单元传递、或穿过所选择的存储器单元。
尽管可取消激活未选择存储器单元(例如，未经选择或以其它方式经识别用于存储器区段的存取操作的存储器区段的单元)的单元选择组件，但电荷(例如泄漏电荷)可流过经取消激活单元选择组件。举例来说，当存储器区段的数字线或板极线偏置在与对所选择的存储器单元进行的存取操作相关联的电压下时，数字线或板极线与未选择存储器单元(例如未选择存储器单元的中间节点)之间的电压差可导致电荷跨经取消激活单元选择组件流动且流动到未选择存储器单元或从未选择存储器单元流动(例如，在对所选择的存储器单元进行的存取操作期间)。
其它机制也可导致泄漏电荷流动，例如存储器单元之间的准许泄漏电荷从一个存储器单元的存储元件流到另一存储器单元的存储元件(例如，通过经取消激活单元选择组件、在经取消激活选择组件周围传递、从一个存储器单元的中间节点传递到另一存储器单元的中间节点)的耦合。在一些实例中，泄漏电荷可引起原本不存在的跨存储器单元的偏压(例如非零偏压或电压)(例如，单元原本将具有均衡偏压或电压)。此泄漏电荷或零偏压在存储器区段的连续存取操作中可积累在存储器区段的未选择存储器单元上或从所述未选择的存储器单元积累，在一些实例中，此可导致存储于存储器区段的存储器单元中的数据丢失。
根据本发明的实例，可对存储器装置的存储器区段执行操作以实现或以其它方式支持从存储器区段的存储器单元消散积累的泄漏电荷或偏压。举例来说，可激活所选择的存储器区段的一或多个存储器单元(例如全部存储器单元)的单元选择组件(例如，通过激活或“提高”与所选择的存储器区段相关联的一或多个字线、通过激活与所选择的存储器区段相关联的所有字线)。
在所选择的存储器区段的单元选择组件被激活(例如“接通”)时，所选择的存储器区段的相关联数字线及板极线、共同板极、或所选择的存储器区段的另一共同节点可与支持积累泄漏电荷或偏压的消散的电压源耦合。举例来说，经选择用于此类操作的存储器区段的数字线及板极线可与同一电压源耦合、与具有相同电压的不同电压源耦合、或与具有以其它方式支持积累在所选择的存储器区段的存储器单元处的泄漏电荷或偏压的消散的电压的电压源耦合。在一些实例中，与泄漏电荷或偏压的此消散相关联的存储器区段的所描述操作可称为存储器区段的电压调整操作(例如消散操作、均衡操作)。所述操作可被描述为或是仅字线刷新(WOR)操作的部分。
可根据一或多个各种间隔执行针对此类操作选择存储器区段。举例来说，存储器装置可包含计时器，且存储器区段可基于计时器的确定值(例如，在计时器初始化之后)经选择用于电压调整操作。举例来说，计时器的确定值可表示自存储器装置通电以来的持续时间、或表示自前一电压调整操作被执行以来的持续时间。在一些实例中，此持续时间可基于存储器装置的操作模式，其中一些操作模式可与不同(例如更短或更长)于其它操作模式的电压调整操作之间的持续时间相关联。在一些实例中，一旦计时器达到确定值，存储器装置就可基于用于调整存储器装置的区段的顺序(例如，循序次序)，或通过选择与最近执行的存取操作相关联的存储器区段选择一组存储器区段中的一者用于电压调整操作。
积累在存储器区段的存储器单元处的泄漏电荷或偏压的消散可防止或减小由存储器区段的存储器单元存储的逻辑状态的降级。举例来说，存储器区段的铁电存储器单元可基于非线性极化行为(例如，在无外加电场的情况下存储电荷的能力)操作。换句话来说，作为一个实例，即使当跨存储器单元未主动施加电场时，极化铁电存储器存储元件也可存储电荷。然而，泄漏电荷或非零偏压可导致极化降级或丢失，且此极化降级可因泄漏电荷或偏压从在存储器区段处执行的连续存取操作积累而加剧。通过执行本文中描述的操作(例如电压调整操作、消散操作、均衡操作)，积累在存储器区段的铁电存储器单元处的泄漏电荷或非零偏压例如可在对存储器区段执行的存取操作之后消散，此可减轻或防止泄漏电荷或偏压跨存储器区段的连续存取操作的积累，且改进存储器装置维持所存储数据的能力。此外，通过根据周期性间隔选择用于此类操作的特定存储器区段，存储器装置可比在此类操作在每一存取操作之后执行时更有效地操作。
上文引入的本发明的特征在支持用于存储器装置中的基于区段的数据保护的存取方案的存储器阵列、存储器电路及存储器单元行为的上下文中参考图1到3进一步描述。接着，参考图4及5描述特定实例，图4及5说明支持用于存储器装置中的基于区段的数据保护的存取方案的特定电路及相关联时序图。参考图6及7描述可支持所描述操作的方法及电路的另外实例。本发明的这些及其它特征关于图8到10进一步描述，图8到10说明支持用于存储器装置中的基于区段的数据保护的存取方案的设备及系统图。
图1说明根据本发明的各种实施例的支持用于存储器装置中的基于区段的数据保护的存取方案的实例存储器装置100。存储器装置100也可称为电子存储器设备。存储器装置100可包含可编程以存储不同逻辑状态的存储器单元105。在一些情况中，存储器单元105可编程以存储标示为逻辑0及逻辑1的两种逻辑状态。在一些情况中，存储器单元105可为可编程的以存储两种以上逻辑状态。在一些实例中，存储器单元105可包含电容性存储器元件、铁电存储器元件、电阻式元件、自选择存储器元件、或其组合。
一组存储器单元105可为存储器装置100(例如，包含存储器单元105的阵列)的存储器区段110的部分，其中在一些实例中，存储器区段110可指代连续存储器单元105的连续图块(例如，半导体芯片的一组连续元件)。在一些实例中，存储器区段110可指代可在存取操作中偏置的一组最小存储器单元105或共享共同节点(例如，共同板极线、经偏置到共同电压的一组板极线)的一组最小存储器单元105。尽管仅展示了存储器装置100的单个存储器区段110，但根据本发明的存储器装置的各种实例可具有一组存储器区段110。在一个说明性实例中，存储器装置100可包含32个“存储体”，且每一存储体可包含32个区段。因此，根据说明性实例的存储器装置100可包含1,024个存储器区段110。
在一些实例中，存储器单元105可存储表示可编程逻辑状态的电荷(例如，将电荷存储于电容器、电容性存储器元件、电容性存储元件中)。在一个实例中，带电及不带电电容器可分别表示两种逻辑状态。在另一实例中，带正电及带负电电容器可分别表示两种逻辑状态。DRAM或FeRAM架构可使用此类设计，且所采用的电容器可包含具有线性或顺电极化性质的电介质材料作为绝缘体。在一些实例中，电容器的不同电荷电平可表示不同逻辑状态(例如，在相应存储器单元105中支持两种以上逻辑状态)。在一些实例中，例如FeRAM架构，存储器单元105可包含具有铁电材料作为电容器的端子之间的绝缘(例如非导电)层的铁电电容器。铁电电容器的不同极化电平可表示不同逻辑状态(例如，在相应存储器单元105中支持两种或更多种逻辑状态)。铁电材料具有包含参考图3进一步详细论述的非线性极化性质的非线性极化性质。
在一些实例中，存储器单元105可包含材料部分，其可称为存储器元件、存储器存储元件、自选择存储器元件或自选择存储器存储元件。材料部分可具有表示不同逻辑状态的可变及可配置电阻。
举例来说，可采取结晶原子配置或非晶原子配置(例如，能够在存储器装置100的环境操作温度范围内维持结晶状态或非晶状态)的形式的材料可取决于原子配置具有不同电阻。材料的更结晶状态(例如单个晶体、可为基本上结晶的相对较大晶体晶粒的集合)可具有相对较低电阻，且可替代地称为“SET”逻辑状态。材料的更非晶状态(例如完全非晶状态、可为基本上非晶的相对较小晶体晶粒的某一分布)可具有相对较高电阻，且可替代地称为“RESET”逻辑状态。因此，施加到此存储器单元105的电压可取决于存储器单元105的材料部分是呈更结晶状态还是呈更非晶状态而导致不同电流。因此，由将读取电压施加到存储器单元105造成的电流的量值可用于确定由存储器单元105存储的逻辑状态。
在一些实例中，存储器元件可经配置有可导致中间电阻的各种比率的结晶区与非晶区(例如，不同程度的原子有序及无序)，其可表示不同逻辑状态(例如在相应存储器单元105中支持两种或更多种逻辑状态)。此外，在一些实例中，材料或存储器元件可具有两种以上原子配置，例如非晶配置及两种不同结晶配置。尽管本文中参考不同原子配置的电阻进行描述，但存储器装置可使用存储器元件的某种其它特性确定对应于原子配置或原子配置的组合的经存储逻辑状态。
在一些情况中，呈更非晶状态的存储器元件可与阈值电压相关联。在一些实例中，当跨存储器元件施加大于阈值电压的电压时，电流可流过呈更非晶状态的存储器元件。在一些实例中，当跨存储器元件施加小于阈值电压的电压时，电流无法流过呈更非晶状态的存储器元件。在一些情况中，呈更结晶状态的存储器元件可不与阈值电压相关联(例如，可与阈值电压零相关联)。在一些实例中，电流可响应于跨存储器元件的非零电压流过呈更结晶状态的存储器元件。
在一些情况中，呈更非晶状态及更结晶状态两者的材料可与阈值电压相关联。举例来说，自选择存储器可增强不同编程状态之间的存储器单元的阈值电压之差(例如，通过不同组成分布)。具有此存储器元件的存储器单元105的逻辑状态可通过随着时间的推移将存储器元件加热到支持形成特定原子配置或原子配置的组合的温度分布来设置。
存储器装置100可包含三维(3D)存储器阵列，其中多个二维(2D)存储器阵列(例如层面、层级)形成于彼此顶部上。在各种实例中，此类阵列可被划分成一组存储器区段110，其中每一存储器区段110可经布置于层面或层级内、跨多个层面或层级分布、或其任何组合。与2D阵列相比，此类布置可增加可被放置或创建在单个裸片或衬底上的存储器单元105的数目，此又可降低生产成本或提高存储器装置100的性能或两者。层面或层级可通过电绝缘材料分离。每一层面或层级可经对准或定位使得存储器单元105可跨每一层面彼此大致对准，从而形成存储器单元105的堆叠。
在存储器装置100的实例中，存储器区段110的每一行存储器单元105可与一组第一存取线120中的一者(例如字线(WL)，例如WL1到WLM中的一者)耦合，且每一列存储器单元105可与一组第二存取线130中的一者(例如数字线(DL)，例如DL1到DLN中的一者)耦合。在一些实例中，不同存储器区段110的一行存储器单元105(未展示)可与多个不同第一存取线120中的一者(例如，不同于WL1到WLM的字线)耦合，且不同存储器区段110的一列存储器单元105可与多个不同第二存取线130中的一者(例如不同于DL1到DLN的数字线)耦合。在一些情况中，第一存取线120及第二存取线130在存储器装置100中可基本上彼此垂直(例如，当观察存储器装置100的层面的平面时，如图1中展示)。在不失理解或操作的情况下，对字线及位线或其类似物的参考是可互换的。
一般来说，一个存储器单元105可定位在存取线120与存取线130的相交点处(例如，与存取线120及存取线130耦合、耦合于存取线120与存取线130之间)。此相交点可称为存储器单元105的地址。目标或所选择的存储器单元105可为定位于经通电或以其它方式选择的存取线120与经通电或以其它方式选择的存取线130的相交点处的存储器单元105。换句话来说，存取线120及存取线130可经通电或以其它方式经选择以存取(例如读取、写入、重写、刷新)其相交点处的存储器单元105。与同一存取线120或130电子通信(例如连接到同一存取线120或130)的其它存储器单元105可称为未标定或未选择存储器单元105。
在一些架构中，存储器单元105的逻辑存储组件(例如电容性存储器元件、铁电存储器元件、电阻式存储器元件、其它存储器元件)可通过单元选择组件与第二存取线130电隔离，在一些实例中，所述单元选择组件可称为切换组件或选择器装置。第一存取线120可与单元选择组件耦合(例如，经由单元选择组件的控制节点或端子)，且可控制存储器单元105的单元选择组件。举例来说，所述单元选择组件可为晶体管，且第一存取线120可与晶体管的栅极耦合(例如，其中晶体管的栅极节点可为晶体管的控制节点)。激活存储器单元105的第一存取线120可在存储器单元105的逻辑存储组件与其对应第二存取线130之间产生电连接或闭合电路。接着，可存取第二存取线130以读取或写入存储器单元105。
在一些实例中，存储器区段110的存储器单元105还可与多个第三存取线140中的一者(例如板极线(PL)，例如PL1到PLN中的一者)耦合。尽管被说明为单独线，但在一些实例中，多个第三存取线140可表示或在功能性上等效于共同板极线、共同板极或存储器区段110的其它共同节点(例如为存储器区段110中的存储器单元105中的每一者所共有的节点)或存储器装置100的其它共同节点。在一些实例中，多个第三存取线140可耦合存储器单元105与一或多个电压源以进行各种感测及/或写入操作，包含本文中描述的感测及/或写入操作。举例来说，当存储器单元105采用电容器来存储逻辑状态时，第二存取线130可提供对电容器的第一端子或第一板极的存取，且第三存取线140可提供对电容器的第二端子或第二板极(例如如与电容器的第一端子相对的与电容器的相对板极相关联的端子、以其它方式在与电容器的第一端子相对的电容的侧上的端子)的存取。在一些实例中，不同存储器区段110的存储器单元105(未展示)可与多个不同第三存取线140(例如，不同于PL1到PLN的一组板极线、不同共同板极线、不同共同板极、不同共同节点)中的一者耦合。
多个第三存取线140可与可控制各种操作(例如激活多个第三存取线140中的一或多者或选择性地耦合多个第三存取线140中的一或多者与电压源或其它电路元件)的板极组件145耦合。尽管存储器装置100的多个第三存取线140被展示为与多个第二存取线130基本上平行，但在其它实例中，多个第三存取线140可与多个第一存取线120基本上平行，或呈任何其它配置。
尽管参考图1描述的存取线被展示为存储器单元105与经耦合组件之间的直线，但存取线可包含其它电路元件，例如电容器、电阻器、晶体管、放大器、电压源、切换组件、选择组件及可用于支持包含本文中描述的存取操作的存取操作的其它组件。在一些实例中，电极可与存储器单元105及存取线120耦合(例如耦合于存储器单元105与存取线110之间)或与存储器单元105及存取线130耦合(例如耦合于存储器单元105与存取线115之间)。术语电极可指代电导体或组件之间的其它电接口，且在一些情况中，可用作到存储器单元105的电接点。电极可包含在存储器装置100的元件或组件之间提供导电路径的迹线、线、导电线、导电层、导电垫或类似物。
可通过激活或选择与存储器单元105耦合的第一存取线120、第二存取线130及/或第三存取线140(此可包含将电压、电荷或电流施加到相应存取线)对存储器单元105执行例如读取、写入、重写及刷新的存取操作。存取线120、130及140可由导电材料制成，例如金属(例如铜(Cu)、银(Ag)、铝(Al)、金(Au)、钨(W)、钛(Ti))、金属合金、碳或其它导电或半导电材料、合金或化合物。在选择存储器单元105之后，所得信号可用于确定由存储器单元105存储的逻辑状态。举例来说，可选择具有存储逻辑状态的电容性存储器元件的存储器单元105，且可检测经由存取线的所得电荷流动及/或存取线的所得电压以确定由存储器单元105存储的经编程逻辑状态。
存取存储器单元105可通过行组件125(例如行解码器)、列组件135(例如列解码器)或板极组件145(例如板极驱动器)或其组合控制。举例来说，行组件125可从存储器控制器170接收行地址且基于接收到的行地址激活适当第一存取线120。类似地，列组件135可从存储器控制器170接收列地址且激活适当第二存取线130。因此，在一些实例中，存储器单元105可通过激活第一存取线120及第二存取线130来存取。在一些实例中，此类存取操作可通过板极组件145偏置第三存取线140中的一或多者来实现(例如，偏置存储器区段110的第三存取线140中的一者、偏置存储器区段的所有第三存取140、偏置存储器区段110或存储器装置100的共同板极线、偏置存储器区段110或存储器装置100的共同节点)，此可称为“移动存储器单元105、存储器区段110、或存储器装置100的板极”。
在一些实例中，存储器控制器170可通过各种组件(例如行组件125、列组件135、板极组件145、感测组件150)控制存储器单元105的操作(例如读取操作、写入操作、重写操作、刷新操作、放电操作、电压调整操作、消散操作、均衡操作)。在一些情况中，行组件125、列组件135、板极组件145、或感测组件150中的一或多者可与存储器控制器170共同定位或以其它方式与存储器控制器170包含在一起。存储器控制器170可产生行及列地址信号以激活所要存取线120及存取线130。存储器控制器170还可产生或控制在存储器阵列100的操作期间使用的各种电压或电流。举例来说，存储器控制器170可在存取一或多个存储器单元105之后将放电或均衡电压施加到存储器区段110的存取线120、存取线130或存取线140中的一或多者。尽管仅展示了单个存储器控制器170，但存储器装置100的其它实例可具有一个以上存储器控制器170(例如，用于存储器装置的一组存储器区段110中的每一者的存储器控制器170、用于存储器装置100的存储器区段110的数个子集中的每一者的存储器控制器170、用于多芯片存储器装置100的一组芯片中的每一者的存储器控制器170、用于多存储体存储器装置100的一组存储体中的每一者的存储器控制器170、用于多核心存储器装置100的每一核心的存储器控制器170、或其任何组合)，其中不同存储器控制器170可执行相同功能及/或不同功能。
尽管存储器装置100被说明为包含单个行组件125、单个列组件135、及单个板极组件145，但存储器装置100的其它实例可包含容纳一组存储器区段110的不同配置。举例来说，在各种存储器装置100中，行组件125可在一组存储器区段110之中共享(例如，具有为一组存储器区段110的全部者所共用的子组件、具有专用于一组存储器区段110中的相应者的子组件)，或行组件125可专用于一组存储器区段110中的一个存储器区段110。同样地，在各种存储器装置100中，列组件135可在一组存储器区段110之中共享(例如，具有为一组存储器区段110的全部者所共用的子组件、具有专用于一组存储器区段110中的相应者的子组件)，或列组件135可专用于一组存储器区段110中的一个存储器区段110。另外，在各种存储器装置100中，板极组件145可在一组存储器区段110之中共享(例如，具有为一组存储器区段110的全部者所共用的子组件、具有专用于一组存储器区段110中的相应者的子组件)，或板极组件145可专用于一组存储器区段110的一个存储器区段110。
一般来说，经施加电压、电流或电荷的振幅、形状或持续时间可经调整或改变且可针对在操作存储器装置100时论述的各种操作不同。此外，可同时存取存储器装置100内的一个、多个或所有存储器单元105。举例来说，可在其中所有存储器单元105或一群组存储器单元105(例如存储器区段110的存储器单元105)都被设置到单个逻辑状态的复位操作期间同时存取存储器装置100的多个或所有存储器单元105。
存储器单元105可在存储器单元105被存取(例如，与存储器控制器170合作)以确定由存储器单元105存储的逻辑状态时由感测组件150读取(例如，感测)。举例来说，感测组件150可经配置以响应于读取操作感测通过存储器单元105的电流或电荷或由耦合存储器单元105与感测组件150或其它中介组件(例如，存储器单元105与感测组件150之间的信号产生组件)造成的电压。感测组件150可将指示由存储器单元105存储的逻辑状态的输出信号提供到一或多个组件(例如，提供到列组件135、输入/输出组件160、存储器控制器170)。在各种存储器装置100中，感测组件150可在一组存储器区段110之中共享(例如，具有为一组存储器区段110的全部者所共用的子组件、具有专用于一组存储器区段110中的相应者的子组件)，或感测组件150可专用于一组存储器区段110的一个存储器区段110。
在一些实例中，在存取存储器单元105期间或之后，存储器单元105的逻辑存储部分可放电或以其它方式准许电荷或电流经由其对应存取线120、130或140流动。此电荷或电流可由从存储器装置100的一或多个电压源或供应器(未展示)偏置存储器单元105或将电压施加到存储器单元105造成，其中此类电压源或供应器可为行组件125、列组件135、板极组件145、感测组件150、存储器控制器170或某种其它组件(例如偏置组件)的部分。在一些实例中，存储器单元105的放电可导致存取线130的电压发生变化，其中感测组件150可将所述电压变化与参考电压进行比较以确定存储器单元105的所存储状态。在一些实例中，电压可经施加到存储器单元105(例如，使用对应存取线120及存取线130)，且所得电流的存在可取决于经施加电压及存储器单元105的存储器元件的电阻状态，其中感测组件150可使用所得电流确定存储器单元105的经存储状态。
在一些实例中，当读取信号(例如读取脉冲、读取电流、读取电压)是跨具有存储第一逻辑状态(例如SET状态，与更结晶原子配置相关联)的存储器元件的存储器单元105施加时，存储器单元105可由于读取脉冲超过存储器单元105的阈值电压而传导电流。作为响应或基于此，感测组件150可因此检测通过存储器单元105的电流作为确定由存储器单元105存储的逻辑状态的部分。当读取脉冲经施加到具有存储第二逻辑状态(例如RESET状态，与更非晶原子配置相关联)的存储器元件的存储器单元105时，此可在跨具有存储第一逻辑状态的存储器元件的存储器单元105施加读取脉冲之前或之后发生，存储器单元105由于读取脉冲未超过存储器单元105的阈值电压而无法传导电流。感测组件150可因此检测到通过存储器单元105的很少电流或未检测到电流作为确定所存储逻辑状态的部分。
在一些实例中，阈值电流可经定义用于感测由存储器单元105存储的逻辑状态。阈值电流可在存储器单元105未响应于读取脉冲阈值化时设置为高于可穿过存储器单元105的电流，但可在存储器单元105响应于读取脉冲阈值化时设置为等于或低于通过存储器单元105的预期电流。举例来说，阈值电流可高于相关联存取线120、130或140的泄漏电流。在一些实例中，由存储器单元105存储的逻辑状态可基于由通过读取脉冲驱动的电流造成的电压(例如跨分流电阻)确定。举例来说，所得电压可与参考电压进行比较，其中小于参考电压的所得电压对应于第一逻辑状态，且大于参考电压的所得电压对应于第二逻辑状态。
在一些实例中，一个以上电压可在读取存储器单元105时施加(例如，多个电压可经施加作为读取操作的部分)。举例来说，如果经施加读取电压不会导致电流流动，那么一或多个其它读取电压可经施加(例如，直到电流被感测组件150检测到)。基于存取导致电流流动的读取电压，可确定存储器单元105的所存储逻辑状态。在一些情况中，读取电源可经斜升(例如，在量值方面平缓地增大到更高)直到电流流动或其它条件被感测组件150检测到。在其它情况中，经预先确定读取电压可经施加(例如，在量值方面以阶梯式方式增大到更高的经预先确定的读取电压序列)直到电流被检测到。同样地，读取电流可经施加到存储器单元105，且产生读取电流的电压的量值可取决于存储器单元105的电阻或总阈值电压。
感测组件150可包含各种切换组件、选择组件、晶体管、放大器、电容器、电阻器或电压源以检测或放大感测信号之差(例如读取电压与参考电压之间之差、读取电流与参考电流之间之差、读取电荷与参考电荷之间之差)，此在一些实例中可称为锁存。在一些实例中，感测组件150可包含重复用于连接到感测组件150的一组存取线130中的每一者的组件集合(例如电路元件)。举例来说，感测组件150可包含用于与感测组件150耦合的一组存取线130中的每一者的单独感测电路(例如单独感测放大器、单独信号产生组件)，使得可单独地检测与一组存取线130中的相应者耦合的相应存储器单元105的逻辑状态。在一些实例中，参考信号源(例如，参考组件)或经产生参考信号可在存储器装置100的组件之间共享(例如，在一或多个感测组件150之中共享、在感测组件150的单独感测电路之中共享、在存储器区段110的存取线120、130或140之中共享)。
感测组件150可包含于包含存储器装置100的装置中。举例来说，感测组件150可与可耦合到存储器装置100的存储器的其它读取及写入电路、解码电路或寄存器电路包含在一起。在一些实例中，存储器单元105的检测到的逻辑状态可通过列组件135输出作为输出。在一些实例中，感测组件150可为列组件135或行组件125的部分。在一些实例中，感测组件150可连接到列组件135或行组件125或以其它方式与列组件135或行组件125电子通信。
尽管展示了单个感测组件150，但存储器装置100(例如存储器装置100的存储器区段110)可包含多于一个感测组件150。举例来说，第一感测组件150可与存取线130的第一子集耦合，且第二感测组件150可与存取线130的第二子集(例如，不同于存取线130的第一子集)耦合。在一些实例中，感测组件150的此划分可支持多个感测组件150的并行(例如同时)操作。在一些实例中，感测组件150的此划分可支持具有不同配置或特性的感测组件150与存储器装置的存储器单元105的特定子集匹配(例如，支持不同类型的存储器单元105、支持存储器单元105的子集的不同特性、支持存取线130的子集的不同特性)。另外或替代地，两个或更多个感测组件150可与一组相同存取线130耦合(例如，针对组件冗余)。在一些实例中，此配置可支持维持功能性以克服冗余感测组件150中的一者的故障或以其它方式的不良操作。在一些实例中，此配置可支持针对特定操作特性(例如，如与功率消耗特性相关、如与存取特定感测操作的速度特性相关、如与操作处于易失性模式或非易失性模式中的存储器单元105相关)选择冗余感测组件150中的一者的能力。
在一些存储器架构中，存取存储器单元105可降级或损坏经存储逻辑状态，且重写或刷新操作可经执行以将原始逻辑状态返回到存储器单元105。在DRAM或FeRAM中，例如，存储器单元105的电容器在感测操作期间可部分或完全放电，借此破坏存储于存储器单元105中的逻辑状态。在PCM中，例如，感测操作可引起存储器单元105的原子配置发生变化，借此改变存储器单元105的电阻状态。因此，在一些实例中，存储于存储器单元105中的逻辑状态可在存取操作之后重写。此外，激活单个存取线120、130或140可导致与经激活存取线120、130或140耦合的所有存储器单元105都放电。因此，可在存取操作之后重写与存取操作相关联的存取线120、130或140耦合的若干或所有存储器单元105(例如经存取行的所有单元、经存取列的所有单元)。
在一些实例中，读取存储器单元105可为非破坏性的。即，存储器单元105的逻辑状态在存储器单元105被读取之后可能无需被重写。举例来说，在例如PCM的非易失性存储器中，存取存储器单元105可能不会破坏逻辑状态，且因此，存储器单元105在存取之后可能无需重写。然而，在一些实例中，在缺少或存在其它存取操作时可能需要或不需要刷新存储器单元105的逻辑状态。举例来说，由存储器单元105存储的逻辑状态可通过施加适当写入、刷新、或均衡脉冲或偏压以周期性间隔进行刷新以维持经存储逻辑状态。刷新存储器单元105可减少或消除归因于电荷泄漏或存储器元件的原子配置随着时间的推移的变化的读取干扰错误或逻辑状态破坏。
存储器单元105还可通过激活相关第一存取线120、第二存取线130、及/或第三存取线140(例如，经由存储器控制器170)进行设置或写入。换句话来说，逻辑状态可经存储于存储器单元105中。行组件125、列组件135、或板极组件145可例如经由输入/输出组件160接受将写入到存储器单元105的数据。在一些实例中，写入操作可至少部分由感测组件150执行，或写入操作可经配置以绕过感测组件150。
就电容性存储器元件来说，存储器单元105可通过将电压施加到电容器及接着隔离电容器(例如隔离电容器与用于写入存储器单元105的电压源、使电容器浮动)以将电荷存储于与所要逻辑状态相关联的电容器中来写入。就铁电存储器来说，存储器单元105的铁电存储器元件(例如铁电电容器)可通过施加具有足够高量值的电压以使具有与所要逻辑状态相关联的极化的铁电存储器元件极化(例如施加饱和电压)来写入，且铁电存储器元件可被隔离(例如浮动)，或零净电压或偏压可跨铁电存储器元件施加(例如使跨铁电存储器元件的电压接地、虚拟接地、或均衡)。就PCM来说，存储器元件可通过施加具有导致(例如通过加热及冷却)存储器元件形成与所要逻辑状态相关联的原子配置的分布的电流来写入。
在根据本发明的一些实例中，存储器装置100可包含一组存储器区段110。存储器区段110中的每一者可包含与(例如，相应存储器区段110的)一组第二存取线130中的一者及一组第三存取线140中的一者耦合或耦合于一组第二存取线130中的一者与一组第三存取线140中的一者之间的一组存储器单元105。存储器单元105中的每一者可包含经配置以选择性地耦合存储器单元105与(例如，相应存储器区段110的)相关联第二存取线130或相关联第三存取线140的单元选择组件。在一些实例中，单元选择组件中的每一者可与(例如，存储器区段110的)第一存取线120中的相应者耦合(例如，在相应单元选择组件的控制节点或控制端子处)，此可用于激活或取消激活特定单元选择组件。
可对存储器区段110的所选择的存储器单元105执行可包含读取操作、写入操作、重写操作、刷新操作、或其各种组合的存取操作。在一些实例中，存取操作可与偏置与所选择的存储器单元105相关联的第二存取线130或第三存取线140相关联。在存取操作期间，所选择的存储器单元105的单元选择组件可经激活，使得所选择的存储器单元105可与第二存取线130或第三存取线140选择性地耦合。因此，与存取操作相关联的信号(例如，与存取操作相关联的电压、与存取操作相关联的电荷、与存取操作相关联的电流)可由于偏置第二存取线130或第三存取线140来进行存取操作而传递到所选择的存储器单元105、从所选择的存储器单元105传递、或穿过所选择的存储器单元105。
尽管存储器区段110的未选择存储器单元105的单元选择组件可被取消激活，但泄漏电荷可流过存储器区段110的经取消激活单元选择组件。举例来说，当存储器区段110的相关联第二存取线130或第三存取线140在与对所选择的存储器单元105进行的存取操作相关联的电压下偏置时，未选择存储器单元105与第二存取线130或第三存取线140之间的电压差可导致泄漏电荷跨经取消激活单元选择组件流到未选择存储器单元105或从未选择存储器单元105流动(例如，在对所选择的存储器单元进行的存取操作期间)。此泄漏电荷可在存储器区段110的连续存取操作中积累在未选择存储器单元105上，且可导致非零偏压或电压积累在存储器区段110的未选择存储器单元处。在一些实例中，泄漏电荷或偏压的此积累可导致存储于存储器区段110的存储器单元105中的数据降级或丢失。
根据本发明的实例，可对存储器装置100的存储器区段110执行操作以鼓励或以其它方式支持存储器区段110的存储器单元105上的积累泄漏电荷或偏压的消散。举例来说，以特定间隔(例如，基于计时器的值、基于存储器装置100的存取操作的总数目)，存储器控制器170可确定执行与偏压的积累泄漏电荷的消散相关联的操作。在确定执行此类操作之后，存储器控制器170就可选择对其执行操作的存储器装置100的一组存储器区段110中的一者。
在一些实例中，存储器控制器170可基于用于使存储器区段110均衡的确定顺序(例如，多个区段的循序次序、可为交替区段或另一模式的区段的非顺序或非邻近区段的顺序)选择存储器区段110，此可称为“循环”方法。在一些实例中，存储器控制器170可基于何时执行了一或多个存取操作选择存储器区段110。举例来说，存储器控制器170可选择与最近执行的存取操作相关联的存储器区段110(例如，针对均衡操作，选择与最近执行的读取操作、写入操作、重写操作、或刷新操作相关联的存储器区段110)。
所描述的用以支持积累泄漏电荷或偏压的消散的操作可包含激活所选择的存储器区段110的存储器单元105中的每一者的单元选择组件(例如，通过激活与存储器区段110相关联的第一存取线120中的每一者)。举例来说，所述操作可包含同时(simultaneously/concurrently)激活所选择的存储器区段110的第一存取线120中的每一者、在第一时段期间激活所选择的存储器区段110的第一存取线120的第一子集及在第二时段期间激活所选择的存储器区段110的第一存取线120的第二子集、或按循序次序激活所选择的存储器区段110的第一存取线120中的每一者。
当单元选择组件存储器单元105被激活时，所选择的存储器区段110的第二存取线130及第三存取线140可与支持积累泄漏电荷或电压偏压的消散的电压源耦合。举例来说，第二存取线130及第三存取线140可与同一电压源耦合、或与具有相同电压的电压源耦合、或与具有以其它方式支持积累在存储器区段110的存储器单元105处的泄漏电荷或偏压的消散的电压的电压源耦合。
在各种实例中，与泄漏电荷或偏压的此消散相关联的所描述的操作可称为电压调整操作。通过执行本文中描述的电压调整操作，积累在存储器区段110的存储器单元105处的泄漏电荷或电压偏压可消散，此可减轻或防止泄漏电荷跨存储器区段的连续存取操作积累，且改进存储器装置100维持所存储数据的能力。此外，通过根据周期性间隔选择用于此类操作的特定存储器区段110，存储器装置可比在此类操作在例如每一存取操作之后执行时更有效地操作。
图2说明根据本发明的各种实施例的支持用于存储器装置中的基于区段的数据保护的存取方案的实例电路200。电路200可包含存储器单元105-a，其可为参考图1描述的存储器单元105的实例。电路200还可包含感测放大器290，其可为参考图1描述的感测组件150的一部分。电路200还可包含字线205、数字线210、及板极线215，在一些实例中，其可分别对应于参考图1所描述的(例如，存储器区段110的)第一存取线120、第二存取线130及第三存取线140。在一些实例中，板极线215可说明共同板极线、共同板极、或存储器单元105-a及同一存储器区段110的另一存储器单元105(未展示)的另一共同节点。电路200还可包含由感测放大器290用来确定存储器单元105-a的经存储逻辑状态的参考线265。
如图2中说明，感测放大器290可包含第一节点291及第二节点292，在一些实例中，其可与电路的不同存取线(例如分别地，电路200的信号线260及参考线265)或不同电路(未展示)的共同存取线耦合。在一些实例中，第一节点291可称为信号节点，且第二节点292可称为参考节点。然而，根据本发明的各种实施例的其它配置的存取线及/或参考线是可能的。
存储器单元105-a可包含逻辑存储组件(例如存储器元件、存储元件、存储器存储元件)，例如具有第一板极、单元板极221及第二板极、单元底部222的电容器220。单元板极221及单元底部222可通过定位于其间的电介质材料电容性地耦合(例如，在DRAM应用中)，或通过定位于其间的铁电材料电容性地耦合(例如，在FeRAM应用中)。单元板极221可与电压Vplate相关联，且单元底部222可与电压Vbottom相关联，如电路200中说明。单元板极221及单元底部222的定向可不同(例如翻转)而不会改变存储器单元105-a的操作。单元板极221可经由板极线215存取，且单元底部222可经由数字线210存取。如本文中描述，各种逻辑状态可通过对电容器220进行充电、放电、或极化来存储。
电容器220可与数字线210电子通信，且电容器220的经存储逻辑状态可通过操作电路200中表示的各种元件来读取或感测。举例来说，存储器单元105-a还可包含单元选择组件230，在一些实例中，其可称为与存取线(例如数字线210)及电容器220耦合的切换组件或选择器装置。在一些实例中，单元选择组件230可被认为是在存储器单元105-a的说明性边界外，且单元选择组件230可称为与存取线(例如数字线210)及存储器单元105-a耦合或耦合于存取线(例如数字线210)与存储器单元105-a之间的切换组件或选择器装置。
电容器220可在单元选择组件230被激活(例如，通过激活逻辑信号)时与数字线210选择性地耦合，且电容器220可单元选择组件230被取消激活(例如，通过取消激活逻辑信号)时与数字线210选择性地隔离。逻辑信号或其它选择信号或电压可(例如，经由字线205)经施加到单元选择组件230的控制节点235(例如控制节点、控制端子、选择节点、选择端子)。换句话来说，单元选择组件230可经配置以基于经由字线205施加到控制节点235的逻辑信号或电压选择性地耦合或解耦电容器220与数字线210。
在一些实例中激活单元选择组件230可称为选择存储器单元105-a，且在一些实例中取消激活单元选择组件230可称为取消选择存储器单元105-a。在一些实例中，单元选择组件230是晶体管，且其操作可通过将激活电压施加到晶体管栅极(例如控制或选择节点或端子)来控制。用于激活晶体管的电压(例如，晶体管栅极端子与晶体管源极端子之间的电压)可为大于晶体管的阈值电压量值的电压。字线205可用于激活单元选择组件230。举例来说，施加到字线205的选择电压(例如字线逻辑信号或字线电压)可经施加到单元选择组件230的晶体管的栅极，其可选择性地连接电容器220与数字线210(例如，从而在电容器220与数字线210之间提供导电路径)。在一些实例中，激活单元选择组件230可称为选择性地耦合存储器单元105-a与数字线210。
在其它实例中，单元选择组件230及电容器220在存储器单元105-a中的位置可交换，使得单元选择组件230可与板极线215及单元板极221耦合或耦合于板极线215与单元板极221之间，且电容器220可与数字线210及单元选择组件230的另一端子耦合或耦合于数字线210与单元选择组件230的另一端子之间。在此实施例中，单元选择组件230可仍通过电容器220与数字线210电子通信。此配置可与用于存取操作的替代时序及偏置相关联。
在采用铁电电容器220的实例中，电容器220在连接到数字线210之后可或可不完全放电。在各种方案中，为了感测由铁电电容器220存储的逻辑状态，电压可经施加到板极线215及/或数字线210，且字线205可经偏置(例如，通过激活字线205)以选择存储器单元105-a。在一些情况中，在激活字线205前，板极线215及/或数字线210可虚拟接地，且接着，与虚拟接地隔离，此可称为浮动状态、空闲状态、或备用状态。
通过改变到单元板极221的电压(例如经由板极线215)的存储器单元105-a的操作可称为“移动单元板极”。偏置板极线215及/或数字线210可导致跨电容器220的电压差(例如数字线210的电压减去板极线215的电压)。电压差可伴随电容器220上的经存储电荷的变化，其中经存储电荷中的变化的量值可取决于电容器220的初始状态(例如，初始逻辑状态存储了逻辑1还是存储了逻辑0)。在一些方案中，电容器220的经存储电荷的变化可导致数字线210的电压发生变化，其可由感测组件150-a用来确定存储器单元105-a的经存储逻辑状态。
数字线210可与额外存储器单元105(未展示)耦合，且数字线210可具有导致不可忽略的本征电容240(例如微微法拉(pF)的数量级)的性质，此可耦合数字线210与电压源250-a。电压源250-a可表示共同接地或虚拟接地电压、或电路200(未展示)的邻近存取线的电压。尽管在图2中说明为单独元件，但本征电容240可与遍及数字线210分布的性质相关联。
在一些实例中，本征电容240可取决于数字线210的物理特性，包含数字线210的导体尺寸(例如长度、宽度、厚度)。本征电容240还可取决于邻近存取线或电路组件的特性、与此类邻近存取线或电路组件的接近度或数字线210与此类存取线或电路组件之间的绝缘特性。因此，在选择存储器单元105-a之后数字线210的电压的变化可取决于数字线210的净电容(例如与数字线210相关联的净电容)。换句话来说，随着电荷沿着数字线210流动(例如，流到数字线210、从数字线210流动)，一些有限电荷可沿着数字线210被存储(例如，在本征电容240、与数字线210耦合的其它电容中)，且数字线210的所得电压可取决于数字线210的净电容。
可由感测组件150-a比较在选择存储器单元105-a之后数字线210的所得电压与参考(例如参考线265的电压)以确定经存储于存储器单元105-a中的逻辑状态。在一些实例中，参考线265的电压可由参考组件285提供。在其它实例中，可省略参考组件285，且可提供参考电压，例如通过存取存储器单元105-a以产生参考电压(例如，在自参考存取操作中)。其它操作可用于支持选择及/或感测存储器单元105-a，包含用于支持本文中所描述的基于区段的数据保护的存取方案的操作。
在一些实例中，电路200可包含信号产生组件280，其可为与存储器单元105-a及感测放大器290耦合或耦合于存储器单元105-a与感测放大器290之间的信号产生电路的实例。信号产生组件280可在感测操作前放大或以其它方式转换数字线210的信号。信号产生组件280可包含例如晶体管、放大器、共源共栅、或任何其它电荷或电压转换器或放大器组件。在一些实例中，信号产生组件280可包含电荷传送感测放大器(CTSA)。在具有信号产生组件280的一些实例中，感测放大器290与信号产生组件280之间的线可称为信号线(例如信号线260)。在一些实例中(例如，具有或不具有信号产生组件280的实例)，数字线210可与感测放大器290直接连接。
在一些实例中，电路200可包含旁通线270，其可准许选择性地绕过信号产生组件280或存储器单元105-a与感测放大器290之间的某种其它信号产生电路。在一些实例中，旁通线270可通过切换组件275选择性地被启用。换句话来说，当切换组件275被激活时，数字线210可经由旁通线270与信号线260耦合(例如，耦合存储器单元105-a与感测组件150-a)。
在一些实例中，当切换组件275被激活时，信号产生组件280可与数字线210或信号线260中的一者或两者选择性地隔离(例如，通过另一切换组件或选择组件(未展示))。当切换组件275被取消激活时，数字线210可经由信号产生组件280与信号线260选择性地耦合。在其它实例中，选择组件可用于选择性地耦合存储器单元105-a(例如数字线210)与信号产生组件280或旁通线270中的一者。另外或替代地，在一些实例中，选择组件可用于选择性地耦合感测放大器290与信号产生组件280或旁通线270中的一者。在一些实例中，可选旁通线270可支持通过使用信号产生组件280产生用于检测存储器单元105-a的逻辑状态的感测信号及产生将逻辑状态写入到存储器单元105-a的绕过信号产生组件280的写入信号。
支持基于区段的数据保护的所描述的存取方案的存储器装置的一些实例可共享存储器单元105与感测放大器290之间的共同存取线(未展示)以支持从同一存储器单元105产生感测信号及参考信号。在一个实例中，信号产生组件280与感测放大器290之间的共同存取线可称为“共同线”、“AMPCAP线”、或“AMPCAP节点”，且共同存取线可代替电路200中说明的信号线260及参考线265。在此类实例中，共同存取线可在两个不同节点(例如本文中所描述的第一节点291及第二节点292)处连接到感测放大器290。在一些实例中，共同存取线可准许自参考读取操作在信号产生操作及参考产生操作两者中共享可存在于感测放大器290与被存取的存储器单元105之间的组件。此配置可降低感测放大器290对存储器装置中的各个组件的操作变化的敏感度，所述组件例如存储器单元105、存取线(例如字线205、数字线210、板极线215)、信号产生电路(例如信号产生组件280)、晶体管、电压源250及其它。
尽管将数字线210及信号线260识别为单独线，但连接存储器单元105与感测组件150的数字线210、信号线260及任何其它线可称为根据本发明的单个存取线。可出于说明各种实例配置中的中介组件及中介信号的目的单独识别此存取线的组成部分。
感测放大器290可包含各种晶体管或放大器以检测、转换、或放大信号的差，此可称为锁存。举例来说，感测放大器290可包含接收及比较第一节点291处的感测信号电压(例如Vsig)与第二节点292处的参考信号电压(例如Vref)的电路元件。感测放大器的输出可基于在感测放大器290处进行的比较被驱动到更高(例如正)或更低电压(例如负电压、接地电压)。
举例来说，如果第一节点291具有比第二节点292更低的电压，那么感测放大器290的输出可被驱动到第一感测放大器电压源250-b的相对较低电压(例如电压VL，其可为基本上等于V0的接地电压或负电压)。包含感测放大器290的感测组件150可锁存感测放大器290的输出以确定存储于存储器单元105-a中的逻辑状态(例如，当第一节点291具有比第二节点292更低的电压时，检测到逻辑0)。
如果第一节点291具有比第二节点292更高的电压时，感测放大器290的输出可被驱动到第二感测放大器电压源250-c的电压(例如电压VH)。包含感测放大器290的感测组件150可锁存感测放大器290的输出以确定存储于存储器单元105-a中的逻辑状态(例如，当第一节点291具有比第二节点292更高的电压时，检测到逻辑1)。接着，对应于存储器单元105-a的检测到的逻辑状态的感测放大器290的经锁存输出可经由一或多个输入/输出(I/O)线(例如I/O线295)输出，其可包含通过参考图1描述的列组件135经由输入/输出组件160的输出。
为了对存储器单元105-a执行写入操作，可跨电容器220施加电压。可使用各种方法。在一个实例中，单元选择组件230可通过字线205激活(例如，通过激活字线205)以将电容器220电连接到数字线210。可通过控制单元板极221(例如通过板极线215)及单元底部222(例如通过数字线210)的电压跨电容器220施加电压。
举例来说，为了写入逻辑0，可使单元板极221为高(例如，可将正电压施加到板极线215)，且可使单元底部222为低(例如，使数字线210接地、使数字线210虚拟接地、将负电压施加到数字线210)。可执行相反过程以写入逻辑1，其中使单元板极221为低且使单元底部222为高。在一些情况中，在写入操作期间跨电容器220施加的电压可具有等于或大于电容器220中的铁电材料的饱和电压的量值，使得电容器220被极化，且因此即使在经施加电压的量值减小时或在跨电容器220施加了零净电压的情况下也维持电荷。在一些实例中，感测放大器290可用于执行写入操作，其可包含耦合第一感测放大器电压源250-b或第二感测组件电压源250-c与数字线。当感测放大器290用于执行写入操作时，信号产生组件280可或可不被绕过(例如，通过经由旁通线270施加写入信号)。
包含感测放大器290、单元选择组件230、信号产生组件280、或参考组件285的电路200可包含各种类型的晶体管。举例来说，电路200可包含n型晶体管，其中将高于n型晶体管的阈值电压的相对正电压(例如，相对于源极端子具有正量值的大于阈值电压的经施加电压)施加到n型晶体管的栅极启用n型晶体管的其它端子(例如源极端子及漏极端子)之间的导电路径。
在一些实例中，n型晶体管可用作切换组件，其中经施加电压是用于通过施加相对较高逻辑信号电压(例如对应于逻辑1状态的电压，其可与正逻辑信号电压供应器相关联)启用通过晶体管的导电性或通过施加相对较低逻辑信号电压(例如对应于逻辑0状态的电压，其可与接地或虚拟接地电压相关联)停用通过晶体管的导电性的逻辑信号。在其中n型晶体管用作切换组件的一些实例中，施加到栅极端子的逻辑信号的电压可经选择以在特定工作点(例如，在饱和区域或作用区域中)操作晶体管。
在一些实例中，n型晶体管的行为可比逻辑切换更复杂，且跨晶体管的选择性导电性还可依据不同源极及漏极电压而变化。举例来说，栅极端子处的经施加电压可具有用于在源极端子电压低于特定电平(例如低于栅极端子电压减去阈值电压)时启用源极端子与漏极端子之间的导电性的特定电压电平(例如钳制电压)。当源极端子电压或漏极端子电压的电压上升到高于特定电平时，可取消激活n型晶体管使得源极端子与漏极端子之间的导电路径打开。
另外或替代地，电路200可包含p型晶体管，其中将高于p型晶体管的阈值电压的相对负电压(例如，相对于源极端子具有负量值的大于阈值电压的经施加电压)施加到p型晶体管的栅极启用p型晶体管的其它端子(例如源极端子及漏极端子)之间的导电路径。
在一些实例中，p型晶体管可用作切换组件，其中经施加电压是用于通过施加相对较低逻辑信号电压(例如对应于逻辑“1”状态的电压，其可与负逻辑信号电压供应器相关联)启用导电性或通过施加相对较高逻辑信号电压(例如对应于逻辑“0”状态的电压，其可与接地或虚拟接地电压相关联)停用导电性的逻辑信号。在其中p型晶体管用作切换组件的一些实例中，施加到栅极端子的逻辑信号的电压可经选择以在特定工作点(例如，在饱和区域或作用区域中)操作晶体管。
在一些实例中，p型晶体管的行为可比通过栅极电压进行的逻辑切换更复杂，且跨晶体管的选择性导电性还可依据不同源极及漏极电压而变化。举例来说，栅极端子处的经施加电压可具有用于只要源极端子电压高于特定电平(例如高于栅极端子电压加阈值电压)就启用源极端子与漏极端子之间的导电性的特定电压电平。当源极端子电压的电压下降到低于特定电平时，可取消激活p型晶体管使得源极端子与漏极端子之间的导电路径打开。
电路200的晶体管可为场效晶体管(FET)，包含金属氧化物半导体FET，其可称为MOSFET。这些及其它类型的晶体管可由材料掺杂区域形成在衬底上。在一些实例中，晶体管可形成于专用于电路200的特定组件的衬底(例如用于感测放大器290的衬底、用于信号产生组件280的衬底、用于存储器单元105-a的衬底)上，或晶体管可形成于为电路200的特定组件共有的衬底(例如为感测放大器290、信号产生组件280、及存储器单元105-a共有的衬底)上。一些FET可具有包含铝或其它金属的金属部分，但一些FET可实施例如多晶硅的其它非金属材料，包含可称为MOSFET的那些FET。此外，尽管氧化物部分可用作FET的电介质部分，但其它非氧化物部分可用于FET中的电介质材料中，包含可称为MOSFET的那些FET。
在根据本发明的一些实例中，可对除了与数字线210耦合的存储器单元105-a之外的所选择的存储器单元105执行存取操作。在此实例中，存储器单元105-a可称为未选择存储器单元。存取操作可与偏置数字线210及板极线215相关联。尽管未选择存储器单元105-a的单元选择组件230可被取消激活，但泄漏电荷可流过单元选择组件230(例如，经由数字线210)。此泄漏电荷可积累在未选择存储器单元105-a上(例如，在存储器单元105-a的中间节点处、在电容器220的单元底部222处)、或从未选择存储器单元105-a流动，或可导致偏压(例如非零电压)跨至少一些未选择存储器单元105-a积累，此在一些实例中可导致存储于至少一些未选择存储器单元105中的数据丢失。
根据本发明的实例，可对包含存储器单元105-a的存储器区段110执行操作以鼓励或以其它方式支持来自未选择存储器单元105-a、及可能已积累泄漏电荷或偏压的存储器区段110的其它存储器单元105的积累泄漏电荷或偏压的消散。举例来说，根据周期性间隔(例如周期性区段选择间隔、周期性消散间隔、周期性均衡间隔、周期性电压调整间隔)，存储器控制器170可选择包含用于电压调整操作的存储器单元105-a的存储器区段110，且作为电压调整操作的部分，单元选择组件230可被激活(例如，通过激活字线205)。当单元选择组件230被激活时，数字线210及板极线215可与支持积累泄漏电荷或偏压的消散的电压源耦合。举例来说，数字线210及板极线215可与同一电压源耦合、或与具有相同电压的电压源耦合、或与具有以其它方式支持积累在未选择存储器单元105-a处的泄漏电荷或偏压的消散的电压的电压源耦合。
在一些实例中，与泄漏电荷或偏压的此消散相关联的所描述的操作可称为电压调整操作。通过执行本文中描述的操作，积累在存储器区段110的存储器单元105处的泄漏电荷或偏压可消散，此可减轻或防止泄漏电荷或偏压跨存储器区段110的连续存取操作的积累，且改进存储器装置100维持所存储数据的能力。此外，通过根据周期性间隔选择用于此类操作的特定存储器区段110，存储器装置可比在此类操作在例如每一存取操作之后执行时更有效地操作。
图3用根据本发明的各种实施例的支持存储器装置中的基于区段的数据保护的存取方案的存储器单元105的滞后图300-a及300-b说明非线性电性质的实例。滞后图300-a及300-b分别可说明采用参考图2所描述的铁电电容器220的存储器单元105的实例写入过程及读取过程。滞后图300-a及300-b描绘存储于铁电电容器220上的依据铁电电容器220的端子之间的电压差Vcap而变化的电荷Q(例如，当准许电荷根据电压差Vcap流入或流出铁电电容器220时)。举例来说，电压差Vcap可表示电容器220的数字线侧与电容器220的板极线侧之间的电压之差(例如Vbottom-Vplate)。
铁电材料的特征为自发电极化，其中材料可在不存在电场的情况下维持非零电荷。铁电材料的实例包含钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、锆钛酸铅(PZT)及钽酸锶铋(SBT)。本文中描述的铁电电容器220可包含这些或其它铁电材料。铁电电容器220内的电极化在铁电材料的表面处产生净电荷且通过铁电电容器220的端子来吸引相反电荷。因此，将电荷存储于铁电材料与电容器端子的界面处。因为可在不存在外加电场的情况下相对较长时间甚至无限期地维持电极化，所以与例如不具有铁电性质的电容器(例如用于常规DRAM阵列中的电容器)相比，可显著减少电荷泄漏。采用铁电材料可减少针对一些DRAM架构执行上文所描述的刷新操作的需要，使得维持FeRAM架构的逻辑状态可与比维持DRAM架构的逻辑状态低得多的功耗相关联。
可从铁电电容器220的单个端子的视角理解滞后曲线300-a及300-b。通过实例，如果铁电材料具有负极化，那么正电荷积累于铁电电容器220的相关联端子处。同样地，如果铁电材料具有正极化，那么负电荷积累于铁电电容器220的相关联端子处。
另外，应理解，滞后图300-a及300-b中的电压表示跨电容器的电压差(例如铁电电容器220的端子之间的电势)且是定向的。举例来说，可通过将正电压施加到透视端子(例如单元底部222)及使参考端子(例如单元板极221)维持接地或虚拟接地(或约0伏特(0V))来实现正电压。在一些实例中，负电压可通过将透视端子维持接地及将正电压施加到参考端子(例如单元板极221)来施加。换句话来说，正电压可经施加以达到跨铁电电容器220的负电压差Vcap且借此使正在考虑的端子负极化。类似地，可将两个正电压、两个负电压或正电压及负电压的任何组合施加到适当电容器端子以产生滞后曲线300-a及300-b中展示的电压差Vcap。
如滞后图300-a中描绘，用于铁电电容器220中的铁电材料可在铁电电容器220的端子之间不存在净电压差时维持正或负极性。举例来说，滞后图300-a说明两种可能极化状态：电荷状态305-a及电荷状态310-b，其可分别表示正饱和极化状态及负饱和极化状态。电荷状态305-a及310-a可处于说明剩余极化(Pr)值的物理条件，其可指代移除外部偏压(例如电压)之后留下的极化(或电荷)。矫顽电压是电荷或极化是零时所处的电压。根据滞后图300-a的实例，电荷状态305-a可在跨铁电电容器220未施加电压差时表示逻辑1，且电荷状态310-a可在跨铁电电容器220未施加电压差时表示逻辑0。在一些实例中，相应电荷状态的逻辑值可经颠倒以适应用于操作存储器单元105的其它方案。
可通过借助于跨铁电电容器220施加净电压差来控制铁电材料的电极化且因此控制电容器端子上的电荷来将逻辑0或1写入到存储器单元。举例来说，电压315可为等于或大于正饱和电压的电压，且跨铁电电容器220施加电压315可导致电荷积累直到达到电荷状态305-b(例如，写入逻辑1)。在从铁电电容器220移除电压315(例如，跨铁电电容器220的端子施加零净电压)之后，铁电电容器220的电荷状态可在跨电容器的零电压下遵循在电荷状态305-b与电荷状态305-a之间展示的路径320。换句话来说，电荷状态305-a可表示在跨已经正饱和的铁电电容器220的均等电压下的逻辑1状态。
类似地，电压325可为等于或小于负饱和电压的电压，且跨铁电电容器220施加电压325可导致电荷积累直到达到电荷状态310-b(例如，写入逻辑0)。在从铁电电容器220移除电压325(例如，跨铁电电容器220的端子施加零净电压)，铁电电容器220的电荷状态可在跨电容器的零电压下遵循在电荷状态310-b与电荷状态310-a之间展示的路径330。换句话来说，电荷状态310-a可表示在跨已经负饱和的铁电电容器220的均等电压下的逻辑0状态。在一些实例中，表示饱和电压的电压315及电压325可具有相同量值，但跨铁电电容器220具有相反极性。
为读取或感测铁电电容器220的经存储状态，还可跨铁电电容器220施加电压。响应于经施加电压，由铁电电容器存储的后续电荷Q改变，且变化的程度可取决于初始极化状态、经施加电压、存取线上的本征电容或其它电容或其它因素。换句话来说，由读取操作造成的电荷状态可取决于电荷状态305-a或电荷状态310-a或某种其它电荷状态是否最初被存储以及其它因素。
滞后图300-b说明用于读取经存储电荷状态305-a及310-a的存取操作的实例。读取电压335可经由参考图2所描述的数字线210及板极线215经施加例如作为电压差。迟滞图300-b可说明其中读取电压335是负电压差Vcap(例如，其中Vbottom-Vplate是负)的读取操作。跨铁电电容器220的负读取电压可称为“板极高”读取操作，其中板极线215最初处于高电压，且数字线210最初处于低电压(例如接地电压)。尽管读取电压335被展示为跨铁电电容器220的负电压，但在替代存取操作中，读取电压可为跨铁电电容器220的正电压，其可称为“板极低”读取操作。
读取电压335可在存储器单元105被选择时跨铁电电容器220施加(例如，通过经由字线205激活单元选择组件230，如参考图2描述)。在将读取电压335施加到铁电电容器220之后，电荷可经由相关联数字线210及板极线215流入或流出铁电电容器220，且可取决于铁电电容器220是处于电荷状态305-a(例如逻辑1)还是电荷状态310-a(例如逻辑0)或某种其它电荷状态而产生不同电荷状态。
当对处于电荷状态310-a(例如逻辑0)的铁电电容器220执行读取操作时，额外负电荷可跨铁电电容器220积累，且电荷状态可遵循路径340直到达到电荷状态310-c的电荷及电压。流过电容器220的电荷量可与数字线210的本征电容或其它电容(例如参考图2描述的本征电容240)相关。
因此，如通过电荷状态310-a与电荷状态310-c之间的转变展示，跨铁电电容器220的所得电压350可由于针对给定电荷变化的相对较大电压变化而为相对较大负值。因此，在“板极高”读取操作中读取逻辑0之后，等于VPL与电荷状态310-c的(Vbottom-Vplate)的值之和的数字线电压可为相对较低电压。此读取操作可能不会改变存储电荷状态310-a的铁电电容器220的剩余极化，且因此在执行读取操作之后，铁电电容器220可在读取电压335被移除时经由路径340返回到电荷状态310-a(例如，通过跨铁电电容器220施加零净电压、通过使跨铁电电容器220的电压均衡)。因此，用负读取电压对具有电荷状态310-a的铁电电容器220执行读取操作可被认为是非破坏性读取过程。
当对处于电荷状态305-a(例如逻辑1)的铁电电容器220执行读取操作时，经存储电荷可随着净负电荷跨铁电电容器220积累反转极性，且电荷状态可遵循路径360直到达到电荷状态310-c的电荷及电压。流过铁电电容器220的电荷量可再次与数字线210的本征电容或其它电容(例如参考图2描述的本征电容240)相关。因此，如通过电荷状态305-a与电荷状态305-c之间的转变展示，在一些情况中，所得电压355可由于针对给定电荷变化的相对较小电压变化为相对较小负值。因此，在“板极高”读取操作中读取逻辑1之后，等于VPL与电荷状态305-c的(Vbottom-Vplate)的值之和的数字线电压可为相对较高电压。
在一些实例中，具有负读取电压(例如读取电压335)的读取操作可导致存储了电荷状态305-a的电容器220的剩余极化减少或反转。换句话来说，根据铁电材料的性质，在执行读取操作之后，铁电电容器220在读取电压335被移除时可不返回到电荷状态305-a(例如，通过跨铁电电容器220施加零净电压、通过使跨铁电电容器220的电压均等)。确切来说，当在用读取电压335进行读取操作之后跨铁电电容器220施加零净电压时，电荷状态可遵循从电荷状态305-c到电荷状态305-d的路径365，从而说明极化量值的净减少(例如，比初始电荷状态305-a更少的正极化电荷状态，由电荷状态305-a与电荷状态305-d之间的电荷之差说明)。因此，用负读取电压对具有电荷状态305-a的铁电电容器220执行读取操作可被描述为破坏性读取过程。然而，在一些感测方案中，经减小剩余极化可仍被读取为与饱和剩余极化状态相同的经存储逻辑状态(例如，从而支持从电荷状态305-a及电荷状态305-d两者检测逻辑1)，借此为存储器单元105提供关于读取操作的一定程度的非易失性。
从电荷状态305-a转变到电荷状态305-d可说明与存储器单元105的铁电电容器220的极化的部分减少或部分反转(例如，从电荷状态305-a到电荷状态305-d的电荷Q的量值的减小)相关联的感测操作。在一些实例中，存储器单元105的铁电电容器220的极化由于感测操作的变化量可根据特定感测方案进行选择。在一些实例中，具有存储器单元105的铁电电容器220的极化的更大变化的感测操作可与在检测存储器单元105的逻辑状态时的相对较大稳健性相关联。在一些感测方案中，感测处于电荷状态305-a的铁电电容器220的逻辑0可导致极化完全反转，其中铁电电容器220在感测操作之后从电荷状态305-a转变到电荷状态310-a。
在启动读取操作之后电荷状态305-c及电荷状态310-c的位置可取决于包含特定感测方案及电路系统的数个因素。在一些情况中，最终电荷可取决于与存储器单元105耦合的数字线210的净电容，其可包含本征电容240、积分器电容器、及其它电容器。举例来说，如果铁电电容器220与处于0V的数字线210电耦合且读取电压335经施加到板极线，那么数字线210的电压可在存储器单元105被选择时由于电荷从铁电电容器220流到数字线210的净电容而上升。因此，在感测组件150处测量的电压可不等于读取电压335、或所得电压350或355，且代替地可在电荷共享周期之后取决于数字线210的电压。
在启动读取操作之后，滞后图300-b上的电荷状态305-a及电荷状态310-c的位置可取决于数字线210的净电容且可通过负载线分析确定。换句话来说，电荷状态305-c及310-c可关于数字线210的净电容进行定义。因此，启动读取操作之后铁电电容器220的电压(例如当读取存储了电荷状态310-a的铁电电容器220时的电压350、当读取存储了电荷状态305-a的铁电电容器220时的电压355)可不同且可取决于铁电电容器220的初始状态。
铁电电容器220的初始状态(例如电荷状态、逻辑状态)可通过比较由读取操作造成的数字线210(或信号线260，在适用的情况下)的电压与参考电压来确定(例如，经由参考图2所描述的参考线265、或经由共同存取线)。在一些实例中，数字线电压可为板极线电压与跨铁电电容器220的最终电压(例如，当读取具有经存储电荷状态310-a时的铁电电容器220时的电压350或当读取具有经存储电荷状态305-a的铁电电容器220时的电压355)之和。在一些实例中，数字线电压可为读取电压335与跨电容器220的最终电压之间之差(例如，在读取具有经存电荷状态310-a的铁电电容器220时是(读取电压335-电压350)，在读取具有经存储电荷状态305-a的铁电电容器220时是(读取电压335-电压355))。
在一些感测方案中，参考电压可经产生使得参考电压在可由读取不同逻辑状态造成的可能电压之间。举例来说，参考电压可经选择以在读取逻辑1时低于所得数字线电压，且在读取逻辑0时高于所得数字线电压。在其它实例中，可在不同于数字线经耦合的一部分的感测组件150的一部分处进行比较，且因此，参考电压可经选择以在读取逻辑1时低于感测组件150的比较部分处的所得电压且在读取逻辑0时高于感测组件150的比较部分处的所得电压。在由感测组件150进行比较期间，可确定基于感测的电压高于或低于参考电压，且可因此确定存储器单元105的经存储逻辑状态(例如逻辑0、逻辑1)。
在感测操作期间，从读取各个存储器单元105所得的信号可依据各个存储器单元105之间的制造或操作变动而变化。举例来说，各个存储器单元105的电容器220可具有不同级别的电容或饱和极化，使得逻辑1可与从一个存储器单元到下一存储器单元的不同电荷电平相关联，且逻辑0可与从一个存储器单元到下一存储器单元的不同电荷电平相关联。此外，本征电容或其它电容(例如参考图2描述的本征电容器240)可从存储器装置中的一个数字线210到下一数字线210不同，且从同一数字线上的一个存储器单元105到下一存储器单元105的角度来看，在数字线210内也可能不同。因此，出于这些及其它原因，读取逻辑1可与从一个存储器单元到下一存储器单元的不同数字线电压电平相关联(例如，所得电压350可从读取一个存储器单元105到下一存储器单元不同)，且读取逻辑0可与从一个存储器单元到下一存储器单元的不同数字线电压电平相关联(例如，所得电压355可从读取一个存储器单元105到下一存储器单元不同)。
在一些实例中，可提供在与读取逻辑1相关联的电压的统计平均值和与读取逻辑0相关联的电压的统计平均值之间的参考电压，但所述参考电压可相对更靠近读取任何给定存储器单元105的逻辑状态中的一者的所得电压。读取特定逻辑状态的所得电压(例如，作为用于读取存储器装置的多个存储器单元105的统计值)与参考电压的相关联电平之间的最小差可称为“最小读取电压差”，且具有最低读取电压差可与可靠地感测给定存储器装置中的存储器单元的逻辑状态的难度相关联。
在一些实例中，感测组件150可经设计以采用自参考技术，其中在当读取存储器单元105时提供参考信号时涉及到存储器单元105本身。然而，当使用相同存储器单元105提供感测信号及参考信号两者时，在执行不会改变由存储器单元105存储的状态的存取操作时，感测信号与参考信号可基本上相同。举例来说，当对存储逻辑1(例如，存储电荷状态310-a)的存储器单元105执行自参考读取操作时，可包含施加读取电压335的第一存取操作可遵循路径340，且也可包含施加读取电压335的第二操作也可遵循路径340，且第一及第二存取操作可导致基本上相同的存取信号(例如，从存储器单元105的角度来看)。在此类情况中，当采用依赖于感测信号与参考信号之间的差的感测组件150来检测由存储器单元105存储的逻辑状态时，存储器装置的某个其它部分可在存取操作可提供基本上相等感测及参考信号的情况下提供此差。
在根据本发明的一些实例中，存储器区段110的未选择存储器单元105的单元选择组件230可被取消激活，但泄漏电荷在与存储器区段110的不同所选择的存储器单元105相关联的存取操作期间仍可流过存储器区段110的经取消激活单元选择组件230。在铁电存储器单元105的实例中，泄漏电荷或偏压可积累在存储器区段110的未选择存储器单元105的铁电电容器220(例如单元底部222)处，此可更改铁电电容器220的极化。
举例来说，当存储器区段110的未选择存储器单元105的铁电电容器220处于电荷状态305-a时(例如，存储逻辑1)，与对存储器区段的所选择的存储器单元105进行的存取操作(例如，所选择的存储器单元105的板极高读取操作、与在所选择的存储器单元105上写入逻辑0相关联的写入操作)相关联的泄漏电荷可致使未选择存储器单元105的电荷状态遵循路径360的至少一部分。在一些实例中，对所选择的存储器单元105进行的第一存取操作可致使未选择存储器单元的铁电电容器220达到电荷状态305-e(例如，积累由电荷Q从电荷状态305-a到电荷状态305-e的变化说明的泄漏电荷、积累由电压Vcap从电荷状态305-a到电荷状态305-e的变化说明的偏压)。然而，在未选择存储器单元105保持为未被选择用于相同存储器区段110的所选择的存储器单元105(例如，同一所选择的存储器单元105、一或多个不同所选择的存储器单元105)的后续存取操作的情况中，未选择存储器单元105可随着泄漏电荷或偏压继续积累沿着路径360继续，直到达到例如电荷状态305-c。
电荷状态305-c可表示实质极化损失，其可由电荷状态305-a与电荷状态305-d之间的经存储电荷的差表示。换句话来说，如果跨未选择存储器单元105的电压在对除了未选择存储器单元105之外的所选择的存储器单元的一组存取操作之后均衡，那么未选择存储器单元105可遵循从电荷状态305-c到电荷状态305-d的路径365，从而说明比电荷状态305-a低得多的极化或电荷。在一些实例中，此电荷或极化损失可与关于一个逻辑状态或另一逻辑状态是不确定的电荷状态相关联。在一些实例中，如果极化从饱和极化状态减少了超过30％(例如，少于与电荷状态305-a相关联的电荷Q的70％)，那么电荷状态可变得不确定。因此，在一些实例中，电荷状态305-a与电荷状态305-d之间(例如经由电荷状态305-c)的由于泄漏电荷或偏压的积累的转变可表示由于此泄漏电荷引起的数据丢失。
根据本发明的实例，可对存储器区段110执行操作以鼓励或以其它方式支持来自存储器区段110的存储器单元105的泄漏电荷或偏压的消散，此可减少或消除原本可由泄漏电荷或偏压积累造成的数据丢失。举例来说，在对存储器区段110的所选择的存储器单元105进行存取操作之后，未选择存储器单元105的电荷状态可由于由存取操作引起的泄漏电荷而遵循路径360的至少一部分。根据可为周期性间隔(例如周期性区段选择间隔、周期性电压调整间隔、周期性消散间隔、周期性均衡间隔)的间隔，存储器控制器170可选择用于电压调整操作的存储器区段110。作为电压调整操作的部分，可激活存储器区段110的存储器单元105中的每一者的单元选择组件230(例如，通过激活与存储器区段110相关联的字线205中的每一者)。
当单元选择组件230被激活时，存储器区段110的相关联数字线210及板极线215可与支持积累泄漏电荷或偏压的消散的电压源耦合。举例来说，存储器区段110的相关联数字线210及板极线215可与同一电压源耦合、或与具有相同电压(例如接地电压、零电压、非零电压)的电压源耦合、或与具有以其它方式支持积累在存储器区段110的存储器单元105处的泄漏电荷或偏压的消散的电压的电压源耦合。换句话来说，在一些实例中，零电压或均衡电压可跨存储器单元105施加，此可导致存储器单元105从与非零偏压相关联的电荷状态305(例如电荷状态305-e)转变到与零偏压相关联的电荷状态305(例如电荷状态305-f)，其可称为零电容器电压Vcap。
在一些实例中，选择用于所描述电压调整操作的存储器区段110可根据周期性选择间隔执行，其中此间隔对应于存取操作的数量或与存储器区段110的未选择存储器单元105中的相对较小极化损失(例如，电荷状态305-a与电荷状态305-f之间的经存储电荷的差)相关联的时间段。在一些实例中，相对较小电荷或极化损失可与关于相关联存储器单元是存储一个逻辑状态还是另一逻辑状态保持确定的电荷状态相关联。换句话来说，在一些实例中，可检测处于电荷状态305-a或305-f的铁电电容器220的逻辑1。因此，在一些实例中，电荷状态305-a与电荷状态305-f之间由于来自存取操作的泄漏电荷或偏压的积累的转变可表示尽管存在此泄漏电荷或偏压但数据仍被维持。在一些实例中，只要极化是在饱和极化状态的30％内，电荷状态就可为确定的(例如，仍可表示可检测特定逻辑状态的状态)。
在一些实例中，可执行后续存取操作，其中存储器区段110的未选择存储器单元105存储电荷状态305-f。在此类实例中，存储器区段110的未选择存储器单元105可分别由于对存储器区段110进行的后续存取操作、及后续均衡、放电操作、或电压调整操作而在电荷状态305-f与305-e之间交替。因此，通过执行本文中描述的基于区段的消散、均衡、或电压调整操作，积累在存储器区段110的存储器单元105处的泄漏电荷或偏压可在对存储器区段110进行的各种存取操作之后消散。此消散或均衡可减轻或防止泄漏电荷或偏压跨连续存取操作积累且改进存储器装置100维持经存储数据的能力。此外，通过根据间隔(例如周期性间隔)选择用于此类操作的特定存储器区段110，存储器装置100可比在此类操作在例如每一存取操作之后执行时更有效地操作。
图4说明根据本发明的各种实施例的支持用于存储器装置中的基于区段的数据保护的存取方案的存储器装置的电路400的实例。电路400的组件可为参考图1到3描述的对应组件的实例。
电路400可包含可说明具有m个列及n个行的存储器单元105的阵列的第一组存储器单元105-b(例如存储器单元105-b-11到105-b-mn)的第一存储器区段110-b。存储器单元105-b中的每一者可与第一存储器区段110-b的字线205-a(例如字线205-a-1到205-a-n中的一者)、第一存储器区段110-b的数字线210-a(例如数字线210-a-1到210-a-m中的一者)、及第一存储器区段110-b的板极线215-a耦合。根据由电路400说明的实例，存储器单元105-b-11到105-b-1n可表示第一存储器区段110-b的与第一存储器区段110-b的数字线(例如数字线210-a-1)及第一存储器区段110-b的板极线(例如板极线215-a)耦合或耦合于第一存储器区段110-b的数字线(例如数字线210-a-1)与第一存储器区段110-b的板极线(例如板极线215-a)之间的一组(例如一列)存储器单元105。根据由电路400说明的另一实例，存储器单元105-b-m1到105-b-mn可表示第一存储器区段110-b的与第一存储器区段110-b的不同数字线(例如数字线210-a-m)及第一存储器区段110-b的板极线(例如板极线215-a)耦合或耦合于第一存储器区段110-b的不同数字线(例如数字线210-a-m)及第一存储器区段110-b的板极线(例如板极线215-a)之间的一组存储器单元105。
电路400还可包含第二存储器区段110-c，其中在本发明中出于说明及清楚目的简化了第二存储器区段的组件。第二存储器区段110-c可包含也可说明具有m个列及n个行的存储器单元105的阵列的一组存储器单元105-c(例如存储器单元105-c-11到105-c-mn)。存储器单元105-c中的每一者可与第二存储器区段110-c的字线205-b(例如字线205-b-1到205-b-n中的一者)、第二存储器区段110-c的数字线210-b(例如数字线210-b-1到210-b-m中的一者)、及第二存储器区段110-c的板极线215-b耦合。根据由电路400说明的实例，存储器单元105-c-11到105-c-1n可表示第二存储器区段110-c的与存储器区段110-c的数字线(例如数字线210-b-1)及第二存储器区段110-c的板极线(例如板极线215-b)耦合或耦合于存储器区段110-c的数字线(例如数字线210-b-1)与第二存储器区段110-c的板极线(例如板极线215-b)之间的一组(例如一列)存储器单元105。根据由电路400说明的另一实例，存储器单元105-c-m1到105-c-mn可表示第二存储器区段110-c的与第二存储器区段110-c的不同数字线(例如数字线210-b-m)及第二存储器区段110-c的板极线(例如板极线215-b)耦合或耦合于第二存储器区段110-c的不同数字线(例如数字线210-b-m)及第二存储器区段110-c的板极线(例如板极线215-b)之间的一组存储器单元105。
在电路400的实例中，存储器单元105-b及105-c中的每一者可包含相应电容器220及相应单元选择组件230。相应电容器220与相应单元选择组件230之间的点(例如节点、中间节点、端子)处的电压可被识别为相应Vbottom，如贯穿第一存储器区段110-b说明。在一些实例中，电容器220中的一或多者可为本文中所描述的铁电电容器。存储器区段110-b及110-c中的每一者可为包含与经配置以选择性地耦合存储器单元105与区段的多个数字线210中的一者的区段的多个字线205中的一者相关联的存储器单元105的存储器端110的实例。电路400可为具有各自包含存储器单元105、数字线210、及经配置以选择性地耦合存储器单元105与数字线210中的一者的字线205的存储器区段110的设备的实例。电路400还可为具有可操作以执行本发明的各种操作的存储器控制器170的设备的实例。
尽管将第一存储器区段110-b及第二存储器区段110-c两者说明为分别包含共同板极线215-a及215-b(例如，每一存储器区段110的共同板极、存储器区段110的存储器单元105中的每一者的共同节点)，电路400的一些实例可包含每一行存储器单元105-b或105-c的单独板极线215-a或215-b(例如，与字线205中的每一者相关联的可独立存取板极线215)或每一列存储器单元105-b或105-c的单独板极线215-a或215-b(例如，与数字线210中的每一者相关联的可独立存取板极线215)。
字线205-a及205-b中的每一者(例如字线WL11到WL1n及WL21到WL2n中的每一者)可如说明那样与相应字线电压VWL相关联，且可与相应行组件(例如第一存储器区段110-b的行组件125-b、第二存储器区段110-c的行组件125-c)耦合。行组件125-b及125-c可耦合字线205-a或205-b中的一或多者与各种电压源(未展示)。举例来说，行组件125-b可选择性地耦合字线205-a中的一或多者与具有相对较高电压(例如选择电压，其可为大于0V的电压)的电压源或具有相对较低电压(例如取消选择电压，其可为0V的接地电压、或负电压)的电压源。在另一实例中，行组件125-b可选择性地耦合字线205-a的一或多者与三个电压源中的一者。在一些实例中，第一电压源可具有空闲或备用电压(例如接地电压、相对较小正电压)，第二电压源可具有选择电压(例如大于接地电压的正电压、相对较大正电压)，且第三电压源可具有取消选择电压(例如接地电压、负电压)。一些实例可进一步包含支持各种操作的字线均衡电压源，其可为第四电压源。根据本发明的其它实例是可能的。行组件125-c可以类似于行组件125-b的方式、或以不同于行组件125-b的方式耦合字线205-b与电压源。
数字线210-a及210-b中的每一者(例如数字线DL11到DL1m及DL21到WL2m中的每一者)可如说明那样与相应数字线电压VDL相关联，且可与相应感测组件150(例如感测组件150-b、感测组件150-c)耦合。在电路400的实例中，将数字线210-a及210-b中的每一者说明为相应存储器区段110与相应感测组件150之间的直接连接(例如，直接耦合存储器区段110-b与感测组件150-b、直接耦合存储器区段110-c与感测组件150-c)。在支持所描述的用于存储器装置中的基于区段的数据保护的存取方案的电路的其它实例中，额外组件或元件可与存储器区段110及感测组件150耦合或耦合于存储器区段110与感测组件150之间，包含本征电容240、一或多个信号产生组件280、或一或多个旁通线270，如参考图2描述。在一些实例中，电路400还可包含一组信号线SL11到SL1m或SL21到SL2m，例如参考图2所描述的信号线260。
一或多个板极线215-a或215-b中的每一者(例如板极线PL1、板极线PL2)可如说明那样与相应板极线电压VPL相关联，且可与相应板极组件145(例如第一存储器区段110-b的板极组件145-b、第二存储器区段110-c的板极组件145-c)耦合。板极组件145-b或145-c可耦合一或多个板极线215-a或215-b与各种电压源(未展示)。举例来说，板极组件145-b可选择性地耦合一或多个板极线215-a与具有相对较高电压(例如板极高电压，其可为大于0V的电压)的电压源或具有相对较低电压(例如板极低电压，其可为0V的接地电压、或负电压)的电压源。
行组件125-b、感测组件150-b、及板极组件145-b可经配置以支持第一存储器区段110-b的各种存取操作(例如读取操作、写入操作、重写操作、刷新操作、消散操作、均衡操作、电压调整操作)。举例来说，行组件125-b可经配置以激活或以其它方式将电压施加到特定字线205-a。在一些实例中，激活字线205-a可激活与相应字线205-a耦合的存储器单元105-b中的一或多者的单元选择组件230-a。举例来说，激活字线205-a-1可激活与存储器单元105-b-11到105-b-m1(例如第一存储器区段110-b的一行存储器单元105-b)相关联的所有单元选择组件230-a-11到230-a-m1。
感测组件150-b可包含经配置以检测由存储器单元105-b中的相应者存储的逻辑状态的一组感测放大器290-a。在一些实例中，感测放大器290-a可通过比较相应数字线电压VDL与参考线电压VRL检测所存储的逻辑状态，参考线电压VRL可由参考组件285-a提供到感测组件150-b(例如，经由参考线265-a)。板极组件145-b可经配置以激活或以其它方式将电压施加到板极线215-a中的特定一或多者。在一些实例中，与行组件125-b、感测组件150-b、板极组件145-b、或参考组件285-a相关联的操作可至少部分由存储器控制器170-b控制。
类似地，行组件125-c、感测组件150-c、及板极组件145-c可经配置以支持第二存储器区段110-c的各种存取操作(例如读取操作、写入操作、重写操作、刷新操作、消散操作、均衡操作、电压调整操作)。在一些实例中，与行组件125-c、感测组件150-c、板极组件145-c、或参考组件285-b相关联的操作也可至少部分由存储器控制器170-b控制。
在电路400的实例中，感测组件150-b及150-c可各自包含与相应数字线210-a或210-b中的每一者相关联的单独感测放大器290(例如用于第一存储器区段110-b的感测放大器290-a、用于第二存储器区段110-c的感测放大器290-b)(例如，用于每一列存储器单元105的单独感测放大器290)。感测放大器290-a及290-b中的每一者可与存储器装置的其它部分耦合(例如，经由一或多个I/O线295(未展示))，所述其它部分例如列组件135、输入/输出组件160、或存储器控制器170-b。感测放大器290-a及290-b中的每一者可与相应信号电压Vsig及相应参考电压Vref相关联，例如参考图2所描述的相关联电压。感测放大器290-a及290-b中的每一者可与第一感测放大器电压源(例如，具有电压VL，其可为基本上等于V0的接地电压或负电压)耦合，且与第二感测放大器电压源(例如，具有电压VH，其可大于电压VL)耦合，例如参考图2描述的电压源。
在一些实例中，当检测到由存储器单元105-b或150-c存储的逻辑状态时，感测组件150-b及150-c可用于锁存与读取操作相关联的信号。举例来说，与此锁存相关联的电信号可例如经由I/O线295(未展示)在感测组件150-a(例如感测放大器290-a)与输入/输出组件160之间传送。在一些实例中，感测组件150-a及150-b可与存储器控制器170-b电子通信，存储器控制器170-b可控制感测组件150-a及150-b的各种操作。在一些实例中，激活提供到感测组件150的逻辑信号可称为“启用”或“激活”感测组件150。在一些实例中，激活提供到感测组件150的逻辑信号可称为“锁存”存取存储器单元105的结果、或为称为“锁存”存取存储器单元105的结果的操作的部分。
在电路400的实例中，感测放大器290-a及290-b中的每一者可通过各种切换组件与电路400的各种部分选择性地耦合或解耦。在一些实例中，感测放大器290-a及290-b中的每一者可包含经配置以选择性地耦合或解耦相应感测放大器290-a或290-b及相应数字线210-a或210-b的切换组件(例如，通过激活或取消激活逻辑信号)。在一些实例中，感测放大器290-a及290-b中的每一者可包含经配置以选择性地耦合或解耦相应感测放大器290-a或290-b及例如参考组件285-a或285-b的参考源的切换组件(例如，通过激活或取消激活逻辑信号)。
在一些实例中，感测放大器290-a及290-b中的每一者可包含经配置以选择性地耦合或解耦相应感测放大器290-a或290-b及相应均衡电压源的切换组件(例如，通过激活或取消激活逻辑信号)。在一些实例中，均衡电压源可表示共同接地点(例如机壳接地、中性点)，其可与具有电压V0的共同参考电压相关联，其它电压可根据共同参考电压进行定义。
参考电路400描述的逻辑信号中的任一或多者可由存储器控制器170-b提供，其可为在多个存储器区段110之中共享的存储器控制器170的实例。尽管特定切换组件可共享共同逻辑信号，但切换组件中的任一者可通过特定于给定切换组件的逻辑信号(例如特定于数字线210-a或210-b中的特定者的逻辑信号、特定于特定行的存储器单元105的逻辑信号、特定于数字线210-a或210-b中的特定者的逻辑信号、特定于特定列的存储器单元105的逻辑信号)激活或取消激活。
尽管说明了电路400具有单独参考电压源(例如参考组件285-a、参考组件285-b)，但支持所描述的用于存储器装置中的基于区段的数据保护的存取方案的其它实施例或配置可采用自参考存取方案，其中用于读取响应存储器单元105-b或105-c的参考电压可至少部分通过存取相应存储器单元105-b或105-c提供(例如，在后续操作中)。在此类实例中，存储器单元105-b或150-c可与相应感测放大器290-a或290-b的参考节点耦合。
尽管用相应虚线将存储器区段110-a及110-b及感测组件150-a及150-b说明为反映特定边界，但此类边界仅出于说明性目的展示。换句话来说，根据本发明的存储器区段110-a及110-b及感测组件150-a及150-b中的一或多者可具有不同于电路400中展示的虚线边界的边界，且因此可包含比在图4的实例中说明的更多或更少的组件。
在一个实例中，存储器装置可具有与感测组件150-b耦合的一组以上数字线210，其可经由列选择组件或层级选择组件选择。举例来说，电路400的数字线210-a-1到210-a-m可说明与感测组件150-b耦合的第一组数字线(例如第一组列、第一层级的列)。另一组数字线(例如数字线210-c-1到210-c-m(未展示))可指代与感测组件150-b耦合的可具有与第一组数字线(例如，与一组不同存储器单元105耦合，未展示)类似的布置的第二组数字线(例如第二组列、第二层级的列)。
在一些实例中，存储器装置100的电路可包含感测组件150-b与第一及第二组数字线之间的用以选择是第一组数字线的数字线210与感测组件150-b耦合还是第二组数字线的数字线210与感测组件150-b耦合的列选择组件或层级选择组件。在一些实例中，不同组的数字线210或列可共享共同字线205。换句话来说，在一些实例中，字线205可激活不同组的数字线210或列中的存储器单元105(例如，数行)的单元选择组件230。在一些实例中，不同组的数字线210或列还可共享存储器区段110与感测组件150之间(例如，感测组件150与列选择组件或层级选择组件之间)的信号线。因此，特定存储器单元105可用特定字线地址、数字线或信号线地址、与列选择或层级选择地址的组合(例如“Y-地址”)来存取。
在根据本发明的各种实例中，与第一组数字线及第二组数字线相关联的存储器单元105可被认为是相同存储器区段110的部分(例如，数字线210-a-1到210-a-m及数字线210-c-1到210-c-m包含于第一存储器区段110-b中，数字线210-a-1到210-a-m及数字线210-c-1到210-c-m共享共同板极线215-a)，或与第一组数字线及第二组数字线相关联的存储器单元105可被认为是不同存储器区段的部分(例如，数字线210-a-1到210-a-m包含于第一存储器区段110-b中且与板极线215-a耦合，且数字线210-c-1到210-c-m包含于另一存储器区段110-d中且与另一板极线215-c耦合，未展示)。
在一些情况中，尽管电压源可与共同电压供应器及/或接地点耦合，但与共同电压供应器或共同接地点耦合的电压源中的每一者处的电压可由于相应电压源与相关联共同电压供应器或共同接地点之间的电路400中的各种差异(例如导体长度、导体宽度、导体电阻、导体或其它电容)而不同。
在一些实例中，第一存储器区段110-b可与第二存储器区段110-c隔离或以其它方式分离。举例来说，数字线210-a可与数字线210-b隔离，板极线215-a可与板极线215-b隔离，且字线205-a可与字线205-b隔离。在各种实例中，行组件125-b可与行组件125-c分离，板极组件145-b可与板极组件145-c分离，参考组件285-a可与参考组件285-b分离，或感测组件150-b可与感测组件150-c分离。
在一些实例中(例如，当第一存储器区段110-b与第二存储器区段110-c隔离或以其它方式分离时)，对第一存储器区段110-b执行的存取操作可能不会影响第二存储器区段110-c。换句话来说，施加到第一存储器区段110-b的电压或其它信号(例如，在存取操作期间)可能不会转化成施加到第二存储器区段110-c的电压或其它信号，且反之亦然。因此，泄漏电荷或偏压可针对存储器装置100的不同存储器区段110不同地积累，且对一个存储器区段110执行的电压调整操作可能不会对另一存储器区段110提供类似效果。根据本发明的方面，电压调整操作可根据各个间隔以逐区段为基础执行以减轻泄漏电荷或偏压在存储器装置100的存储器区段110上的积累。
图5展示根据本发明的方面的说明用于保护存储器装置中存储的数据的实例存取方案的操作的时序图500。时序图500是参考图4的实例电路400的组件描述，但其也可说明可以不同电路布置执行的操作。
在时序图500的实例中，存储器单元105-b-11可为所选择的存储器单元105(例如第一存储器区段110-b的所选择的存储器单元105-b)。换句话来说，在时序图500的操作之前或期间，存储器单元105-b-11可经选择或以其它方式经识别(例如，由存储器控制器170-b)用于第一存储器区段110-b的存取操作(例如读取操作，其在一些实例中可包含重写操作或由重写操作跟随)。第一存储器区段110-b的其它存储器单元105-b(例如存储器单元105-b-12到105-b-1n(未展示))可为时序图500的实例中的未选择存储器单元105(例如一列存储器单元的未选择存储器单元105-b)。在时序图500的实例中，存储器单元105-b-11最初可存储逻辑1状态，如本文中(例如参考图3)所描述。在时序图500的实例中，未选择存储器单元105-b-1n最初也可存储逻辑1状态，如本文中(例如参考图3)所描述。关于所描述的由存取操作造成的泄漏，未选择存储器单元105可称为“受害单元”，且所选择的存储器单元105可称为“侵略单元”。
在一些实例中，在启动时序图500的操作之前(例如，在空闲周期、空闲间隔、备用周期、备用间隔期间)，第一存储器区段110-b的数字线210-a及板极线215-a可在相同电压下偏置。匹配数字线210-a与板极线215-a的电压可最小化第一存储器区段110-a中的电荷泄漏。举例来说，在时序图500的实例中，第一存储器区段110-b的数字线210-a及板极线215-a可具有初始电压0V(例如接地电压、机壳接地电压、均衡电压)，其可由各种电压源提供(例如，经由感测组件150-b、经由板极组件145-b、经由列组件135、经由信号产生组件280)。在其它实例中，数字线210-a及板极线215-a可在不同电压下偏置，其可或可不在数字线210-a与板极线215-a之间相等。
时序图500可说明其中行组件125-b经配置以将三个电压中的一个电压(例如偏压)施加到第一存储器区段110-b的字线205-a中的每一者以支持本文中描述的各种操作(例如，用于激活、取消激活、均衡第一存储器区段110-b的特定字线205-a或数行字线)的存取方案。为了支持时序图500的操作，行组件125-b可包含用于将特定电压施加到字线205-a中的特定者的各种配置的电压源、电压供应器、切换组件、选择组件、放大器、或电压转换组件，其在一些实例中可响应于来自存储器控制器170-b的信号或命令。
第一电压V1可表示字线空闲或备用电压。根据时序图500的实例，在一些情况中，第一电压可为接地或虚拟接地电压，且可与例如感测组件150-b或板极组件145-b的电压源相同的电压供应器或机壳接地耦合。第一电压可具有与在特定条件下取消激活第一存储器区段110-b的单元选择组件230-a相关联的值。在一些实例中，第一电压可具有值0V，且可称为VSS。在其它实例中，第一电压可具有用于取消激活单元选择组件230的负值，且可称为VNWL。
第二电压V2可表示单元存取字线电压。根据时序图500的实例，在一些情况中，第三电压可为相对较大正电压，且可具有足够大以在特定条件下激活第一存储器区段110-b的单元选择组件230-a(例如，用于读取操作、用于写入操作、用于重写操作、用于刷新操作)的量值。在一些实例中，第二电压可经选择以具有相对较大量值以便支持相对较快存取操作(例如，如与使用更低电压来选择存储器单元105-b进行读取操作、写入操作、重写操作、刷新操作相比)。在一些实例中，第二电压可具有值3.1V，且可称为VCCP。
第二电压V3可表示单元均衡或消散字线电压。根据时序图500的实例，在一些情况中，第三电压可为相对较小正电压，且可具有足够大以在特定条件下激活第一存储器区段110-b的单元选择组件230-a(例如，用于电压调整操作)的量值。在一些实例中，第三电压可经选择以具有相对较小量值以便在相对较低功耗下支持电压调整操作或其它状态(例如，如与使用更高电压进行电压调整操作相比)。在一些实例中，第三电压可经选择以在所描述的操作期间支持相对较低转换速率(例如，电压变化的速率)。在一些实例中，第三电压可具有1.0V到1.2V的值，且可称为VPWL或Vperi。
在501，存取操作可包含第一存储器区段110-b的或以其它方式与第一存储器区段110-b相关联的各种初始化操作。举例来说，在501，存取操作可包含选择性地解耦感测组件150-b的感测放大器290-a与相应均衡电压源(例如，取消激活感测放大器290-a与接地电压源之间的切换组件，其可包含取消激活与感测组件150-b相关联的逻辑信号)。因此，在501，感测放大器290-a的相应信号电压Vsig(例如，感测组件150-b的阵列侧上的电压)及参考电压Vref(例如，感测组件150-b的参考侧上的电压)可处于0伏特。
在502，存取操作可包含提高第一存储器区段110-b的板极线215-a(例如存储器单元105-b的共同板极、共同节点)的电压。举例来说，在502，板极组件145-b可耦合板极线215-a与具有相对较高电压(例如板极高电压)的电压源。在一些实例中，在502，板极组件145-b可在耦合板极线215-a与具有相对较高电压的电压源之前解耦板极线215-a与板极低电压源(例如接地电压源、空闲板极线电压源、备用板极线电压源)。因此，在502，第一存储器区段110-b的板极线电压VPL,1可从502之前的电压增加。
在一些实例中，操作502可与将泄漏电荷驱动进出第一存储器区段110-b的未选择存储器单元105-b相关联。举例来说，由于第一存储器区段110-b的板极线215-a与数字线210-a-1的电压之差(例如VPL,1–VDL,11)，泄漏电荷可跨与存储器单元105-b-12到105-b-1n相关联的单元选择组件230-a-12(未展示)到230-a-1n中的一或多者流动。因此，泄漏电荷可流入或流出电容器220-a-12(未展示)到220-a-1n在的一或多者，此可更改由未选择存储器单元105-b-12到105-b-1n(例如，与所选择的存储器单元105-b相同列的存储器单元105-b)中的一或多者存储的电荷状态或逻辑状态。举例来说，如与参考图3描述的电荷状态305-a相比，操作502可致使未选择存储器单元(例如存储器单元105-b-12到105-b-1n中的一或多者)的铁电存储器电容器220-a沿着路径360移动(例如，朝向电荷状态305-e)，此可表示未选择存储器单元105-b-12到105-b-1n中的一或多者的部分极化损失。
在一些实例中，泄漏电荷可由于提高了板极线215-a的电压而被驱动进出第一存储器区段110-b的其它未选择存储器单元105-b(例如第一存储器区段110的其它列的存储器单元105、存储器单元105-b-m1到105-b-mn中的一者以上)。在一些实例中，提高存储器区段110的板极线215的电压可与将泄漏电荷驱动进出存储器区段110的所有存储器单元105相关联，无论是否选择了特定存储器单元105。举例来说，一定量的泄漏电荷可在单元选择组件230-a-11经激活用于经确定存取操作(例如，503处的字线选择操作)之前由于在502将板极线215-a的电压从第一电压提高到第二更高电压而被驱动进出所选择的存储器单元105-b-11。
与此类操作相关联的泄漏电荷可通过第一存储器区段110-b的未选择存储器单元105-b(例如，与数字线210-a-1耦合的存储器单元105-b-12到105-b-1n中的任一或多者)的电压行为说明。举例来说，在无电荷泄漏的情况下，与数字线210-a-1耦合的未选择存储器单元105-b-12到105-b-1n的单元底部电压Vbottom,1将大体上遵循板极线电压VPL,1。然而，在时序图500的实例中，与存储器单元105-b-1n(例如，存储逻辑1)相关联的单元底部电压Vbottom,1可能不会上升到与所施加电压VPL一样高，这是由于电荷通过单元选择组件230-a-1从铁电电容器220-a-1n的单元底部泄漏到数字线210-a-1。因此，铁电电容器220-a-1n(或其它未选择存储器单元105-b-12到105-b-1n中的任一者的电容器220-a)可经历由ΔVcap,1n说明的电压(例如，经积累非零偏压)的变化，此可与铁电电容器220-a-1n的电荷状态的变化(例如，从电荷状态305-a向电荷状态305-e的转变)相关联。
在一些实例中，泄漏电荷可在502之后继续在第一存储器区段110-b中流动(例如，直到板极线215-a及数字线210-a-1的电压在508之后均衡、直到板极线215-a及数字线210-a-1的电压之差等于相应存储器单元105-b的铁电电容器220-a的电容器电压Vcap)。贯穿时序图500的操作，铁电电容器220-a-1n的电压的变化可继续由电压ΔVcap,1n说明。尽管参考跨单元选择组件230的泄漏描述了泄漏电荷，但泄漏还可为在邻近存储器单元105的中间节点或单元底部222之间耦合的结果(例如，由于Vbottom,11与Vbottom,12之间的差异造成的泄漏、由于Vbottom,11与Vbottom,21之间的差异造成的泄漏)。
在503，操作可包含第一存储器区段110-b的字线选择操作。举例来说，在503，行组件125-b可将与所选择的存储器单元105-b-11相关联的字线205-a-1(例如，第一存储器区段110-b的所选择的字线205-a、第一存储器区段110-b的所选择的行)从在第一电压(例如，V1、字线空闲或备用电压)下偏置改变成在第二电压(例如，V2、单元存取字线电压)下偏置。换句话来说，操作503可与激活或选择(例如第一存储器区段110-b的)字线205-a-1相关联，此可包含导致或启动施加到字线205-a-1的偏压(例如VWL,11)的转变。在一些实例中，操作503可伴随有确定存取存储器区段110-b的存储器单元105-b-11(例如，由存储器控制器170-b进行的确定)，或以其它方式识别用于执行存取操作的存储器单元105-b-11。在一些实例中，操作503可与选择性地耦合铁电电容器220-a-11与数字线210-a-1相关联。在一些实例中，操作503可称为选择存储器单元105-b-11。
因为字线205-a-1与单元选择组件230-a-11耦合，所以单元选择组件230-a-11可由于操作503而被激活。换句话来说，由于操作503，电容器220-a-11可与数字线210-a-1选择性地耦合。因此，电荷可基于由存储器单元105-b-11存储的逻辑状态(例如，基于电容器220-a-11的极化状态)在存储器单元105-b-11与数字线210-a-1之间流动。因此，在时序图500的实例中，数字线210-a-1的电压(例如VDL,1)可随着与数字线210-a-1共享电荷而上升。在一些实例中(例如，当第一存储器区段110-b与感测组件150-b耦合时)，感测放大器290-a-1处的信号电压(例如Vsig,1)也可上升且可在503之后等于VDL,1。因此，操作503可为通过致使行组件125-b(例如行解码器)激活字线205-a-1而对所选择的存储器单元105-b-11执行存取操作的实例。在一些实例中，操作503还可与对一行存储器单元105(例如存储器单元105-b-21到105-b-m1)中的其它存储器单元105执行存取操作相关联。
在504，操作可包含将参考电压提供到感测组件150-b。举例来说，在504，参考组件285-a可耦合第一存储器区段110-b的参考线265-a与提供参考电压的电压源。在一些情况中，参考电压可经选择为在当读取存储器逻辑0的存储器单元105-b时产生的信号电压(例如，当读取逻辑0时的Vsig)与当读取存储逻辑1的存储器单元105-b时产生的信号电压(例如，当读取逻辑1时的Vsig)之间的值。在一些实例中，在504，存取操作可包含参考组件285-a在耦合参考线265-a与提供参考电压的电压源之前解耦参考线265-a与接地电压源。因此，在504，参考线265-a的电压(例如，VRL,1)可从504之前的电压(例如，空闲或备用参考线电压)增加。在一些实例中，感测放大器290-a-1处的参考电压(例如Vref,1)也可上升，且在504之后可等于VRL,1。在支持自参考读取操作的存取方案的其它实例中(未展示)，504处的所说明操作可用使用存储器单元105-b-11(例如，使用所选择的存储器单元105-b)产生参考信号的一或多个操作来替换。
在505，操作可包含锁存检测由存储器单元105-b-11存储的逻辑状态的结果。举例来说，在505，可激活感测放大器290-a(例如，通过激活到感测组件150-b的逻辑信号)，此可耦合感测放大器290-a-1与高感测放大器电压源(例如，处于电压VH的电压源)，其可耦合感测放大器290-a-1与低感测放大器电压源(例如，处于电压VL的电压源)。在一些实例中，505处的操作可包含隔离(例如解耦)感测放大器290-a与第一存储器区段110-b(例如，通过取消激活感测放大器290-a与第一存储器区段110-b之间的切换组件)，此可隔离感测放大器290-a-1的信号节点291与存储器单元105-b-11。在一些实例中，505处的操作可包含隔离(例如解耦)感测放大器290-a与参考组件285-a(例如，通过取消激活感测放大器290-a与参考组件285-a之间的切换组件)，此可隔离感测放大器290-a-1的参考节点292与参考组件285-a。在一些实例中，隔离感测放大器290-a与第一存储器区段110-b或参考组件285-b或两者可在激活感测放大器290-a之前执行。
在时序图500的实例中，在Vsig,1大于505处的Vref,1的情况下，Vsig,1可上升到电压VH，且Vref,1可由于操作505下降到电压VL。电压Vsig,1或Vref,1(例如VH或VL)可经提供作为感测组件150-b的输出(例如，提供到列组件135、提供到输入/输出组件160、提供到存储器控制器170-b)。在一些实例中，操作501到505中的任一或多者可称为读取操作。
在506，操作可包含耦合感测放大器290-a-1与第一存储器区段110-b。举例来说，在506，操作可包含激活感测放大器290-a-1与第一存储器区段110-b之间的切换组件，此可耦合感测放大器290-a-1的信号节点291与存储器单元105-b-11。因此，数字线210-a-1的电压(例如VDL,11)可上升到高感测放大器电压源的电压(例如VH)，其在一些实例中也可为板极线高电压源的电压(例如，如在502处激活)。
在507，操作可包含降低第一存储器区段110-b的板极线215-a的电压。举例来说，在507，板极组件145-b可耦合板极线215-a与具有相对较低电压(例如板极低电压、接地电压、虚拟接地电压)的电压源。在一些实例中，在507，板极组件145-b可在耦合板极线215-a与具有相对较低电压的电压源之前解耦板极线215-a与具有相对较高电压的电压源。因此，在507，板极线电压可从507之前的电压下降(例如，返回到空闲或备用板极线电压)。
在一些实例中，操作506或507中的一者或两者可称为重写操作，或以其它方式包含于存储器单元105-b-11的重写操作中。举例来说，在507，跨铁电电容器220-a-11施加的电压(例如Vcap)可等于第一存储器区段110-b的数字线210-a-1的电压(例如VDL,11)与板极线215-a的电压(例如VPL,1)之间的差。在一些实例中，跨铁电电容器220-a-11施加的电压可对应于参考图3描述的电压315，其可对应于正饱和电压。换句话来说，操作506及507中的一者或两者可与用逻辑1状态重写存储器单元105-b-11(例如，使存储器单元105-b-11返回到在时序图500的操作之前存储的逻辑状态)相关联。因此，在操作507之后，铁电电容器220-a-11可达到正饱和。在其它实例中，包含重写操作的操作501到507中的任一或多者可称为单个存取操作(例如“读取加重写”操作)。在一些实例中，操作506或507中的一者或两者可单独地从读取操作执行，且可替代地称为“写入”操作。
在一些实例中，操作507还可与将泄漏电荷驱动到未选择存储器单元105中相关联。举例来说，由于第一存储器区段110-b的数字线210-a-1与板极线215-a的电压之差(例如VDL,11–VPL,1)，泄漏电荷可跨存储器单元105-b-12到105-b-1n的(例如，第一存储器区段110-b的一列存储器单元105-b的)单元选择组件230-a-12到230-a-1n中的一或多者流动。因此，泄漏电荷可流动到电容器220-a-12到220-a-1n中的一或多者中，此可更改由第一存储器区段110-b的未选择存储器单元105-b-12到105-b-1n中的一或多者存储的逻辑状态。
在一些实例中，与操作507相关联的泄漏电荷可在和与操作502相关联的泄漏电荷的流动相反的方向上流动。换句话来说，如与参考图3描述的电荷状态305-e相比，操作507可导致未选择存储器单元(例如存储器单元105-b-12到105-b-1n中的一或多者)的铁电电容器220-1朝向电荷状态305-f移动。在一些实例中，泄漏电荷或偏压可能在507之后继续积累(例如，直到板极线215-a及数字线210-a-1的电压在508之后均衡、直到第一存储器区段110-b的板极线215-a及数字线210-a-1的电压之差等于相应存储器单元105-b的电容器电压Vcap)。
在508，操作可包含使感测放大器290-a的输入节点均衡。举例来说，在508，操作可包含激活感测放大器290-a与相应均衡电压源之间的切换组件，此可选择性地耦合感测放大器290-a与相应均衡电压源。在一些实例中，508处的操作可包含取消激活感测组件150-a(例如，在使感测放大器290-a的输入节点均衡之前取消激活感测放大器290-a)。举例来说，在508取消激活感测组件150-b可包含解耦感测放大器290-a与高感测放大器电压源(例如，处于电压VH的电压源)及解耦感测放大器290-a与低感测放大器电压源(例如，处于电压VL的电压源)。因此，在508，感测放大器290-a的信号电压Vsig及参考电压Vref可在0伏特下偏置。在一些实例中(例如，当感测组件150-b与第一存储器区段110-b耦合时)，数字线210-a中的每一者也可由于操作508而在0伏特下偏置。
在一些实例中，508处的操作可包含耦合感测放大器290-a与参考组件285-a。举例来说，508处的操作可包含激活感测放大器290-a与参考组件285-a之间的切换组件，此可选择性地耦合感测放大器290-a的参考节点292与参考组件285-a。在一些实例中，参考组件285-a可在耦合感测放大器290-a与参考组件285-a之前或之后耦合参考线265-a与接地电压源。
在509，操作可包含取消激活所选择的字线205-a-1。举例来说，在509，行组件125-b可将所选择的字线205-a-1从在第二电压(例如V2、单元存取字线电压)下偏置改变到在第一电压(例如V1，字线空闲或备用电压)下偏置。在一些实例中，操作509可与选择性地解耦铁电电容器220-a-11与相应数字线210-a-1相关联。
尽管说明为单独操作在不同时间发生，但特定操作可同时发生或以不同顺序发生。
在一些实例中，可有利地同时启动各种操作以减少用于感测存储器单元105-b的逻辑状态的时间量。举例来说，在502提高板极线215-a的电压、在503激活字线205-a-1、或在504将参考电压提供到感测组件150-a中的任两者或更多者可按不同相对顺序发生、在重叠持续时间期间发生、或同时发生。
另外或替代地，隔离感测放大器290-a-1与第一存储器区段110-b及隔离感测放大器290-a与参考组件285-a可按不同顺序发生、在重叠持续时间期间发生、或同时发生。另外或替代地，在507耦合感测放大器290-a-1与第一存储器区段110-b及降低板极线215-a的电压可按不同顺序发生、在重叠持续时间期间发生、或同时发生。另外或替代地，在509使感测放大器290-a的输入节点均衡、耦合感测放大器290-a与参考组件285-a、或取消选择字线205-a-1中的任两者或更多者可按不同相对顺序发生、在重叠持续时间期间发生、或同时发生。
如由509之后的未选择存储器单元105-b的单元底部电压(例如Vbottom,1n)说明，未选择存储器单元105-a(例如存储器单元105-b-12到105-b-1n中的一或多者、其它列的其它存储器单元105)的单元选择组件230-a可被取消激活，但泄漏电荷仍可在与所选择的存储器单元105-b-11相关联的存取操作期间(例如，在操作501到509中的任一或多者的操作期间)流过相应经取消激活单元选择组件230-a。在铁电存储器单元105-b的实例中，泄漏电荷或偏压可积累在未选择存储器单元105-b的铁电电容器220-a处，此可更改铁电电容器220-a的极性(例如，如由509之后的非零值ΔVcap,1n说明)。
举例来说，当未选择存储器单元105-b-1n的铁电电容器220-a-1处于电荷状态305-a(例如存储逻辑1)时，与对所选择的存储器单元105-b-11进行的存取操作相关联的泄漏电荷或偏压可导致未选择存储器单元105-b-1n的电荷状态遵循参考图3描述的路径360的至少一部分。在一些实例中，对所选择的存储器单元105-b-11进行的第一存取操作(例如操作501到509中的一或多者)可导致铁电电容器220-a-1n存储器单元105-b-1n接近或达到参考图3描述的电荷状态305-e，其可对应于电压ΔVcap,1n的电平。
在未选择存储器单元105-b-1n保持为未经选择用于第一存储器区段110-b的其它所选择的存储器单元105-b的后续存取操作的情况中(例如，在操作509之后，未展示)，存储器单元105-b-1n的电荷状态可随着泄漏电荷或偏压继续积累继续沿着路径360，直到达到例如参考图3描述的电荷状态305-c，例如(从而积累更大ΔVcap)。电荷状态305-c可说明实质极化损失，此可说明存储器单元105-b-1n处由于此经积累泄漏电荷或偏压造成的数据丢失。在说明性实例中，针对每150纳秒执行存取操作的存储器装置100，100微秒可等效于约667个存取操作。在一些实例中，跨连续存取操作的积累泄漏在数十或数百微秒的时段内取决于电路400的泄漏特性可为大约数百毫伏。然而，可在对所选择的存储器单元105-b进行存取操作之后(例如，在操作501到509中的一或多者之后)执行操作以鼓励或以其它方式支持来自未选择存储器单元105-b的泄漏电荷或偏压的消散，此可减少或消除原本可能由泄漏电荷或偏压的积累造成的数据丢失。
举例来说，在510，操作可包含激活第一存储器区段110-b的字线205-a-1到205-a-n中的每一者(例如，用于电压调整操作)。举例来说，在510，行组件125-b可将字线205-a中的每一者从在第一电压(例如V1、字线空闲或备用电压)下偏置改变到在第三电压(例如V3，单元均衡或消散字线电压)下偏置。在一些实例中，操作510可与选择性地耦合铁电电容器220-a中的每一者与相应数字线210-a(例如，具有相对较低量值的选择电压)相关联。
在一些实例中，数字线210-a及板极线215-a中的每一者可在同一电压(例如接地电压)下偏置。因此，由于操作510，可使铁电电容器220-a中的每一者均衡(例如，因为相应单元选择组件230-a通过字线空闲或备用电压激活)。因此，操作510可为通过致使行组件125-b(例如行解码器)激活字线205-a中的一或多者(例如，使存储器单元105-b上的任何经积累泄漏电荷或偏压消散)来对存储器单元105-b-11到105-b-mn中的一或多者执行电压调整操作的实例。因此，在操作510之后，铁电电容器220-a中的每一者可返回到均衡状态(例如，具有相应电容器电压Vcap＝0V)。
在511，操作可包含使字线205-a-1到205-a-n中的每一者空闲。举例来说，在511，行组件125-b可将字线205-a中的每一者从在第三电压(例如V3，单元均衡或消散字线电压)下偏置改变到在第一电压(例如V1，字线空闲或备用电压)下偏置。在一些实例中，操作511可与选择性地解耦铁电电容器220-a中的每一者与相应数字线210-a(例如，具有相对较低量值的选择电压)相关联。在一些实例中，操作510及511可统称为电压调整操作。
如由511之后的存储器单元105-b的单元底部电压说明，可使经积累泄漏电荷或偏压(例如，在未选择存储器单元105-b-1n处)消散(例如，如由在时序图500结束时的0值ΔVcap,1-n说明)。因此，如由时序图500的实例说明，可在对所选择的存储器单元105进行存取操作(例如，操作501到509中的任一或多者)之后执行操作以鼓励或以其它方式支持来自未选择存储器单元105的泄漏电荷的消散，此可减少或消除原本可能由泄漏电荷或偏压的积累造成的数据丢失。
时序图500中展示的操作的顺序仅是为了说明，且可根据本发明执行各种其它顺序及组合的步骤。此外，时序图500的操作的时序也仅是出于说明目的，且不意在指示一个操作与另一操作之间的特定相对持续时间。各种操作可在比根据本发明的用于存储器装置中的基于区段的数据保护的存取方案的各种实施例中说明的相对更短或相对更长的持续时间或时间间隔内发生。
时序图500的逻辑信号的转变说明从一种状态到另一状态的转变，且通常反映如与特定编号操作相关联的停用或取消激活状态(例如状态“0”)与启用或激活状态(例如状态“1”)之间的转变。在一些实例中，状态可与逻辑信号的特定电压(例如，施加到操作为开关的晶体管的栅极的逻辑输入电压)相关联，且电压从一种状态到另一状态的变化可能不是瞬时的。确切来说，在一些实例中，与逻辑信号相关联的电压可随着时间的推移从一种逻辑状态到另一逻辑状态遵循斜升行为、或时间常数(例如对数或指数)行为。
在一些实例中，组件从一种状态到另一状态的转变可基于相关联逻辑信号的特性，包含逻辑信号的电压电平或逻辑信号本身的转变特性。因此，时序图500中展示的转变不一定指示瞬时转变。此外，与编号操作处的转变相关联的逻辑信号的初始状态可能已在编号操作之前的各个时间期间到达同时仍支持所描述转变及相关联操作。尽管将逻辑信号描述为逻辑状态之间的转变，但逻辑信号的电压可经选择以在特定工作点(例如，在活动区域中或在饱和区域中)操作组件，且可相同于、或不同于其它逻辑信号的电压。
行组件125可以各种方式经配置以支持时序图500的操作。举例来说，行组件125可经设计使得在存取操作将正选择电压施加到字线205中的所选择者明确伴随有在存取操作期间将负取消选择电压施加到未选择字线205中的每一者(例如，在施加选择或取消选择电压之前施加或不施加中间接地电压)。
在另一实例中，行组件125可经设计使得在存取操作将正选择电压施加到字线205中的所选择者明确伴随有在存取操作期间将接地或0V取消选择电压施加到未选择字线205中的每一者。在另一实例中，行组件125可经设计用于在存取操作将正选择电压施加到字线205中的单个所选择者，而无需在存取操作期间将取消选择电压施加到未选择字线205中的每一者。在一些实例中，行组件可单独将选择或其它激活电压施加到字线205中的每一者，对字线205中的每一者执行电压调整操作。
尽管在时序图500中将所描述的用于使经积累电荷或偏压均衡或消散的操作(例如操作510及511)说明为在特定存取操作之后发生(例如，基于执行至少一个存取操作)，根据本发明的实例的存储器装置可根据其它周期或间隔逐区段执行此类操作(例如电压调整操作)(例如，在存储器装置100的存储器区段110之中、在存储器装置100的一组存储体中的一者的存储器区段110之中)。通过根据此类周期或间隔选择用于此类操作的特定存储器区段110，存储器装置可比在此类操作在例如每一存取操作之后执行时更有效地操作。
图6A及6B展示说明根据本发明的各种实施例的可支持用于存储器装置中的基于区段的数据保护的存取方案的方法600-a及方法600-b的流程图。方法600-a及600-b的操作可根据参考图1到5描述的方法及设备执行。在一些实例中，方法600-a或600-b的操作可由说明于存储器装置100、电路200、或电路400中的一或多个组件实施。举例来说，方法600-a或600-b的操作可至少部分由如参考图1到5所描述的存储器控制器170、一或多个行组件125、存储器装置100的其它组件、或其各个组合执行。在一些实例中，存储器装置100、或其一或多个子组件(例如存储器控制器170)可执行一组指令来控制装置的功能元件(例如电压供应器、逻辑信号、晶体管、放大器、切换组件、选择组件)执行下文描述的功能。另外或替代地，存储器装置100、或其一或多个子组件可使用专用硬件执行下文描述的一些或全部功能。在一些实例中，方法600-a或方法600-b可由具有包含铁电电容器220的存储器单元105的存储器装置100执行。方法600-a或方法600-b可称为实施仅字线刷新(WOR)。
方法600-a可为根据本发明的实例的执行电压调整操作(例如消散操作、均衡操作)的实例。
在605，方法600-a可包含初始化与存储器装置100的区段(例如一组存储器区段110)相关联的计时器。如本文中使用，一组存储器区段110可指代存储器装置100的全部存储器区段110、存储器装置100的存储器区段110的特定子集的全部存储器区段110、存储器装置100的存储器区段110的特定存储体的全部存储器区段110、或其它组的存储器区段110(例如可支持执行方法600-a或方法600-b的单独例子的数组存储器区段110)。
在一些实例中，计时器可专用于电压调整操作(例如消散操作、均衡操作)。在其它实例中，计时器可指代存储器控制器170的专用时钟或计时器、存储器装置100的一些其它组件的专用时钟或计时器、或包含存储器装置100的装置的计时器或时钟(例如，包含存储器装置的计算机的处理器时钟)。在一些情况中，初始化与存储器装置100的区段相关联的计时器可指代存储器控制器170经由存储器装置100的总线建立与通用计时器或时钟的连接、或以其它方式接收或识别与通用计时器或时钟相关联的信号，例如接收计时器或时钟信息、或通用时钟的循环。在各种实例中，计时器可以秒为单位、以时钟循环为单位、或任何其它时间单位对时间进行计数，在一些实例中，计时器可称为计数器，且可用于大体跟踪周期性间隔。
在一些实例中，操作605可包含不同类型的计数器，例如跟踪对存储器装置100执行的存取操作的总数目的计数器。此计数器可累加由存储器装置(例如，对存储器装置的所有存储器区段110、对存储器装置的存储器区段110的特定子集的所有存储器区段110)执行的任何存取操作的计数，或此计数器可累加特定类型的存取操作(例如仅读取操作、仅写入操作、仅读取及重写操作、仅预充电操作)的计数。因此，在各种实例中，方法600-a可根据时间间隔或非时间电压调整间隔执行。
在610，方法600-a可包含基于计时器(或计数器)的确定值选择用于电压调整操作(例如均衡操作、消散操作)的区段中的一者(例如存储器装置100的存储器区段110中的一者)。举例来说，参考电路400的组件，在610，存储器控制器170-b可基于(例如，存储器控制器170-b的、存储器装置100的另一组件的)计时器的确定值确定执行(包含电路400的存储器装置100的)电压调整操作。根据本发明的各种实例，存储器控制器170-b随后可应用各种准则选择是对第一存储器区段110-b进行电压调整操作还是对第二存储器区段110-c进行电压调整操作。
在一些实例中，计时器的确定值可表示或是基于自存储器装置100通电以来(例如，当在对存储器装置100供电之后确定第一电压调整操作时)的持续时间或其它间隔。另外或替代地，计时器的确定值可表示或基于自前一电压调整操作被执行以来的持续时间或其它间隔。此计时器的持续时间可为固定的(例如预定的、预配置的、静态的)，或此计时器的持续时间可为可变的(例如动态的、基于操作条件计算的、基于操作模式或操作状态确定的)。
在一些实例中，610处的操作可包含基于(例如，自前一电压调整操作被执行以来)对存储器装置100或存储器装置100的存储体执行的存取操作的总数确定选择用于电压调整操作的存储器区段110中的一者。因此，在一些实例中，区段选择操作可在存储器装置100或存储器装置100的存储体的确定数量的存取操作(例如，跨存储器装置100的所有存储器区段110的一定数量的特定类型的存取操作、跨存储器装置100的所有存储器区段110的一定数量的一组特定存取操作)之后触发，例如在存储器装置100的每十个存取操作、存储器装置100的每一百个存取操作、存储器装置100的每一千个存取操作等之后。
在各种实例中，基于存储器装置100的确定数量的存取操作的选择可为对基于与计时器相关联的周期性间隔的选择的替代，或可与基于与计时器的周期性间隔的选择组合。举例来说，610处的操作可包含基于以下两种情况中先发生的情况确定选择用于电压调整操作的存储器区段110：自前一电压调整操作以来的经过的持续时间超过阈值或自前一电压调整操作以来由存储器装置100执行的存取操作的总数超过阈值。610处的操作可称为、或可包含确定选择用于执行电压调整操作、消散操作、或均衡操作的存储器区段110(例如，基于计时器的值、基于计数器的值、基于对存储器装置100的所有存储器区段110执行的存取操作的数目)。
在一些实例中，计时器或计数器的确定值(例如电压调整间隔、电压调整操作之间的持续时间)可基于存储器装置100的操作模式，其中一些操作模式可与比其它操作模式更短或更长的电压调整操作之间的持续时间相关联。在各种实例中，电压调整操作之间的间隔可基于例如存取速率、电压状态、逻辑状态、操作温度、功耗、或其它、或其某种组合的一或多个操作条件选择或计算。举例来说，在高速存取模式中，在相对较多的存取操作在给定时间量内正由存储器装置100执行的情况下，与所描述的电压调整操作相关联的计时器或计数器的确定值(例如电压调整操作间隔)可经缩短(例如动态地，响应于操作模式的机会)以减轻由于潜在泄漏电荷或偏压造成的数据丢失。在可与由存储器装置100在给定时间量内执行的相对较少存取操作相关联的低功率存取模式中，电压调整操作之间的间隔可经延长(例如动态地，响应于操作模式的机会)以减少功耗(例如，与激活字线205或使跨存储器能源105的偏压均衡相关联的功耗)。
在另一实例中，存储器装置100可检测到其中存储器单元105可对泄漏电荷或偏压更敏感的条件。此类条件可包含其中未选择单元选择组件230可准许更多泄漏的条件、其中跨未选择存储器单元105的偏压可能更高的条件、其中存储器单元105的存储器存储元件可能更易于受极化损失影响的条件、及其它条件。存储器装置100因此可在与对泄漏电荷或偏压的增强敏感度相关联的模式中操作。在此模式中，存储器装置100可使用经缩短电压调整间隔来减轻由于潜在泄漏电荷或偏压造成的数据丢失。
根据本发明的各种实例，各种准则可用于选择用于执行电压调整操作的特定存储器区段110(例如，在确定执行电压调整操作之后、在确定选择用于执行电压调整操作的存储器区段110之后)。在一些实例中，在计时器达到确定值之后，存储器控制器170就可基于用于调整存储器装置100的存储器区段110的顺序(例如循序顺序、定义顺序、预定顺序)选择用于电压调整操作的存储器区段110。此方法可称为“循环法”或“盲目循环法”选择，且可经配置以适应有序或循序循环遍历包含于存储器装置100中的尽可能多的存储器区段110、或包含于存储器装置100的定义部分中数个存储器区段110。
在一些实例中，方法600-a或方法600-b可包含识别用于调整存储器装置100的区段或使存储器装置100的区段均衡(例如，在610之前)的此顺序，或选择用于电压调整操作的存储器区段110(例如，在610)可基于用于调整存储器区段110或使存储器区段110均衡的经识别顺序。区段选择顺序可基于存储器区段110在存储器装置100中的布置或根据存储器区段110在存储器装置100中的布置定义。区段选择顺序可经存储于存储器控制器170中(例如，预定义、写入、预加载)、或由存储器控制器170确定(例如，计算、基于排序规则识别、基于与前一电压调整操作相关联的存储器区段110识别)。在各种实例中，区段选择顺序可在存储器装置100起动或初始化时确定，或可动态地确定(例如，基于操作模式、基于操作特性、基于用于执行电压调整操作的数组存储器区段110的动态确定)。
在一些实例中，区段选择顺序可考虑存储器区段110在存储器装置100中的空间布置(例如，沿着存储器阵列的侧向维度、沿着存储器阵列的厚度维度)，其中区段选择顺序遵循存储器区段110沿着一或多个空间方向的顺序(例如，第一存储器区段110、沿着空间方向接着是第二存储器区段110、沿着空间方向接着是第三存储器区段110)。另外或替代地，区段选择顺序可考虑存储器区段110在存储器装置100中的逻辑(例如编号)布置，其中区段选择顺序遵循根据逻辑布置的循序次序(例如，遵循增大存储器区段110的逻辑编号或其它数值标识的顺序)。在各种实例中，空间布置与逻辑布置可等效或可不等效。
在一些实例中，区段选择顺序可考虑存储器区段的空间或逻辑布置，但所述顺序可能不遵循线性或增大/减小顺序。举例来说，区段选择顺序可以第二存储器区段110开始、接着是第一存储器区段110、接着是第三存储器区段110(例如，根据空间布置、根据逻辑布置)。
在一些实例中，识别用于调整存储器区段110或使存储器区段110均衡的顺序可包含根据(例如，一组存储器区段110的、用于一组电压调整操作的)存储器区段110的布置确定随机顺序。在各种实例中，区段选择顺序可基于用于执行电压调整操作的特定电子特性(例如电荷消散特性、振荡信号特性、信号或电压稳定性)识别或定义。
根据循环方法的电压调整操作之间的间隔可经设置或定义使得足够快地对相应存储器区段110执行电压调整操作以处置对特定存储器区段110进行的存取操作的较重突发。
在一些实例中，循环方法可经应用到存储器装置100的存储器区段110的不同子集，所述方法可包含第一存储器控制器170根据存储器区段110的第一子集的顺序执行电压调整操作的方面、及第二存储器控制器170根据存储器区段110的第二子集的顺序执行电压调整操作的方面。在一些实例中，根据存储器区段110的不同子集的不同顺序执行电压调整操作的方面可由同一存储器控制器170执行。
在一些实例中，在计时器到达确定值之后，存储器控制器170就可基于与最近执行的存取操作相关联的存储器区段110选择用于电压调整操作的存储器区段110。举例来说，存储器控制器170可存储或维持最近已读取、最近已写入、最近已重写、被刷新最多、或最近由一组存取操作中的任一者存取的存储器区段110的记录或指示。每当对存储器装置100执行存取操作，都可更新此经存储指示。在确定执行电压调整操作(例如，基于计时器、基于存储器装置100的存取操作的总数)之后，存储器控制器170就可选择用于电压调整操作的最近已存取的存储器区段110。
选择最近存取的存储器区段110的方法可称为“行锤击”方法，且可经配置以适应来自包含于存储器装置100中的尽可能多的存储器区段110、或包含于存储器装置100的定义部分中的数个存储器区段110的选择。换句话来说，如同循环方法，行锤击方法也可经应用到存储器装置100的存储器区段110的不同子集，此可包含第一存储器控制器170根据存储器区段110的第一子集的最近存取的存储器区段110执行电压调整操作的方面、及第二存储器控制器170根据存储器区段110的第二子集的最近存取的存储器区段110执行电压调整操作的方面。在一些实例中，根据对存储器区段110的不同子集的不同存取执行电压调整操作的方面可由同一存储器控制器170执行。
在615，方法600-a可包含对所选择的区段(例如所选择的存储器区段110)执行电压调整操作(例如均衡操作、消散操作)。举例来说，在615，存储器装置100可执行参考图5的时序图500及图4的电路400描述的操作510及511的方面。(例如，选择或激活所选择存储器区段110的字线、使跨存储器区段110的存储器单元105的偏压均衡)。换句话来说，在一些实例中，参考方法600-a描述的操作610(例如，选择用于电压调整操作的存储器区段110)可发生于参考时序图500描述的操作509与510之间(例如，在对存储器区段110的存储器单元105执行一或多个存取操作之后、在执行电压调整操作之前)。因此，在一些实例中，操作610可指代执行时序图500的操作509及510的决策或触发。
在一些实例中，在615执行电压调整操作可包含激活所选择的存储器区段110的多个字线205中的每一者或单元选择组件230中的每一者。在一些实例中，电压调整操作可包含存储器控制器(例如存储器控制器170)激活与所选择的存储器区段110的存储器单元105中的相应者相关联的切换组件(例如单元选择组件230)以耦合所选择的存储器区段110的存储器单元105中的每一者的存储元件(例如电容器220)与所选择的存储器区段110的存取线(例如数字线210)。
在一些实例中，在615激活字线205或单元选择组件230包含施加具有小于与存取操作相关联的选择偏压的量值的选择偏压(例如，经由字线205)。举例来说，例如读取或写入操作的存取操作可与相对较高量值的字线电压或单元选择电压(例如第二电压V2、VCCP、3.1V)相关联。在比较时，在615激活用于电压调整操作的字线205或单元选择组件230可与相对较低量值的字线电压或单元选择电压(例如第三电压V3、VPWL、Vperi、1.0V到1.2V)相关联。因此，电压调整操作615可包含施加具有小于与存取操作相关联的选择电压的量值的选择电压。
在一些实例中，615处的操作可与通过使跨所选择的存储器区段110的存储器单元105中的每一者的存储元件(例如电容器220)的偏压或电压均衡来对所选择的存储器区段110执行均衡操作相关联。执行均衡操作可包含通过激活与所选择的存储器区段110的存储器单元105中的相应者相关联的单元选择组件230选择性地耦合所选择的存储器区段110的存储器单元105中的每一者与所选择的存储器区段110的存取线(例如数字线210)。
在一些实例中，使跨存储器单元105中的相应者的偏压均衡可包含将与相应存储器单元105耦合的数字线210偏置到接地电压及将与相应存储器单元105耦合的共同节点(例如板极线215、板极组件145)偏置到接地电压。在一些实例中，使跨存储器单元105中的相应者的偏压均衡可包含将与相应存储器单元105耦合的数字线210偏置到非零电压及将与相应存储器单元105耦合的共同节点(例如板极线215、板极组件145)偏置到非零电压。在一些实例中，使跨存储器单元105中的相应者的偏压均衡可包含将与相应存储器单元105耦合的数字线210及与相应存储器单元105耦合的共同节点(例如板极线215、板极组件145)耦合到同一电压源(例如机壳接地、接地电压源、均衡电压源)。
参考图5的时序图500描述的操作510及511可说明其中第一存储器区段110-b的字线205-a中的每一者被同时激活(例如在510)及被同时取消激活(例如在511)的电压调整操作的实例。然而，在其它实例中，字线205在存储器区段110的电压调整操作中的激活或取消激活可以不同顺序或布置发生。举例来说，各种电压调整操作可包含同时激活或取消激活所选择的存储器区段110的字线205或单元选择组件230中的每一者、或根据循序字线顺序激活或取消激活所选择的存储器区段110区段的设置字线205中的每一者。在另一实例中，电压调整操作可包含在第一时段期间激活字线205的所述的第一子集及在不同于第一时段的第二时段(例如，在不同时间起始、具有不同持续时间、非重叠、重叠)期间激活字线205的第二子集。
举例来说，参考图4的电路400，为了按循序次序激活第一存储器区段110-b的字线205-a中的每一者，激活可包含激活字线205-a-1、接着激活字线205-a-2、以此类推，直到激活字线205-a-n。此循序排序的激活可在重叠(例如，其中字线205-a-2在字线205-a-1的激活完成之前开始激活)或非重叠(例如，其中字线205-a-2在字线205-a-1的激活完成之后开始激活)的时间间隔中发生。为了取消激活第一存储器区段110-b的所有字线205-a，此取消激活也可按循序次序发生，其可与激活顺序相同或不同。如同上文论述的激活，此循序排序的取消激活也可在重叠(例如，其中字线205-a-2在字线205-a-1的取消激活完成之前开始取消激活)或非重叠(例如，其中字线205-a-2在字线205-a-1的取消激活完成之后取消激活)的时间间隔中发生。
在根据本发明的一些实例中，电压调整操作可合并字线205的激活或选择与数字线210的激活或选择。举例来说，当存储器装置100具有可用层级选择组件或列选择组件选择的存储器区段110的数字线210的多个层级或其它子集时，存储器区段110的数字线210的层级或其它子集也可作为电压调整操作的部分被选择或激活。在一些实例中，存储器区段110的数字线210的层级或其它子集可各自根据循序次序选择或激活，且可以与操作的字线205的激活的相同的速率或不同的速率选择或激活(例如，迭代通过、在其间切换)。
在一个实例中，电压调整操作可根据“WL-快、DL-慢”的激活配置执行。换句话来说，所描述的操作可循环通过相对快速地激活字线205、相对缓慢地激活数字线210或数组数字线210。在一个实例中，电压调整操作可包含激活字线205中的每一者或第一层级的数行(例如，数字线210的子集、列的子集)，接着激活字线205中的每一者或第二层级的数行，以此类推。在其中数字线210的不同子集或列的不同子集共享共同字线的实例中，电压调整操作可包含在数字线210的第一子集或列的子集被激活时循环通过共同字线205中的每一者的激活，接着在数字线210的第二子集或列的子集被激活时循环通过共同字线205中的每一者的激活，以此类推，直到在数字线210的最后一子集或列的子集被激活时激活共同字线205中的每一者为止。其它实例是可能的，例如根据“DL-快、WL-慢”的激活配置执行的电压调整操作。
在操作615之后，方法600-a可返回到610以确定执行后续电压调整操作及用于电压调整操作的存储器区段110的后续选择。换句话来说，存储器装置100可以迭代方式在操作610与615之间循环以贯穿存储器装置100的操作执行电压调整操作。在一些实例中，在操作615之后，或作为操作615的部分，电压调整计时器或计数器可被复位，使得计时器或计数器可在重复操作610之前在新的电压调整间隔内累加时间或计数。换句话来说，在执行操作615之后，返回到610可基于电压调整操作计时器或计数器的值或由所述值触发。
方法600-b可为根据本发明的实例的执行电压调整操作(例如消散操作、均衡操作)的另一实例。方法600-b说明可包含于电压调整操作中的变化的实例，且可包含参考方法600-a描述的下文不再重复的电压调整操作的其它变化。
在655，方法600-b可包含初始化与存储器装置100的区段(例如一组存储器区段110)相关联的计时器。如本文中使用，一组存储器区段110可指代存储器装置100的全部存储器区段110、存储器装置100的存储器区段110的特定子集的全部存储器区段110、存储器装置100的存储器区段110的特定存储体的全部存储器区段110、或其它组的存储器区段110(例如可支持执行方法600-a或方法600-b的单独例子的数组存储器区段110)。
在660，方法600-b可包含基于计时器(或计数器)的确定值选择用于均衡操作(例如均衡操作、消散操作)的区段中的一者(例如存储器装置100的存储器区段110中的一者)。举例来说，参考电路400的组件，在610，存储器控制器170-b可基于(例如，存储器控制器170-b的、存储器装置100的另一组件的)计时器的确定值确定执行均衡操作。根据本发明的各种实例，存储器控制器170-b随后可应用各种准则(例如，根据区段选择顺序的选择、最近存取的存储器区段110的选择)选择是对第一存储器区段110-b进行均衡操作还是对第二存储器区段110-c进行均衡操作。
在665，方法600-b可包含对所选择的区段(例如所选择的存储器区段110)执行均衡操作。在一些实例中，执行均衡操作可包含使跨所选择的区段的存储器单元105中的每一者的存储元件(例如电容器220)的偏压(例如电压)均衡。举例来说，在665，存储器装置100可执行参考图5的时序图500及图4的电路400描述的操作510及511的方面。(例如，选择或激活所选择存储器区段110的字线、使跨存储器区段110的存储器单元105的偏压均衡)。换句话来说，在一些实例中，参考方法600-b描述的操作660(例如，选择用于均衡操作的存储器区段110)可发生于参考时序图500描述的操作509与510之间(例如，在对存储器区段110的存储器单元105执行一或多个存取操作之后、在执行均衡操作之前)。因此，在一些实例中，操作660可指代执行时序图500的操作509及510的决策或触发。
在操作665之后，方法600-b可返回到660以确定执行后续均衡操作及用于均衡操作的存储器区段110的后续选择。换句话来说，存储器装置100可以迭代方式在操作660与665之间循环以贯穿存储器装置100的操作执行均衡操作。在一些实例中，在操作665之后，或作为操作665的部分，均衡计时器或计数器可被复位，使得计时器或计数器可在重复操作660之前在新的均衡间隔内累加时间或计数。换句话来说，在执行操作665之后，返回到660可基于均衡操作计时器或计数器的值或由所述值触发。
在一些实例中，存储器装置100可同时根据循环方法执行电压调整操作及根据行锤击方法执行电压调整操作(例如，根据循环方法执行方法600-a或600-b的第一例子同时也根据行锤击方法执行方法600-a或600-b的第二例子)。举例来说，存储器控制器170可根据循环方法执行第一电压调整循环以便设置或定义对给定存储器区段110进行的电压调整操作之间的最大持续时间，且还根据行锤击方法执行第二电压调整循环以便更频繁地对最近存取的存储器区段110执行电压调整操作。在此类实例中，不同电压调整循环的相应电压调整操作的执行可根据相同电压调整间隔同时发生，但经交错使得相应电压调整操作不会同时发生或根据不同电压调整间隔发生。在一些实例中，存储器装置100可对第一组存储器区段110执行方法600-a的第一例子，同时还对第二组存储器区段110执行方法600-a的第二例子，其中第一及第二例子可根据相同方法或配置、或根据不同方法或配置执行。
在一些实例中，电压调整操作(例如消散操作、均衡操作、方法600-a的操作、方法600-b的操作)可经调度以按间隔(例如周期性区段选择间隔、非周期区段选择间隔)发生，但如果正对经识别用于电压调整操作的存储器区段110执行存取操作(例如，使用与电压调整操作相关联的字线205的一或多个存取操作)，那么可被取消或覆盖。
应注意，上文描述的方法600-a及600-b及其变化说明了可能实施方案，且操作及步骤可经重新布置或以其它方式修改，且根据本发明的其它实施方案是可能的。此外，所描述的方法的不同例子在重叠时段期间或在非重叠时段期间可同时执行(例如，由同一存储器装置)。在一些实例中，由同一存储器装置100执行的所描述的方法的不同例子可包含执行基本上相同方法(例如，对不同存储器区段110、对不同组的存储器区段110)或执行基本上不同方法(例如，对不同存储器区段110、对不同组的存储器区段110)。
图7说明根据本发明的实例的支持保护存储器装置中的经存储数据的区段解码器710的实例的电路700。在一些实例中，电路700可包含于存储器装置中，例如参考图1描述的存储器装置100。在一些实例中，电路700可为另一电路的组件，例如参考图4描述的电路400。在一些实例中，区段解码器710可包含于存储器控制器170中，且此区段解码器710或存储器控制器170可重复用于存储器装置100中的存储器的每一“核心”。
区段解码器710可接收用于各种电压调整操作的控制信号，其可包含指代仅字线刷新操作(例如电压调整操作)的信号“WOR”。信号WOR可为指示已经做出确定(例如，由存储器控制器170)要对存储器装置100的存储器区段110中的一者执行电压调整操作的切换信号。信号WOR可包含用于电压调整操作的特定存储器区段110(例如所选择存储器区段110)的地址的指示，或信号WOR可伴随有提供存储器区段110的此指示的另一信号。信号WOR可触发已经选择用于电压调整操作的特定存储器区段110的区段激活信号，在一些实例中，其可用于选择性地提供特定电压以与所选择的存储器区段110的字线205耦合(例如，以支持激活用于电压调整操作的单元选择组件230)。
举例来说，区段解码器710可与存储器装置100的S个存储器区段110相关联，S个存储器区段110可为存储器装置100的全部存储器区段110、或可为存储器装置100的存储器区段110的子集。区段解码器710可包含用于S个存储器区段110中的每一者的单独控制线720(例如控制线720-a到720-s)。区段解码器710可在将对S个存储器区段中的一者执行电压调整操作时接收激活WOR信号，且区段解码器710随后可经由相关联控制线720提供用于存储器区段110中的所选择者的经激活区段激活信号。在一些实例中，区段解码器710还可经由相关联控制线720提供用于存储器区段110中的未选择者的经取消激活区段激活信号。
在一些实例中，区段解码器710可包含用于相关联存储器区段110中的每一者的可变电压源750，且可变电压源750中的每一者可经由相应控制线720接收相应区段的区段激活信号。举例来说，可变电压源750-a可与第一存储器区段110相关联，且可经由第一控制线720-a接收第一存储器区段110的区段激活信号。尽管将可变电压源750说明为区段解码器710的一部分，但在其它实例中，相应存储器区段110的可变电压源750可包含于可与相应存储器区段110相关联的行组件125中。
当已选择第一存储器区段110进行电压调整操作时，可变电压源750-a可经由控制线720-a接收经激活区段激活信号。经激活区段激活信号可在晶体管760-a的栅极处接收，其可选择性地耦合可变电压源750-a的输出780-a与电压“Vperi”。电压Vperi可表示用于在电压调整操作期间激活字线205或单元选择组件230的电压(例如第三电压V3)，且可具有小于与存取操作相关联的电压的电压。电压Vperi下的输出780-a可经提供到所选择的存储器区段110的行组件125，使得存储器区段110的字线205可在电压调整操作期间在电压Vperi下激活。
当尚未选择第一存储器区段110进行电压调整操作时，可变电压源750-a可经由控制线720-a接收经取消激活区段激活信号。经取消激活区段激活信号可在晶体管765-a的栅极处反相及接收，其可选择性地耦合可变电压源750-a的输出780-a与电压“VNWL”。电压VNWL可表示用于取消激活字线205或单元选择组件230的电压(例如第一电压V1)，且可具有与存储器装置100的单元选择组件230的备用或经取消选择状态相关联的接地电压或负电压。电压VNWL下的输出780-a可经提供到存储器区段110的行组件125，使得存储器区段110的字线205可用电压VNWL取消激活或取消选择(例如，在备用状态期间、在当正对不同存储器区段110执行电压调整操作时的间隔期间)。
在一些实例中，为了支持存储器区段110的存取操作，存储器区段110的行组件125可选择性地耦合存储器区段110的相应字线205与电压VNWL(例如，经由输出780所提供)(当相应字线205在存取操作期间被取消选择或取消激活时)、或不同选择电压(例如第二电压V2、具有高于Vperi的量值的电压)(当相应字线205在存取操作期间被选择或激活时))。不同选择电压可由可为区段解码器710外的组件的不同组件(例如行组件125、存储器装置100的共同高电压源)提供。
在一些实例中，晶体管760及765可为相对较弱驱动器，其可支持相对缓慢转换速率(例如，输出780处的电压的变化速率)。举例来说，相对较弱晶体管760可将相对缓慢电压斜升提供到电压Vperi。在一些实例中，可变电压源750还可包含与另一晶体管775的栅极耦合的NOR门770，其可提供输出780-a与电压VNWL之间的另一选择性耦合。晶体管775可为相对较强驱动器，其在可支持特定晶体管下的相对较快转换速率。举例来说，相对较强晶体管775可将相对快速电压斜升提供到电压VNWL。
因此，电路700可为基于相应存储器区段110是否被选择用于电压调整操作将不同电压(例如Vperi或VNWL)选择性地提供到存储器区段110的实例。区段解码器或可变电压源的其它实例可经实施以支持所描述的基于区段的电压调整操作，且相关联组件可以各种方式分布于存储器控制器170、行组件125、或存储器装置100的其它部分之间。
图8展示根据本发明的各种实施例的可支持用于存储器装置中的基于区段的数据保护的存取方案的存储器装置805的框图800。存储器装置805可称为电子存储器设备，且可为参考图1所描述的存储器装置100的组件的实例。
存储器装置805可包含一或多个存储器单元810，其可为参考图1到7描述的(例如，存储器区段110的)存储器单元105的实例。存储器装置805还可包含存储器控制器815、字线820、板极线825、感测组件835、及数字线840。这些组件可彼此电子通信且可执行本文中描述的根据本发明的方面的功能中的一或多者。在一些情况中，存储器控制器815可包含偏置组件850及时序组件855。
存储器控制器815可与可为参考图1到7描述的字线205、板极线215、数字线210、及感测组件150的实例的字线820、板极线825、数字线840、及感测组件835电子通信。在一些实例中，存储器装置805还可包含锁存器845，其可为本文中所描述的I/O组件160的实例。存储器装置805的组件可彼此电子通信且可执行参考图1到7描述的功能的实施例。在一些情况中，感测组件835或锁存器845可为存储器控制器815的组件。
在一些实例中，数字线840可与感测组件835(例如，经由信号产生组件280、经由旁通线270，如本文中描述)及存储器单元810的铁电电容器电子通信。存储器单元810可被写入一逻辑状态(例如第一或第二逻辑状态)。字线820可与存储器控制器815(例如存储器控制器815的行解码器)及存储器单元810的单元选择组件(例如切换组件、晶体管)电子通信。板极线825可与存储器控制器815及存储器单元810的铁电电容器的板极电子通信。感测组件835可与存储器控制器815、数字线840、及锁存器845电子通信。在一些实例中，共同存取线可提供信号线及参考线的功能。感测控制线865可与感测组件835及存储器控制器815电子通信。这些组件还可经由其它组件、连接、或总线与除了上文未列出的组件之外的存储器装置805内、储器装置805外或储器装置805内外的其它组件电子通信。
存储器控制器815可为本文中所描述的存储器控制器170的实例，且可经配置以通过将电压施加到各个节点激活字线820、板极线825、或数字线840。举例来说，偏置组件850可经配置以施加电压来操作存储器单元810以读取或写入存储器单元810，如上文描述。在一些实例中，存储器控制器815可包含行组件125、列组件135、或板极组件145中的一或多者，或可以其它方式执行参考行组件125、列组件135、或板极组件145描述的一或多个操作，或可以其它方式与行组件125、列组件135、板极组件145、或其组合通信，如参考图1到7描述，此可使存储器控制器815能存取一或多个存储器单元810。偏置组件850可提供用于与存储器单元810耦合的电压(例如电压源)。另外或替代地，偏置组件850可提供用于感测组件835或参考组件830的操作的电压(例如电压源)。
在一些情况中，存储器控制器815可使用时序组件855执行其操作中的一或多者。举例来说，时序组件855可控制各个字线选择或板极偏置的时序，包含用于切换及施加电压以执行例如本文中(例如，根据参考图5的时序图500描述的操作)论述的例如读取或写入的存储器功能的时序。在一些情况中，时序组件855可控制偏置组件850的操作。在一些情况中，时序组件855可包含与存储器装置805的存储器区段110相关联的计时器。
感测组件835可比较来自存储器单元810的感测信号(例如，经由数字线840)与参考信号(例如，经由参考线860来自参考组件830、来自存储器单元810)。在确定逻辑状态之后，感测组件835可接着将输出存储于锁存器845中，其中可根据可包含存储器装置805的电子装置的操作使用所述输出。感测组件835可包含与锁存器及铁电存储器单元电子通信的一或多个放大器。
存储器控制器815、或其子组件可以硬件、由处理器执行的代码(例如软件、固件)或其任何组合实施。如果以由处理器执行的代码实施，那么存储器控制器815的功能、或其子组件可由通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或经设计以执行本发明中描述的功能的其任何组合来执行。
存储器控制器815、或其子组件可物理定位在各个位置处，包含经分布使得功能的部分被一或多个物理装置在不同物理位置处实施。在一些实例中，存储器控制器815、或其子组件可为根据本发明的各种实施例的单独且相异组件。在其它实例中，存储器控制器815、或其子组件可与一或多个其它硬件组件合并，包含(但不限于)根据本发明的各种实施例的I/O组件、收发器、网络服务器、另一计算装置、本发明中描述的一或多个其它组件、或其组合。存储器控制器815可为参考图10描述的存储器控制器1015的实例。
在一些实例中，包含其任何子组件的存储器控制器815可支持所描述的用于存储器装置805中的基于区段的数据保护的存取方案的实例。举例来说，存储器装置805可包含与数字线840及板极线825耦合的多个存储器单元810。在一些实例中，多个存储器单元810中的每一者可包含经配置以选择性地耦合多个存储器单元中的相应者与数字线840的单元选择组件。存储器装置可包含各自与多个存储器单元中的相应者的单元选择组件耦合的多个字线820。存储器装置805还可包含与多个字线中的每一者耦合的行解码器，其可包含于存储器控制器815中，或可为与存储器控制器815通信的单独组件。
根据本发明的实施例，存储器控制器815可操作以对存储器装置805的存储器区段110执行电压调整操作。在一些实例中，存储器控制器815可通过导致行解码器激活所选择的存储器区段110的字线820中的每一者来执行此类操作。在一些实例中，存储器控制器815可通过使跨所选择的存储器区段110的存储器单元810中的每一者的存储元件(例如铁电电容器)的偏压均衡来执行此类操作。
图9展示根据本发明的各种实施例的可支持用于存储器装置中的基于区段的数据保护的存取方案的存储器控制器915的框图900。存储器控制器915可为参考图1描述的存储器控制器170或参考图8描述的存储器控制器815的实例。存储器控制器915可包含偏置组件920及时序组件925，其可为参考图8描述的偏置组件850及时序组件855的实例。存储器控制器915还可包含电压选择器930、存储器单元选择器935、及感测控制器940。这些模块中的一者可直接或间接彼此通信(例如，经由一或多个总线)。
电压选择器930可启动电压源的选择以支持存储器装置的各种存取操作。举例来说，电压选择器930可产生或触发用于激活或取消激活各个切换组件或电压源的控制信号，例如提供到参考图7描述的区段解码器710的控制信号、或可提供到参考图1到5所描述的行组件125、板极组件145、感测组件150、或参考组件285-a的控制信号。举例来说，电压选择器930可产生用于如图5的时序图500中所说明那样选择(例如启用、停用)的字线205、数字线210、或板极线215的电压的逻辑信号中的一或多者。
存储器单元选择器935可选择用于存取操作(例如读取操作、写入操作、重写操作、刷新操作、均衡操作、消散操作)的存储器单元。在一些实例中，存储器单元选择器935可产生用于激活或取消激活存储器装置的存储器区段110的逻辑信号。在一些实例中，存储器单元选择器935可产生用于激活或取消激活例如参考图2到5描述的单元选择组件230的单元选择组件的逻辑信号。在一些实例中，存储器单元选择器935可启动或以其它方式控制图5的时序图500中说明的字线电压VWL。
感测控制器940可控制例如参考图1到5描述的感测组件150的感测组件的各种操作。举例来说，感测控制器940可产生用于激活或取消激活例如参考图4及5描述的感测组件150与存储器区段110或参考组件285之间的切换组件的感测组件隔离组件的逻辑信号(例如隔离信号)。在一些实例中，感测控制器940可产生用于使感测组件150或存取线的节点均衡的逻辑信号(例如均衡信号)。在一些实例中，感测控制器940可产生用于耦合或解耦感测组件与感测电压源、或耦合或解耦感测组件与输入/输出组件160或锁存器845的逻辑信号。因此，在一些实例中，感测控制器940可产生参考图5的时序图500描述的逻辑信号。
在一些实施例中，感测控制器940可比较感测放大器的第一节点的电压与感测放大器的第二节点的电压，其中所述电压是基于(例如，起因于)用读取操作的一或多个存取操作存取存储器单元。感测控制器940可基于比较所得电压确定与存储器单元相关联的逻辑值。在一些实例中，感测控制器940可将用以确定与存储器单元相关联的逻辑值的信号提供到另一组件。
图10展示根据本发明的各种实施例的包含可支持用于存储器装置中的基于区段的数据保护的存取方案的装置1005的系统1000的图。装置1005可为上文例如参考图1所描述的存储器装置100的组件的实例或包含所述组件。装置1005可包含用于双向通信的组件，包含用于传输及接收通信的组件，包含存储器控制器1015、存储器单元1020、基本输入/输出系统(BIOS)组件1025、处理器1030、I/O组件1035及外围组件1040。这些组件可经由一或多个总线(例如总线1010)电子通信。
存储器控制器1015可如本文中描述那样操作一或多个存储器单元。明确来说，存储器控制器1015可经配置以支持所描述的用于存取存储器单元、或执行电压调整操作的感测方案。在一些情况中，存储器控制器1015可包含行组件、列组件、板极组件、或其组合，如参考图1到5描述。
存储器单元1020可为参考图1到8描述的存储器单元105或810的实例，且可如本文中描述那样存储信息(例如，呈逻辑状态的形式)。
BIOS组件1025可为包含操作为固件的BIOS的软件组件，其可初始化及运行各种硬件组件。BIOS组件1025还可管理处理器与例如外围组件、I/O控制组件、及其它组件的各种其它组件之间的数据流动。BIOS组件1025可包含存储于只读存储器(ROM)、快闪存储器、或任何其它非易失性存储器中的程序或软件。
处理器1030可包含智能硬件装置(例如专用处理器、DSP、中央处理单元(CPU)、微控制器、ASIC、FPGA、可编程逻辑装置、离散门或晶体管逻辑组件、离散硬件组件)。在一些情况中，处理器1030可经配置以使用存储器控制器操作存储器阵列。在其它情况中，存储器控制器可经集成到处理器1030中。处理器1030可经配置以执行存储于存储器中的计算机可读指令以执行各种功能(例如，支持用于存储器装置中的基于区段的数据保护的存取方案的功能或任务)。
I/O组件1035可管理装置1005的输入及输出信号。I/O组件1035还可管理未集成到装置05中的外围设备。在一些情况中，I/O组件1035可表示到外部外围设备的物理连接或端口。在一些情况中，I/O组件1035可利用例如
Figure BDA0002988190710000591
Figure BDA0002988190710000592
或另一已知操作系统的操作系统。在其它情况中，I/O组件1035可表示或与调制解调器、键盘、鼠标、触摸屏、或类似装置交互。在一些情况中，I/O组件1035可经实施作为处理器的部分。在一些情况中，用户可经由I/O组件1035或经由由I/O组件1035控制的硬件组件与装置1005交互。I/O组件1035可支持存取存储器单元1020，包含接收与存储器单元1020中的一或多者的感测到的逻辑状态相关联的信息、或提供与写入存储器单元1020中的一或多者的逻辑状态相关联的信息。
外围组件1040可包含任何输入或输出装置、或用于此类装置的接口。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口或外围卡槽，例如外围组件互连(PCI)或加速图形端口(AGP)槽。
输入1045可表示装置1005外部的将输入提供到装置1005或其组件的装置或信号。此可包含用户接口或与其它装置的接口或介于其它装置之间的接口。在一些情况中，输入1045可由I/O组件1035管理，且可经由外围组件1040与装置1005交互。
输出1050可表示装置1005外部的经配置以从装置1005或其组件中的任一者接收输出的装置或信号。输出1050的实例可包含显示器、音频扬声器、打印装置、另一处理器或印刷电路板、或其它装置。在一些情况中，输出1050可为经由外围组件1040与装置1005介接的外围元件。在一些情况中，输出1050可由I/O组件1035管理。
装置1005的组件可包含经设计以实施其功能的电路系统。此可包含经配置以实施本文中描述的功能的各种电路元件，例如导电线、晶体管、电容器、电感器、电阻器、放大器或其它活动或非活动元件。装置1005可为计算机、服务器、膝上型计算机、笔记本计算机、平板计算机、移动电话、穿戴式电子装置、个人电子装置或类似物。或者，装置1005可为此装置的一部分或元件。
本文中的描述提供实例，且不限制权利要求书中陈述的范围、适用性、或实例。在不背离本发明的范围的情况下，可对元件的功能及布置作出改变。一些实例可视情况省略、替代、或添加各种操作、程序、或组件。而且，关于一些实例描述的特征可在其它实例中合并。
本文中描述的信息及信号可使用多种不同工艺及技术中的任一者表示。举例来说，在整个以上描述中可参考的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合表示。一些图可将信号说明为单个信号；然而，所属领域的一般技术人员应理解，信号可表示信号总线，其中总线可具有多种位宽度。
如本文中使用，术语“虚拟接地”指代保持在大约零伏特(0V)的电压下的电路的节点，或更一般来说表示电路或包含电路的装置的参考电压，其可或可不与接地直接耦合。因此，虚拟接地的电压可暂时波动且在稳态下返回到约0V、或虚拟0V。虚拟接地可使用各种电子电路元件(例如由运算放大器及电阻器组成的分压器)实施。其它实施方案也是可能的。“虚拟接地”或“虚拟地接地”意味着连接到约0V或装置的某个其它参考电压。
术语“电子通信”及“耦合”是指支持组件之间的电子流动的组件之间的关系。此可包含组件之间的直接连接或耦合或可包含中间组件。换句话来说，“与…连接”或“与…耦合”的组件彼此电子通信。电子通信的组件可主动交换电子或信号(例如，在通电电路中)或可能不能主动交换电子或信号(例如，在未通电电路中)但一旦电路被通电就可经配置且可操作以交换电子或信号。通过实例，经由开关(例如晶体管)物理地连接或耦合的两个组件电子通信，无论开关的状态为何(例如，断开或闭合)。
短语“耦合于…之间”可指代组件关于彼此的顺序，且可指代电耦合。在一个实例中，电耦合于组件“A”与组件“C”之间的组件“B”可指代在电意义上的组件顺序“A-B-C”或“C-B-A”。换句话来说，电信号(例如电压、电荷、电流)可通过组件B从组件A传递到组件C。
组件B“耦合于组件A与组件C之间”的描述不一定被解译为按所描述的顺序排除了中介组件。举例来说，组件“D”可耦合于所描述的组件A与组件B之间(例如，参考组件顺序“A-D-B-C”或“C-B-D-A”作为实例)，同时仍支持组件B电耦合于组件A与组件C之间。换句话来说，短语“耦合于…之间”的使用不应被理解为必定参考独有循序次序。
此外，组件B“耦合于组件A与组件C之间”的描述不包含排除组件A与组件C之间的第二不同耦合。举例来说，组件A及组件C可在经由组件B与耦合件电并联的单独耦合件中彼此耦合。在另一实例中，组件A及组件C可经由另一组件“E”耦合(例如，组件B耦合于组件A与组件C之间，且组件E耦合于组件A与组件C之间)。换句话来说，短语“耦合于…之间”的使用不应被理解为组件之间的独有耦合。
术语“隔离”指代其中电子目前无法在组件之间流动的组件之间的关系；如果在组件之间存在开路，那么组件彼此隔离。举例来说，通过开关物理地耦合的两个组件可在开关断开时彼此隔离。
如本文中使用，术语“短接”指代其中导电路径经由讨论中的两个组件之间的单个中间组件的激活建立于组件之间的组件之间的关系。举例来说，短接到第二组件的第一组件可在两个组件之间的开关闭合时与第二组件交换电子。因此，短接可为实现电子通信的组件(或线)之间的电压施加及/或电荷流动的动态操作。
如本文中使用，术语“电极”可指代电导体，且在一些情况中，可用作到存储器阵列的存储器单元或其它组件的电接点。电极可包含迹线、电线、导电线、导电层或在存储器装置100的元件或组件之间提供导电路径的类似物。
如本文中使用，术语“端子”无需暗示电路元件的物理边界或连接点。确切来说，“端子”可指代与电路元件相关的电路的参考点，其也可称为“节点”或“参考点”。
如本文中使用，术语“层”可指代几何结构的层面或阶层，每一层可具有三个维度(例如高度、宽度及深度)且可覆盖部分或全部表面。举例来说，层可为三维结构，其中两个维度大于第三维度，例如薄膜。层可包含不同元件、组件及/或材料。在一些情况中，一个层可由两个或更多个子层组成。在附图中的一些中，出于说明目的描绘三维层的两个维度。然而，所属领域的技术人员应认识到，层的性质是三维的。
硫族化物材料可为包含元素S、Se及Te中的至少一者的材料或合金。本文论述的相变材料可为硫族化物材料。硫族化物材料可包含S、Se、Te、Ge、As、Al、Sb、Au、铟(In)、镓(Ga)、锡(Sn)、铋(Bi)、钯(Pd)、钴(Co)、氧(O)、银(Ag)、镍(Ni)、铂(Pt)的合金。实例硫族化物材料及合金可包含(但不限于)Ge-Te、In-Se、Sb-Te、Ga-Sb、In-Sb、As-Te、Al-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd或Ge-Te-Sn-Pt。如本文使用，带连字符的化学成分表示法指示特定化合物或合金中包含的元素且希望表示涉及所指示元素的所有化学计量。举例来说，Ge-Te可包含GexTey，其中x及y可为任何正整数。可变电阻材料的其它实例可包含二元金属氧化物材料或混合价氧化物，其包含两种或更多种金属，例如，过渡金属、碱土金属及/或稀土金属。实例不限于特定可变电阻材料或与存储器单元的存储器元件相关联的材料。举例来说，可变电阻材料的其它实例可用于形成存储器元件且可包含硫族化物材料、巨磁阻材料或聚合物基材料等。
本文中论述的装置，包含参考图1、2及4描述的存储器装置100、电路200、及电路400，可经形成在半导体衬底上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些情况中，衬底是半导体晶片。在其它情况中，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)或另一衬底上的半导体材料的外延层。衬底或衬底的子区域的导电性可通过使用各种化学物种(包含(但不限于)磷、硼或砷)进行掺杂来控制。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法执行。
本文中论述的一或多个晶体管可表示场效晶体管(FET)，且包括包含源极、漏极及栅极的三端子装置。端子可通过导电材料(例如金属)连接到其它电子元件。源极及漏极可为导电的且可包括重掺杂半导体区域或使半导体区域退化。源极及漏极可通过轻掺杂半导体区域或沟道分离。如果沟道是n型(例如，多数载子是信号)，那么FET可称为n型FET。如果沟道是p型(例如，多数载子是空穴)，那么FET可称为p型FET。沟道可由绝缘栅极氧化物覆盖。沟道导电性可通过将电压施加到栅极来控制。举例来说，分别将正电压或负电压施加到n型FET或p型FET可导致沟道变成导电的。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“断开”或“取消激活”。
本文中结合附图陈述的描述描述了实例配置且并不代表可实施或在权利要求书的范围内的所有实例。本文使用的术语“示范性”意味着“用作实例、例子或说明”，而非“优选的”或“优于其它实例”。详细描述包含用于提供对所描述技术的理解目的的具体细节。然而，可在没有这些具体细节的情况下实践这些技术。在一些例子中，以框图形式展示众所周知的结构及装置，以避免模糊所描述实例的概念。
在附图中，类似组件或特征可具有相同的参考标记。此外，相同类型的各种组件可通过用短划线及区分类似组件的第二标记跟随参考标记来区分。如果在说明书中仅使用第一参考标记，那么所述描述适用于具有相同第一参考标记的类似组件中的任何一者，而与第二参考标记无关。
结合本文的揭示内容描述的各种说明性框及模块可用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或经设计以执行本文描述的功能的其任何组合来实施或执行。通用处理器可为微处理器，但在替代例中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器也可被实施为计算装置的组合(例如，数字信号处理器(DSP)与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此配置)。
本文中描述的功能可经实施于硬件、由处理器实施的软件、固件或其任何组合中。如果被实施于由处理器执行的软件中，那么功能可作为一或多个指令或代码被存储在计算机可读媒体上或作为一或多个指令或代码经由计算机可读媒体传输。其它实例及实施方案在本发明及所附权利要求书的范围内。举例来说，由于软件的性质，上文描述的功能可使用由处理器执行的软件、硬件、固件、硬写或这些内容中的任一者实施。实施功能的特征也可物理地定位在各个位置处，包含经分布使得功能的部分在不同物理位置处实施。而且，如本文使用，包含权利要求书中的内容，项目列表(例如，由例如“…中的至少一者”或“…中的一或多者”的短语开头的项目列表)中所使用的“或”指示包含列表，使得(例如)A、B或C中的至少一者的列表意味着A或B或C或AB或AC或BC或ABC(例如，A及B及C)。
如本文中使用，术语“基本上”意味着经修饰特性(例如由术语“基本上”修饰的动词或形容词)无需是绝对的但足够接近以便实现特性的优点，或足够接近使得引用的特性在本发明的相关方面的上下文中也适用。
如本文中使用，短语“基于”不应被解释为对一组封闭条件的引用。举例来说，被描述为“基于条件A”的示范性步骤可基于条件A及条件B两者而不脱离本发明的范围。换句话来说，如本文使用，短语“基于”应以与短语“至少部分基于”相同的方式来解释。
提供本文的描述以使所属领域的技术人员能够制作或使用本发明。所属领域的技术人员将容易地明白对本发明的各种修改，且在不脱离本发明的范围的情况下，本文定义的一般原理可应用到其它变型。因此，本发明不限于本文中描述的实例及设计，而是应符合与本文揭示的原理及新型特征一致的最广范围。

Claims (25)

1.一种方法，其包括：
初始化与存储器装置的区段相关联的计时器，所述区段中的每一者包括与区段的多个字线中的一者相关联的存储器单元，所述多个字线中的所述一者经配置以选择性地耦合存储器单元与所述区段的多个数字线中的一者；
至少部分基于所述计时器的确定值选择用于电压调整操作的所述区段中的一者；及
通过激活所述所选择的区段的所述多个字线中的每一者对所述所选择的区段执行所述电压调整操作。
2.根据权利要求1所述的方法，其进一步包括：
识别用于调整所述存储器装置的所述区段的顺序，其中选择用于所述电压调整操作的所述区段中的所述一者是至少部分基于用于调整所述区段的所述经识别顺序。
3.根据权利要求1所述的方法，其中选择用于所述电压调整操作的所述区段中的所述一者包括：
选择与最近执行的存取操作相关联的所述区段中的一者。
4.根据权利要求1所述的方法，其中激活所述所选择的区段的所述多个字线中的每一者包括：
用低于与存取操作相关联的偏压的偏压激活所述多个字线中的每一者。
5.根据权利要求1所述的方法，其中激活所述所选择的区段的所述多个字线中的每一者包括：
同时激活所述多个字线中的每一者。
6.根据权利要求1所述的方法，其中激活所述所选择的区段的所述多个字线中的每一者包括：
在第一时段期间激活所述多个字线的第一子集；及
在不同于所述第一时段的第二时段期间激活所述多个字线的第二子集。
7.根据权利要求1所述的方法，其中激活所述所选择的区段的所述多个字线中的每一者包括：
根据循序字线顺序激活所述所选择的区段的所述多个字线中的每一者。
8.根据权利要求7所述的方法，其进一步包括：
根据循序数字线顺序激活所述所选择的区段的所述多个数字线中的每一者，其中根据所述循序数字线顺序激活所述多个数字线中的每一者按与根据所述循序字线顺序激活所述多个字线中的每一者不同的速率发生。
9.根据权利要求1所述的方法，其中所述计时器的所述确定值是至少部分基于从前一电压调整操作起的确定持续时间。
10.根据权利要求9所述的方法，其中所述确定持续时间与操作模式相关联。
11.根据权利要求9所述的方法，其中所述确定持续时间是至少部分基于对所述存储器装置执行的存取操作的数目。
12.根据权利要求1所述的方法，其中执行所述电压调整操作包括：
使跨所述所选择的区段的所述存储器单元中的每一者的偏压均衡。
13.根据权利要求12所述的方法，其中使跨所述存储器单元中的相应者的所述偏压均衡包括：
将与所述相应存储器单元耦合的数字线偏置到接地电压；及
将与所述相应存储器单元耦合的共同节点偏置到所述接地电压。
14.根据权利要求12所述的方法，其中使跨所述存储器单元中的相应者的所述偏压均衡包括：
将与所述相应存储器单元耦合的数字线偏置到非零电压；及
将与所述相应存储器单元耦合的共同节点偏置到所述非零电压。
15.根据权利要求1所述的设备，其中所述存储器单元中的每一者包括铁电电容器。
16.一种设备，其包括：
存储器区段，其各自包括：
存储器单元；
数字线；及
字线，其经配置以选择性地耦合所述存储器单元与所述数字线中的一者；及
存储器控制器，其可操作以：
初始化与所述存储器区段相关联的计时器，
至少部分基于所述计时器的确定值选择用于电压调整操作的所述存储器区段中的一者；及
通过激活所述所选择的存储器区段的所述字线中的每一者对所述所选择的存储器区段执行所述电压调整操作。
17.一种方法，其包括：
初始化与存储器装置的区段相关联的计时器，所述存储器装置的所述区段中的每一者包括存储器单元；
至少部分基于所述计时器的确定值选择用于均衡操作的所述区段中的一者；及
通过使跨所述所选择的区段的所述存储器单元中的每一者的存储元件的偏压均衡对所述所选择的区段执行所述均衡操作。
18.根据权利要求17所述的方法，其中执行所述均衡操作包括：
通过激活与所述所选择的区段的所述存储器单元中的相应者相关联的单元选择组件选择性地耦合所述所选择的区段的所述存储器单元中的每一者与所述所选择的区段的存取线。
19.根据权利要求18所述的方法，其中激活所述单元选择组件包括：
将具有小于与存取操作相关联的选择偏压的量值的选择偏压施加到相应单元选择组件。
20.根据权利要求17所述的方法，其中选择用于所述均衡操作的所述区段中的一者是至少部分基于用于使所述区段均衡的经识别区段顺序。
21.根据权利要求17所述的方法，其进一步包括：
识别所述区段中的哪一者与最近执行的存取操作相关联，其中选择用于所述均衡操作的所述区段中的一者是至少部分基于所述识别。
22.一种设备，其包括：
存储器区段，其各自包括存储器单元；及
存储器控制器，其可操作以：
初始化与所述存储器区段相关联的计时器；
至少部分基于所述计时器的确定值选择用于均衡操作的所述存储器区段中的一者；及
通过使跨所述所选择的存储器区段的所述存储器单元中的每一者的存储元件的偏压均衡对所述所选择的存储器区段执行所述均衡操作。
23.根据权利要求22所述的设备，其中为了执行所述均衡操作，所述存储器控制器可操作以：
激活与所述所选择的存储器区段的所述存储器单元中的相应者相关联的切换组件以耦合所述所选择的存储器区段的所述存储器单元中的每一者的存储元件与所述所选择的存储器区段的存取线。
24.根据权利要求23所述的设备，其中为了激活所述切换组件，所述存储器控制器可操作以：
将具有小于与存取操作相关联的激活偏压的量值的激活偏压施加到相应单元选择组件。
25.根据权利要求23所述的设备，其中为了激活所述切换组件，所述存储器控制器可操作以：
同时激活所述单元选择组件中的每一者。
CN201980062347.XA 2018-08-17 2019-07-25 用于存储器装置中的基于区段的数据保护的存取方案 Active CN112740330B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/104,711 2018-08-17
US16/104,711 US10431281B1 (en) 2018-08-17 2018-08-17 Access schemes for section-based data protection in a memory device
PCT/US2019/043511 WO2020036722A1 (en) 2018-08-17 2019-07-25 Access schemes for section-based data protection in a memory device

Publications (2)

Publication Number Publication Date
CN112740330A true CN112740330A (zh) 2021-04-30
CN112740330B CN112740330B (zh) 2022-04-15

Family

ID=68063705

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980062347.XA Active CN112740330B (zh) 2018-08-17 2019-07-25 用于存储器装置中的基于区段的数据保护的存取方案

Country Status (6)

Country Link
US (3) US10431281B1 (zh)
EP (1) EP3837686A4 (zh)
JP (1) JP6946594B2 (zh)
KR (1) KR102304134B1 (zh)
CN (1) CN112740330B (zh)
WO (1) WO2020036722A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899073B2 (en) 2016-06-27 2018-02-20 Micron Technology, Inc. Multi-level storage in ferroelectric memory
WO2019195228A1 (en) 2018-04-06 2019-10-10 Johansson Ronald Carl Travel clothes hanger
US11523699B2 (en) 2018-04-06 2022-12-13 Ronald Carl Johansson Travel clothes hanger
US10867653B2 (en) 2018-04-20 2020-12-15 Micron Technology, Inc. Access schemes for protecting stored data in a memory device
US10622050B2 (en) * 2018-05-09 2020-04-14 Micron Technology, Inc. Ferroelectric memory plate power reduction
US10636469B2 (en) * 2018-05-09 2020-04-28 Micron Technology, Inc. Cell voltage accumulation discharge
US10991411B2 (en) 2018-08-17 2021-04-27 Micron Technology, Inc. Method and apparatuses for performing a voltage adjustment operation on a section of memory cells based on a quantity of access operations
US10431281B1 (en) 2018-08-17 2019-10-01 Micron Technology, Inc. Access schemes for section-based data protection in a memory device
CN113689904A (zh) * 2020-07-03 2021-11-23 长江存储科技有限责任公司 用于对三维FeRAM中的存储单元进行读取和写入的方法
US11373705B2 (en) * 2020-11-23 2022-06-28 Micron Technology, Inc. Dynamically boosting read voltage for a memory device
US11437097B2 (en) * 2020-12-09 2022-09-06 Micron Technology, Inc. Voltage equalization for pillars of a memory array

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040174729A1 (en) * 2003-03-07 2004-09-09 Sanyo Electric Co., Ltd. Memory
US20050068809A1 (en) * 2003-09-30 2005-03-31 Sanyo Electric Co., Ltd. Memory
US20180005681A1 (en) * 2016-07-01 2018-01-04 Micron Technology, Inc. Cell performance recovery using cycling techniques
WO2018004998A1 (en) * 2016-06-29 2018-01-04 Micron Technology, Inc. Writing to cross-point non-volatile memory

Family Cites Families (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4199591A (en) 1975-12-19 1980-04-22 Rohm And Haas Company Diels-Alder adducts of 3-isothiazolone 1-oxides and 1,1-dioxides
JPH0677434A (ja) 1992-08-27 1994-03-18 Hitachi Ltd 半導体記憶装置
JP3426693B2 (ja) 1994-03-07 2003-07-14 株式会社日立製作所 半導体記憶装置
JP4014669B2 (ja) * 1996-04-22 2007-11-28 株式会社ルネサステクノロジ 同期型半導体記憶装置
CN1307647C (zh) * 2000-07-07 2007-03-28 睦塞德技术公司 动态随机存取存储器、存储器器件及其执行读命令的方法
CN1225024C (zh) * 2000-07-25 2005-10-26 松下电器产业株式会社 半导体存储装置及其驱动方法
KR100379513B1 (ko) * 2000-10-24 2003-04-10 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치 및 그의 구동방법
US7809121B2 (en) 2001-06-22 2010-10-05 At&T Intellectual Property I, L.P. Identification of calling devices dialing a universal number to access a telecommunications relay service center
KR100744598B1 (ko) * 2001-06-29 2007-08-01 매그나칩 반도체 유한회사 리프레쉬 회로 및 방법 및 이를 이용하는 반도체 메모리장치
US6784707B2 (en) * 2002-07-10 2004-08-31 The Board Of Trustees Of The University Of Illinois Delay locked loop clock generator
JP2004056409A (ja) * 2002-07-19 2004-02-19 Ando Electric Co Ltd 分数分周器を用いた位相同期ループ回路
JP4277979B2 (ja) * 2003-01-31 2009-06-10 株式会社ルネサステクノロジ 半導体集積回路装置
US7317778B2 (en) * 2003-01-31 2008-01-08 Hewlett-Packard Development Company, L.P. Phase-locked loop control circuit
JP4199591B2 (ja) * 2003-05-16 2008-12-17 エルピーダメモリ株式会社 セルリークモニタ回路及びモニタ方法
US7193880B2 (en) 2004-06-14 2007-03-20 Texas Instruments Incorporated Plateline voltage pulsing to reduce storage node disturbance in ferroelectric memory
US7015733B2 (en) * 2003-10-10 2006-03-21 Oki Electric Industry Co., Ltd. Spread-spectrum clock generator using processing in the bitstream domain
US7133304B2 (en) 2004-03-22 2006-11-07 Texas Instruments Incorporated Method and apparatus to reduce storage node disturbance in ferroelectric memory
TWI304293B (en) * 2005-12-23 2008-12-11 Ind Tech Res Inst Duty cycle corrector circuit with widely operating range
KR100722775B1 (ko) * 2006-01-02 2007-05-30 삼성전자주식회사 반도체 장치의 지연동기루프 회로 및 지연동기루프제어방법
WO2007086502A1 (ja) * 2006-01-26 2007-08-02 Nihon Dempa Kogyo Co., Ltd. Ｖｃｏ駆動回路及び周波数シンセサイザ
KR100835279B1 (ko) * 2006-09-05 2008-06-05 삼성전자주식회사 수직 채널 구조를 가지는 트랜지스터를 구비하는 반도체메모리 장치
US8085101B2 (en) * 2007-11-02 2011-12-27 Panasonic Corporation Spread spectrum clock generation device
JP4811417B2 (ja) * 2008-02-14 2011-11-09 パナソニック株式会社 受信装置及び電子機器
JP4883031B2 (ja) * 2008-03-18 2012-02-22 パナソニック株式会社 受信装置と、これを用いた電子機器
US7701763B2 (en) * 2008-04-23 2010-04-20 Micron Technology, Inc. Leakage compensation during program and read operations
GB2459733B (en) * 2008-04-30 2012-12-19 Icera Inc Clock configuration
US7924072B2 (en) * 2008-11-14 2011-04-12 Analog Devices, Inc. Exact frequency translation using dual cascaded sigma-delta modulator controlled phase lock loops
US7928779B2 (en) * 2009-06-17 2011-04-19 Integrated Device Technology, Inc. Methods and apparatuses for incremental bandwidth changes responsive to frequency changes of a phase-locked loop
US8004875B2 (en) * 2009-07-13 2011-08-23 Seagate Technology Llc Current magnitude compensation for memory cells in a data storage array
JP5452348B2 (ja) * 2009-07-27 2014-03-26 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP2011193334A (ja) * 2010-03-16 2011-09-29 Elpida Memory Inc 内部クロック調整回路
US8179163B2 (en) * 2010-03-25 2012-05-15 Silicon Laboratories Inc. Method and apparatus for charge pump linearization in fractional-N PLLs
US8461889B2 (en) * 2010-04-09 2013-06-11 Micron Technology, Inc. Clock signal generators having a reduced power feedback clock path and methods for generating clocks
IT1400967B1 (it) 2010-06-15 2013-07-05 St Microelectronics Srl Dispositivo di memoria non volatile con circuito di riconnessione
US8305798B2 (en) * 2010-07-13 2012-11-06 Texas Instruments Incorporated Memory cell with equalization write assist in solid-state memory
US8432231B2 (en) * 2010-07-19 2013-04-30 Analog Devices, Inc. Digital phase-locked loop clock system
US8798223B2 (en) * 2010-12-23 2014-08-05 Ashish K. Choudhury Clock and data recovery unit without an external reference clock
US8482962B2 (en) * 2011-04-27 2013-07-09 Robert Newton Rountree Low noise memory array
EP2738945B1 (en) * 2011-07-26 2016-08-31 Sumitomo Electric Industries, Ltd. Compensation device, signal generator, and wireless communication device
US8971455B2 (en) * 2011-12-12 2015-03-03 Texas Instruments Incorporated Near-integer channel spur mitigation in a phase-locked loop
US8730711B2 (en) * 2012-04-26 2014-05-20 Robert Newton Rountree Low noise memory array
US20140085995A1 (en) 2012-09-25 2014-03-27 Zvika Greenfield Method, apparatus and system for determining a count of accesses to a row of memory
US9797903B2 (en) 2012-10-24 2017-10-24 Winthrop-University Hospital Non-invasive biomarker to identify subject at risk of preterm delivery
US9543967B2 (en) * 2013-01-29 2017-01-10 Longitude Semiconductor S.A.R.L. DLL circuit and semiconductor device
KR20140112663A (ko) * 2013-03-14 2014-09-24 삼성전자주식회사 지연고정루프회로 및 그 제어방법
JP2015114749A (ja) * 2013-12-10 2015-06-22 ソニー株式会社 クロック生成回路
JP6439915B2 (ja) * 2014-09-12 2018-12-19 セイコーエプソン株式会社 フラクショナルｎ−ｐｌｌ回路、発振器、電子機器及び移動体
US10013345B2 (en) * 2014-09-17 2018-07-03 Sandisk Technologies Llc Storage module and method for scheduling memory operations for peak-power management and balancing
KR20160057728A (ko) * 2014-11-14 2016-05-24 에스케이하이닉스 주식회사 지연 고정 루프 회로 및 그 동작방법
KR102240275B1 (ko) * 2014-12-01 2021-04-14 삼성전자주식회사 지연 고정 루프 및 이를 포함하는 메모리 장치
US9479185B2 (en) * 2014-12-12 2016-10-25 Bae Systems Information And Electronic Systems Integration Inc. Modified delta-sigma modulator for phase coherent frequency synthesis applications
US9401723B2 (en) * 2014-12-12 2016-07-26 Freescale Semiconductor, Inc. XOR phase detector, phase-locked loop, and method of operating a PLL
US9553714B2 (en) * 2015-06-26 2017-01-24 Broadcom Corporation Frequency multiplier for a phase-locked loop
KR20170013488A (ko) * 2015-07-27 2017-02-07 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR102341262B1 (ko) * 2015-08-11 2021-12-20 삼성전자주식회사 메모리 장치 및 메모리 장치의 동작 방법
US10325641B2 (en) * 2017-08-10 2019-06-18 Ivani, LLC Detecting location within a network
US9564233B1 (en) 2016-03-04 2017-02-07 Sandisk Technologies Llc Open block source bias adjustment for an incompletely programmed block of a nonvolatile storage device
US9792973B2 (en) * 2016-03-18 2017-10-17 Micron Technology, Inc. Ferroelectric memory cell sensing
US9842059B2 (en) 2016-04-14 2017-12-12 Western Digital Technologies, Inc. Wear leveling in storage devices
US9721638B1 (en) * 2016-05-10 2017-08-01 Micron Technology, Inc. Boosting a digit line voltage for a write operation
US9715918B1 (en) * 2016-05-23 2017-07-25 Micron Technology, Inc. Power reduction for a sensing operation of a memory cell
US9697913B1 (en) 2016-06-10 2017-07-04 Micron Technology, Inc. Ferroelectric memory cell recovery
US10403389B2 (en) * 2016-06-16 2019-09-03 Micron Technology, Inc. Array plate short repair
US9715919B1 (en) * 2016-06-21 2017-07-25 Micron Technology, Inc. Array data bit inversion
US9721639B1 (en) * 2016-06-21 2017-08-01 Micron Technology, Inc. Memory cell imprint avoidance
US9899073B2 (en) * 2016-06-27 2018-02-20 Micron Technology, Inc. Multi-level storage in ferroelectric memory
KR102606490B1 (ko) 2016-06-30 2023-11-30 삼성전자주식회사 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치
US10566040B2 (en) * 2016-07-29 2020-02-18 Micron Technology, Inc. Variable page size architecture
KR102369776B1 (ko) * 2016-08-31 2022-03-03 마이크론 테크놀로지, 인크. 강유전 메모리 셀
US10282108B2 (en) * 2016-08-31 2019-05-07 Micron Technology, Inc. Hybrid memory device using different types of capacitors
US10372566B2 (en) * 2016-09-16 2019-08-06 Micron Technology, Inc. Storing memory array operational information in nonvolatile subarrays
US10910436B2 (en) * 2016-09-24 2021-02-02 Intel Corporation Asymmetric selectors for memory cells
US9886991B1 (en) 2016-09-30 2018-02-06 Micron Technology, Inc. Techniques for sensing logic values stored in memory cells using sense amplifiers that are selectively isolated from digit lines
US10510423B2 (en) * 2017-08-04 2019-12-17 Micron Technology, Inc. Mitigating disturbances of memory cells
US10446502B2 (en) * 2017-08-30 2019-10-15 Micron, Technology, Inc. Apparatuses and methods for shielded memory architecture
US10110240B1 (en) * 2017-10-17 2018-10-23 Micron Technology, Inc. DLL circuit having variable clock divider
US10395697B1 (en) * 2018-02-08 2019-08-27 Micron Technology, Inc. Self-referencing sensing schemes with coupling capacitance
US10867653B2 (en) * 2018-04-20 2020-12-15 Micron Technology, Inc. Access schemes for protecting stored data in a memory device
US10636469B2 (en) * 2018-05-09 2020-04-28 Micron Technology, Inc. Cell voltage accumulation discharge
US10534840B1 (en) * 2018-08-08 2020-01-14 Sandisk Technologies Llc Multiplication using non-volatile memory cells
US10991411B2 (en) * 2018-08-17 2021-04-27 Micron Technology, Inc. Method and apparatuses for performing a voltage adjustment operation on a section of memory cells based on a quantity of access operations
US10431281B1 (en) 2018-08-17 2019-10-01 Micron Technology, Inc. Access schemes for section-based data protection in a memory device
US10636470B2 (en) * 2018-09-04 2020-04-28 Micron Technology, Inc. Source follower-based sensing scheme

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040174729A1 (en) * 2003-03-07 2004-09-09 Sanyo Electric Co., Ltd. Memory
US20050068809A1 (en) * 2003-09-30 2005-03-31 Sanyo Electric Co., Ltd. Memory
WO2018004998A1 (en) * 2016-06-29 2018-01-04 Micron Technology, Inc. Writing to cross-point non-volatile memory
US20180005681A1 (en) * 2016-07-01 2018-01-04 Micron Technology, Inc. Cell performance recovery using cycling techniques

Also Published As

Publication number Publication date
KR102304134B1 (ko) 2021-09-24
KR20210033053A (ko) 2021-03-25
CN112740330B (zh) 2022-04-15
JP2021525939A (ja) 2021-09-27
WO2020036722A1 (en) 2020-02-20
EP3837686A1 (en) 2021-06-23
EP3837686A4 (en) 2022-05-04
US10855295B2 (en) 2020-12-01
JP6946594B2 (ja) 2021-10-06
US10665285B2 (en) 2020-05-26
US10431281B1 (en) 2019-10-01
US20200058342A1 (en) 2020-02-20
US20200259497A1 (en) 2020-08-13

Similar Documents

Publication Publication Date Title
CN112740330B (zh) 用于存储器装置中的基于区段的数据保护的存取方案
CN111684526B (zh) 具有耦合电容的自我参考感测方案
US11211109B2 (en) Access schemes for protecting stored data in a memory device
CN112567462B (zh) 存储器装置中用于基于活动的数据保护的存取方案
CN111801738B (zh) 用于感测存储器单元的差分放大器方案
CN113243031B (zh) 存储器装置中的多路复用信号开发
CN113243031A (zh) 存储器装置中的多路复用信号开发

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant