CN111801738B - 用于感测存储器单元的差分放大器方案 - Google Patents

用于感测存储器单元的差分放大器方案 Download PDF

Info

Publication number
CN111801738B
CN111801738B CN201980016984.3A CN201980016984A CN111801738B CN 111801738 B CN111801738 B CN 111801738B CN 201980016984 A CN201980016984 A CN 201980016984A CN 111801738 B CN111801738 B CN 111801738B
Authority
CN
China
Prior art keywords
voltage
node
differential amplifier
component
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980016984.3A
Other languages
English (en)
Other versions
CN111801738A (zh
Inventor
D·维梅尔卡蒂
S·F·席佩斯
郭新伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111801738A publication Critical patent/CN111801738A/zh
Application granted granted Critical
Publication of CN111801738B publication Critical patent/CN111801738B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/231—Indexing scheme relating to amplifiers the input of an amplifier can be switched on or off by a switch to amplify or not an input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/396—Indexing scheme relating to amplifiers the output of an amplifier can be switched on or off by a switch to couple the output signal to a load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/48—Indexing scheme relating to amplifiers the output of the amplifier being coupled out by a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45156—At least one capacitor being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45306—Indexing scheme relating to differential amplifiers the common gate stage implemented as dif amp eventually for cascode dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45396—Indexing scheme relating to differential amplifiers the AAC comprising one or more switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45644—Indexing scheme relating to differential amplifiers the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请案针对于用于感测存储器单元的差分放大器方案。描述用于感测存储器单元的差分放大器方案的方法、系统和装置。在一个实例中，存储器设备可包含差分放大器，其具有被配置成与存储器单元耦合的第一输入节点并且具有被配置成与感测组件耦合的输出节点。在一些实例中，所述存储器设备还可包含电容器，其具有与所述第一输入节点耦合的第一节点，以及第一开关组件，其被配置成选择性地使所述电容器的第二节点与所述输出节点耦合。所述差分放大器可被配置成使得所述输出节点处的电流与所述差分放大器的所述第一输入节点处的电压和所述差分放大器的所述第二输入节点处的电压之间的差成比例。

Description

用于感测存储器单元的差分放大器方案
交叉引用
本专利申请案主张Vimercati等人2019年2月28日申请的标题为“用于感测存储器单元的差分放大器方案(DIFFERENTIAL AMPLIFIER SCHEMES FOR SENSING MEMORYCELLS)”的PCT申请案第PCT/US2019/020003号的优先权，所述PCT申请案主张Vimercati等人2018年3月13日申请的标题为“用于感测存储器单元的差分放大器方案(DIFFERENTIALAMPLIFIER SCHEMES FOR SENSING MEMORY CELLS)”的美国专利申请案第15/920,171号的优先权，所述申请案中的每一个转让给本受让人，并且所述申请案中的每一个明确地以全文引用的方式并入本文中。
技术领域
本技术领域涉及用于感测存储器单元的差分放大器方案。
背景技术
下文大体上涉及存储器系统，并且更具体来说，涉及用于感测存储器单元的差分放大器方案。
存储器装置广泛用以将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过编程存储器装置的不同状态来存储信息。举例来说，二进制存储器装置具有通常标示为逻辑“1”或逻辑“0”的两个逻辑状态。在其它存储器装置中，可存储大于两个逻辑状态。为了存取所存储的信息，电子装置的组件可读取或感测存储器装置中的所存储的逻辑状态。为了存储信息，电子装置的组件可写入或编程存储器装置中的逻辑状态。
存在各种类型的存储器装置，包含采用磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等的那些存储器装置。存储器装置可为易失性或非易失性的。例如PCM和FeRAM的非易失性存储器可维持所存储的逻辑状态很长一段时间，即使无外部电源存在下。易失性存储器装置(例如，DRAM)除非通过电源定期刷新，否则可能随时间丢失存储的逻辑状态。在一些情况下，非易失性存储器可使用类似装置架构作为易失性存储器，但可通过采用这类物理现象作为铁电电容或不同材料相位而具有非易失性性质。
改进存储器装置可包含增大存储器单元密度、增大读取/写入速度、提高可靠性、增强数据保持、降低功率消耗或降低制造成本，以及其它量度。在一些情况下，各种电路组件可包括于存储器单元与感测放大器之间以支持建立与确定存储器单元所存储的逻辑状态相关的信号。一些这类组件可与相对高的功率消耗或电荷泄漏相关联，这可不利地限制存储器装置的性能。
发明内容
描述一种方法。在一些实例中，所述方法可包含对存储器装置的电容器预充电，其中所述电容器的第一节点与差分放大器的第一输入节点耦合；在对所述电容器预充电之后，使所述电容器的第二节点与所述差分放大器的输出节点耦合；在所述电容器的所述第二节点与所述差分放大器的所述输出节点耦合的同时，使存储器单元与所述差分放大器的所述第一输入节点耦合以产生感测信号；和至少部分地基于所述产生的感测信号，确定所述存储器单元所存储的逻辑状态。
描述一种设备。在一些实例中，所述设备可包含存储器单元；感测组件；差分放大器，其具有被配置成与所述存储器单元耦合的第一输入节点并且具有被配置成与所述感测组件耦合的输出节点；电容器，其具有与所述第一输入节点耦合的第一节点；和第一开关组件，其被配置成选择性地使所述电容器的第二节点与所述输出节点耦合。
描述一种设备。在一些实例中，所述设备可包含存储器单元；感测组件；差分放大器，其具有被配置成与所述存储器单元耦合的第一输入节点并且具有被配置成与所述感测组件耦合的输出节点；电容器，其具有与所述差分放大器的所述第一输入节点耦合的第一节点；和存储器控制器，其可操作以：致使开关组件将所述电容器的第二节点与用于对所述电容器预充电的预充电电压源耦合；致使所述开关组件在对所述电容器预充电之后，将所述电容器的所述第二节点与所述差分放大器的所述输出节点耦合；致使所述开关组件在所述电容器的所述第二节点与所述差分放大器的所述输出节点耦合的同时，将所述存储器单元与所述差分放大器的所述第一输入节点耦合以产生感测信号；和至少部分地基于所述产生的感测信号，确定所述存储器单元所存储的逻辑状态。
附图说明
图1说明根据本公开的实例的支持用于感测存储器单元的差分放大器方案的实例存储器装置。
图2说明根据本公开的实例的支持用于感测存储器单元的差分放大器方案的实例电路。
图3说明根据本公开的实例的具有支持用于感测存储器单元的差分放大器方案的存储器单元的迟滞曲线的非线性电性质的实例。
图4说明根据本公开的实例的支持用于感测存储器单元的差分放大器方案的电路的实例。
图5示出说明根据本公开的各种实施例的支持用于感测存储器单元的差分放大器方案的实例存取程序的操作的时序图。
图6示出根据本公开的各种实施例的可支持用于感测存储器单元的差分放大器方案的存储器装置的框图。
图7示出根据本公开的各种实施例的可支持用于感测存储器单元的差分放大器方案的存储器控制器的框图。
图8示出根据本公开的各种实施例的包含可支持用于感测存储器单元的差分放大器方案的装置的系统的图式。
图9示出说明根据本公开的各种实施例的可支持用于感测存储器单元的差分放大器方案方法的流程图。
图10示出说明根据本公开的各种实施例的可支持用于感测存储器单元的差分放大器方案的方法的流程图。
具体实施方式
可使用读取操作检测到存储器单元的逻辑状态，所述读取操作采用根据本公开的方面的用于感测存储器单元的差分放大器方案。举例来说，存储器装置可包含与存储器单元和感测组件耦合或耦合于存储器单元和感测组件之间的放大器组件。在一些情况下，所述放大器组件可包含差分放大器，其中放大器的第一输入节点可被配置成与存储器单元耦合且放大器的输出节点可被配置成与感测组件耦合。在一些实例中，差分放大器被配置成使得输出节点处的电流可与第一输入节点和第二输入节点之间的电压差成比例。
在一些实例中，放大器组件可包含积分器电容器，其被配置成与差分放大器的输出节点和放大器的第一输入节点耦合或耦合在差分放大器的输出节点和放大器的第一输入节点之间。举例来说，积分器电容器的第一节点可与差分放大器的第一输入节点耦合，且开关组件可耦合于差分放大器的输出节点与积分器电容器的第二节点之间。因此，放大器组件可提供输出节点和第一输入节点之间的电容反馈线，且可借助于开关组件启用或停用所述电容反馈线。在一些实例中，放大器组件也可提供可选择直接反馈线，其中开关组件可与输出节点和第一输入节点耦合或耦合在输出节点和第一输入节点之间，并且可被配置成选择性地与输出节点和第一输入节点耦合或断开耦合。
在读取操作期间，积分器电容器可在预充电操作中充电，并且接着与差分放大器的输出节点和差分放大器的第一输入节点耦合。存储器单元接着可与差分放大器的第一输入节点耦合，且在耦合之后第一输入节点处的电压可基于存储器单元所存储的逻辑状态。差分放大器的输出节点接着可与感测组件耦合，且差分放大器可将感测信号提供到感测组件，所述感测信号可基于存储器单元所存储的逻辑状态。
在一些实例中，描述的差分放大器方案可提供存储器单元和感测组件之间的电荷共享的减少或消除，以及其它优点。举例来说，可通过描述的差分放大器(例如，经由与差分放大器耦合的电压源)提供电流或电荷，且提供的电流或电荷可基于从存取存储器单元导出的电压信号。通过减少或消除存储器单元和感测组件之间的电荷共享，与不采用这类差分放大器技术的存储器装置相比，可改进存储器装置的性能。
在一个实例中，根据本公开的方法可包含对存储器装置的电容器预充电，其中所述电容器的第一节点与差分放大器的第一输入节点耦合；在对所述电容器预充电之后，使所述电容器的第二节点与所述差分放大器的输出节点耦合；在所述电容器的所述第二节点与所述差分放大器的所述输出节点耦合的同时，使存储器单元与所述差分放大器的所述第一输入节点耦合以产生感测信号；和至少部分地基于所述产生的感测信号，确定所述存储器单元所存储的逻辑状态。
在一些实例中，所述方法可另外包含在对所述电容器预充电之前，经由反馈线使所述差分放大器的所述第一输入节点与所述差分放大器的所述输出节点耦合。在一些实例中，所述方法可另外包含在对所述电容器预充电之后，经由所述反馈线使所述差分放大器的所述第一输入节点与所述差分放大器的所述输出节点断开耦合。
在一些实例中，所述方法可另外包含使所述电容器的第二节点与用于对所述电容器预充电的预充电电压源耦合。在一些实例中，所述方法可另外包含在对所述电容器预充电之后，使电容器的第二节点与预充电电压源断开耦合。
在一些实例中，所述方法可另外包含使一或多个供电电压与差分放大器耦合以启用差分放大器。
在所述方法的一些实例中，所述差分放大器被配置成使得所述输出节点处的电流与所述差分放大器的所述第一输入节点处的电压和所述差分放大器的第二输入节点处的电压之间的差成比例。
在另一实例中，根据本公开的设备可包含存储器单元；感测组件；差分放大器，其具有被配置成与所述存储器单元耦合的第一输入节点并且具有被配置成与所述感测组件耦合的输出节点；电容器，其具有与所述第一输入节点耦合的第一节点；和第一开关组件，其被配置成选择性地使所述电容器的第二节点与所述输出节点耦合。
在一些实例中，所述设备可另外包含第二开关组件，其被配置成选择性地使所述输出节点与所述第一输入节点耦合。在一些实例中，所述第一开关组件和第二开关组件被配置成接收相同的逻辑信号。
在一些实例中，所述设备可另外包含第三开关组件，其被配置成选择性地使所述电容器的所述第二节点与预充电电压源耦合。
在一些实例中，所述设备可另外包含第四开关组件，其被配置成选择性地使所述第一输入节点与接地电压源耦合。
在一些实例中，所述设备可另外包含选择组件，其被配置成选择性地使所述存储器单元与所述第一输入节点或所述感测组件耦合。
在一些实例中，所述设备可另外包含第五开关组件，其被配置成选择性地使所述存储器单元与所述第一输入节点耦合。
在一些实例中，所述设备可另外包含第六开关组件，其被配置成选择性地使所述输出节点与所述感测组件耦合。
在所述设备的一些实例中，所述差分放大器被配置成使得所述输出节点处的电流与所述第一输入节点处的电压和第二输入节点处的电压之间的差成比例。在一些实例中，所述差分放大器被配置成当所述第一节点处的电压高于所述第二节点的电压时，准许电流流动到所述输出节点中。
在一些实例中，所述设备可另外包含放大器参考电压源，其与所述差分放大器的第二输入节点耦合。
在一些实例中，所述设备可另外包含第一放大器电压源，其被配置成与所述差分放大器的第一供应节点耦合；和第二放大器电压源，其被配置成与所述差分放大器的第二供应节点耦合。
在另一实例中，根据本公开的一种设备可包含存储器单元；感测组件；差分放大器，其具有被配置成与所述存储器单元耦合的第一输入节点并且具有被配置成与所述感测组件耦合的输出节点；电容器，其具有与所述差分放大器的所述第一输入节点耦合的第一节点；和存储器控制器。所述存储器控制器可为可操作的以致使开关组件将所述电容器的第二节点与用于对所述电容器预充电的预充电电压源耦合；致使所述开关组件在对所述电容器预充电之后，将所述电容器的所述第二节点与所述差分放大器的所述输出节点耦合；致使开关组件在所述电容器的所述第二节点与所述差分放大器的所述输出节点耦合的同时，将存储器单元与所述差分放大器的所述第一输入节点耦合以产生感测信号；和至少部分地基于所述产生的感测信号，确定所述存储器单元所存储的逻辑状态。
在一些实例中，所述存储器控制器可为可操作的以致使开关组件在对所述电容器预充电时，将所述差分放大器的所述第一输入节点与接地电压源耦合。
在一些实例中，所述存储器控制器可为可操作的以致使开关组件在对所述电容器预充电之前，经由反馈线使所述差分放大器的所述第一输入节点与所述差分放大器的所述输出节点耦合。
在一些实例中，所述存储器控制器可为可操作的以致使开关组件在对所述电容器预充电之后，经由所述反馈线将所述差分放大器的所述第一输入节点与所述差分放大器的所述输出节点断开耦合。
在一些实例中，所述存储器控制器可为可操作的以至少部分地基于致使选择组件将所述电容器的所述第二节点与所述预充电电压源耦合，致使所述选择组件将所述电容器的所述第二节点与所述差分放大器的所述输出节点断开耦合。
在一些实例中，所述存储器控制器可为可操作的以至少部分地基于致使选择组件将所述电容器的所述第二节点与所述差分放大器的所述输出节点耦合，致使所述选择组件将所述电容器的所述第二节点与所述预充电电压源断开耦合。
在一些实例中，所述存储器控制器可为可操作的以通过使一或多个供电电压与所述差分放大器耦合来启用所述差分放大器。
在一些实例中，所述差分放大器被配置成使得所述输出节点处的电流与所述差分放大器的所述第一输入节点处的电压和所述差分放大器的第二输入节点处的电压之间的差成比例。
关于图1到3在支持用于感测存储器单元的差分放大器方案的存储器阵列、存储器电路和存储器单元行为的上下文中进一步描述上文介绍的本公开的特征。接着关于图4和5描述具体实例，其说明具有支持用于感测存储器单元的差分放大器方案的相关联读取操作时序图的特定电路。关于图6到10进一步描述本公开的这些和其它特征，其说明支持用于感测存储器单元的差分放大器方案的设备图、系统图和流程图。
图1说明根据本公开的各种实施例的支持用于感测存储器单元的差分放大器方案的实例存储器装置100。存储器装置100还可被称作电子存储器设备。存储器装置100可包含可经编程以存储不同逻辑状态的存储器单元105。在一些情况下，存储器单元105可经编程以存储两种逻辑状态，标示为逻辑0和逻辑1。在一些情况下，存储器单元105可经编程以存储多于两个逻辑状态。在各种实例中，存储器单元105可包含电容存储器元件、铁电存储器元件、电阻元件或自选择存储器(例如，SSM)元件。
在一些实例中，存储器单元105可存储表示可编程逻辑状态的电荷(例如，将电荷存储在电容器中)。在一个实例中，带电荷和不带电荷电容器可分别表示两个逻辑状态。在另一实例中，带正电和带负电电容器可分别表示两个逻辑状态。DRAM或FeRAM架构可使用此类设计，且所采用的电容器可包含具有线性或顺电极化特性的介电材料作为绝缘体。在一些实例中，电容器的不同电荷量可表示不同逻辑状态(例如，支持相应存储器单元105中的多于两个逻辑状态)。在一些实例中，例如FeRAM架构，存储器单元105可包含具有铁电材料作为电容器的端子之间的绝缘层的铁电电容器。铁电电容器的极化的不同电平可表示不同逻辑状态(例如，支持相应存储器单元105中的两个或更多个逻辑状态)。铁电材料具有非线性极化特性，包含参考图3进一步详细论述的那些特性。
在一些实例中，存储器单元105可包含材料部分，其可被称为存储器元件、存储器储存元件、自选择式存储器元件，或自选择式存储器储存元件。材料部分可具有表示不同逻辑状态的可变和可配置电阻。
举例来说，可呈结晶原子配置或非晶原子配置形式(例如，能够在存储器装置100的环境工作温度范围内维持结晶态或非晶态)的材料可取决于原子配置而具有不同电阻。材料的更结晶态(例如，单晶、基本结晶的相对大晶粒集)可具有相对低电阻，且可被替代地称作“设置(SET)”逻辑状态。材料的更非晶态(例如，完全非晶态，基本非晶的相对小晶粒的某一分布)可具有相对高电阻，且可被替代地称作“重置(RESET)”逻辑状态。因此，施加到此存储器单元105的电压可导致不同电流，这取决于存储器单元105的材料部分是处于更结晶态还是更非晶态。因此，由向存储器单元105施加读取电压产生的电流的量值可用于确定由存储器单元105存储的逻辑状态。
在一些实例中，存储器元件可经配置有各种比率的结晶和非晶区域(例如，不同程度的原子有序和无序)，这可导致中间电阻，所述中间电阻可表示不同逻辑状态(例如，支持相应存储器单元105中的两个或更多个逻辑状态)。另外，在一些实例中，材料或存储器元件可具有多于两个原子配置，例如非晶配置和两个不同的结晶配置。尽管本文参考不同原子配置的电阻描述，但存储器装置可使用存储器元件的某一其它特性来确定对应于原子配置或原子配置的组合的所存储的逻辑状态。
在一些情况下，更非晶态中的存储器元件可与阈值电压相关联，其中当跨存储器元件超过阈值电压时，电流流过存储器元件。当跨处于更非晶态的存储器元件施加小于阈值电压的电压时，电流可能不流过所述存储器元件。在一些情况下，处于更结晶态的存储器元件可能并不与阈值电压相关联(例如，可与阈值电压零相关联)，且电流可响应于跨存储器元件的非零电压而流过存储器元件。在一些情况下，处于更非晶态和更结晶态两者的材料可与阈值电压相关联。举例来说，SSM可增强存储器单元在不同编程状态之间的阈值电压差(例如，借助于不同组组成布)。具有这类存储器元件的存储器单元105的逻辑状态可通过将存储器元件随着时间推移加热到一温度曲线来设置，所述加热操作支持形成特定原子配置或原子配置的组合。
存储器装置100可包含三维(3D)存储器阵列，其中多个二维(2D)存储器阵列(例如，叠组、层级)彼此上下形成。相比于2D阵列，这类布置可增大可放置或创建于单个裸片或衬底上的存储器单元105的数目，这又可降低生产成本或增加存储器装置100的性能，或这两者。叠组可通过电绝缘材料分离。每一叠组或层级可对准或定位成使得存储器单元105在每一叠组上可彼此大致对准，从而形成存储器单元105的堆叠。
在存储器装置100的实例中，存储器单元105的每一行与多个第一存取线110中的一个(例如，字线(WL)，例如WL_1到WL_M中的一个)耦合，且存储器单元105的每一列与多个第二存取线115中的一个(例如，数字线(DL)，例如DL_1到DL_N中的一个)耦合。在一些情况下，第一存取线110和第二存取线115可在存储器装置100中大体上彼此垂直(例如，当观察存储器装置100的叠组的平面时，如图1中所示)。对字线和位线或其类似物的引用可互换，且不影响理解或操作。
一般来说，一个存储器单元105可位于存取线110和存取线115的交点处(例如，与存取线110和存取线115耦合，耦合于存取线110与存取线115之间)。此交点可被称作存储器单元105的地址。目标存储器单元105可以是位于通电或以其它方式选择的存取线110与通电或以其它方式选择的存取线115的交点处的存储器单元105。换句话说，存取线110和存取线115可通电或以其它方式被选择以便存取(例如，读取或写入)其交点处的存储器单元105。与相同存取线110或115电子通信(例如，连接到相同存取线110或115)的其它存储器单元105可以被称作非目标存储器单元105。
虽然参考图1所描述的存取线展示为存储器单元105与耦合的组件之间的直线，但存取线可包含其它电路元件，例如电容器、电阻器、晶体管、放大器、电压源、开关组件、选择组件等等，这些可用于支持存取操作，包含本文中所描述的那些操作。在一些实例中，电极可与存储器单元105和存取线110耦合(例如，耦合于存储器单元105和存取线110之间)，或与存储器单元105和存取线115耦合(例如，耦合于存储器单元105和存取线115之间)。术语电极可指电导体，或组件之间的其它电接口，且在一些情况下，可用作通到存储器单元105的电触头。电极可包含提供存储器装置100的元件或组件之间的导电路径的迹线、电线、导电线、导电层、导电衬垫等。
在一些架构中，存储器单元105的逻辑存储组件(例如，电容存储器元件、铁电存储器元件、电阻存储器元件、其它存储器元件)可通过单元选择组件与第二存取线115电隔离。第一存取线110可与存储器单元105的单元选择组件耦合并且可控制存储器单元105的单元选择组件。举例来说，单元选择组件可为晶体管且第一存取线110可与晶体管的栅极耦合。激活存储器单元105的第一存取线110可导致存储器单元105的逻辑存储组件与其对应的第二存取线115之间的电连接或闭合电路。接着可存取第二存取线115以读取或写入存储器单元105。
在一些实例中，存储器单元105也可与多个第三存取线120中的一个(例如，板线(PL)，例如PL_1到PL_N中的一个)耦合。在一些实例中，多个第三存取线120可将存储器单元105与一或多个电压源耦合，以用于各种感测和/或写入操作，包含本文中所描述的那些操作。举例来说，当存储器单元105采用电容器来存储逻辑状态时，第二存取线115可提供对电容器的第一端子的存取，且第三存取线120可提供对电容器的第二端子(例如，与电容器的相对板相关联的端子，其与电容器的第一端子相对；以其它方式在与电容器的第一端子相对的电容侧上的端子)的存取。虽然存储器装置100的多个第三存取线120展示为与多个第二存取线115大体上平行，但在其它实例中，多个第三存取线120可与多个第一存取线110大体上平行或呈任何其它配置。
可通过激活或选择与存储器单元105耦合的第一存取线110、第二存取线115和/或第三存取线120对存储器单元105执行例如读取、写入和重写等存取操作，所述操作可包含将电压、电荷和/或电流施加到相应存取线。存取线110、115和120可由例如金属(例如，铜(Cu)、银(Ag)、铝(Al)、金(Au)、钨(W)、钛(Ti)等)、金属合金、碳等导电材料或其它导电或半导电材料、合金或化合物制成。选择存储器单元105之后，所得信号可用于确定存储的逻辑状态。举例来说，可选择具有存储逻辑状态的电容存储器元件的存储器单元105，且可经由存取线和/或存取线的所得电压检测所得的电荷流动，以确定由存储器单元105存储的经编程逻辑状态。
可通过行解码器125和列解码器135控制存取存储器单元105。举例来说，行解码器125可从存储器控制器150接收行地址，且基于所接收的行地址激活适当的第一存取线110。类似地，列解码器135可从存储器控制器150接收列地址并激活适当的第二存取线115。因此，在一些实例中，可通过激活第一存取线110和第二存取线115来存取存储器单元105。
在一些实例中，存储器控制器150可通过各种组件(例如行解码器125、列解码器135、感测组件130)控制存储器单元105的操作(例如，读取操作、写入操作、重写操作、刷新操作、放电操作)。在一些情况下，行解码器125、列解码器135和感测组件130中的一或多个可与存储器控制器150处于相同位置或以其它方式包含在一起。存储器控制器150可产生行地址信号和列地址信号以激活所要的存取线110和存取线115。存储器控制器150还可产生或控制在存储器装置100的操作期间使用的各种电压或电流。举例来说，存储器控制器150可在存取一或多个存储器单元105之后将放电电压施加到存取线110或存取线115。
一般来说，本文中所论述的施加电压的振幅、形状或持续时间可经调整或变化且对于用于操作存储器装置100中所论述的各种操作可以是不同的。另外，可同时存取存储器装置100内的一个、多个或所有存储器单元105。举例来说，在将所有存储器单元105或存储器单元105的群组设置为单个逻辑状态的重置操作期间，可同时存取存储器装置100的多个或所有存储器单元105。
当存取存储器单元105(例如，与存储器控制器150协作)确定存储器单元105所存储的逻辑状态时，可通过感测组件130读取(例如，感测)存储器单元105。举例来说，感测组件130可被配置成感测通过存储器单元105的电流或电荷，或由响应于读取操作而使存储器单元105与感测组件130或其它中间组件(例如，存储器单元与感测组件130之间的信号产生电路)耦合产生的电压。感测组件130可将指示存储器单元105所存储的逻辑状态的输出信号提供到一或多个组件(例如，提供到列解码器135、输入/输出组件140、存储器控制器150)。
在一些实例中，在存取存储器单元105之后，存储器单元105的逻辑存储部分可放电，或以其它方式准许电荷或电流流经其对应的存取线115。这类电荷或电流可由从存储器装置100的一或多个电压源或电压供应器(未示出)施偏压或电压到存储器单元105引起，其中这类电压源或电压供应器可为感测组件130、存储器控制器150或某一其它组件(例如，偏压组件)的部分。在一些实例中，存储器单元105的放电可致使存取线115的电压改变，感测组件130可将所述电压改变与参考电压进行比较以确定存储器单元105所存储的状态。在一些实例中，电压可施加到存储器单元105(例如，使用对应存取线110和存取线115)，且所得电流的存在可取决于存储器单元105的存储器元件的所施加电压和电阻状态，感测组件130可使用所述所施加电压和电阻状态确定存储器单元105所存储的状态。
在一些实例中，当跨具有存储第一逻辑状态(例如，设置状态，与更结晶原子配置相关联)的存储器元件的存储器单元105施加读取信号(例如，读取电压)时，存储器单元由于读取脉冲超出存储器单元105的阈值电压而传导电流。作为响应或基于此，作为确定所存储逻辑状态的部分，感测组件130因而可检测通过存储器单元105的电流。当向具有存储第二逻辑状态(例如，重置状态，与更非晶原子配置相关联)的存储器元件的存储器单元105施加读取脉冲时，存储器单元105可能由于读取脉冲未超出存储器单元的阈值电压而不传导电流，所述施加操作可能发生在跨具有存储第一逻辑状态的存储器元件的存储器单元105施加读取脉冲之前或之后。作为确定所存储逻辑状态的部分，感测组件130因而可检测到极少电流通过存储器单元105或无电流通过。
在一些实例中，可定义阈值电流以用于感测由存储器单元105存储的逻辑状态。阈值电流可设置为高于当存储器单元105响应于读取脉冲未达到阈值时可穿过存储器单元105的电流，但等于或低于当存储器单元105响应于读取脉冲而达到阈值时穿过存储器单元105的预期电流。举例来说，阈值电流可高于相关联存取线110或115的泄漏电流。在一些实例中，可基于由受读取脉冲驱动的电流产生的电压(例如，跨并联电阻)而确定由存储器单元105存储的逻辑状态。举例来说，可相对于参考电压比较所得电压，所得电压小于对应于第一逻辑状态的参考电压且所得电压大于对应于第二逻辑状态的参考电压。
在一些实例中，当读取存储器单元105(例如，作为读取操作的部分，可施加多个电压)时，可施加多于一个电压。举例来说，如果施加的读取电压不引起电流流动，那么可施加一或多个其它读取电压(例如，直到感测组件130检测到电流)。基于评估引起电流流动的读取电压，可确定存储器单元105的所存储的逻辑状态。在一些情况下，读取电压可斜变(例如，流畅地增加到较高量值)直到感测组件130检测到电流流动或其它条件。在其它情况下，可施加预定的读取电压(例如，以逐步方式增加较高量值的预定序列的读取电压)，直到检测到电流为止。同样地，读取电流可施加到存储器单元105，且用以产生读取电流的电压的量值可取决于存储器单元105的电阻或总阈值电压。
感测组件130可包含各种开关组件、选择组件、晶体管、放大器、电容器、电阻器或电压源以用于检测和放大感测信号的差(例如，读取电压和参考电压之间的差、读取电流和参考电流之间的差、读取电荷和参考电荷之间的差)，这在一些实例中可以被称作锁存。在一些实例中，感测组件130可包含可针对连接到感测组件130的存取线115集中的每一个重复的一系列组件电路元件电路元件。举例来说，感测组件130可包含用于与感测组件130耦合的存取线115集中的每一个的单独感测电路(例如，单独感测放大器、单独信号产生电路)，使得可针对与存取线115集中的相应存取线耦合的相应存储器单元105单独地检测到逻辑状态。在各种实例中，参考信号来源或所产生的参考信号可在存储器装置100的组件之间共享(例如，在一或多个感测组件130当中共享，在感测组件130的单独感测电路当中共享)。
感测组件130可包含在包含存储器装置100的装置中。举例来说，感测组件130可与存储器的可耦合到存储器装置100的其它读取和写入电路解码电路或寄存器电路包含在一起。在一些实例中，可通过列解码器135输出存储器单元105的所检测到的逻辑状态作为输出。在一些实例中，感测组件130可为列解码器135或行解码器125的部分。在一些实例中，感测组件130可连接到列解码器135或行解码器125或以其它方式与列解码器135或行解码器125电子通信。
虽然示出了单个感测组件130，但存储器装置100可包含多于一个感测组件130。举例来说，第一感测组件130可与存取线115的第一子集耦合且第二感测组件130可与存取线115的第二子集(例如，不同于存取线115的第一子集)耦合。在一些实例中，感测组件130的这类划分可支持多个感测组件130的并行(例如，同时)操作。在一些实例中，感测组件130的这类划分可支持使具有不同配置或特性的感测组件130匹配存储器装置的存储器单元105的特定子集(例如，支持不同类型的存储器单元105，支持存储器单元105的子集的不同特性，支持存取线115的子集的不同特性)。另外或替代地，两个或更多个感测组件130可与存取线115的同一集(例如，针对组件冗余)耦合。在一些实例中，这类配置可支持维持功能性以克服冗余感测组件130中的一个的失效或其它不良操作。在一些实例中，这类配置可支持针对特定操作特性(例如，与功率消耗特征相关，与特定感测操作的存取速度特性相关)选择冗余感测组件130中的一个的能力。
在一些存储器架构中，存取存储器单元105可降级或破坏所存储逻辑状态，且可执行重写或刷新操作以将原始逻辑状态传回到存储器单元105。在DRAM或FeRAM中，举例来说，存储器单元105的电容器可在感测操作期间部分或完全放电，从而破坏存储于存储器单元105中的逻辑状态。在PCM中，举例来说，感测操作可使存储器单元105的原子配置改变，从而改变存储器单元105的电阻状态。因此，在一些实例中，可在存取操作之后重写存储于存储器单元105中的逻辑状态。另外，激活单个存取线110或115可导致与存取线110或115耦合的所有存储器单元105放电。因此，在存取操作之后可重写与存取操作的存取线110或115耦合的若干或所有存储器单元105(例如，存取行的所有单元、存取列的所有单元)。
在一些实例中，读取存储器单元105可以是非破坏性的。也就是说，在读取存储器单元105之后，存储器单元105的逻辑状态可能不需要被重写。举例来说，在例如PCM的非易失性存储器中，存取存储器单元105可能不会毁坏逻辑状态，且因此存储器单元105可能不需要在存取之后重写。然而，在各种实例中，在不存在存取操作的情况下，可能需要或可能不需要刷新存储器单元105的逻辑状态。举例来说，可通过施加适当写入或刷新脉冲按周期性间隔刷新存储器单元105所存储的逻辑状态以便维持所存储的逻辑状态。刷新存储器单元105可减少或消除由于电荷泄漏或存储器元件的原子配置随着时间推移的改变而导致的读取干扰错误或逻辑状态损坏。
还可通过激活相关第一存取线110、第二存取线115和/或第三存取线120来设置或写入存储器单元105。换句话说，逻辑状态可存储于存储器单元105中。列解码器135或行解码器125可例如经由输入/输出组件140接受将写入到存储器单元105的数据。在各种实例中，写入操作可至少部分地由感测组件130执行，或写入操作可配置成绕过感测组件130。
在电容性存储器元件的状况下，存储器单元105可通过向电容器施加电压被写入，且接着隔离电容器(例如，隔离电容器与用以写入存储器单元105的电压源)以将电荷存储在与所要逻辑状态相关联的电容器中。在铁电存储器的情况下，可通过施加足以极化铁电存储器元件的高量值电压(例如，施加饱和电压)来写入存储器单元105的铁电存储器元件(例如，铁电电容器)，其中极化与所要逻辑状态相关联，且铁电存储器元件可被隔离(例如，浮动)，或可跨铁电存储器元件施加零净值电压(例如，使铁电性存储器元件接地、虚拟接地)。在PCM的情况下，可通过施加具有如下特征曲线的电流来写入存储器元件：致使(例如，借助于加热和冷却)存储器元件形成与所要逻辑状态相关联的原子配置。
在根据本公开的各种实例中，可提供放大器组件(未示出)，例如存储器单元105和感测组件130之间的信号产生电路中的放大器组件，或感测组件130的信号产生部分，以支持用于确定存储器单元105所存储的逻辑状态的感测信号的产生。放大器组件可包含具有两个输入节点(例如，两个输入端子)和输出节点(例如，输出端子)的差分放大器。输入节点中的第一输入节点可被配置成与存储器单元105耦合(例如，经由存取线115)且输出节点可被配置成与感测组件130的一部分(例如，感测放大器或感测组件130的其它锁存组件)耦合。在一些实例中，差分放大器可被配置成使得输出节点处的电流与差分放大器的两个输入节点之间的电压差成比例。在各种实例中，放大器组件可与存储器单元105(例如，沿着存取线115的多个存储器单元105中的一或多个)和感测组件130耦合或耦合于存储器单元105(例如，沿着存取线115的多个存储器单元105中的一或多个)和感测组件130之间，或放大器组件可为可或可不电等效的感测组件130的一部分。
放大器组件还可包含具有两个节点(例如，与电容器的相对板相关联的节点、以其它方式在电容的相对侧上的节点)的电容器，其中电容器的第一节点与第一输入节点耦合。放大器组件还可包含开关组件或选择组件，其被配置成选择性地使电容器的第二节点与差分放大器的输出节点耦合或断开耦合。换句话说，放大器组件可包含差分放大器的输出节点和差分放大器的第一输入节点之间的电容反馈线，且可借助于开关组件或选择组件选择性地启用或停用电容反馈线。在一些实例中，开关组件或选择组件可支持在耦合放大器组件以产生用于确定存储器单元105所存储的逻辑状态的感测信号之前对电容器充电(例如，对电容器预充电)。
在一些实例中，放大器组件还可包含开关组件，其被配置成选择性地使输出节点与第一输入节点耦合。换句话说，放大器组件可包含处于差分放大器的输出节点和差分放大器的第一输入节点之间的直接反馈线，且可借助于开关组件启用或停用直接反馈线。
通过包含例如本文中所描述的那些放大器组件的放大器组件，存储器装置100可支持用于感测存储器单元105所存储的逻辑状态的特定技术。举例来说，感测逻辑状态的方法可包含对描述的电容器预充电(例如，在电容器的第一节点与差分放大器的第一输入节点耦合时)，并且在对电容器预充电之后使电容器的第二节点与差分放大器的输出节点耦合。所述方法还可包含在电容器的第二节点与差分放大器的输出节点耦合，使存储器单元105(例如，经由存取线115)与差分放大器的第一输入节点耦合以产生感测信号。随后可至少部分地基于产生的感测信号确定存储器单元105所存储的逻辑状态。
因此，设置于存储器单元105与感测组件130之间的放大器组件可支持感测信号的特定形成，以便改进相关联存储器装置100的性能。举例来说，差分放大器的所描述的实施方案可实现具有较低电压量值的电压源的使用，可降低功耗，可减小泄漏电流，可减小或消除存储器单元和感测组件之间的电荷共享。此外，差分放大器的所描述的实施方案可支持读取沿着更长数字线的存储器单元(例如，可对沿着数字线的变化更具稳健性)，可支持较小存储器单元占据空间(例如，支持较少组件，例如较少晶体管或更小锁存器)，可支持更快存取操作，或可提供包含本文中所描述的那些益处的其它益处。
图2说明根据本公开的各种实施例的支持用于感测存储器单元的差分放大器方案的实例电路200。电路200可包含存储器单元105-a和感测组件130-a，其可为参考图1所描述的存储器单元105和感测组件130的实例。电路200还可包含字线205、数字线210和板线215，在一些实例中，其可分别对应于参考图1所描述的第一存取线110、第二存取线115和第三存取线120。电路200还可包含供感测组件130-a用以确定存储器单元105-a的所存储逻辑状态的参考线265。
如图2中所说明，感测组件130-a可包含第一节点131-a和第二节点132-a，在各种实例中，且可与电路的不同存取线(例如，分别是电路200的信号线260和参考线265)或不同电路(未示出)的共同存取线耦合。然而，根据本公开的各种实施例的存取线和/或参考线的其它配置是可能的。
存储器单元105-a可包含逻辑存储组件(例如，存储器元件)，例如具有第一板、单元板221和第二板、单元底部222的电容器220。单元板221和单元底部222可通过定位在其之间(例如，DRAM应用程序中)的介电材料进行电容耦合，或通过定位在其之间(例如，FeRAM应用程序中)的铁电材料进行电容耦合。单元板221可与电压Vplate相关联，且单元底部222可与电压Vbottom相关联，如电路200中所说明。单元板221和单元底部222的定向可在不改变存储器单元105-a的操作的情况下是不同的(例如，翻转)。可经由板线215存取单元板221，且可经由数字线210存取单元底部222。如本文中所描述，可通过充电、放电和/或极化电容器220来存储各种状态。
电容器220可与数字线210电子通信，且可通过操作电路200中表示的各种元件来读取或感测电容器220的所存储的逻辑状态。举例来说，存储器单元105-a还可包含单元选择组件230，且当单元选择组件230被激活(例如，借助于激活逻辑信号)时，电容器220可与数字线210耦合，且当单元选择组件230被解除激活(例如，借助于解除激活逻辑信号)时，电容器220可与数字线210隔离。
在一些实例中，激活单元选择组件230可被称为选择存储器单元105-a，且在一些实例中，解除激活单元选择组件230可被称为撤销选择存储器单元105-a。在一些实例中，单元选择组件230是晶体管且通过将激活电压施加到晶体管栅极来控制其操作，其中用于激活晶体管的电压(例如，晶体管栅极端子和晶体管源极端子之间的电压)大于晶体管的阈值电压量值。字线205可用于激活单元选择组件230。举例来说，施加到字线205的选择电压(例如，字线逻辑信号)可施加到单元选择组件230的晶体管的栅极，其可将电容器220与数字线210连接(例如，在电容器220与数字线210之间提供导电路径)。
在其它实例中，可切换存储器单元105-a中的单元选择组件230和电容器220的位置，使得单元选择组件230可与板线215和单元板221耦合或耦合在板线215与单元板221之间，且电容器220与数字线210和单元选择组件230的另一端子耦合或耦合在数字线210与单元选择组件230的另一端子之间。在此类实施例中，单元选择组件230可通过电容器220保持与数字线210电子通信。此配置可与用于存取操作的替代定时和偏压相关联。
在使用铁电电容器220的实例中，在连接到数字线210后，电容器220可或可不完全放电。在各种方案中，为了感测铁电电容器220存储的逻辑状态，可将电压施加到板线215和/或数字线210，且可施偏压于字线205以选择存储器单元105-a。在一些情况下，板线215和/或数字线210可虚拟接地且接着在激活字线205之前与虚拟接地隔离，这可被称作浮动状态。
通过改变单元板221的电压(例如，经由板线215)来操作存储器单元105-a可被称作“移动单元板”。施偏压于板线215和/或数字线210可能会导致跨电容器220的电压差(例如，数字线210的电压减去板线215的电压)。电压差可伴随电容器220上存储电荷的改变，其中存储电荷的改变的量值可取决于电容器220的初始状态(例如，初始逻辑状态存储逻辑1还是逻辑0)。在一些方案中，电容器220的存储电荷的变化可能引起数字线210的电压的变化，这可由感测组件130-a用来确定存储器单元105-a的存储逻辑状态。
数字线210可与多个存储器单元105耦合，且数字线210可具有引起不可忽略的本征电容240(例如，数量级为皮法(pF))的性质，这可使数字线210与电压源250-a耦合。电压源250-a可表示共同接地或虚拟接地电压，或电路200的相邻存取线的电压(未示出)。虽然在图2中说明为独立组件，但本征电容240可与分布在整个数字线210上的特性相关联。
在各种实例中，本征电容240可取决于数字线210的物理特性，包含数字线210的导体尺寸(例如，长度、宽度、厚度)。本征电容240也可取决于相邻存取线或电路组件的特性、与这类相邻存取线或电路组件的接近度，或数字线210和这类存取线或电路组件之间的绝缘特性。因此，在选择存储器单元105-a之后数字线210的电压改变可取决于数字线210(例如，与数字线210相关联)的净电容。换句话说，当电荷沿着数字线210流动时，一些有限电荷可存储在数字线210中(例如，本征电容240、与数字线210耦合的任何其它电容中)，且数字线210的所得电压可取决于数字线210的净电容。
在选择存储器单元105-a之后，数字线210的所得电压可与感测组件130-a的参考(例如，参考线265的电压)进行比较，以确定存储在存储器单元105-a中的逻辑状态。可使用其它操作来支持选择和/或感测存储器单元105-a，包含用于支持如本文中所描述的用于感测存储器单元的差分放大器方案的操作。
在一些实例中，电路200可包含放大器组件280，其可为与存储器单元105-a和感测组件130-a耦合或耦合于存储器单元105-a和感测组件130-a之间的信号产生电路的实例。放大器组件280可在感测操作之前放大或以其它方式转换数字线210的信号。放大器组件280可包含例如晶体管、级联或任何其它电荷或电压放大器。在一些实例中，放大器组件280可包含电荷转移感测放大器(CTSA)。在具有放大器组件280的一些实例中，感测组件130-a和放大器组件280之间的线可以被称作信号线(例如，信号线260)。在一些实例(例如，具有或不具有放大器组件280的实例)中，数字线210可与感测组件130-a直接连接。
在一些实例中，电路200可包含旁路线270，其可准许选择性地绕过放大器组件280或存储器单元105-a和感测组件130-a之间的某一其它信号产生电路。在一些实例中，可借助于开关组件275选择性地启用旁路线270。换句话说，当开关组件275被激活时，数字线210可经由旁路线与信号线260耦合(例如，使存储器单元105-a与感测组件130-a耦合)。
在一些实例中，当开关组件275被激活时，放大器组件280可与数字线210或信号线260中的一个或两个隔离(例如，通过未示出的另一开关组件)。当开关组件275被解除激活时，数字线210可经由放大器组件280与信号线耦合。在其它实例中，选择组件可用于使存储器单元105-a与放大器组件280或旁路线270中的一个耦合。另外或替代地，在一些实例中，选择组件可用于使感测组件130-a与放大器组件280或旁路线270中的一个耦合。在一些实例中，可选择旁路线270可支持通过使用放大器组件280产生用于检测存储器单元105-a的逻辑状态的感测信号，并且产生写入信号以将逻辑状态写入到绕过放大器组件280的存储器单元105-a。
支持自参考读取操作的存储器装置的一些实例可共享存储器单元105和感测组件130之间的共同存取线(未示出)以支持从相同存储器单元105产生感测信号和参考信号。在一个实例中，放大器组件280和感测组件130之间的共同存取线可以被称作“AMPCAP线”或“AMPCAP节点”，且共同存取线可取代电路200中说明的信号线260和参考线265。在此类实例中，共同存取线可在两个不同的节点(例如，第一节点131-a和第二节点132-a，如本文中所描述)处连接到感测组件130。在一些实例中，共同存取线可准许自参考读取操作在信号产生操作和参考产生操作两者中共享可存在于感测组件130-a与正在存取的存储器单元105之间的组件变化。这类方法可降低感测组件130-a对存储器装置中各种组件的(例如存储器单元105、存取线(例如，字线205、数字线210、板线215)、放大器(例如，放大器组件280)、晶体管、电压源250等)的操作变化的敏感性。
虽然数字线210和信号线260被识别为单独的线，但数字线210、信号线260和连接存储器单元105与感测组件130的任何其它线可被称作根据本公开的单个存取线。在各种实例配置中，出于说明中间组件和中间信号的目的，可单独识别此类存取线的组成部分。
感测组件130-a可包含用以检测和放大信号差(可以被称作锁存)的各种晶体管或放大器。举例来说，感测组件130-a可包含感测放大器，其在第一节点131-a处接收感测信号电压并将所述感测信号电压与第二节点132-a处的参考信号电压进行比较。可基于在感测放大器处的比较来将感测放大器的输出驱动到更高(例如，正)或更低电压(例如，负电压、接地电压)。
举例来说，如果第一节点131-a与第二节点132-a相比具有较低电压，那么可通过感测放大器将感测组件130-a的输出驱动到第一感测组件电压源250-b的相对较低电压(例如，电压VL，其可为大体上等于V0的接地电压或负电压)。感测组件130-a可锁存感测放大器的输出以确定存储于存储器单元105-a中的逻辑状态(例如，当第一节点131-a与第二节点132-a相比具有较低电压时，检测到逻辑0)。
如果第一节点131-a与第二节点132-a相比具有较高电压，那么可将感测组件130-a的输出驱动到第二感测组件电压源250-c的电压(例如，电压VH)。感测组件130-a可锁存感测放大器的输出以确定存储于存储器单元105-a中的逻辑状态(例如，当第一节点131-a与第二节点132-a相比具有较高电压时，检测到逻辑1)。感测组件130-a的锁存输出对应于存储器单元105-a的所检测到的逻辑状态，接着可经由一或多个输入/输出(I/O)线(例如，I/O线290)输出，其可包含经由参考图1所描述的输入/输出组件140的穿过列解码器135的输出。
为了对存储器单元105-a执行写入操作，可跨电容器220施加电压。可使用各种方法。在一个实例中，可通过使电容器220电连接到数字线210的字线205激活单元选择组件230。可通过控制单元板221(例如，通过板线215)和单元底部222(例如，通过数字线210)的电压来将电压施加在电容器220上。
举例来说，为了写入逻辑0，单元板221可取高(例如，将正电压施加到板线215)，且单元底部222可取低(例如，接地数字线210，虚拟接地数字线210，将负电压施加到数字线210)。可执行相反过程来写入逻辑1，其中单元板221取低且单元底部222取高。在一些情况下，在写入操作期间跨电容器220施加的电压可具有等于或大于电容器220中的铁电材料的饱和电压的量值，使得电容器220被极化，且因此即使在所施加电压的量值减小时，或跨电容器220施加零净电压时，也能维持电荷。在一些实例中，感测组件130-a可用于执行写入操作，其可包含将第一感测组件电压源250-b或第二感测组件电压源250-c与数字线耦合。当感测组件130-a用以执行写入操作时，可或可不绕过放大器组件280(例如，通过经由旁路线270施加写入信号)。
包含感测组件130-a、单元选择组件230或放大器组件280的电路200可包含各种类型的晶体管。举例来说，电路200可包含n型晶体管，其中向n型晶体管的栅极施加高于n型晶体管的阈值电压的相对正电压(例如，具有相对于源极端子大于阈值电压的正量值的施加电压)启用n型晶体管的其它端子(例如，源极端子和漏极端子)之间的导电路径。
在一些实例中，n型晶体管可充当开关组件，其中施加电压是逻辑信号，其用以通过施加相对高逻辑信号电压(例如，对应于逻辑1状态的电压，其可与正逻辑信号电压供应器相关联)启用通过晶体管的导电性，或通过施加相对低逻辑信号电压(例如，对应于逻辑0状态的电压，其可与接地或虚拟接地电压相关联)禁用通过晶体管的导电性。在其中n型晶体管用作开关组件的各种实例中，施加到栅极端子的逻辑信号的电压可经选择以在特定工作点处(例如，在饱和区中或在作用区中)操作晶体管。
在一些实例中，n型晶体管的行为可比逻辑开关更复杂，且跨晶体管的选择性的导电性也可随不同来源和漏极电压而变。举例来说，栅极端子处的所施加电压可具有特定电压电平(例如，箝位电压)，其用以当源极端子电压低于特定电平(例如，低于栅极端子电压减阈值电压)时，启用源极端子和漏极端子之间的导电性。当源极端子电压的电压或漏极端子电压上升到高于特定电平时，n型晶体管可被解除激活以使得源极端子和漏极端子之间的导电路径断开。
另外或替代地，电路200可包含p型晶体管，其中将高于p型晶体管的阈值电压(例如，具有相对于源极端子大于阈值电压的负量值的所施加电压)的相对负电压施加于p型晶体管的栅极启用p型晶体管的其它端子(例如，源极端子与漏极端子)之间的导电路径。
在一些实例中，p型晶体管可充当开关组件，其中施加电压是逻辑信号，其用以通过施加相对低逻辑信号电压(例如，对应于逻辑“1”状态的电压，其可与负逻辑信号电源相关联)启用导电性，或通过施加相对高逻辑信号电压(例如，对应于逻辑“0”状态的电压，其可与接地或虚拟接地电压相关联)禁用导电性。在其中p型晶体管用作开关组件的各种实例中，施加到栅极端子的逻辑信号的电压可经选择以在特定工作点处(例如，在饱和区中或在作用区中)操作晶体管。
在一些实例中，p型晶体管的行为可比通过栅极电压的逻辑开关更复杂，且跨晶体管的选择性的导电性也可随不同来源和漏极电压而变。举例来说，栅极端子处的所施加电压可具有特定电压电平，其用以只要源极端子电压高于特定电平(例如，高于栅极端子电压加阈值电压)便启用源极端子和漏极端子的导电性。当源极端子电压低于特定电平时，p型晶体管可解除激活以使得源极端子和漏极端子之间的导电路径断开。
电路200的晶体管可为场效应晶体管(FET)，包含金属氧化物半导体FET，其可以被称作MOSFET。这些和其它类型的晶体管可由衬底上的材料掺杂区形成。在各种实例中，晶体管可形成于专用于电路200的特定组件的衬底(例如，用于感测组件130-a的衬底、用于放大器组件280的衬底、用于存储器单元105-a的衬底)上，或晶体管可形成于共同用于电路200的特定组件的衬底(例如，共同用于感测组件130-a、放大器组件280和存储器单元105-a的衬底)上。一些FET可具有包含铝或其它金属的金属部分，但一些FET可实施其它非金属材料，例如多晶硅，包含可以被称作MOSFET的那些FET。此外，虽然氧化物部分可用作FET的介电部分，但其它非氧化物材料可用于FET(包含可以被称作MOSFET的那些FET)中的介电材料中。
在根据本公开的各种实例中，放大器组件280可包含具有两个输入节点(例如，两个输入端子)和输出节点(例如，输出端子)的差分放大器。输入节点中的第一输入节点可被配置成与存储器单元105(例如，经由数字线210)耦合且输出节点可被配置成与感测组件130-a的第一节点131-a耦合。在一些实例中，差分放大器可被配置成使得输出节点处的电流与差分放大器的两个输入节点之间的电压差成比例。在各种实例中，放大器组件280可与存储器单元105-a和感测组件130-a耦合或耦合于存储器单元105-a和感测组件130-a之间，或放大器组件280可为感测组件130-a的一部分，其可或可不电等效。
放大器组件280还可包含具有两个节点(例如，与电容器的相对板相关联的节点、电容器的电容的相对侧上的节点)的电容器，其中电容器的第一节点与第一输入节点耦合。在一些实例中，放大器组件280可包含开关组件，其被配置成选择性地使电容器的第二节点与差分放大器的输出节点耦合或断开耦合。
另外或替代地，放大器组件280可包含选择组件，其被配置成选择性地使电容器的第二节点与差分放大器的输出节点或预充电电压源中的一个耦合。换句话说，放大器组件280可包含处于差分放大器的输出节点和差分放大器的第一输入节点之间的电容反馈线，且可借助于开关组件或选择组件选择性地启用或停用电容反馈线。开关组件或选择组件也可支持在耦合放大器组件280以产生用于确定存储器单元105-a所存储的逻辑状态的感测信号之前支持对电容器充电(例如，对电容器预充电)。
在一些实例中，放大器组件280还可包含开关组件，其被配置成选择性地使输出节点与第一输入节点耦合。换句话说，放大器组件280可包含处于差分放大器的输出节点和差分放大器的第一输入节点之间的直接反馈线，且可借助于开关组件启用或停用直接反馈线。
通过包含这类放大器组件280，存储器装置100可支持用于感测存储器单元105-a所存储的逻辑状态的特定技术。举例来说，感测逻辑状态的方法可包含对描述的电容器预充电(例如，在电容器的第一节点与差分放大器的第一输入节点耦合时)，并且在对电容器预充电之后使电容器的第二节点与差分放大器的输出节点耦合。所述方法还可包含在电容器的第二节点与差分放大器的输出节点耦合时，使存储器单元105-a(例如，经由数字线210)与差分放大器的第一输入节点耦合以产生感测信号。随后可(例如，通过感测组件130-a)至少部分地基于产生的感测信号确定存储器单元105-a所存储的逻辑状态。
因此，设置于存储器单元105-a与感测组件130-a之间的放大器组件280可支持感测信号的特定形成，以便改进电路200的性能。举例来说，差分放大器的所描述的实施方案可实现具有较低电压量值的电压源的使用，可降低功耗，可减小泄漏电流，可减小或消除存储器单元和感测组件之间的电荷共享。此外，差分放大器的所描述的实施方案可支持读取沿着更长数字线的存储器单元(例如，可对沿着数字线的变化更具稳健性)，可支持较小存储器单元占据空间(例如，支持较少组件，例如较少晶体管或更小锁存器)，可支持更快存取操作，或可提供包含本文中所描述的那些益处的其它益处。
图3说明根据本公开的各种实施例的具有支持用于感测存储器单元的差分放大器方案的存储器单元105的迟滞曲线300-a和300-b的非线性电性质的实例。迟滞曲线300-a和300-b可分别说明利用如参考图2所描述的铁电电容器220的存储器单元105的实例写入过程和读取过程。迟滞曲线300-a和300-b描绘存储在铁电电容器220上随铁电电容器220的端子之间的电压差Vcap而变的电荷Q(例如，当准许电荷根据电压差Vcap流入或流出铁电电容器220时)。举例来说，电压差Vcap可表示电容器220的数字线侧和电容器220的板线侧之间的电压差(例如，Vbottom-Vplate)。
铁电材料的特征在于自发电极化，其中所述材料可在不存在电场的情况下保持非零电荷。铁电材料的实例包含钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、锆钛酸铅(PZT)和铋钽酸锶(SBT)。本文中所描述的铁电电容器220可包含这些或其它铁电材料。铁电电容器220内的电极化导致铁电材料表面的净电荷，且通过铁电电容器220的端子吸引相反的电荷。因此，电荷存储在铁电材料与电容器端子的界面处。由于电极化可在不存在外部施加电场的情况下保持相对长的时间，甚至无限期地，因此与例如不具有铁电特性的电容器(例如常规DRAM阵列中所使用的电容器)相比，电荷泄漏可显著地减少。采用铁电材料可降低对执行如上文所描述的用于一些DRAM架构的刷新操作的需要，使得维持FeRAM架构的逻辑状态与维持DRAM架构的逻辑状态相比可与显著更低功耗相关联。
可从铁电电容器220的单个端子的角度理解迟滞曲线300-a和300-b。借助于实例，如果铁电材料具有负极化，那么正电荷在铁电电容器220的相关联端子处累积。同样地，如果铁电材料具有正极化，那么负电荷在铁电电容器220的相关联端子处累积。
另外，应理解，迟滞曲线300-a和300-b中的电压代表电容器上(例如，铁电电容器220的端子之间)的电压差且具有方向。举例来说，可通过将正电压施加到透视端子(例如，单元底部222)且将参考端子(例如，单元板221)保持在接地或虚拟接地(或大约零伏特(0V))来实现正电压。在一些实例中，可通过将透视端子维持在接地且将正电压施加到参考端子(例如，单元板221)来施加负电压。换句话说，可施加正电压以在铁电电容器220上产生负电压差Vcap且由此使得所讨论的端子负极化。类似地，可将两个正电压、两个负电压或正和负电压的任何组合施加到适当的电容器端子上以产生迟滞曲线300-a和300-b中所展示的电压差Vcap。
如迟滞曲线300-a中所描绘，当铁电电容器220的端子之间不存在净电压差时，铁电电容器220中所使用的铁电材料可维持正或负极化。举例来说，迟滞曲线300-a说明两种可能的极化状态：充电状态305-a和充电状态310-b，其分别可代表正饱和极化状态和负饱和极化状态。电荷状态305-a和310-a可处于说明剩余极化(Pr)值的物理状态，其可指在去除外部偏压(例如，电压)后保留的极化(或电荷)。矫顽电压(coercive voltage)是电荷(或极化)为零时的电压。根据迟滞曲线300-a的实例，电荷状态305-a可表示当不跨铁电电容器220施加电压差时的逻辑0，且电荷状态310-a可表示当不跨铁电电容器220施加电压差时的逻辑1。在一些实例中，可反转各别电荷状态的逻辑值以适应用于操作存储器单元105的其它方案。
通过在铁电电容器220上施加净电压差，可通过控制铁电材料的电极化，且由此控制电容器端子上的电荷，将逻辑0或1写入存储器单元中。举例来说，电压315可以是等于或大于正饱和电压的电压，且在铁电电容器220上施加电压315可引起电荷累积直到达到电荷状态305-b(例如，写入逻辑0)。
在从铁电电容器220去除电压315(例如，在铁电电容器220的端子上施加零净电压)后，铁电电容器220的电荷状态可遵循在跨电容器的零电压下电荷状态305-b与电荷状态305-a之间所展示的路径320。类似地，电压325可以是等于或小于负饱和电压的电压，且在铁电电容器220上施加电压325可引起电荷累积直到达到电荷状态310-b(例如，写入逻辑1)。在从铁电电容器220去除电压325后(例如，在铁电电容器220的端子上施加零净电压)，铁电电容器220的电荷状态可遵循在跨电容器的零电压下电荷状态310-b与电荷状态310-a之间所展示的路径330。在一些实例中，表示饱和电压的电压315和电压325可具有相同的量值，但极性相反。
为了读取或感测铁电电容器220的存储状态，可将电压施加在铁电电容器220上。响应于所施加的电压，铁电电容器所存储的连续电荷Q改变，且改变程度可取决于初始极化状态、施加电压、存取线上本征电容以及其它因素。换句话说，由读取操作产生的电荷状态可取决于最初存储电荷状态305-a还是电荷状态310-a，以及其它因素。
迟滞曲线300-b说明读取所存储的电荷状态305-a和310-a的实例。举例来说，可经由参考图2所描述的数字线210和板线215施加作为电压差的读取电压335。迟滞曲线300-b可说明其中读取电压335是负电压差Vcap(例如，其中Vbottom-Vplate为负)的读取操作。跨电容器的负读取电压可以被称作“板高”读取操作，其中板线215最初为高电压，且数字线210最初处于低电压(例如，接地电压)。虽然读取电压335示出为跨铁电电容器220的负电压，但在替代性操作中，读取电压可为跨铁电电容器220的正电压，其可以被称作“板低”读取操作。
当选择存储器单元105(例如，通过激活参考图2所描述的单元选择组件230)时，可跨铁电电容器220施加读取电压335。在将读取电压335施加到铁电电容器220后，电荷可经由数字线210和板线215流入或流出铁电电容器220，且取决于铁电电容器220处于电荷状态305-a(例如，逻辑1)抑或电荷状态310-a(例如，逻辑0)下，可产生不同的电荷状态。
当对处于电荷状态310-a(例如，逻辑0)下的铁电电容器220执行读取操作时，额外的负电荷可累积在铁电电容器220上，且电荷状态可遵循路径340直到达到电荷状态310-c的电荷和电压。流过电容器220的电荷量可与数字线210的本征电容(例如，参考图2所描述的本征电容240)相关。
因此，如由电荷状态310-a和电荷状态310-c之间的转变所示，归因于针对既定电荷改变的相对大的电压改变，所得电压350可为相对大的负值。因此，在“板高”读取操作中读取逻辑0后，数字线电压等于电荷状态310-c下VPL与(Vbottom-Vplate)的值的总和，其可为相对低电压。这类读取操作可以不改变存储电荷状态310-a的铁电电容器220的剩余极化，且因此在执行读取操作之后，当去除读取电压335(例如，通过将零净电压施加在铁电电容器220上)时，铁电电容器220可经由路径340返回到电荷状态310-a。因此，对具有电荷状态305-a的铁电电容器220通过负读取电压执行读取操作可被视为非破坏性读取过程。
当对处于电荷状态305-a(例如，逻辑1)的铁电电容器220执行读取操作时，所存储电荷可反转极性，因为净负电荷累积在铁电电容器220上，且电荷状态可遵循路径360直到达到电荷状态305-c的电荷和电压。流过电容器220的电荷量可再次与数字线210的本征电容(例如，参考图2所描述的本征电容240)相关。因此，如由电荷状态305-a和电荷状态305-c之间的转变所示，归因于针对既定电荷改变的相对小电压改变，所得电压355可为相对小的负值。因此，在“板高”读取操作中读取逻辑1后，数字线电压等于电荷状态310-c下VPL与(Vbottom-Vplate)的值的总和，其可为相对高电压。
在各种实例中，通过负读取电压(例如，读取电压335)的读取操作可引起存储电荷状态305-a的电容器220的剩余极化的减少或反转。换句话说，根据铁电材料的性质，在执行读取操作之后，当去除读取电压335(例如，通过将零净电压施加在电容器220上)时，铁电电容器220可以不返回到电荷状态305-a。确切地说，当在通过读取电压335的读取操作之后跨铁电电容器220施加零净电压时，电荷状态可遵循从电荷状态305-c到电荷状态305-d的路径365，说明极化量值的净减小(例如，与初始电荷状态305-a相比较不正极化电荷状态)。因此，对具有电荷状态305-a的铁电电容器220通过负读取电压执行读取操作可为破坏性读取过程。然而，在一些感测方案中，减少的剩余极化仍可被读取为与饱和剩余极化状态(例如，支持检测来自电荷状态305-a和电荷状态305-d的逻辑1)相同的存储逻辑状态，进而为存储器单元105提供相对于读取操作的非易失性程度。
从电荷状态305-a到电荷状态305-d的转变可说明与存储器单元105的铁电电容器220的极化的部分减小和/或部分反转(例如，从电荷状态305-a到电荷状态305-d的电荷Q的量值的减小)相关联的感测操作。在不同实例中，可根据特定感测方案选择存储器单元105的铁电电容器220的极化的变化量作为感测操作的结果。在一些实例中，存储器单元105的铁电电容器220的极化改变较大的感测操作可以与检测存储器单元105的逻辑状态的相对较大的稳健性相关联。在一些感测方案中，感测处于电荷状态305-a下的铁电电容器220的逻辑0可引起极化的完全反转，其中在感测操作之后，铁电电容器220从电荷状态305-a转变到310-a。
在起始读取操作之后，电荷状态305-c和电荷状态310-c的位置可取决于多个因素，包含特定感测方案和电路系统。在一些情况下，最终电荷可取决于与存储器单元105耦合的数字线210的净电容，其可包含本征电容240、积分器电容器等。举例来说，如果铁电电容器220在0V下与数字线210电耦合且读取电压335施加到板线，那么当选择了存储器单元105时，可归因于电荷从铁电电容器220流动到数字线210的净电容而引起数字线210的电压上升。因此，在感测组件130处测量的电压可能并不等于读取电压335，或所得电压350或355，且替代地可取决于在电荷共享时段之后的数字线210的电压。
在起始读取操作后迟滞曲线300-b上的电荷状态305-c和电荷状态310-c的位置可取决于数字线210的净电容，并且可通过负载线分析来确定所述位置。换句话说，可相对于数字线210的净电容定义电荷状态305-c和310-c。因此，在起始读取操作之后，铁电电容器220的电压(例如，当读取存储电荷状态310-a的铁电电容器220时的电压350，或当读取存储电荷状态305-a的铁电电容器220时的电压355)可不同且可取决于铁电电容器220的初始状态。
可通过将由读取操作产生的数字线210(或信号线260(在适用时))的电压与参考电压(例如，经由参考图2所描述的参考线265，或经由共同存取线)进行比较来确定铁电电容器220的初始状态。在一些实例中，数字线电压可为板线电压和铁电电容器220上的最终电压的总和(例如，当读取具有存储电荷状态310-a的铁电电容器220时的电压350，或当读取具有存储电荷状态305-a的铁电电容器220时的电压355)。在一些实例中，数字线电压可为电压335与电容器220上的最终电压之间的差(例如，当读取具有存储电荷状态310-a的铁电电容器220时为(读取电压335-电压350)，或当读取具有存储电荷状态305-a的铁电电容器220时为(读取电压335-电压355))。
在一些感测方案中，可产生参考电压以使得参考电压处于可由读取不同逻辑状态引起的可能电压之间。举例来说，当读取逻辑1时，可选择低于所得数字线电压的参考电压，且当读取逻辑0时，选择高于所得数字线电压的参考电压。在其它实例中，可在感测组件130的不同于其中耦合数字线的部分的部分处进行比较，且因此参考电压可经选择为当读取逻辑1时低于感测组件130的比较部分处的所得电压，且当读取逻辑0时高于感测组件130的比较部分处的所得电压。在感测组件130进行比较期间，基于所述感测的电压可确定为高于或低于参考电压，且因此可确定存储器单元105的所存储逻辑状态(例如，逻辑0、逻辑1)。
在感测操作期间，从读取各种存储器单元105所得的信号可随各种存储器单元105之间的制造或操作变化而变。举例来说，各种存储器单元105的电容器可具有不同电容或饱和极化程度，使得逻辑1可与从一个存储器单元到下一个存储器单元的不同电荷量相关联，且逻辑0可与从一个存储器单元到下一个存储器单元的不同电荷量相关联。此外，本征电容(例如，参考图2所描述的本征电容240)可在存储器装置中的一个数字线210到下一个数字线210之间是不同的，并且从相同数字线上一个存储器单元105到下一个存储器单元105的角度也可在数字线210内改变。因此，出于这些和其它原因，读取逻辑1可与从一个存储器单元到下一存储器单元的不同数字线电压电平(例如，所得电压350可从读取一个存储器单元105到读取下一存储器单元105而变化)相关联，且读取逻辑0可与从一个存储器单元到下一存储器单元的不同数字线电压电平(例如，所得电压355可从读取一个存储器单元105到读取下一存储器单元105而变化)相关联。
在一些实例中，参考电压可设置于与读取逻辑1相关联的统计电压平均值和与读取逻辑0相关联的统计电压平均值之间，但参考电压可相对更靠近读取任何既定存储器单元105的逻辑状态中的一个的所得电压。读取特定逻辑状态的所得电压(例如，读取存储器装置的多个存储器单元105的统计值)和相关联参考电压电平之间的最小差可以被称作“最小读取电压差”，且最小读取电压差为低可与可靠地感测既定存储器装置中的存储器单元的逻辑状态的困难相关联。
为可靠地检测经历制造和操作变化的多个存储器单元105的逻辑状态，感测组件130可被设计成采用自参考技术，其中当读取存储器单元105时，在提供参考信号中涉及存储器单元105自身。然而，当使用相同存储器单元105提供感测信号和参考信号两者时，感测信号和参考信号可在执行不改变存储器单元105所存储的状态的存取操作的情况下基本相同。举例来说，当对存储逻辑1(例如，存储电荷状态310-a)的存储器单元105执行自参考读取操作时，可包含施加读取电压335的第一存取操作可遵循路径340，且还可包含施加读取电压335的第二操作也可遵循路径340，且第一存取操作和第二存取操作可产生基本上相同的存取信号(例如，从存储器单元105的角度)。在这类情况下，当采用依赖于感测信号和参考信号之间的差检测存储器单元105所存储的逻辑状态的感测组件130时，存储器装置的某一其它部分可在存取操作可提供基本相等的感测信号和参考信号的情况下提供这类差。
图4说明根据本公开的各种实施例的支持用于感测存储器单元的差分放大器方案的电路400的实例。电路400可包含存储器单元105-b和用于感测存储器单元105-b的逻辑状态的感测组件130-b。存储器单元105-b和感测组件130-b可为参考图1和2描述的相应组件的实例。
电路400可包含字线205-a、数字线210-a和板线215-a。字线205-a、数字线210-a和板线215-a中的每一个可与包含如所示的存储器单元105-b的一或多个存储器单元105耦合。如所示，数字线210-a和板线215-a可分别与电压VDL和VPL相关联。在一些实例中，数字线210-a可与可由本征电容240-a说明的本征电容相关联。电路400可包含在第一节点131-b处与感测组件130-b耦合的信号线260-a，以及在第二节点132-b处与感测组件130-b耦合的参考线265-a。电路400可包含第一I/O线290-a和第二I/O线290-b。在一些实例中，电路400还可包含旁路线270-a(例如，如在感测组件130-b和存储器单元105-b之间所说明)，其可准许感测组件130-b和存储器单元105-b之间的某些信号(例如，写入信号)绕过放大器组件280-a。这些所说明组件中的每一个可为参考图2所描述的相应组件的实例。
电路400可包含用于选择或撤销选择存储器单元105-b(例如，借助于逻辑信号WL)的字线205-a。电路400可包含用于存取存储器单元105-b的电容器的单元板的板线215-a。因此，存储器单元105-b可表示与第一存取线(例如，数字线210-a、信号线260-a)和第二存取线(例如，字线205-a)耦合或耦合于第一存取线(例如，数字线210-a、信号线260-a)和第二存取线(例如，字线205-a)之间的存储器单元。可在感测组件130-b和输入/输出组件140(未示出)之间经由输入/输出线290-a和290-b传达电信号，其中输入/输出线290-a和290-b可分别由电压Vsig和Vref说明。换句话说，如所说明，感测组件130-b可与存储器单元105-b耦合并且与输入/输出组件140耦合。
电路400可包含放大器组件280-a，其可为参考图2所描述的放大器组件280的实例。在电路400的实例中，放大器组件280-a可包含差分放大器450，其可具有第一输入节点451、第二输入节点452和输出节点453。放大器组件280-a的输出电压(例如，差分放大器450的输出电压)可由放大器组件280-a的输出节点处的电压Vamp说明。在一些实例中，放大器组件280-a可与存储器控制器(未示出)(例如参考图1所描述的存储器控制器150)电子通信，所述存储器控制器可控制放大器组件280-a的各种操作。
在一些实例中，差分放大器450可被配置成使得输出节点处的电流与差分放大器的两个输入节点之间的电压差成比例。在一些情况下，差分放大器450的配置可以被称作“跨导”放大器。举例来说，第一输入节点451可被视为“负”节点且第二输入节点452可被视为“正”节点。在一些实例中，差分放大器450可被配置成使得输出节点453处的电流与第二输入节点452处的电压减第一输入节点451处的电压成比例。
在电路400的实例中，放大器组件280-a可包含积分器电容器460，其可具有第一节点461和第二节点462。在电路400的实例中，放大器组件280-a可包含开关组件420-f，其可用于选择性地使差分放大器450的输出节点453与积分器电容器460的第二节点462耦合或断开耦合(例如，通过激活或解除激活逻辑信号SW9)。换句话说，放大器组件280-a说明包含具有电容反馈线(例如，经由积分器电容器460的电容)的差分放大器450的实例，可选择性地启用或停用所述差分放大器450(例如，通过激活或解除激活开关组件420-f)。
在电路400的实例中，放大器组件280-a可包含开关组件420-e，其可用于选择性地使输出节点453与第一输入节点451耦合或断开耦合(例如，通过激活或解除激活逻辑信号SW8)。换句话说，放大器组件280-a可包含具有直接反馈线的差分放大器450，可经由开关组件420-e选择性地启用或停用所述差分放大器450。在放大器组件280的其它实例中，可省略开关组件420-e。举例来说，当省略了开关组件420-e时，差分放大器450的输出节点453可选择性地与提供输出节点453的均衡的另一电压源耦合或断开耦合。
在一些实例中，差分放大器450可被配置成使得当第一输入节点451处的电压高于第二输入节点452处的电压时，电流可流到输出节点453中(例如，流到差分放大器低电压源，例如电压源410-j中)。因此，差分放大器450可能能够支持放大器组件280-a中的负增益。如果差分放大器450具有大于阈值的增益(例如，本征电容与单元电容和积分器电容器电容相比可为可忽略的)，那么输出节点453处的输出电压的改变可与以下各项有关：
Figure GDA0003061548070000281
其中dVout表示输出节点453处的电压改变，dVPL表示在存取存储器单元105后板线电压VPL的改变，Ccell表示存储器单元105的电容，Campcap表示积分器电容器460的电容，且dQcell表示在存取存储器单元105后存储器单元105的电荷的改变。
电路400可包含开关组件420或选择组件430以针对各种存取操作选择性地耦合、断开耦合或绕过放大器组件280-a所述感测组件130-a。举例来说，电路400可包含开关组件420-a以支持选择性地从放大器组件280-a或感测组件130-a中的一个或两个耦合或断开耦合存储器单元105-b(例如，经由数字线210-a)(例如，通过激活或解除激活逻辑信号SW3)。
在一些实例中，与存储器单元105-b相关联的开关组件420-a可为与多个存储器单元105中的相应多个存储器单元相关联的多个开关组件420中的一个。在此类实例中，多个开关组件420(例如，包含开关组件420-a)可以被称作数字线多路复用器、数字线选择器(DLSel)或数字线分路。在此类实例中，可选择多个存储器单元105中的一个(例如，存储器单元105-b)，且可取消选择多个存储器单元105中的另一个(例如，保持在“空闲”状态)。
电路400还可包含开关组件420-h以支持选择性地使放大器组件280-a与感测组件130-a耦合或断开耦合(例如，通过激活或解除激活逻辑信号SW11)。此外，在电路400的实例中，提供选择组件430-d，且其可选择性地使存储器单元105-b(例如，数字线210-b)与放大器组件280-a或感测组件130-b中的一个耦合(例如，经由旁路线270-a)。换句话说，当选择组件430-d被解除激活(例如，通过解除激活逻辑信号SW4)时，可直接在数字线210-a和感测组件130-b之间共享信号，这可包含绕过放大器组件280-a。在一些实例中，此操作状态可有利地支持某些写入操作。当选择组件430-d被激活(例如，通过激活逻辑信号SW4)时，可在数字线210-b和感测组件130-b之间借助于放大器组件280-a共享信号。在一些实例中，此操作状态可有利地支持某些读取操作。换句话说，可基于电路400是支持读取操作还是写入操作来激活或解除激活选择组件430-d。
电路400可包含多种电压源410和可变电压源440，其可与各种电压供应器和/或可包含实例电路400的存储器装置的共同接地或虚拟接地点耦合。虽然可变电压源440说明为包含两个相应电压源410和相应选择组件430，但支持本文中的操作的可变电压源440可包含其它配置，例如电压缓冲器或提供以其它方式可变的电压的致偏器。
电压源410-a可表示共同接地点(例如，机箱地、中性点)，其可与具有从其它电压定义的电压V0的共同参考电压相关联。电压源410-a可经由数字线210-b的本征电容240-b与数字线210-b耦合。
可变电压源440-a可表示可变板线电压源，并且可经由存储器单元105-b的板线215-b与存储器单元105-b耦合。在各种实例中，可变电压源440-a可用于存取操作(例如，读取操作、写入操作)，包含参考图3的迟滞曲线300-a和300-b描述的那些操作。可变电压源440-a可包含具有电压V1的电压源410-b(例如，具有低于阈值的电压即相对低于V2的电压的电压源)和具有电压V2的电压源410-c(例如，具有高于阈值的电压即相对高于V1的电压的电压源)，且电压源410-b或电压源410-c中的一个可经由选择组件430-a选择性地与板线215-b耦合，可通过逻辑信号SW1激活或解除激活所述选择组件430-a。在一个实例中，V1可经选定为等于0V和且V2可经选择为等于1.5V。
可变电压源440-b可表示可变数字线电压源，并且可经由存储器单元105-b的数字线210-b与存储器单元105-b耦合。在各种实例中，可变电压源440-b可用于存取操作(例如，读取操作、写入操作)，包含参考图3的迟滞曲线300-a和300-b描述的那些操作。可变电压源440-b可包含具有电压V3的电压源410-d(例如，具有低于阈值的电压即相对低于V4的电压的电压源)和具有电压V4的电压源410-e(例如，具有高于阈值的电压即相对高于V3的电压的电压源)，且电压源410-d或电压源410-e中的一个可经由选择组件430-b选择性地与数字线210-b耦合，可通过逻辑信号SW2激活或解除激活所述选择组件430-b。在一个实例中，V3可经选择为等于0V且V4可经选择为等于1.5V。
虽然仅示出了一个数字线电压源(例如，可变电压源440-b)，但存储器装置中的数字线210中的每一个可与可变或可选择电压相关联。举例来说，当选择了用于特定存储器单元的数字线210时，用于所述单元的数字线210可设置为“经选择”单元电压(例如，在一些实例中，V3)，而未选中的其它数字线可设置为“空闲”单元电压(例如，在一些实例中，V4)。这类布置可由电压源410、开关组件420和选择组件430的各种配置(可包含或可不包含可变电压源440的使用)提供。
电压源410-f可表示放大器输入均衡电压源(例如，机箱地、中性点)，并且可与电压V5相关联。在各种实例中，电压源410-f可或可不与和电压源410-a的共同接地点相同的参考点相关联。电压源410-f可经由开关组件420-b选择性地与差分放大器450的第一输入节点451耦合，可通过逻辑信号SW5激活或解除激活所述开关组件420-b。在其中放大器组件280包含开关组件420-e的实例中，电压源410-f也可支持均衡差分放大器450的输出节点453(例如，当开关组件420-e被激活时)，且因此，电压源410-f可以被称作放大器均衡电压源。
电压源410-g可表示积分器电容器预充电电压源，并且可与电压V6相关联。电压源410-g可经由开关组件420-g选择性地与积分器电容器460的第二节点462耦合，可通过逻辑信号SW10激活或解除激活所述开关组件420-g。在一个实例中，V6可经选择为等于0.8V。
电压源410-h可表示差分放大器参考电压源，并且可与电压V7相关联。在电路400的实例中，电压源410-h可直接与差分放大器450的第二输入节点452耦合。在其它实例中，电压源410-h可通过开关组件420(未示出)选择性地与第二输入节点452耦合或断开耦合。在一个实例中，电压V7可为约0V，且可与和例如电压源410-a、电压源410-b、电压源410-d、电压源410-f或其组合相同的电压供应器耦合。
电压源410-i可表示差分放大器高电压源，并且可与电压V8相关联。电压源410-i可经由开关组件420-c选择性地与差分放大器450的第一供应节点耦合，可通过逻辑信号SW6激活或解除激活所述开关组件420-c。电压源410-j可表示差分放大器低电压源，并且可与电压V9相关联。电压源410-j可经由开关组件420-d选择性地与差分放大器450的第二供应节点耦合，可通过逻辑信号SW7激活或解除激活所述开关组件420-d。在一个实例中，V8可经选择为等于1.0V且V9可经选择为等于-0.5V。换句话说，在一些实例中，可经由电压源410-i和410-j为差分放大器450供应正电压和负电压。
在一些实例中，激活SW6、SW7或这两者可以被称作“启用”或“激活”差分放大器450。在一些实例中，逻辑信号SW6和SW7可由相同逻辑信号(例如，由存储器控制器)提供，或可以不同方式共享逻辑信号SW6和SW7，或逻辑信号SW6和SW7可以其它方式是基本上相同的逻辑信号。
电压源410-p可提供用于感测存储器单元105-b的逻辑状态的参考电压，并且可与电压V15相关联。电压源410-p可经由开关组件420-l选择性地与感测组件130-b耦合或断开耦合，可借助于逻辑信号SW16激活或解除激活所述开关组件420-l。在一些实例中，电压V15可为与感测存储器单元105-b的逻辑1和逻辑0相关联的信号线260-a的电压(例如，Vsig)之间的平均电压。在一些实例中，电压V15可提供为从存储器装置的电压供应器下降的电压，所述电压供应器可为与其它电压源410耦合的相同电压供应器。举例来说，可通过以下操作来提供V15：使电压源410-p与和电压源410-k、电压源410-c、电压源410-e、电压源410-i或电压源410-k相同的电压供应器连接，但在电压供应和电压源410-p之间具有中间电力负载(例如，电阻负载、电容)。在一个实例中，V6可经选择为等于0.2V。
在一些实例中，当检测到存储器单元105所存储的逻辑状态时，感测组件130-b可用以锁存与读取操作相关联的信号。可在感测组件130-a(例如，感测放大器)和输入/输出组件140(未示出)之间例如经由I/O线290-a和290-b传达与这类锁存相关联的电信号。在一些实例中，感测组件130-a可与例如参考图1所描述的存储器控制器150的存储器控制器(未示出)电子通信，所述存储器控制器可控制感测组件130-a的各种操作。
在一些实例中，第一节点131-b可以被称作信号节点，并且可电等效于信号线260-a，或以其它方式与信号线260-a相关联(例如，与信号线260-a耦合)。第一节点131-b可经由开关组件420-h与放大器组件280-a(例如，差分放大器450的输出节点453)耦合。换句话说，开关组件420-h可说明与存储器单元105-b和第一节点131-b耦合或耦合于存储器单元105-b和第一节点131-b之间，且被配置成选择性地使存储器单元105-b与第一节点131-b耦合的开关组件420。
在一些实例中，第二节点132-b可以被称作参考节点，可电等效于参考线265-a，或以其它方式与参考线265-a相关联(例如，与参考线265-a耦合)。第二节点132-c可经由开关组件420-l与参考电压源(例如，电压源410-p)耦合。换句话说，开关组件420-l可说明与参考电压源和第二节点132-b耦合或耦合于参考电压源和第二节点132-b之间，且被配置成选择性地使参考电压源和第二节点132-b耦合的开关组件420。
虽然电路400说明为具有单独参考电压源，但支持所描述的用于感测存储器单元的差分放大器方案其它实施例或配置可采用自参考存取方案，其中参考电压可至少部分地通过存取存储器单元105-b来提供。在此类实例中，存储器单元105-b可与第二节点132-b耦合，其可包含或可不包含经由放大器组件280-a耦合。换句话说，为支持自参考方案，在一些实例中，第二节点132-b可与信号线260-a(例如，作为“共同”存取线)或与旁路线270-a耦合。在此类实例中，开关组件420-l可为与存储器单元105-b和第二节点132-c耦合或耦合于存储器单元105-b和第二节点132-c之间，且被配置成选择性地使存储器单元105-b与第二节点132-c耦合的开关组件420。
在一些实例中，第一节点131和第二节点132可位于感测组件130-b的不同部分处，其可或可不电等效于电路400中说明的第一节点131-a和第二节点132-a的位置。举例来说，第一节点131-a可位于感测组件130-b的感测放大器外部(例如，与这类方位电等效)，且第一节点131-a因而可与感测放大器和存储器单元105-b耦合或耦合于感测放大器和存储器单元105-b之间(例如，位于感测放大器和存储器单元105-b之间)。在另一实例中，第二节点132-a可位于感测组件130-b的感测放大器外部(例如，与这类方位电等效)，且第二节点132-b因而可与感测放大器和参考电压源(例如，电压源410-p)耦合或耦合于感测放大器和参考电压源(例如，电压源410-p)之间(例如，位于感测放大器和参考电压源(例如，电压源410-p)之间)。在支持自参考存取方案(未示出)的实例中，第二节点132-a可位于感测组件130-b的感测放大器外部(例如，与这类方位电等效)，且第二节点132-b也可与感测放大器和存储器单元105-b耦合或耦合于感测放大器和存储器单元105-b之间(例如，位于感测放大器和存储器单元105-b之间)。
在一些实例中，第一节点131-a可电等效于输入/输出线290-a，且第二节点132-a可电等效于输入/输出线290-b。在其它实例中，第一节点131-a和第二节点132-a可指感测组件130的其它部分，且可或可不电等效于输入/输出线290。
在电路400的实例中，感测组件130-b可包含高电压部分470和低电压部分480。高电压部分470可包含具有相对较高电压隔离特性的组件，且低电压部分480可包含具有相对较低电压隔离特性的组件。在感测组件130-b的各种实例中，描述的电压隔离特性可指高电压部分470和低电压部分480的组件的一或多个性质，或性质的组合。
举例来说，电压隔离特性可指绝缘电压、激活阈值电压(例如，一或多个晶体管的阈值电压)、晶体管栅极和晶体管主体之间的绝缘程度、相关联晶体管的源极和漏极之间的绝缘程度、栅极绝缘厚度，或电压隔离特性的其它实例。此外，描述的电压隔离特性可指标称特性或阈值特性(例如，上限阈值、下限阈值)，且还可包含或以其它方式考虑归因于制造、公差、操作公差或从标称或阈值电压隔离特性的任何其它变化来源引起的变化。
高电压部分470可经由旁路线270-a和数字线210-a选择性地与存储器单元105-b耦合或断开耦合(例如，通过激活或解除激活选择组件430-d)。低电压部分480可经由信号线260-a选择性地与放大器组件280-a耦合(例如，通过激活或解除激活开关组件420-h)，且低电压部分480和放大器组件280-a也可经由数字线210-a选择性地与存储器单元105-b耦合或断开耦合(例如，通过激活或解除激活选择组件430-d)。低电压部分480可经由可具有相对较低电压隔离特性的开关组件420-h与差分放大器450的输出节点453耦合。
在一些实例中，高电压部分470可包含一对交叉耦合的p型晶体管471-a和471-b，其各自具有相对较高的电压隔离特性。举例来说，所述对交叉耦合的p型晶体管471-a和471-b可具有相对高的栅极绝缘厚度。交叉耦合的p型晶体管471-a和471-b可经由具有相对较高电压隔离特性的开关组件420-i与电压源410-k耦合。可通过逻辑信号SW12激活或解除激活开关组件420-i。电压源410-k可具有电压V10，其可表示感测组件130-b的高感测组件源极电压。在一些实例中，电压电平V10可经选择为支持存储器单元105-b的写入操作(例如，支持存储器单元105-b的饱和极化)。
高电压部分470还可包含一对n型晶体管472-a和472-b，其各自具有相对较高电压特性，并且配置于箝位配置中。举例来说，n型晶体管472-a和472-b中的每一个的栅极端子可与可变电压源440-c耦合(例如，提供不同电压，支持电压启用和停用或接地)。
在各种实例中，可变电压源440-c可用于存取操作(例如，读取操作、写入操作)，包含参考图3的迟滞曲线300-a和300-b描述的那些操作。举例来说，可变电压源440-c可表示感测放大器箝位电压源，并且可用于选择性地耦合或隔离高电压部分470和低电压部分480。可变电压源440-c可包含具有电压V11的电压源410-l(例如，具有低于阈值的电压即相对低于V12的电压的电压源)和具有电压V12的电压源410-m(例如，具有高于阈值电压即相对高于V11的电压的电压源)，且电压源410-l或电压源410-m中的一个可经由选择组件430-c选择性地与所述对n型晶体管472-a和472-b耦合，可通过逻辑信号SW13激活或解除激活所述选择组件430-c。换句话说，可通过激活或解除激活逻辑信号SW13选择性地耦合或隔离高电压部分470和低电压部分480(例如，选择性地准许信号在其之间通过或阻止信号在其之间通过)。
电压V12可经选择以使得至少部分地基于电压电平V12来限制从高电压部分470传送到低电压部分480的信号(例如，受限于V12-Vth,clamp的电平，其中Vth,clamp等于n型晶体管472-a或472-b的激活阈值电压)。在一些实例中，电压V12可经选择为大体上等于电压V10(例如，与和电压V10相同的电压供应器耦合)。所述对交叉耦合的n型晶体管472-a和472-b可具有相对高的栅极绝缘厚度，其可基本(例如，标称地)相同的栅极绝缘厚度，或至少与所述对交叉耦合的p型晶体管471-a和471-b的最小栅极绝缘厚度一样厚。
低电压部分480可与输入/输出线290-a和输入/输出线290-b耦合，在一些实例中，可包含选择性耦合(例如，经由可具有相对较低电压隔离特性的其它未示出开关组件420)。低电压部分480还可包含一对放大器481-a和481-b，其各自具有相对较低电压隔离特性。在一些实例中，低电压部分480的所说明配置可以被称作低电压锁存器。在一些实例中，所述对放大器481-a和481-b可指或可以其它方式替换为一对各自具有相对较低电压隔离特性的交叉耦合的n型晶体管。
举例来说，与高电压部分470的晶体管471或472相比，这类交叉耦合的n型晶体管对可具有相对低的栅极绝缘厚度。在一些实例中，可通过差分放大器450的所描述配置实现具有较低电压隔离特性的放大器481的使用。举例来说，放大器481的使用可至少部分地基于限制通过差分放大器450的所描述配置实现的在感测组件130-b和存储器单元105-b之间的电荷共享。
放大器481-a可经由具有相对较低的电压隔离特性的开关组件420-j与电压源410-n耦合，且可通过逻辑信号SW14激活或解除激活开关组件420-j。电压源410-n可具有电压V13，其可表示感测组件130-b的低感测放大器源极电压。放大器481-b可经由具有相对较低的电压隔离特性的开关组件420-k与电压源410-o耦合，且可通过逻辑信号SW15激活或解除激活开关组件420-k。电压源410-o可具有电压V14，其可表示感测组件130-b的感测放大器接地电压，并且可与和例如电压源410-a、电压源410-b、电压源410-d、电压源410-f、电压源410-h、电压源410-l或其组合相同的接地或虚拟接地耦合。
在一些实例中，电压源410-n的电压V13可相对低于其它锁存器配置的电压，且可通过差分放大器450的所描述配置实现电压源410-n的相对较低电压的使用。换句话说，通过使用差分放大器450的所描述配置，感测组件130可能够使用较低电压供应器，这可实现与这类供应器相关联的较低功耗，并且避免与相对较高电压供应器相关联的电荷泄漏。
在一些实例中，激活SW14、SW15或这两者可以被称作“启用”或“激活”感测组件130-b。在一些实例中，激活SW14、SW15或这两者可指或是被称为“锁存”存取存储器单元105-b的结果的操作的部分。在一些实例中，逻辑信号SW14和SW15可由相同逻辑信号(例如，通过存储器控制器)提供，或可以不同方式共享逻辑信号SW14和SW15，或逻辑信号SW14和SW15可以其它方式是基本上相同的逻辑信号。
在各种实例中，高电压部分470中说明或与高电压部分470耦合的开关组件420或选择组件430可为晶体管，且相应逻辑信号可供应给相应晶体管的栅极端子。在此类实例中，开关组件420或选择组件430的晶体管可与n型晶体管472-a和472-b或p型晶体管471-a和471-b具有基本上相同的电压隔离特性。举例来说，开关组件420-i或选择组件430-c或430-d的晶体管的栅极绝缘厚度可与n型晶体管472或p型晶体管471的相对高栅极绝缘厚度的最小厚度大体相同，或至少一样厚。
另外或替代地，低电压部分480中说明或与低电压部分480耦合的开关组件420或选择组件430可为晶体管，且相应逻辑信号可供应给相应晶体管的栅极端子。在此类实例中，开关组件420或选择组件430的晶体管可与放大器481-a或481-b具有基本上相同的电压隔离特性。举例来说，开关组件420-h、420-j或420-k的晶体管的栅极绝缘厚度可与放大器481的绝缘的最小厚度大体相同或至少一样厚，其可小于n型晶体管472或p型晶体管471的相对高栅极绝缘厚度。
虽然感测组件130-b说明为具有高电压部分470和低电压部分480，但感测组件130的各种其它配置可用于支持所描述的用于感测存储器单元的差分放大器方案。举例来说，放大器组件280可与其组件在整个感测组件130中具有基本上相同的电压隔离特性的的感测组件130耦合。另外或替代地，可为放大器组件280提供电路400中未示出的支持存取存储器单元105的其它信号产生组件。举例来说，这类额外组件可位于(例如，耦合于)存储器单元105和放大器组件280之间，感测组件130和放大器组件280之间，沿着旁路线270，与放大器组件280电并联，或其各种组合。
虽然通过反映特定边界的相应虚线说明感测组件130-b、放大器组件280-a和可变电压源440，但这类边界仅出于说明性目的示出。换句话说，根据本公开的感测组件130、放大器组件280或可变电压源440中的任何一或多个可具有不同于电路400中示出的虚线边界的边界。举例来说，感测组件130可具有基本处于感测组件130的边界处的第一节点131和第二节点132，使得共同存取线划分成感测组件130之外的单独分支。此外，在一些实例中，感测组件130或放大器组件280可包含或可不包含电压源或其它电压供应器，使得电压源或电压供应器可处于说明性边界内或说明性边界之外。
电路400中说明的逻辑信号(例如，SW1到SW16和WL)中的每一个可由例如参考图1所描述的存储器控制器150的存储器控制器(未示出)提供。在一些实例中，某些逻辑信号可由其它组件提供。举例来说，逻辑信号WL可由行解码器(未示出)，例如参考图1所描述的行解码器125提供。
在一些实例中，可根据特定输入或输出参数选择电压源410-n和410-o。举例来说，电压源410-n和410-o可基本处于1V和0V(例如，V13＝1V且V14＝0V)，其可支持某些I/O组件公约，例如某些DRAM或FeRAM公约。
在各种实例中，电压源410可与电压供应器的不同配置和/或可包含实例电路400的存储器装置的共同接地或虚拟接地点耦合。举例来说，在一些实施例中，电压源410-a、410-b、410-d、410-f、410-h、410-l或410-o或其任何组合可与相同接地点或虚拟接地点耦合，且可为存取存储器单元105-b的各种操作提供基本上相同的参考电压。
在一些实施例中，电压源410中的两个或更多个可与存储器装置的相同电压供应器耦合。举例来说，在一些实施例中，电压源410-c和410-e可与具有特定电压(例如，电压1.5V，其可以被称作“VMSI”)的相同电压供应器耦合。另外或替代地，在一些实施例中，电压源410-k和410-m可与具有特定电压(例如，电压1.5V，其可以被称作“VMSI”)的相同电压供应器耦合。因此，在一些实施例中，电压源410-c、410-e、410-k和410-m可全部与相同电压供应器耦合(例如，V2、V4、V10和V12可基本相等)。
虽然电压源410可与共同电压供应器和/或接地点耦合，但与共同电压供应器或共同接地点耦合的电压源410中的每一个处的电压可由于相应电压源410与相关联的共同电压供应器或共同接地点之间的电路400中的各种差异(例如，导体长度、导体宽度、导体电阻、导体或其它电容)而不同。
图5示出说明根据本公开的各种实施例的支持用于感测存储器单元的差分放大器方案的实例读取操作的操作的时序图500。时序图500是参考图4的实例电路400的组件进行描述的，但也可说明可针对不同电路布置执行的操作。
在时序图500的实例中，存储器单元105-b可最初存储如本文中(例如，参考图3)所描述的逻辑状态(例如，逻辑0状态、逻辑1状态)。时序图500中说明的读取操作的信号因而示出为与读取不同逻辑状态相关联的替代方案，如由下标0或下标1所指示(例如，与相应逻辑状态相关联)，其中这类信号不同。
在时序图500的实例中，电压源410-a、410-b、410-d、410-f、410-h、410-l和410-o可接地(例如，根据接地或虚拟接地)，且因而处于零电压(例如，V0＝0V，V1＝0V，V3＝0V，V5＝0V，V7＝0V，V11＝0V，且V14＝0V)。然而，在根据本公开的自参考读取操作的其它实例中，电压源410-a、410-b、410-d、410-f、410-h、410-l和410-o可处于非零电压，且因此可相应地调整由时序图500说明的电压。
在一些实例中，在起始时序图500的操作之前，用于空闲存储器单元105(例如，可包含存储器单元105-b的存储器阵列的经取消选择的存储器单元105)的数字线210(包含数字线210-a)和板线215-c(其可在包含存储器单元105-b的存储器单元105当中共享)可受控制到相同电压。匹配数字线210和板线215的电压可使包含存储器单元105-b的存储器阵列中的电荷泄漏降到最小。举例来说，在时序图500的实例中，数字线210-c可具有初始电压1.5V(例如，如由电压源410-e提供)，其可与板线215-c的初始电压(例如，如由电压源410-c提供)相同。
在一些实例中，由时序图500说明的读取操作可开始为初始状态，在所述初始状态中，字线不被选择(例如，逻辑信号WL被解除激活)，且数字线210-c与均衡电压源410-d隔离(例如，逻辑信号SW2被解除激活)。
在一些实例中，可在旁路线270-a停用或以其它方式与数字线210-a隔离时，执行由时序图500说明的读取操作。举例来说，可在由时序图500说明的时间的至少一部分或全部中激活选择组件430-d(例如，通过激活逻辑信号SW4)，使得放大器组件280-a被配置成与数字线210-a耦合(例如，经由开关组件420-a)。
在501处，读取操作可包含均衡数字线210-a(例如，使数字线210-a接地或虚拟接地)。举例来说，在501处，读取操作可包含解除激活可变电压源440-b的选择组件430-b(例如，通过解除激活逻辑信号SW2)，其可将数字线210-a与均衡电压源(例如，电压源410-d)耦合。因此，在601处，与存储器单元105-b相关联的数字线210-a的电压(例如，VDL)可达到均衡电压(例如，0V)。在一些实例中，与不在被读取的存储器单元105相关联的数字线210可保持在穿过501的第一电压(例如，“空闲”电压)下(例如，可在501的操作之后保持在电压V4下，可在时序图500的整个读取操作中保持在电压V4下)。
在502处，读取操作可包含使数字线210-a与放大器组件280-a耦合。举例来说，在502处，读取操作可包含激活开关组件420-a(例如，通过激活逻辑信号SW3)，其可将数字线210-a与差分放大器450的第一输入节点451耦合。在其中数字线均衡电压源(例如，电压源410-d)与差分放大器参考电压源(例如，电压源410-h)具有相同电压的实例中，502的操作可与通过差分放大器450的输出节点453的零电流相关联。
在503处，读取操作可包含启用差分放大器450。举例来说，在503处，读取操作可包含激活开关组件420-c(例如，通过激活逻辑信号SW6)，其可将高差分放大器供电电压(例如，电压源410-i)与差分放大器450耦合。另外或替代地，在一些实例中，在503处，读取操作可包含激活开关组件420-d(例如，通过激活逻辑信号SW7)，其可将低差分放大器供电电压(例如，电压源410-j)与差分放大器450耦合。在一些实例中，可在503的操作之前激活开关组件420-c或开关组件420-d中的一个，或可省略开关组件420-c或开关组件420-d，使得启用差分放大器可包含在503处激活一个开关组件420。在其它实例中，开关组件420-c和开关组件420-d两者可能已经启用或可从电路400省略，在此情况下，可始终启用差分放大器450。因此，在各种实例中，可省略503的操作。503的操作可为支持将一或多个供电电压与差分放大器耦合以启用差分放大器的操作的实例。
在504处，读取操作可包含将差分放大器450的输出节点453与差分放大器450的第一输入节点451耦合。举例来说，在504处，读取操作可包含激活开关组件420-e(例如，通过激活逻辑信号SW8)，其可将输出节点453与第一输入节点451耦合。由于504的操作，差分放大器450的输出节点453可与数字线均衡电压源(例如，电压源410-d)耦合，在一些实例中，这可致使输出节点453处的电压达到电压V3。因此，在时序图500的实例中，其中输出节点453开始于升高的电压(例如，从先前存取操作)，输出节点453可在504的操作之后下降到0V。504的操作可为支持在对电容器预充电之前经由反馈线将差分放大器的第一输入节点与差分放大器的输出节点耦合的操作的实例。
在另一实例中，电路400的空闲状态可与差分放大器450的输出节点453与差分放大器450的第一输入节点451耦合相关联。换句话说，在读取操作之前，开关组件420-e可已经被激活(例如，其中逻辑信号SW8处于激活状态是读取操作的初始条件)。在此类实例中，可省略504的操作。此外，在各种实例中，例如当电路400的空闲状态包含输出节点453与第一输入节点451耦合时，差分放大器输出电压Vamp可在504之前已经处于低或基本接地电压。在此类实例中，504的操作可能并不与如时序图500的实例中所说明的电压降Vamp相关联。
在505处，读取操作可包含均衡差分放大器450的第一输入节点451。举例来说，在505处，读取操作可包含激活开关组件420-b(例如，通过激活逻辑信号SW5)，其可将第一输入节点451与电压源410-f耦合。因此，由于505的操作，差分放大器450的第一输入节点451可达到电压V5。在一些实例(例如，其中V5＝V3)中，可省略505的操作，这是因为可能已经通过数字线210-a均衡化第一输入节点451(例如，由501和502的操作引起)。在一些实例中，可省略501的操作，且505的操作可与均衡差分放大器450的第一输入节点451和数字线210-a两者相关联。
在另一实例中，电路400的空闲状态可与差分放大器450的输入节点451与均衡电压源(例如，电压源410-f)耦合相关联。换句话说，在读取操作之前，开关组件420-b可已经被激活(例如，其中逻辑信号SW5处于激活状态是读取操作的初始条件)。在此类实例中，可省略505的操作。
在506处，读取操作可包含使差分放大器450的第一输入节点451与均衡电压源隔离。举例来说，在506处，读取操作可包含解除激活开关组件420-b(例如，通过解除激活逻辑信号SW5)，其可将第一输入节点451与电压源410-f断开耦合。在506的操作之后，差分放大器450的第一输入节点451可保持在电压V5处。
在507处，读取操作可包含使积分器电容器460的第二节点462与预充电电压源耦合。举例来说，在507处，读取操作可包含激活开关组件420-g(例如，通过激活逻辑信号SW10)，其可将积分器电容器460的第二节点462与电压源410-g耦合。由于507的操作，积分器电容器的第二节点462可达到电压V6。因此，积分器电容器460可存储与电压差(V6-V5)或电压差(V6-V3)相关联的电荷，在一些实例中，所述两个电压差可为等效的。507的操作可为支持对存储器装置的电容器预充电的操作的实例，其中电容器的第一节点与差分放大器的第一输入节点耦合。举例来说，507的操作可为将电容器的第二节点与用于对电容器预充电的预充电电压源耦合的实例。
在508处，读取操作可包含将差分放大器450的输出节点453与差分放大器450的第一输入节点451隔离。举例来说，在508处，读取操作可包含解除激活开关组件420-e(例如，通过解除激活逻辑信号SW8)，其可将输出节点453与第一输入节点451断开耦合。在一些实例中，508的操作可以被称作隔离或停用差分放大器450的直接反馈线。508的操作可为在对电容器预充电之前经由反馈线将差分放大器的第一输入节点与差分放大器的输出节点断开耦合的实例。
在509处，读取操作可包含将差分放大器450的输出节点453与积分器电容器的第二节点462耦合。举例来说，在509处，读取操作可包含激活开关组件420-f(例如，通过激活逻辑信号SW9)。基于509的操作，差分放大器450的输出节点453(例如，Vamp)可达到电压V6。509的操作可为在对电容器预充电之后将电容器的第二节点与差分放大器的输出节点耦合的实例。在一些实例中，例如当使用其中在整个读取操作中，积分器电容器460的节点461和462保持与差分放大器450的输入节点451和输出节点453耦合的电路配置时(例如，当电路包含用于不包含开关组件420的差分放大器450的电容反馈线时，所述电路例如将开关组件420-f替换为连续电连接的电路)，可省略509的操作。
在510处，读取操作可包含将积分器电容器460的第二节点462与预充电电压源隔离。举例来说，在510处，读取操作可包含解除激活开关组件420-g(例如，通过解除激活逻辑信号SW10)，其可将积分器电容器460的第二节点462与电压源410-g断开耦合。510的操作可为在对电容器预充电之后将电容器的第二节点与预充电电压源断开耦合的实例。
虽然由在两个单独开关组件420的上下文中的时序图500说明，但在一些实施例中，509和510的操作可在将开关组件420-f和420-g替换为单个选择组件430(未示出)的电路中组合。举例来说，电路400可经修改为包含选择组件430，其被配置成选择性地将积分器电容器460的第二节点462与差分放大器450的输出节点453或电压源410-g中的一个耦合。在另一实例中，逻辑信号SW9和SW10可作为相同信号提供到开关组件420-f和420-g，其中开关组件420-f或420-g中的一个是常开开关且另一个是常闭开关。在此类实例中，509和510的操作可组合以使得通过激活或解除激活经修改电路的选择组件430，读取操作可同时将差分放大器450的输出节点453与积分器电容器的第二节点462耦合并且将积分器电容器460的第二节点462与预充电电压源隔离。
在511处，读取操作可包含选择存储器单元105-b。举例来说，在511处，读取操作可包含激活存储器单元105-b的单元选择组件230(例如，通过激活逻辑信号WL)。选择存储器单元105-b可致使存储器单元105-b的电容器与数字线210-a耦合。因此，跨电容器施加的电压(例如，参考3图所描述的Vcap)最初可等于(VDL-VPL)，即负Vcap，其可以被称作“板高”读取操作。由于511的操作，可在存储器单元105-c、数字线210-b和数字线的任何本征电容(例如，本征电容240-a)以及积分器电容器460之间共享电荷。在电路400的组件之间共享的电荷量可取决于存储于存储器单元105-b中的逻辑状态(例如，电荷、极化)。可相应地在存储器单元105-b和数字线210-a之间共享电荷直到达到用于既定板线电压VPL(例如，V2)的平衡数字线电压VDL。511的操作可为在电容器的第二节点与差分放大器的输出节点耦合时，将存储器单元与差分放大器的第一输入节点耦合以产生感测信号的实例。
举例来说，当存储器单元105-b存储逻辑1时，存储器单元105-b的电容器可借助于正极化(例如，参考图3所描述的电荷状态305-a)存储正电荷。因此，当选择了存储逻辑1的存储器单元105-b时，相对小量的电荷可从存储器单元105-b流到数字线210-a。相对小量的电荷流到数字线210-a可相应地引起数字线电压VDL的相对小的上升。随着数字线电压VDL上升，差分放大器450的第一输入节点451处的电压可相应地上升到高于第二输入节点452的电压(例如，V7)。响应于输入节点451和452处的电压差，差分放大器450可支持输出节点453处的负电流(例如，电荷流入输出节点453中)。可通过电荷流出积分器电容器460的第二节点462，流过差分放大器450并流入差分放大器低电压源410-j(例如，负电压源)中来支持负电流。因此，积分器电容器460的第二节点462处的电压(例如，Vamp)可下降。
响应于积分器电容器460的第二节点462处的电压降，电荷可从数字线210-a流到积分器电容器460的第一节点461中，且相应地，VDL也可下降。负电流可继续直到第一输入节点451处的电压和第二输入节点452处的电压均衡(例如，当数字线电压VDL返回到0V时，当数字线电压VDL匹配差分放大器参考电压V7时)。在读取与从存储器单元105-b传送到数字线210-a的相对小量的电荷相关联的逻辑1的实例中，由于在511处选择存储器单元引起的差分放大器450的输出节点453处的电压降Vamp可相对小(例如，从存取存储器单元105-b产生相对高信号电压)。
替代地，当存储器单元105-b存储逻辑0时，存储器单元105-b的电容器可借助于负极化(例如，参考图3所描述的电荷状态310-a)存储负电荷。因此，当选择了存储逻辑0的存储器单元105-b时，相对大量的电荷可从存储器单元105-b流到数字线210-a。相对大量的电荷流到数字线210-a可相应地引起数字线电压VDL的相对大的上升。随着数字线电压VDL上升，差分放大器450的第一输入节点451处的电压可相应地上升到高于第二输入节点452的电压(例如，V7)。响应于输入节点451和452处的电压差，差分放大器450可支持输出节点453处的负电流(例如，电荷流入输出节点453中)。可通过电荷流出积分器电容器460的第二节点462，流过差分放大器450并流入差分放大器低电压源410-j(例如，负电压源)中来支持负电流。因此，积分器电容器460的第二节点462处的电压(例如，Vamp)可下降。
响应于积分器电容器460的第二节点462处的电压降，电荷可从数字线210-a流到积分器电容器460的第一节点461中，且相应地，VDL也可下降。负电流可继续直到第一输入节点451处的电压和第二输入节点452处的电压均衡(例如，当数字线电压VDL返回到0V时，当数字线电压VDL匹配差分放大器参考电压V7时)。在读取与从存储器单元105-b传送到数字线210-a的相对大量的电荷相关联的逻辑0的实例中，由于在511处选择存储器单元引起的差分放大器450的输出节点453处的电压降鞋面可相对大(例如，从存取存储器单元105-b产生相对低信号电压，例如如所说明的负电压)。
在512处，读取操作可包含将放大器组件280-a与感测组件130-b耦合。举例来说，在512处，读取操作可包含激活开关组件420-h(例如，通过激活逻辑信号SW11)，其可将差分放大器450的输出节点453与感测组件130-b的信号节点(例如，第一节点131-b)耦合。因此，由于512的操作，感测组件的第一节点131-b可至少部分地基于差分放大器450的输出节点453处产生的信号而达到信号电压。举例来说，可放大器组件280-a和感测组件130-b之间共享电荷以使得第一节点131-b处的电压(例如，Vsig)达到差分放大器450的输出节点453处的电压(例如，Vamp)。由于差分放大器450的配置，与用以读取存储器单元的其它电路配置相比，可减少或基本消除存储器单元105-b和感测组件130-b之间的电荷共享。
在513处，读取操作可包含将参考电压源与感测组件130-b耦合。举例来说，在513处，读取操作可包含激活开关组件420-l(例如，通过激活逻辑信号SW16)，其可将电压源410-p与感测组件130-b的参考节点(例如，第二节点132-b)耦合。因此，由于513的操作，感测组件的第二节点132-b可达到参考电压V15。
在支持自参考读取操作(未示出)的差分放大器方案的其它实例中，513处的所说明操作可替换为使用存储器单元105-b产生参考信号的一或多个操作，其可或可不涉及放大器组件280-a的操作。
在514处，读取操作可包含将放大器组件280-a与感测组件130-b隔离。举例来说，在514处，读取操作可包含解除激活开关组件420-h(例如，通过解除激活逻辑信号SW11)，其可将差分放大器450的输出节点453与感测组件130-b的第一节点131-b隔离。
在515处，读取操作可包含将参考电压源与感测组件130-b隔离。举例来说，在515处，读取操作可包含解除激活开关组件420-l(例如，通过解除激活逻辑信号SW16)，其可将电压源410-p与感测组件130-b的参考节点(例如，第二节点132-b)隔离。
在516处，读取操作可包含锁存检测存储器单元105-b所存储的逻辑状态的结果。举例来说，在516处，读取操作可包含激活开关组件420-j和420-k(例如，通过激活逻辑信号SW14和SW15)，其可将感测组件电压源410-n与放大器481-a耦合并且将感测组件电压源410-o与放大器481-b耦合。由于516的操作，第一节点131-b和第二节点132-b可达到感测组件电压源410提供的电压中的一个，这取决于存储器单元105-b所存储的所检测逻辑状态。举例来说，当存储器单元105-b存储逻辑1时，Vsig,1可高于Vref。因此，当读取逻辑1时，Vsig可改变为匹配相对较高放大器源极电压V13且Vref可改变为匹配相对较低放大器源极电压V14。当存储器单元105-b存储逻辑0时，Vsig,0可低于Vref。因此，当读取逻辑0时，Vref可改变为匹配相对较高放大器源极电压V13且Vsig可改变为匹配相对较低放大器源极电压V14。516的操作可为至少部分地基于产生的感测信号确定存储器单元所存储的逻辑状态的实例。
在根据本公开的读取操作的各种实例中，组件或逻辑信号可在后续存取操作之前(例如，在后续刷新操作之前，在后续读取操作之前，在后续写入操作之前)返回到空闲状态或转变到某一其它初始条件。在各种实例中转变到空闲状态或其它初始条件可被视为读取操作的部分，或可以被称作转变操作。
在其中差分放大器450在空闲状态或后续初始条件中停用或以其它方式断电的实例中，可在时序图500中说明的操作之后解除激活开关组件420-c、开关组件420-d或这两者(例如，通过解除激活逻辑信号SW6或SW7中的一个或两个)。
在其中在空闲状态或后续初始条件中，差分放大器450的第一输入节点451与差分放大器450的输出节点453耦合的实例中，可在时序图500中说明的操作之后激活开关组件420-e(例如，通过激活逻辑信号SW8)。
在其中在空闲状态或后续初始条件中，差分放大器450的输出节点453与积分器电容器460断开耦合的实例中，可在时序图500中说明的操作之后解除激活开关组件420-f(例如，通过解除激活逻辑信号SW9)。
在其中在空闲状态或后续初始条件中，差分放大器450的第一输入节点451与均衡电压源(例如，电压源410-f)耦合的实例中，可在时序图500中说明的操作之后激活开关组件420-b(例如，通过激活逻辑信号SW5)。
由时序图500说明的读取操作可为“高电压空闲”操作的实例，其中在时序图500的操作之前，阵列的存储器单元105保持在相对高电压(例如，经由连接的数字线210和板线215)。举例来说，在时序图500的操作之前，存储器单元105可保持在高板线电压(例如，VPL＝V2)和高数字线电压(例如，VDL＝V4)。可在时序图500中说明的读取操作之后返回到这些条件。换句话说，可在时序图500中说明的操作之后激活逻辑信号SW1和SW2。
在支持描述的差分放大器方案的读取操作的其它实例中，存储器单元105可保持在相对低电压或接地电压。举例来说，在时序图500的操作之前，存储器单元105可保持在低板线电压(例如，VPL＝V1，其可为接地电压)和低数字线电压(例如，VDL＝V2，其可为接地电压)。
在第一替代实例中，存储器单元105可在读取操作之前保持在低板线电压(例如，VPL＝V1，其可为接地电压)和低数字线电压(例如，VDL＝V2，其可为接地电压)。在第一替代实例中，可通过切换到高板线电压(例如，VPL＝V2)开始读取操作，这可影响阵列的与同一板线电压源连接的全部存储器单元105。为在与同一板线电压源连接的非所选存储器单元105上维持大致零偏压，读取操作还可包含针对阵列的未选中的那些存储器单元105而切换到高数字线电压(例如，VPL＝V4)。因此，仅选定存储器单元105(例如，存储器单元105-b)可具有差值读取电压(例如，V2-V3)，而其它存储器单元105可在其上不具有净电压(例如，V2-V4，其可为零)。在一些实例中，可如所描述地执行时序图500的剩余操作(例如，操作502到515)。
在第二替代性实例中，存储器单元105可在读取操作之前保持在低板线电压(例如，VPL＝V1，其可为接地电压)和低数字线电压(例如，VDL＝V3，其可为接地电压)。在第二替代性实例中，可通过以下步骤开始读取操作：首先切换到高板线电压(例如，VPL＝V2)，这可影响与同一板线电压源连接的全部存储器单元105，并且还针对与同一板线电压源连接的全部存储器单元105而切换到高数字线电压(例如，VPL＝V4)。因此，全部存储器单元105可继续在其上不具有净电压(例如，V2-V4，其可为零)，但阵列的电压可整体增加。随后，所选存储器单元105(例如，存储器单元105-b)的数字线电压VDL可下降到低数字线电压(例如，V3)，而剩余的存储器单元105保持在高数字线电压(例如，V4)。在一些实例中，可如所描述地执行时序图500的剩余操作(例如，操作502到515)。
虽然说明为发生在不同时间的独立操作，但某些操作可同时或以不同顺序发生。在一些实例中，各种操作可有利地同时起始以减小用于感测存储器单元105-b的逻辑状态的时间量。以下操作中的两个或更多个可以不同的相对次序发生，在重叠的持续时间期间发生，或同时发生：501的均衡数字线210-a；502的将数字线210-a与放大器组件耦合；503的启用差分放大器450；或504的将差分放大器450的输出节点453与差分放大器450的第一输入节点耦合。另外或替代地，512的将放大器组件280-a与感测组件130-b耦合和513处的将参考电压源与感测组件130-b耦合可以不同次序发生，在重叠的持续时间期间发生，或同时发生。另外或替代地，514的将放大器组件280-a与感测组件130-b断开耦合和515的将参考电压源与感测组件130-b断开耦合可以不同次序发生，在重叠的持续时间期间发生，或同时发生。。
时序图500中示出的操作次序仅出于说明目的，且可执行支持根据本公开的用于感测存储器单元的差分放大器方案的各种其它次序和组合的步骤。另外，时序图500的操作定时也仅出于说明的目的，且并不意味指示一个操作与另一操作之间的具体相对持续时间。各种操作可在与根据本公开的用于感测存储器单元的差分放大器方案的各种实施例中说明的持续时间相比相对更短或相对更长的持续时间内发生。
时序图500的逻辑信号的转变说明从一个状态转变到另一状态，且大体上将启用或激活状态(例如，状态“0”)与停用或解除激活状态(例如，状态“1”)之间的转变反映为与具体编号操作相关联。在各种实例中，所述状态可与逻辑信号(例如施加于操作为开关的晶体管的栅极的逻辑输入电压)的具体电压相关联，且电压从一个状态到另一状态的改变可以不是瞬时的。确切地说，在一些实例中，与逻辑信号相关联的电压可遵循斜变行为，或随从一个逻辑状态到另一逻辑状态的时间为时间恒定(例如，对数或指数)的行为。
在一些实例中，组件从一个状态到另一状态的转变可至少部分地基于相关联逻辑信号的特性，包含逻辑信号的电压电平或逻辑信号自身的转变特性。因此，时序图500中所示出的转变不一定指示瞬时转变。另外，可能在各种时间期间已到达与编号操作处的转变相关联的逻辑信号的初始状态，所述各种时间先于编号操作同时仍支持所描述转变和相关联操作。虽然逻辑信号示出为逻辑状态之间的转变，但逻辑信号的电压可经选择以在特定工作点(例如，在作用区中或饱和区中)操作组件，和可与其它逻辑信号的电压相同或不同。
图6示出根据本公开的各种实施例的可支持用于感测存储器单元的差分放大器方案的存储器装置605的框图600。存储装置605可被称为电子存储器设备，且可以是如参考图1所描述的存储器装置100的组件的实例。
存储器装置605可包含一或多个存储器单元610，所述存储器单元可以是参考图1到5所描述的存储器单元105的实例。存储器装置605还可包含存储器控制器615、字线620、板线625、感测组件635和数字线640。这些组件可与彼此电子通信并且可执行本文中根据本公开的方面所描述的功能中的一或多个。在一些情况下，存储器控制器615可以包含偏压组件650和定时组件655。
存储器控制器615可与可为参考图1到5描述的字线205、板线215、数字线210和感测组件130的实例的字线620、板线625、数字线640和感测组件635电子通信。在一些实例中，存储器装置605还可包含锁存器645，其可为如本文中所描述的I/O组件140的实例。存储器装置605的组件可与彼此电子通信并且可执行参考图1到5描述的功能的实施例。在一些情况下，感测组件635或锁存器645可为存储器控制器615的组件。
在一些实例中，数字线640与感测组件635(例如，经由放大器组件280、经由旁路线270，如本文中所描述)和存储器单元610的铁电电容器电子通信。铁电存储器单元610可以是使用逻辑状态(例如，第一或第二逻辑状态)可写的。字线620可与存储器控制器615和存储器单元610的单元选择器电子通信。板线625可与存储器控制器615和存储器单元610的铁电电容器的板电子通信。感测组件635可以与存储器控制器615、数字线640和锁存器645电子通信。在一些实例中，共同存取线可提供信号线和参考线的功能。感测控制线665可以与感测组件635和存储器控制器615电子通信。这些组件还可经由其它组件、连接或总线与存储器装置605内部或外部或内部和外部的其它组件(以及未在上文列出的组件)电子通信。
存储器控制器615可以是如本文中所描述的存储器控制器150的实例，且可被配置成通过向各个节点施加电压来激活字线620、板线625或数字线640。例如，偏压组件650可被配置成施加电压，从而操作存储器单元610如上文所描述地读取或写入存储器单元610。在一些情况下，存储器控制器615可包含参考图1所描述的行解码器、列解码器或这两者，其可使得存储器控制器615能够存取一或多个存储器单元105。偏压组件650也可将电压电势提供到存储器单元610以产生用于感测组件635的参考信号。另外或替代地，偏压组件650可提供用于感测组件635的操作的电压电势。
在一些情况下，存储器控制器615可使用定时组件655执行其操作中的一或多个。举例来说，定时组件655可控制各种字线选择或板偏压的定时，包含用于切换和电压施加以执行本文中所论述(例如，根据参考图5的时序图500描述的操作)的存储器功能(例如读取和写入)的定时。在一些情况下，定时组件655可以控制偏压组件650的操作。
感测组件635可将来自存储器单元610(例如，经由数字线640)的感测信号与来自存储器单元610(例如，经由参考线660)的参考信号进行比较。在确定逻辑状态后，感测组件635接着可将输出存储于锁存器645中，其中可根据可包含存储器装置605的电子装置的操作使用所述输出。感测组件635可包含与锁存器和铁电存储器单元电子通信的一或多个放大器。
存储器控制器615或其子组件可用硬件、处理器执行的代码(例如，软件、固件)或其任何组合实施。如果用处理器执行的代码实施，那么可由通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其被设计成执行本公开中描述的功能的任何组合来执行存储器控制器615或其子组件的功能。
存储器控制器615或其子组件可物理上位于各个位置，包含分布成使得功能的部分由一或多个物理装置实施于不同物理位置处。在一些实例中，存储器控制器615和/或其子组件可以是根据本公开的各种实施例的独立和相异组件。在其它实例中，存储器控制器615或其子组件可以与包含但不限于以下的一或多个其它硬件组件组合：I/O组件、收发器、网络服务器、另一计算装置、本公开中所描述的一或多个其它组件或根据本公开各种实施例的其组合。存储器控制器615可以是参考图8描述的存储器控制器815的实例。
在一些实例中，存储器控制器615(包含其任何子组件)可支持对存储器装置的电容器预充电，其中电容器的第一节点与差分放大器的第一输入节点耦合；在对电容器预充电之后，将电容器的第二节点与差分放大器的输出节点耦合；在所述电容器的所述第二节点与所述差分放大器的所述输出节点耦合的同时，使存储器单元与所述差分放大器的所述第一输入节点耦合以产生感测信号；和至少部分地基于所述产生的感测信号，确定所述存储器单元所存储的逻辑状态。
图7示出根据本公开的各种实施例的可支持用于感测存储器单元的差分放大器方案的存储器控制器715的框图700。存储器控制器715可以是参考图1所描述的存储器控制器150或参考图6所描述的存储器控制器615的实例。存储器控制器715可包含偏压组件720和定时组件725，其可以是参考图6所描述的偏压组件650和定时组件655的实例。存储器控制器715还可包含电压选择器730、存储器单元选择器735和感测控制器740。这些模块中的每一个可直接或间接地彼此通信(例如，经由一或多个总线)。
电压选择器730可起始一系列电压源以支持存储器装置的各种存取操作。举例来说，电压选择器730可产生用以激活或解除激活各种开关组件的逻辑信号，例如参考图4所描述的开关组件420或选择组件430。举例来说，电压选择器730可产生用于选择(例如，启用、停用)参考图5所描述的时序图500的电压源410的逻辑信号中的一或多个。
存储器单元选择器735可选择用于感测操作的存储器单元。举例来说，存储器单元选择器735可产生用以激活或解除激活如参考图2所描述的单元选择组件230的单元选择器的逻辑信号。举例来说，存储器单元选择器735可产生参考图5所描述的时序图500的字线逻辑信号。
感测控制器740可控制例如参考图1到5描述的感测组件130的感测组件的各种操作。举例来说，感测控制器740可产生用以激活或解除激活感测组件隔离组件(例如参考图4和5描述的开关组件420-h和420-l)的逻辑信号。在一些实例中，感测控制器740可产生用以均衡感测组件130的或存取线的节点的逻辑信号。在一些实例中，感测控制器740可产生用以使感测组件与感测电压源耦合或断开耦合的逻辑信号，其可包含激活或解除激活开关组件(例如参考图4和5描述的开关组件420-i、420-j和420-k)或选择组件(例如选择组件430-c)。因此，在各种实例中，感测控制器1040可产生参考图5所描述的时序图500的逻辑信号SW11到SW16或其任何组合。
在一些实施例中，感测控制器740可将感测组件的第一节点的电压与感测组件的第二节点的电压进行比较，其中所述电压是基于通过读取操作的一或多个存取操作存取存储器单元(例如，由通过读取操作的一或多个存取操作存取存储器单元引起)。感测控制器740可基于比较所得电压确定与存储器单元相关联的逻辑值。在一些实例中，感测控制器740可提供信号到另一组件以确定与存储器单元相关联的逻辑值。
图8示出根据本公开的各种实施例的包含可支持用于感测存储器单元的差分放大器方案的装置805的系统800的图式。装置805可以是如上文(例如参考图1)所描述的存储器装置100的组件的实例或包含所述组件。装置805可以包含用于双向通信的组件，包含用于发射和接收通信的组件，包含存储器控制器815、存储器单元820、基本输入/输出系统(BIOS)组件825、处理器830、I/O组件835和外围组件840。这些组件可以经由一或多个总线(例如总线810)电子通信。
存储器控制器815可以操作本文中描述的一或多个存储器单元。具体来说，存储器控制器815可被配置成支持所描述的用于存取存储器单元的感测方案。在一些情况下，存储器控制器815可以包含如参考图1描述的行解码器、列解码器或这两者(未示出)。
存储器单元820可为参考图1到6描述的存储器单元105或610的实例，且可存储如本文中所描述的信息(例如，呈逻辑状态形式)。
BIOS组件825是包含作为固件操作的BIOS的软件组件，所述固件可初始化且运行各种硬件组件。BIOS组件825还可管理处理器与例如外围设备组件、I/O控制组件等各种其它组件之间的数据流。BIOS组件825可包含存储在只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。
处理器830可包含智能硬件装置(例如通用处理器、DSP、中央处理单元(CPU)、微控制器、ASIC、FPGA、可编程逻辑装置、离散门或晶体管逻辑组件、离散硬件组件)。在一些情况下，处理器830可被配置成使用存储器控制器操作存储器阵列。在其它情况下，存储器控制器可集成到处理器830中。处理器830可被配置成执行存储于存储器中的计算机可读指令，以执行各种功能(例如，支持用于存取存储器单元的自参考感测方案的功能或任务)。
I/O组件835可管理装置805的输入和输出信号。I/O组件835可管理未集成到装置805中的外围装置。在一些情况下，I/O组件835可表示到外部外围设备的物理连接或端口。在一些情况下，I/O组件835可利用操作系统，例如
Figure GDA0003061548070000481
Figure GDA0003061548070000482
或另一已知操作系统。在其它情况下，I/O组件835可表示调制解调器、键盘、鼠标、触摸屏或类似装置，或与调制解调器、键盘、鼠标、触摸屏或类似装置交互。在一些情况下，I/O组件835可经实施为处理器的部分。在一些情况下，用户可经由I/O组件835或经由受I/O组件835控制的硬件组件与装置805交互。I/O组件835可支持存取存储器单元820，包含接收与存储器单元820中的一或多个的感测到的逻辑状态相关联的信息，或提供与写入存储器单元820中的一或多个的逻辑状态相关联的信息。
外围组件840可包含任何输入或输出装置，或用于这类装置的接口。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口，或外围卡槽，例如外围组件互连(PCI)或加速图形端口(AGP)槽。
输入845可表示在装置805外部的装置或信号，其将输入提供到装置805或其组件。这可以包含用户接口或与其它装置的接口或在其它装置之间的接口。在一些情况下，输入845可由I/O组件835管理，且可经由外围组件840与装置805交互。
输出850可表示在装置805外部的装置或信号，其被配置成从装置805或其组件中的任一个接收输出。输出850的实例可包含显示器、音频扬声器、印刷装置、另一处理器或印刷电路板，或其它装置。在某些情况下，输出850可以是经由外围组件840与装置805介接的外围元件。在一些情况下，输出850可由I/O组件835管理。
装置805的组件可包含被设计成执行其功能的电路系统。这可包含被配置成执行本文中所描述的功能的各种电路元件，例如，导电线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件。装置805可以是计算机、服务器、手提式计算机、笔记本计算机、平板计算机、移动电话、可穿戴电子装置、个人电子装置等。或者，装置805可为这类装置的部分或元件。
图9示出说明根据本公开的各种实施例的可支持用于感测存储器单元的差分放大器方案方法900的流程图。方法900的操作可由如本文中所描述的存储器装置100、电路200、电路400、存储器装置605、系统800或其组件实施。举例来说，方法900的操作可至少部分地由如参考图1到8所描述的存储器控制器执行。在一些实例中，存储器装置可执行指令集以控制装置的功能元件(例如，电压供应器、逻辑信号、晶体管、放大器、开关组件、选择组件)执行下文描述的功能。另外地或可替代地，存储器装置可使用专用硬件来执行下文所描述功能中的一些或所有。
在905处，存储器装置可对存储器装置的电容器预充电，其中电容器的第一节点与差分放大器的第一输入节点耦合。在一些实例中，差分放大器被配置成使得输出节点处的电流与差分放大器的第一输入节点处的电压和差分放大器的第二输入节点处的电压之间的差成比例。可根据参考图1到8描述的方法和设备执行905的操作。在各种实例中，905的操作中的一些或全部可由感测组件(例如，参考图1到8描述的感测组件130或835)、放大器组件280(例如，参考图2和4描述的放大器组件280或280-a)、存储器控制器(例如，参考图1到8描述的存储器控制器150、615、715或815)或其一或多个部分执行。
在910处，存储器装置可在对电容器预充电之后，将电容器的第二节点与差分放大器的输出节点耦合。可根据参考图1到8描述的方法和设备执行910的操作。在各种实例中，910的操作中的一些或全部可由感测组件(例如，参考图1到8描述的感测组件130或835)、放大器组件280(例如，参考图2和4描述的放大器组件280或280-a)、存储器控制器(例如，参考图1到8描述的存储器控制器150、615、715或815)或其一或多个部分执行。
在915处，存储器装置可在电容器的第二节点与差分放大器的输出节点耦合的同时，使存储器单元与差分放大器的第一输入节点耦合以产生感测信号。可根据参考图1到8描述的方法和设备执行915的操作。在各种实例中，915的操作中的一些或全部可由感测组件(例如，参考图1到8描述的感测组件130或835)、放大器组件280(例如，参考图2和4描述的放大器组件280或280-a)、存储器控制器(例如，参考图1到8描述的存储器控制器150、615、715或815)或其一或多个部分执行。
在920处，存储器装置可至少部分地基于产生的感测信号，确定存储器单元所存储的逻辑状态。可根据参考图1到8描述的方法和设备执行920的操作。在各种实例中，920的操作中的一些或全部可由感测组件(例如，参考图1到8描述的感测组件130或835)、放大器组件280(例如，参考图2和4描述的放大器组件280或280-a)、存储器控制器(例如，参考图1到8描述的存储器控制器150、615、715或815)或其一或多个部分执行。
描述了一种方法。所述方法可包含对存储器装置的电容器预充电，其中所述电容器的第一节点与差分放大器的第一输入节点耦合；在对所述电容器预充电之后，使所述电容器的第二节点与所述差分放大器的输出节点耦合；在所述电容器的所述第二节点与所述差分放大器的所述输出节点耦合的同时，使存储器单元与所述差分放大器的所述第一输入节点耦合以产生感测信号；和至少部分地基于所述产生的感测信号，确定所述存储器单元所存储的逻辑状态。
描述了一种设备。所述设备可包含处理器、与所述处理器电子通信的存储器以及存储在存储器中的指令。所述指令可可由处理器执行以致使所述设备对存储器装置的电容器预充电，其中所述电容器的第一节点与差分放大器的第一输入节点耦合；在对所述电容器预充电之后，使所述电容器的第二节点与所述差分放大器的输出节点耦合；在所述电容器的所述第二节点与所述差分放大器的所述输出节点耦合的同时，使存储器单元与所述差分放大器的所述第一输入节点耦合以产生感测信号；和至少部分地基于所述产生的感测信号，确定所述存储器单元所存储的逻辑状态。
描述另一设备。所述设备可包含用于对存储器装置的电容器预充电的装置，其中所述电容器的第一节点与差分放大器的第一输入节点耦合；用于在对所述电容器预充电之后，使所述电容器的第二节点与所述差分放大器的输出节点耦合的装置；用于在所述电容器的所述第二节点与所述差分放大器的所述输出节点耦合的同时，使存储器单元与所述差分放大器的所述第一输入节点耦合以产生感测信号的装置；和用于至少部分地基于所述产生的感测信号，确定所述存储器单元所存储的逻辑状态的装置。
描述一种存储代码的非暂时性计算机可读媒体。所述代码可包含可由处理器执行以进行以下操作的指令：对存储器装置的电容器预充电，其中所述电容器的第一节点与差分放大器的第一输入节点耦合；在对所述电容器预充电之后，使所述电容器的第二节点与所述差分放大器的输出节点耦合；在所述电容器的所述第二节点与所述差分放大器的所述输出节点耦合的同时，使存储器单元与所述差分放大器的所述第一输入节点耦合以产生感测信号；和至少部分地基于所述产生的感测信号，确定所述存储器单元所存储的逻辑状态。
本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于进行以下操作的操作、特征、装置或指令：在对所述电容器预充电之前，经由反馈线使所述差分放大器的所述第一输入节点与所述差分放大器的所述输出节点耦合。
本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于进行以下操作的操作、特征、装置或指令：在对所述电容器预充电之前，经由所述反馈线使所述差分放大器的所述第一输入节点与所述差分放大器的所述输出节点断开耦合。
本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于进行以下操作的操作、特征、装置或指令：在对所述电容器预充电之后，使所述电容器的所述第二节点与预充电电压源断开耦合。
本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于进行以下操作的操作、特征、装置或指令：使所述电容器的所述第二节点与用于对所述电容器预充电的预充电电压源耦合。
本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于进行以下操作的操作、特征、装置或指令：使一或多个供电电压与所述差分放大器耦合以启用所述差分放大器。
在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，所述差分放大器可被配置成使得所述输出节点处的电流可与所述差分放大器的所述第一输入节点处的电压和所述差分放大器的第二输入节点处的电压之间的差成比例。
图10示出说明根据本公开的各种实施例的可支持用于感测存储器单元的差分放大器方案的方法1000的流程图。方法1000的操作可由如本文中所描述的存储器装置100、电路200、电路400、存储器装置605、系统800或其组件实施。举例来说，方法1000的操作可至少部分地由如参考图1到8所描述的存储器控制器执行。在一些实例中，存储器装置可执行指令集以控制装置的功能元件(例如，电压供应器、逻辑信号、晶体管、放大器、开关组件、选择组件)执行下文描述的功能。另外地或可替代地，存储器装置可使用专用硬件来执行下文所描述功能中的一些或所有。
在1005处，存储器装置可使电容器的第一节点与接地电压源耦合，其中电容器的第一节点与差分放大器的第一输入节点耦合。在一些实例中，差分放大器被配置成使得所述输出节点处的电流与所述差分放大器的所述第一输入节点处的电压和所述差分放大器的第二输入节点处的电压之间的差成比例。可根据参考图1到8描述的方法和设备执行1005的操作。在各种实例中，905的操作中的一些或全部可由感测组件(例如，参考图1到8描述的感测组件130或835)、放大器组件280(例如，参考图2和4描述的放大器组件280或280-a)、存储器控制器(例如，参考图1到8描述的存储器控制器150、615、715或815)或其一或多个部分执行。
在1010处，存储器装置可将电容器的第二节点与预充电电压源耦合。可根据参考图1到8描述的方法和设备执行1010的操作。在各种实例中，1010的操作中的一些或全部可由感测组件(例如，参考图1到8描述的感测组件130或835)、放大器组件280(例如，参考图2和4描述的放大器组件280或280-a)、存储器控制器(例如，参考图1到8描述的存储器控制器150、615、715或815)或其一或多个部分执行。
在1015处，存储器装置可将电容器的第二节点与差分放大器的输出节点耦合。可根据参考图1到8描述的方法和设备执行1015的操作。在各种实例中，1015的操作中的一些或全部可由感测组件(例如，参考图1到8描述的感测组件130或835)、放大器组件280(例如，参考图2和4描述的放大器组件280或280-a)、存储器控制器(例如，参考图1到8描述的存储器控制器150、615、715或815)或其一或多个部分执行。
在1020处，存储器装置可将电容器的第二节点与预充电电压源断开耦合。可根据参考图1到8描述的方法和设备执行1020的操作。在各种实例中，1020的操作中的一些或全部可由感测组件(例如，参考图1到8描述的感测组件130或835)、放大器组件280(例如，参考图2和4描述的放大器组件280或280-a)、存储器控制器(例如，参考图1到8描述的存储器控制器150、615、715或815)或其一或多个部分执行。
在1025处，存储器装置可在电容器的第二节点与差分放大器的输出节点耦合的同时，使存储器单元与差分放大器的第一输入节点耦合以产生感测信号。可根据参考图1到8描述的方法和设备执行1025的操作。在各种实例中，1025的操作中的一些或全部可由感测组件(例如，参考图1到8描述的感测组件130或835)、放大器组件280(例如，参考图2和4描述的放大器组件280或280-a)、存储器控制器(例如，参考图1到8描述的存储器控制器150、615、715或815)或其一或多个部分执行。
在1030处，存储器装置可至少部分地基于产生的感测信号，确定存储器单元所存储的逻辑状态。可根据参考图1到8描述的方法和设备执行1030的操作。在各种实例中，1030的操作中的一些或全部可由感测组件(例如，参考图1到8描述的感测组件130或835)、放大器组件280(例如，参考图2和4描述的放大器组件280或280-a)、存储器控制器(例如，参考图1到8描述的存储器控制器150、615、715或815)或其一或多个部分执行。
描述执行方法1000的设备。所述装置可包含用于致使开关组件将所述电容器的第二节点与用于对所述电容器预充电的预充电电压源耦合的装置；用于致使所述开关组件在对所述电容器预充电之后，将所述电容器的所述第二节点与所述差分放大器的所述输出节点耦合的装置；用于致使所述开关组件在所述电容器的所述第二节点与所述差分放大器的所述输出节点耦合的同时，将所述存储器单元与所述差分放大器的所述第一输入节点耦合以产生感测信号的装置；和用于至少部分地基于所述产生的感测信号，确定所述存储器单元所存储的逻辑状态的装置。
描述了另一设备。所述设备可包含处理器、与所述处理器电子通信的存储器以及存储在存储器中的指令。所述指令可可由所述处理器执行以致使所述设备致使开关组件将所述电容器的第二节点与用于对所述电容器预充电的预充电电压源耦合；致使所述开关组件在对所述电容器预充电之后，将所述电容器的所述第二节点与所述差分放大器的所述输出节点耦合；致使开关组件在所述电容器的所述第二节点与所述差分放大器的所述输出节点耦合的同时，将存储器单元与所述差分放大器的所述第一输入节点耦合以产生感测信号；和至少部分地基于所述产生的感测信号，确定所述存储器单元所存储的逻辑状态。
描述一种存储用于操作存储器阵列的代码的非暂时性计算机可读媒体。所述代码可包含可由处理器执行以致使所述设备进行以下操作的指令：致使开关组件将所述电容器的第二节点与用于对所述电容器预充电的预充电电压源耦合；致使所述开关组件在对所述电容器预充电之后，将所述电容器的所述第二节点与所述差分放大器的所述输出节点耦合；致使开关组件在所述电容器的所述第二节点与所述差分放大器的所述输出节点耦合的同时，将存储器单元与所述差分放大器的所述第一输入节点耦合以产生感测信号；和至少部分地基于所述产生的感测信号，确定所述存储器单元所存储的逻辑状态。
本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于进行以下操作的过程、特征、装置或指令：致使所述开关组件在对所述电容器预充电时，将所述差分放大器的所述第一输入节点与接地电压源耦合。
本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于进行以下操作的过程、特征、装置或指令：在对所述电容器预充电之前，经由反馈线使所述差分放大器的所述第一输入节点与所述差分放大器的所述输出节点耦合。
本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于进行以下操作的过程、特征、装置或指令：致使开关组件在对所述电容器预充电之后，经由所述反馈线将所述差分放大器的所述第一输入节点与所述差分放大器的所述输出节点断开耦合。
本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于进行以下操作的过程、特征、装置或指令：至少部分地基于致使选择组件将所述电容器的所述第二节点与所述预充电电压源耦合，致使所述选择组件将所述电容器的所述第二节点与所述差分放大器的所述输出节点断开耦合。
本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于进行以下操作的过程、特征、装置或指令：至少部分地基于致使选择组件将所述电容器的所述第二节点与所述差分放大器的所述输出节点耦合，致使所述选择组件将所述电容器的所述第二节点与所述预充电电压源断开耦合。
本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于进行以下操作的过程、特征、装置或指令：通过使一或多个供电电压与所述差分放大器耦合来启用所述差分放大器。在一些实例中，所述差分放大器可被配置成使得所述输出节点处的电流与所述差分放大器的所述第一输入节点处的电压和所述差分放大器的第二输入节点处的电压之间的差成比例。
应注意，上文描述的方法描述了可能的实施方案，且操作和步骤可以重新布置或以其它方式加以修改，且其它实施方案是可能的。另外，可组合来自方法的两个或更多个的实例。
描述了一种设备。所述设备可包含存储器单元；感测组件；差分放大器，其具有被配置成与所述存储器单元耦合的第一输入节点并且具有被配置成与所述感测组件耦合的输出节点；电容器，其具有与所述第一输入节点耦合的第一节点；和第一开关组件，其被配置成选择性地使所述电容器的第二节点与所述输出节点耦合。
所述设备的一些实例可另外包含第二开关组件，其被配置成选择性地使所述输出节点与所述第一输入节点耦合；第三开关组件，其被配置成选择性地使所述电容器的所述第二节点与预充电电压源耦合；第四开关组件，其被配置成选择性地使所述第一输入节点与接地电压源耦合；选择组件，其被配置成选择性地使所述存储器单元与所述第一输入节点或所述感测组件耦合；第五开关组件，其被配置成选择性地使所述存储器单元与所述第一输入节点耦合；第六开关组件，其被配置成选择性地使所述输出节点与所述感测组件耦合；放大器参考电压源，其与所述差分放大器的第二输入节点耦合；第一放大器电压源，其被配置成与所述差分放大器的第一供应节点耦合；和第二放大器电压源，其被配置成与所述差分放大器的第二供应节点耦合。
在所述设备的一些实例中，所述第一开关组件和第二开关组件可被配置成接收相同的逻辑信号。在所述设备的一些实例中，所述差分放大器可被配置成使得所述输出节点处的电流可与所述第一输入节点处的电压和第二输入节点处的电压之间的差成比例。在所述设备的一些实例中，所述差分放大器可被配置成当所述第一节点处的电压可高于所述第二节点的电压时，准许电流流动到所述输出节点中。
本文中的描述提供实例且并不限制在权利要求书中所阐述的范围、适用性或实例。可以在不脱离本公开的范围的情况下对论述的元件的功能和布置作出改变。各种实例可在适当时省略、替代或添加各种程序或组件。并且，可在一些其它实例中组合相对于一些实例描述的特征。
可使用多种不同技术和技艺中的任一种表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个以上描述中参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号示出为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。
如本文中所使用，术语“虚拟接地”是指保持大约零伏特(0V)电压的电路的节点，或更通常来说，表示可或可不直接与地耦合的电路或包含所述电路的装置的参考电压。因此，虚拟接地的电压可在稳定状态下瞬时波动且回到大约0V，或虚拟0V。可使用如由运算放大器和电阻器组成的分压器的各种电子电路元件来实施虚拟接地。其它实施方案也是可能的。“虚拟接地”或“虚拟地接地”意味着连接到大约0V，或装置的某一其它参考电压。
术语“电子通信”和“耦合”是指支持组件之间的电子流的组件之间的关系。这可包含组件之间的直接连接或或耦合或可包含中间组件。换句话说，“与……连接”或“与……耦合”的组件与彼此电子通信。在电子通信中组件可(例如，在带电电路中)主动地交换电子或信号或(例如，在断电电路中)可不主动地交换电子或信号，但可经配置且可操作以在电路通电后交换电子或信号。借助于实例，经由开关(例如，晶体管)物理上连接或耦合的两个组件电子通信而与开关的状态(例如，断开、闭合)无关。
短语“耦合于……之间”可指组件相对于彼此的次序并且可指电耦合。在一个实例中，电耦合于组件“A”与组件“C”之间的组件“B”可指在电意义上的组件次序“A-B-C”或“C-B-A”。换句话说，电信号(例如，电压、电荷、电流)可借助于组件B从组件A传送到组件C。
组件B“耦合于组件A与组件C之间”的描述不应一定解释为在所描述的次序中排除其它中间组件。举例来说，组件“D”可耦合于所描述的组件A与组件B之间(例如，作为实例，涉及组件次序“A-D-B-C”或“C-B-D-A”)，同时仍支持组件B电耦合于组件A与组件C之间。换句话说，使用短语“耦合于……之间”不应被理解为一定涉及排它性的循序次序。
此外，组件B“耦合于组件A与组件C之间”的描述不排除组件A与组件C之间的不同的第二耦合。举例来说，组件A和组件C可在与经由组件B的耦合电平行的单独耦合中与彼此耦合。在另一实例中，组件A和组件C可经由另一组件“E”耦合(例如，组件B耦合于组件A与组件C之间且组件E耦合于组件A与组件C之间)。换句话说，使用短语“耦合于……之间”不应被理解为组件之间的排它性耦合。
术语“隔离”是指其中电子当前不能够在组件之间流动的所述组件之间的关系；如果组件之间存在断开电路，那么所述组件彼此隔离。举例来说，通过开关物理地耦合的两个组件可在断开开关时与彼此分离。
如本文中所使用，术语“短接”是指其中在组件之间经由激活所讨论的两个组件之间的单个中间组件来建立导电路径的组件之间的关系。举例来说，短接到第二组件的第一组件可在两个组件之间的开关闭合时与第二组件交换电子。因此，短接可为建立电子通信中的组件(或线)之间的电压和/或电荷流的应用的动态操作。
如本文中所使用，术语“电极”可指电导体，且在一些情况下，可用作到存储器单元或存储器阵列的其它组件的电接点。电极可包含迹线、导线、导电线、导电层等，其提供存储器装置100的元件或组件之间的导电路径。
如本文中所使用，术语“端子”无需表明电路元件的物理边界或连接点。实际上，“端子”可指与电路元件相关的电路的参考点，其还可被称作“节点”或“参考点”。
本文中使用的术语“层”是指几何结构的分层或薄片。每一层可具有三个维度(例如，高度、宽度和深度)并且可覆盖表面中的一些或全部。举例来说，层可为其中两个维度大于第三维度的三维结构，例如薄膜。层可以包含不同元件、组件和/或材料。在一些情况下，一个层可由两个或更多个子层组成。在一些附图中，出于说明的目的而描绘三维层的两个维度。然而，所属领域的技术人员将认识到，层在本质上为三维的。
硫族化物材料可以是包含元素S、Se和Te中的至少一个的材料或合金。本文中论述的相变材料可以是硫族化物材料。硫族化物材料可包含S、Se、Te、Ge、As、Al、Sb、Au、铟(In)、镓(Ga)、锡(Sn)、铋(Bi)、钯(Pd)、钴(Co)、氧(O)、银(Ag)、镍(Ni)、铂(Pt)的合金。实例硫族化物材料和合金可包含但不限于Ge-Te、In-Se、Sb-Te、Ga-Sb、In-Sb、As-Te、Al-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd或Ge-Te-Sn-Pt。如本文所使用的加连字符的化学组合物符号指示特定化合物或合金中包含的元素，并且旨在表示涉及所指示元素的所有化学计算量。举例来说，Ge-Te可包含GexTey，其中x和y可以是任何正整数。可变电阻材料的其它实例可包含二元金属氧化物材料或混合价氧化物，包含两种或更多种金属，例如过渡金属、碱土金属和/或稀土金属。实例不限于与存储器单元的存储元件相关联的一或多种特定可变电阻材料。举例来说，可变电阻材料的其它实例可用以形成存储单元并可包括硫族化物材料、庞磁阻材料、或聚合物基材料等等。
参看图1、2和4所描述的本文中所论述的装置，包含存储器装置100、电路200和电路400，可形成于半导体衬底上，例如硅、锗、硅锗合金、砷化镓、氮化镓等上。在一些情况下，衬底为半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可以通过使用包含但不限于磷、硼或砷的各种化学物种的掺杂来控制衬底或衬底的子区的导电性。可以在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法来执行掺杂。
本文中所论述的晶体管可表示场效应晶体管(FET)，且包括包含源极、漏极和栅极的三端装置。所述端可通过导电材料例如金属连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂或简并半导体区。源极与漏极可由轻掺杂的半导体区或沟道间隔开。如果沟道是n型(例如，大部分载流子为电子)，那么FET可以被称作n型FET。如果沟道是p型(例如，大部分载流子为电洞)，那么FET可以被称作p型FET。沟道可以由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。举例来说，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“被激活”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“解除激活”。
本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”是指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。出于提供对所描述的技术的理解的目的，具体实施方式包含特定细节。然而，可在没有这些具体细节的情况下实践这些技术。在一些例子中，以框图的形式展示众所周知的结构和装置以免混淆所描述的实施例的概念。
在附图中，类似组件或特征可具有相同的参考标记。此外，通过遵循虚线和第二标记的参考标记可以区分相同类型的各种组件，这些虚线和第二标记在相似组件当中予以区分。如果在说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任一个。
结合本文中的公开内容所描述的各种说明性块、组件和模块可使用经设计以执行本文中所描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器的组合、一或多个微处理器与DSP核心结合，或任何其它此类配置)。
本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例和实施方案在本公开和所附权利要求书的范围内。举例来说，归因于软件的性质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合实施。实施功能的特征也可在物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。此外，如本文中(包含在权利要求书中)所使用，如在项列表(例如，后加例如“中的至少一个”或“中的一或多个”的短语的项列表)中所使用的“或”指示包含端点的列表，使得例如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。
如本文中所使用，术语“大体上”意指被修饰的特性(例如，被术语“大体上”修饰的动词或形容词)无需是绝对的，而是足够接近到达成特性的优点，或足够接近到所涉及的特性在本发明的相关方面的上下文中是真实的。
如本文中所使用，词组“基于”不应理解为提及一组封闭条件。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。
提供本文描述以使得所属领域的技术人员能够制造或使用本公开。所属领域的技术人员将易于了解对本公开的各种修改，且本文中界定的一般原理可应用于其它变体而不脱离本公开的范围。因此，本公开不限于本文描述的实例和设计，而是被赋予与本文公开的原理和新颖特征一致的最宽范围。
附图翻译
图1
125 行解码器
150 存储器控制器
130 感测组件
135 列解码器
140 输入/输出组件
图2
270 旁路
280 放大器组件
130-a 感测组件
图5
Voltages 电压
time 时间
Logic States 逻辑状态
time 时间
图6
615 存储器控制器
650 偏压组件
655 定时组件
630 参考组件
635 感测组件
645 锁存器
610 存储器单元
图7
720 偏压组件
730 电压选择器
740 感测控制器
725 定时组件
735 存储器单元选择器
图8
845 输入
850 输出
835 输入/输出组件
815 存储器控制器
820 存储器单元
840 外围组件
825 基本输入/输出系统组件
830 处理器
图9
905 对存储器装置的电容器预充电，其中电容器的第一节点与差分放大器的第一输入节点耦合
910 将电容器的第二节点与差分放大器的输出节点耦合
915 在电容器的第二节点与差分放大器的输出节点耦合的同时，使存储器单元与差分放大器的第一输入节点耦合以产生感测信号
920 至少部分地基于产生的感测信号，确定存储器单元所存储的逻辑状态
图10
1005 使电容器的第一节点与接地电压源耦合，其中电容器的第一节点与差分放大器的第一输入节点耦合
1010 将电容器的第二节点与预充电电压源耦合
1015 将电容器的第二节点与差分放大器的输出节点耦合
1020 将电容器的第二节点与预充电电压源断开耦合
1025 在电容器的第二节点与差分放大器的输出节点耦合的同时，使存储器单元与差分放大器的第一输入节点耦合以产生感测信号
1030 至少部分地基于产生的感测信号，确定存储器单元所存储的逻辑状态

Claims (27)

1.一种用于感测存储器单元的方法，其包括：
对存储器装置的电容器预充电，其中所述电容器的第一节点与差分放大器的第一输入节点耦合；
在对所述电容器预充电之后，使所述电容器的第二节点与所述差分放大器的输出节点耦合；
在所述电容器的所述第二节点与所述差分放大器的所述输出节点耦合的同时，使所述存储器单元与所述差分放大器的所述第一输入节点耦合以产生感测信号；和
至少部分地基于所述产生的感测信号，确定所述存储器单元所存储的逻辑状态。
2.根据权利要求1所述的方法，其另外包括：
在对所述电容器预充电之前，经由反馈线使所述差分放大器的所述第一输入节点与所述差分放大器的所述输出节点耦合。
3.根据权利要求2所述的方法，其另外包括：
在对所述电容器预充电之前，经由所述反馈线使所述差分放大器的所述第一输入节点与所述差分放大器的所述输出节点断开耦合。
4.根据权利要求1所述的方法，其另外包括：
在对所述电容器进行预充电期间，使所述电容器的所述第二节点与用于对所述电容器预充电的预充电电压源耦合。
5.根据权利要求4所述的方法，其另外包括：
在对所述电容器预充电之后，使所述电容器的所述第二节点与所述预充电电压源断开耦合。
6.根据权利要求1所述的方法，其另外包括：
使一或多个供电电压与所述差分放大器耦合以启用所述差分放大器。
7.根据权利要求1所述的方法，其中所述差分放大器被配置成使得所述输出节点处的电流与所述差分放大器的所述第一输入节点处的电压和所述差分放大器的第二输入节点处的电压之间的差成比例。
8.一种存储器设备，其包括：
存储器单元；
感测组件；
差分放大器，其具有被配置成与所述存储器单元耦合的第一输入节点并且具有被配置成与所述感测组件耦合的输出节点；
电容器，其具有与所述第一输入节点耦合的第一节点；和
第一开关组件，其被配置成选择性地使所述电容器的第二节点与所述输出节点耦合。
9.根据权利要求8所述的存储器设备，其另外包括：
第二开关组件，其被配置成选择性地使所述输出节点与所述第一输入节点耦合。
10.根据权利要求9所述的存储器设备，其中所述第一开关组件和所述第二开关组件被配置成接收相同的逻辑信号。
11.根据权利要求8所述的存储器设备，其另外包括：
第三开关组件，其被配置成选择性地使所述电容器的所述第二节点与预充电电压源耦合。
12.根据权利要求8所述的存储器设备，其另外包括：
第四开关组件，其被配置成选择性地使所述第一输入节点与接地电压源耦合。
13.根据权利要求8所述的存储器设备，其另外包括：
选择组件，其被配置成选择性地使所述存储器单元与所述第一输入节点或所述感测组件耦合。
14.根据权利要求8所述的存储器设备，其另外包括：
第五开关组件，其被配置成选择性地使所述存储器单元与所述第一输入节点耦合。
15.根据权利要求8所述的存储器设备，其另外包括：
第六开关组件，其被配置成选择性地使所述输出节点与所述感测组件耦合。
16.根据权利要求8所述的存储器设备，其中所述差分放大器被配置成使得所述输出节点处的电流与所述第一输入节点处的电压和第二输入节点处的电压之间的差成比例。
17.根据权利要求16所述的存储器设备，其中所述差分放大器被配置成当所述第一节点处的电压高于所述第二节点的电压时，准许电流流动到所述输出节点中。
18.根据权利要求8所述的存储器设备，其另外包括：
放大器参考电压源，其与所述差分放大器的第二输入节点耦合。
19.根据权利要求8所述的存储器设备，其另外包括：
第一放大器电压源，其被配置成与所述差分放大器的第一供应节点耦合；和
第二放大器电压源，其被配置成与所述差分放大器的第二供应节点耦合。
20.一种存储器设备，其包括：
存储器单元；
感测组件；
差分放大器，其具有被配置成与所述存储器单元耦合的第一输入节点并且具有被配置成与所述感测组件耦合的输出节点；
电容器，其具有与所述差分放大器的所述第一输入节点耦合的第一节点；和
存储器控制器，其可操作以：
致使开关组件将所述电容器的第二节点与用于对所述电容器预充电的预充电电压源耦合；
致使开关组件在对所述电容器预充电之后，将所述电容器的所述第二节点与所述差分放大器的所述输出节点耦合；
致使开关组件在所述电容器的所述第二节点与所述差分放大器的所述输出节点耦合的同时，将所述存储器单元与所述差分放大器的所述第一输入节点耦合以产生感测信号；和
至少部分地基于所述产生的感测信号，确定所述存储器单元所存储的逻辑状态。
21.根据权利要求20所述的存储器设备，其中所述存储器控制器可操作以：
致使开关组件在对所述电容器预充电时，将所述差分放大器的所述第一输入节点与接地电压源耦合。
22.根据权利要求20所述的存储器设备，其中所述存储器控制器可操作以：
致使开关组件在对所述电容器预充电之前，经由反馈线使所述差分放大器的所述第一输入节点与所述差分放大器的所述输出节点耦合。
23.根据权利要求22所述的存储器设备，其中所述存储器控制器可操作以：
致使开关组件在对所述电容器预充电之后，经由所述反馈线将所述差分放大器的所述第一输入节点与所述差分放大器的所述输出节点断开耦合。
24.根据权利要求20所述的存储器设备，其中所述存储器控制器可操作以：
至少部分地基于致使选择组件将所述电容器的所述第二节点与所述预充电电压源耦合，致使所述选择组件将所述电容器的所述第二节点与所述差分放大器的所述输出节点断开耦合。
25.根据权利要求20所述的存储器设备，其中所述存储器控制器可操作以：
至少部分地基于致使选择组件将所述电容器的所述第二节点与所述差分放大器的所述输出节点耦合，致使所述选择组件将所述电容器的所述第二节点与所述预充电电压源断开耦合。
26.根据权利要求20所述的存储器设备，其中所述存储器控制器可操作以：
通过使一或多个供电电压与所述差分放大器耦合来启用所述差分放大器。
27.根据权利要求20所述的存储器设备，其中所述差分放大器被配置成使得所述输出节点处的电流与所述差分放大器的所述第一输入节点处的电压和所述差分放大器的第二输入节点处的电压之间的差成比例。
CN201980016984.3A 2018-03-13 2019-02-28 用于感测存储器单元的差分放大器方案 Active CN111801738B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/920,171 US10388361B1 (en) 2018-03-13 2018-03-13 Differential amplifier schemes for sensing memory cells
US15/920,171 2018-03-13
PCT/US2019/020003 WO2019177780A1 (en) 2018-03-13 2019-02-28 Differential amplifier schemes for sensing memory cells

Publications (2)

Publication Number Publication Date
CN111801738A CN111801738A (zh) 2020-10-20
CN111801738B true CN111801738B (zh) 2021-09-17

Family

ID=67620668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980016984.3A Active CN111801738B (zh) 2018-03-13 2019-02-28 用于感测存储器单元的差分放大器方案

Country Status (6)

Country Link
US (3) US10388361B1 (zh)
EP (1) EP3766068A4 (zh)
JP (1) JP7116185B2 (zh)
KR (1) KR102374026B1 (zh)
CN (1) CN111801738B (zh)
WO (1) WO2019177780A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899073B2 (en) * 2016-06-27 2018-02-20 Micron Technology, Inc. Multi-level storage in ferroelectric memory
US10388361B1 (en) * 2018-03-13 2019-08-20 Micron Technology, Inc. Differential amplifier schemes for sensing memory cells
US11442525B2 (en) * 2019-08-23 2022-09-13 Micron Technology, Inc. Power management
US11004493B1 (en) 2019-12-05 2021-05-11 Micron Technology, Inc. Differential amplifier sensing schemes for non-switching state compensation
US11727981B2 (en) 2021-07-07 2023-08-15 Micron Technology, Inc. Sense amplifier with digit line multiplexing

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1376603A2 (en) * 2002-06-27 2004-01-02 Seiko Epson Corporation Charge sensing circuit

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5237533A (en) * 1991-12-20 1993-08-17 National Semiconductor Corporation High speed switched sense amplifier
JPH08190799A (ja) * 1995-01-09 1996-07-23 Mitsubishi Denki Semiconductor Software Kk センスアンプ回路
DE10010457A1 (de) * 2000-03-03 2001-09-20 Infineon Technologies Ag Integrierter Speicher mit Speicherzellen mit magnetoresistivem Speichereffekt
JP2003208784A (ja) * 2002-01-10 2003-07-25 Nec Corp 不揮発性磁気記憶装置
US7027323B2 (en) * 2004-04-02 2006-04-11 Hewlett-Packard Development Company, L.P. Storage device having parallel connected memory cells that include magnetoresistive elements
US7236415B2 (en) * 2004-09-01 2007-06-26 Micron Technology, Inc. Sample and hold memory sense amplifier
US7130235B2 (en) * 2004-09-03 2006-10-31 Hewlett-Packard Development Company, L.P. Method and apparatus for a sense amplifier
US20060227639A1 (en) * 2005-03-30 2006-10-12 Rico Srowik Current sensing circuit and method of operation
WO2007029333A1 (ja) 2005-09-09 2007-03-15 Fujitsu Limited 半導体集積回路
JP5078118B2 (ja) * 2006-10-23 2012-11-21 パナソニック株式会社 半導体記憶装置
KR100810618B1 (ko) * 2007-01-03 2008-03-07 삼성전자주식회사 반도체 메모리 장치
US20090273392A1 (en) * 2008-05-01 2009-11-05 Custom One Design, Inc. Methods and apparatus for reducing non-ideal effects in correlated double sampling compensated circuits
KR101057725B1 (ko) 2008-12-31 2011-08-18 주식회사 하이닉스반도체 멀티 레벨 셀 데이터 센싱 장치 및 그 방법
JP4642942B2 (ja) * 2009-04-27 2011-03-02 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法及び抵抗変化型不揮発性記憶装置
US8605521B2 (en) 2011-05-12 2013-12-10 Micron Technology, Inc. Sense amplifiers, memories, and apparatuses and methods for sensing a data state of a memory cell
US9042152B2 (en) * 2011-08-25 2015-05-26 Samsung Electronics Co., Ltd. Data read circuit, a non-volatile memory device having the same, and a method of reading data from the non-volatile memory device
US9355734B2 (en) 2014-03-04 2016-05-31 Silicon Storage Technology, Inc. Sensing circuits for use in low power nanometer flash memory devices
US10998030B2 (en) 2016-07-25 2021-05-04 Celis Semiconductor Corporation Integrated memory device and method of operating same
US9858979B1 (en) * 2016-10-05 2018-01-02 Micron Technology, Inc. Reprogrammable non-volatile ferroelectric latch for use with a memory controller
US10395697B1 (en) * 2018-02-08 2019-08-27 Micron Technology, Inc. Self-referencing sensing schemes with coupling capacitance
US10388361B1 (en) * 2018-03-13 2019-08-20 Micron Technology, Inc. Differential amplifier schemes for sensing memory cells

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1376603A2 (en) * 2002-06-27 2004-01-02 Seiko Epson Corporation Charge sensing circuit

Also Published As

Publication number Publication date
CN111801738A (zh) 2020-10-20
US20200294573A1 (en) 2020-09-17
KR102374026B1 (ko) 2022-03-14
US20190385663A1 (en) 2019-12-19
US10937487B2 (en) 2021-03-02
KR20200119884A (ko) 2020-10-20
US10388361B1 (en) 2019-08-20
WO2019177780A1 (en) 2019-09-19
JP2021515956A (ja) 2021-06-24
US10672457B2 (en) 2020-06-02
JP7116185B2 (ja) 2022-08-09
EP3766068A4 (en) 2021-06-02
EP3766068A1 (en) 2021-01-20

Similar Documents

Publication Publication Date Title
CN111684526B (zh) 具有耦合电容的自我参考感测方案
CN113243031B (zh) 存储器装置中的多路复用信号开发
US11211109B2 (en) Access schemes for protecting stored data in a memory device
CN112740330B (zh) 用于存储器装置中的基于区段的数据保护的存取方案
CN111801738B (zh) 用于感测存储器单元的差分放大器方案
CN109407816B (zh) 电子存储器设备及用于存取存储器单元的方法
CN112567462A (zh) 存储器装置中用于基于活动的数据保护的存取方案
CN112927739B (zh) 用于存储器装置的非切换状态补偿的差分放大器感测方案
CN112908367B (zh) 用于感测存储器单元的差分放大器方案
CN110827877A (zh) 针对存储器装置中的存取线故障的存取方案

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant