CN112309986B - 版图结构、半导体器件及其形成方法 - Google Patents

Abstract

本发明提供了一种版图结构、半导体器件及其形成方法。利用掩模图案对特征图案进行部分遮盖，以将特征图案中的有效规则图形界定出，并且掩模图案的至少第一边界是顺应规则图形的排布而对应延伸，提高了对有效规则图形的暴露度，并相应的保障对无效规则图形的遮盖程度。在将该版图结构应用于半导体器件的制备中时，则所形成的对应于有效规则图形的开孔的形貌也更加完整。

Description

版图结构、半导体器件及其形成方法

技术领域

本发明涉及半导体技术领域，特别涉及一种版图结构及半导体器件的形成方法。

背景技术

版图是集成电路设计是关键环节之一，是连接集成电路设计和集成电路产品的中间桥梁，在半导体集成电路的制作中，各类集成元器件及其间的隔离与互连等均是基于一组版图结构的界定下而图形化形成的。例如，针对存储器(例如，动态随机存储器DRMA)而言，在制备其电容器阵列时，即通常是利用版图界定出对应的开孔阵列。

随着半导体集成电路的不断发展，半导体器件中各个组件的图形精度要求也越来越高，而如何将版图中的图形精确复制于半导体产品中一直是本领域的一个重要研究方向。

发明内容

本发明的目的在于提供一种版图结构，以提高版图结构中的图形复制精度。

为解决上述技术问题，本发明提供一种版图结构，包括：

特征图案，所述特征图案包括由多个规则图形构成的图案阵列，所述规则图形具有相交于中心的长轴和短轴，其中沿着长轴方向为第一方向，沿着短轴方向为第二方向；

掩模图案，用于掩模遮盖所述特征图案，以遮盖所述图案阵列中位于边缘的无效规则图形，并暴露出所述图案阵列中被所述掩模图案围绕在内的有效规则图形；以及，所述掩模图案靠近所述有效规则图形的边界包括沿着所述第一方向延伸的第一边界和沿着所述第二方向延伸的第二边界，并且至少所述第一边界顺应规则图形的排布而构成第一锯齿状边界；

其中，所述第一锯齿状边界包括顺应规则图形的边界的台阶状斜边，所述第一锯齿状边界的台阶状斜边中沿着第一方向的台阶面宽度大于等于沿着第二方向的台阶面宽度。

可选的，所述第一锯齿状边界中，由两两相邻的台阶状斜边围绕出锯齿图形，所述锯齿图形呈中心线对称。

可选的，所述掩模图案的每一锯齿图形中位于中心的掩模凸块均至少遮盖至最靠近有效规则图形的无效规则图形，并使所述掩模凸块至少抵达至紧邻且在第一方向对角排布的两个有效规则图形之间。

可选的，所述锯齿图形的掩模凸块超出所述对角排布的两个有效规则图形之间的连接线。

可选的，所述锯齿图形的掩模凸块超出所述对角排布的两个有效规则图形之间的连接线，并进一步延伸至紧邻且对角排布的第三个有效规则图形中。

可选的，所述第一边界的台阶状斜边的延伸长度大于等于两个规则图形的边界长度之和，以使所述第一边界的台阶状斜边沿着规则图形的边界对应穿过至少两个规则图形。

可选的，所述掩模图案的第二边界也顺应规则图形的排布而构成第二锯齿状边界，以及所述第二锯齿状边界包括顺应规则图形的边界的台阶状斜边，所述第二锯齿状边界的台阶状斜边中沿着第一方向的台阶面宽度大于等于沿着第二方向的台阶面宽度。

可选的，所述第二边界的台阶状斜边的延伸长度大于等于一个规则图形的边界长度，以使所述第二边界的台阶状斜边沿着规则图形的边界对应穿过至少一个规则图形。

可选的，所述第二边界为沿着第二方向直线延伸的直边状边界。

可选的，在所述第一边界和所述第二边界相互连接的各个拐角处，所述第一边界其最边缘的台阶状斜边和所述第二边界的延伸方向之间的夹角均为钝角。

可选的，所述第一边界中最边缘的台阶状斜边的延伸长度大于等于两个规则图形的边界长度之和，以使得所述掩模图案在所述拐角处的遮盖图形至少遮盖两个无效规则图形。

可选的，所述第一边界的所述台阶状斜边中具有至少两阶台阶面，并且所述至少两阶台阶面的宽度尺寸不一致。

可选的，所述规则图形的形状为正方形、菱形或椭圆形。

可选的，被所述掩模图案的边界区域遮盖到的多个有效规则图形中，每一有效规则图形被遮盖的面积均小于50％。

可选的，被所述掩模图案的边界区域遮盖的多个无效规则图形中，每一无效规则图形被遮盖的面积均大于50％。

本发明的又一目的在于提供一种半导体器件的形成方法，包括：

提供一衬底，并形成特征膜层在所述衬底上，所述特征膜层在所述衬底上界定出分格阵列，所述分格阵列的图案对应于如上所述的特征图案；

形成掩模层在所述特征膜层上，所述掩模层中的图案对应于如上所述的掩模图案，以使所述掩模层遮盖所述分格阵列中位于边缘的无效分格，并暴露出所述分格阵列中被围绕在内的有效分格；以及，

以所述掩模层和所述特征膜层为掩模图形化所述衬底，以将所述特征膜层中的有效分格的图形复制至所述衬底中，以在所述衬底形成开孔阵列。

可选的，所述半导体器件为动态随机存储器，所述开孔阵列中开孔用于形成存储电容器。

本发明还提供了另一种版图结构，包括：

如上所述的特征图案和掩模图案；以及，

遮盖图案，用于对由所述掩模图案界定出的特征图案进行遮盖；

其中，由所述掩模图案界定出的特征图案包括多个有效规则图形，并且至少部分有效规则图形组合构成第二图形组，所述第二图形组由紧邻排布的多个有效规则图形构成；以及，所述遮盖图案中具有多个镂空区，每一所述镂空区对应于一个第二图形组，所述镂空区由所述第二图形组的中心往所述第二图形组中的各个有效规则图形扩展，以暴露出第二图形组中多个有效规则图形之间的区域，并暴露出第二图形组中的每一有效规则图形的部分。

可选的，沿着所述第一边界排布在边缘的有效规则图形均被所述遮盖图案覆盖；以及，沿着所述第二边界排布在边缘的有效规则图形中，部分有效规则图形被所述遮盖图案覆盖。

本发明还提供了另一种半导体器件的形成方法，包括：

提供一衬底，并形成特征膜层在所述衬底上，所述特征膜层在所述衬底上界定出分格阵列，所述分格阵列的图案对应于如上所述的特征图案；

形成掩模层在所述特征膜层上，所述掩模层中的图案对应于如上所述的掩模图案，以使所述掩模层遮盖所述分格阵列中位于边缘的无效分格，并暴露出所述分格阵列中被围绕在内的有效分格；以及，

以所述掩模层和所述特征膜层为掩模图形化所述衬底，以将所述特征膜层中的有效分格的图形复制至所述衬底中，以在所述衬底中形成开孔阵列；

去除所述掩模层和所述特征膜层，并在所述开孔阵列的各个开孔的内壁上形成下电极；

形成遮盖层在所述衬底上，所述遮盖层的图案对应于上所述的遮盖图案，以使所述遮盖层中开设有多个对应于所述镂空区的开口；

通过所述开口，至少去除暴露于所述开口中的衬底材料。

在本发明提供的版图结构中，利用掩模图案对特征图案进行部分遮盖，以将特征图案中的有效规则图形界定出，并且掩模图案的至少第一边界是顺应规则图形的排布而对应延伸，提高了对有效规则图形的暴露度，并相应的保障对无效规则图形的遮盖程度。在将该版图结构应用于半导体器件的制备中时，则所形成的对应于有效规则图形的开孔的形貌也更加完整。

进一步的，掩模图案的第一边界更具体的包括顺应规则图形的边界的台阶状斜边，此时可以使台阶状边界中的各个台阶主要以朝向无效规则图形的方向内凹而形成该台阶，如此即可确保有效规则图形的完整性，并通过对无效规则图形的覆盖面积进行有效控制，以使得在实际的半导体图形化工艺中无效规则图形不会被图形化。

附图说明

图1为本发明实施例一中的版图结构的示意图；

图2为图1所示的版图结构中A区域的一种局部放大图；

图3为图1所示的版图结构中B区域的局部放大图；

图4为图1所示的版图结构中A区域的另一种局部放大图；

图5为图1所示的版图结构中A区域的又一种局部放大图；

图6为本发明实施例二中的版图结构的叠加示意图；

图7为本发明实施例三中的版图结构的叠加示意图；

图8为基于本发明一实施例中的版图结构制备出的半导体器件其开孔阵列的示意图；

图9～图13为本发明一实施例中的半导体器件的形成方法在其制备过程中的结构示意图。

其中，附图标记如下：

100-特征图案；

100a-规则图形；

110-有效规则图形；

120-无效规则图形；

200-掩模图案；

200X-第一边界；

200Y-第二边界；

300-遮盖图案；

300a-镂空区；

10-衬底；

11-开孔；

11a-开孔组；

12-接触垫；

13-介质层；

14-支撑层；

20-特征膜层；

21-有效分格；

22-无效分格；

30-掩模层；

40-下电极；

50-遮盖层；

50a-开口。

具体实施方式

以下结合附图和具体实施例对本发明提出的版图结构及半导体器件的形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

实施例一

图1为本发明实施例一中的版图结构的示意图，图2为图1所示的版图结构中A区域的一种局部放大图，图3为图1所示的版图结构中B区域的局部放大图。结合图1～图3所示，所述版图结构包括：特征图案100和掩模图案200。

所述特征图案100包括多个规则图形100a，并由所述多个规则图形100a阵列排布形成图案阵列。其中，所述规则图形100a具有长度尺寸最大的长轴和长度尺寸最小的短轴，并且长轴和短轴在所述规则图形100a的中心相交。具体的实施例中，所述规则图形100a的形状例如为正方形、菱形、或椭圆形等。

本实施例中，多个规则图形100a沿着长轴方向和短轴方向而呈阵列排布。以菱形的规则图形100a为例，则多个菱形的规则图形100a即以尖角相对的方式沿着长轴方向和短轴方向依次排布。其中，沿着长轴方向为第一方向(X方向)，沿着短轴方向为第二方向(Y方向)。

所述掩模图案200设置在所述特征图案100的上方，用于对所述特征图案100进行掩模遮盖。具体的，在将所述掩模图案200设置在所述特征图案100的上方时，所述掩模图案200遮盖所述图案阵列中位于边缘的无效规则图形120，并暴露出所述图案阵列中被所述掩模图案200围绕在内的有效规则图形110。

继续参考图1所示，所述掩模图案200沿着所述第一方向(X方向)和所述第二方向(Y方向)围绕所述有效规则图形110。具体的，所述掩模图案200靠近所述有效规则图形110的边界包括沿着第一方向延伸的第一边界200X和沿着第二方向延伸的第二边界200Y。其中，所述掩模图案200的至少第一边界200X顺应规则图形100a的排布而构成第一锯齿状边界。本实施例中，所述掩模图案200的第二边界200Y也顺应规则图形100a的排布而构成第二锯齿状边界。

重点结合图2和图3所示，所述第一边界200X的第一锯齿状边界包括顺应规则图形100a的边界的台阶状斜边，即，所述台阶状斜边的延伸方向和所述规则图形100a的边界平行，例如以菱形的规则图形100a为例，则所述台阶状斜边即平行于菱形的斜边。

继续参考图1所示，所述第一边界200X中其第一锯齿状边界的台阶状斜边的延伸长度大于等于两个规则图形100a的边界长度之和，即，第一锯齿状边界的台阶状斜边沿着规则图形100a的边界可对应穿过至少两个规则图形100a。

本实施例中，所述第二边界200Y的第二锯齿状边界也包括顺应规则图形100a的边界的台阶状斜边。以及，所述第二边界200Y中其第二锯齿状边界的台阶状斜边的延伸长度等大于等于一个规则图形的边界长度，即，第二锯齿状边界的台阶状斜边沿着规则图形100a的边界可对应穿过至少一个规则图形100a。

此外，需要说明的是，所述掩模图案200的边界实质上为台阶状边界，在以台阶状边界分隔无效规则图形120和有效规则图形110时，可以使台阶状边界中的各个台阶主要以朝向无效规则图形120的方向内凹而形成该台阶，如此即可确保有效规则图形110的完整性，并通过对无效规则图形120的覆盖面积进行有效控制，以使得在实际的半导体图形化工艺中无效规则图形120不会被图形化。

接续参考图2和图3所示，所述掩模图案200的台阶状斜边中沿着第一方向(X方向)的台阶面宽度大于等于沿着第二方向(Y方向)的台阶面宽度。例如参考图2所示，针对第一边界200X而言，沿着第一方向(X方向)的台阶面宽度Lx即大于等于沿着第二方向(Y方向)的台阶面宽度Ly(即，Lx≥Ly)，此时可使台阶状斜边部分暴露出无效规则图形，避免在实际的工艺制程中由于对位偏差而导致邻近的有效规则图形被大面积覆盖。同样的，参考图3所示，针对第二边界200Y而言，沿着第一方向(X方向)的台阶面宽度Hx即大于等于沿着第二方向(Y方向)的台阶面宽度Hy(即，Hx≥Hy)。

进一步的，所述第一边界200X的所述台阶状斜边中具有至少两阶台阶面，并且所述至少两阶台阶面的宽度尺寸可以一致，也可以不一致。例如，本实施例中，所述第一边界200X的每一台阶状斜边均具有三阶台阶面，并且三阶台阶面在第一方向的宽度尺寸分别为Lx0、Lx1和Lx2，其中Lx0、Lx1和Lx2可以相同，也可以不相同。此外，本实施中的所述三阶台阶面在第二方向上的宽度尺寸分别为Ly1和Ly2，其中Ly1和Ly2可以相同，也可以不相同。

同样的，针对所述第二边界200Y而言，其台阶状斜边中的各个台阶面的宽度尺寸可以一致，也可以不一致。例如，本实施例中，所述第二边界200Y的每一台阶状斜边均具有三阶台阶面，并且三阶台阶面在第一方向的宽度尺寸分别为Hx1和Hx2，其中Hx1和Hx2可以相同，也可以不相同。此外，该三阶台阶面在第二方向上的宽度尺寸分别为Hy0、Hy1和Hy2，其中Hy0、Hy1和Hy2可以相同，也可以不相同。

如上所述，所述掩模图案200的边界为台阶状边界，如此一来，即有利于将所述有效规则图形110在实际的工艺制程中可以尽可能完整的暴露出，从而在实际的半导体图形化工艺中可确保对有效规则图形120的图形化过程；以及，可以通过对无效规则图形120的覆盖面积进行有效控制，以使得在实际的半导体图形化工艺中避免无效规则图形120被图形化。

具体的，针对被所述掩模图案200的边界区域遮盖到的多个有效规则图形110而言，每一有效规则图形110被遮盖的面积均小于50％(即，边缘区域的有效规则图形110的暴露面积为50％～100％，当然位于中间区域的有效规则图案110为完全暴露)，以确保对所述有效规则图形110的图形化过程；以及，针对被所述掩模图案200的边界区域遮盖的多个无效规则图形120而言，每一无效规则图形120被遮盖的面积均大于50％(即，靠近有效规则图形的无效规则图形120的覆盖面积为50％～100％)，以避免所述无效规则图形120被图形化。例如，以利用所述规则图形100a进行图形化形成开孔为例，则暴露出的有效规则图形110经过图形化后即可形成预定深度的开孔，而被遮盖的无效规则图形120则无法完成图形化而不会形成开孔或者仅能够形成深度较小的盲孔。

继续参考图2所示，本实施例中，所述第一边界200X的台阶状斜边中具有由边缘至中心依次排布的三个沿着第一方向的台阶面(即，Lx对应的台阶面)。其中，最靠近边缘的两个沿着第一方向的台阶面均和对应紧邻的无效规则图形120的长轴重合，并从所述紧邻的无效规则图形的尖角朝向中心延伸，并且未延伸至所述紧邻的无效规则图形的中心，此时，即可使得所述紧邻的无效规则图形暴露出的面积小于25％。

接着参考图3所示，所述第二边界200Y的台阶状斜边中具有由边缘至中心依次排布的三个沿着第二方向的台阶面(即，Hy对应的台阶面)。其中，最靠近边缘的一个沿着第二方向的台阶面从紧邻的无效规则图形的尖角朝向中心延伸，并且未延伸至所述紧邻的无效规则图形的中心，以使得所述紧邻的无效规则图形暴露出的面积小于25％。

进一步的，在所述掩模图案200的锯齿状边界中，由两两相邻的台阶状斜边围绕出锯齿图形，所述锯齿图形呈中心线对称。具体的，在第一边界200X中，锯齿图形中位于中心的掩模凸块即对应于两两相邻的台阶状斜边中最远离边缘的沿着第一方向的台阶面。以及，在第二边界200Y中，锯齿图形中位于中心的掩模凸块即对应于两两相邻的台阶状斜边中最远离边缘的沿着第二方向的台阶面。

其中，在所述第一边界200X中，所述锯齿图形中的每一掩模凸块均至少遮盖至最靠近有效规则图形的无效规则图形，并使所述掩模凸块至少抵达至紧邻且在第一方向对角排布的两个有效规则图形之间。例如，参考图2所示，所述掩模凸块沿着第一方向的台阶面重合于紧邻且在第一方向对角排布的两个有效规则图形之间的连接线。或者，可参考图4所示，所述掩模凸块沿着第一方向的台阶面超出紧邻且在第一方向对角排布的两个有效规则图形之间的连接线，并抵达至对角排布的第三个有效规则图形的尖角位置。又或者，参考图5所示，所述掩模凸块沿着第一方向的台阶面超出连接线，并进一步延伸至对角排布的第三个有效规则图形中，只要所述有效规则图形被覆盖面积未超出50％即可。结合图2、图4和图5所示，随着所述掩模凸块的延伸长度的增加，使得所构成的锯齿图形的尖端夹角依次减小。

同样的，针对第二边界200Y而言，所述掩模凸块的延伸长度也可相应的调整。具体可参考针对第一边界200X的调整方式，此处不再赘述。

继续参考图1所示，所述掩模图案200中，在所述第一边界200X其最边缘的台阶状斜边和所述第二边界200Y相互连接的各个拐角位置，所述第一边界200X其最边缘的台阶状斜边和所述第二边界的延伸方向之间的夹角均为钝角。即，所述第一边界200X其最边缘的台阶状斜边以相对于第二方向为钝角的角度连接至所述第一边界200Y。

进一步的，所述第一边界200X其最边缘的台阶状斜边的延伸长度大于等于两个规则图形100a的边界长度之和，以使得在所述拐角位置至少对应有两个有效规则图形，以及同一拐角位置上的至少两个有效规则图形组合构成第一图形组110a，四个拐角位置所对应的四个第一图形组110a呈中心对称。具体而言，四个拐角位置所对应的四个第一图形组110a在第一方向和第二方向上均相互对称设置。

实施例二

与实施例一不同的是，本实施例中，如图6所示，所述掩模图案200的第二边界200Y为沿着第二方向(Y方向)直线延伸的直边状边界。

需要说明的是，所述特征图案100中的有效规则图形110呈现为扁平的形状(即，长轴的长度大于短轴的长度)，在进一步利用半导体工艺将所述特征图案100中的有效规则图形110复制于膜层中以形成对应的复制图形时，基于工艺制程的特性通常会使得所形成的复制图形的边界相对于所述有效规则图形110的边界更为圆滑。例如，本实施例中，有效规则图形110的形状为椭圆形，此时复制形成的复制图形即可呈现为椭圆形或圆形等。

由于所述掩模图案200的第二边界200Y是以平行于规则图形的短轴方向进行掩模遮盖的，因此在第二边界200Y的位置，即使无效规则图形120会部分暴露出，然而暴露出的部分也仅为宽度很小的尖端部分，此时仍能够保证对无效规则图形120的有效掩模。同样的，在第二边界200Y的位置，即使有效规则图形110会被部分遮盖，然而被遮盖的部分也仅为宽度很小的尖端部分，此时仍能够保证对有效规则图形110能够被有效复制。本实施例中，可使所述掩模图案200的第二边界200Y停止在邻近的有效规则图形110的尖端位置。

基于如上所述的版图结构，在将其应用于半导体器件的制备过程中时，例如可在阵列区中界定出对应于多个有效规则图形的开孔阵列或岛状阵列等。本实施例中，以利用如上所述的版图结构制备开孔阵列为例进行解释说明。

图8为基于本发明一实施例中的版图结构制备出的半导体器件其开孔阵列的示意图。如图8所示，所述半导体器件包括衬底10，所述衬底10中形成有含多个开孔11的开孔阵列，所述衬底10中的开孔11即对应于所述特征图案100中的有效规则图形110。以及，所述开孔11的图形边界相对于所述有效规则图形110的边界更为圆滑，本实施例中，即以圆形的开孔图形为例进行解释说明。

进一步的，所述开孔阵列中，多个开孔11沿着第二方向对齐排布成多个排，此时所述开孔阵列中排布在第一排和最后一排的多个开孔11即相应的沿着第二方向对齐排布。以及，相邻排中的开孔11在第一方向上错位排布，所述第一方向垂直于所述第二方向。更进一步的，相邻的两个排中，其中一个排的端部相对于另一个排的端部凸出或内缩，以使得所述开孔阵列中排布在对应边缘上的多个开孔11呈锯齿状排布。

本实施例中，相邻的两个排中，其中一个排的开孔数量大于另一个排的开孔数量，以使所述其中一个排的两个端部均相对于所述另一个排的端部凸出，进而使得所述开孔阵列中相对的两个边缘上的多个开孔11呈锯齿状排布并且相互对称。

可选的方案中，所述开孔阵列中，第一排的开孔数量少于第二排的开孔数量，最后一排的开孔数量少于最后第二排的开孔数量，此时第二排的两个端部即相对于第一排的端部凸出，最后一排的两个端部均相对于最后第二排的端部凸出，进而使得第一排端部上的开孔和第二排端部上的开孔之间的连接线相对于第一排所对应的直线呈钝角夹角，以及最后一排端部上的开孔和最后第二排端部上的开孔之间的连接线相对于最后一排所对应的直线呈钝角夹角。

继续参考图8所示，第一排端部上的开孔、第二排端部上的开孔、最后一排端部上的开孔和最后第二排端部上的开孔，均位于所述开孔阵列的拐角位置并两两构成开孔组11a。所述开孔阵列的四个拐角位置的四个开孔组11a呈中心对称设置，本实施例中，第一排和第二排上的两个开孔组11a相互对称，最后一排和最后第二排上的两个开孔组11a相互对称。

为了进一步描述本实施例中基于版图结构形成半导体器件的方法，以下结合附图对制备过程中的各个步骤进行说明。

图9～图10为本发明一实施例中的半导体器件的形成方法在其制备过程中的结构示意图。具体的，所述半导体器件的形成方法例如可参考如下步骤。

首先参考图9所示，提供一衬底10，并形成特征膜层20在所述衬底10上，所述特征膜层20在所述衬底10上界定出分格阵列，所述分隔阵列的图案对应于如上所述的特征图案，所述特征图案的具体图形可参考以上所述，此处不再赘述。即，本实施例中，所述特征膜层20界定出的所述分格阵列中的各个分格的图形即对应于如上所述规则图形。

继续参考图9所示，形成掩模层30在所述特征膜层20上，所述掩模层30中的图案可参考如上所述的掩模图案。即，所述掩模层30遮盖所述分格阵列中位于边缘的无效分格22，并暴露出所述分格阵列中被围绕在内的有效分格21。

接着参考图10所示，以所述掩模层30和所述特征膜层20为掩模图形化所述衬底10，以将所述特征膜层20中的有效分格的图形复制至所述衬底10中，以在所述衬底10形成开孔11。其中，形成在所述衬底10中的所述开孔的10a的图形可以为中心对称图形，例如为圆形。

本实施例中，进一步以所制备的半导体器件为随机动态随机存储器(DRMA)为例，则所形成的多个开孔11即用于进一步制备存储电容器。

具体的，所述衬底10可包括：基底11，所述基底11中还形成有存储晶体管(图中未示出)；形成在所述基底11上的接触垫12和介质层13，所述接触垫12用于连接存储晶体管和后续形成的存储电容器，以及在所述介质层13中还穿插有支撑层14，所述支撑层14用于对后续形成的存储电容器进行支撑。通过如上步骤形成开孔11后，所述开孔11暴露出所述接触垫12。

实施例三

基于上述实施例，本实施例的版图结构中还包括遮盖图案，用于对由掩模图案界定出的有效区域进行掩模。

图7为本发明实施例三中的版图结构的叠加示意图，结合图1和图7所示，所述版图结构还包括遮盖图案300，用于设置在由所述掩模图案200界定之后的特征图案100上。

具体而言，利用所述掩模图案200可以在所述特征图案100上界定出有效区域，位于所述有效区域中的规则图形即构成有效规则图形110，以及多个有效规则图形110中的至少部分有效规则图形用于组合构成第二图形组110b，所述第二图形组110b由紧邻排布的多个有效规则图形110构成。例如，本实施例中，一个第二图形组110b由紧邻排布的四个有效规则图形110组合构成，以菱形的规则图形为例，则一个第二图形组110b即由紧邻的四个对角排布的有效规则图形110组合构成。

以及，所述遮盖图案300中具有多个镂空区300a，在将所述遮盖图案300叠加在由掩模图案200界定后的特征图案100上时，所述遮盖图案300中的一个镂空区300a对应一个第二图形组110b。具体的，所述遮盖图案300中的一个镂空区300a对应一个第二图形组110b的方式可以为：所述镂空区300a由所述第二图形组110b的中心往所述第二图形组110b中的各个有效规则图130形扩展，以暴露出第二图形组110b中多个有效规则图形之间的区域，并暴露出第二图形组110b中的每一有效规则图形的部分。

本实施例中，所述镂空区300a从四个对角排布的有效规则图形110之间的区域扩展至各个有效规则图形110。其中，所述镂空区300a的形状可顺应所述第二图形组110b的形状，以及所述第二图形组110b的形状顺应规则图形的形状而同样呈现为规则形状，此时，可使所述镂空区300a的形状也为规则形状，并且所述镂空区300a的长轴方向和规则图形的长轴方向一致，以及镂空区300a的短轴方向和规则图形的短轴方向一致。例如，所述镂空区300a的形状可以为规则的正方形、菱形或椭圆形等。

进一步的，本实施例中，所述遮盖图案300的镂空区300a仅暴露有多个有效规则图形中的部分有效规则图形。具体的，排布在边缘的至少部分有效规则图形未暴露于镂空区300a。

例如，本实施例中，沿着第一边界200X排布在边缘的有效规则图形110均未组合构成第二图形组，进而未暴露于镂空区300a中，即，沿着第一边界200X排布在边缘的有效规则图形110均被所述遮盖图案300覆盖。以及，沿着第二边界200Y排布在边缘的部分有效规则图形110未组合构成第二图形组，进而未暴露于镂空区300a中。针对排布在第二边界200的多个有效规则图形而言，用于构成第二图形组的有效规则图形和未构成第二图形组的有效规则图形依次相互间隔。

需要说明的是，在将本实施例中的版图结构应用于半导体器件(例如，存储器)的制备过程中时，即可利用遮盖图案中的镂空区实现部分区域的释放。

本实施例中，仍以制备存储器中的存储器电容器为例进行说明。结合实施例一中的附图9和附图10所示，在将由掩模图案界定出的有效规则图形复制至所述衬底10中以形成开孔11之后，还包括如下步骤。

具体参考图11所示，去除所述掩模层和所述特征膜层，并在所述开孔阵列的各个开孔11的内壁上形成下电极40。所述下电极40即电性接触至衬底10中的接触垫12。如上所述，所述接触垫12的底部连接至衬底10中的存储晶体管(图中未示出)，以及所述接触垫12的顶部连接至存储电容器的下电极40。

接着参考图12所示，形成遮盖层50在所述衬底10上，所述遮盖层50的图案对应于所述遮盖图案，以使所述遮盖层50中开设有多个对应于所述镂空区的开口50a。此时，所述开口50a即部分暴露出所述开孔。

接着参考图13所示，通过所述开口50a至少去除暴露于所述开口50a中的衬底材料。具体而言，通过所述开口50a，首先可利用干法刻蚀工艺，去除对应在所述开口50a正下方的衬底材料(包括支撑层14的部分和介质层13的部分)；接着，可采用湿法刻蚀工艺去除所述介质层13，在去除所述介质层13的过程中，刻蚀剂从所述开口50a进入并沿着平行于所述衬底10表面的方向扩散以刻蚀被所述遮盖层50遮盖在下方的部分介质层13，从而暴露出所述下电极40的内外表面。

应当认识到，所述遮盖层50可以被保留，以及所述支撑层14中被所述遮盖层50遮盖的部分被保留，两者用于共同对所述下电极40进行支撑，以避免下电极40倒塌。

此外如上所述，在版图结构中，排布在边缘的至少部分有效规则图形未暴露于镂空区300a。对应的，即可使所述衬底10中的开孔阵列中排布在边缘的至少部分开孔未暴露于所述开口50a中，而这些被所述遮盖层50覆盖的位于边缘的开孔11其侧边的衬底材料相应的被保留，从而可以提高对边缘位置的下电极40的支撑强度。

后续工艺中，即可在所述下电极40上依次形成电容介质层和上电极等，以构成存储电容器。具体的，通过所述开口50a，依次形成一电容介质层和一上电极在所述下电极40的內外表面上，此时所形成的存储电容器中，可以在仅形成有一层下电极40的基础上，充分利用下电极40两个相对的表面，以分别在下电极40的两侧均可构成电容，增大所形成的存储电容器的电容值。

需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

以及，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。

还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。

Claims (18)

1.一种版图结构，其特征在于，包括：

特征图案，所述特征图案包括由多个规则图形构成的图案阵列，所述规则图形具有相交于中心的长轴和短轴，其中沿着长轴方向为第一方向，沿着短轴方向为第二方向；

掩模图案，用于掩模遮盖所述特征图案，以遮盖所述图案阵列中位于边缘的无效规则图形，并暴露出所述图案阵列中被所述掩模图案围绕在内的有效规则图形，其中每一有效规则图形被遮盖的面积均小于50％，每一无效规则图形被遮盖的面积均大于50％；以及，所述掩模图案靠近所述有效规则图形的边界包括沿着所述第一方向延伸的第一边界和沿着所述第二方向延伸的第二边界，并且至少所述第一边界顺应规则图形的排布而构成第一锯齿状边界；

其中，所述第一锯齿状边界包括顺应规则图形的边界的台阶状斜边，所述第一锯齿状边界的台阶状斜边中沿着第一方向的台阶面宽度大于等于沿着第二方向的台阶面宽度。

2.如权利要求1所述的版图结构，其特征在于，所述第一锯齿状边界中，由两两相邻的台阶状斜边围绕出锯齿图形，所述锯齿图形呈中心线对称。

3.如权利要求2所述的版图结构，其特征在于，所述掩模图案的每一锯齿图形中位于中心的掩模凸块均至少遮盖至最靠近有效规则图形的无效规则图形，并使所述掩模凸块至少抵达至紧邻且在第一方向对角排布的两个有效规则图形之间。

4.如权利要求3所述的版图结构，其特征在于，所述锯齿图形的掩模凸块超出所述对角排布的两个有效规则图形的中心点之间的连接线。

5.如权利要求3所述的版图结构，其特征在于，所述锯齿图形的掩模凸块超出所述对角排布的两个有效规则图形的中心点之间的连接线，并进一步延伸至与所述对角排布的两个有效规则图形紧邻且对角排布的第三个有效规则图形中。

6.如权利要求1所述的版图结构，其特征在于，所述第一边界的台阶状斜边的延伸长度大于等于两个规则图形的边界长度之和，以使所述第一边界的台阶状斜边沿着规则图形的边界对应穿过至少两个规则图形。

7.如权利要求1所述的版图结构，其特征在于，所述掩模图案的第二边界也顺应规则图形的排布而构成第二锯齿状边界，以及所述第二锯齿状边界包括顺应规则图形的边界的台阶状斜边，所述第二锯齿状边界的台阶状斜边中沿着第一方向的台阶面宽度大于等于沿着第二方向的台阶面宽度。

8.如权利要求7所述的版图结构，其特征在于，所述第二边界的台阶状斜边的延伸长度大于等于一个规则图形的边界长度，以使所述第二边界的台阶状斜边沿着规则图形的边界对应穿过至少一个规则图形。

9.如权利要求1所述的版图结构，其特征在于，所述第二边界为沿着第二方向直线延伸的直边状边界。

10.如权利要求1所述的版图结构，其特征在于，在所述第一边界其最边缘的台阶状斜边和所述第二边界相互连接的各个拐角位置，所述第一边界其最边缘的台阶状斜边和所述第二边界的延伸方向之间的夹角均为钝角。

11.如权利要求10所述的版图结构，其特征在于，所述第一边界其最边缘的台阶状斜边的延伸长度大于等于两个规则图形的边界长度之和，以使得在所述拐角位置至少对应有两个有效规则图形，以及同一拐角位置上的至少两个有效规则图形组合构成第一图形组，四个拐角位置所对应的四个第一图形组呈中心对称。

12.如权利要求1所述的版图结构，其特征在于，所述第一边界的所述台阶状斜边中具有至少两阶台阶面，并且所述至少两阶台阶面的宽度尺寸不一致。

13.如权利要求1所述的版图结构，其特征在于，所述规则图形的形状为正方形、菱形或椭圆形。

14.一种半导体器件的形成方法，其特征在于，包括：

提供一衬底，并形成特征膜层在所述衬底上，所述特征膜层在所述衬底上界定出分格阵列，所述分格阵列的图案对应于如权利要求1～13任一项所述的特征图案；

形成掩模层在所述特征膜层上，所述掩模层的图案对应于如权利要求1～13任一项所述的掩模图案，以使所述掩模层遮盖所述分格阵列中位于边缘的无效分格，并暴露出所述分格阵列中被围绕在内的有效分格；以及，

以所述掩模层和所述特征膜层为掩模图形化所述衬底，以将所述特征膜层中的有效分格的图形复制至所述衬底中，以在所述衬底形成开孔阵列。

15.如权利要求14所述的半导体器件的形成方法，其特征在于，所述半导体器件为动态随机存储器，所述开孔阵列中开孔用于形成存储电容器。

16.一种版图结构，其特征在于，包括：

如权利要求1～13任一项所述的特征图案和掩模图案；以及，

遮盖图案，用于对由所述掩模图案界定出的特征图案进行遮盖；

其中，由所述掩模图案界定出的特征图案包括多个有效规则图形，并且至少部分有效规则图形组合构成第二图形组，所述第二图形组由紧邻排布的多个有效规则图形构成；以及，所述遮盖图案中具有多个镂空区，每一所述镂空区对应于一个第二图形组，所述镂空区由所述第二图形组的中心往所述第二图形组中的各个有效规则图形扩展，以暴露出第二图形组中多个有效规则图形之间的区域，并暴露出第二图形组中的每一有效规则图形的部分。

17.如权利要求16所述的版图结构，其特征在于，沿着所述第一边界排布在边缘的有效规则图形均被所述遮盖图案覆盖；以及，沿着所述第二边界排布在边缘的有效规则图形中，部分有效规则图形被所述遮盖图案覆盖。

18.一种半导体器件的形成方法，其特征在于，包括：

提供一衬底，并形成特征膜层在所述衬底上，所述特征膜层在所述衬底上界定出分格阵列，所述分格阵列的图案对应于如权利要求16所述的特征图案；

形成掩模层在所述特征膜层上，所述掩模层中的图案对应于如权利要求16所述的掩模图案，以使所述掩模层遮盖所述分格阵列中位于边缘的无效分格，并暴露出所述分格阵列中被围绕在内的有效分格；以及，

以所述掩模层和所述特征膜层为掩模图形化所述衬底，以将所述特征膜层中的有效分格的图形复制至所述衬底中，以在所述衬底中形成开孔阵列；

去除所述掩模层和所述特征膜层，并在所述开孔阵列的各个开孔的内壁上形成下电极；

形成遮盖层在所述衬底上，所述遮盖层的图案对应于如权利要求16所述的遮盖图案，以使所述遮盖层中开设有多个对应于所述镂空区的开口；

通过所述开口，至少去除暴露于所述开口中的衬底材料。

Images