CN111640733A - 半导体器件及其接触垫版图、接触垫结构和掩模板组合 - Google Patents

Abstract

本发明提供了一种半导体器件及其接触垫版图、接触垫结构和掩模板组合，通过在主接触垫图案所在的主版图区的一侧设置第一边缘版图区，且第一边缘版图区中每个所述第一边缘接触垫图案的面积大于每个所述主接触垫图案的面积，由此基于该接触垫版图而形成核心区的主接触垫和在核心区边界处或核心区与周边区之间的交界区的虚拟接触垫时，能使得虚拟接触垫的顶面面积大于主接触垫的顶面面积，进而在主接触垫和虚拟接触垫上上接电学结构时，能够增大虚拟接触垫上上接的电学结构的尺寸，以改善核心区与周边区之间的电路图案的密集/稀疏效应，并提高主接触垫上接的电学结构的一致性，同时还能避免核心区边界处的主接触垫上接的电学结构异常的问题。

Description

半导体器件及其接触垫版图、接触垫结构和掩模板组合

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体器件及其接触垫版图、 接触垫结构和掩模板组合。

背景技术

已使用各种技术，在半导体衬底或晶片的有限面积中集成更多电路图案。 由于电路图案间距的不同，集成电路一般分为器件密集区(Dense)、器件稀疏区 (ISO)及器件孤立区，器件密集区是器件密度较高(即器件比较密集)的区域， 器件稀疏区是器件密度较低(即器件比较稀疏)的区域，器件孤立区是相对稀 疏区和密集区单独设置的区域。随着半导体器件的临界尺寸不断减小，电路图 案的密度和/或器件高度也不断增加，受到曝光机台(optical exposure tool)的分辨 率极限以及器件密集区和器件稀疏区之间的密度差异效应(即电路图案的密集/ 稀疏效应)的影响，在执行光刻工艺和/或蚀刻工艺时的困难也会增大很多(例如， 工艺余量减小)，进而导致制造出来的半导体器件的性能受到影响。

例如，在动态随机存取存储(dynamic random access memory，以下简称为 DRAM)装置的情况中，数目庞大的存储单元(memory cell)聚集形成一阵列存储 区，而阵列存储区的旁边存在有周边电路区，周边电路区内包含有其他晶体管 元件以及接触结构等，阵列存储区作为DRAM的器件密集区，用来存储数据， 周边电路区作为DRAM的器件稀疏区，用于提供阵列存储区所需的输入输出信 号等。其中，阵列存储区中的每一存储单元可由一金属氧化半导体(metal oxide semiconductor，MOS)晶体管与一电容(capacitor)结构串联组成。其中，电容位于 阵列存储区内，其中，所述电容堆叠在位线上方并电耦接至所述电容器对应的 存储节点接触部，所述存储节点接触部电耦接至其下的有源区。随着半导体技 术的不断发展，器件的临界尺寸不断减小，DRAM装置的存储单元之间的间隙 变得更窄，当通过自对准接触(Self Aligned Contact，SAC)工艺形成存储节点接 触部时，受到曝光机台(optical exposure too1)的分辨率极限以及器件密集区和器 件稀疏区之间的密度差异效应的影响，阵列存储区内部形成的接触孔不一致， 器件密集区边界的接触孔产生异常，进而导致上方形成的电容器与接触孔中的 接触插塞接触面积减小、接触阻抗的增加，有可能造成一些存储位因接触插塞 的断路或短路问题而失效，以及，阵列存储区边界处的电容器坍塌的问题，这 些问题影响和限制了DRAM性能的提高。

发明内容

本发明的目的在于提供一种半导体器件及其接触垫版图、接触垫结构和掩 模板组合，以解决现有的动态随机存取存储器等半导体器件中因光学邻近效应 以及电路图案的密集/稀疏效应而导致核心区内部的接触插塞上接的电学结构不 一致以及核心区边界的接触插塞上接的电学结构异常的问题。

为解决上述技术问题，本发明提供一种半导体器件的接触垫版图，所述接 触垫版图包括：

主版图区，所述主版图区中设有多个主接触垫图案，各个所述主接触垫图 案的形状和尺寸相似，且所有的主接触垫图案呈棋盘状交错排布，所述主接触 垫图案彼此之间具有第四间距；

第一边缘版图区，分布在所述主版图区的一边外侧，所述第一边缘版图区 中设有至少一个第一边缘接触垫图案，且每个所述第一边缘接触垫图案的面积 大于每个所述主接触垫图案的面积，所述第一边缘版图区与所述主版图区之间 具有第一边缘间距；

其中，所述第一边缘接触垫图案不同于所述主接触垫图案，所述第一边缘 间距不同于所述第四间距。

基于同一发明构思，本发明还提供一种利用本发明所述的半导体器件的接 触垫版图形成的接触垫结构，包括：

多个主接触垫，呈棋盘状交错排布，各个所述主接触垫的形状和尺寸相似， 且所述主接触垫彼此之间具有第四间距；

至少一个第一边缘接触垫，分布在所有的主接触垫排布区域的一边外侧， 且每个所述第一边缘接触垫的顶面面积大于每个所述主接触垫的顶面面积，紧 挨所述主接触垫的所述第一边缘接触垫与所述主接触垫之间具有第一边缘间 距；

其中，所述第一边缘接触垫的尺寸不同于所述主接触垫的尺寸，所述第一 边缘间距不同于所述第四间距。

基于同一发明构思，本发明还提供一种半导体器件，包括：

半导体衬底，所述半导体衬底具有核心区，所述核心区中形成有多个核心 元件；

层间介质层，覆盖在所述半导体衬底上；

如本发明所述的半导体器件的接触垫结构，形成在所述层间介质层中；

多个接触插塞，形成在所述层间介质层中，各个接触插塞对准所述接触垫 结构中的相应接触垫设置，以将相应的接触垫和所述核心元件的有源区电连接。

基于同一发明构思，本发明还提供一种用于制作本发明所述的半导体器件 的接触垫结构的掩模板组合，包括：

第一掩模板，具有多条平行的第一线条，相邻的两条第一线条之间为第一 间隔区，且第一掩模板最外侧的至少一条第一线条的线宽大于其他的第一线条， 第一掩模板最外侧的至少一个第一间隔区的线宽大于其他的第一间隔区的线 宽；

第二掩模板，具有多条平行且与每条第一线条相交的第二条纹，相邻的两 条第二线条之间为第二间隔区，且第二掩模板最外侧的至少一条第二线条的线 宽大于其他的第二线条，第二掩模板最外侧的至少一个第二间隔区的线宽大于 其他的第二间隔区的线宽；

其中，当所述第一掩模板和所述第二掩模板为同性掩模板且所述第二掩模 板和所述第一掩模板对准重叠时，第一线条和第二线条的重叠区域为形成接触 垫的区域；当所述第一掩模板和所述第二掩模板为异性掩模板且所述第二掩模 板和所述第一掩模板对准重叠时，第一线条和第二间隔区的重叠区域为形成接 触垫的区域。

与现有技术相比，本发明的技术方案具有以下有益效果：

通过在主接触垫图案所在的主版图区的一侧设置第一边缘版图区，且第一 边缘版图区中每个所述第一边缘接触垫图案的面积大于每个所述主接触垫图案 的面积，由此基于该接触垫版图而形成核心区的主接触垫时，可以利用第一边 缘接触垫图案形成在核心区边界处或核心区与周边区之间的交界区中形成相应 的虚拟接触垫，且使得虚拟接触垫的顶面面积大于主接触垫的顶面面积，由此， 能够增大后续在虚拟接触垫上上接的电学结构的尺寸，且在主接触垫和虚拟接 触垫上上接电学结构时能够改善核心区与周边区之间的电路图案的密集/稀疏效 应，提高核心区内部的主接触垫上接的电学结构的一致性，同时还能避免核心 区边界处的主接触垫上接的电学结构异常的问题，提高了最终形成的半导体器 件的性能。

附图说明

图1是本发明一实施例的接触垫版图的结构示意图；

图2是本发明另一实施例的接触垫版图的结构示意图；

图3是本发明又一实施例的接触垫版图的结构示意图；

图4A是本发明一实施例的接触垫结构的结构示意图；

图4B是本发明另一实施例的接触垫结构的结构示意图；

图5A是本发明一实施例的掩模板组合中的第一掩模板的结构示意图；

图5B是本发明一实施例的掩模板组合中的第二掩模板的结构示意图；

图6是本发明一实施例的掩模板组合中的第一掩模板和第二掩模板均为正 性掩模板时，两张掩模板叠加的结构示意图；

图7是本发明一实施例的掩模板组合中的第一掩模板为正性掩模板、第二 掩模板为负性掩模板时，两张掩模板叠加的结构示意图；

图8A～图8D是本发明一实施例中将第一掩模板或第二掩模板中的图案转移 到待刻蚀层的过程中的结构示意图；

图9A～图9D是本发明另一实施例中将第一掩模板或第二掩模板中的图案转 移到待刻蚀层的过程中的结构示意图；

图10A是本发明一实施例的半导体器件的制造方法中的俯视结构示意图；

图10B、图11～图12分别是本发明一实施例的半导体器件的制造方法中的 沿图9A中的aa’线的剖面结构示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的存储器及其形成方法作进一步 详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图 均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明 本发明实施例的目的。

请参考图1，本发明一实施例提供一种半导体器件的接触垫版图，所述接触 垫版图包括主版图区10和第一边缘版图区11。其中，所述主版图区10中设有 多个主接触垫图案101，各个所述主接触垫图案101的形状和尺寸相似，且所有 的主接触垫图案101呈棋盘状交错排布，相邻两行所述主接触垫图案101彼此 之间具有第四间距D4，相邻两列主接触垫图案101彼此之间具有第五间距D5， D4可以等于D5，D4也可以不等于D5。第一边缘版图区11分布在所述主版图 区10的一边外侧，所述第一边缘版图区11中设有多个沿所述主版图区10的所 述一边的方向排列为两行的第一边缘接触垫图案，即本实施例中，所述第一边 缘版图区11中设有一行第一边缘接触垫图案111和一行第一边缘接触垫图案 112,两行第一边缘接触垫图案111、112之间具有第六间距D6。一行第一边缘 接触垫图案112相对靠近所述主版图区10且该行中的各个第一边缘接触垫图案 112的形状和尺寸可以均相同，也可以不完全相同，一行第一边缘接触垫图案 111相对远离所述主版图区10，且该行中的各个第一边缘接触垫图案111的形状 和尺寸可以均相同，也可以不完全相同。各个所述第一边缘接触垫图案111、112 与所述主版图区10中相应的主接触垫图案101对准排布(例如按列对准排布)， 最靠近所述主版图区10的一行第一边缘接触垫图案112与其最近邻的一行主接触垫图案101之间的间距为所述第一边缘间距D1(即所述第一边缘版图区11 与所述主版图区10之间具有第一边缘间距D1)。每个所述第一边缘接触垫图案 111、112的面积均大于每个所述主接触垫图案101的面积，所述第一边缘接触 垫图案111、112均不同于所述主接触垫图案101(例如各个第一边缘接触垫图 案111、112的面积均大于所述主接触垫图案101的面积)，所述第一边缘间距 D1不同于所述第四间距D4，所述第六间距D6不同于所述第四间距D4和第一 边缘间距D1，例如D6大于D1，D1大于D4。

可选地，请继续参考图1，本实施例的所述接触垫版图还包括第二边缘版图 区12，所述第二边缘版图区12分布在所述主版图区10的所述一边的邻边外侧， 所述第二边缘版图区12中设有多个第二边缘接触垫图案121和/或122，且每个 所述第二边缘接触垫图案121、122不同于所述主接触垫图案101，且每个所述 第二边缘接触垫图案121、122的面积大于每个所述主接触垫图案101的面积。 所述第二边缘版图区12和所述主版图区10之间具有第二边缘间距D2，所述第 二边缘间距D2不同于所述第四间距D4，也不同于第五间距D5，还可以不同于 所述第一边缘间距D1。此外，所述第二边缘版图区12中的各个所述第二边缘接触垫图案121、122与所述主版图区10中相应的主接触垫图案101以及第一 边缘接触垫图案111、112对准排布，例如所述第二边缘版图区12中的所有所述 第二边缘接触垫图案121、122进一步沿所述邻边的方向排列为两列，靠近主版 图区10的一列为第二边缘接触垫图案121，远离主版图区10的一列为第二边缘 接触垫图案122，每列中的第二边缘接触垫图案121、122可以不完全相同。且 与所述主版图区10最近邻的一列所述第二边缘接触垫图案121与其最近邻的一 列主接触垫图案101之间的间距为所述第二边缘间距D2，两列所述第二边缘接 触垫图案121、122之间具有第三间距D3，所述第三间距D3大于所述第二边缘 间距D2，也大于第五间距D5。可选地，所述第二边缘版图区12中，远离所述 主版图区10的一列中的第二边缘接触垫图案122的形状包括长条形、向左放倒 的U形、向右放倒的U形、向左放倒的L形、向右放倒的L形以及具有至少两 个梳齿的梳子形中的至少两种。

请参考图2，本发明另一实施例提供一种半导体器件的接触垫版图，所述接 触垫版图包括主版图区10、第一边缘版图区11和第二边缘版图区12。其中， 所述主版图区10中设有多个主接触垫图案101，各个所述主接触垫图案101的 形状和尺寸相似，且所有的主接触垫图案101呈棋盘状交错排布，相邻两行所 述主接触垫图案101彼此之间具有第四间距D4，相邻两列主接触垫图案101彼 此之间具有第五间距D5，D4可以等于D5，D4也可以不等于D5。第一边缘版 图区11分布在所述主版图区10的一边外侧，所述第一边缘版图区11中设有一 个具有锯齿状边缘的长条，以作为所述第一边缘接触垫图案111。可选地，所述 锯齿状边缘面向所述主版图区10，所述锯齿状边缘中的各个锯齿111a与所述主 版图区10中相应的主接触垫图案101对准排布(例如各个锯齿111a和相应的主 接触垫图案101按列对准排布)，所述锯齿111a与对准的最近邻的主接触垫图案 101之间的间距为所述第一边缘间距D1。，即本实施例中，所述第一边缘版图区 11中仅设有一行第一边缘接触垫图案111，该行第一边缘接触垫图案111连为一 体。各个锯齿的形状和尺寸可以均相同，也可以不完全相同，锯齿111a的间距 不完全相同。每个所述锯齿的面积可以小于、等于或大于每个所述主接触垫图 案101的面积，所述第一边缘间距D1不同于所述第四间距D4。所述第二边缘 版图区12分布在所述主版图区10的所述一边的邻边外侧，所述第二边缘版图 区12中设有多个第二边缘接触垫图案121和/或122，且每个所述第二边缘接触 垫图案121、122不同于所述主接触垫图案101，且每个所述第二边缘接触垫图 案121、122的面积大于每个所述主接触垫图案101的面积。所述第二边缘版图 区12和所述主版图区10之间具有第二边缘间距D2，所述第二边缘间距D2不 同于所述第四间距D4，也不同于第五间距D5，还可以不同于所述第一边缘间 距D1。此外，所述第二边缘版图区12中的相应的所述第二边缘接触垫图案121、122与所述主版图区10中相应的主接触垫图案101对准排布，其余的第二边缘 接触垫图案121、122与第一边缘接触垫图案111对准排布，例如所述第二边缘 版图区12中相应的所述第二边缘接触垫图案121、122进一步沿所述邻边的方 向排列为两列，靠近主版图区10的一列为第二边缘接触垫图案121，远离主版 图区10的一列为第二边缘接触垫图案122，每列中的第二边缘接触垫图案121、 122可以不完全相同。且与所述主版图区10最近邻的一列所述第二边缘接触垫 图案121与其最近邻的一列主接触垫图案101之间的间距为所述第二边缘间距 D2，两列所述第二边缘接触垫图案121、122之间具有第三间距D3，所述第三 间距D3大于所述第二边缘间距D2，也大于第五间距D5。本实施例中，所述第 二边缘接触垫图案121为横长条结构，且其长度沿主版图区10的行方向延伸， 所述第二边缘接触垫图案122为竖长条结构，且其长度沿主版图区10的列方向 延伸。

请参考图3，本发明又一实施例提供一种半导体器件的接触垫版图，所述接 触垫版图包括主版图区10、第一边缘版图区11和第二边缘版图区12。本实施 例中的主版图区10中的结构可以与图1或图2所示的实施例中的版图区10的 结构相同，在此不再赘述。第一边缘版图区11分布在所述主版图区10的一边 外侧，所述第一边缘版图区11中设有两行结构，靠近主版图区10的一行设有 多个第一边缘接触垫图案112，远离主版图区10的一行设有一个具有锯齿状边 缘的长条，以作为所述第一边缘接触垫图案111，可选地，所述锯齿状边缘面向 所述主版图区10，所述锯齿状边缘中的各个锯齿111a以及相应的第一边缘接触 垫图案112均与所述主版图区10中相应的主接触垫图案101对准排布(例如各 个锯齿111a、第一边缘接触垫图案112和相应的主接触垫图案101按列对准排 布)，所述第一边缘接触垫图案112与对准的最近邻的主接触垫图案101之间的 间距为第一边缘间距D1(即一行第一边缘接触垫图案112与其最近邻的一行主 接触垫图案101之间的行间距为第一边缘间距D1)，一行第一边缘接触垫图案 112与一行具有锯齿状边缘的第一边缘接触垫图案111之间的行间距为第六间距 D6。其中，第一边缘接触垫图案111连为一体，其各个锯齿111a的形状和尺寸可以均相同，也可以不完全相同，锯齿111a的间距可以不完全相同，也可以相 同。每个所述锯齿111a的面积可以小于、等于或大于每个所述主接触垫图案101 的面积，所述第一边缘间距D1不同于所述第四间距D4，所述第六间距D1不同 于所述第一边缘间距D1。所述第二边缘版图区12分布在所述主版图区10的所 述一边的邻边外侧，所述第二边缘版图区12中设有多个第二边缘接触垫图案121 和/或122，且每个所述第二边缘接触垫图案121、122不同于所述主接触垫图案 101，且每个所述第二边缘接触垫图案121、122的面积大于每个所述主接触垫 图案101的面积。所述第二边缘版图区12和所述主版图区10之间具有第二边 缘间距D2，所述第二边缘间距D2不同于所述第四间距D4，也不同于第五间距 D5，还可以不同于所述第一边缘间距D1。此外，所述第二边缘版图区12中的 相应的所述第二边缘接触垫图案121、122与所述主版图区10中相应的主接触 垫图案101对准排布，其余的第二边缘接触垫图案121、122与第一边缘接触垫 图案111对准排布，例如所述第二边缘版图区12中相应的所述第二边缘接触垫 图案121、122进一步沿所述邻边的方向排列为两列，靠近主版图区10的一列 为第二边缘接触垫图案121，远离主版图区10的一列为第二边缘接触垫图案122，每列中的第二边缘接触垫图案121、122可以不完全相同。且与所述主版 图区10最近邻的一列所述第二边缘接触垫图案121与其最近邻的一列主接触垫 图案101之间的间距为所述第二边缘间距D2，两列所述第二边缘接触垫图案 121、122之间具有第三间距D3，所述第三间距D3大于所述第二边缘间距D2， 也大于第五间距D5。本实施例中，所述第二边缘接触垫图案121均为横长条结 构，且其长度沿主版图区10的行方向延伸，所述第二边缘接触垫图案122的形 状包括长条形、向左放倒的U形、向右放倒的U形、向左放倒的L形、向右放 倒的L形以及具有至少两个梳齿的梳子形中的至少两种。

本发明的各实施例的半导体器件的接触垫版图中，主版图区对应于半导体 器件的核心区的有效区域或者半导体器件的核心区的全部区域，且各个主接触 垫图案用于制作半导体器件的核心区中的主接触垫，第一边缘版图区和第二边 缘版图区分别对应于所述核心区的相应侧的边界处或者分别对应于半导体器件 的核心区与相应侧的半导体器件的周边区之间的交界区，第一边缘接触垫图案 和第二边缘接触垫图案均用于制作半导体器件的核心区相应侧的边界处或所述 交界区中的虚拟接触垫。由于第一边缘版图区中每个所述第一边缘接触垫图案 的面积大于每个所述主接触垫图案的面积，第二边缘版图区中每个所述第二边 缘接触垫图案的面积大于每个所述主接触垫图案的面积，因此，基于本发明的 各实施例的接触垫版图而形成核心区的主接触垫时，可以利用第一边缘接触垫 图案和第二边缘接触垫图案形成相应的虚拟接触垫，且形成的虚拟接触垫的顶 面面积大于形成的主接触垫的顶面面积，由此，能够增大后续在虚拟接触垫上 上接的电学结构的尺寸，在主接触垫和虚拟接触垫上上接电学结构时能够改善 核心区与周边区之间的电路图案的密集/稀疏效应，从而提高核心区内部的主接 触垫上接的电学结构的一致性，同时还能避免核心区边界处的主接触垫上接的 电学结构异常的问题，提高了最终形成的半导体器件的性能。

请参考图1～图3以及图4A，基于同一发明构思，本发明一实施例还提供一 种利用图1～图3中任一项所示的半导体器件的接触垫版图形成的接触垫结构， 所述接触垫结构包括：多个主接触垫101a以及至少一个第一边缘接触垫111b。 各个主接触垫101a均是基于主版图区10中的相应的主接触垫图案101制作而 成，并位于半导体器件的核心区I中且呈棋盘状交错排布，各个所述主接触垫 101a的形状和尺寸相似，且所述主接触垫101a彼此之间具有第四间距D4，各 个主接触垫101a用于上接电容器(如图11中的705b)等有效的电学结构。各 个第一边缘接触垫111b基于第一边缘接触垫图案111或者基于第一边缘接触垫图案111和112制作而成，分布在所有的主接触垫排布区域的一边外侧，且每个 所述第一边缘接触垫111b的顶面面积大于每个所述主接触垫的顶面面积(进一 步地，每个所述第一边缘接触垫111b的横截面面积大于每个所述主接触垫的横 截面面积)，紧挨所述主接触垫101a的所述第一边缘接触垫111b(基于第一边 缘接触垫图案111制作而成)与所述主接触垫101a之间具有第一边缘间距D1。 其中，所述第一边缘接触垫111b的尺寸不同于所述主接触垫101a的尺寸，所述 第一边缘间距D1不同于所述第四间距D4。本实施例中，各个所述第一边缘接 触垫111b分布在核心区I的边界处，且将核心区I边界处的至少最外侧的两个 源漏区S/D1电连接在一起(例如图11中所示，各个第一边缘接触垫501b横跨 在核心区I边界处的字线及其两侧的两个源漏区S/D1上)。第一边缘接触垫111b 可以用作虚拟接触垫。由于每个所述第一边缘接触垫111b的顶面面积均大于每 个所述主接触垫101a的顶面面积，因此，能够使得后续在第一边缘接触垫111b 上上接的电学结构的尺寸相对主接触垫101a上上接的电学结构的尺寸增大(如 图11中所示的电容器705b的尺寸大于电容器705a)，以降低第一边缘接触垫 111b与其上接的电学结构之间的接触电阻，增强器件可靠性，更重要的是，在 主接触垫101a和第一边缘接触垫111b上分别上接相应的电学结构时，能够利用第一边缘接触垫111b上接的电学结构的尺寸相对增大，来改善核心区I与周边 区II之间的电路图案的密集/稀疏效应，从而提高核心区I内部的所有主接触垫 101a上接的电学结构之间的一致性，同时还能避免核心区I边界处的主接触垫 101a(即紧挨各个第一边缘接触垫111b的各个主接触垫101a)上接的电学结构 异常的问题，提高了最终形成的半导体器件的性能。

请参考图1～图3以及图4B，本发明的另一实施例还提供一种利用图1～图3 中任一项所示的半导体器件的接触垫版图形成的接触垫结构，所述接触垫结构 包括：多个主接触垫101a以及至少一个第一边缘接触垫111b。各个主接触垫101a 均是基于主版图区10中的相应的主接触垫图案101制作而成，并位于半导体器 件的核心区I中且呈棋盘状交错排布，各个所述主接触垫101a的形状和尺寸相 似，且所述主接触垫101a彼此之间具有第四间距D4，各个主接触垫101a用于 上接电容器(如图11中的705b)等有效的电学结构。各个第一边缘接触垫111b 基于第一边缘接触垫图案111或者基于第一边缘接触垫图案111和112制作而 成，分布在所有的主接触垫排布区域的一边外侧，且每个所述第一边缘接触垫 111b的顶面面积大于每个所述主接触垫的顶面面积(进一步地，每个所述第一 边缘接触垫111b的横截面面积大于每个所述主接触垫的横截面面积)，紧挨所 述主接触垫101a的所述第一边缘接触垫111b(基于第一边缘接触垫图案111制 作而成)与所述主接触垫101a之间具有第一边缘间距D1。其中，所述第一边缘 接触垫111b的尺寸不同于所述主接触垫101a的尺寸，所述第一边缘间距D1不 同于所述第四间距D4。本实施例中，各个所述第一边缘接触垫111b分布在核心 区I与周边区II之间的交界区III上，且与核心区I边界处的至少一个源漏区S/D1 电连接在一起(例如图12中所示，各个第一边缘接触垫501b从交界区III延伸 到核心区I边界处最外侧一个源漏区S/D1上，将交界区III的浅沟槽隔离结构 STI401a和紧挨浅沟槽隔离结构STI401a的源漏区S/D1连接在一起)。第一边缘 接触垫111b可以做为虚拟接触垫。由于每个所述第一边缘接触垫111b的顶面面 积均大于每个所述主接触垫101a的顶面面积，因此，能够使得后续在第一边缘 接触垫111b上上接的电学结构的尺寸相对主接触垫101a上上接的电学结构的尺 寸增大(如图11中所示的电容器705b的尺寸大于电容器705a)，由此在主接触 垫101a和第一边缘接触垫111b上分别上接相应的电学结构时，能够利用第一边 缘接触垫111b上接的电学结构的尺寸相对增大，来改善核心区I与周边区II之间的电路图案的密集/稀疏效应，从而提高核心区I内部的所有主接触垫101a上 接的电学结构之间的一致性，同时还能避免核心区I边界处的主接触垫101a(即 紧挨各个第一边缘接触垫111b的各个主接触垫101a)上接的电学结构异常的问 题，提高了最终形成的半导体器件的性能。此外，需要说明的是，在本发明的 其他实施例中，各个第一边缘接触垫111b也可以整体上全部位于交界区III上。 各个第一边缘接触垫111b至少部分形成于交界区III上的情况，一方面，可以 尽量减小第一边缘接触垫111b及其上接的电学结构对核心区I的占用面积，有 利于提高核心区的有效面积利用率，进而有利于提高器件密度；另一方面，可以使得第一边缘接触垫111b及其上接的电学结构的尺寸尽量增大，从而使得在 改善核心区I内部的所有主接触垫101a上接的电学结构之间的一致性等方面具 有更好的效果。

需要说明的是，当本发明各个实施例中的接触垫结构是基于图1所示的接 触垫版图制作而成时，所述第一边缘接触垫111b的数量为多个，并沿所述主接 触垫101a排布区域(即核心区I的边界处以内的区域，可以称为核心区I的中 央区域或内部区域)的所述一边的方向排列为两行，各个所述第一边缘接触垫 111b与相应的主接触垫101a对准排布，最靠近所述主接触垫101a排布区域的 一行第一边缘接触垫111b(即基于第一边缘接触垫图案112形成的第一边缘接 触垫111b)与最近邻的一行主接触垫101a之间的间距为第一边缘间距D1。而 当本发明各个实施例中的接触垫结构是基于图2或图3所示的接触垫版图制作 而成时，所述第一边缘接触垫111b包括一个具有锯齿状边缘的长条(未图示)， 即对应于图2或图3中的第一边缘接触垫图案111，可选地，所述锯齿状边缘面 向所述主接触垫101a的排布区域设置，所述长条的锯齿状边缘中的各个锯齿与 相应的主接触垫101a对准排布，所述长条的所述锯齿与其对准的最近邻的主接 触垫101a之间的间距为第一边缘间距D1。

此外，可选地，请参考图1至图3所示，本发明各个实施例的接触垫结构 还可以包括多个第二边缘接触垫(未图示)，第二边缘接触垫基于第二边缘版图 区12中的第二边缘接触垫图案121、122制作形成，第二边缘接触垫分布在所 有的主接触垫排布区域的所述一边的邻边外侧，且每个所述第二边缘接触垫的 顶面面积大于每个所述主接触垫的顶面面积(进一步地，每个所述第二边缘接 触垫的横截面面积大于每个所述主接触垫的横截面面积)，紧挨所述主接触垫的 所述第二边缘接触垫(即基于第二边缘接触垫图案121形成的第二边缘接触垫) 与所述主接触垫之间具有第二边缘间距D2,所述第二边缘接触垫的形状不同于 所述第一边缘接触垫的形状，所述第二边缘间距D2不同于所述第四间距D4。 可选地，各个所述第二边缘接触垫与相应的主接触垫对准排布，例如，所有的 所述第二边缘接触垫沿所述邻边的方向排列为两列，且与所述主接触垫排布区 域最近邻的一列所述第二边缘接触垫与最近邻的一列主接触垫之间的间距为所 述第二边缘间距D2，两列所述第二边缘接触垫之间具有第三间距D3，所述第 三间距D3大于所述第二边缘间距D2。可选地，所有的所述第二边缘接触垫中， 远离所述主接触垫排布区域的一列中的第二边缘接触垫的横截面形状(或顶面形 状)包括长条形、向左放倒的U形、向右放倒的U形、向左放倒的L形、向右放倒的L形以及具有至少两个梳齿的梳子形中的至少两种。

此外，请参考图4A和图4B，本发明的各实施例的半导体器件的接触垫结 构中，主接触垫101a、第一边缘接触垫101b和第二边缘接触垫可以与周边区II 中的接触垫105同时形成，主接触垫101a通过相应的接触插塞103a与核心区I 中的相应的有源区AA1(即相应的源漏区S/D1)连接，第一边缘接触垫101b 和第二边缘接触垫通过相应的接触插塞103b与核心区I边界处的相应的有源区 AA1(即相应的源漏区S/D1)连接或者与交界区III中的浅沟槽隔离结构100a 连接，接触垫105通过接触插塞103c与周边区IT中的相应的源漏区S/D2连接。 其中，各个接触垫采用同一道填充工艺形成；而各个接触垫及其接触的接触插 塞可以分开且单独制作，也可以通过同一道金属填充工艺形成，其中，当各个 接触垫及其接触的接触插塞分开且单独制作时，可以先沉积层间介质层102并 刻蚀、填充金属、平坦化而一道形成接触插塞103a、103b、103c，然后再沉积 层间介质层104并刻蚀、填充金属、平坦化而一道形成主接触垫101a、第一边 缘接触垫111b、第二边缘接触垫和接触垫105，当各个接触垫及其接触的接触 插塞通过同一道金属填充工艺形成，可以一次性沉积较厚的层间介质层(例如 其厚度等于层间介质层102和层间介质层104的厚度之和)，然后通过相应的刻 蚀工艺等形成各个接触垫及其接触的接触插塞连通的通道，之后在各个通道中 填充金属并平坦化，从而一道形成接触插塞103a、103b、103c以及主接触垫101a、 第一边缘接触垫111b、第二边缘接触垫和接触垫105，此时，主接触垫101a及 其接触的接触插塞103a一体成型、第一边缘接触垫111b及其接触的接触插塞 103b一体成型、第二边缘接触垫及其接触的接触插塞103b一体成型、接触垫 105及其接触的接触插塞103c一体成型。

请参考图1～图3以及图4A～4B，基于同一发明构思，本发明一实施例还提 供一种半导体器件，包括：半导体衬底100，层间介质层以及如本发明所述的半 导体器件的接触垫结构。其中，所述半导体衬底具有核心区I、周边区II以及位 于核心区I、周边区II之间的交界区III，所述核心区I中形成有多个核心元件， 各个核心元件形成在相应的有源区AA1上且相邻有源区AA1之间形成有浅沟槽 隔离结构(STI)100b，各个核心元件可以是MOS晶体管，具有形成在相应的 有源区AA1中的埋入式栅极以及位于埋入式栅极两侧的源漏区S/D1。层间介质 层具有依次覆盖在所述半导体衬底100上的层间介质层102和层间介质层104。 交界区III中形成有用于隔离核心区I和周边区II的浅沟槽隔离结构(STI)100a。 所述接触垫结构形成在所述层间介质层中104中，至少包括主接触垫101a和第 一边缘接触111b，可以进一步包括第二边缘接触垫。所述半导体器件还包括各 个接触垫下接的接触插塞和各个接触垫上接的电学结构(例如电容器或电阻器 等)。各个接触插塞103a、103b、103c形成在所述层间介质层102中，各个接触 插塞103a对准相应的主接触垫101a的底部和相应的核心元件的有源区AA1(即 相应的源漏区S/D1)设置，以将相应的主接触垫101a和所述核心元件的有源区 AA1电连接,各个接触插塞103b的顶部对准相应的第一边缘接触垫111b或第二 边缘接触垫的底部，各个接触插塞103b的底部对准核心区I边界处的有源区AA1 (即相应的源漏区S/D1)或者交界区III中的STI 100a设置，以将相应的第一 边缘接触垫111b或第二边缘接触垫和所述核心区I边界处的有源区AA1或交界 区III中的STI 100a连接。

请参考图5A和图5B，基于同一发明构思，本发明还提供一种用于制作本 发明所述的半导体器件的接触垫结构的掩模板组合，包括：第一掩模板20和第 二掩模板30。其中，第一掩模板20具有多条平行的第一线条201，相邻的两条 第一线条201之间为第一间隔区202，且第一掩模板20最外侧的至少一条第一 线条201的线宽大于其他的第一线条201，至少第一掩模板20最外侧的至少一 个第一间隔区202的线宽大于其他的第一间隔区202的线宽。例如，第一掩模 板20最外侧的两条第一线条201(即最外侧的第一条第一线条201a、第二条第 一线条201b)的线宽均大于其他的第一线条201，第一线条201a的线宽大于第 一线条201b的线宽，第一线条201a、201b之间的第一间隔区202(即第一掩模 板20最外侧的一个第一间隔区202)的线宽D6大于其他的第一间隔区202的 线宽，且第一线条201b与另一相邻的第一线条201之间的第一间隔区202的线 宽D1不同于除第一线条201a、201b之间的第一间隔区202以外的其他第一间 隔区202的线宽D4。第二掩模板30具有多条平行且与每条第一线条201垂直 相交的第二条纹301，相邻的两条第二线条301之间为第二间隔区302，且第二 掩模板30最外侧的至少一条第二线条301的线宽大于其他的第二线条301，第 二掩模板30最外侧的至少一个第二间隔区302的线宽大于其他的第二间隔区 302的线宽，例如，第二掩模板30最外侧的两条第二线条(即最外侧的第一条 第二线条301a、第二条第二线条301b)的线宽均大于其他的第二线条301，第 二线条301的线宽大于第二线条301b的线宽，第二线条301a、301b之间的第 二间隔区302(即第二掩模板30最外侧的一个第二间隔区302)的线宽大于其 他的第二间隔区302的线宽，且第二线条301b与另一相邻的第二线条301之间 的第二间隔区302的线宽不同于除第二线条301a、301b之间的第二间隔区302 以外的其他第二间隔区302的线宽。可选地，所述第二掩模板30中，除第一条 第二线条301a和第二条第二线条301b以外的所有其他的第二线条301的末端 303的线宽均大于该第二线条301的中间区域的线宽。

其中，请参考图6，当所述第一掩模板20和所述第二掩模板30为同性掩模 板且所述第二掩模板30和所述第一掩模板20对准重叠时，各个第一线条201 和各个第二线条301的重叠区域为形成接触垫的区域，由此，第一线条201a和 除第二线条301a和301b以外的各个第二线条301的重叠区域定义出图1中的 第一边缘版图区11中的各个第一边缘接触垫图案111，第一线条201b和除第二 线条301a和301b以外的各个第二线条301的重叠区域定义出图1中的第一边 缘版图区11中的各个第一边缘接触垫图案112；第二线条301a和除第一线条201a和201b以外的各个第一线条201的重叠区域定义出图1中的第二边缘版图 区12中的各个第二边缘接触垫图案122，第二线条301b和除第一线条201a和 201b以外的各个第一线条201的重叠区域定义出图1中的第二边缘版图区12中 的各个第二边缘接触垫图案121，除第一线条201a和201b以外的各个第一线条 201与除第二线条301a和301b以外的各个第二线条301的重叠区域定义出图1 中的主版图区10及其中的各个主接触垫图案101，第一线条201b与其内侧相邻 的第一线条201之间的第一间隔区202定义出第一边缘版图区11和主版图区10 之间的第一边缘间距D1，第一线条201b与其外侧相邻的第一线条201a之间的 第一间隔区202的线宽定义出第一边缘版图区11中的两行第一边缘接触垫图案 111、112之间的第六间距D6，其余的第一间隔区202定义出两行主接触垫图案 之间的第四间距D4，第二线条301b与其内侧相邻的第二线条301之间的第二 间隔区302定义出第二边缘版图区12和主版图区10之间的第二边缘间距D2， 第二线条301b与其外侧相邻的第二线条301a之间的第二间隔区302的线宽定 义出第二边缘版图区12中的两列第二边缘接触垫图案121、122之间的第三间 距D3，其余的第二间隔区302定义出两列主接触垫图案之间的第五间距D5。 其中，所述第一掩模板20和所述第二掩模板30为同性掩模板的含义是：两掩 模板的图案显影性质相同，均保留其线条对应的部分或者均保留其间隔区对应 的部分，例如两掩模板均为负性掩模板时，利用第一掩模板20和第二掩模板30 分别光刻后会相应的保留第一间隔区和第二间隔区对应的部分做为下方膜层刻 蚀的掩模结构，两掩模板均为正性掩模板时，利用第一掩模板20和第二掩模板 30分别光刻后会相应的保留第一线条和第二线条对应的部分做为下方膜层刻蚀 的掩模结构。

请参考图7，当所述第一掩模板20和第二掩模板30为异性掩模板且所述第 二掩模板30和所述第一掩模板20对准重叠时，各个第一线条201和各个第二 间隔区302的重叠区域为形成接触垫的区域，由此，第一线条201a和各个第二 间隔区302的重叠区域定义出图3中的第一边缘版图区11中的各个第一边缘接 触垫图案111，第一线条201b和各个第二间隔区302的重叠区域定义出图3中 的第一边缘版图区11中的各个第一边缘接触垫图案112；第二线条301a定义出 图3中的第二边缘版图区12中的第三间距D3，第二线条301b定义出图3中的 第二边缘版图区12与主版图区10之间的第二边缘间距D2，第二线条301a外侧 暴露出的各个第一线条201的末端203定义出图3中的第二边缘版图区12中的 各个第二边缘接触垫图案122，第二线条301a和第二线条301b之间的第二间隔 区302暴露出的各个第一线条201的部分定义出图3中的第二边缘版图区12中 的各个第二边缘接触垫图案121，其余的第二间隔区302暴露出的各个第一线条 201的部分定义出图3中的主版图区10中的各个主接触垫图案101，且除第二 线条301b和第二线条301a以外的第二线条301定义出图3中的主版图区10中 两列主接触垫图案101之间的第五间距D5，除第一线条21b和第一线条201a 以外的第一线条201定义出图3中的主版图区10中两行主接触垫图案101之间 的第四间距D4。其中，所述第一掩模板20和所述第二掩模板30为异性掩模板 的含义是：两掩模板的图案显影性质相反，一个保留其线条对应的部分，另一 个均保留其间隔区对应的部分。例如当第一掩模板为负性掩模板、第二掩模板 30为正性掩模板时，利用第一掩模板20光刻后会相应的保留第一间隔区对应的 部分做为下方膜层刻蚀的掩模结构，利用第二掩模板30光刻后会相应的保留第 二线条对应的部分做为下方膜层刻蚀的掩模结构；当第一掩模板20为正性掩模 板、第二掩模板30为负性掩模板时，利用第一掩模板20光刻后会相应的保留 第一线条对应的部分做为下方膜层刻蚀的掩模结构，利用第二掩模板30光刻后 会相应的保留第二间隔区对应的部分做为下方膜层刻蚀的掩模结构。

请参考图5A和图7，可选地，所述第一掩模板20的一侧，至少有两条第 一线条201的末端203连接在一起，由此，可以使得定义出的第二边缘版图区 中的最外侧一列第二边缘接触垫图案的形状不完全相同且包括长条形、向左放 倒的U形、向右放倒的U形、向左放倒的L形、向右放倒的L形以及具有至少 两个梳齿的梳子形中的至少两种。

请参考图6和图7，可选地，所述第二掩模板30和所述第一掩模板20对准 重叠时，除所述第二掩模板30最外侧的第一条第二线条301a以外的所有第二 线条301(包括最外侧的第二条第二线条301b)的末端均未超出所述第一掩模 板20最外侧的第一条第一线条201a。请参考图7，当所述第一掩模板20和第 二掩模板30为异性掩模板且所述第二掩模板30和所述第一掩模板20对准重叠 时，所述第二掩模板30最外侧的第一条第二线条301暴露出至少一条所述第一 线条201的末端203。

需要说明的是，本发明各实施例中，第一掩模板20和第二掩模板30可以 分别是能够通过一次光刻工艺就能将第一条纹和第一间隔区、第二条纹和第二 间隔区的图案转移到用于形成接触垫结构的层上的掩模板，也可以分别是需要 通过双重图案成型或多重图案成型的工艺才能在一些辅助层(例如用于形成接 触垫结构的层上的硬掩模层)中形成所需的第一条纹和第一间隔区的图案、第 二条纹和第二间隔区的图案，此时具有第一条纹和第一间隔区的图案的辅助层 为第一掩模板20，具有第二条纹和第二间隔区的图案的辅助层为第一掩模板30， 当然，在本发明的一些实施例中，亦可以通过双重图案成型或多重图案成型的 工艺在同一辅助层(例如用于形成接触垫结构的层上的硬掩模层)中形成具有第一条纹、第一间隔区、第二条纹和第二间隔区对准重叠后的图案，此时该辅 助层可以看做是第一掩模板20和第二掩模板30对准重叠后形成的掩模板组合。 为了更清楚的了解如何通过双重图案成型或多重图案成型的工艺来形成第一掩 模板20或第二掩模板30，下面结合附图8A～8D、附图9A～9D来进行详细描述。

请参考图8A～8D，在本发明的一个实施例中，通过双重图案成型的工艺来 形成第一掩模板20或第二掩模板30的具体步骤包括：

首先，请参考图8A，提供半导体衬底800，在半导体衬底800上依次形成 有刻蚀停止层801(例如氧化硅等)、层间介质层802(用于形成接触垫的层)、 硬掩膜层803(例如氮化硅等)，第一辅助层804(例如有机介质层等)、底部抗 反射层805以及光刻胶层806，可以通过一次光刻工艺图案化光刻胶层806，以 相应的图案；

然后，请参考图8B，以图案化的光刻胶层806为掩模，刻蚀底部抗反射层 805和第一辅助层804至硬掩膜层803的顶面，以将图案化的光刻胶层806中的 图案转移到第一辅助层804，剩余的底部抗反射层805和第一辅助层804形成多 个芯核，然后去除图案化的光刻胶层806；

接着，请参考图8B和8C，覆盖第二辅助层807于底部抗反射层805和第 一辅助层804以及硬掩膜层803上，并对第二辅助层807进行刻蚀，以在各个 芯核(即底部抗反射层805和第一辅助层804)的侧壁上形成侧墙807a，然后 去除各个芯核(即底部抗反射层805和第一辅助层804)，此时，所有侧墙807a 及其间隔组成的板层即为第一掩模板20或第二掩模板30，例如，当为第一掩模 板20时，侧墙807a为第一掩模板20中的第一间隔区202，相邻侧墙807a之间 的间隔为第一掩模板20中的第一线条201。

之后，请参考图8C和8D，以侧墙807a为掩模，刻蚀硬掩膜层803和层间 介质层802，以在层间介质层802中对应侧墙807a之间的间隔的位置形成沿第 一方向延伸的沟槽(即对应第一掩模板20中的第一线条201)。

需要说明的是，当第一掩模板20和第二掩模板30均采用图8A～8D所示的 方法形成时，会在层间介质层802中形成沿第一方向延伸的沟槽(即对应第一 掩模板20中的第一线条201)以及沿垂直与第一方向的第二方向延伸的沟槽(即 对应第二掩模板30中的第二线条301)，两个方向的沟槽交汇处即是用于形成接 触垫的位置。

请参考图9A～9D，在本发明的另一个实施例中，通过双重图案成型的工艺 来形成第一掩模板20或第二掩模板30的具体步骤包括：

首先，请参考图9A，提供半导体衬底800，在半导体衬底800上依次形成 有刻蚀停止层801(例如氧化硅等)、层间介质层802(用于形成接触垫的层)、 硬掩膜层803(例如氮化硅等)，第一辅助层804(例如有机介质层等)、底部抗 反射层805以及光刻胶层806，可以通过一次光刻工艺图案化光刻胶层806，以 相应的图案；

然后，请参考图9B，以图案化的光刻胶层806为掩模，刻蚀底部抗反射层 805和第一辅助层804至硬掩膜层803的顶面，以将图案化的光刻胶层806中的 图案转移到第一辅助层804，剩余的底部抗反射层805和第一辅助层804形成多 个芯核，然后去除图案化的光刻胶层806；

接着，请参考图9B和9C，依次覆盖第二辅助层807、第三辅助层809于底 部抗反射层805和第一辅助层804以及硬掩膜层803上，并平坦化第三辅助层 809的顶部至暴露出底部抗反射层805的顶面，且刻蚀去除各个芯核(即底部抗 反射层805和第一辅助层804)的侧壁上的第二辅助层807，以形成开口808。 此时，剩余的第二辅助层807、第三辅助层809、底部抗反射层805和第一辅助 层804以及开口808组成的板层结构即为第一掩模板20或第二掩模板30，例如， 当为第一掩模板20时，开口808为第一掩模板20中的第一线条201，开口808 每侧的第二辅助层807和第三辅助层809形成的堆叠结构或者底部抗反射层805 和第一辅助层804膜层形成的堆叠结构为第一掩模板20中的第一间隔区202。

之后，可以采用相同的方法，在已形成的第一掩板20上制作第二掩模板30， 或者在已形成的第二掩模板30上制作第一掩板20，从而形成对准重叠在一起的 第一掩模板20和第二掩模板30，即掩模板组合，进而以该掩模板组合为掩模， 刻蚀硬掩膜层803和层间介质层802，以在层间介质层802中形成用于制作接触 垫的沟槽。

下面以半导体器件为动态随机存储器为例，并结合图10A至图12，来详细 说明具有本发明的接触垫版图的半导体器件的制作方法。

首先，请参考图10A和10B，提供具有多个核心元件(即存储晶体管)的 半导体衬底400，具体过程包括：首先，提供一个半导体基底400a，其包含核 心区I和周边区II以及交界区III。本实施例中，核心区I为存储区，核心区I 上待形成的核心元件包括选择元件，后续在核心元件上方接数据存储元件，选 择元件例如是MOS晶体管或二极管，数据存储元件例如是电容器、可变电阻器 等，一个选择元件和相应的数据存储元件组成存储单元。周边区II中可形成外 围电路(例如，NMOS晶体管和PMOS晶体管、二极管或电阻器)来控制存储单元。核心区I的半导体基底400a中形成有多个浅沟槽隔离结构401b，交界区III 的半导体基底400a中形成有浅沟槽隔离结构401a，浅沟槽隔离结构401a在二 维平面上界定出了核心区I和周边区II的分界处，浅沟槽隔离结构401b界定出 了核心区I中的各个核心元件所对应的有源区AA1。其中有源区AA1在二维平 面上的分布呈现条形且均沿第一方向延伸，且有源区AA1在半导体基底400a 的面上可呈现错位的排列设置。然后，在半导体基底400a中形成的埋入式字线 WL，埋入式字线WL一般埋设在半导体基底400a中一预定深度位置，沿第二方向(即行方向)延伸并穿过浅沟槽隔离结构401b以及有源区AA1，第二方 向与有源区AA1的第一方向走向不垂直。埋入式字线WL作为栅极来控制存储 单元的开关，通常埋入式字线WL的侧壁和底部被栅介质层(未图示)包围， 埋入式字线WL的顶部被栅极盖层402掩埋在内。由于埋入式字线WL并非本 发明的重点，其相关制作工艺可以参考本领域的已知技术方案，在此不再详述。 此外，栅介质层可包括氧化硅或其他适合的介电材料，埋入式字线WL可包括 铝、钨、铜、钛铝合金、多晶硅或其他适合的导电材料，而栅极盖层402可包 括氮化硅、氮氧化硅、氮碳化硅或其他适合的绝缘材料。再者，在埋入式字线 WL两旁的有源区AA1中可掺入第二类型的掺质，如P类型或N类型的掺质， 来形成源区和漏区(统一定义为S/D1)，埋入式字线WL两旁的AA1中的一者 位于AA1中心处对应预定的位线接触结构的位置，另一者位于有源区AA1末端 预定的存储节点接触结构的位置。字线WL和S/D1可以构成或限定形成在半导 体器件的核心区I上的多个MOS存储晶体管。此外，在形成S/D1的同时，也 可以一并在周边区II中形成外围晶体管对应的源区和漏区(统一定义为S/D2)。 在形成所述S/D1和S/D2之后，还可进一步形成刻蚀停止层403在所述半导体 基底400a上，所述刻蚀停止层303覆盖所述S/D1和S/D2，其材料例如包括氮 化硅(SiN)和/或氧化硅(SiO₂)等。然后，在核心区I的用作漏区的S/D1上 形成多个位线接触插塞(bit line contact，未图示)以及位于所述位线接触插塞上方 的位线BL，位线接触插塞可以通过先刻蚀一个有源区AA1中形成的相邻两条 WL之间的S/D1来形成凹槽，之后在凹槽中形成金属硅化物的方法来形成。多 条位线BL相互平行且沿着垂直于埋入式字线WL的第三方向(即列方向)延伸， 并同时横跨该有源区AA1与埋入式字线WL。各位线BL例如包含依序堆叠的 一半导体层(例如多晶硅，未图示)、一阻障层(例如包括Ti或TiN等，未图 示)、一金属层(例如钨、铝或铜等，无图示)与一掩模层(例如包含氧化硅、 氮化硅或碳氮化硅，未图示)。此外，在半导体基底400a的周边区II上，则形 成有至少一栅极结构G1，其例如包含依序堆叠的一栅极介电层(未图示)和一栅极层(未图示)。在一具体示例中，栅极结构G1的栅极层与位线BL的半导 体层或金属层是一并形成。进一步地，可采用不同工艺或同道工艺形成分别环 绕各位线BL与栅极结构G1的侧墙404。举例来说，可先进行栅极结构G1的 侧墙的制作工艺，使栅极结构G1的侧墙404包含氧化硅或氮氧化硅(SiON)，再 进行位线BL的侧墙405的制作工艺，而使位线BL的侧墙可包含氮化硅。此外， 在栅极结构G1的侧墙的制作工艺中，可再进行一回蚀刻(etchingback)制作工 艺，使栅极结构G1的整体高度低于各位线BL。

然后，可以采用本发明的图1～图3所示的接触垫版图或者图5A～图7所示 的掩模板组合来形成存储节点接触结构。具体过程如下：

首先，请参考图11或12，在提供具有位线BL、核心元件的源区和漏区S/D1 的半导体衬底400之后，在半导体衬底400上形成一层间介质层500，其材质例 如包括氧化硅、氮化硅或低K介质等。具体地，先通过沉积工艺全面地在半导 体衬底400上覆盖层间介质层500，并使得层间介质层500填满各位线BL之间 的空间并将各位线BL与栅极结构G1及其侧墙404掩埋在内，然后通过化学机 械研磨等工艺对层间介质层500进行平坦化，形成整体上具有平坦的顶表面的 层间介质层500。其中，平坦化后的层间介质层500的顶表面至少不低于各位线 BL的顶表面。

接着，请参照图11或12，通过相应的辅助层沉积、光刻、刻蚀一系列工艺， 在层间介质层400上形成图6或图7所示的第一掩模板20和第二掩模板30对 准重叠后的掩模板组合图案(未图示)，该掩模板组合图案即为图1～图3中任一 种接触垫版图，以定义出各个存储节点接触结构的位置，然后，使用掩模板组 合图案作为蚀刻掩模，各向异性地蚀刻层间介质层500，以形成贯穿所述层间 介质层500且暴露出下方相应的用作源区的S/D1的接触孔以及暴露出周边区II 中的源区S/D2或栅极G1的接触孔(未图示)。其中，对应接触垫版图中的第一 边缘接触垫图案和第二边缘接触垫图案的接触孔可以形成在核心区I的边界处(此时该接触孔的顶部相联在一起并至少跨过核心区I的边界处最外侧的一条 字线WL)，也可以至少部分形成在交界区III的STI 401a上；对应接触垫版图 中的主接触垫图案的接触孔形成在核心区I中。

接着，请继续参照图11或12，在形成接触孔之后，可以执行灰化工艺或湿 式清洗或其他合适的工艺，以去除层间介质层500上方的膜层，并在各个接触 孔中依次填充阻挡金属层(未图示)和导电金属层(未图示)，所述阻挡金属 层可以以均匀的厚度覆盖接触孔的内壁与层间介质层500的顶表面，阻挡金属 层能够减少或防止设置在接触孔中的金属材料扩散到层间介质层500中，其可 以由Ta、TaN、TaSiN、Ti、Ti N、TiSiN、W、WN或它们的任何组合形成，可 以使用化学气相沉积(CVD)、原子层沉积(ALD)或物理气相沉积(PVD)(例如，溅射)等工艺形成；导电金属层可以由(一种或多种)难熔金属(例如，钴、铁、镍、 钨和/或钼)形成。另外，可以使用具有良好阶梯覆盖性质的沉积工艺形成导电金 属层，例如，使用化学气相沉积(CVD)、原子层沉积(ALD)或物理气相沉积(PVD) (例如，溅射)形成。形成的导电金属层还覆盖在接触孔周围的层间介质层500的 表面上，之后，可以采用化学机械抛光(CMP)工艺对沉积的导电金属层的顶 面进行化学机械抛光，直至暴露出出层间介质层500的顶面，以形成位于层间 介质层500中的主接触垫501a、周边接触垫501d和501e以及第一边缘接触垫 (或第二边缘接触垫)501b。主接触垫501a作为核心区I中的存储节点接触结构，用于与后续在核心区I上方形成的电容结构连接。第一边缘接触垫(或第二 边缘接触垫)501b由核心区I的边界处中的至少两个顶部相连的接触插塞形成(如图11中所示)，或者，由交界区III中的接触插塞和核心区I的边界处的接 触插塞顶部相联在一起形成(如图12中所示)，或者由交界区III中尺寸较大的 接触结构形成(未图示)，作为核心区I的边界处或者交界区III中的虚拟存储节 点接触结构，用于与后续在核心区I的边界处或者交界区III上方形成的电容结 构连接，第一边缘接触垫(或第二边缘接触垫)501b与位线BL对准平行。第 一边缘接触垫(或第二边缘接触垫)501b的剖面结构例如为倒U形电接触结构 或者梳状电接触结构。周边接触垫501d作为周边区II的栅极结构G1的接触结 构，用于将栅极结构G1向外引出，周边接触垫501e作为周边区II的源区或漏 区S/D2的接触结构，用于将周边区II的源区或漏区S/D2向外引出。主接触垫 501a、周边接触垫501d和501e以及第一边缘接触垫(或第二边缘接触垫)501b 分别可以是一体成型的结构，也可以是由焊盘及其下接的接触插塞组成。

之后，请继续参照图11或12，可以采用本领域常规的电容结构的制作方法 来在核心区I上制作相应的电容结构，具体过程在此不再详述。核心区I的每个 主接触垫501a上接电容器705a，核心区I边界处和/或交界区III的第一边缘接 触垫或第二边缘接触垫501b上接电容器705b，每个电容器包括下电极层701、 电容介质层702以及上电极层703，电容器之间具有横向支撑且间隔式层叠的底 层支撑层600、中间支撑层601以及顶层支撑层602，其中底层支撑层600一方 面用于对后续形成的下电极层进行底部支撑，另一方面还用于隔离半导体衬底 400的内部元件与上方的电容器等元件。底层支撑层600的形成工艺还可以是热 氧化工艺。所述底层支撑层600、中间支撑层601和顶层支撑层602的材质包含 但不限于氮化硅。在本发明的其他实施例中，为了对下电极层进行更好的支撑， 底层支撑层600和顶层支撑层602之间还可以层叠两层以上的中间支撑层601。 电容器705b具有第一宽度W1，电容器705a具有第二宽度W2，可选地，W1 大于W2，例如W1＝1.3*W2～2.3*W2。可选的，所有的电容器可以呈六方密堆 积排布。进一步的，所述下电极层701呈筒状结构，可以是多晶硅电极或金属 电极。当下电极层701为金属电极时，还可以采用氮化钛(TiN)和Ti层叠结 构。当下电极层701为多晶硅电极时，可以采用零掺杂和/或掺杂的多晶硅材料 形成。所述电容介质层702覆盖所述下电极层701的筒状结构的内表面和外表 面，以充分利用下电极层701的两个相对表面，构成具有较大电极表面积的电 容器。优选的，所述电容介质层702可以为金属氧化物等高K介质层。进一步 的，所述电容介质层702为多层结构，例如为氧化哈-氧化锆的两层结构。所述 上电极层703可以为单层结构也可以为多层结构，当所述上电极层703为单层 结构时，例如为多晶硅电极，也可以为金属电极，当上电极层703为金属电极 时，例如可以采用氮化钛(TiN)形成。所述上电极层703在对应所述筒状结构 的内部和所述筒状结构的外部均能够与所述电容介质层702以及所述下电极层 701构成电容器。此外，在核心区I边缘区域(即电容孔阵列的边界区域)上， 由于横向支撑层(即中间支撑层601、顶层支撑层602)的存在，所述电容介质 层702和所述上电极层703均具有凹凸不平形貌的侧壁结构，所述凹凸不平形 貌的侧壁结构对应于在所述下电极层701的筒状结构筒外部的所述中间支撑层 601、顶层支撑层602，由此使得所述上电极层703在所述核心区I边缘区域(即 电容孔阵列的边界区域)上的部分，对应所述中间支撑层601、顶层支撑层602 以远离所述下电极层701的方向凸出，使核心区I中的电容器阵列边界不平整。 此外，本实施例中，所述电容介质层702和所述上电极层703还依次延伸覆盖 在所述周边区II上保留的底层支撑层600的表面上。

请参考图11或图12所示，可以先采用化学气相沉积工艺在所述上电极层 703表面形成一上电极填充层704，所述上电极填充层704填满所述上电极层703 之间的间隙，也就是说，所述上电极填充层704填充满相邻的筒状结构之间的 间隙并覆盖上述形成的结构。优选的，所述上电极填充层704的材质包括未掺 杂或者硼掺杂的多晶硅。由此完成了电容器阵列的制作。

可以理解的是，由于第一边缘接触垫和第二边缘接触垫501b的顶面面积较 大，因此可以为电容器705b的制作提供足够的工艺余量，且使得电容器705b 对应的电容孔的宽度较大，避免该电容器705b对应的电容孔发生异常变形或坍 塌，同时电容器705b和相应的第一边缘接触垫或第二边缘接触垫501b具有较 大的接触面积，进而降低接触阻抗减小，有利于提高器件的电学性能。此外， 因为电容器705b对应的电容孔的宽度较大，能够缓冲周边区II和核心区I中的 电路图案的密度差异，从而在执行电容孔的光刻工艺和/或蚀刻工艺时能够改善 光学邻近效应，减小周边区II和核心区I中的电路图案的稀疏/密集负载效应， 保护核心区I中的电容孔，保证核心区边界以内的电容孔和填充在核心区的电容 孔中的电容器的一致性，防止出现核心区内的主接触垫上方的电容孔出现异常 而引起后续形成的电容结构失效的问题。

需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例 重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相 参见即可。以及，上述描述仅是对本发明较佳实施例的描述，并非对本发明范 围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、 修饰，均属于本发明技术方案所要求的保护范围。

此外，还需要说明的是，除非特别说明或者指出，否则说明书中的术语“第 一”、“第二”和“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等， 而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

Claims (23)

1.一种半导体器件的接触垫版图，其特征在于，所述接触垫版图包括：

主版图区，所述主版图区中设有多个主接触垫图案，各个所述主接触垫图案的形状和尺寸相似，且所有的主接触垫图案呈棋盘状交错排布，所述主接触垫图案彼此之间具有第四间距；

第一边缘版图区，分布在所述主版图区的一边外侧，所述第一边缘版图区中设有至少一个第一边缘接触垫图案，且每个所述第一边缘接触垫图案的面积大于每个所述主接触垫图案的面积，所述第一边缘版图区与所述主版图区之间具有第一边缘间距；

其中，所述第一边缘接触垫图案不同于所述主接触垫图案，所述第一边缘间距不同于所述第四间距。

2.如权利要求1所述的接触垫版图，其特征在于，所述第一边缘版图区中设有一个具有锯齿状边缘的长条，以作为所述第一边缘接触垫图案。

3.如权利要求2所述的接触垫版图，其特征在于，所述锯齿状边缘面向所述主版图区，所述锯齿状边缘中的各个锯齿与所述主版图区中相应的主接触垫图案对准排布。

4.如权利要求1所述的接触垫版图，其特征在于，所述第一边缘版图区中设有多个沿所述主版图区的所述一边的方向排列为两行的第一边缘接触垫图案，且各个所述第一边缘接触垫图案与所述主版图区中相应的主接触垫图案对准排布，最靠近所述主版图区的一行第一边缘接触垫图案与最近邻的一行主接触垫图案之间的间距为所述第一边缘间距。

5.如权利要求1所述的接触垫版图，其特征在于，所述接触垫版图还包括第二边缘版图区，所述第二边缘版图区分布在所述主版图区的所述一边的邻边外侧，所述第二边缘版图区中设有多个第二边缘接触垫图案，且每个所述第二边缘接触垫图案的面积大于每个所述主接触垫图案的面积，所述第二边缘版图区和所述主版图区之间具有第二边缘间距；

其中，所述第二边缘接触垫图案不同于所述第一边缘接触垫图案，所述第二边缘间距不同于所述第四间距。

6.如权利要求5所述的接触垫版图，其特征在于，所述第二边缘间距不同于所述第一边缘间距。

7.如权利要求5所述的接触垫版图，其特征在于，所述第二边缘版图区中的各个所述第二边缘接触垫图案不完全相同。

8.如权利要求5所述的接触垫版图，其特征在于，所述第二边缘版图区中的各个所述第二边缘接触垫图案与所述主版图区中相应的主接触垫图案对准排布。

9.如权利要求8所述的接触垫版图，其特征在于，所述第二边缘版图区中包括沿所述邻边的方向排列为两列的第二边缘接触垫图案，且与所述主版图区最近邻的一列所述第二边缘接触垫图案与最近邻的一列主接触垫图案之间的间距为所述第二边缘间距，两列所述第二边缘接触垫图案之间具有第三间距，所述第三间距大于所述第二边缘间距。

10.如权利要求9所述的接触垫版图，其特征在于，所述第二边缘版图区中，远离所述主版图区的一列中的第二边缘接触垫图案的形状包括长条形、向左放倒的U形、向右放倒的U形、向左放倒的L形、向右放倒的L形以及具有至少两个梳齿的梳子形中的至少两种。

11.一种利用权利要求1～10中任一项所述的半导体器件的接触垫版图形成的接触垫结构，其特征在于，包括：

多个主接触垫，呈棋盘状交错排布，各个所述主接触垫的形状和尺寸相似，且所述主接触垫彼此之间具有第四间距；

至少一个第一边缘接触垫，分布在所有的主接触垫排布区域的一边外侧，且每个所述第一边缘接触垫的顶面面积大于每个所述主接触垫的顶面面积，紧挨所述主接触垫的所述第一边缘接触垫与所述主接触垫之间具有第一边缘间距；

其中，所述第一边缘接触垫的尺寸不同于所述主接触垫的尺寸，所述第一边缘间距不同于所述第四间距。

12.如权利要求11所述的接触垫结构，其特征在于，所述第一边缘接触垫为一个具有锯齿状边缘的长条。

13.如权利要求12所述的接触垫结构，其特征在于，所述锯齿状边缘面向所述主接触垫设置，所述锯齿状边缘中的各个锯齿与相应的主接触垫对准排布。

14.如权利要求11所述的接触垫结构，其特征在于，所述第一边缘接触垫的数量为多个，并沿所述主接触垫排布区域的所述一边的方向排列为两行，各个所述第一边缘接触垫与相应的主接触垫对准排布，最靠近所述主接触垫排布区域的一行第一边缘接触垫与最近邻的一行主接触垫之间的间距为所述第一边缘间距。

15.如权利要求11所述的接触垫结构，其特征在于，所述接触垫结构还包括：多个第二边缘接触垫，分布在所有的主接触垫排布区域的所述一边的邻边外侧，且每个所述第二边缘接触垫的顶面面积大于每个所述主接触垫的顶面面积，紧挨所述主接触垫的所述第二边缘接触垫与所述主接触垫之间具有第二边缘间距；

其中，所述第二边缘接触垫的形状不同于所述第一边缘接触垫的形状，所述第二边缘间距不同于所述第四间距。

16.如权利要求15所述的接触垫结构，其特征在于，各个所述第二边缘接触垫与相应的主接触垫对准排布。

17.如权利要求16所述的接触垫结构，其特征在于，所有的所述第二边缘接触垫沿所述邻边的方向排列为两列，且与所述主接触垫排布区域最近邻的一列所述第二边缘接触垫与最近邻的一列主接触垫之间的间距为所述第二边缘间距，两列所述第二边缘接触垫之间具有第三间距，所述第三间距大于所述第二边缘间距。

18.如权利要求17所述的接触垫结构，其特征在于，所有的所述第二边缘接触垫中，远离所述主接触垫排布区域的一列中的第二边缘接触垫的横截面形状包括长条形、向左放倒的U形、向右放倒的U形、向左放倒的L形、向右放倒的L形以及具有至少两个梳齿的梳子形中的至少两种。

19.一种半导体器件，其特征在于，包括：

半导体衬底，所述半导体衬底具有核心区，所述核心区中形成有多个核心元件；

层间介质层，覆盖在所述半导体衬底上；

如权利要求11～18中任一项所述的半导体器件的接触垫结构，形成在所述层间介质层中；

多个接触插塞，形成在所述层间介质层中，各个接触插塞对准所述接触垫结构中的相应接触垫设置，以将相应的接触垫和所述核心元件的有源区电连接。

20.一种用于制作权利要求11～18中任一项所述的半导体器件的接触垫结构的掩模板组合，其特征在于，包括：

第一掩模板，具有多条平行的第一线条，相邻的两条第一线条之间为第一间隔区，且第一掩模板最外侧的至少一条第一线条的线宽大于其他的第一线条，第一掩模板最外侧的至少一个第一间隔区的线宽大于其他的第一间隔区的线宽；

第二掩模板，具有多条平行且与每条第一线条相交的第二条纹，相邻的两条第二线条之间为第二间隔区，且第二掩模板最外侧的至少一条第二线条的线宽大于其他的第二线条，第二掩模板最外侧的至少一个第二间隔区的线宽大于其他的第二间隔区的线宽；

其中，当所述第一掩模板和所述第二掩模板为同性掩模板且所述第二掩模板和所述第一掩模板对准重叠时，第一线条和第二线条的重叠区域为形成接触垫的区域；当所述第一掩模板和所述第二掩模板为异性掩模板且所述第二掩模板和所述第一掩模板对准重叠时，第一线条和第二间隔区的重叠区域为形成接触垫的区域。

21.如权利要求20所述的掩模板组合，其特征在于，所述第一掩模板的一侧，至少有两条第一线条的末端连接在一起。

22.如权利要求20所述的掩模板组合，其特征在于，所述第二掩模板和所述第一掩模板对准重叠时，除所述第二掩模板最外侧的第一条第二线条以外的所有第二线条的末端均未超出所述第一掩模板最外侧的第一条第一线条；所述第二掩模板最外侧的第一条第二线条暴露出至少一条所述第一线条的末端。

23.如权利要求20所述的掩模板组合，其特征在于，所述第二掩模板中，所述其他的第二线条的末端的线宽大于所述其他的第二线条的中间区域的线宽。

Images